JPH10198657A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH10198657A JPH10198657A JP9001431A JP143197A JPH10198657A JP H10198657 A JPH10198657 A JP H10198657A JP 9001431 A JP9001431 A JP 9001431A JP 143197 A JP143197 A JP 143197A JP H10198657 A JPH10198657 A JP H10198657A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- signal processing
- wavelet
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000006870 function Effects 0.000 claims abstract description 76
- 238000012545 processing Methods 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 4
- 230000002457 bidirectional effect Effects 0.000 claims description 37
- 238000007667 floating Methods 0.000 claims description 13
- 239000000470 constituent Substances 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 14
- 238000012805 post-processing Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】ウェーブレット変換を含む信号処理を高速に、
かつ装置の大型化やハードウェア規模の増大を伴うこと
なく実現できる信号処理装置を提供する。 【解決手段】センサ部１から入力されるアナログ情報信
号を多値データ変換部２により二値の多値データに変換
した後、ウェーブレット変換に係るスケーリング関数お
よびウェーブレット関数を生成する基本構成要素４ａ，
４ｂ，４ｃ，４ｄ，４ｅを木構造の各節点に配置し、か
つ木構造の同一レベルの各節点に配置された複数の基本
構成要素から出力されるスケーリング関数の係数値を入
力して特徴抽出を行うための多値・多入力／二値出力の
しきい値素子５ａ，５ｂ，５ｃ，５ｄ，５ｅを有するウ
ェーブレット変換処理部３に入力して、ウェーブレット
変換の処理結果を後処理回路６に入力して処理する。
かつ装置の大型化やハードウェア規模の増大を伴うこと
なく実現できる信号処理装置を提供する。 【解決手段】センサ部１から入力されるアナログ情報信
号を多値データ変換部２により二値の多値データに変換
した後、ウェーブレット変換に係るスケーリング関数お
よびウェーブレット関数を生成する基本構成要素４ａ，
４ｂ，４ｃ，４ｄ，４ｅを木構造の各節点に配置し、か
つ木構造の同一レベルの各節点に配置された複数の基本
構成要素から出力されるスケーリング関数の係数値を入
力して特徴抽出を行うための多値・多入力／二値出力の
しきい値素子５ａ，５ｂ，５ｃ，５ｄ，５ｅを有するウ
ェーブレット変換処理部３に入力して、ウェーブレット
変換の処理結果を後処理回路６に入力して処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ情報信号
を処理する信号処理装置に係り、特にウェーブレット変
換を含む信号処理を行う信号処理装置に関する。
を処理する信号処理装置に係り、特にウェーブレット変
換を含む信号処理を行う信号処理装置に関する。
【０００２】
【従来の技術】ウェーブレット理論に基づく信号処理技
術は、短時間フーリエ変換とマッチドフィルタ技術が融
合して発展した技術であり、数学的な変換式が定義さ
れ、多くの利用分野で使用されるようになってきてい
る。実現法としては、ウェーブレットの変換式をプログ
ラムにより記述し、ＤＳＰ（ディジタル信号処理）で実
行する方法が最も簡単である。光学的な現象を利用して
連続ウェーブレット変換を実現し、ニューラルネットに
よる特徴判断を行う方法も知られている。また、ウェー
ブレット変換を画像の圧縮／伸張に適用し、変換式を二
値化してディジタル回路で実現する方法もある。
術は、短時間フーリエ変換とマッチドフィルタ技術が融
合して発展した技術であり、数学的な変換式が定義さ
れ、多くの利用分野で使用されるようになってきてい
る。実現法としては、ウェーブレットの変換式をプログ
ラムにより記述し、ＤＳＰ（ディジタル信号処理）で実
行する方法が最も簡単である。光学的な現象を利用して
連続ウェーブレット変換を実現し、ニューラルネットに
よる特徴判断を行う方法も知られている。また、ウェー
ブレット変換を画像の圧縮／伸張に適用し、変換式を二
値化してディジタル回路で実現する方法もある。
【０００３】
【発明が解決しようとする課題】しかし、ウェーブレッ
ト変換式をプログラムにより記述してＤＳＰにより実行
する方法は、命令を逐一実行してウェーブレット変換を
実現するため、処理時間が膨大になるという問題点があ
る。
ト変換式をプログラムにより記述してＤＳＰにより実行
する方法は、命令を逐一実行してウェーブレット変換を
実現するため、処理時間が膨大になるという問題点があ
る。
【０００４】また、光学的な現象を利用して連続ウェー
ブレット変換を実現する方法は、光学素子の存在のため
に装置が大型化するという問題点がある。さらに、ウェ
ーブレット変換式を二値化してディジタル回路でウェー
ブレット変換を実現する方法は、ハードウェア規模が膨
大なものになるという問題点があった。
ブレット変換を実現する方法は、光学素子の存在のため
に装置が大型化するという問題点がある。さらに、ウェ
ーブレット変換式を二値化してディジタル回路でウェー
ブレット変換を実現する方法は、ハードウェア規模が膨
大なものになるという問題点があった。
【０００５】本発明は、ウェーブレット変換を含む信号
処理を高速に、かつ装置の大型化やハードウェア規模の
増大を伴うことなく実現できる信号処理装置を提供する
ことを目的とする。
処理を高速に、かつ装置の大型化やハードウェア規模の
増大を伴うことなく実現できる信号処理装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明は入力されるアナログ情報信号に対してウェ
ーブレット変換を含む信号処理を行う信号処理装置にお
いて、アナログ情報信号を二値レベルの多値データに変
換してウェーブレット変換を含む信号処理を行うことを
基本的な特徴とする。
め、本発明は入力されるアナログ情報信号に対してウェ
ーブレット変換を含む信号処理を行う信号処理装置にお
いて、アナログ情報信号を二値レベルの多値データに変
換してウェーブレット変換を含む信号処理を行うことを
基本的な特徴とする。
【０００７】このように本発明の信号処理装置では、ア
ナログ情報信号を二値レベルの多値データに変換し、こ
の多値データに対してウェーブレット変換を含む信号処
理を行うため、信号処理をハードウェアで高速に、かつ
装置の大型化を伴うことなく実現できる。しかも、アナ
ログ情報信号を単純にディジタル化して得られた二値論
理の信号についてウェーブレット変換を含む信号処理を
施す方式に比較して、データ線が基本的に一本でよく、
ハードウェア規模が大きく削減される。
ナログ情報信号を二値レベルの多値データに変換し、こ
の多値データに対してウェーブレット変換を含む信号処
理を行うため、信号処理をハードウェアで高速に、かつ
装置の大型化を伴うことなく実現できる。しかも、アナ
ログ情報信号を単純にディジタル化して得られた二値論
理の信号についてウェーブレット変換を含む信号処理を
施す方式に比較して、データ線が基本的に一本でよく、
ハードウェア規模が大きく削減される。
【０００８】また、本発明の信号処理装置はこのような
基本構成において、ウェーブレット変換処理に係るスケ
ーリング関数およびウェーブレット関数を生成する基本
構成要素を木構造の各節点に配置し、木構造の末端に配
置された基本構成要素に、アナログ情報信号を二値レベ
ルの多値データに変換して入力し、該基本構成要素の出
力のうちスケーリング関数に関する出力を木構造の上位
レベルの節点に配置された基本構成要素の入力に接続
し、下位レベルの節点に配置された基本構成要素より入
力された複数のスケーリング関数に関する出力からスケ
ーリング関数およびウェーブレット関数の係数値を生成
し、基本構成要素において多値データと該スケーリング
関数またはウェーブレット関数との畳み込みを行うよう
にしたことを特徴とする。
基本構成において、ウェーブレット変換処理に係るスケ
ーリング関数およびウェーブレット関数を生成する基本
構成要素を木構造の各節点に配置し、木構造の末端に配
置された基本構成要素に、アナログ情報信号を二値レベ
ルの多値データに変換して入力し、該基本構成要素の出
力のうちスケーリング関数に関する出力を木構造の上位
レベルの節点に配置された基本構成要素の入力に接続
し、下位レベルの節点に配置された基本構成要素より入
力された複数のスケーリング関数に関する出力からスケ
ーリング関数およびウェーブレット関数の係数値を生成
し、基本構成要素において多値データと該スケーリング
関数またはウェーブレット関数との畳み込みを行うよう
にしたことを特徴とする。
【０００９】ここで、木構造の各節点に配置された各基
本構成要素は、例えば入力される二値の多値データが有
意値の期間に発生されるクロックによってシフト動作を
行う双方向シフトレジスタをそれぞれ含んで構成され、
該双方向シフトレジスタを用いてスケーリング関数の係
数値およびウェーブレット関数の係数値をそれぞれ生成
する。
本構成要素は、例えば入力される二値の多値データが有
意値の期間に発生されるクロックによってシフト動作を
行う双方向シフトレジスタをそれぞれ含んで構成され、
該双方向シフトレジスタを用いてスケーリング関数の係
数値およびウェーブレット関数の係数値をそれぞれ生成
する。
【００１０】また、木構造の同一レベルの各節点に配置
された複数の基本構成要素における双方向シフトレジス
タをシリアルに接続し、これらの双方向シフトレジスタ
の内容を逐次的に読み出すようにしたことを特徴とす
る。
された複数の基本構成要素における双方向シフトレジス
タをシリアルに接続し、これらの双方向シフトレジスタ
の内容を逐次的に読み出すようにしたことを特徴とす
る。
【００１１】また、木構造の同一レベルの各節点に配置
された複数の基本構成要素から出力されるスケーリング
関数の係数値を入力して特徴抽出を行うための多値・多
入力／二値出力のしきい値素子を有することを特徴とす
る。このしきい値素子は、記憶機能を有するものが好ま
しく、具体的には浮遊ゲート電極上に絶縁層を介して複
数の入力ゲート電極を形成した浮遊ゲートＭＯＳゲート
素子が用いられる。
された複数の基本構成要素から出力されるスケーリング
関数の係数値を入力して特徴抽出を行うための多値・多
入力／二値出力のしきい値素子を有することを特徴とす
る。このしきい値素子は、記憶機能を有するものが好ま
しく、具体的には浮遊ゲート電極上に絶縁層を介して複
数の入力ゲート電極を形成した浮遊ゲートＭＯＳゲート
素子が用いられる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の一実施形態に係
る信号処理装置の構成を示している。同図において、セ
ンサ部１は例えば撮像素子アレイやマイクロホンアレイ
であり、アナログ情報信号（画像信号や音声信号）を出
力する。このセンサ部１から出力されるアナログ情報信
号は、図２に示すように時間毎に周波数が変化する信号
であって、多値データ変換部２に入力される。多値デー
タ変換部２は、入力されるアナログ情報信号を二値レベ
ルの多値データ、具体的にはアナログ情報信号のレベル
に対応してパルス幅が変化する図３（ａ）に示すような
パルス幅変調データに変換する。
施の形態を説明する。図１は、本発明の一実施形態に係
る信号処理装置の構成を示している。同図において、セ
ンサ部１は例えば撮像素子アレイやマイクロホンアレイ
であり、アナログ情報信号（画像信号や音声信号）を出
力する。このセンサ部１から出力されるアナログ情報信
号は、図２に示すように時間毎に周波数が変化する信号
であって、多値データ変換部２に入力される。多値デー
タ変換部２は、入力されるアナログ情報信号を二値レベ
ルの多値データ、具体的にはアナログ情報信号のレベル
に対応してパルス幅が変化する図３（ａ）に示すような
パルス幅変調データに変換する。
【００１３】多値データ変換部２からの多値データは、
ウェーブレット変換処理部３に入力される。ウェーブレ
ット変換処理部３は、多値データ変換部２からの多値デ
ータを離散化された多値データ、すなわち図３（ｂ）に
示すような二値のパルス数変調データの形で処理するこ
とによってウェーブレット変換を含む信号処理を行うも
のであり、木構造の各節点に基本構成要素４ａ，４ｂ，
４ｃ，４ｄ，４ｅを配置して構成される。
ウェーブレット変換処理部３に入力される。ウェーブレ
ット変換処理部３は、多値データ変換部２からの多値デ
ータを離散化された多値データ、すなわち図３（ｂ）に
示すような二値のパルス数変調データの形で処理するこ
とによってウェーブレット変換を含む信号処理を行うも
のであり、木構造の各節点に基本構成要素４ａ，４ｂ，
４ｃ，４ｄ，４ｅを配置して構成される。
【００１４】すなわち、本実施形態において木構造の最
上位レベル（根）の節点は１個、第２レベルの節点は２
個、第３レベルの節点は４個、第４レベルの節点は８
個、第５レベルである最下位レベル（末端）の節点は１
６個であり、これらの各節点に基本構成要素４ａ，４
ｂ，４ｃ，４ｄ，４ｅはそれぞれ配置されている。ま
た、基本構成要素４ａ，４ｂ，４ｃ，４ｄにそれぞれ含
まれる同一レベルの複数の要素は、縦方向に並べられて
いる。
上位レベル（根）の節点は１個、第２レベルの節点は２
個、第３レベルの節点は４個、第４レベルの節点は８
個、第５レベルである最下位レベル（末端）の節点は１
６個であり、これらの各節点に基本構成要素４ａ，４
ｂ，４ｃ，４ｄ，４ｅはそれぞれ配置されている。ま
た、基本構成要素４ａ，４ｂ，４ｃ，４ｄにそれぞれ含
まれる同一レベルの複数の要素は、縦方向に並べられて
いる。
【００１５】多値データ変換部２からの多値データは、
末端の節点の基本構成要素４ａのデータ入力（ＩＮ）に
入力され、根の基本構成要素４ｅのデータ出力（ＯＵ
Ｔ）は後処理回路６に入力される。
末端の節点の基本構成要素４ａのデータ入力（ＩＮ）に
入力され、根の基本構成要素４ｅのデータ出力（ＯＵ
Ｔ）は後処理回路６に入力される。
【００１６】基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４
ｅのそれぞれは、図４に示すように第１の双方向シフト
レジスタ１１とクロック発生回路１２および第２の双方
向シフトレジスタ１３を主体として構成される。なお、
双方向シフトレジスタ１１，１３としてバレルシフタを
用いてもよい。クロック発生回路１２は、ナンドゲート
２１と、このナンドゲート２１の出力側に直列に接続さ
れ、最終段の出力をナンドゲート２１の一方の入力に帰
還させた３つのインバータ２２，２３，２４とからなる
リング発振器によって構成されている。
ｅのそれぞれは、図４に示すように第１の双方向シフト
レジスタ１１とクロック発生回路１２および第２の双方
向シフトレジスタ１３を主体として構成される。なお、
双方向シフトレジスタ１１，１３としてバレルシフタを
用いてもよい。クロック発生回路１２は、ナンドゲート
２１と、このナンドゲート２１の出力側に直列に接続さ
れ、最終段の出力をナンドゲート２１の一方の入力に帰
還させた３つのインバータ２２，２３，２４とからなる
リング発振器によって構成されている。
【００１７】ナンドゲート２１の他方の入力はデータ入
力ＩＮであり、このデータ入力ＩＮは末端の基本構成要
素４ａでは多値データ変換部２の出力に接続され、それ
以外の基本構成要素４ｂ，４ｃ，４ｄ，４ｅではそれぞ
れ下位レベルの基本構成要素４ａ，４ｂ，４ｃ，４ｄに
おける第１の双方向シフトレジスタ１１のデータ出力Ｏ
ＵＴに接続される。クロック発生回路１２は、データ入
力ＩＮが有意値“１”の期間にクロックを発生する。こ
れらのクロックは第１、第２の双方向シフトレジスタ１
１，１３に供給され、このクロックによってシフトレジ
スタ１１，１３はこのクロックによってシフト動作を行
う。
力ＩＮであり、このデータ入力ＩＮは末端の基本構成要
素４ａでは多値データ変換部２の出力に接続され、それ
以外の基本構成要素４ｂ，４ｃ，４ｄ，４ｅではそれぞ
れ下位レベルの基本構成要素４ａ，４ｂ，４ｃ，４ｄに
おける第１の双方向シフトレジスタ１１のデータ出力Ｏ
ＵＴに接続される。クロック発生回路１２は、データ入
力ＩＮが有意値“１”の期間にクロックを発生する。こ
れらのクロックは第１、第２の双方向シフトレジスタ１
１，１３に供給され、このクロックによってシフトレジ
スタ１１，１３はこのクロックによってシフト動作を行
う。
【００１８】第１の双方向シフトレジスタ１１のシリア
ルインＳＩＮは、縦方向に並んだ基本構成要素の上側の
要素における第１の双方向シフトレジスタ１１のシリア
ルアウトＳＯＵＴにそれぞれ接続され、第２の双方向シ
フトレジスタ１３のシリアルインＳＩＮも同様に、縦方
向に並んだ基本構成要素の上側の要素における第２の双
方向シフトレジスタ１３のシリアルアウトＳＯＵＴにそ
れぞれ接続される。そして、縦方向に並んだ基本構成要
素の下端の基本構成要素におけるシリアルアウトＳＯＵ
Ｔは、後処理回路６に接続される。これにより、後処理
回路６は各基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４ｅ
における第１および第２の双方向シフトレジスタ１１，
１２の内容を逐次的に読み出して、元のアナログ情報信
号の復元を実時間で実現することが可能である。
ルインＳＩＮは、縦方向に並んだ基本構成要素の上側の
要素における第１の双方向シフトレジスタ１１のシリア
ルアウトＳＯＵＴにそれぞれ接続され、第２の双方向シ
フトレジスタ１３のシリアルインＳＩＮも同様に、縦方
向に並んだ基本構成要素の上側の要素における第２の双
方向シフトレジスタ１３のシリアルアウトＳＯＵＴにそ
れぞれ接続される。そして、縦方向に並んだ基本構成要
素の下端の基本構成要素におけるシリアルアウトＳＯＵ
Ｔは、後処理回路６に接続される。これにより、後処理
回路６は各基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４ｅ
における第１および第２の双方向シフトレジスタ１１，
１２の内容を逐次的に読み出して、元のアナログ情報信
号の復元を実時間で実現することが可能である。
【００１９】第１、第２の双方向シフトレジスタ１１，
１３は、シフト方向切り替え入力Ｒ／Ｌによってシフト
方向を左右に切り替えることが可能となっている。シフ
ト方向が右側の場合をシフトアウト、左側の場合をシフ
トインとそれぞれ呼び、シフトアウトにより減算、シフ
トインにより加算を行うことができる。また、第１、第
２の双方向シフトレジスタ１１，１３の最終段には
“１”が与えられており、クロック発生回路１２からク
ロックが入力される毎に、シフト方向切り替え入力Ｒ／
Ｌによってシフトインになったときに“１”をシフトイ
ンさせる。
１３は、シフト方向切り替え入力Ｒ／Ｌによってシフト
方向を左右に切り替えることが可能となっている。シフ
ト方向が右側の場合をシフトアウト、左側の場合をシフ
トインとそれぞれ呼び、シフトアウトにより減算、シフ
トインにより加算を行うことができる。また、第１、第
２の双方向シフトレジスタ１１，１３の最終段には
“１”が与えられており、クロック発生回路１２からク
ロックが入力される毎に、シフト方向切り替え入力Ｒ／
Ｌによってシフトインになったときに“１”をシフトイ
ンさせる。
【００２０】基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４
ｅにおける第２の双方向シフトレジスタ１３のデータ出
力ＯＵＴは、減算器１４の一方の入力に接続される。基
本構成要素４ａ，４ｂ，４ｃ，４ｄにおける減算器１４
の他方の入力には、縦方向に並んだ下側の基本構成要素
における第２の双方向シフトレジスタ１３のデータ出力
ＯＵＴが接続される。
ｅにおける第２の双方向シフトレジスタ１３のデータ出
力ＯＵＴは、減算器１４の一方の入力に接続される。基
本構成要素４ａ，４ｂ，４ｃ，４ｄにおける減算器１４
の他方の入力には、縦方向に並んだ下側の基本構成要素
における第２の双方向シフトレジスタ１３のデータ出力
ＯＵＴが接続される。
【００２１】第２の双方向シフトレジスタ１３のデータ
出力ＯＵＴは、末端（第５レベル）の節点の基本構成要
素４ａではしきい値素子５ａに、第４レベルの節点の基
本構成要素４ｂではしきい値素子５ｂに、第３レベルの
節点の基本構成要素４ｃではしきい値素子５ｃに、第２
レベルの節点の基本構成要素４ｄではしきい値素子５ｄ
にそれぞれ入力される。また、しきい値素子５ａ，５
ｂ，５ｃ，５ｄの出力はしきい値素子５ｅに入力され、
しきい値素子５ｅの出力は後処理回路６に入力される。
出力ＯＵＴは、末端（第５レベル）の節点の基本構成要
素４ａではしきい値素子５ａに、第４レベルの節点の基
本構成要素４ｂではしきい値素子５ｂに、第３レベルの
節点の基本構成要素４ｃではしきい値素子５ｃに、第２
レベルの節点の基本構成要素４ｄではしきい値素子５ｄ
にそれぞれ入力される。また、しきい値素子５ａ，５
ｂ，５ｃ，５ｄの出力はしきい値素子５ｅに入力され、
しきい値素子５ｅの出力は後処理回路６に入力される。
【００２２】このように第２の双方向シフトレジスタ１
３に蓄積された信号の処理途中の結果をしきい値素子５
ａ，５ｂ，５ｃ，５ｄに入力することによって、アナロ
グ情報信号の特徴抽出を即座に行うことができる。
３に蓄積された信号の処理途中の結果をしきい値素子５
ａ，５ｂ，５ｃ，５ｄに入力することによって、アナロ
グ情報信号の特徴抽出を即座に行うことができる。
【００２３】後処理回路６は、このようにしてウェーブ
レット変換処理部３から入力される信号に対して、信号
の一致処理、加工、パターン認識、圧縮などの処理を行
うものである。
レット変換処理部３から入力される信号に対して、信号
の一致処理、加工、パターン認識、圧縮などの処理を行
うものである。
【００２４】次に、本実施形態に係る信号処理装置の動
作を説明する。まず、図５を用いてウェーブレット変換
について述べる。図２に示したような時間毎に周波数が
変化するアナログ情報信号の特徴を抽出する技術とし
て、マッチド・フィルタ技術や短時間フーリエ変換（窓
付きフーリエ変換とも呼ぶ）などが古くから知られてい
るが、これらの技術を行う形で発展した技術がウェーブ
レット変換である。ウェーブレット変換では、図５に示
すように時間と周波数とに跨がった矩形領域で定義され
たウェーブレット関数によって入力信号が展開される。
ウェーブレット関数は、親となるスケーリング関数から
作られる。
作を説明する。まず、図５を用いてウェーブレット変換
について述べる。図２に示したような時間毎に周波数が
変化するアナログ情報信号の特徴を抽出する技術とし
て、マッチド・フィルタ技術や短時間フーリエ変換（窓
付きフーリエ変換とも呼ぶ）などが古くから知られてい
るが、これらの技術を行う形で発展した技術がウェーブ
レット変換である。ウェーブレット変換では、図５に示
すように時間と周波数とに跨がった矩形領域で定義され
たウェーブレット関数によって入力信号が展開される。
ウェーブレット関数は、親となるスケーリング関数から
作られる。
【００２５】図６に、ウェーブレット変換としてハール
変換を用いた場合のスケーリング関数とウェーブレット
関数を示す。ハール変換は、矩形状のスケーリング関数
とウェーブレット関数を用いるウェーブレット変換であ
り、（ａ）は基本となるスケーリング関数およびウェー
ブレット関数、また（ｂ）、（ｃ）、（ｄ）は（ａ）を
１／２、１／４、１／８にそれぞれ圧縮したスケーリン
グ関数およびウェーブレット関数である。なお、本実施
形態では第５レベル（末端）の節点の基本構成要素４ａ
で図６（ｄ）、第４レベルの節点の基本構成要素４ｂで
図６（ｃ）、第３レベルの節点の基本構成要素４ｃで図
６（ｂ）、第２レベルの節点の基本構成要素４ｄで図６
（ａ）のスケーリング関数およびウェーブレット関数が
それぞれ生成される。
変換を用いた場合のスケーリング関数とウェーブレット
関数を示す。ハール変換は、矩形状のスケーリング関数
とウェーブレット関数を用いるウェーブレット変換であ
り、（ａ）は基本となるスケーリング関数およびウェー
ブレット関数、また（ｂ）、（ｃ）、（ｄ）は（ａ）を
１／２、１／４、１／８にそれぞれ圧縮したスケーリン
グ関数およびウェーブレット関数である。なお、本実施
形態では第５レベル（末端）の節点の基本構成要素４ａ
で図６（ｄ）、第４レベルの節点の基本構成要素４ｂで
図６（ｃ）、第３レベルの節点の基本構成要素４ｃで図
６（ｂ）、第２レベルの節点の基本構成要素４ｄで図６
（ａ）のスケーリング関数およびウェーブレット関数が
それぞれ生成される。
【００２６】このように一対のスケーリング関数とウェ
ーブレット関数を圧縮することでウェーブレット関数の
正規直交基底関数を発生させ、その基底関数で図２に示
したような信号を展開することをウェーブレット変換と
呼ぶ。展開によって得られる係数は、ウェーブレット関
数と信号の畳み込み操作によって得られる。本実施形態
では、ハール関数を用いた場合について説明するが、よ
り精度を上げるために種々のウェーブレット関数が提案
されており、ハール関数に代えて他のウェーブレット関
数を用いた場合にも本発明は有効である。
ーブレット関数を圧縮することでウェーブレット関数の
正規直交基底関数を発生させ、その基底関数で図２に示
したような信号を展開することをウェーブレット変換と
呼ぶ。展開によって得られる係数は、ウェーブレット関
数と信号の畳み込み操作によって得られる。本実施形態
では、ハール関数を用いた場合について説明するが、よ
り精度を上げるために種々のウェーブレット関数が提案
されており、ハール関数に代えて他のウェーブレット関
数を用いた場合にも本発明は有効である。
【００２７】ハール関数は図６に示すように矩形状の関
数であり、一定区間で一定値であるので、入力された信
号を一定時間毎に切り出せばよく、これはサンプリング
操作に対応する。入力された信号をΔＴ時間毎にサンプ
リングしたときの時刻Ｔ１でのサンプリング値をｆ（Ｔ
１）とする。このサンプリング値は、多値の変化領域を
持つため、二値データで表現するとサンプリング値のデ
ータ転送に複数本のデータ線が必要となり、ハードウェ
ア規模が多大となる。
数であり、一定区間で一定値であるので、入力された信
号を一定時間毎に切り出せばよく、これはサンプリング
操作に対応する。入力された信号をΔＴ時間毎にサンプ
リングしたときの時刻Ｔ１でのサンプリング値をｆ（Ｔ
１）とする。このサンプリング値は、多値の変化領域を
持つため、二値データで表現するとサンプリング値のデ
ータ転送に複数本のデータ線が必要となり、ハードウェ
ア規模が多大となる。
【００２８】このような問題を避けるため、本発明では
サンプリング値を“０”，“１”の二値レベルの離散化
された多値データ、例えば図３（ａ）に示したパルス幅
変調データで表現する。このようにすると、サンプリン
グの転送に必要な信号線は１本で済み、またデータの加
算はパルス幅変調データのパルス幅の圧縮／伸張で実現
され、さらに加算はパルス幅が重ならないように同一の
データ線上にパルス幅変調データを乗せることで実現さ
れるため、ハードウェア規模が大きく削減される。さら
に、各節点からのパルス幅変調データが異なる時間帯に
出力されるようにすれば、パルス幅の重なり合いは発生
せず、重なり合い検出回路のような付帯回路は不要であ
る。
サンプリング値を“０”，“１”の二値レベルの離散化
された多値データ、例えば図３（ａ）に示したパルス幅
変調データで表現する。このようにすると、サンプリン
グの転送に必要な信号線は１本で済み、またデータの加
算はパルス幅変調データのパルス幅の圧縮／伸張で実現
され、さらに加算はパルス幅が重ならないように同一の
データ線上にパルス幅変調データを乗せることで実現さ
れるため、ハードウェア規模が大きく削減される。さら
に、各節点からのパルス幅変調データが異なる時間帯に
出力されるようにすれば、パルス幅の重なり合いは発生
せず、重なり合い検出回路のような付帯回路は不要であ
る。
【００２９】図１において、センサ部１から出力される
アナログ情報信号は、多値データ変換部２により図３
（ａ）に示すようなパルス幅変調データからなる二値レ
ベルの多値データに変換された後、ウェーブレット変換
処理部３の末端の第５レベルの節点の基本構成要素４ａ
におけるデータ入力ＩＮに入力され、基本構成要素４ａ
のデータ出力ＯＵＴからの多値データは第４レベルの縦
方向に隣接する二つの節点の基本構成要素４ｂにおける
データ入力ＩＮに順次入力される。
アナログ情報信号は、多値データ変換部２により図３
（ａ）に示すようなパルス幅変調データからなる二値レ
ベルの多値データに変換された後、ウェーブレット変換
処理部３の末端の第５レベルの節点の基本構成要素４ａ
におけるデータ入力ＩＮに入力され、基本構成要素４ａ
のデータ出力ＯＵＴからの多値データは第４レベルの縦
方向に隣接する二つの節点の基本構成要素４ｂにおける
データ入力ＩＮに順次入力される。
【００３０】以下同様に、第４レベルの縦方向に隣接す
る二つの節点の基本構成要素４ｂにおけるデータ出力Ｏ
ＵＴからの多値データは、第３レベルの節点の基本構成
要素４ｃにおけるデータ入力ＩＮに順次入力され、第３
レベルの縦方向に隣接する二つの節点の基本構成要素４
ｃにおけるデータ出力ＯＵＴからの多値データは、第２
レベルの節点の基本構成要素４ｄにおけるデータ入力Ｉ
Ｎに順次入力され、第２レベルの縦方向に隣接する二つ
の節点の基本構成要素４ｄにおけるデータ出力ＯＵＴか
らの多値データは、根の第１レベルの節点の基本構成要
素４ｅにおけるデータ入力ＩＮに順次入力される。
る二つの節点の基本構成要素４ｂにおけるデータ出力Ｏ
ＵＴからの多値データは、第３レベルの節点の基本構成
要素４ｃにおけるデータ入力ＩＮに順次入力され、第３
レベルの縦方向に隣接する二つの節点の基本構成要素４
ｃにおけるデータ出力ＯＵＴからの多値データは、第２
レベルの節点の基本構成要素４ｄにおけるデータ入力Ｉ
Ｎに順次入力され、第２レベルの縦方向に隣接する二つ
の節点の基本構成要素４ｄにおけるデータ出力ＯＵＴか
らの多値データは、根の第１レベルの節点の基本構成要
素４ｅにおけるデータ入力ＩＮに順次入力される。
【００３１】このように、各レベルの節点の基本構成要
素４ａ，４ｂ，４ｃ，４ｄ，４ｅにおいては、多値デー
タ変換部２から出力される多値データ、または下位レベ
ルの節点の基本構成要素４ａ，４ｂ，４ｃ，４ｄのデー
タ出力ＯＵＴから出力される多値データがデータ入力Ｉ
Ｎに順次入力される。クロック発生回路１２は、図３
（ｂ）に示すようにデータ入力ＩＮに入力される多値デ
ータが有意値“１”の期間にクロックを発生し、このク
ロックを第１、第２の双方向シフトレジスタ１１，１３
に供給する。
素４ａ，４ｂ，４ｃ，４ｄ，４ｅにおいては、多値デー
タ変換部２から出力される多値データ、または下位レベ
ルの節点の基本構成要素４ａ，４ｂ，４ｃ，４ｄのデー
タ出力ＯＵＴから出力される多値データがデータ入力Ｉ
Ｎに順次入力される。クロック発生回路１２は、図３
（ｂ）に示すようにデータ入力ＩＮに入力される多値デ
ータが有意値“１”の期間にクロックを発生し、このク
ロックを第１、第２の双方向シフトレジスタ１１，１３
に供給する。
【００３２】このとき、双方向シフトレジスタ１１，１
３では、シフト方向切り替え入力Ｒ／Ｌによってシフト
方向が左方向に設定され、クロックが供給される毎に
“１”をシフトインすることによって、多値データのパ
ルス幅を同一の重みの“１”の数、つまりパルス数変調
信号に符号化して記憶する。この場合、末端の基本構成
要素４ａにおいては、多値データは第１、第２の双方向
シフトレジスタ１１，１３に最大の分解能で符号化され
て記憶される。クロック発生回路１２をカウンタによっ
て構成すれば、“１”をカウントして２進重みで符号化
することも可能である。クロック発生回路１２をどのよ
うに構成するかは、扱う信号の取り得る値で適宜選択す
ればよい。
３では、シフト方向切り替え入力Ｒ／Ｌによってシフト
方向が左方向に設定され、クロックが供給される毎に
“１”をシフトインすることによって、多値データのパ
ルス幅を同一の重みの“１”の数、つまりパルス数変調
信号に符号化して記憶する。この場合、末端の基本構成
要素４ａにおいては、多値データは第１、第２の双方向
シフトレジスタ１１，１３に最大の分解能で符号化され
て記憶される。クロック発生回路１２をカウンタによっ
て構成すれば、“１”をカウントして２進重みで符号化
することも可能である。クロック発生回路１２をどのよ
うに構成するかは、扱う信号の取り得る値で適宜選択す
ればよい。
【００３３】ここで、末端以外の節点の基本構成要素４
ｂ，４ｃ，４ｄ，４ｅにおいては、第１の双方向シフト
レジスタ１１およびクロック発生回路１２によって、下
位レベルの節点の基本構成要素４ａ，４ｂ，４ｃ，４ｄ
のデータ出力ＯＵＴから出力される多値データのうち、
縦方向に隣接する二つの節点の基本構成要素におけるデ
ータ出力ＯＵＴからの多値データを加算する。例えば、
基本構成要素４ｂの上から第１番目の基本構成要素にお
いては、下位レベルの基本構成要素４ａの上から第１番
目および第２番目の基本構成要素におけるデータ出力Ｏ
ＵＴからの多値データを加算する。
ｂ，４ｃ，４ｄ，４ｅにおいては、第１の双方向シフト
レジスタ１１およびクロック発生回路１２によって、下
位レベルの節点の基本構成要素４ａ，４ｂ，４ｃ，４ｄ
のデータ出力ＯＵＴから出力される多値データのうち、
縦方向に隣接する二つの節点の基本構成要素におけるデ
ータ出力ＯＵＴからの多値データを加算する。例えば、
基本構成要素４ｂの上から第１番目の基本構成要素にお
いては、下位レベルの基本構成要素４ａの上から第１番
目および第２番目の基本構成要素におけるデータ出力Ｏ
ＵＴからの多値データを加算する。
【００３４】具体的には、基本構成要素４ｂの第１番目
の基本構成要素においては、まず基本構成要素４ａの上
から第１番目の基本構成要素におけるデータ出力ＯＵＴ
からの多値データをデータ入力ＩＮに入力してクロック
発生回路１２に取り込み、この多値データが“１”の期
間中にクロック発生回路１２からクロックを発生させ、
このクロックで第１の双方向シフトレジスタ１１をシフ
トインさせて、多値データのパルス幅をシフトレジスタ
１１中の“１”の数に符号化して記憶する。
の基本構成要素においては、まず基本構成要素４ａの上
から第１番目の基本構成要素におけるデータ出力ＯＵＴ
からの多値データをデータ入力ＩＮに入力してクロック
発生回路１２に取り込み、この多値データが“１”の期
間中にクロック発生回路１２からクロックを発生させ、
このクロックで第１の双方向シフトレジスタ１１をシフ
トインさせて、多値データのパルス幅をシフトレジスタ
１１中の“１”の数に符号化して記憶する。
【００３５】次に、基本構成要素４ａの第２番目の基本
構成要素におけるデータ出力ＯＵＴからの多値データを
データ入力ＩＮとしてクロック発生回路１２に取り込
み、同様にこの多値データが“１”の期間中にクロック
発生回路１２からクロックが発生され、このクロックで
第１の双方向シフトレジスタ１１をシフトインさせるこ
とにより、多値データのパルス幅をシフトレジスタ１１
中の“１”の数に符号化して記憶する。
構成要素におけるデータ出力ＯＵＴからの多値データを
データ入力ＩＮとしてクロック発生回路１２に取り込
み、同様にこの多値データが“１”の期間中にクロック
発生回路１２からクロックが発生され、このクロックで
第１の双方向シフトレジスタ１１をシフトインさせるこ
とにより、多値データのパルス幅をシフトレジスタ１１
中の“１”の数に符号化して記憶する。
【００３６】このとき第１の双方向シフトレジスタ１１
には、末端の基本構成要素４ａの第１番目および第２番
目の基本構成要素におけるデータ出力ＯＵＴからの多値
データの加算値が“１”の数として記憶されたことにな
る。この第１の双方向シフトレジスタ１１の内容は、シ
フトレジスタ１１をシフトアウトさせることにより読み
出され、上位の基本構成要素４ｃの第１番目の基本構成
要素におけるデータ入力ＩＮに取り込まれる。基本構成
要素４ｂの第３番目以降の基本構成要素および上位の基
本構成要素４ｃ，４ｄ，４ｅにおいても、同様の動作が
行われる。
には、末端の基本構成要素４ａの第１番目および第２番
目の基本構成要素におけるデータ出力ＯＵＴからの多値
データの加算値が“１”の数として記憶されたことにな
る。この第１の双方向シフトレジスタ１１の内容は、シ
フトレジスタ１１をシフトアウトさせることにより読み
出され、上位の基本構成要素４ｃの第１番目の基本構成
要素におけるデータ入力ＩＮに取り込まれる。基本構成
要素４ｂの第３番目以降の基本構成要素および上位の基
本構成要素４ｃ，４ｄ，４ｅにおいても、同様の動作が
行われる。
【００３７】こうして第１の双方向シフトレジスタ１１
に記憶された加算値は、当該基本構成要素をＬ−１レベ
ル、それより一つ下位の基本構成要素をＬレベルとし、
Ｌレベルの基本構成要素の縦方向に隣接する二つの基本
構成要素をｉ番目、ｉ＋１番目とすれば、次式に示すス
ケーリング関数の係数値を表している。 φL-1 （２ｘ）＝（φL （ｘi ）＋φL （ｘi+1 ））／２ （１） このように多値データとスケーリング関数との畳み込み
を行うことにより、スケーリング関数の係数値が求めら
れる。このようにして求められたスケーリング関数の係
数値は、図１中に実線で示す経路により木構造の根に向
かって伝播してゆき、最終的に後処理回路６に入力され
る。
に記憶された加算値は、当該基本構成要素をＬ−１レベ
ル、それより一つ下位の基本構成要素をＬレベルとし、
Ｌレベルの基本構成要素の縦方向に隣接する二つの基本
構成要素をｉ番目、ｉ＋１番目とすれば、次式に示すス
ケーリング関数の係数値を表している。 φL-1 （２ｘ）＝（φL （ｘi ）＋φL （ｘi+1 ））／２ （１） このように多値データとスケーリング関数との畳み込み
を行うことにより、スケーリング関数の係数値が求めら
れる。このようにして求められたスケーリング関数の係
数値は、図１中に実線で示す経路により木構造の根に向
かって伝播してゆき、最終的に後処理回路６に入力され
る。
【００３８】なお、式（１）における１／２はダウンサ
ンプリングで実行される。この場合のダウンサンプリン
グは、Ｌレベルの基本構成要素の縦方向に隣接する各々
二つの基本構成要素から出力されるスケーリング関数の
係数値の組がＬ−１レベルの一つの基本構成要素に入力
されることにより、サンプリング周波数が１／２に減少
することをいう。
ンプリングで実行される。この場合のダウンサンプリン
グは、Ｌレベルの基本構成要素の縦方向に隣接する各々
二つの基本構成要素から出力されるスケーリング関数の
係数値の組がＬ−１レベルの一つの基本構成要素に入力
されることにより、サンプリング周波数が１／２に減少
することをいう。
【００３９】さらに、末端以外の節点の基本構成要素４
ｂ，４ｃ，４ｄ，４ｅにおいては、第２の双方向シフト
レジスタ１３および減算器１４により、下位レベルの節
点の基本構成要素４ａ，４ｂ，４ｃ，４ｄのデータ出力
ＯＵＴから出力される多値データのうち、縦方向に隣接
する二つの節点の基本構成要素におけるデータ出力ＯＵ
Ｔからの多値データの減算を行う。例えば、基本構成要
素４ｂの上から第１番目の基本構成要素においては、下
位レベルの基本構成要素４ａの上から第１番目および第
２番目の基本構成要素におけるデータ出力ＯＵＴからの
多値データの減算を行う。
ｂ，４ｃ，４ｄ，４ｅにおいては、第２の双方向シフト
レジスタ１３および減算器１４により、下位レベルの節
点の基本構成要素４ａ，４ｂ，４ｃ，４ｄのデータ出力
ＯＵＴから出力される多値データのうち、縦方向に隣接
する二つの節点の基本構成要素におけるデータ出力ＯＵ
Ｔからの多値データの減算を行う。例えば、基本構成要
素４ｂの上から第１番目の基本構成要素においては、下
位レベルの基本構成要素４ａの上から第１番目および第
２番目の基本構成要素におけるデータ出力ＯＵＴからの
多値データの減算を行う。
【００４０】具体的には、基本構成要素４ｂの第１番目
の基本構成要素においては、まず基本構成要素４ａの上
から第１番目の基本構成要素におけるデータ出力ＯＵＴ
からの多値データをデータ入力ＩＮとしてクロック発生
回路１２に取り込み、この多値データが“１”の期間中
にクロック発生回路１２から発生されるクロックで第２
の双方向シフトレジスタ１２をシフトインさせて、多値
データのパルス幅をシフトレジスタ１２中の“１”の数
に符号化して記憶する。
の基本構成要素においては、まず基本構成要素４ａの上
から第１番目の基本構成要素におけるデータ出力ＯＵＴ
からの多値データをデータ入力ＩＮとしてクロック発生
回路１２に取り込み、この多値データが“１”の期間中
にクロック発生回路１２から発生されるクロックで第２
の双方向シフトレジスタ１２をシフトインさせて、多値
データのパルス幅をシフトレジスタ１２中の“１”の数
に符号化して記憶する。
【００４１】次に、基本構成要素４ａの第２番目の基本
構成要素におけるデータ出力ＯＵＴからの多値データを
取り込むと同時に、第２の双方向シフトレジスタ１３を
シフトアウトさせて先に記憶されたデータを読み出し、
これらを減算器１４に入力する。これによって、減算器
１４からは基本構成要素４ａの第１番目および第２番目
の基本構成要素におけるデータ出力ＯＵＴからの多値デ
ータの減算値が出力される。
構成要素におけるデータ出力ＯＵＴからの多値データを
取り込むと同時に、第２の双方向シフトレジスタ１３を
シフトアウトさせて先に記憶されたデータを読み出し、
これらを減算器１４に入力する。これによって、減算器
１４からは基本構成要素４ａの第１番目および第２番目
の基本構成要素におけるデータ出力ＯＵＴからの多値デ
ータの減算値が出力される。
【００４２】減算器１４の出力は、上位レベルの基本構
成要素４ｃの第１番目の基本構成要素におけるデータ入
力ＩＮに取り込まれる。基本構成要素４ｂの第３番目以
降の基本構成要素および上位レベルの基本構成要素４
ｃ，４ｄ，４ｅにおいても、同様の動作が行われる。
成要素４ｃの第１番目の基本構成要素におけるデータ入
力ＩＮに取り込まれる。基本構成要素４ｂの第３番目以
降の基本構成要素および上位レベルの基本構成要素４
ｃ，４ｄ，４ｅにおいても、同様の動作が行われる。
【００４３】こうして減算器１４から出力される減算値
は、当該基本構成要素をＬ−１レベル、それより一つ下
位レベルの基本構成要素をＬレベルとし、Ｌレベルの基
本構成要素の縦方向に隣接する二つの基本構成要素をｉ
番目、ｉ＋１番目とすれば、次式に示すウェーブレット
関数の係数値を表している。 φL-1 （２ｘ）＝（φL （ｘi ）−φL （ｘi+1 ））／２ （２） なお、式（２）における１／２は式（１）と同様にダウ
ンサンプリングで実行される。この式（２）に示される
ように、多値データとウェーブレット関数との畳み込み
を行うことにより、ウェーブレット関数の係数値が求め
られる。
は、当該基本構成要素をＬ−１レベル、それより一つ下
位レベルの基本構成要素をＬレベルとし、Ｌレベルの基
本構成要素の縦方向に隣接する二つの基本構成要素をｉ
番目、ｉ＋１番目とすれば、次式に示すウェーブレット
関数の係数値を表している。 φL-1 （２ｘ）＝（φL （ｘi ）−φL （ｘi+1 ））／２ （２） なお、式（２）における１／２は式（１）と同様にダウ
ンサンプリングで実行される。この式（２）に示される
ように、多値データとウェーブレット関数との畳み込み
を行うことにより、ウェーブレット関数の係数値が求め
られる。
【００４４】このようにして求められたウェーブレット
関数の係数値は、アナログ情報信号の特徴を表してお
り、図１中に破線で示す経路により多値・多入力／二値
出力のしきい値素子に入力され、最終的に後処理回路６
に入力される。
関数の係数値は、アナログ情報信号の特徴を表してお
り、図１中に破線で示す経路により多値・多入力／二値
出力のしきい値素子に入力され、最終的に後処理回路６
に入力される。
【００４５】すなわち、末端の第５レベルの基本構成要
素４ａで求められたウェーブレット関数の係数値はしき
い値素子５ａに、第４レベルの基本構成要素４ｂで求め
られたウェーブレット関数の係数値はしきい値素子５ｂ
に、第３レベルの基本構成要素４ｃで求められたウェー
ブレット関数の係数値はしきい値素子５ｃに、第２レベ
ルの基本構成要素４ｄで求められたウェーブレット関数
の係数値はしきい値素子５ｄにそれぞれ入力される。さ
らに、しきい値５ａ，５ｂ，５ｃ，５ｄの出力はしきい
値素子５ｅに入力され、しきい値素子５ｅの出力は後処
理回路６に入力される。
素４ａで求められたウェーブレット関数の係数値はしき
い値素子５ａに、第４レベルの基本構成要素４ｂで求め
られたウェーブレット関数の係数値はしきい値素子５ｂ
に、第３レベルの基本構成要素４ｃで求められたウェー
ブレット関数の係数値はしきい値素子５ｃに、第２レベ
ルの基本構成要素４ｄで求められたウェーブレット関数
の係数値はしきい値素子５ｄにそれぞれ入力される。さ
らに、しきい値５ａ，５ｂ，５ｃ，５ｄの出力はしきい
値素子５ｅに入力され、しきい値素子５ｅの出力は後処
理回路６に入力される。
【００４６】しきい値素子５ａ，５ｂ，５ｃ，５ｄ，５
ｅは、入力される複数のデータをしきい値処理して特徴
抽出を行うためのものである。これらのしきい値素子５
ａ，５ｂ，５ｃ，５ｄ，５ｅの複数の入力に対する重み
付けは固定であっても可変であってもよく、ニューラル
ネットの学習規則により調整することもできる。
ｅは、入力される複数のデータをしきい値処理して特徴
抽出を行うためのものである。これらのしきい値素子５
ａ，５ｂ，５ｃ，５ｄ，５ｅの複数の入力に対する重み
付けは固定であっても可変であってもよく、ニューラル
ネットの学習規則により調整することもできる。
【００４７】図７に、多値・多入力／二値出力しきい値
素子の具体例を示す。このしきい値素子は、特公平５−
３１７３号公報に記載されたｐチャネルのＰＲＯＭ構造
を利用した３入力のプログラマブルＭＯＳゲート素子で
あり、図７（ａ）は平面図、（ｂ）はＡ−Ａ′線に沿う
断面図である。
素子の具体例を示す。このしきい値素子は、特公平５−
３１７３号公報に記載されたｐチャネルのＰＲＯＭ構造
を利用した３入力のプログラマブルＭＯＳゲート素子で
あり、図７（ａ）は平面図、（ｂ）はＡ−Ａ′線に沿う
断面図である。
【００４８】このＭＯＳゲート素子の構造を製造工程に
従って説明すると、素子分離されたｎ型シリコン基板１
０１を用い、第１層絶縁層である第１ゲート酸化膜１０
４を介して第１層多結晶シリコンからなる浮遊ゲート電
極１０５を形成する。次に、浮遊ゲート電極１０５をマ
スクとして不純物拡散を行って、ｐ+ 型のソース１０２
およびドレイン１０３を形成する。この後、浮遊ゲート
電極１０５上に第２絶縁層である第２ゲート酸化膜１０
６を介して第２層多結晶シリコンからなる複数の入力ゲ
ート電極１０７，１０８，１０９を形成する。最後に、
図では省略しているが層間絶縁膜で全面を覆い、コンタ
クトホールをあけて金属配線を形成して完成する。
従って説明すると、素子分離されたｎ型シリコン基板１
０１を用い、第１層絶縁層である第１ゲート酸化膜１０
４を介して第１層多結晶シリコンからなる浮遊ゲート電
極１０５を形成する。次に、浮遊ゲート電極１０５をマ
スクとして不純物拡散を行って、ｐ+ 型のソース１０２
およびドレイン１０３を形成する。この後、浮遊ゲート
電極１０５上に第２絶縁層である第２ゲート酸化膜１０
６を介して第２層多結晶シリコンからなる複数の入力ゲ
ート電極１０７，１０８，１０９を形成する。最後に、
図では省略しているが層間絶縁膜で全面を覆い、コンタ
クトホールをあけて金属配線を形成して完成する。
【００４９】この例では入力ゲート電極１０７，１０
８，１０９をチャネルと直交する方向に配列したが、こ
れらは浮遊ゲート電極１０５と一定の容量結合をすれば
よいので、チャネル方向に配列してもよい。
８，１０９をチャネルと直交する方向に配列したが、こ
れらは浮遊ゲート電極１０５と一定の容量結合をすれば
よいので、チャネル方向に配列してもよい。
【００５０】ここで、入力ゲート電極１０７，１０８，
１０９の電位をそれぞれＶ１，Ｖ２，Ｖ３、入力ゲート
電極１０７，１０８，１０９と浮遊ゲート電極１０５と
の間の静電容量をそれぞれＣ１，Ｃ２，Ｃ３とし、これ
らのトータル容量をＣtotalとすれば、浮遊ゲート電極
１０５の電位Ｖｔは次式で表される。
１０９の電位をそれぞれＶ１，Ｖ２，Ｖ３、入力ゲート
電極１０７，１０８，１０９と浮遊ゲート電極１０５と
の間の静電容量をそれぞれＣ１，Ｃ２，Ｃ３とし、これ
らのトータル容量をＣtotalとすれば、浮遊ゲート電極
１０５の電位Ｖｔは次式で表される。
【００５１】Ｖｔ＝（Ｃ１・Ｖ１＋Ｃ２・Ｖ２＋Ｃ３・
Ｖ３）／Ｃtotal このＭＯＳゲート素子の動作特性は、複数の入力ゲート
電極１０７，１０８，１０９の電位に依存してしきい値
が変化するものであり、この特性を利用してしきい値素
子として用いることができる。さらに、浮遊ゲート電極
１０５に電荷注入を行う機構を付加すれば、容易にニュ
ーラルネットによる重み付けの学習が可能である。
Ｖ３）／Ｃtotal このＭＯＳゲート素子の動作特性は、複数の入力ゲート
電極１０７，１０８，１０９の電位に依存してしきい値
が変化するものであり、この特性を利用してしきい値素
子として用いることができる。さらに、浮遊ゲート電極
１０５に電荷注入を行う機構を付加すれば、容易にニュ
ーラルネットによる重み付けの学習が可能である。
【００５２】なお、しきい値素子５ａ，５ｂ，５ｃ，５
ｄ，５ｅとして、このような浮遊ゲート電極上に入力ゲ
ート電極を設けたゲート素子に代えて、論理ゲートで構
成した論理素子を用いてもよい。
ｄ，５ｅとして、このような浮遊ゲート電極上に入力ゲ
ート電極を設けたゲート素子に代えて、論理ゲートで構
成した論理素子を用いてもよい。
【００５３】次に、本実施形態に係る信号処理装置の作
用効果について説明する。センサ部１からのアナログ情
報信号は、多値データ変換部２によって最大の分解能で
二値の多値データに変換された後、ウェーブレット変換
処理部３に入力され、ウェーブレット変換を含む処理が
行われる。すなわち、多値データ変換部２からの多値デ
ータは、木構造の各節点に配置された基本構成要素４
ａ，４ｂ，４ｃ，４ｄ，４ｅを末端から根に向かって統
合されてゆく。
用効果について説明する。センサ部１からのアナログ情
報信号は、多値データ変換部２によって最大の分解能で
二値の多値データに変換された後、ウェーブレット変換
処理部３に入力され、ウェーブレット変換を含む処理が
行われる。すなわち、多値データ変換部２からの多値デ
ータは、木構造の各節点に配置された基本構成要素４
ａ，４ｂ，４ｃ，４ｄ，４ｅを末端から根に向かって統
合されてゆく。
【００５４】この際、アナログ情報信号の特徴は、各節
点で基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４ｅにより
スケーリング関数およびウェーブレット関数の係数値で
表現される。ウェーブレット関数の係数値の分布パター
ンは、さらにしきい値素子５ａ，５ｂ，５ｃ，５ｄ，５
ｅに入力されて判定される。
点で基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４ｅにより
スケーリング関数およびウェーブレット関数の係数値で
表現される。ウェーブレット関数の係数値の分布パター
ンは、さらにしきい値素子５ａ，５ｂ，５ｃ，５ｄ，５
ｅに入力されて判定される。
【００５５】一方、アナログ情報信号の個々の微細な特
徴は、基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４ｅを末
端から根に向かって統合されつつ、大まかではあるが広
範囲にわたる特徴として実時間で抽出される。これらの
特徴抽出は、木構造の各節点の基本構成要素４ａ，４
ｂ，４ｃ，４ｄ，４ｅとしきい値素子５ａ，５ｂ，５
ｃ，５ｄ，５ｅとの結線でプログラムされる。この場
合、しきい値素子５ａ，５ｂ，５ｃ，５ｄ，５ｅの各入
力に付加される重みを可変にすることで、動的に個々の
特徴に対する感度を変更することも可能である。
徴は、基本構成要素４ａ，４ｂ，４ｃ，４ｄ，４ｅを末
端から根に向かって統合されつつ、大まかではあるが広
範囲にわたる特徴として実時間で抽出される。これらの
特徴抽出は、木構造の各節点の基本構成要素４ａ，４
ｂ，４ｃ，４ｄ，４ｅとしきい値素子５ａ，５ｂ，５
ｃ，５ｄ，５ｅとの結線でプログラムされる。この場
合、しきい値素子５ａ，５ｂ，５ｃ，５ｄ，５ｅの各入
力に付加される重みを可変にすることで、動的に個々の
特徴に対する感度を変更することも可能である。
【００５６】さらに、特徴抽出後にアナログ情報信号の
波形を復元することも、各節点の基本構成要素４ａ，４
ｂ，４ｃ，４ｄ，４ｅをシリアル接続する結線を通して
各節点でのウェーブレット関数の係数を逐次的に呼び出
して波形合成を行うことで実現できる。このとき得られ
る波形を操作して、標準的な波形へと成形したり、分化
したりすることも容易に実現可能である。
波形を復元することも、各節点の基本構成要素４ａ，４
ｂ，４ｃ，４ｄ，４ｅをシリアル接続する結線を通して
各節点でのウェーブレット関数の係数を逐次的に呼び出
して波形合成を行うことで実現できる。このとき得られ
る波形を操作して、標準的な波形へと成形したり、分化
したりすることも容易に実現可能である。
【００５７】このような処理を行う後処理回路６は、論
理回路で構成した多値データ処理回路で実現できる。す
なわち、本実施形態ではパルス幅変調データやパルス数
変調データのような二値の多値データの形で信号を処理
しているため、論理回路との整合性がよい。このように
後処理回路６を構成するすることにより、従来からある
マイクロプロセッサ等のディジタル信号処理システムへ
と滑らかに接続することができる。また、膨大な計算を
必要とする信号の微細部分に対する特徴抽出をハードウ
ェア回路により高速に行うことができ、統合された高度
の特徴、すなわちデータ量としては大幅に減少した特徴
のみをソフトウェアで実現することが可能である。
理回路で構成した多値データ処理回路で実現できる。す
なわち、本実施形態ではパルス幅変調データやパルス数
変調データのような二値の多値データの形で信号を処理
しているため、論理回路との整合性がよい。このように
後処理回路６を構成するすることにより、従来からある
マイクロプロセッサ等のディジタル信号処理システムへ
と滑らかに接続することができる。また、膨大な計算を
必要とする信号の微細部分に対する特徴抽出をハードウ
ェア回路により高速に行うことができ、統合された高度
の特徴、すなわちデータ量としては大幅に減少した特徴
のみをソフトウェアで実現することが可能である。
【００５８】本発明は、上述した実施形態に限られるも
のではなく、次のように種々変形して実施することが可
能である。 （１）本発明は、ウェーブレット変換処理部３を構成す
る基本構成要素をスケーリング関数およびウェーブレッ
ト関数のスケーリング値、ウェーブレットの変位値、ス
ケーリング関数およびウェーブレット関数の振幅値を一
組の符号として多値データで表現して扱うように構成し
た場合にも適用することができる。
のではなく、次のように種々変形して実施することが可
能である。 （１）本発明は、ウェーブレット変換処理部３を構成す
る基本構成要素をスケーリング関数およびウェーブレッ
ト関数のスケーリング値、ウェーブレットの変位値、ス
ケーリング関数およびウェーブレット関数の振幅値を一
組の符号として多値データで表現して扱うように構成し
た場合にも適用することができる。
【００５９】（２）本発明は、短時間フーリエ変換を含
む信号処理を行う装置にも適用が可能である。その場
合、基本構成要素において窓関数の識別番号、周波数
値、該周波数値でのエネルギー・スペクトルの振幅値を
一組の符号として多値データで表現して処理するように
してもよい。
む信号処理を行う装置にも適用が可能である。その場
合、基本構成要素において窓関数の識別番号、周波数
値、該周波数値でのエネルギー・スペクトルの振幅値を
一組の符号として多値データで表現して処理するように
してもよい。
【００６０】（３）上記実施形態では、多値データ変換
部２によりアナログ情報信号を二値レベルの多値データ
に変換する際、図３（ｂ）に示すようなパルス幅変調デ
ータに変換したが、図３（ｃ）に示すようなパルス幅変
調データの前縁部と後縁部に対応するパルスのみからな
る多値データに変換してもよい。
部２によりアナログ情報信号を二値レベルの多値データ
に変換する際、図３（ｂ）に示すようなパルス幅変調デ
ータに変換したが、図３（ｃ）に示すようなパルス幅変
調データの前縁部と後縁部に対応するパルスのみからな
る多値データに変換してもよい。
【００６１】
【発明の効果】以上説明したように、本発明の信号処理
装置によれば、アナログ情報信号をパルス幅変調データ
のような二値レベルの多値データに変換し、この多値デ
ータに対してウェーブレット変換を含む信号処理を行う
ため、信号処理をハードウェアで高速に、かつ装置の大
型化を伴うことなく実現でき、しかもアナログ情報信号
を単純にディジタル化して得られた二値論理の信号につ
いてウェーブレット変換を含む信号処理を施す方式に比
較して、データ線が基本的に一本でよく、ハードウェア
規模を大きく削減することができる。
装置によれば、アナログ情報信号をパルス幅変調データ
のような二値レベルの多値データに変換し、この多値デ
ータに対してウェーブレット変換を含む信号処理を行う
ため、信号処理をハードウェアで高速に、かつ装置の大
型化を伴うことなく実現でき、しかもアナログ情報信号
を単純にディジタル化して得られた二値論理の信号につ
いてウェーブレット変換を含む信号処理を施す方式に比
較して、データ線が基本的に一本でよく、ハードウェア
規模を大きく削減することができる。
【図１】本発明の一実施形態に係る信号処理装置の構成
を示すブロック図
を示すブロック図
【図２】同実施形態に係る信号処理装置に入力されるア
ナログ情報信号の一例を示す波形図
ナログ情報信号の一例を示す波形図
【図３】本実施形態で用いる離散化された二値の多値デ
ータの説明図
ータの説明図
【図４】同実施形態における基本構成要素の詳細な構成
を示すブロック図
を示すブロック図
【図５】ウェーブレット展開の基底関数の定義領域を示
す図
す図
【図６】スケーリング関数およびウェーブレット関数の
説明図
説明図
【図７】同実施形態におけるしきい値素子の具体例を示
す平面図およびＡ−Ａ′線に沿う断面図
す平面図およびＡ−Ａ′線に沿う断面図
【図８】図７のしきい値素子の等価回路図
１…センサ部 ２…多値データ変換部 ３…ウェーブレット変換処理部 ４ａ〜４ｅ…基本構成要素 ５ａ〜５ｅ…しきい値素子 ６…後処理回路 １１…第１の双方向シフトレジスタ １２…クロック発生回路 １３…第２の双方向シフトレジスタ １０１…シリコン基板 １０２…ソース １０３…ドレイン １０４…第１ゲート酸化膜 １０５…浮遊ゲート電極 １０７，１０８，１０９…入力ゲート電極
Claims (7)
- 【請求項１】入力されるアナログ情報信号に対してウェ
ーブレット変換を含む信号処理を行う信号処理装置にお
いて、 前記アナログ情報信号を二値レベルの多値データに変換
して前記信号処理を行うことを特徴とする信号処理装
置。 - 【請求項２】ウェーブレット変換処理に係るスケーリン
グ関数およびウェーブレット関数を生成する基本構成要
素を木構造の各節点に配置し、 前記木構造の末端に配置された基本構成要素に、前記ア
ナログ情報信号を二値レベルの多値データに変換して入
力し、 該基本構成要素の出力のうちスケーリング関数に関する
出力を木構造の上位レベルの節点に配置された基本構成
要素の入力に接続し、 下位レベルの節点に配置された基本構成要素より入力さ
れた複数のスケーリング関数に関する出力からスケーリ
ング関数およびウェーブレット関数の係数値を生成し、 前記基本構成要素において前記多値データと該スケーリ
ング関数またはウェーブレット関数との畳み込みを行う
ことを特徴とする信号処理装置。 - 【請求項３】前記木構造の各節点に配置された各基本構
成要素は、入力される二値の多値データが有意値の期間
に発生されるクロックによってシフト動作を行う双方向
シフトレジスタをそれぞれ含み、該双方向シフトレジス
タを用いてスケーリング関数の係数値およびウェーブレ
ット関数の係数値をそれぞれ生成することを特徴とする
請求項２に記載の信号処理装置。 - 【請求項４】前記木構造の同一レベルの各節点に配置さ
れた複数の基本構成要素における前記双方向シフトレジ
スタをシリアルに接続し、これらの双方向シフトレジス
タの内容を逐次的に読み出すようにしたことを特徴とす
る請求項３に記載の信号処理装置。 - 【請求項５】前記木構造の同一レベルの各節点に配置さ
れた複数の基本構成要素から出力されるスケーリング関
数の係数値を入力して特徴抽出を行うための多値・多入
力／二値出力のしきい値素子を有することを特徴とする
請求項２に記載の信号処理装置。 - 【請求項６】前記しきい値素子は、記憶機能を有するこ
とを特徴とする請求項５に記載の信号処理装置。 - 【請求項７】前記しきい値素子は、浮遊ゲート電極上に
絶縁層を介して複数の入力ゲート電極を形成した浮遊ゲ
ートＭＯＳゲート素子であることを特徴とする請求項６
に記載の信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001431A JPH10198657A (ja) | 1997-01-08 | 1997-01-08 | 信号処理装置 |
| US09/002,916 US6038579A (en) | 1997-01-08 | 1998-01-05 | Digital signal processing apparatus for performing wavelet transform |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9001431A JPH10198657A (ja) | 1997-01-08 | 1997-01-08 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10198657A true JPH10198657A (ja) | 1998-07-31 |
Family
ID=11501270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9001431A Abandoned JPH10198657A (ja) | 1997-01-08 | 1997-01-08 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6038579A (ja) |
| JP (1) | JPH10198657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207464A (ja) * | 2018-05-28 | 2019-12-05 | 日本放送協会 | 位相差検出器及び画像処理装置、並びにプログラム |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6539267B1 (en) | 1996-03-28 | 2003-03-25 | Rosemount Inc. | Device in a process system for determining statistical parameter |
| US7630861B2 (en) * | 1996-03-28 | 2009-12-08 | Rosemount Inc. | Dedicated process diagnostic device |
| US6017143A (en) | 1996-03-28 | 2000-01-25 | Rosemount Inc. | Device in a process system for detecting events |
| US6654697B1 (en) | 1996-03-28 | 2003-11-25 | Rosemount Inc. | Flow measurement with diagnostics |
| US6907383B2 (en) * | 1996-03-28 | 2005-06-14 | Rosemount Inc. | Flow diagnostic system |
| US7949495B2 (en) * | 1996-03-28 | 2011-05-24 | Rosemount, Inc. | Process variable transmitter with diagnostics |
| US8290721B2 (en) * | 1996-03-28 | 2012-10-16 | Rosemount Inc. | Flow measurement diagnostics |
| US6434504B1 (en) | 1996-11-07 | 2002-08-13 | Rosemount Inc. | Resistance based process control device diagnostics |
| US6754601B1 (en) | 1996-11-07 | 2004-06-22 | Rosemount Inc. | Diagnostics for resistive elements of process devices |
| US6601005B1 (en) | 1996-11-07 | 2003-07-29 | Rosemount Inc. | Process device diagnostics using process variable sensor signal |
| US6519546B1 (en) | 1996-11-07 | 2003-02-11 | Rosemount Inc. | Auto correcting temperature transmitter with resistance based sensor |
| US6611775B1 (en) | 1998-12-10 | 2003-08-26 | Rosemount Inc. | Electrode leakage diagnostics in a magnetic flow meter |
| US6615149B1 (en) | 1998-12-10 | 2003-09-02 | Rosemount Inc. | Spectral diagnostics in a magnetic flow meter |
| US6735610B1 (en) * | 1999-04-29 | 2004-05-11 | Walter E. Pelton | Apparatus, methods, and computer program products for determining the coefficients of a function with decreased latency |
| US6757343B1 (en) * | 1999-06-16 | 2004-06-29 | University Of Southern California | Discrete wavelet transform system architecture design using filterbank factorization |
| US7010459B2 (en) * | 1999-06-25 | 2006-03-07 | Rosemount Inc. | Process device diagnostics using process variable sensor signal |
| US6505517B1 (en) * | 1999-07-23 | 2003-01-14 | Rosemount Inc. | High accuracy signal processing for magnetic flowmeter |
| US6701274B1 (en) | 1999-08-27 | 2004-03-02 | Rosemount Inc. | Prediction of error magnitude in a pressure transmitter |
| US6499045B1 (en) * | 1999-10-21 | 2002-12-24 | Xilinx, Inc. | Implementation of a two-dimensional wavelet transform |
| US8204924B1 (en) | 1999-12-06 | 2012-06-19 | Hrl Laboratories, Llc | Variable precision wavelets |
| US6922712B2 (en) * | 2000-02-26 | 2005-07-26 | Walter E. Pelton | Apparatus, methods, and computer program products for accurately determining the coefficients of a function |
| US6820104B2 (en) * | 2000-06-09 | 2004-11-16 | Walter Eugene Pelton | Apparatus, methods, and computer program products for reducing the number of computations and number of required stored values for information processing methods |
| US6952710B2 (en) * | 2000-06-09 | 2005-10-04 | Walter Eugene Pelton | Apparatus, methods and computer program products for performing high speed division calculations |
| US6684235B1 (en) | 2000-11-28 | 2004-01-27 | Xilinx, Inc. | One-dimensional wavelet system and method |
| US6629059B2 (en) | 2001-05-14 | 2003-09-30 | Fisher-Rosemount Systems, Inc. | Hand held diagnostic and communication device with automatic bus detection |
| US6772036B2 (en) | 2001-08-30 | 2004-08-03 | Fisher-Rosemount Systems, Inc. | Control system using process model |
| US6985388B2 (en) * | 2001-09-17 | 2006-01-10 | Sandisk Corporation | Dynamic column block selection |
| JP4624351B2 (ja) * | 2003-07-18 | 2011-02-02 | ローズマウント インコーポレイテッド | プロセス診断法 |
| US7018800B2 (en) * | 2003-08-07 | 2006-03-28 | Rosemount Inc. | Process device with quiescent current diagnostics |
| US7627441B2 (en) * | 2003-09-30 | 2009-12-01 | Rosemount Inc. | Process device with vibration based diagnostics |
| US7120562B1 (en) | 2003-12-17 | 2006-10-10 | L-3 Integrated Systems Company | Signal source identification utilizing wavelet-based signal processing and associated method |
| US7523667B2 (en) * | 2003-12-23 | 2009-04-28 | Rosemount Inc. | Diagnostics of impulse piping in an industrial process |
| US7715928B1 (en) | 2004-05-17 | 2010-05-11 | University Of Southern California | Efficient communications and data compression algorithms in sensor networks using discrete wavelet transform |
| US8112565B2 (en) * | 2005-06-08 | 2012-02-07 | Fisher-Rosemount Systems, Inc. | Multi-protocol field device interface with automatic bus detection |
| US20070068225A1 (en) * | 2005-09-29 | 2007-03-29 | Brown Gregory C | Leak detector for process valve |
| US7953501B2 (en) | 2006-09-25 | 2011-05-31 | Fisher-Rosemount Systems, Inc. | Industrial process control loop monitor |
| JP2010505121A (ja) | 2006-09-29 | 2010-02-18 | ローズマウント インコーポレイテッド | 検証を備える磁気流量計 |
| US8898036B2 (en) | 2007-08-06 | 2014-11-25 | Rosemount Inc. | Process variable transmitter with acceleration sensor |
| US7590511B2 (en) * | 2007-09-25 | 2009-09-15 | Rosemount Inc. | Field device for digital process control loop diagnostics |
| US8954173B1 (en) | 2008-09-03 | 2015-02-10 | Mark Fischer | Method and apparatus for profiling and identifying the source of a signal |
| US8412468B1 (en) | 2009-04-08 | 2013-04-02 | Western Kentucky University | Method and apparatus for wavelet based elemental spectrum analysis |
| US7921734B2 (en) * | 2009-05-12 | 2011-04-12 | Rosemount Inc. | System to detect poor process ground connections |
| US8855011B2 (en) | 2010-07-12 | 2014-10-07 | University Of Southern California | Distributed transforms for efficient data gathering in sensor networks |
| US9207670B2 (en) | 2011-03-21 | 2015-12-08 | Rosemount Inc. | Degrading sensor detection implemented within a transmitter |
| US9052240B2 (en) | 2012-06-29 | 2015-06-09 | Rosemount Inc. | Industrial process temperature transmitter with sensor stress diagnostics |
| US9602122B2 (en) | 2012-09-28 | 2017-03-21 | Rosemount Inc. | Process variable measurement noise diagnostic |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2643986B1 (fr) * | 1989-03-03 | 1991-05-17 | Thomson Csf | Procede d'analyse d'un signal par ondelettes |
| US5355510A (en) * | 1989-09-30 | 1994-10-11 | Kabushiki Kaisha Toshiba | Information process system |
| US5384725A (en) * | 1990-05-18 | 1995-01-24 | Yale University | Method and apparatus for encoding and decoding using wavelet-packets |
| US5347479A (en) * | 1991-12-27 | 1994-09-13 | Nec Corporation | Small-size wavelet transform apparatus |
-
1997
- 1997-01-08 JP JP9001431A patent/JPH10198657A/ja not_active Abandoned
-
1998
- 1998-01-05 US US09/002,916 patent/US6038579A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019207464A (ja) * | 2018-05-28 | 2019-12-05 | 日本放送協会 | 位相差検出器及び画像処理装置、並びにプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US6038579A (en) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10198657A (ja) | 信号処理装置 | |
| George et al. | A programmable and configurable mixed-mode FPAA SoC | |
| Vittoz | Future of analog in the VLSI environment | |
| Fahmy et al. | Novel FPGA-based implementation of median and weighted median filters for image processing | |
| Castillo et al. | Nonlinear time series modeling and prediction using functional networks. Extracting information masked by chaos | |
| Sakiyama et al. | Two-channel critically sampled graph filter banks with spectral domain sampling | |
| Hochet et al. | Implementation of a learning Kohonen neuron based on a new multilevel storage technique | |
| US4507725A (en) | Digital filter overflow sensor | |
| US5473731A (en) | Lattice based dynamic programming classification system | |
| Kotani et al. | Clock-controlled neuron-MOS logic gates | |
| US4076960A (en) | CCD speech processor | |
| Onizawa et al. | Area/energy-efficient gammatone filters based on stochastic computation | |
| Onizawa et al. | Gammatone filter based on stochastic computation | |
| US6272476B1 (en) | Programmable and expandable fuzzy processor for pattern recognition | |
| EP0685808A1 (en) | Computing device | |
| Moura et al. | DCT/DST and Gauss-Markov fields: Conditions for equivalence | |
| Hasler et al. | Analog floating-gate, on-chip auditory sensing system interfaces | |
| Onizawa et al. | Scaled IIR filter based on stochastic computation | |
| Chen et al. | A new layout optimization methodology for CMOS complex gates | |
| Laiho et al. | Template design for cellular nonlinear networks with 1-bit weights | |
| US5999643A (en) | Switched-current type of hamming neural network system for pattern recognition | |
| KR100429573B1 (ko) | 레지스터 전송레벨 코드의 생성방법 | |
| Brodersen | Signal Processing using MOS-VLSI technology | |
| JP2005098789A (ja) | 容量検出センサ、指紋センサ及び容量検出方法 | |
| Burian et al. | VLSI-efficient implementation of full adder-based median filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060628 |