JPH10189907A - Semiconductor memory device and manufacture thereof - Google Patents
Semiconductor memory device and manufacture thereofInfo
- Publication number
- JPH10189907A JPH10189907A JP8351698A JP35169896A JPH10189907A JP H10189907 A JPH10189907 A JP H10189907A JP 8351698 A JP8351698 A JP 8351698A JP 35169896 A JP35169896 A JP 35169896A JP H10189907 A JPH10189907 A JP H10189907A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- insulating film
- storage node
- node electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＤＲＡＭなど、記
憶ノード電極を有する半導体記憶装置及びその製造方法
に関する。The present invention relates to a semiconductor memory device having a storage node electrode, such as a DRAM, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】ＤＲＡＭ（Dynamic Random Access Memo
ry）は、半導体デバイスにおけるプロセスドライバーと
して、近年ますます微細化、大容量化が進んでおり、学
会レベルにおいては１Ｇｂの記憶容量を持つＤＲＡＭの
発表も行われている。2. Description of the Related Art DRAM (Dynamic Random Access Memory)
ry) has been increasingly miniaturized and increased in capacity in recent years as a process driver for semiconductor devices, and at the academic conference level, DRAMs having a storage capacity of 1 Gb have been announced.
【０００３】ＤＲＡＭはスイッチング用のメタル−酸化
物−半導体積層体を有する電界効果型トランジスタ（Ｍ
ＯＳＦＥＴ）とメモリキャパシタとを有するメモリセル
構造を持っており、その高集積化に伴いメモリセルの縮
小化が図られ、メモリキャパシタの占有面積も縮小化し
ている。A DRAM is a field-effect transistor (M) having a metal-oxide-semiconductor stack for switching.
It has a memory cell structure having an OSFET) and a memory capacitor. With the increase in the degree of integration, the size of the memory cell is reduced, and the area occupied by the memory capacitor is also reduced.
【０００４】しかしながら、ＤＲＡＭなどのメモリキャ
パシタで最も重要なことは、記憶したデータの信頼性を
高めるために、メモリキャパシタの蓄積容量を必要量確
保することである。その値は、ＤＲＡＭの世代にかかわ
らず、アルファー線によるソフトエラー等の点から２０
〜３０ｆＦと言われている。However, the most important thing for a memory capacitor such as a DRAM is to secure a required storage capacity of the memory capacitor in order to enhance the reliability of stored data. Regardless of the DRAM generation, the value is 20 points from the viewpoint of soft errors due to alpha rays.
It is said to be ~ 30fF.
【０００５】従って、メモリキャパシタは微細化するに
従いその占有面積を縮小化しているにもかかわらず、蓄
積容量は必要量確保する必要があり、そのための様々な
工夫がなされている。[0005] Therefore, although the occupied area of the memory capacitor is reduced as the memory capacitor is miniaturized, it is necessary to secure a required amount of storage capacity, and various measures have been taken for that purpose.
【０００６】キャパシタに使用するキャパシタ絶縁膜の
構成材料を改良することによりキャパシタの蓄積容量を
増加させることが行われている。例えば、キャパシタ絶
縁膜の膜厚を薄くすることにより蓄積容量を増加させる
ことができる。従来の酸化シリコンからなるキャパシタ
絶縁膜はその薄膜化に限界があり、窒化シリコンを酸化
シリコンで挟んだＯＮＯ膜、あるいは比誘電率の高いＴ
ａ2 Ｏ5 や、ＢＳＴ、ＳＴＯなどをキャパシタ絶縁膜に
使用する方法が開発され、蓄積容量を増やすための工夫
がなされてきた。It has been practiced to increase the storage capacity of a capacitor by improving the constituent material of a capacitor insulating film used for the capacitor. For example, the storage capacitance can be increased by reducing the thickness of the capacitor insulating film. A conventional capacitor insulating film made of silicon oxide has a limitation in thinning, and an ONO film in which silicon nitride is sandwiched between silicon oxides or a TON having a high relative dielectric constant is used.
A method of using a 2 O 5 , BST, STO, or the like for the capacitor insulating film has been developed, and a device for increasing the storage capacity has been devised.
【０００７】一方で、キャパシタの電極構造も工夫が加
えられており、様々な構造のものが開発されている。メ
モリ・キャパシタは記憶ノード電極（キャパシタのトラ
ンジスタに接続している電極）とプレート電極（キャパ
シタの所定の一定電位が印加されている電極）とその間
のキャパシタ絶縁膜とを有しており、記憶ノード電極と
プレート電極の表面積を増加することによりキャパシタ
の蓄積容量を増加させる方法が試みられている。従来は
平面的な構造を持つプレーナ型が使用されていたが、現
在では記憶ノード電極を立体化して記憶ノード電極の側
壁面などを利用し、キャパシタの占有面積は増加させず
に記憶ノード電極の表面積を増加させて蓄積容量を増加
させることが一般的となっている。例えば、スタック型
およびトレンチ型などがある。トレンチ型は基板に対し
て深さ方向に記憶ノードを形成したもので、基板を掘る
ことによる弊害を検討する必要がある。一方スタック型
はＣＯＢ（capacitor over bitline）とＣＵＢ（capaci
tor under bitline ）という２タイプに分類でき、中で
もＣＯＢのスタック型の場合、ビット線よりも後にキャ
パシタ（記憶ノード）を形成するため、セル領域上に微
細加工で決まる最大のキャパシタ（記憶ノード）を形成
することができる利点がある。On the other hand, the electrode structure of the capacitor has also been devised, and various structures have been developed. The memory capacitor has a storage node electrode (electrode connected to the transistor of the capacitor), a plate electrode (electrode to which a predetermined constant potential of the capacitor is applied), and a capacitor insulating film therebetween. Attempts have been made to increase the storage capacity of the capacitor by increasing the surface area of the electrode and the plate electrode. Conventionally, a planar type having a planar structure was used, but now, the storage node electrode is three-dimensionally used and the side wall surface of the storage node electrode is used, without increasing the area occupied by the capacitor. It is common to increase the storage capacity by increasing the surface area. For example, there are a stack type and a trench type. In the trench type, a storage node is formed in a depth direction with respect to a substrate. On the other hand, the stack type uses COB (capacitor over bitline) and CUB (capacitor over bitline).
Tor under bitline), in particular, in the case of a stack type of COB, since the capacitor (storage node) is formed after the bit line, the largest capacitor (storage node) determined by microfabrication on the cell region is formed. There are advantages that can be formed.
【０００８】上記のようなＣＯＢのスタック型には、ペ
デスタルスタック（Pedestal Stack）型、フィン（Fin
）型、シリンダ（Cylinder）型（クラウン（Crown ）
型）などの様々なタイプが開発されている。シリンダ型
には、円筒部分が１重構造のタイプのほか２重構造のタ
イプも開発されている。また、同じく表面積を増やす目
的で記憶ノード電極表面を粗面化する方法や、ポリシリ
コン電極の形成温度を制御して表面に半円球の凹凸を設
ける方法も開発されている。なかでも、シリンダ型記憶
ノード電極はその占有面積の縮小化の中においても、蓄
積容量を確保しやすく、半導体記憶装置の微細化、高集
積化及び縮小化に適している。[0008] The stack type of COB as described above includes a pedestal stack type and a fin.
) Type, cylinder (Cylinder) type (Crown)
Various types have been developed. As the cylinder type, a type having a double cylindrical structure has been developed in addition to a type having a single cylindrical portion. Similarly, a method of roughening the surface of the storage node electrode for the purpose of increasing the surface area, and a method of controlling the forming temperature of the polysilicon electrode to provide a semi-spherical unevenness on the surface have been developed. Above all, the cylinder-type storage node electrode easily secures the storage capacitance even in the reduction of the occupied area, and is suitable for miniaturization, high integration, and miniaturization of the semiconductor memory device.
【０００９】従来方法によるシリンダ型の記憶ノード電
極の構造について、図５（ａ）により説明する。半導体
基板１０上に図示しないゲート電極やソース・ドレイン
拡散層などからなるトランジスタなどがあり、その上層
に層間絶縁膜２０がある。層間絶縁膜２０中には、ソー
スドレイン拡散層などの下層配線に接続する記憶ノード
コンタクト電極３０が埋め込まれている。シリンダ型の
記憶ノード電極３１ａが下層の記憶ノードコンタクト電
極３０と接続して形成されている。The structure of a cylinder type storage node electrode according to the conventional method will be described with reference to FIG. A transistor including a gate electrode, a source / drain diffusion layer, and the like (not shown) is provided on the semiconductor substrate 10, and an interlayer insulating film 20 is provided thereon. In the interlayer insulating film 20, a storage node contact electrode 30 connected to a lower wiring such as a source / drain diffusion layer is buried. A cylindrical storage node electrode 31a is formed to be connected to the lower storage node contact electrode 30.
【００１０】上記のシリンダ型の記憶ノード電極の斜視
図を図５（ｂ）に示す。直方体の電極の内部に四角い孔
をくり抜いた構造で、電極の外側の底辺の長さをＬ、Ｗ
とし、高さをＨとし、また、電極の内側の孔の部分の底
辺の長さをＬ1 、Ｗ1 とし、高さをＨ1 とすると、キャ
パシタの蓄積容量に寄与する記憶ノード電極の表面積Ｓ
は、FIG. 5B is a perspective view of the cylinder type storage node electrode. A rectangular hole is cut into the inside of a rectangular parallelepiped electrode.
Where H is the height, L 1 and W 1 are the lengths of the bottom of the hole inside the electrode, and H 1 is the surface area of the storage node electrode that contributes to the storage capacity of the capacitor. S
Is
【００１１】 Ｓ＝ＬＷ＋２（Ｌ＋Ｗ）Ｈ＋２（Ｌ1 ＋Ｗ1 ）Ｈ1 S = LW + 2 (L + W) H + 2 (L 1 + W 1 ) H 1
【００１２】で与えられる。## EQU1 ##
【００１３】[0013]
【発明が解決しようとする課題】しかしながら、上記の
従来のキャパシタ（記憶ノード電極）は、さらなる装置
の高集積化、縮小化を進めるにあたって、キャパシタの
占有面積の縮小に限界があり、必要な蓄積容量を確保し
ながらキャパシタの占有面積を縮小することが困難であ
るという問題があった。However, the above-mentioned conventional capacitor (storage node electrode) has a limit in reducing the area occupied by the capacitor in order to further increase the degree of integration and miniaturization of the device. There is a problem that it is difficult to reduce the area occupied by the capacitor while securing the capacity.
【００１４】本発明は、上記の問題を鑑みなされたもの
で、従って、従来方法の記憶ノード電極よりも表面積を
増やしてメモリキャパシタの蓄積容量を増やすことがで
き、必要な蓄積容量を確保しながらメモリキャパシタの
占有面積を狭めることが可能で、装置の微細化、高集積
化及び縮小化が可能な半導体記憶装置及びその製造方法
を提供することを目的とする。The present invention has been made in view of the above-described problems. Therefore, the present invention can increase the storage area of the memory capacitor by increasing the surface area as compared with the conventional storage node electrode, and can secure the required storage capacity. An object of the present invention is to provide a semiconductor memory device capable of reducing the area occupied by a memory capacitor, miniaturization, high integration, and miniaturization of a device, and a method for manufacturing the same.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体記憶装置は、記憶ノード電極を持つ
メモリキャパシタを有する半導体記憶装置であって、前
記記憶ノード電極が半導体基板に対して垂直な部分と斜
めに傾いた部分とを有する。In order to achieve the above object, a semiconductor memory device according to the present invention is a semiconductor memory device having a memory capacitor having a storage node electrode. It has a vertical portion and an obliquely inclined portion.
【００１６】上記の本発明の半導体記憶装置によれば、
半導体基板に対して斜めに傾いた部分を有する記憶ノー
ド電極構造とすることにより、記憶ノード電極の表面積
を増やすことが可能となり、メモリキャパシタの蓄積容
量を増やすことができ、必要な蓄積容量を確保しながら
メモリキャパシタの占有面積を狭めることが可能であ
る。According to the semiconductor memory device of the present invention described above,
By providing a storage node electrode structure having a portion inclined obliquely with respect to the semiconductor substrate, the surface area of the storage node electrode can be increased, the storage capacity of the memory capacitor can be increased, and the necessary storage capacity can be secured. While the area occupied by the memory capacitor can be reduced.
【００１７】上記本発明の半導体記憶装置においては、
好適には、前記記憶ノード電極の下部が半導体基板に対
して垂直な部分であり、前記記憶ノード電極の上部が半
導体基板に対して斜めに傾いた部分である。記憶ノード
電極の下部が半導体基板に対して垂直な部分であり、そ
の上部に半導体基板に対して斜めに傾いた部分であるの
で、記憶ノード電極の上部は下層配線に接続させるなど
の制約が少ないことから、表面積を増加させることに重
点をおいて構造を決定することが可能である。また、記
憶ノード電極の下部についてはその型となる絶縁膜を従
来方法により形成することができ、工程数の増加を抑え
て表面積を増加した記憶ノード電極を形成することが可
能となる。In the semiconductor memory device of the present invention,
Preferably, a lower portion of the storage node electrode is a portion perpendicular to the semiconductor substrate, and an upper portion of the storage node electrode is a portion inclined obliquely to the semiconductor substrate. Since the lower part of the storage node electrode is a part perpendicular to the semiconductor substrate and the upper part thereof is a part inclined obliquely to the semiconductor substrate, there are few restrictions such as connecting the upper part of the storage node electrode to a lower wiring. Thus, it is possible to determine the structure with emphasis on increasing the surface area. In addition, the lower part of the storage node electrode can be formed with an insulating film serving as a mold by a conventional method, and it is possible to form a storage node electrode having an increased surface area by suppressing an increase in the number of steps.
【００１８】上記本発明の半導体記憶装置においては、
好適には、前記記憶ノード電極がシリンダ型電極であ
り、前記記憶ノード電極の上部がシリンダの外側に斜め
に開いた形状である。シリンダ型電極は小型化しても蓄
積容量を確保しやすく、その上部に半導体基板に対して
斜めの傾いた部分を持つことにより、さらに蓄積容量を
増加させることが可能である。また、従来のシリンダ型
電極の型となる絶縁膜の上層に、外側に斜めに開いた形
状部分の型となる絶縁膜を形成することにより製造する
ことが可能である。In the semiconductor memory device of the present invention,
Preferably, the storage node electrode is a cylinder type electrode, and an upper portion of the storage node electrode has a shape obliquely opened to the outside of the cylinder. Even if the cylinder type electrode is miniaturized, it is easy to secure the storage capacity, and the storage capacity can be further increased by having a portion obliquely inclined with respect to the semiconductor substrate above the cylinder type electrode. Further, it can be manufactured by forming an insulating film serving as a mold of a shape portion which is obliquely opened outward on an upper layer of the insulating film serving as a conventional cylinder electrode.
【００１９】また、上記の目的を達成するため、本発明
の半導体記憶装置の製造方法は、記憶ノード電極を有す
るメモリキャパシタを持つ半導体記憶装置の製造方法で
あって、基板上に電極形成用第１絶縁膜を形成する工程
と、前記電極形成用第１絶縁膜に記憶ノード電極の下部
の型となって下層配線を露出させる開孔部を形成する工
程と、前記電極形成用第１絶縁膜の上層に記憶ノード電
極の上部の型となって半導体基板に対して斜めの表面を
持つ電極形成用第２絶縁膜を形成する工程と、前記電極
形成用第１絶縁膜及び前記電極形成用第２絶縁膜の上層
に前記下層配線に接続する記憶ノード電極用層を形成す
る工程と、前記記憶ノード電極用層の上層に電極形成用
第３絶縁膜を形成する工程と、前記記憶ノード電極用層
を個々の記憶ノード電極に分離するまで前記電極形成用
第３絶縁膜の上方から前記電極形成用第３絶縁膜、記憶
ノード電極用層及び電極形成用第２絶縁膜を除去する工
程と、前記分離された記憶ノード電極の間の電極形成用
第１絶縁膜、電極形成用第２絶縁膜及び電極形成用第３
絶縁膜を除去する工程とを有する。In order to achieve the above object, a method of manufacturing a semiconductor memory device according to the present invention is a method of manufacturing a semiconductor memory device having a memory capacitor having a storage node electrode. Forming an insulating film; forming an opening in the first insulating film for forming an electrode, which serves as a lower mold of the storage node electrode to expose a lower wiring; and forming the first insulating film for forming the electrode. Forming a second insulating film for forming an electrode having an oblique surface with respect to the semiconductor substrate as an upper mold of the storage node electrode in the upper layer, and forming the first insulating film for forming the electrode and the second insulating film for forming the electrode. (2) forming a storage node electrode layer connected to the lower wiring on an upper layer of the insulating film; forming an electrode forming third insulating film on the storage node electrode layer; Layer the individual memory nodes Removing the third insulating film for forming an electrode, the storage node electrode layer, and the second insulating film for forming an electrode from above the third insulating film for forming an electrode until the storage node is separated into electrodes; A first insulating film for forming an electrode, a second insulating film for forming an electrode, and a third insulating film for forming an electrode between electrodes.
Removing the insulating film.
【００２０】上記本発明の半導体記憶装置の製造方法に
よれば、記憶ノード電極が半導体基板に対して斜めに傾
いた部分を有することにより記憶ノード電極の表面積を
増やすことが可能となり、メモリキャパシタの蓄積容量
を増やすことができ、必要な蓄積容量を確保しながらメ
モリキャパシタの占有面積を狭めることが可能である半
導体記憶装置を製造することができる。According to the method of manufacturing a semiconductor memory device of the present invention, since the storage node electrode has a portion obliquely inclined with respect to the semiconductor substrate, it is possible to increase the surface area of the storage node electrode, and to increase the surface area of the memory capacitor. It is possible to manufacture a semiconductor memory device in which the storage capacity can be increased and the area occupied by the memory capacitor can be reduced while securing the necessary storage capacity.
【００２１】上記本発明の半導体記憶装置の製造方法に
おいては、好適には、前記電極形成用第１絶縁膜の上層
に記憶ノード電極の上部の型となって半導体基板に対し
て斜めの表面を持つ電極形成用第２絶縁膜を形成する工
程が半導体基板に電圧を印加したＥＣＲ（バイアスＥＣ
Ｒ）型のプラズマＣＶＤにより半導体基板に対して斜め
の表面を持つ電極形成用第２絶縁膜を形成する工程であ
る。半導体基板に電圧を印加したＥＣＲ（バイアスＥＣ
Ｒ）型のプラズマＣＶＤにより、半導体基板に対して斜
めの表面を持つ電極形成用第２絶縁膜を形成することが
でき、本発明の半導体記憶装置を容易に製造することが
できる。In the method of manufacturing a semiconductor memory device according to the present invention, preferably, the surface oblique with respect to the semiconductor substrate is formed on the first insulating film for forming an electrode so as to form an upper mold of the storage node electrode. The step of forming a second insulating film for forming an electrode has an ECR (bias EC) in which a voltage is applied to a semiconductor substrate.
This is a step of forming an electrode-forming second insulating film having a surface oblique to the semiconductor substrate by R) type plasma CVD. ECR (bias EC) with voltage applied to the semiconductor substrate
By the R) type plasma CVD, the second insulating film for electrode formation having a surface oblique to the semiconductor substrate can be formed, and the semiconductor memory device of the present invention can be easily manufactured.
【００２２】ここで、半導体基板に電圧を印加したＥＣ
Ｒ（バイアスＥＣＲ）型のプラズマＣＶＤについて説明
する。図２（ａ）に示すようなコンタクトホールが開孔
された基板に対して、半導体基板に電圧を印加したＥＣ
Ｒ（バイアスＥＣＲ）型のプラズマＣＶＤにより例えば
酸化シリコンなどを堆積すると、堆積とエッチングが同
時に起きる現象が生じ、凹凸のある基板上に対しては堆
積とエッチングの差として異方的に酸化シリコンが堆積
し、例えば図２（ｂ）に示すようにコンタクトホールは
酸化シリコンで埋められ、同時にコンタクトホールでな
い部分の上層には、断面図が三角形であり、半導体基板
に対して斜めに傾いた表面を有する酸化シリコン層を形
成することができる。この斜めに傾いた表面上に電極材
を堆積させることで、半導体基板に対して斜めに傾いた
部分を有する記憶ノード電極を形成することができる。
この時、コンタクトホールでない部分の長さが長いと、
酸化シリコン層は断面図が三角形ではなく台形となる場
合があるが、半導体基板に対して斜めに傾いた表面を形
成できることには変わりなく、この表面に沿って電極材
を堆積させることで、半導体基板に対して斜めに傾いた
部分を有する記憶ノード電極を形成することができる。Here, the EC applied with a voltage to the semiconductor substrate
The R (bias ECR) type plasma CVD will be described. An EC having a voltage applied to a semiconductor substrate is applied to a substrate having a contact hole as shown in FIG.
When, for example, silicon oxide or the like is deposited by R (bias ECR) type plasma CVD, a phenomenon in which deposition and etching occur simultaneously occurs, and silicon oxide is anisotropically deposited on a substrate having irregularities as a difference between deposition and etching. The contact holes are filled with silicon oxide, for example, as shown in FIG. 2 (b), and at the same time, the upper layer, which is not the contact hole, has a triangular cross-sectional view and a surface inclined obliquely to the semiconductor substrate. A silicon oxide layer can be formed. By depositing an electrode material on this obliquely inclined surface, a storage node electrode having a portion obliquely inclined with respect to the semiconductor substrate can be formed.
At this time, if the length of the non-contact hole is long,
In some cases, the silicon oxide layer has a trapezoidal cross section instead of a triangle.However, it is still possible to form a surface inclined at an angle to the semiconductor substrate. A storage node electrode having a portion inclined with respect to the substrate can be formed.
【００２３】上記本発明の半導体記憶装置の製造方法に
おいては、好適には、前記記憶ノード電極用層を個々の
記憶ノード電極に分離するまで前記電極形成用第３絶縁
膜の上方から前記電極形成用第３絶縁膜、記憶ノード電
極用層及び電極形成用第２絶縁膜を除去する工程が前記
電極形成用第３絶縁膜の上方から研磨する工程である。
電極形成用第３絶縁膜の上方から研磨するすることによ
り、電極形成用第３絶縁膜、電極形成用第２絶縁膜及び
記憶ノード電極用層を区別なく上方から研磨することが
可能となり、記憶ノード電極用層を個々の記憶ノード電
極に容易に分離することが可能となる。In the method of manufacturing a semiconductor memory device according to the present invention, preferably, the electrode formation is performed from above the third electrode formation insulating film until the storage node electrode layer is separated into individual storage node electrodes. The step of removing the third insulating film for storage, the storage node electrode layer, and the second insulating film for electrode formation is a step of polishing from above the third insulating film for electrode formation.
By polishing from above the third insulating film for forming an electrode, the third insulating film for forming an electrode, the second insulating film for forming an electrode, and the layer for a storage node electrode can be polished from above without distinction. The node electrode layer can be easily separated into individual storage node electrodes.
【００２４】[0024]
【発明の実施の形態】以下に、本発明の半導体記憶装置
及びその製造方法の実施の形態について図面を参照して
説明する。Embodiments of a semiconductor memory device and a method of manufacturing the same according to the present invention will be described below with reference to the drawings.
【００２５】まず、本発明の半導体記憶装置について説
明する。図１に示すように、半導体基板１０上に図示し
ないゲート電極やソース・ドレイン拡散層などからなる
トランジスタなどがあり、その上層に層間絶縁膜２０と
エッチングストッパ２１がある。層間絶縁膜２０中に
は、ソースドレイン拡散層などの下層配線に接続する記
憶ノードコンタクト電極３０が埋め込まれている。エッ
チングストッパ２１には記憶ノードコンタクト電極３０
の上方部分に開孔部があって記憶ノード電極３１ａがあ
り、下層の記憶ノードコンタクト電極３０と接続してい
る。First, the semiconductor memory device of the present invention will be described. As shown in FIG. 1, a transistor including a gate electrode, a source / drain diffusion layer, and the like (not shown) are provided on a semiconductor substrate 10, and an interlayer insulating film 20 and an etching stopper 21 are provided thereon. In the interlayer insulating film 20, a storage node contact electrode 30 connected to a lower wiring such as a source / drain diffusion layer is buried. The etching stopper 21 has a storage node contact electrode 30
A storage node electrode 31a is provided in an upper portion of the storage node electrode, and is connected to a storage node contact electrode 30 in a lower layer.
【００２６】上記の記憶ノード電極は、図５（ａ）に示
す従来方法のシリンダ型の記憶ノード電極にあるような
半導体基板に対して垂直な部分Ｖに加えて、半導体基板
に対して斜めに傾いた部分Ｓを有している。この斜めの
部分Ｓを有することにより、表面積を増やすことが可能
となっている。このため、メモリキャパシタの蓄積容量
を増やすことができるので、必要な蓄積容量を確保しな
がらメモリキャパシタの占有面積を狭めることが可能と
なり、装置の微細化、高集積化及び小型化が可能であ
る。The above-mentioned storage node electrode is oblique to the semiconductor substrate in addition to a portion V perpendicular to the semiconductor substrate as in the conventional cylindrical storage node electrode shown in FIG. It has an inclined portion S. By having the oblique portion S, the surface area can be increased. For this reason, the storage capacity of the memory capacitor can be increased, and the occupation area of the memory capacitor can be reduced while securing the required storage capacity, so that the device can be miniaturized, highly integrated, and miniaturized. .
【００２７】次に、本発明の半導体記憶装置の製造方法
について、図１〜図４の本発明の半導体記憶装置の製造
方法の製造工程を示す断面図を用いて説明する。Next, a method for manufacturing a semiconductor memory device according to the present invention will be described with reference to FIGS. 1 to 4 which are cross-sectional views showing manufacturing steps of the method for manufacturing a semiconductor memory device according to the present invention.
【００２８】まず、図２（ａ）に至るまでの工程につい
て説明する。半導体基板１０上に図示しないゲート電極
やソース・ドレイン拡散層などを有するトランジスタな
どを形成した後、全面に被覆して層間絶縁膜２０を形成
し、レジストをパターニングしてＲＩＥ（反応性イオン
エッチング）などのエッチングを行うことにより開孔部
を開孔してポリシリコンなどの導電体を埋め込み、ソー
スドレイン拡散層などに接続する記憶ノードコンタクト
電極３０を形成する。次に、例えば窒化シリコンをＣＶ
Ｄにより全面に堆積させてエッチングストッパ２１を形
成し、その上層に例えば酸化シリコンをＣＶＤにより堆
積させて電極形成用第１絶縁膜２２を形成する。次に、
電極形成用絶縁膜２２上にレジストをパターニングして
ＲＩＥなどのエッチングをエッチングストッパ２１の表
面が露出するまで行い、記憶ノードコンタクト電極の上
方に開孔部ＣＨを形成する。この後、レジストを除去す
る。First, the steps up to FIG. 2A will be described. After forming a transistor having a gate electrode, a source / drain diffusion layer, and the like (not shown) on the semiconductor substrate 10, the entire surface is covered to form an interlayer insulating film 20, and a resist is patterned to perform RIE (reactive ion etching). By performing etching such as etching, a hole is opened to bury a conductor such as polysilicon, and a storage node contact electrode 30 connected to a source / drain diffusion layer or the like is formed. Next, for example, silicon nitride
D is deposited over the entire surface to form an etching stopper 21, and, for example, silicon oxide is deposited thereon by CVD to form a first insulating film 22 for electrode formation. next,
A resist is patterned on the electrode forming insulating film 22 and etching such as RIE is performed until the surface of the etching stopper 21 is exposed, so that an opening CH is formed above the storage node contact electrode. After that, the resist is removed.
【００２９】次に、図２（ｂ）に示すように、基板に電
圧を印加したＥＣＲ型のプラズマＣＶＤにより例えば酸
化シリコンを堆積させて、電極形成用第１絶縁膜２２の
上層に断面図が三角形の形状の電極形成用第２絶縁膜２
３ａを形成する。この電極形成用第２絶縁膜は、記憶ノ
ード電極の上部の型となる部分である。このとき、開孔
部ＣＨは酸化シリコンの絶縁膜２３ｂが埋め込まれる。Next, as shown in FIG. 2B, for example, silicon oxide is deposited by ECR type plasma CVD with a voltage applied to the substrate, and a sectional view is formed on the upper layer of the first insulating film 22 for electrode formation. Second insulating film 2 for forming electrodes having a triangular shape
3a is formed. This second insulating film for forming an electrode is a portion serving as a mold above the storage node electrode. At this time, the opening CH is filled with the insulating film 23b of silicon oxide.
【００３０】次に、図３（ｃ）に示すように、レジスト
をパターニングしてＲＩＥなどのエッチングを行い、絶
縁膜２３ｂを除去して再び開孔部ＣＨを形成する。引き
続いてエッチングを行い、開孔部ＣＨ底部のエッチング
ストッパ２１を除去し、記憶ノードコンタクト電極３０
を露出させる。この開口部ＣＨは、記憶ノード電極の下
部の型となる部分である。この後、レジストを除去す
る。Next, as shown in FIG. 3C, the resist is patterned and etched by RIE or the like, the insulating film 23b is removed, and the opening CH is formed again. Subsequently, etching is performed to remove the etching stopper 21 at the bottom of the opening CH, and the storage node contact electrode 30 is removed.
To expose. This opening CH is a portion serving as a mold below the storage node electrode. After that, the resist is removed.
【００３１】次に、図３（ｄ）に示すように、例えばＣ
ＶＤなどによりポリシリコンを全面に堆積させ、記憶ノ
ード電極用層３１を形成する。開孔部ＣＨ内の部分で
は、半導体基板に対して垂直な電極部分が形成され、電
極形成用第２絶縁膜の半導体基板に対して斜めに傾いた
表面に沿って電極材を堆積させた部分では、半導体基板
に対して斜めに傾いた電極部分が形成される。このと
き、ポリシリコンに導電性を付与するための不純物イオ
ンは、ＣＶＤにおけるの反応ガスに予め混入しておく方
法か、ポリシリコンを堆積した後にイオン注入する方法
により導入することができる。Next, as shown in FIG.
Polysilicon is deposited on the entire surface by VD or the like to form a storage node electrode layer 31. In the portion inside the opening CH, an electrode portion perpendicular to the semiconductor substrate is formed, and a portion where the electrode material is deposited along a surface of the second insulating film for forming an electrode which is obliquely inclined with respect to the semiconductor substrate. In this case, an electrode portion obliquely inclined with respect to the semiconductor substrate is formed. At this time, the impurity ions for imparting conductivity to the polysilicon can be introduced by a method in which the impurity ions are previously mixed into a reaction gas in CVD or a method in which ions are implanted after depositing the polysilicon.
【００３２】次に、図４（ｅ）に示すように、例えばＣ
ＶＤなどにより酸化シリコンを全面に堆積させ、電極形
成用第３絶縁膜２４を形成する。Next, as shown in FIG.
Silicon oxide is deposited on the entire surface by VD or the like to form a third insulating film 24 for electrode formation.
【００３３】次に、図４（ｆ）に示すように、ＣＭＰ
（Chemical Mechanical Polishing ）などにより、電極
形成用第３絶縁膜２４の一部及び電極形成用第２絶縁膜
２３ａの三角形の頂点近傍及びその上層にある記憶ノー
ド電極用層３１の上部の半導体基板に対して斜めに傾い
た部分の一部を除去し、個々に分離された記憶ノード電
極３１ａを形成する。Next, as shown in FIG.
(Chemical Mechanical Polishing) or the like, a part of the third insulating film 24 for electrode formation and the semiconductor substrate above the storage node electrode layer 31 near the vertex of the triangle of the second insulating film 23a for electrode formation and the upper layer thereof. A part of the portion obliquely inclined is removed to form individually separated storage node electrodes 31a.
【００３４】次に、図１に示すように、例えばフッ酸系
のウェットエッチングにより記憶ノード電極３１ａの間
にある電極形成用第１絶縁膜２２、電極形成用第２絶縁
膜２３ａ及び電極形成用第３絶縁膜２４ａを除去する。
以上で半導体基板に対して垂直な部分Ｖと半導体基板に
対して斜めに傾いた部分Ｓを有している記憶ノード電極
を形成することができる。上記の記憶ノード電極は、図
５（ａ）に示す従来方法の記憶ノード電極に比べて上部
が斜めに開いた部分Ｓを有する分、より広い表面積を有
する。Next, as shown in FIG. 1, the first insulating film 22 for forming an electrode, the second insulating film 23a for forming an electrode and the second insulating film 23a for forming an electrode are formed between the storage node electrodes 31a by, for example, hydrofluoric acid wet etching. The third insulating film 24a is removed.
Thus, a storage node electrode having a portion V perpendicular to the semiconductor substrate and a portion S inclined obliquely to the semiconductor substrate can be formed. The storage node electrode described above has a larger surface area than the storage node electrode of the conventional method shown in FIG.
【００３５】この後は例えば酸化シリコンと窒化シリコ
ンの積層体（ＯＮ膜）あるいはＴａ2 Ｏ5 などを堆積さ
せて記憶ノード電極を被覆するキャパシタ絶縁膜を形成
し、さらに例えばポリシリコンをＣＶＤにより堆積させ
てプレート電極を形成し、キャパシタを完成させる。Thereafter, for example, a laminate (ON film) of silicon oxide and silicon nitride or Ta 2 O 5 is deposited to form a capacitor insulating film covering the storage node electrode, and further, for example, polysilicon is deposited by CVD. Then, a plate electrode is formed to complete the capacitor.
【００３６】本実施形態の半導体記憶装置の製造方法に
よれば、図５（ａ）に示す従来方法の記憶ノード電極に
比べて上部が斜めに開いた部分Ｓの分表面積の広いシリ
ンダ型の記憶ノード電極を持つ半導体記憶装置を製造す
ることができる。記憶ノード電極の表面積を増やすこと
ができるので、必要な蓄積容量を確保しながらメモリキ
ャパシタの占有面積を狭めることが可能となり、装置の
微細化、高集積化及び小型化が可能である。According to the method of manufacturing the semiconductor memory device of the present embodiment, the cylinder-type storage having a larger surface area of the portion S whose upper portion is opened obliquely than the storage node electrode of the conventional method shown in FIG. A semiconductor memory device having a node electrode can be manufactured. Since the surface area of the storage node electrode can be increased, the area occupied by the memory capacitor can be reduced while securing the required storage capacity, and the device can be miniaturized, highly integrated, and miniaturized.
【００３７】また、上記の半導体装置は従来方法のシリ
ンダ型の記憶ノード電極の上部がシリンダの外側に斜め
に開いた形状であり、従来方法であるシリンダ型電極の
型となる絶縁膜の上層に、外側に斜めに開いた形状部分
の型となる絶縁膜を形成することにより製造することが
可能であるので、従来方法から工程数をあまり増加させ
ないで製造することが可能である。Further, the above-mentioned semiconductor device has a shape in which the upper part of the cylinder type storage node electrode of the conventional method is opened obliquely to the outside of the cylinder. Since it can be manufactured by forming an insulating film serving as a mold of a shape part which is opened obliquely outward, it can be manufactured without increasing the number of steps so much from the conventional method.
【００３８】また、電極形成用第２絶縁膜の形成におい
て、半導体基板に電圧を印加したＥＣＲ（バイアスＥＣ
Ｒ）型のプラズマＣＶＤにより、半導体基板に対して斜
めの表面を持つ電極形成用第２電極を形成することがで
き、本発明の半導体記憶装置を容易に製造することがで
きる。In the formation of the second insulating film for forming an electrode, an ECR (bias EC) having a voltage applied to the semiconductor substrate is applied.
The second electrode for electrode formation having an oblique surface with respect to the semiconductor substrate can be formed by R) type plasma CVD, and the semiconductor memory device of the present invention can be easily manufactured.
【００３９】また、ＣＭＰなどの研磨によって電極形成
用第３絶縁膜の上方から電極形成用第３絶縁膜、電極形
成用第２絶縁膜及び記憶ノード電極用層を区別なく除去
することが可能となり、記憶ノード電極用層を個々の記
憶ノード電極に容易に分離することが可能となる。In addition, the third insulating film for forming an electrode, the second insulating film for forming an electrode, and the layer for a storage node electrode can be removed without distinction from above the third insulating film for forming an electrode by polishing such as CMP. In addition, the storage node electrode layer can be easily separated into individual storage node electrodes.
【００４０】本発明の半導体記憶装置及びその製造方法
は、メモリキャパシタを有するＤＲＡＭやＶＲＡＭな
ど、キャパシタを有する半導体記憶装置であれば適用可
能である。The semiconductor memory device and the method of manufacturing the same according to the present invention can be applied to any semiconductor memory device having a capacitor, such as a DRAM or VRAM having a memory capacitor.
【００４１】本発明の半導体装置及びその製造方法は、
上記の実施の形態に限定されない。例えば、記憶ノード
電極はポリシリコンの１層構成でなく、２層以上の構成
としてよい。また、記憶ノード電極はポリシリコン以外
にもアモルファスシリコンなどの導電体により形成して
もよい。また、記憶ノード電極以外の構成は所望する様
々な構造をとることができる。例えば、記憶ノードコン
タクト電極のない構成として記憶ノードを直接下層配線
に接続する構造とすることもできる。また、図面に示さ
れていないスイッチングトランジスタなどは特に限定さ
れず、ポリサイドなどのゲート電極、ＬＤＤ構造のソー
スドレイン拡散層など、様々な構造をとることが可能で
ある。さらに、ロジックＬＳＩやその他の半導体装置と
の混載も可能である。その他、本発明の要旨を逸脱しな
い範囲で種々の変更が可能である。The semiconductor device and the method of manufacturing the same according to the present invention
It is not limited to the above embodiment. For example, the storage node electrode may have a structure of two or more layers instead of a single-layer structure of polysilicon. Further, the storage node electrode may be formed of a conductor such as amorphous silicon other than polysilicon. In addition, a structure other than the storage node electrode can take various desired structures. For example, a structure in which a storage node is directly connected to a lower layer wiring as a configuration without a storage node contact electrode may be employed. Further, a switching transistor or the like not shown in the drawings is not particularly limited, and can have various structures such as a gate electrode such as polycide and a source / drain diffusion layer having an LDD structure. Furthermore, mixed mounting with a logic LSI and other semiconductor devices is also possible. In addition, various changes can be made without departing from the gist of the present invention.
【００４２】[0042]
【発明の効果】本発明によれば、従来方法の記憶ノード
電極に比べて記憶ノード電極の上部が斜めに開いた構造
を持ち、表面積を増やすことが可能で、メモリキャパシ
タの蓄積容量を増やすことができるので、必要な蓄積容
量を確保しながらメモリキャパシタの占有面積を狭める
ことが可能な半導体記憶装置及びその製造方法を提供で
き、装置の微細化、小型化が可能である。According to the present invention, as compared with the conventional storage node electrode, the storage node electrode has a structure in which the upper portion is obliquely opened, the surface area can be increased, and the storage capacitance of the memory capacitor can be increased. Therefore, it is possible to provide a semiconductor memory device capable of reducing the area occupied by a memory capacitor while securing a required storage capacity, and a method for manufacturing the same, and miniaturization and miniaturization of the device are possible.
【図１】図１は本発明の半導体記憶装置の断面図であ
る。FIG. 1 is a sectional view of a semiconductor memory device of the present invention.
【図２】図２は本発明の半導体記憶装置の製造方法の製
造工程を示す断面図であり、（ａ）は電極形成用第１絶
縁膜に開孔部を形成する工程まで、（ｂ）は電極形成用
第２絶縁膜の形成工程までを示す。FIGS. 2A and 2B are cross-sectional views illustrating a manufacturing process of a method for manufacturing a semiconductor memory device according to the present invention. FIG. 2A illustrates a process until an opening is formed in a first insulating film for forming an electrode. Indicates the steps up to the step of forming the second insulating film for forming electrodes.
【図３】図３は図２の続きの工程を示す断面図であり、
（ｃ）は開孔部を埋めた絶縁膜を除去する工程まで、
（ｄ）は記憶ノード電極用層の形成工程までを示す。FIG. 3 is a sectional view showing a step subsequent to that of FIG. 2;
(C) is a process until the step of removing the insulating film filling the opening.
(D) shows the process up to the step of forming the storage node electrode layer.
【図４】図４は図３の続きの工程を示す断面図であり、
（ｅ）は電極形成用第３絶縁膜の形成工程まで、（ｆ）
は記憶ノード分離の研磨工程までを示す。FIG. 4 is a sectional view showing a step subsequent to that of FIG. 3;
(E) up to the step of forming a third insulating film for forming an electrode;
Indicates the process up to the polishing step of storage node separation.
【図５】図５（ａ）は従来方法による半導体記憶装置の
断面図であり、図５（ｂ）は従来方法による記憶ノード
電極の斜視図である。FIG. 5A is a sectional view of a semiconductor memory device according to a conventional method, and FIG. 5B is a perspective view of a storage node electrode according to a conventional method.
１０…半導体基板、２０…層間絶縁膜、２１…エッチン
グストッパ、２２…電極形成用第１絶縁膜、２３ａ…電
極形成用第２絶縁膜、２４、２４ａ…電極形成用第３絶
縁膜、３０…記憶ノードコンタクト電極、３１…記憶ノ
ード電極用層、３１ａ…記憶ノード電極、Ｖ…半導体基
板に対して垂直な部分、Ｓ…半導体基板に対して斜めに
傾いた部分Reference Signs List 10: semiconductor substrate, 20: interlayer insulating film, 21: etching stopper, 22: first insulating film for electrode formation, 23a: second insulating film for electrode formation, 24, 24a: third insulating film for electrode formation, 30 ... Storage node contact electrode, 31: storage node electrode layer, 31a: storage node electrode, V: a portion perpendicular to the semiconductor substrate, S: a portion inclined obliquely to the semiconductor substrate
Claims (6)
有する半導体記憶装置であって、 前記記憶ノード電極が半導体基板に対して垂直な部分と
斜めに傾いた部分とを有する半導体記憶装置。1. A semiconductor memory device having a memory capacitor having a storage node electrode, wherein the storage node electrode has a portion perpendicular to a semiconductor substrate and a portion inclined obliquely.
対して垂直な部分であり、 前記記憶ノード電極の上部が半導体基板に対して斜めに
傾いた部分である請求項１記載の半導体記憶装置。2. The semiconductor memory device according to claim 1, wherein a lower portion of said storage node electrode is a portion perpendicular to a semiconductor substrate, and an upper portion of said storage node electrode is a portion obliquely inclined with respect to the semiconductor substrate. .
り、 前記記憶ノード電極の上部がシリンダの外側に斜めに開
いた形状である請求項２記載の半導体記憶装置。3. The semiconductor memory device according to claim 2, wherein said storage node electrode is a cylinder electrode, and an upper portion of said storage node electrode is obliquely opened outside a cylinder.
有する半導体記憶装置の製造方法であって、 基板上に電極形成用第１絶縁膜を形成する工程と、 前記電極形成用第１絶縁膜に記憶ノード電極の下部の型
となって下層配線を露出させる開孔部を形成する工程
と、 前記電極形成用第１絶縁膜の上層に記憶ノード電極の上
部の型となって半導体基板に対して斜めの表面を持つ電
極形成用第２絶縁膜を形成する工程と、 前記電極形成用第１絶縁膜及び前記電極形成用第２絶縁
膜の上層に前記下層配線に接続する記憶ノード電極用層
を形成する工程と、 前記記憶ノード電極用層の上層に電極形成用第３絶縁膜
を形成する工程と、 前記記憶ノード電極用層を個々の記憶ノード電極に分離
するまで前記電極形成用第３絶縁膜の上方から前記電極
形成用第３絶縁膜、記憶ノード電極用層及び電極形成用
第２絶縁膜を除去する工程と、 前記分離された記憶ノード電極の間の電極形成用第１絶
縁膜、電極形成用第２絶縁膜及び電極形成用第３絶縁膜
を除去する工程とを有する半導体記憶装置の製造方法。4. A method for manufacturing a semiconductor memory device having a memory capacitor having a storage node electrode, comprising: forming a first insulating film for forming an electrode on a substrate; Forming a hole that becomes a lower mold of the node electrode and exposes a lower wiring; and forms an upper mold of the storage node electrode in an upper layer of the first insulating film for forming an electrode and is inclined with respect to the semiconductor substrate. Forming a second insulating film for forming an electrode having a surface of: and forming a layer for a storage node electrode connected to the lower wiring above the first insulating film for forming an electrode and the second insulating film for forming an electrode. Forming a third insulating film for forming an electrode on the upper layer of the storage node electrode; and forming the third insulating film for forming an electrode until the storage node electrode layer is separated into individual storage node electrodes. The electrode type from above Removing the third insulating film for use, the storage node electrode layer, and the second insulating film for forming electrodes; the first insulating film for forming electrodes and the second insulating film for forming electrodes between the separated storage node electrodes And a step of removing the third insulating film for electrode formation.
ード電極の上部の型となって半導体基板に対して斜めの
表面を持つ電極形成用第２絶縁膜を形成する工程が半導
体基板に電圧を印加したＥＣＲ（バイアスＥＣＲ）型の
プラズマＣＶＤにより半導体基板に対して斜めの表面を
持つ電極形成用第２絶縁膜を形成する工程である請求項
４記載の半導体装置の製造方法。5. The step of forming a second insulating film for forming an electrode having an oblique surface with respect to the semiconductor substrate as a mold on the storage node electrode above the first insulating film for forming an electrode. 5. The method of manufacturing a semiconductor device according to claim 4, further comprising the step of forming an electrode-forming second insulating film having an oblique surface with respect to the semiconductor substrate by ECR (bias ECR) type plasma CVD in which a voltage is applied to the semiconductor device.
ド電極に分離するまで前記電極形成用第３絶縁膜の上方
から前記電極形成用第３絶縁膜、記憶ノード電極用層及
び電極形成用第２絶縁膜を除去する工程が前記電極形成
用第３絶縁膜の上方から研磨する工程である請求項４記
載の半導体記憶装置の製造方法。6. The third insulating film for forming an electrode, the layer for forming a storage node electrode, and the layer for forming an electrode from above the third insulating film for forming an electrode until the storage node electrode layer is separated into individual storage node electrodes. 5. The method according to claim 4, wherein the step of removing the second insulating film is a step of polishing from above the third insulating film for forming electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35169896A JP3608324B2 (en) | 1996-12-27 | 1996-12-27 | Manufacturing method of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35169896A JP3608324B2 (en) | 1996-12-27 | 1996-12-27 | Manufacturing method of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189907A true JPH10189907A (en) | 1998-07-21 |
| JP3608324B2 JP3608324B2 (en) | 2005-01-12 |
Family
ID=18419021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35169896A Expired - Fee Related JP3608324B2 (en) | 1996-12-27 | 1996-12-27 | Manufacturing method of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608324B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308622B1 (en) * | 1999-04-12 | 2001-11-01 | 윤종용 | Dram cell capacitor and manufacturing method thereof |
| KR100499414B1 (en) * | 2003-05-27 | 2005-07-05 | 주식회사 하이닉스반도체 | method for fabricating storge node electrodes of capacitor |
-
1996
- 1996-12-27 JP JP35169896A patent/JP3608324B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308622B1 (en) * | 1999-04-12 | 2001-11-01 | 윤종용 | Dram cell capacitor and manufacturing method thereof |
| KR100499414B1 (en) * | 2003-05-27 | 2005-07-05 | 주식회사 하이닉스반도체 | method for fabricating storge node electrodes of capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3608324B2 (en) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246086B1 (en) | Structure of capacitor for dynamic random access memory and method of manufacturing thereof | |
| US6905944B2 (en) | Sacrificial collar method for improved deep trench processing | |
| US8102008B2 (en) | Integrated circuit with buried digit line | |
| US7491601B2 (en) | Methods of forming electronic devices including electrodes with insulating spacers thereon | |
| US7482221B2 (en) | Memory device and method of manufacturing a memory device | |
| JPH0730077A (en) | Semiconductor device and manufacturing method thereof | |
| JPH10313100A (en) | Dram cell device and manufacture thereof | |
| US20060199332A1 (en) | Method of forming storage node of capacitor in semiconductor memory, and structure therefor | |
| JP2689031B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2000164822A (en) | Semiconductor storage device and its manufacture | |
| JP2741672B2 (en) | Method of manufacturing capacitor for stacked DRAM cell | |
| US5998259A (en) | Method of fabricating dual cylindrical capacitor | |
| US5539230A (en) | Chimney capacitor | |
| US6709915B2 (en) | Methods of fabricating integrated circuit memory devices | |
| JP2917912B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US6001682A (en) | Method of fabricating cylinder capacitors | |
| US20020090792A1 (en) | Method for forming inner-cylindrical capacitor without top electrode mask | |
| US6909136B2 (en) | Trench-capacitor DRAM cell having a folded gate conductor | |
| JP3608324B2 (en) | Manufacturing method of semiconductor memory device | |
| JPH04287366A (en) | Semiconductor integrated circuit device and its manufacture | |
| US6228699B1 (en) | Cross leakage of capacitors in DRAM or embedded DRAM | |
| JPH10256501A (en) | Semiconductor memory and manufacturing method thereof | |
| US7413951B2 (en) | Stacked capacitor and method for producing stacked capacitors for dynamic memory cells | |
| US5658817A (en) | Method for fabricating stacked capacitors of semiconductor device | |
| US6110776A (en) | Method for forming bottom electrode of capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
| LAPS | Cancellation because of no payment of annual fees |