JPH10185878A - Dielectric breakdown measuring device - Google Patents

Dielectric breakdown measuring device

Info

Publication number
JPH10185878A
JPH10185878A JP34759996A JP34759996A JPH10185878A JP H10185878 A JPH10185878 A JP H10185878A JP 34759996 A JP34759996 A JP 34759996A JP 34759996 A JP34759996 A JP 34759996A JP H10185878 A JPH10185878 A JP H10185878A
Authority
JP
Japan
Prior art keywords
dielectric breakdown
voltage
breakdown
probe
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34759996A
Other languages
Japanese (ja)
Inventor
Takao Yasue
孝夫 安江
Sunao Nishioka
直 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP34759996A priority Critical patent/JPH10185878A/en
Publication of JPH10185878A publication Critical patent/JPH10185878A/en
Pending legal-status Critical Current

Links

Landscapes

  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a dielectric breakdown measuring method that does not require a MOS structure for measuring dielectric breakdown in the measurement of dielectric breakdown characteristics to an insulating film. SOLUTION: An SPM(scanning probe microscope) starts to impress a voltage on a measurement point. First, the SPM monitors a current passing through an oxide film as increasing the value of impressing voltage. Second, the SPM determines whether the oxide film 3a suffers a dielectric breakdown according to the relation in magnitude between the value of a current obtained by monitoring and the first reference value set in advance. Then, at the time when the SPM determines that the oxide film 3a suffers a dielectric breakdown, the SPM outputs data on the value of a voltage impressed on the oxide film 3a of this time. This outputted voltage is a dielectric breakdown voltage. In this way, it is possible to measure a dielectric breakdown voltage through the use of an SPM.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の絶
縁薄膜の絶縁破壊を測定する絶縁破壊測定方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric breakdown measuring method for measuring dielectric breakdown of an insulating thin film of a semiconductor device.

【0002】[0002]

【従来の技術】一般に、従来の絶縁破壊測定方法は、シ
リコン基板、絶縁薄膜、絶縁破壊測定用のMOS構造を
積層して形成されたものに対して、そのMOS構造のゲ
ート電極・シリコン基板間に電圧を印加することによっ
て、絶縁薄膜に対する絶縁破壊特性の測定を行う方法で
ある。この絶縁破壊測定方法に関し、これまで多くの研
究成果がある。
2. Description of the Related Art In general, a conventional dielectric breakdown measuring method is applied to a device formed by laminating a silicon substrate, an insulating thin film and a MOS structure for dielectric breakdown measurement between a gate electrode of the MOS structure and the silicon substrate. Is a method of measuring the dielectric breakdown characteristics of an insulating thin film by applying a voltage to the insulating thin film. There have been many research results on this dielectric breakdown measurement method.

【0003】絶縁破壊測定方法には、タイムゼロ絶縁破
壊や経時絶縁破壊に関わる測定方法がある。このタイム
ゼロ絶縁破壊や経時絶縁破壊に関わる測定方法は、絶縁
破壊電圧に影響する様々な要因と絶縁破壊に対する長期
信頼性を評価する意味で、非常に重要な測定方法であ
る。
[0003] As a dielectric breakdown measuring method, there are measuring methods relating to time zero dielectric breakdown and temporal dielectric breakdown. The measurement method relating to the time zero dielectric breakdown and the time-dependent dielectric breakdown is a very important measurement method from the viewpoint of evaluating various factors affecting the dielectric breakdown voltage and the long-term reliability against the dielectric breakdown.

【0004】なお、経時絶縁破壊とは、電圧または電流
ストレスを印加した瞬間には絶縁薄膜が絶縁破壊しない
けれども、ストレス印加を継続していると、ある時間が
経過してから絶縁薄膜が絶縁破壊する現象である。一
方、タイムゼロ絶縁破壊とは、例えばカーブトレーサで
ランプ電圧を印加して測定するような、通常一般的に行
われている方法を用いて短時間に評価される絶縁破壊で
ある。両者については小柳光正著の「サブミクロンデバ
イス」(丸善出版、昭和63年、第68頁、第78頁)
に詳述されている。
[0004] Time-dependent dielectric breakdown means that the insulating thin film does not break down at the moment when a voltage or current stress is applied, but if the stress is continued, the insulating thin film breaks down after a certain period of time. It is a phenomenon that does. On the other hand, the time zero dielectric breakdown is a dielectric breakdown that is evaluated in a short time by using a method that is generally performed, such as measurement by applying a lamp voltage with a curve tracer. About both, "Submicron Device" by Mitsumasa Koyanagi (Maruzen Publishing, 1988, pp. 68, 78)
In detail.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、こうし
た従来の絶縁破壊測定方法は、MOS構造が必要である
という問題点がある。MOS構造が必要であるため、絶
縁破壊がゲート電極の材料、形状、もしくはプロセス要
因(例えばエッチング条件)等に左右されてしまう。さ
らに、MOS構造が必要であるため、半導体装置の製造
プロセス途中において絶縁破壊特性をインライン・モニ
タリングすることができないという問題点もある。
However, such a conventional dielectric breakdown measuring method has a problem that a MOS structure is required. Since a MOS structure is required, dielectric breakdown depends on the material and shape of the gate electrode, process factors (for example, etching conditions), and the like. Further, since a MOS structure is required, there is a problem that in-line monitoring of dielectric breakdown characteristics cannot be performed during a semiconductor device manufacturing process.

【0006】本発明は、これらの問題点を解決するため
になされたものであり、絶縁薄膜に対する絶縁破壊特性
の測定において、絶縁破壊測定用のMOS構造が必要な
く、製造途中において絶縁破壊特性をモニタリングする
ことが容易にできる絶縁破壊測定方法を得ることを目的
とする。
The present invention has been made to solve these problems. In measuring the dielectric breakdown characteristics of an insulating thin film, a MOS structure for measuring the dielectric breakdown is not required. It is an object of the present invention to obtain a dielectric breakdown measuring method that can be easily monitored.

【0007】[0007]

【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、絶縁薄膜が表面に露呈した試料の絶縁
破壊電圧を測定する絶縁破壊測定方法であって、前記絶
縁薄膜に対向する探針と前記試料との間に所定の電圧を
上昇させつつ印加し、前記絶縁薄膜と前記探針との間に
流れる電流を測定する第1のステップと、前記電流が基
準値に達した時の前記所定の電圧を絶縁破壊特性として
求める第2のステップとを有し、前記探針、及び前記所
定の電圧を印加する機構としてSPM(Scanning Probe
Microscopy )を用いる。
Means for Solving the Problems According to a first aspect of the present invention, there is provided a dielectric breakdown measuring method for measuring a dielectric breakdown voltage of a sample having an insulating thin film exposed on the surface, the method comprising: A first step of applying a predetermined voltage between the probe to be measured and the sample while increasing the voltage, and measuring a current flowing between the insulating thin film and the probe, and the current reaches a reference value. A second step of determining the predetermined voltage at the time as a dielectric breakdown characteristic, and using a scanning probe (SPM) as a mechanism for applying the predetermined voltage.
Microscopy) is used.

【0008】本発明の請求項2に係る課題解決手段は、
絶縁薄膜が表面に露呈した試料の絶縁破壊耐性を測定す
る絶縁破壊測定方法であって、前記絶縁薄膜に対向する
探針と前記試料との間に所定の電圧を繰り返し印加し、
前記絶縁薄膜と前記探針との間に流れる電流を測定する
第1のステップと、前記電流が基準値に達した時までの
前記所定の電圧を繰り返し印加した回数を絶縁破特性と
して求める第2のステップとを有し、前記探針、及び前
記所定の電圧を印加する機構としてSPM(Scanning P
robe Microscopy )を用いる。
[0008] The problem solving means according to claim 2 of the present invention is as follows.
A dielectric breakdown measuring method for measuring the dielectric breakdown resistance of a sample having an insulating thin film exposed on the surface, wherein a predetermined voltage is repeatedly applied between the probe and the sample facing the insulating thin film,
A first step of measuring a current flowing between the insulating thin film and the probe, and a second step of determining the number of times the predetermined voltage is repeatedly applied until the current reaches a reference value as insulation breakdown characteristics. And an SPM (Scanning P) as a mechanism for applying the probe and the predetermined voltage.
robe Microscopy).

【0009】本発明の請求項3に係る課題解決手段は、
前記探針が前記絶縁薄膜上を移動する第3のステップを
さらに備え、前記第3のステップによって到達した測定
点について前記第1及び第2のステップが実行され、前
記第3のステップが実行される前には前記所定の電圧は
零に設定される。
According to a third aspect of the present invention, there is provided:
The method further includes a third step in which the probe moves on the insulating thin film, wherein the first and second steps are executed for a measurement point reached by the third step, and the third step is executed. Before the predetermined voltage is set to zero.

【0010】本発明の請求項4に係る課題解決手段は、
(a)(a−1) 前記絶縁薄膜に相当する別の絶縁薄
膜に対して、前記探針と前記試料との間に所定の電圧を
上昇させつつ印加し、前記別の絶縁薄膜と前記探針との
間に流れる電流を測定する第4のステップと、(a−
2) 前記第4のステップにおける前記電流が基準値に
達した時の前記所定の電圧を求める第5のステップと、
(a−3) 前記探針が前記別の絶縁薄膜上を第1の距
離を以て移動する第6のステップとを繰り返して前記所
定の電圧を複数求め、この複数の所定の電圧の統計であ
る第1の結果を求める第1の処理を前記第1の距離を更
新しつつ繰り返して前記第1の結果を複数求め、(b)
複数の前記第1の結果を2分する判断基準に対応して
第2の距離を設定し、(c) 前記第2の距離を以て前
記第1〜第3のステップを行う。
[0010] The problem solving means according to claim 4 of the present invention is:
(A) (a-1) A predetermined voltage is applied to another insulating thin film corresponding to the insulating thin film while increasing the voltage between the probe and the sample, and the other insulating thin film and the probe are applied. A fourth step of measuring a current flowing between the needle and (a-
2) a fifth step of obtaining the predetermined voltage when the current reaches a reference value in the fourth step;
(A-3) repeating the sixth step in which the probe moves on the another insulating thin film at a first distance with a first distance to obtain a plurality of the predetermined voltages; (B) repeating a first process for obtaining the result of 1 while updating the first distance to obtain a plurality of the first results;
A second distance is set in accordance with a criterion for dividing the plurality of first results into two, and (c) performing the first to third steps using the second distance.

【0011】[0011]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

発明の概要.絶縁薄膜の電流電圧特性(I/V特性)を
モニタリングできる装置には走査プローブ顕微鏡(Scan
ning Probe Microscopy:SPM)がある。このSPM
による測定は、絶縁薄膜表面からダイレクトにI/V特
性をモニタリングできる。すなわち、このSPMによる
測定は、従来の技術で説明したようなMOS構造が必要
ない。
Summary of the invention. Devices that can monitor the current-voltage characteristics (I / V characteristics) of insulating thin films include scanning probe microscopes (Scan).
ning Probe Microscopy (SPM). This SPM
Can monitor the I / V characteristics directly from the surface of the insulating thin film. That is, the SPM measurement does not require the MOS structure as described in the related art.

【0012】ところで、SPMによる測定の内容は、例
えば特開平8−62229号公報に詳しく記載されてい
る。本願の図17及び図18は、それぞれ前記公報の図
2(a),(b)に対応する。探針2と試料3との間に
働く原子間力を一定に保った状態で、探針2の下へ被測
定試料3の表面(例えば酸化膜3a)の第1の測定点P
1がくるように被測定試料3を移動させる。そして、時
刻t1で表面凹凸像データの測定を行って、時刻t2で
試料3に例えば試料電圧20Vのノコギリ波(三角波)
電圧を印加してI/V特性データの測定(例えば0Vか
ら所定電圧値まで100点の電流値測定)を行う。時刻
t3でI/V特性データの測定が終了すると、時刻t3
からt4の間に探針2の下へ試料3表面の測定点P2が
位置するように被測定試料3を移動させる。その後、時
刻t5にこの第2の測定点P2について表面凹凸像デー
タの測定を行い、さらに時刻t6でI/V特性データの
測定を行う。以下、同様にして測定点P3,P4につい
ても測定する。このようにして、SPMは、絶縁薄膜で
ある酸化膜3a表面の多数の測定点の全てにおいて表面
凹凸像とI/V特性との測定を行い、これらを基に表面
電流分布像を形成することが可能である。
The contents of the measurement by the SPM are described in detail in, for example, Japanese Patent Application Laid-Open No. 8-62229. FIGS. 17 and 18 of the present application respectively correspond to FIGS. 2 (a) and 2 (b) of the above publication. With the atomic force acting between the probe 2 and the sample 3 kept constant, the first measurement point P on the surface of the sample 3 to be measured (for example, the oxide film 3 a) is moved below the probe 2.
The sample 3 to be measured is moved so that 1 comes. Then, at time t1, surface unevenness image data is measured, and at time t2, a sawtooth wave (triangular wave) of, for example, a sample voltage of 20 V is applied to the sample 3.
A voltage is applied to measure I / V characteristic data (for example, measure current values at 100 points from 0 V to a predetermined voltage value). When the measurement of the I / V characteristic data ends at time t3, at time t3
The sample to be measured 3 is moved so that the measurement point P2 on the surface of the sample 3 is located below the probe 2 between t and t4. After that, at time t5, surface unevenness image data is measured at the second measurement point P2, and at time t6, I / V characteristic data is measured. Hereinafter, measurement is similarly performed for the measurement points P3 and P4. In this manner, the SPM measures the surface unevenness image and the I / V characteristics at all of the many measurement points on the surface of the oxide film 3a, which is an insulating thin film, and forms a surface current distribution image based on these. Is possible.

【0013】しかしながら、前記公報に記載されている
内容そのままでは、酸化膜3aに対する絶縁破壊特性の
測定を行うことはできない。この理由は、I/V特性の
測定において、最初にある特定の電圧値を設定し、それ
以上の電圧値を印加しないためである。
However, it is not possible to measure the dielectric breakdown characteristics of the oxide film 3a using the contents described in the above publication as it is. The reason for this is that, in the measurement of the I / V characteristics, a certain specific voltage value is set first, and no further voltage value is applied.

【0014】そこで、SPMによる測定において、酸化
膜3a内に絶縁破壊が起こるまで、印加する電圧の電圧
値を徐々に上げていくことで、絶縁破壊特性の測定を行
う。このSPMによる絶縁破壊測定方法の好ましい実施
の形態について、以下に説明する。
Therefore, in the measurement by the SPM, the dielectric breakdown characteristics are measured by gradually increasing the value of the applied voltage until the dielectric breakdown occurs in the oxide film 3a. A preferred embodiment of the dielectric breakdown measuring method using the SPM will be described below.

【0015】実施の形態1.図1は本発明の実施の形態
1における絶縁破壊測定方法を説明する動作図である。
そして図2はこの絶縁破壊測定方法によって測定される
I/V特性を示すタイミングチャートである。図2中、
縦軸は測定点に印加する試料電圧V、測定点に流れる微
小な電流(FN電流)Iであり、横軸は時刻tである。
図1及び図2中、3は被測定試料、P1,P2,P3は
測定点(ピクセルポイント)であり、被測定試料3の表
面に露呈して設けられた酸化膜3a表面の観測領域(S
PM走査面)内の多数の測定点(例えば、8×8点、6
4×64点、或いは128×128点)の中の一部であ
る。
Embodiment 1 FIG. 1 is an operation diagram illustrating a dielectric breakdown measuring method according to Embodiment 1 of the present invention.
FIG. 2 is a timing chart showing I / V characteristics measured by this dielectric breakdown measuring method. In FIG.
The vertical axis represents the sample voltage V applied to the measurement point, the minute current (FN current) I flowing at the measurement point, and the horizontal axis represents time t.
1 and 2, reference numeral 3 denotes a sample to be measured, and P1, P2, and P3 denote measurement points (pixel points). The observation area (S) of the surface of the oxide film 3a provided on the surface of the sample to be measured 3 is exposed.
Many measurement points (for example, 8 × 8 points, 6
4 × 64 points or 128 × 128 points).

【0016】図3は、本発明の実施の形態1における絶
縁破壊測定方法を示すフローチャートであり、図4は該
絶縁破壊測定方法に用いられるSPMの構成を示すブロ
ック図である。以下、本実施の形態における絶縁破壊測
定方法を図1〜図4を用いて説明する。まず、図3のス
テップ101を参照して、図4のフィードバック・ルー
プを閉状態のままにして、カンチレバー1の先端部に設
けられた探針2と被測定試料3との間に働く原子間力を
一定に保つように制御する。なお、フィードバック・ル
ープはカンチレバー1,フォトダイオード検出器5,フ
ィルタ9,スイッチ15,差動増幅器10,積分増幅回
路11,比例増幅回路12,加算回路13,高圧増幅器
14a及びピエゾ素子6を含むループである。そして、
コンピュータ71は、探針2(SPMプローブ)の下へ
酸化膜3a表面の測定点P1が位置するように、被測定
試料3をXY方向(二次元方向)へ移動させる。
FIG. 3 is a flowchart showing a dielectric breakdown measuring method according to the first embodiment of the present invention, and FIG. 4 is a block diagram showing a configuration of an SPM used in the dielectric breakdown measuring method. Hereinafter, the dielectric breakdown measuring method according to the present embodiment will be described with reference to FIGS. First, referring to step 101 of FIG. 3, the feedback loop of FIG. 4 is kept closed, and the interatomic force between the probe 2 provided at the tip of the cantilever 1 and the sample 3 is measured. Control to keep the force constant. The feedback loop is a loop including the cantilever 1, the photodiode detector 5, the filter 9, the switch 15, the differential amplifier 10, the integral amplifier 11, the proportional amplifier 12, the adder 13, the high voltage amplifier 14a, and the piezo element 6. It is. And
The computer 71 moves the sample 3 to be measured in the XY directions (two-dimensional direction) such that the measurement point P1 on the surface of the oxide film 3a is located below the probe 2 (SPM probe).

【0017】次にステップ102を参照して、図2の時
刻t1の時点で、図4のA/Dコンバータ73は、加算
回路13の出力側に接続された出力端子T1における測
定点P1辺りの酸化膜3aの表面凹凸像の信号を表面凹
凸像データに変換する。そして、コンピュータ71は、
表面凹凸像データをRAMディスク72に記憶する。
Next, referring to step 102, at time t1 in FIG. 2, the A / D converter 73 in FIG. 4 outputs a signal around the measurement point P1 at the output terminal T1 connected to the output side of the adder circuit 13. The signal of the surface unevenness image of the oxide film 3a is converted into surface unevenness image data. Then, the computer 71
The surface unevenness image data is stored in the RAM disk 72.

【0018】次にステップ103を参照して、コンピュ
ータ71は、D/Aコンバータ78、フィルタ9aを介
して高圧増幅器14cを制御して、時刻t2の時点で、
測定点P1における酸化膜3aに対して試料電圧Vの印
加を開始する。このステップ103を実行する際の試料
電圧の初期値はゼロVである。
Next, referring to step 103, the computer 71 controls the high-voltage amplifier 14c via the D / A converter 78 and the filter 9a, and at time t2,
The application of the sample voltage V to the oxide film 3a at the measurement point P1 is started. The initial value of the sample voltage when executing step 103 is zero volt.

【0019】次にステップ104を参照して、コンピュ
ータ71は、試料電圧Vの電圧値を徐々に上げていく。
詳細には、コンピュータ71によって制御される高圧増
幅器14cが出力する試料電圧の波形は、ノコギリ波
(三角波)である。また、高圧増幅器14cは、試料電
圧Vの電圧値を電圧ステップ△V(例えば0.05V)
だけ上げる。
Next, referring to step 104, the computer 71 gradually increases the voltage value of the sample voltage V.
Specifically, the waveform of the sample voltage output from the high-voltage amplifier 14c controlled by the computer 71 is a sawtooth wave (triangular wave). Further, the high-voltage amplifier 14c sets the voltage value of the sample voltage V to a voltage step ΔV (for example, 0.05 V).
Just raise.

【0020】次にステップ105を参照して、プリアン
プ22が電流Iを増幅しADコンバータ77を介してデ
ータに変換する。そしてコンピュータ71は、このデー
タを取り込むことで、電流Iのモニタリングを行う。
Next, referring to step 105, the preamplifier 22 amplifies the current I and converts it into data via the AD converter 77. Then, the computer 71 monitors the current I by taking in the data.

【0021】次にステップ106を参照して、コンピュ
ータ71は、モニタリングによって得られた電流Iの電
流値が、オペレータが予め設定した基準値Iref より大
きいか否かを判断する。大きい場合はステップ104へ
戻る。したがって、モニタリングによって得られた電流
Iの電流値が基準値Iref より大きくなるまで、ステッ
プ104〜106が繰り返されることになる。また、基
準値Iref は、酸化膜3aを絶縁破壊させるために、絶
縁破壊が生じるか否かの臨界の電流値より大きくする必
要がある。この電流値については、予め行われた実験結
果により、オペレータが設定する。
Next, referring to step 106, the computer 71 determines whether or not the current value of the current I obtained by monitoring is larger than a reference value Iref preset by the operator. If larger, the process returns to step 104. Therefore, steps 104 to 106 are repeated until the current value of the current I obtained by monitoring becomes larger than the reference value Iref. The reference value Iref needs to be larger than a critical current value for determining whether or not dielectric breakdown occurs in order to cause dielectric breakdown of the oxide film 3a. The current value is set by an operator based on the result of an experiment performed in advance.

【0022】次にステップ106において、時刻t3の
時点で、モニタリングによって得られた電流Iの電流値
が基準値Iref より大きいと判断された場合、ステップ
107を参照して、コンピュータ71は、この時刻t3
の試料電圧Vの電圧値V1を破壊電圧データとして図4
のRAMディスク72に出力して記憶させる。また、時
刻t3の時点で試料電圧Vの電圧値をゼロVにする。こ
の理由は、過剰な電流Iが短時間に酸化膜3aを介して
探針2と被測定試料3との間に流れるのを防止するため
である。この防止により、当該測定点付近以外の酸化膜
3aの耐性に影響することがない。このRAMディスク
72に記憶された電圧値V1が、酸化膜3aの測定点P
1での絶縁破壊電圧である。
Next, at step 106, when it is determined at time t3 that the current value of the current I obtained by monitoring is larger than the reference value Iref, the computer 71 refers to step 107 and t3
The voltage value V1 of the sample voltage V of FIG.
To be stored in the RAM disk 72 of the storage device. At the time t3, the voltage value of the sample voltage V is set to zero volt. The reason for this is to prevent an excessive current I from flowing between the probe 2 and the sample 3 via the oxide film 3a in a short time. This prevention does not affect the resistance of the oxide film 3a other than near the measurement point. The voltage value V1 stored in the RAM disk 72 corresponds to the measurement point P of the oxide film 3a.
1 is the dielectric breakdown voltage.

【0023】次にステップ108を参照して、コンピュ
ータ71は、全ての測定点について表面凹凸像と絶縁破
壊電圧との測定を行ったか否かを判断する。全ての測定
点についてこれらを測定していない場合はステップ10
1へ戻る。ステップ101へ戻った場合は、測定点P
2,P3,……についても同様に、表面凹凸像と絶縁破
壊電圧である電圧値V2,V3,……との測定を行う。
そして、ステップ108において全ての測定点について
測定した場合は、ステップ109へ移る。
Next, referring to step 108, the computer 71 determines whether or not the surface unevenness image and the dielectric breakdown voltage have been measured for all the measurement points. If these have not been measured for all measurement points, step 10
Return to 1. When returning to step 101, the measurement point P
Similarly, with respect to 2, P3,..., The surface roughness image and the voltage values V2, V3,.
If all the measurement points have been measured in step 108, the process proceeds to step 109.

【0024】ステップ109を参照して、コンピュータ
71はRAMディスク72に記憶されている全測定点に
ついての表面凹凸像データから観察領域の表面凹凸像を
再生する。また、コンピュータ71は、各測定点で得ら
れた破壊電圧データを編集し、編集結果として絶縁破壊
特性の一種であるタイムゼロ絶縁破壊ヒストグラムをデ
ィスプレイ79に表示する。このタイムゼロ絶縁破壊ヒ
ストグラムは、横軸にタイムゼロ絶縁破壊電圧、縦軸に
絶縁破壊率(故障率ともいう)をプロットしたものであ
る。
Referring to step 109, computer 71 reproduces the surface unevenness image of the observation area from the surface unevenness image data for all the measurement points stored in RAM disk 72. Further, the computer 71 edits the breakdown voltage data obtained at each measurement point, and displays a time zero breakdown histogram, which is a kind of breakdown characteristics, on the display 79 as an edited result. The time zero breakdown histogram is obtained by plotting the time zero breakdown voltage on the horizontal axis and the breakdown rate (also referred to as failure rate) on the vertical axis.

【0025】図5は、タイムゼロ絶縁破壊ヒストグラム
の一つの編集例を示すグラフである。同図は、2種類の
タイムゼロ絶縁破壊ヒストグラムをまとめて表示してあ
り、2つの異なるベンダー(A,B)から購入した被測
定試料3(シリコン基板)を用いて同じ条件の下に作製
した酸化膜3a(シリコン酸化膜)に対するタイムゼロ
絶縁破壊ヒストグラムを示す。また、縦軸の絶縁破壊率
とは、同一ベンダーにおいてある試料電圧範囲内で絶縁
破壊した測定点数の全測定点数に対する割合を百分率で
表したものである。また、作製した酸化膜3aの膜厚は
両ベンダーとも13nmである。また、タイムゼロ絶縁
破壊ヒストグラムに対する観測領域内の測定点数は両ベ
ンダーとも16×16である。
FIG. 5 is a graph showing an example of editing a time zero breakdown histogram. This figure shows two types of time-zero breakdown histograms collectively, and was manufactured under the same conditions using a measured sample 3 (silicon substrate) purchased from two different vendors (A, B). 5 shows a time zero breakdown histogram for an oxide film 3a (silicon oxide film). The dielectric breakdown rate on the vertical axis indicates the ratio of the number of measurement points at which dielectric breakdown occurred within a certain sample voltage range to the total number of measurement points in the same vendor, expressed as a percentage. The thickness of the oxide film 3a is 13 nm for both benders. The number of measurement points in the observation area for the time zero breakdown histogram is 16 × 16 for both vendors.

【0026】図6は、タイムゼロ絶縁破壊ヒストグラム
の他の編集例を示すグラフである。同図においては、C
−ベンダーの被測定試料3(シリコン基板)において各
測定点で得られた破壊電圧データを、酸化膜3a(シリ
コン酸化膜)の絶縁破壊電圧を分離酸化膜に囲まれた活
性領域内の中央領域と同活性領域内のエッジ領域とに二
分して表示してある。
FIG. 6 is a graph showing another editing example of the time zero breakdown histogram. In FIG.
The breakdown voltage data obtained at each measurement point on the sample 3 (silicon substrate) to be measured by the bender is converted into the dielectric breakdown voltage of the oxide film 3a (silicon oxide film). And an edge region in the same active region.

【0027】このエッジ領域に関わる報告には、これま
で多くのものがある。例えば、半導体装置の製造プロセ
スにおいては、分離酸化膜に囲まれたエッジ領域におけ
るSi及びSiO2 からなる積層構造の不均一性やスト
レス、さらにこれに起因した結晶欠陥等の発生について
のもの等である。図6の例に示すようなタイムゼロ絶縁
破壊電圧の分布の差異も、上述したSi及びSiO2
らなる積層構造の不均一性やストレス等に起因するもの
と考えられる。
There have been many reports on the edge area. For example, in a manufacturing process of a semiconductor device, a non-uniformity and a stress of a laminated structure composed of Si and SiO 2 in an edge region surrounded by an isolation oxide film, and a generation of a crystal defect or the like due to the non-uniformity or a stress are considered. is there. The difference in the distribution of the time-zero breakdown voltage as shown in the example of FIG. 6 is also considered to be caused by the non-uniformity, stress, and the like of the above-described laminated structure composed of Si and SiO 2 .

【0028】このように、タイムゼロ絶縁破壊ヒストグ
ラムを作成することにより、次のようなことが分析でき
る。すなわち、図5から明らかなように、A−ベンダー
の被測定試料3上の酸化膜3aの絶縁破壊電圧はB−ベ
ンダーのそれより低い。また、A−ベンダーの絶縁破壊
電圧は、B−Vendorのそれより分布中心が0.2
V低電圧側へシフトしている。また、図6から明らかな
ように、エッジ領域の絶縁破壊電圧は中央領域のそれよ
り低い。このように、C−ベンダーのシリコン基板は、
絶縁破壊電圧の程度に関わる場所依存性を持つ。また、
図6のタイムゼロ絶縁破壊ヒストグラムにおける分布中
心や分布の広がり(半値巾)が、図5のそれらと若干異
なるのは、C−ベンダーから購入した被測定試料3に原
因があるためと考えられる。さらに、図6のエッジ領域
における絶縁破壊電圧の分布の広がり(分布の裾)が高
電圧側に一部あるのは、膜厚の厚い分離酸化膜上に一部
の観測領域が存在しているためと考えられる。
As described above, the following can be analyzed by creating the time zero dielectric breakdown histogram. That is, as apparent from FIG. 5, the dielectric breakdown voltage of the oxide film 3a on the sample 3 to be measured of A-bender is lower than that of B-bender. The breakdown voltage of A-bender is 0.2% lower than that of B-Vendor.
V is shifted to the low voltage side. Also, as is apparent from FIG. 6, the dielectric breakdown voltage in the edge region is lower than that in the central region. Thus, the C-bender silicon substrate is:
It has location dependency on the degree of dielectric breakdown voltage. Also,
The reason why the distribution center and the spread (half width) of the distribution in the time zero dielectric breakdown histogram of FIG. 6 are slightly different from those of FIG. 5 is considered to be due to the sample 3 to be measured purchased from the C-bender. Furthermore, the distribution of the breakdown voltage distribution (the tail of the distribution) in the edge region in FIG. 6 is partially on the high voltage side because a part of the observation region exists on the thick isolation oxide film. It is thought to be.

【0029】なお、図5や図6に示す両ベンダーに対す
るタイムゼロ絶縁破壊ヒストグラムに対する測定点間の
距離は567nmであり、このため、実施の形態2にお
いて説明する電荷捕獲領域の影響はない。
Note that the distance between the measurement points for the time zero breakdown histogram for both vendors shown in FIGS. 5 and 6 is 567 nm, and therefore, there is no influence of the charge trapping region described in the second embodiment.

【0030】本実施の形態の効果は、次の通りである。 (1)既存のSPMを用いて絶縁破壊特性の測定が可能
となる。 (2)本実施の形態の絶縁破壊測定方法では、絶縁破壊
測定用のMOS構造を予め作製しておく必要がない。 (3)本実施の形態の絶縁破壊測定方法では、絶縁破壊
測定用のMOS構造が必要ないため、従来の絶縁破壊測
定方法のように破壊特性がゲート電極の材料、形状、プ
ロセス要因等に左右されない。 (4)本実施の形態の絶縁破壊測定方法では、SPMが
絶縁破壊データをヒストグラムに編集して表示するた
め、オペレータはその表示を基に被測定試料3や酸化膜
3aの評価を容易に行うことができる。 (5)本実施の形態の絶縁破壊測定方法では、SPMを
利用するため、ナノメータスケールでの測定が可能であ
る。
The effects of this embodiment are as follows. (1) The dielectric breakdown characteristics can be measured using the existing SPM. (2) In the dielectric breakdown measuring method according to the present embodiment, it is not necessary to prepare a MOS structure for dielectric breakdown measurement in advance. (3) In the dielectric breakdown measuring method of the present embodiment, since a MOS structure for dielectric breakdown measurement is not required, the breakdown characteristics depend on the material, shape, process factors, and the like of the gate electrode as in the conventional dielectric breakdown measuring method. Not done. (4) In the dielectric breakdown measuring method according to the present embodiment, since the SPM edits and displays the dielectric breakdown data in a histogram, the operator easily evaluates the sample 3 and the oxide film 3a based on the display. be able to. (5) In the dielectric breakdown measuring method according to the present embodiment, measurement on a nanometer scale is possible because SPM is used.

【0031】実施の形態2.SPMによる測定には、次
に述べる電荷捕獲に関する欠点がある。図7及び図8は
探針2による酸化膜3aへのキャリア(電流I)注入の
影響を表す概念図である。同図に示すように、測定点P
1において探針2と被測定試料3との間に電流Iを流す
ことにより、測定点P1における酸化膜3a中に電荷捕
獲領域3bが発生する。この電荷捕獲領域3bは、酸化
膜3aの表面方向に一定の広がりを持ち、酸化膜3a中
の内部電界を変化させる。電荷捕獲領域3bが測定点P
1を中心とする円形とした場合、図7に示すように、測
定点P1・P2間の距離dをこの電荷捕獲領域3bの半
径より十分長くすれば、電荷捕獲領域3bの測定点P2
に対するI/V特性に影響はない。しかし、図8に示す
ように、例えば分解能を上げる必要があるときのように
距離dを短くすれば、電荷捕獲領域3bは、測定点P2
での電流Iが放射される領域に部分的に重なり、測定点
P2に影響して、このI/V特性の測定を不安定にす
る。また、従来の技術において説明した絶縁破壊測定用
のMOS構造においても、電荷捕獲に関する欠点があ
る。以下、この欠点を解消する絶縁破壊測定方法を示
す。
Embodiment 2 SPM measurement has the following drawbacks related to charge capture. 7 and 8 are conceptual diagrams showing the effect of injection of carriers (current I) into the oxide film 3a by the probe 2. As shown in FIG.
By passing a current I between the probe 2 and the sample 3 at 1, a charge trapping region 3b is generated in the oxide film 3a at the measurement point P1. The charge trapping region 3b has a certain width in the surface direction of the oxide film 3a, and changes the internal electric field in the oxide film 3a. The charge trapping region 3b is at the measurement point P
7, when the distance d between the measurement points P1 and P2 is sufficiently longer than the radius of the charge trapping region 3b, as shown in FIG.
There is no effect on the I / V characteristics for However, as shown in FIG. 8, if the distance d is shortened, for example, when the resolution needs to be increased, the charge trapping region 3b becomes the measurement point P2
Partially overlaps the area where the current I is radiated, affecting the measurement point P2, making the measurement of the I / V characteristic unstable. Further, the MOS structure for dielectric breakdown measurement described in the prior art also has a drawback related to charge capture. Hereinafter, a method for measuring the dielectric breakdown that solves this disadvantage will be described.

【0032】まず、SPMを利用して、A−ベンダーの
ダミーの被測定試料3に対して、距離dを変えて複数の
タイムゼロ絶縁破壊ヒストグラムを作成する。一例とし
て距離dがそれぞれ1134nm、454nm、303
nm、227nmの4つのタイムゼロ絶縁破壊ヒストグ
ラムを作成する場合を考える。これらの4つの値は、オ
ペレータがコンピュータ71に設定する。このタイムゼ
ロ絶縁破壊ヒストグラムは実施の形態1を適用して作成
される。なお、ダミーの被測定試料3の酸化膜3aの膜
厚は、後述する距離dを設定した後に測定する被測定試
料3の酸化膜3aに相当するように、13nmである。
First, using the SPM, a plurality of time zero breakdown histograms are created for the A-bender dummy sample 3 by changing the distance d. As an example, distances d are 1134 nm, 454 nm, and 303, respectively.
Consider the case of creating four time-zero breakdown histograms of nm and 227 nm. These four values are set in the computer 71 by the operator. This time zero dielectric breakdown histogram is created by applying the first embodiment. The thickness of the oxide film 3a of the dummy sample 3 to be measured is 13 nm so as to correspond to the oxide film 3a of the sample 3 to be measured after setting a distance d described later.

【0033】図9はこの例で作成されたタイムゼロ絶縁
破壊ヒストグラムである。なお、このタイムゼロ絶縁破
壊ヒストグラムは縦軸の20パーセントより上の部分を
省略している。距離dが1134nmのタイムゼロ絶縁
破壊ヒストグラムと距離dが454nmのタイムゼロ絶
縁破壊ヒストグラムとは、ほぼ同一視できる結果であ
る。距離dが454nm及び1134nmのタイムゼロ
絶縁破壊ヒストグラムは、その分布が16.7Vまでに
全体の約95%が集中した。一方、距離dが303nm
のタイムゼロ絶縁破壊ヒストグラムは、その分布が距離
d≧454nmの場合よりも高電圧側へシフトし、か
つ、ばらつきが大きくなる。距離dが227nmのタイ
ムゼロ絶縁破壊ヒストグラムでは、その分布がさらに高
電圧側へシフトし、かつ、バラツキがさらに大きくな
る。分布のバラツキが高電位側へシフトしているという
現象は、酸化膜3a中の電荷捕獲領域3bが原因であ
り、距離dが短くなれば電荷捕獲領域3bの影響によっ
て電流Iが抑制され、絶縁破壊が低電位側で生じにくく
なっているためである。
FIG. 9 is a time zero breakdown histogram created in this example. In this time zero breakdown graph, the portion above 20% of the vertical axis is omitted. The time-zero breakdown histogram at a distance d of 1134 nm and the time-zero breakdown histogram at a distance d of 454 nm are almost the same. About 95% of the time zero breakdown histograms at distances d of 454 nm and 1134 nm were concentrated by 16.7 V. On the other hand, the distance d is 303 nm
The distribution of the time-zero dielectric breakdown histogram is shifted to a higher voltage side than in the case where the distance d ≧ 454 nm, and the variation becomes larger. In the time-zero breakdown histogram in which the distance d is 227 nm, the distribution shifts to the higher voltage side and the variation further increases. The phenomenon that the variation in the distribution is shifted to the higher potential side is caused by the charge trapping region 3b in the oxide film 3a. If the distance d becomes shorter, the current I is suppressed by the influence of the charge trapping region 3b, and This is because breakdown is less likely to occur on the low potential side.

【0034】図9のタイムゼロ絶縁破壊ヒストグラムか
ら次のことが分かる。 酸化膜3a中の電荷捕獲領域3bの半径が少なくとも
300nm程度はあると推定できる。したがって、酸化
膜3aの局所的な絶縁破壊電圧の分布を測定しようとし
た場合、距離dが300nm以下での分解能を得ること
は困難であると判断できる。 測定点間の距離dを約450nm以上にすれば、電荷
捕獲領域3bの影響のない酸化膜3aの絶縁破壊電圧を
測定できる。距離dが454nm以上のタイムゼロ絶縁
破壊ヒストグラムが示すように距離dを450nmより
十分長くとった場合、酸化膜3aの絶縁破壊電圧の最小
値と最小値とは、それぞれ16.5V、16.7Vであ
り、差が0.2V(1%)以内でほぼ均一である。
The following can be seen from the time zero breakdown histogram of FIG. It can be estimated that the radius of the charge trapping region 3b in the oxide film 3a is at least about 300 nm. Therefore, when trying to measure the distribution of the local breakdown voltage of the oxide film 3a, it can be determined that it is difficult to obtain a resolution at a distance d of 300 nm or less. If the distance d between the measurement points is about 450 nm or more, the dielectric breakdown voltage of the oxide film 3a without the influence of the charge trapping region 3b can be measured. When the distance d is sufficiently longer than 450 nm as indicated by a time zero breakdown histogram in which the distance d is 454 nm or more, the minimum and minimum values of the breakdown voltage of the oxide film 3a are 16.5 V and 16.7 V, respectively. And the difference is almost uniform within 0.2 V (1%).

【0035】以上のようにオペレータは、ダミーの被測
定試料3についてのタイムゼロ絶縁破壊ヒストグラムよ
り捕獲電荷領域3bの半径(約450nm)を把握した
後、450nmより十分長い値を基準値としてコンピュ
ータ71に設定する。コンピュータ71は、図3に示す
フローチャートに示す処理に基づいて絶縁破壊特性の測
定を行う。その処理の中のステップ101において、コ
ンピュータ71は、距離dがオペレータが設定した基準
値になるように、被測定試料3を移動させる。
As described above, the operator grasps the radius (approximately 450 nm) of the trapped charge region 3b from the time-zero breakdown histogram of the dummy sample 3 and then sets the computer 71 to a value sufficiently longer than 450 nm as a reference value. Set to. The computer 71 measures the dielectric breakdown characteristics based on the processing shown in the flowchart shown in FIG. In step 101 of the processing, the computer 71 moves the sample 3 so that the distance d becomes a reference value set by the operator.

【0036】このように、オペレータは、SPMを利用
して複数のタイムゼロ絶縁破壊ヒストグラムを求め、同
一視できるタイムゼロ絶縁破壊ヒストグラムが得られる
か否かを判断基準とすることにより、複数のタイムゼロ
絶縁破壊ヒストグラムを2分する。そして、この判断基
準に対応して距離dを設定する。
As described above, the operator obtains a plurality of time-zero breakdown histograms using the SPM, and determines whether or not a time-zero breakdown histogram that can be identified as the same is used as a criterion. Divide the zero breakdown histogram by two. Then, the distance d is set according to the criterion.

【0037】本実施の形態の効果は、次のとおりであ
る。すなわち、(6)SPMが電荷捕獲領域の影響がな
いタイムゼロ絶縁破壊の測定を行うことができる。
The effects of this embodiment are as follows. That is, (6) the measurement of the time zero dielectric breakdown in which the SPM is not affected by the charge trapping region can be performed.

【0038】実施の形態3.図10は本発明の実施の形
態3における絶縁破壊測定方法を説明する動作図であ
る。そして図11はこの絶縁破壊測定方法によって得ら
れるI/V特性を示すタイミングチャート図である。図
11中、縦軸は測定点に印加する試料電圧V、測定点に
流れる微少な電流Iであり、横軸は時間tである。図1
0及び図11中、P1,P2は測定点であり、被測定試
料3表面の観測領域内の多数の測定点(例えば、8×8
点、64×64点、或いは128×128点)の中の一
部である。
Embodiment 3 FIG. 10 is an operation diagram illustrating a dielectric breakdown measuring method according to Embodiment 3 of the present invention. FIG. 11 is a timing chart showing I / V characteristics obtained by this dielectric breakdown measuring method. In FIG. 11, the vertical axis represents the sample voltage V applied to the measurement point, the minute current I flowing at the measurement point, and the horizontal axis represents time t. FIG.
0 and FIG. 11, P1 and P2 are measurement points, and a number of measurement points (for example, 8 × 8)
Point, 64 × 64 points, or 128 × 128 points).

【0039】図12は、本発明の実施の形態3における
絶縁破壊測定方法を示すフローチャートである。以下、
本実施の形態における絶縁破壊測定方法を図10〜図1
2及び図4を用いて説明する。図12のフローチャート
は図3のフローチャートにステップ201を追加し、ス
テップ107,109をそれぞれステップ107’,1
09’に代えたものである。ステップ106において、
図11の時刻t3の時点で、モニタリングによって得ら
れた電流Iの電流値が基準値Iref より大きいと判断さ
れた場合、ステップ107’へ移り、そうでない場合は
ステップ201へ移る。次にステップ201を参照し
て、コンピュータ71は、試料電圧Vの電圧値がオペレ
ータが予め設定した基準値Vref より大きいか否かを判
断する。大きい場合はステップ103へ戻り、そうでな
い場合はステップ104へ戻る。このステップ201の
追加により、図11に示すように、時間t2〜t3にお
いて現れるような電流Iが基準値Iref に達するまで繰
り返し印加されることになる。なお、基準値Vref は、
タイムゼロ絶縁破壊が生じない範囲において設定され
る。この基準値Vref は、予め実験的に測定したI/V
特性を参照してオペレータが設定すればよい。
FIG. 12 is a flowchart showing a dielectric breakdown measuring method according to the third embodiment of the present invention. Less than,
FIGS. 10 to 1 show the dielectric breakdown measuring method in the present embodiment.
2 and FIG. The flowchart of FIG. 12 adds step 201 to the flowchart of FIG. 3, and replaces steps 107 and 109 with steps 107 ′ and 1 respectively.
09 '. In step 106,
At time t3 in FIG. 11, when it is determined that the current value of the current I obtained by monitoring is larger than the reference value Iref, the process proceeds to step 107 ′, and otherwise, proceeds to step 201. Next, referring to step 201, the computer 71 determines whether or not the voltage value of the sample voltage V is larger than a reference value Vref set in advance by the operator. If it is larger, the process returns to step 103; otherwise, the process returns to step 104. With the addition of step 201, as shown in FIG. 11, the current I appearing at time t2 to t3 is repeatedly applied until the current I reaches the reference value Iref. Note that the reference value Vref is
Set within a range where time zero dielectric breakdown does not occur. This reference value Vref is an I / V measured experimentally in advance.
The operator may make settings with reference to the characteristics.

【0040】また、ステップ107’では、コンピュー
タ71は、図10に示す測定点P1,P2,……におい
てノコギリ波が繰り返された回数n1,n2,……を電
圧印加回数データとして、RAMディスク72に出力し
て記憶させる。また、モニタリングによって得られた電
流Iの電流値が基準値Iref より大きいと判断された時
刻t3’で試料電圧Vの電圧値をゼロVにする。
In step 107 ', the computer 71 sets the number n1, n2,... Of the repetition of the sawtooth wave at the measurement points P1, P2,. To be stored. At time t3 'when it is determined that the current value of the current I obtained by monitoring is larger than the reference value Iref, the voltage value of the sample voltage V is set to zero V.

【0041】ステップ109’を参照して、コンピュー
タ71はRAMディスク72に記憶されている全測定点
についての表面凹凸像データから観察領域の表面凹凸像
データを再生する。また、コンピュータ71は、各測定
点で得られた電圧印加回数データと破壊電圧データとを
編集し、編集結果として絶縁破壊特性の一種である経時
絶縁破壊ヒストグラムをディスプレイ70に表示する。
この経時絶縁破壊ヒストグラムは、横軸に電圧印加回
数、縦軸に例えば不良個数(その電圧印加回数に対応す
る電圧印加回数データ数)をプロットしたものである。
Referring to step 109 ', the computer 71 reproduces the surface unevenness image data of the observation area from the surface unevenness image data for all the measurement points stored in the RAM disk 72. Further, the computer 71 edits the voltage application frequency data and the breakdown voltage data obtained at each measurement point, and displays a temporal breakdown histogram, which is a kind of dielectric breakdown characteristic, on the display 70 as an edited result.
The time-dependent dielectric breakdown histogram is obtained by plotting the number of voltage applications on the horizontal axis and, for example, the number of defects (the number of data of voltage application times corresponding to the number of voltage applications) on the vertical axis.

【0042】図13は、経時絶縁破壊ヒストグラムの一
つの編集例を示すグラフである。同図においては、異な
る基準値Vref における複数の経時絶縁破壊ヒストグラ
ムまとめて表示している。その異なる基準値Vref はそ
れぞれ14.5V,15.0V,15.5V,16.0
である。また、測定対象の試料基板の絶縁薄膜の膜厚は
9nmである。同図から明らかなように、基準値Vref
が高いほど、経時絶縁破壊は低い電圧印加回数で発生す
る、すなわち、簡単に破壊される。
FIG. 13 is a graph showing an example of editing a time-dependent dielectric breakdown histogram. In the figure, a plurality of time-dependent dielectric breakdown histograms at different reference values Vref are collectively displayed. The different reference values Vref are 14.5V, 15.0V, 15.5V, 16.0 respectively.
It is. The thickness of the insulating thin film on the sample substrate to be measured is 9 nm. As is apparent from FIG.
Is higher, the dielectric breakdown with time occurs with a lower number of times of voltage application, that is, it is easily broken.

【0043】図14は、図13の経時絶縁破壊ヒストグ
ラムを累積不良率グラフに変換したグラフである。縦軸
の累積不良率とは、次式で求められる。 累積不良率=lnln(1−(1−(N0/(N+1)))) …(式1) 式1中、N0は全不良個数、Nはおのおのの印加回数の
ときの不良個数である。同図から基準電圧Vref に対し
て、明瞭に差異が認められる。
FIG. 14 is a graph obtained by converting the temporal breakdown histogram of FIG. 13 into a cumulative failure rate graph. The cumulative failure rate on the vertical axis is obtained by the following equation. Cumulative failure rate = lnln (1− (1− (N0 / (N + 1)))) (Equation 1) In Equation 1, N0 is the total number of failures, and N is the number of failures at each application. From the figure, a clear difference is recognized with respect to the reference voltage Vref.

【0044】本実施の形態の効果は、次の通りである。 (7)SPMを用いて経時絶縁破壊の測定が可能であ
る。 (8)SPM絶縁破壊測定方法では、SPMが電圧印加
回数データをヒストグラム等に編集して表示するため、
オペレータはその表示を基に被測定試料3や酸化膜3a
の評価を容易に行うことができる。
The effects of this embodiment are as follows. (7) It is possible to measure dielectric breakdown with time using SPM. (8) In the SPM dielectric breakdown measurement method, since the SPM edits and displays the data of the number of times of voltage application in a histogram or the like,
The operator can measure the sample 3 or the oxide film 3a based on the display.
Can be easily evaluated.

【0045】実施の形態4.次に実施の形態4を説明す
る。まず、実施の形態2で説明したように、オペレータ
は、タイムゼロ絶縁破壊ヒストグラムより捕獲電荷領域
3bの半径を把握した後、SPMにその半径より十分長
い値をSPMに設定する。
Embodiment 4 Next, a fourth embodiment will be described. First, as described in the second embodiment, after grasping the radius of the trapped charge region 3b from the time zero breakdown histogram, the operator sets the SPM to a value sufficiently longer than the radius.

【0046】そして、コンピュータ71は、図12に示
すフローチャートに示す処理に基づいて絶縁破壊特性の
測定を行う。その処理の中のステップ101において、
コンピュータ71は、距離dがオペレータが設定した値
になるように、被測定試料3を移動させる。
Then, the computer 71 measures the dielectric breakdown characteristics based on the processing shown in the flowchart shown in FIG. In step 101 of the process,
The computer 71 moves the sample 3 so that the distance d becomes a value set by the operator.

【0047】本実施の形態の効果は、次のとおりであ
る。すなわち、(9)SPMが電荷捕獲領域の影響がな
い経時絶縁破壊の測定を行うことができる。
The effects of this embodiment are as follows. That is, (9) it is possible to measure the dielectric breakdown with time without the influence of the SPM on the charge trapping region.

【0048】実施の形態5.なお、実施の形態1及び2
では、比較的小さな切片を被測定試料3として円筒型ピ
エゾ素子6に取り付けたが、切片の代わりに例えば半導
体ウェハを被測定試料3として用いることができる。こ
の半導体ウェハは半導体装置の製造プロセス中において
処理中であるものでもよい。したがって、本発明の絶縁
破壊測定方法を半導体装置の製造プロセスのインライン
計測法として適用することが可能となる。
Embodiment 5 FIG. Embodiments 1 and 2
In the above, a relatively small section was attached to the cylindrical piezo element 6 as the sample 3 to be measured, but a semiconductor wafer, for example, can be used as the sample 3 instead of the section. This semiconductor wafer may be being processed during the manufacturing process of the semiconductor device. Therefore, the dielectric breakdown measuring method of the present invention can be applied as an in-line measuring method in a semiconductor device manufacturing process.

【0049】例えば、図15に半導体装置の製造プロセ
ス中において処理中である半導体ウェハ19の例を示
す。図15中の各符号は図4中の各符号に対応してい
る。半導体ウェハ19上には、トランジスタや抵抗等の
半導体素子20が形成されている。
For example, FIG. 15 shows an example of a semiconductor wafer 19 being processed during a semiconductor device manufacturing process. Each code in FIG. 15 corresponds to each code in FIG. On a semiconductor wafer 19, semiconductor elements 20 such as transistors and resistors are formed.

【0050】ここで半導体素子20は、例えば図16に
示されるような断面構造を有している。半導体ウェハ1
9上に絶縁薄膜である厚い分離酸化膜層21及び薄いゲ
ート酸化膜層22が形成されている。半導体装置の製造
プロセス中の工程のうち同図に示す半導体ウェハ19を
処理するための次の工程では、トランジスタのゲート電
極となるポリシリコン層、アルミ層が形成される。この
工程の前に検査工程を追加する。すなわち、ポリシリコ
ン層、アルミ層の形成の前に、薄いゲート酸化膜層22
の表面にカンチレバー1及び探針2を近付け、実施の形
態1、好ましくは実施の形態2で述べた方法を適用して
絶縁破壊電圧の測定及びタイムゼロ絶縁破壊ヒストグラ
ムを作成する。そして、この絶縁破壊電圧において、オ
ペレータが、予め設定した所定値以上の絶縁破壊電圧が
あるか否かを検査する。また、作成されたタイムゼロ絶
縁破壊ヒストグラムのうち、オペレータが予め設定した
所定値以上の故障率があるか否かも検査する。検査の結
果、所定値以上の絶縁破壊電圧がある場合には、次の工
程、すなわち、トランジスタのゲート電極となるポリシ
リコン層、アルミ層等が形成される。一方、検査の結
果、所定値以上の絶縁破壊電圧がない場合には、図15
に示した半導体ウェハ19の段階で、このウェハ19を
不良品と判定し、製造ラインから排除する。なお、この
検査方法は半導体装置の製造プロセス(製造ライン)内
に組み込んでインライン検査として行うこともでき、ま
た製造プロセスの外部で検査を行うようにすることもで
きる。このように、本実施の形態では、測定対象は、半
導体ウェハ19のような製造中の半導体装置である。
Here, the semiconductor element 20 has a sectional structure as shown in FIG. 16, for example. Semiconductor wafer 1
9, a thick isolation oxide film layer 21 and a thin gate oxide film layer 22, which are insulating thin films, are formed. In the next step for processing the semiconductor wafer 19 shown in the figure among the steps in the manufacturing process of the semiconductor device, a polysilicon layer and an aluminum layer which are to be the gate electrodes of the transistors are formed. An inspection step is added before this step. That is, before the formation of the polysilicon layer and the aluminum layer, the thin gate oxide film layer 22 is formed.
The cantilever 1 and the probe 2 are brought close to the surface of the first embodiment, and the method described in the first embodiment, preferably the second embodiment, is applied to measure the breakdown voltage and create a time-zero breakdown histogram. Then, at this breakdown voltage, the operator checks whether there is a breakdown voltage equal to or higher than a predetermined value set in advance. Also, it is checked whether or not the created time-zero breakdown histogram has a failure rate equal to or higher than a predetermined value preset by the operator. As a result of the inspection, if the breakdown voltage is equal to or higher than a predetermined value, the next step, that is, a polysilicon layer, an aluminum layer, etc., which will be a gate electrode of the transistor is formed. On the other hand, as a result of the inspection, when there is no breakdown voltage equal to or higher than the predetermined value, FIG.
In the stage of the semiconductor wafer 19 shown in (1), this wafer 19 is determined to be defective and is excluded from the production line. Note that this inspection method can be incorporated into a semiconductor device manufacturing process (manufacturing line) and performed as an inline inspection, or the inspection can be performed outside the manufacturing process. As described above, in the present embodiment, the measurement target is the semiconductor device being manufactured, such as the semiconductor wafer 19.

【0051】以上のように、半導体装置の製造プロセス
中に、絶縁破壊電圧を測定してタイムゼロ絶縁破壊ヒス
トグラムを作成し、これらに基づいて、半導体ウェハの
良・不良を判定する検査工程を設ける。
As described above, during the process of manufacturing a semiconductor device, a time-zero breakdown histogram is created by measuring a breakdown voltage, and an inspection step for judging pass / fail of a semiconductor wafer is provided based on these. .

【0052】本実施の形態の効果は、次のとおりであ
る。すなわち、(10)半導体装置の製造プロセス中に
おいて、タイムゼロ絶縁破壊に関わる検査工程を行うた
め、製造プロセス中で不良があるか否かを判断でき、あ
るいはタイムゼロ絶縁破壊から半導体装置の製造装置の
評価ができるため、信頼性の高い半導体装置を製造する
ことが可能となる。
The effects of this embodiment are as follows. That is, (10) the inspection process relating to time zero dielectric breakdown is performed during the manufacturing process of the semiconductor device, so that it is possible to determine whether there is a defect in the manufacturing process, or to determine the semiconductor device manufacturing Can be evaluated, so that a highly reliable semiconductor device can be manufactured.

【0053】実施の形態6.実施の形態6は、実施の形
態5と同様であり、実施の形態5に適用した実施の形態
1、2を実施の形態3、好ましくは4に代えたものであ
る。
Embodiment 6 FIG. The sixth embodiment is the same as the fifth embodiment, except that the first and second embodiments applied to the fifth embodiment are replaced with a third embodiment, preferably a fourth embodiment.

【0054】本実施の形態の効果は、次のとおりであ
る。すなわち、(11)半導体装置の製造プロセス中に
おいて、経時絶縁破壊に関わる検査工程を行うため、製
造プロセス中で不良があるか否かを判断でき、あるいは
経時絶縁破壊から半導体装置の製造装置の評価ができる
ため、信頼性の高い半導体装置を製造することが可能と
なる。
The effects of this embodiment are as follows. That is, (11) an inspection process relating to the time-dependent dielectric breakdown is performed during the semiconductor device manufacturing process, so that it is possible to determine whether or not there is a defect during the manufacturing process, or to evaluate the semiconductor device manufacturing device from the time-dependent dielectric breakdown. Therefore, a highly reliable semiconductor device can be manufactured.

【0055】変形例.なお、実施の形態1〜4では、被
測定試料3の走査・移動等に円筒型ピエゾ素子6を使用
しているが、円筒型の他にトライポッド型、積層型、や
ぐら型等のようなものであってもよく、同様の効果を奏
する。
Modified example. In the first to fourth embodiments, the cylindrical piezo element 6 is used for scanning / moving the sample 3 to be measured. May have the same effect.

【0056】また、実施の形態1〜6では、カンチレバ
ー1の先端部に設けられた探針2は、導電性コート膜2
aで覆われている。しかし、コート膜は一般に過電流に
対して耐性が低い。そこで、好ましくはバルクの導電性
探針、例えばタングステン針などを使用した方が、耐性
が高くなる。
In the first to sixth embodiments, the probe 2 provided at the tip of the cantilever 1 is made of a conductive coating film 2.
a. However, the coat film generally has low resistance to overcurrent. Therefore, it is preferable to use a bulk conductive probe, such as a tungsten needle, for higher resistance.

【0057】また、上記実施例3,4,6では、経時絶
縁破壊回数を記録したが、破壊回数に比例する印加電荷
量に換算して、累積不良率を表示してもよく、同様の効
果を奏する。
In Examples 3, 4, and 6, the number of dielectric breakdowns with time was recorded. However, the cumulative defective rate may be displayed by converting the amount of applied charge proportional to the number of breakdowns. To play.

【0058】さらに、経時絶縁破壊の測定では、ノコギ
リ波電圧の代わりに、このピーク電圧が等しいパルス電
圧を印加してもよく、同様の効果を奏する。
Further, in the measurement of the dielectric breakdown with time, a pulse voltage having the same peak voltage may be applied instead of the sawtooth wave voltage, and the same effect is obtained.

【0059】また、絶縁破壊特性を測定している間は、
図4に示すフィードバック・ループを閉状態にしておく
ことが望ましい。閉状態にしておくことで、安定して電
流Iを測定することができる。
During the measurement of the dielectric breakdown characteristics,
It is desirable to keep the feedback loop shown in FIG. 4 closed. By keeping the closed state, the current I can be measured stably.

【0060】[0060]

【発明の効果】本発明請求項1によると、MOS構造を
必要とせず、かつ既存のSPMを利用してタイムゼロ絶
縁破壊特性の測定をすることができ、さらに、絶縁破壊
測定用のMOS構造が必要ないため、製造途中において
絶縁破壊特性をモニタリングすることが容易にできると
いう効果を奏す。
According to the first aspect of the present invention, the time zero dielectric breakdown characteristic can be measured by using the existing SPM without using the MOS structure, and the MOS structure for dielectric breakdown measurement can be measured. Since there is no need for this, there is an effect that the dielectric breakdown characteristics can be easily monitored during the manufacturing.

【0061】本発明請求項2によると、MOS構造を必
要とせず、かつ既存のSPMを利用して経時絶縁破壊特
性の測定をすることができ、さらに、絶縁破壊測定用の
MOS構造が必要ないため、製造途中において絶縁破壊
特性をモニタリングすることが容易にできるという効果
を奏す。
According to the second aspect of the present invention, a time-dependent dielectric breakdown characteristic can be measured by using an existing SPM without requiring a MOS structure, and a MOS structure for dielectric breakdown measurement is not required. Therefore, there is an effect that the dielectric breakdown characteristics can be easily monitored during the manufacturing.

【0062】本発明請求項3によると、絶縁破壊を引き
起こしながら探針が移動することを回避しつつ、複数の
測定点についての絶縁破壊特性を得ることができ、絶縁
破壊特性のマッピングを行うことができるという効果を
奏す。
According to the third aspect of the present invention, it is possible to obtain the dielectric breakdown characteristics at a plurality of measurement points while avoiding the movement of the probe while causing the dielectric breakdown, and to perform the mapping of the dielectric breakdown characteristics. It has the effect of being able to.

【0063】本発明請求項4によると、電荷捕獲領域の
影響のない第2の距離を設定した後、第1〜第3のステ
ップを実行することによって正確に絶縁破壊電圧を評価
することができるという効果を奏す。
According to the fourth aspect of the present invention, after setting the second distance which is not affected by the charge trapping region, the first to third steps are executed, whereby the dielectric breakdown voltage can be accurately evaluated. This has the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1における絶縁破壊測定
方法を説明する動作図である。
FIG. 1 is an operation diagram illustrating a dielectric breakdown measuring method according to a first embodiment of the present invention.

【図2】 図1の動作によって得られたI/V特性を示
すタイミングチャート図である。
FIG. 2 is a timing chart showing I / V characteristics obtained by the operation of FIG.

【図3】 本発明の実施の形態1における絶縁破壊測定
方法を示すフローチャートである。
FIG. 3 is a flowchart showing a dielectric breakdown measuring method according to the first embodiment of the present invention.

【図4】 SPMの構成を示すブロック図である。FIG. 4 is a block diagram illustrating a configuration of an SPM.

【図5】 本発明の実施の形態1における絶縁破壊測定
方法によって得られるタイムゼロ絶縁破壊ヒストグラム
の一つの編集例を示すグラフである。
FIG. 5 is a graph showing one edited example of a time zero breakdown histogram obtained by the breakdown measurement method according to the first embodiment of the present invention.

【図6】 本発明の実施の形態1における絶縁破壊測定
方法によって得られるタイムゼロ絶縁破壊ヒストグラム
の他の編集例を示すグラフである。
FIG. 6 is a graph showing another edited example of a time zero breakdown histogram obtained by the breakdown measurement method according to the first embodiment of the present invention.

【図7】 探針による酸化膜へのキャリア注入の影響を
示す概念図である。
FIG. 7 is a conceptual diagram showing an effect of carrier injection into an oxide film by a probe.

【図8】 探針による酸化膜へのキャリア注入の影響を
示す概念図である。
FIG. 8 is a conceptual diagram showing the effect of carrier injection into an oxide film by a probe.

【図9】 本発明の実施の形態2における絶縁破壊測定
方法に用いられるタイムゼロ絶縁破壊ヒストグラムの例
を示すグラフである。
FIG. 9 is a graph showing an example of a time zero dielectric breakdown histogram used in the dielectric breakdown measuring method according to the second embodiment of the present invention.

【図10】 本発明の実施の形態3における絶縁破壊測
定方法を説明する動作図である。
FIG. 10 is an operation diagram illustrating a dielectric breakdown measurement method according to a third embodiment of the present invention.

【図11】 図10の動作によって得られたI/V特性
を示すタイミングチャート図である。
FIG. 11 is a timing chart showing I / V characteristics obtained by the operation of FIG.

【図12】 本発明の実施の形態3における絶縁破壊測
定方法を示すフローチャートである。
FIG. 12 is a flowchart illustrating a dielectric breakdown measuring method according to a third embodiment of the present invention.

【図13】 本発明の実施の形態3における絶縁破壊測
定方法によって得られる経時絶縁破壊ヒストグラムの一
つの編集例を示すグラフである。
FIG. 13 is a graph showing one edited example of a time-dependent dielectric breakdown histogram obtained by the dielectric breakdown measuring method according to the third embodiment of the present invention.

【図14】 図13の経時絶縁破壊ヒストグラムを累積
不良率グラフに変換したグラフである。
FIG. 14 is a graph obtained by converting the temporal breakdown histogram of FIG. 13 into a cumulative failure rate graph.

【図15】 本発明の実施の形態5における絶縁破壊測
定方法を示す動作図である。
FIG. 15 is an operation diagram showing a dielectric breakdown measuring method according to a fifth embodiment of the present invention.

【図16】 製造途中のウェハ上に形成された半導体素
子の例を示す断面構造図である。
FIG. 16 is a sectional structural view showing an example of a semiconductor element formed on a wafer in the course of manufacture.

【図17】 SPMによるI/V特性の測定方法を説明
する動作図である。
FIG. 17 is an operation diagram illustrating a method of measuring I / V characteristics by SPM.

【図18】 図17に示すSPMの動作によって得られ
たI/V特性を示すタイミングチャート図である。
18 is a timing chart showing I / V characteristics obtained by the operation of the SPM shown in FIG.

【符号の説明】[Explanation of symbols]

1 カンチレバー、19 半導体ウェハ、20 半導体
素子、フォトダイオード検出器,フィルタ9,スイッチ
15,差動増幅器10,積分増幅回路11,比例増幅。
Reference Signs List 1 cantilever, 19 semiconductor wafer, 20 semiconductor element, photodiode detector, filter 9, switch 15, differential amplifier 10, integrating amplifier circuit 11, proportional amplification.

フロントページの続き (72)発明者 西岡 直 兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内Continued on the front page (72) Inventor Naoshi Nishioka 4-1-1 Mizuhara, Itami-shi, Hyogo Ryoden Semiconductor System Engineering Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁薄膜が表面に露呈した試料の絶縁破
壊電圧を測定する絶縁破壊測定方法であって、 前記絶縁薄膜に対向する探針と前記試料との間に所定の
電圧を上昇させつつ印加し、前記絶縁薄膜と前記探針と
の間に流れる電流を測定する第1のステップと、 前記電流が基準値に達した時の前記所定の電圧を絶縁破
壊特性として求める第2のステップと、を有し、 前記探針、及び前記所定の電圧を印加する機構としてS
PM(Scanning ProbeMicroscopy )を用いる絶縁破壊
測定方法。
1. A dielectric breakdown measuring method for measuring a dielectric breakdown voltage of a sample having an insulating thin film exposed on a surface, wherein a predetermined voltage is increased between a probe facing the insulating thin film and the sample. A first step of applying and measuring a current flowing between the insulating thin film and the probe; and a second step of obtaining the predetermined voltage when the current reaches a reference value as a breakdown characteristic. And a mechanism for applying the probe and the predetermined voltage.
A dielectric breakdown measurement method using PM (Scanning Probe Microscopy).
【請求項2】 絶縁薄膜が表面に露呈した試料の絶縁破
壊耐性を測定する絶縁破壊測定方法であって、 前記絶縁薄膜に対向する探針と前記試料との間に所定の
電圧を繰り返し印加し、前記絶縁薄膜と前記探針との間
に流れる電流を測定する第1のステップと、 前記電流が基準値に達した時までの前記所定の電圧を繰
り返し印加した回数を絶縁破特性として求める第2のス
テップと、を有し、 前記探針、及び前記所定の電圧を印加する機構としてS
PM(Scanning ProbeMicroscopy )を用いる絶縁破壊
測定方法。
2. A dielectric breakdown measuring method for measuring a dielectric breakdown resistance of a sample having an insulating thin film exposed on a surface, wherein a predetermined voltage is repeatedly applied between a probe facing the insulating thin film and the sample. A first step of measuring a current flowing between the insulating thin film and the probe; and obtaining a number of times the predetermined voltage is repeatedly applied until the current reaches a reference value as insulation breakdown characteristics. And S is a mechanism for applying the probe and the predetermined voltage.
A dielectric breakdown measurement method using PM (Scanning Probe Microscopy).
【請求項3】 前記探針が前記絶縁薄膜上を移動する第
3のステップをさらに備え、 前記第3のステップによって到達した測定点について前
記第1及び第2のステップが実行され、 前記第3のステップが実行される前には前記所定の電圧
は零に設定される、請求項1又は2記載の絶縁破壊測定
方法。
3. The method according to claim 2, further comprising: a third step in which the probe moves on the insulating thin film, wherein the first and second steps are executed for a measurement point reached in the third step, and The method according to claim 1, wherein the predetermined voltage is set to zero before the step (c) is performed.
【請求項4】 (a)(a−1) 前記絶縁薄膜に相当
する別の絶縁薄膜に対して、前記探針と前記試料との間
に所定の電圧を上昇させつつ印加し、前記別の絶縁薄膜
と前記探針との間に流れる電流を測定する第4のステッ
プと、(a−2) 前記第4のステップにおける前記電
流が基準値に達した時の前記所定の電圧を求める第5の
ステップと、(a−3) 前記探針が前記別の絶縁薄膜
上を第1の距離を以て移動する第6のステップと、を繰
り返して前記所定の電圧を複数求め、この複数の所定の
電圧の統計である第1の結果を求める第1の処理を前記
第1の距離を更新しつつ繰り返して前記第1の結果を複
数求め、 (b) 複数の前記第1の結果を2分する判断基準に対
応して第2の距離を設定し、 (c) 前記第2の距離を以て前記第1〜第3のステッ
プを行う、請求項3記載の絶縁破壊測定方法。
4. (a) (a-1) applying a predetermined voltage between the probe and the sample while increasing the voltage to another insulating thin film corresponding to the insulating thin film, A fourth step of measuring a current flowing between an insulating thin film and the probe; and (a-2) a fifth step of obtaining the predetermined voltage when the current reaches a reference value in the fourth step. And (a-3) a sixth step in which the probe moves on the another insulating thin film at a first distance over a first distance to obtain a plurality of the predetermined voltages. A first process for obtaining a first result, which is a statistic of the above, is repeated while updating the first distance to obtain a plurality of the first results, and (b) a determination of dividing the plurality of the first results into two. Setting a second distance corresponding to a reference; and (c) setting the first to the first with the second distance. Performing third step, breakdown measuring method according to claim 3, wherein.
JP34759996A 1996-12-26 1996-12-26 Dielectric breakdown measuring device Pending JPH10185878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34759996A JPH10185878A (en) 1996-12-26 1996-12-26 Dielectric breakdown measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34759996A JPH10185878A (en) 1996-12-26 1996-12-26 Dielectric breakdown measuring device

Publications (1)

Publication Number Publication Date
JPH10185878A true JPH10185878A (en) 1998-07-14

Family

ID=18391315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34759996A Pending JPH10185878A (en) 1996-12-26 1996-12-26 Dielectric breakdown measuring device

Country Status (1)

Country Link
JP (1) JPH10185878A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333148A (en) * 2004-05-14 2005-12-02 Solid State Measurements Inc Probe where work function to measure characteristics of semiconductor wafer is controlled and using method of the same
JP2013044023A (en) * 2011-08-24 2013-03-04 Toshiba Corp Estimation method of dielectric breakdown voltage of multi-component alloy
CN111983409A (en) * 2020-08-27 2020-11-24 广州机械科学研究院有限公司 Evaluation method for insulating property of sulfur hexafluoride gas

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333148A (en) * 2004-05-14 2005-12-02 Solid State Measurements Inc Probe where work function to measure characteristics of semiconductor wafer is controlled and using method of the same
JP2013044023A (en) * 2011-08-24 2013-03-04 Toshiba Corp Estimation method of dielectric breakdown voltage of multi-component alloy
CN111983409A (en) * 2020-08-27 2020-11-24 广州机械科学研究院有限公司 Evaluation method for insulating property of sulfur hexafluoride gas

Similar Documents

Publication Publication Date Title
Fleming Space charge profile measurement techniques: recent advances and future directions
Murrell et al. Spatially resolved electrical measurements of SiO2 gate oxides using atomic force microscopy
JP2951582B2 (en) Method and apparatus for non-contact corona oxide semiconductor QV mobile charge measurement
US6448804B2 (en) Contactless total charge measurement with corona
US7592828B2 (en) Method and device of measuring interface trap density in semiconductor device
JPH07113741A (en) Adhesion measuring instrument, adhesion measuring method and manufacture of semiconductor
DE10307561A1 (en) Measuring arrangement for the combined scanning and examination of microtechnical components having electrical contacts
US7339392B2 (en) Apparatus measuring substrate leakage current and surface voltage and related method
US6915232B2 (en) Film thickness measuring method, relative dielectric constant measuring method, film thickness measuring apparatus, and relative dielectric constant measuring apparatus
JPH10185878A (en) Dielectric breakdown measuring device
US6528335B2 (en) Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers
JP2900764B2 (en) Evaluation method of semiconductor surface thin film
JPH09330964A (en) Method for estimating service life of semiconductor device
JP2003332399A (en) Method and system for evaluating insulation film
JPH11274260A (en) Semiconductor element tester, and semiconductor element test method
Suzuki et al. Nanoscale capacitance-voltage profiling of DC bias induced stress on a high-κ/SiO2/Si gate stack
JP2977172B2 (en) Method for measuring semiconductor characteristics
JPH0850872A (en) Sample surface observation method, interatomic force microscope, fine working method, and fine working device
JP2005019557A (en) Method and apparatus for extracting parameters of field effect transistor
JPH06137810A (en) Control mechanism for distance between probe and testpiece and device applying this mechanism
JPS61207028A (en) Test equipment and its process for electronic device
JP2001351957A (en) Method and apparatus for measuring by scanning electrostatic capacity microscope
SU1429848A1 (en) M determining parameters of border states at semiconductor-dielectric interface
JPH10275839A (en) Method for evaluating reliability of insulating film of semiconductor device
JP2005331241A (en) Evaluation method and device for conductive sample

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20041130

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405