JPH10174002A - Imaging device - Google Patents

Imaging device

Info

Publication number
JPH10174002A
JPH10174002A JP8335398A JP33539896A JPH10174002A JP H10174002 A JPH10174002 A JP H10174002A JP 8335398 A JP8335398 A JP 8335398A JP 33539896 A JP33539896 A JP 33539896A JP H10174002 A JPH10174002 A JP H10174002A
Authority
JP
Japan
Prior art keywords
circuit
level
signal
correction
correction data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8335398A
Other languages
Japanese (ja)
Other versions
JP3825850B2 (en
Inventor
Yuji Tsuda
裕司 津田
Toshio Kaji
敏雄 鍛冶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP33539896A priority Critical patent/JP3825850B2/en
Publication of JPH10174002A publication Critical patent/JPH10174002A/en
Application granted granted Critical
Publication of JP3825850B2 publication Critical patent/JP3825850B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the definition of a video image by providing an OB integrated value detecting means for integrating and detecting an optical black level(OB level), and an OB integration control means for making the OB integrated value be ineffective in a fixed period. SOLUTION: A picture signal detected by a CCD 1 is sample-held by an S/H circuit and an AGC circuit 2 to be amplified into a prescribed level, and its DC component is cut by a coupling capacitor. Then, the resulting signal is clamped at the timing of the clamp pulse generated in a clamp pulse generating circuit 6 by a voltage generated in a DC voltage generating circuit 9 by a clamp circuit 3. The clamp pulse is supplied to the OB integration control circuit 7 on the other hand. In the OB integration control circuit 7, the edges of rising and falling of the clamp pulse are detected respectively, a control signal is generated in the period before and after, and is transmitted to an OB level correcting circuit 8. The OB level correcting circuit 8 receives the output of the OB integration control circuit 7, and stops OB level integration during the control signal is generated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ビデオカメラ等に
より検出した画像信号を記録するカメラ一体型VTR等
の撮像装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus such as a camera-integrated VTR for recording an image signal detected by a video camera or the like.

【0002】[0002]

【従来の技術】[Prior art]

[第1の従来例]図12及び図14は従来の撮像装置の
構成をブロック図に示したものである。図12及び図1
4の回路構成において、1は画像を光電変換して撮像信
号に変換するCCD等の撮像素子、2は前記撮像素子1
の蓄積電荷のノイズを低減する2重相関サンプリング回
路(S/H回路)と撮像信号のゲインを調節するAGC
回路を含んだ回路(以下AGC回路という)、4は後記
クランプ回路3から出力された映像信号を8ビット又は
10ビット等のデジタル信号に変換するA/D変換器、
5は前記A/D変換器4から出力されたデジタル映像信
号にデジタル信号処理を施す信号処理回路、9は前記ク
ランプ回路3に入力された信号をクランプするためのD
C電圧を生成するDC電圧生成回路、18は前記A/D
変換器4によりデジタル変換された映像信号のOB(オ
プティカルブラック)レベルと予め定められた黒レベル
19とを比較して両者が一致するようなオフセット量を
演算し、その演算結果を映像信号のOBレベルに対して
加算又は減算の補正を行うOBレベル補正回路、図14
はOBレベル補正回路18の詳細図で、10は映像信号
における前記撮像素子1のオプティカルブラック(O
B)部分に相応するY信号のオプティカルブラックレベ
ル(OBレベル)を1水平ライン、又は予め設定された
間隔毎に積分するためのOB積分値検出回路、11は前
記OB積分値検出回路で検出したOB積分値と予め定め
られた黒レベルとを比較し、このOB積分値と予め定め
られた黒レベルが一致するような補正データを演算する
補正データ演算回路、12は前記OBレベル補正回路8
に入力された映像信号のOBレベルに対して前記補正デ
ータ演算回路11で演算した補正データを加算又は減算
を行うための加減算回路である。以上のような構成にな
っている。
[First Conventional Example] FIGS. 12 and 14 are block diagrams showing the configuration of a conventional imaging apparatus. FIG. 12 and FIG.
In the circuit configuration of 4, an image sensor 1 such as a CCD for converting an image into an image signal by photoelectrically converting an image, and an image sensor 1
Correlation Sampling Circuit (S / H Circuit) for Reducing the Noise of Accumulated Charges and AGC for Adjusting the Gain of the Image Signal
A circuit including a circuit (hereinafter referred to as an AGC circuit); 4, an A / D converter for converting a video signal output from the clamp circuit 3 into a digital signal of 8 bits or 10 bits;
Reference numeral 5 denotes a signal processing circuit for performing digital signal processing on the digital video signal output from the A / D converter 4, and reference numeral 9 denotes a D for clamping the signal input to the clamp circuit 3.
A DC voltage generation circuit for generating a C voltage;
The OB (optical black) level of the video signal digitally converted by the converter 4 is compared with a predetermined black level 19 to calculate an offset amount such that the two coincide with each other, and the calculation result is used as the OB of the video signal. OB level correction circuit for performing addition or subtraction correction on levels, FIG. 14
Is a detailed diagram of the OB level correction circuit 18, and 10 is an optical black (O) of the image sensor 1 in a video signal.
B) An OB integrated value detecting circuit for integrating the optical black level (OB level) of the Y signal corresponding to the portion at one horizontal line or at predetermined intervals, and 11 is detected by the OB integrated value detecting circuit. A correction data calculating circuit for comparing the OB integrated value with a predetermined black level and calculating correction data such that the OB integrated value matches the predetermined black level;
And an addition / subtraction circuit for adding or subtracting the correction data calculated by the correction data calculation circuit 11 to the OB level of the video signal input to. The configuration is as described above.

【0003】次に具体的な動作について説明する。図1
2の回路構成において、前記撮像素子1により出力され
た映像信号は、S/H回路及びAGC回路2に入力さ
れ、ここで予め定められたゲインを持たせる。前記AG
C回路2から出力された映像信号はコンデンサCを通す
ことによって直流カットで交流的に結合し、前記クラン
プ回路3に入力される。前記クランプ回路3に入力され
た映像信号は前記クランプ回路3において前記クランプ
パルス発生回路6より出力されたクランプパルスで前記
DC電圧生成回路9により生成された固定電圧でクラン
プされる。クランプされた映像信号は前記A/D変換器
4に入力され、デジタル信号に変換された後、前記OB
レベル補正回路18に入力される。
Next, a specific operation will be described. FIG.
In the circuit configuration of 2, the video signal output from the image sensor 1 is input to the S / H circuit and the AGC circuit 2 and has a predetermined gain. The AG
The video signal output from the C circuit 2 is coupled in an AC manner by a DC cut by passing through a capacitor C, and is input to the clamp circuit 3. The video signal input to the clamp circuit 3 is clamped in the clamp circuit 3 by the fixed voltage generated by the DC voltage generation circuit 9 with the clamp pulse output from the clamp pulse generation circuit 6. The clamped video signal is input to the A / D converter 4 and converted into a digital signal.
The signal is input to the level correction circuit 18.

【0004】上記クランプ回路の1例を図13に示して
説明する。図13において、1はCCD,2はS/H回
路&AGC回路,4はA/D変換回路であり、トランジ
スタQ1のベースにクランプパルス生成回路6からクラ
ンプパルスを供給され、クランスパルスがハイの期間
中、トランジスタQ1がONし、DC電圧生成回路9で
生成された電圧Veが信号ラインaに加えられる。クラ
ンスパルスがローの期間中はトランジスタQ1はOFF
し、a点の電圧は電圧Veに保たれる。この場合、トラ
ンジスタQ1のベース、コレクタ間には寄生容量Cob
があり、またクランプパルス生成回路6で発生したクラ
ンプパルスは、このクランプ回路その他を搭載している
基板のパターン等により信号ラインとトランジスタQ1
のベースラインとの間にある浮遊容量Cfのため、クラ
ンプパルスのエッジ期間に微分波形となって、信号ライ
ンに漏れ込んでしまう。この波形を表したものが図3
(b)に示すOB部波形である。
An example of the clamp circuit will be described with reference to FIG. In FIG. 13, reference numeral 1 denotes a CCD, 2 denotes an S / H circuit and an AGC circuit, and 4 denotes an A / D conversion circuit. A clamp pulse is supplied from a clamp pulse generation circuit 6 to the base of a transistor Q1. During the period, the transistor Q1 is turned on, and the voltage Ve generated by the DC voltage generation circuit 9 is applied to the signal line a. Transistor Q1 is OFF during the period when the clean pulse is low
Then, the voltage at point a is kept at voltage Ve. In this case, a parasitic capacitance Cob exists between the base and the collector of the transistor Q1.
The clamp pulse generated by the clamp pulse generation circuit 6 depends on the pattern of the substrate on which the clamp circuit and the like are mounted, and the like.
Of the stray capacitance Cf between the clamp line and the base line, the waveform becomes a differential waveform during the edge period of the clamp pulse and leaks into the signal line. FIG. 3 shows this waveform.
It is an OB part waveform shown in (b).

【0005】この後前記OBレベル検出回路18での処
理について図14のブロック図を用いて説明する。
The processing in the OB level detection circuit 18 will be described below with reference to the block diagram of FIG.

【0006】前記OBレベル補正回路18に入力された
デジタル映像信号のうち、一方は前記加減算回路12に
入力され、又、もう一方は前記OB積分値検出回路10
に入力される。前記OB積分値検出回路10では映像信
号における前記撮像素子1のオプティカルブラック部分
に相応するY信号のオプティカルブラックレベル(OB
レベル)を1水平ライン、又は予め機構的にブラック成
分検出素子として設定された間隔毎に積分し、OB積分
値を検出する。前記OB積分値検出回路10により検出
されたOB積分値は、前記補正データ演算回路11によ
り予め定められた黒レベル19と比較され、このOB積
分値が予め定められた黒レベル19と一致するような補
正データが演算される。前記加減算回路12において、
前記OBレベル補正回路18に入力された映像信号のO
Bレベルに前記補正データ演算回路11で演算した補正
データを加算又は減算され、前記OBレベル補正回路か
ら出力される。結果的に、前記信号処理回路5に入力さ
れる映像信号のOBレベルは一定に保たれる。
One of the digital video signals input to the OB level correction circuit 18 is input to the addition / subtraction circuit 12, and the other is the OB integration value detection circuit 10.
Is input to In the OB integral value detection circuit 10, the optical black level (OB) of the Y signal corresponding to the optical black portion of the image sensor 1 in the video signal is output.
Level) is integrated over one horizontal line or at intervals set in advance mechanically as black component detection elements, and an OB integrated value is detected. The OB integration value detected by the OB integration value detection circuit 10 is compared with a predetermined black level 19 by the correction data calculation circuit 11 so that the OB integration value matches the predetermined black level 19. Correction data is calculated. In the addition / subtraction circuit 12,
O of the video signal input to the OB level correction circuit 18
The correction data calculated by the correction data calculation circuit 11 is added to or subtracted from the B level, and output from the OB level correction circuit. As a result, the OB level of the video signal input to the signal processing circuit 5 is kept constant.

【0007】[第2の従来例]つぎに、第2の従来例と
して、3板方式の撮像装置について説明する。図16の
回路構成において、26は入射光量を調節する絞り(以
下、アイリスと称する)、1R,1G,1Bは画像を光
電変換してRGB信号に変換するCCD等の撮像素子、
2R,2G,2Bは蓄積電荷のノイズを低減する2重相
関サンプリング回路(CDS回路)と撮像信号のゲイン
を調節するAGC回路を含んだ回路、3R,3G,3B
はクランプ回路、4R,4G,4Bは映像信号を8〜1
0ビット等のデジタル信号に変換するA/D変換器、6
はデジタル映像信号に所定のデジタル信号処理を施す信
号処理回路、7R,7G,RBは信号処理回路6の中の
ブロック中のLPF、23はRGB信号から所定の加算
比で輝度信号を得るための加算回路、8は高域の補正信
号を付加するAPC回路、20はOBレベル補正回路、
21はγ変換回路、22は後段の映像信号処理回路、2
4はアイリスの制御をするアイリス制御回路、25はア
イリス駆動回路である。また図17はOBレベル補正回
路20の詳細図で、10はOB積分値検出回路、11は
補正データ演算回路、12は加減算回路であり、以上の
ような構成になっている。
[Second Conventional Example] Next, as a second conventional example, a three-plate type imaging apparatus will be described. In the circuit configuration shown in FIG. 16, reference numeral 26 denotes a diaphragm (hereinafter, referred to as an iris) for adjusting the amount of incident light, 1R, 1G, and 1B denote imaging elements such as CCDs for photoelectrically converting an image into RGB signals;
Reference numerals 2R, 2G, and 2B denote circuits including a double correlation sampling circuit (CDS circuit) for reducing noise of accumulated charges and an AGC circuit for adjusting the gain of an image signal. 3R, 3G, and 3B
Is a clamp circuit, 4R, 4G and 4B are video signals of 8 to 1
A / D converter for converting into a digital signal such as 0 bit, 6
Is a signal processing circuit for performing predetermined digital signal processing on the digital video signal, 7R, 7G, and RB are LPFs in a block in the signal processing circuit 6, and 23 is a signal for obtaining a luminance signal from the RGB signal at a predetermined addition ratio. An adder circuit, 8 an APC circuit for adding a high-frequency correction signal, 20 an OB level correction circuit,
21 is a gamma conversion circuit, 22 is a video signal processing circuit at the subsequent stage, 2
Reference numeral 4 denotes an iris control circuit for controlling the iris, and reference numeral 25 denotes an iris drive circuit. FIG. 17 is a detailed diagram of the OB level correction circuit 20, in which 10 is an OB integrated value detection circuit, 11 is a correction data operation circuit, and 12 is an addition / subtraction circuit, which is configured as described above.

【0008】次に、具体的な動作について説明する。
図16の回路構成において、アイリス26で光量を制限
された入射光は撮像素子CCD1R、CCD1G、CC
D1B上で結像されると同時に光電変換され、複数の映
像信号(例えばRGB信号)として取り出される。前記
RGB信号は、CDS/AGC回路2R,2G,2Bに
おいてクロック成分が取り除かれ、かつAGCにより所
定のゲイン調整を受けた後、クランプ回路3R,3G,
3Bに導かれる。前記クランプ回路3R,3G,3Bに
おいて、入力された映像信号は後段のA/D変換器4
R,4G,4Bの入力レンジに合わせ所定のDC電圧に
クランプされる。クランプされたRGB信号は前記A/
D変換器4R,4G,4Bでデジタル信号に変換された
後、デジタル信号処理回路6に入力される。前記デジタ
ルRGB信号はLPF7R,7G,7Bで信号処理に必
要な帯域に制限され、23の加算回路で所定の加算比に
よって加算され、APC回路8において高域強調信号が
付加され、OBレベル補正回路20に入力される。前記
OBレベル補正回路20では加算後の映像信号の黒部分
に相当するOBレベルが補正されるが、この補正動作に
ついては図17にて詳しく説明する。図17において、
入力されたデジタル映像信号の一方は加減算回路12に
入力され、又もう一方はOB積分値検出回路10に入力
される。前記OB積分値検出回路10では映像信号のオ
プティカルブラック部期間に相応するY信号のオプティ
カルブラックレベル(OBレベル)を予め設定された間
隔毎に積分しその積分値を検出する。前記OB積分値検
出回路10により検出されたOB積分値は補正データ演
算回路11により定められた黒レベル19と比較され、
このOB積分値が定められた黒レベル19と一致するよ
うな補正データが演算される。前記加減算回路12にお
いて、入力された映像信号のOBレベルに前記補正デー
タ演算回路11で演算した補正データを加算又は減算さ
れ出力され、映像信号のOBレベルは一定に保たれる。
OBレベル補正回路20より出力された映像信号は、一
方はアイリス制御回路24へ導かれる。もう一方はγ補
正回路21でγ補正がなされた後、後段の映像信号処理
回路22に導びかれ、所定の信号処理が施され、映像信
号として出力される。また、アイリス制御回路24へ入
力されたもう一方の信号は、前記アイリス制御回路24
において入力信号レベルに応じて絞りの開度を決めるた
めの制御信号を発生し、アイリス駆動回路25に前記制
御信号を送る。アイリス駆動回路25では制御信号に基
づいて、アイリス26の絞りを調整する。
Next, a specific operation will be described.
In the circuit configuration of FIG. 16, the incident light whose light amount is limited by the iris 26 is transmitted to the image pickup devices CCD1R, CCD1G, and CC1.
The image is formed on the D1B and photoelectrically converted at the same time, and is extracted as a plurality of video signals (for example, RGB signals). After the clock signals are removed from the RGB signals in the CDS / AGC circuits 2R, 2G, and 2B and the gains are adjusted by AGC, the clamp circuits 3R, 3G,
It is led to 3B. In the clamp circuits 3R, 3G, and 3B, the input video signal is supplied to an A / D converter 4 in a subsequent stage.
It is clamped to a predetermined DC voltage in accordance with the input ranges of R, 4G, and 4B. The clamped RGB signal is A / A
After being converted into digital signals by the D converters 4R, 4G, and 4B, the digital signals are input to the digital signal processing circuit 6. The digital RGB signals are limited to bands required for signal processing by LPFs 7R, 7G, and 7B, added by a predetermined addition ratio in an addition circuit 23, a high-frequency emphasis signal is added in an APC circuit 8, and an OB level correction circuit 20. The OB level correction circuit 20 corrects the OB level corresponding to the black portion of the added video signal, and this correction operation will be described in detail with reference to FIG. In FIG.
One of the input digital video signals is input to the addition / subtraction circuit 12, and the other is input to the OB integration value detection circuit 10. The OB integrated value detection circuit 10 integrates the optical black level (OB level) of the Y signal corresponding to the optical black period of the video signal at predetermined intervals and detects the integrated value. The OB integration value detected by the OB integration value detection circuit 10 is compared with a black level 19 determined by the correction data calculation circuit 11,
Correction data is calculated such that the OB integral value matches the determined black level 19. In the addition / subtraction circuit 12, the correction data calculated by the correction data calculation circuit 11 is added to or subtracted from the OB level of the input video signal, and is output. The OB level of the video signal is kept constant.
One of the video signals output from the OB level correction circuit 20 is guided to the iris control circuit 24. The other is subjected to γ correction by the γ correction circuit 21, and then guided to the video signal processing circuit 22 in the subsequent stage, subjected to predetermined signal processing, and output as a video signal. The other signal input to the iris control circuit 24 is
Generates a control signal for determining the degree of opening of the diaphragm according to the input signal level, and sends the control signal to the iris drive circuit 25. The iris drive circuit 25 adjusts the aperture of the iris 26 based on the control signal.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、前記し
た第1の従来例で示した撮像装置では、クランプパルス
によりクランプされたOB部分には、パルスクランプに
よるキズが存在し、上記OB期間の積分にこのキズが影
響し、検出積分値が正確な値とならないことがあり、そ
の結果得られる信号の黒レベルが浮いたり沈んだりし
て、映像の品位が損なわれることがあった。
However, in the imaging apparatus shown in the first conventional example, the OB portion clamped by the clamp pulse has a flaw caused by the pulse clamp. In some cases, the flaw affects the detection integration value, and the resulting black level of the resulting signal fluctuates or sinks, thereby deteriorating the image quality.

【0010】また、第1の従来例で説明した撮像装置で
は、温度などによりY信号のDC電圧が変動した場合に
前記補正データ演算回路11による演算結果が図15の
表中で示すように、ある補正量KとK+1という値を周
期的に繰り返すような補正量が生成される場合、補正量
の最小変化量あたりのOBレベルの変化量が大きいた
め、映像信号のOBレベルが周期的に変動し、安定した
映像信号を得ることができないという問題点があった。
Further, in the imaging apparatus described in the first conventional example, when the DC voltage of the Y signal fluctuates due to temperature or the like, the operation result of the correction data operation circuit 11 is as shown in the table of FIG. When a correction amount that periodically repeats certain correction amounts K and K + 1 is generated, the OB level of the video signal periodically fluctuates because the change amount of the OB level per the minimum change amount of the correction amount is large. However, there is a problem that a stable video signal cannot be obtained.

【0011】さらに、前記した第2の従来例で示した撮
像装置では、アイリス制御回路12に入力される映像信
号は、RGB加算後の映像信号となり、図18のように
例えば暗電流、各チャンネル間のAGCゲインの変化の
バラつき、クランプDC電圧の変動などの理由により、
RGB信号のそれぞれのOBレベルがバラついて変化す
ると(obの変化分)、各チャンネルの変動分Δobの
ため、適切なOBレベル補正データが得られず、アイリ
ス制御回路12に不適切な補正制御データが送られ、そ
の結果アイリスが誤作動してしまい適切な光量がCCD
に入射しないという欠点があった。
Further, in the image pickup apparatus shown in the second conventional example, the video signal input to the iris control circuit 12 is a video signal after RGB addition, for example, as shown in FIG. Between the AGC gain and the DC voltage of the clamp
If the OB levels of the RGB signals vary and change (ob variation), appropriate OB level correction data cannot be obtained because of the variation Δob of each channel, and the iris control circuit 12 does not have appropriate correction control data. Is sent, and as a result, the iris malfunctions and the appropriate amount of light is
There is a drawback that the light does not enter.

【0012】本発明は、上記第1の従来例における欠点
を解消するため、得られる信号の黒レベルが浮いたり沈
んだりする現象をなくし、映像画像の品位を高めること
を目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to eliminate the drawbacks of the first conventional example and to eliminate the phenomenon that the black level of the obtained signal rises or falls, thereby improving the quality of a video image.

【0013】また、本発明は、上記第1の従来例に対し
て、特に補正量の最小変化量の変化が周期的に頻繁に起
こった場合に、前記した問題点が生じない撮像装置を得
ることを目的とする。
In addition, the present invention provides an image pickup apparatus which does not have the above-mentioned problems, particularly when the minimum change amount of the correction amount changes periodically and frequently, with respect to the first conventional example. The purpose is to:

【0014】さらに、本発明は、上記第2の従来例に対
して、各チャンネルのOBレベルの変動に関わらず、前
記した問題点が生じない撮像装置を得ることを目的とす
る。
Another object of the present invention is to provide an image pickup apparatus which does not cause the above-mentioned problems irrespective of the fluctuation of the OB level of each channel, compared to the second conventional example.

【0015】[0015]

【課題を解決するための手段】[Means for Solving the Problems]

[第1解決手段]前記課題を解決するために、CCDの
オプティカルブラック部分に相応する信号を固定のDC
電圧にクランプするためのクランプ手段と、その固定の
DC電圧を生成するための固定DC電圧生成手段と、そ
の信号のオプティカルブラックレベル(OBレベル)を
予め設定された間隔毎に積分しその値を検出するための
OB積分値検出手段と、前記OB積分をある一定の期間
非有効とするOB積分制御手段と、前記OB積分値検出
手段によって検出されたOB積分値と予め定められた黒
レベルとを比較して両者が一致するような補正量を演算
するための補正データ演算手段と、映像信号のOBレベ
ルに対して前記補正データ演算手段によって得られた補
正データを加算又は減算するための加減算手段とを備え
ることにより前記課題を解決する。
[First Solution] In order to solve the above problem, a signal corresponding to an optical black portion of a CCD is fixed to a fixed DC signal.
Clamping means for clamping to a voltage, fixed DC voltage generating means for generating a fixed DC voltage, and an optical black level (OB level) of the signal are integrated at predetermined intervals and the value is integrated. OB integral value detecting means for detecting, OB integral control means for invalidating the OB integral for a certain period, OB integral value detected by the OB integral value detecting means and a predetermined black level. And a correction data calculating means for calculating a correction amount such that the two coincide with each other, and an addition and subtraction for adding or subtracting the correction data obtained by the correction data calculating means to or from the OB level of the video signal. The above object is attained by providing means.

【0016】(作用)クランプパルスによるキズが発生
しても、キズの部分の積分値を無視するため、OB積分
検出値にはキズの影響がなくなり、正確な黒レベル検出
が行われることにより前記課題を解決する。
(Operation) Even if a flaw occurs due to the clamp pulse, the integral value of the flaw part is ignored, so that the influence of the flaw on the OB integral detection value is eliminated, and the accurate black level detection is performed. Solve the problem.

【0017】[第2解決手段]また、前記課題を解決す
るために、CCDのオプティカルブラック部分に相応す
るY信号を固定のDC電圧にクランプするためのクラン
プ手段と、その固定のDC電圧を生成するための固定D
C電圧生成手段と、そのY信号のオプティカルブラック
レベル(OBレベル)を予め設定された間隔毎に積分し
その値を検出するためのOB積分値検出手段と、前記O
B積分値検出手段によって検出されたOB積分値と予め
定められた黒レベルとを比較して両者が一致するような
補正量を演算するための補正量演算手段と、前記補正量
演算手段によって演算された補正量にフィルタリングを
行い補正データを決定するための補正データ決定手段
と、映像信号のOBレベルに対して前記補正データ決定
手段によって決定された補正データを加算又は減算する
ための加減算手段とを備えることにより前記課題を解決
する。
[Second Solution] In order to solve the above problems, a clamp means for clamping a Y signal corresponding to an optical black portion of a CCD to a fixed DC voltage, and generating the fixed DC voltage Fixed D for
C voltage generating means, OB integrated value detecting means for integrating the optical black level (OB level) of the Y signal at predetermined intervals, and detecting the value thereof;
Correction amount calculating means for comparing the OB integrated value detected by the B integrated value detecting means with a predetermined black level and calculating a correction amount such that the two coincide with each other; Correction data determining means for filtering the corrected correction amount to determine correction data, and adding / subtracting means for adding or subtracting the correction data determined by the correction data determining means to or from the OB level of the video signal. The above-mentioned subject is solved by providing.

【0018】(作用)Y信号のDC電圧が変動した場合
に、そのY信号のオプティカルブラックレベル(OBレ
ベル)を予め設定された間隔毎に積分しOB積分値を検
出し、その値と予め定められた黒レベルとを比較して両
者が一致するような補正量を演算し、その補正量にフィ
ルタリングを行い補正データを決定し、映像信号のOB
レベルに対して前記補正データ決定手段によって決定さ
れた補正データを加算又は減算することによって前記課
題を解決する。
(Operation) When the DC voltage of the Y signal fluctuates, the optical black level (OB level) of the Y signal is integrated at predetermined intervals, an OB integrated value is detected, and the value is determined in advance. The corrected black level is compared with the calculated black level to calculate a correction amount that matches the two, and the correction amount is filtered to determine correction data.
The object is achieved by adding or subtracting the correction data determined by the correction data determining means from the level.

【0019】[第3課題解決手段]前記課題を解決する
ために、絞り、および前記絞りを駆動するアイリス駆動
手段と、前記絞りの開閉を制御するアイリス制御手段
と、複数の撮像素子、及び複数の撮像素子の出力信号を
クランプする複数のクランプ手段と、前記クランプ手段
によりクランプされた映像信号をデジタルデータに変換
する複数のA/D変換器と、前記A/D変換器によりデ
ジタルデータに変換された複数の映像信号のそれぞれの
黒に相当する部分のレベルを積分し、その値を検出する
複数の検出手段と、前記検出手段によって検出された積
分値と予め定められたレベルとを比較し、補正量を演算
する複数の補正データ演算手段と、複数のそれぞれの映
像信号に対して前記複数の補正データ演算手段によって
得られた複数の補正データを加算又は減算するための複
数の加減算手段とを備えた撮像装置において、前記アイ
リス制御手段に入力される信号は前記複数の映像信号に
それぞれ対応した、複数の補正データのある一定の比に
よって得られる信号に基づいた補正信号であることによ
り、前記課題を解決する。
[Third Problem Solving Means] In order to solve the above problems, an iris, iris driving means for driving the iris, iris control means for controlling opening and closing of the iris, a plurality of image pickup devices, and a plurality of A plurality of clamping means for clamping an output signal of the image sensor, a plurality of A / D converters for converting a video signal clamped by the clamping means into digital data, and a conversion to digital data by the A / D converter A plurality of detection means for integrating the level of a portion corresponding to black of each of the plurality of video signals thus obtained, and comparing the integrated value detected by the detection means with a predetermined level. A plurality of correction data calculating means for calculating a correction amount, and a plurality of corrections obtained by the plurality of correction data calculating means for a plurality of respective video signals. In an image pickup apparatus provided with a plurality of addition / subtraction means for adding or subtracting data, a signal inputted to the iris control means has a certain ratio of a plurality of correction data corresponding to the plurality of video signals, respectively. The above problem is solved by using a correction signal based on the signal obtained by the above.

【0020】[作用]もし各映像信号のOBレベルが変
動し、それに応じて各OBレベル補正手段が動作した場
合でも、アイリス制御手段に導く信号は各補正レベルの
比によって得られる信号とし、アイリスの制御がOBレ
ベルの変動の影響を受けにくくする事により前記課題を
解決する。
[Operation] Even if the OB level of each video signal fluctuates and each OB level correction means operates accordingly, the signal guided to the iris control means is a signal obtained by the ratio of each correction level. The above-mentioned problem is solved by making the above control less susceptible to the fluctuation of the OB level.

【0021】[0021]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

[第1実施形態]本発明の実施形態を図1と図2のブロ
ック図を用いて以下に説明する。図1のCCD1,S/
H回路&AGC回路2,クランプ回路3,A/D変換回
路4,信号処理回路5及びDC電圧生成回路9は従来例
で説明した図12と同じ構成になっている。クランプパ
ルス発生回路6の出力は、クランプ回路3及びOB積分
制御回路7に接続されている。OB積分制御回路7の制
御出力はOBレベル補正回路8に接続されている。OB
レベル補正回路8の詳細構成は図2のようになってい
る。
[First Embodiment] An embodiment of the present invention will be described below with reference to the block diagrams of FIGS. CCD1, S /
The H circuit & AGC circuit 2, the clamp circuit 3, the A / D conversion circuit 4, the signal processing circuit 5, and the DC voltage generation circuit 9 have the same configuration as that shown in FIG. The output of the clamp pulse generation circuit 6 is connected to the clamp circuit 3 and the OB integration control circuit 7. The control output of the OB integration control circuit 7 is connected to the OB level correction circuit 8. OB
The detailed configuration of the level correction circuit 8 is as shown in FIG.

【0022】次に具体的な動作について説明する。従来
例と同じところは省き、本実施形態に特有の部分につい
て説明する。CCD1から検出された画像信号はS/H
回路&AGC回路2でサンプリングホールドされ所定レ
ベルに増幅され、カップリングコンデンサCで直流成分
をカットされる。次に、クランプ回路3においては、従
来例と同じくDC電圧生成回路9によって発生された電
圧で、クランプパルス生成回路6で発生されたクランプ
パルスのタイミングでクランプされる。クランプパルス
はもう一方でOB積分制御回路7に入力される。OB積
分制御回路7では、クランプパルスの立ち上がりエッジ
及び立ち下がりエッジを検出し、その前後の期間で図3
のような制御信号(c)を発生し、OBレベル補正回路
8に送る。OBレベル補正回路8ではOB積分制御回路
7の出力を受けて、その制御信号(c)を発生している
期間のOBレベル積分を停止する。
Next, a specific operation will be described. The parts that are the same as in the conventional example are omitted, and the parts unique to the present embodiment will be described. The image signal detected from the CCD 1 is S / H
The signal is sampled and held by the circuit & AGC circuit 2, amplified to a predetermined level, and the DC component is cut by the coupling capacitor C. Next, the clamp circuit 3 clamps at the timing of the clamp pulse generated by the clamp pulse generation circuit 6 with the voltage generated by the DC voltage generation circuit 9 as in the conventional example. The other end of the clamp pulse is input to the OB integration control circuit 7. The OB integration control circuit 7 detects the rising edge and the falling edge of the clamp pulse, and performs the operation shown in FIG.
Is generated and sent to the OB level correction circuit 8. The OB level correction circuit 8 receives the output of the OB integration control circuit 7 and stops the OB level integration while the control signal (c) is being generated.

【0023】図2は本実施形態のOBレベル補正回路8
の詳細図である。OB積分値検出回路10,補正データ
演算回路11,加減算回路12は従来例と同じ動作をす
るので説明は省く。13はゲート回路でOB積分値検出
回路10の出力から補正データ演算回路11の間に設け
られ、ゲート信号入力端子に入力される信号によってゲ
ート動作が行われる。前記ゲート信号入力端子はOB積
分制御回路7の出力に接続され、前記OB積分制御回路
7で発生された制御信号によってOB積分検出回路10
の出力がゲートされる。
FIG. 2 shows an OB level correction circuit 8 according to this embodiment.
FIG. The OB integral value detection circuit 10, the correction data operation circuit 11, and the addition / subtraction circuit 12 operate in the same manner as in the conventional example, and thus description thereof is omitted. Reference numeral 13 denotes a gate circuit provided between the output of the OB integrated value detection circuit 10 and the correction data operation circuit 11, and performs a gate operation by a signal input to a gate signal input terminal. The gate signal input terminal is connected to the output of the OB integration control circuit 7, and the OB integration detection circuit 10
Is gated.

【0024】図4(A),(B)にOB積分制御回路7
とそのフローチャートの一例を示す。図4において、ク
ランプパルス生成回路6からクランプパルス(b)を入
力されると、モノマルチバイブレータ31とインバータ
30に供給され、インバータ30の出力(c)はモノマ
ルチバイブレータ32に入力される。各モノマルチバイ
ブレータ31,32はそれぞれth期間ハイレベルとな
り(d),(e)、OR回路23で加算され、図2の制
御信号(f)として出力される。
FIGS. 4A and 4B show an OB integration control circuit 7.
And an example of its flowchart are shown. In FIG. 4, when a clamp pulse (b) is input from the clamp pulse generation circuit 6, it is supplied to the monomultivibrator 31 and the inverter 30, and the output (c) of the inverter 30 is input to the monomultivibrator 32. Each of the mono-multi vibrators 31 and 32 is at a high level during a period of th (d) and (e), added by the OR circuit 23, and output as the control signal (f) of FIG.

【0025】本実施形態により、クランプ回路3でクラ
ンプパルス生成回路6の立ち上げや立ち下がり時に発生
するインパルスを除去するので、たとえクランプパルス
によるキズがOB部分に載ったとしても、そのキズの前
後の部分においてOB積分の動作を行わないので、得ら
れるデータにはキズの影響が入らず、従って正しい黒レ
ベルの積分データが得られ、正確な黒レベル補正が行わ
れる。
According to the present embodiment, the clamp circuit 3 removes the impulse generated when the clamp pulse generation circuit 6 rises or falls, so that even if a flaw caused by the clamp pulse is on the OB portion, before and after the flaw is generated. Since the operation of the OB integration is not performed in the portion, the obtained data is not affected by the flaw, so that the integrated data of the correct black level is obtained, and the accurate black level correction is performed.

【0026】[第2実施形態]本発明の第2の実施形態
を図5と図6のブロック図と図7のフローチャートを用
いて以下に説明する。
[Second Embodiment] A second embodiment of the present invention will be described below with reference to the block diagrams of FIGS. 5 and 6 and the flowchart of FIG.

【0027】図5のCCD1,S/H回路&AGC回路
2,クランプ回路3,クランプパルス発生回路6,DC
電圧生成回路9,A/D変換回路4及び信号処理回路5
は従来例で説明した図12と同じ構成になっている。
5, a CCD 1, an S / H circuit & AGC circuit 2, a clamp circuit 3, a clamp pulse generating circuit 6, DC
Voltage generation circuit 9, A / D conversion circuit 4, and signal processing circuit 5
Has the same configuration as that of FIG. 12 described in the conventional example.

【0028】図6のOB積分値検出回路、補正データ演
算回路11、加減算回路12は図2で説明したものと同
様であるので、説明を省略する。
The OB integral value detection circuit, the correction data operation circuit 11, and the addition / subtraction circuit 12 in FIG. 6 are the same as those described in FIG.

【0029】図5に示す符号13は前記A/D変換器4
によりデジタル変換された映像信号のOBレベルと予め
定められた黒レベルとを比較して両者が一致するような
オフセット量を演算し、その演算結果にフィルタリング
を行い補正データを決定し、映像信号のOBレベルに対
して前記補正データを加算又は減算の補正を行うための
新OBレベル補正回路である。図2に示す符号14は前
記補正データ演算回路11によって演算された補正量に
フィルタリングを行い、補正データを決定するための補
正データ決定回路である。
The reference numeral 13 shown in FIG.
By comparing the OB level of the video signal digitally converted with the predetermined black level and calculating an offset amount such that the two coincide with each other, filtering the calculation result to determine correction data, This is a new OB level correction circuit for performing correction of adding or subtracting the correction data to the OB level. Reference numeral 14 shown in FIG. 2 denotes a correction data determination circuit for filtering the correction amount calculated by the correction data calculation circuit 11 and determining correction data.

【0030】次に具体的な動作について説明する。図5
の回路構成において、前記撮像素子のCCD1により出
力された映像信号は、前記S/H回路&AGC回路2に
入力され、ここで映像信号の画素素子毎の検出信号を連
続的な映像信号に変換して予め定められたゲインを持た
せる。前記S/H回路&AGC回路2から出力された映
像信号はコンデンサを通すことによって交流的に結合し
前記クランプ回路3に入力される。前記クランプ回路3
に入力された映像信号は、前記クランプ回路3において
前記クランプパルス発生回路6より出力されたクランプ
パルスで前記DC電圧生成回路9により生成された固定
電圧でクランプされる。クランプされた映像信号は前記
A/D変換器4に入力されデジタル信号に変換された
後、前記新OBレベル補正回路13に入力される。この
後前記新OBレベル検出回路13での処理について図6
のブロック図を用いて説明する。
Next, a specific operation will be described. FIG.
In the circuit configuration described above, the video signal output by the CCD 1 of the image sensor is input to the S / H circuit & AGC circuit 2, where the detection signal of each pixel element of the video signal is converted into a continuous video signal. To have a predetermined gain. The video signal output from the S / H circuit & AGC circuit 2 is AC-coupled by passing through a capacitor and input to the clamp circuit 3. The clamp circuit 3
Is clamped by the clamp voltage output from the DC voltage generation circuit 9 with the clamp pulse output from the clamp pulse generation circuit 6 in the clamp circuit 3. The clamped video signal is input to the A / D converter 4 and converted into a digital signal, and then input to the new OB level correction circuit 13. Thereafter, the processing in the new OB level detection circuit 13 is described with reference to FIG.
This will be described with reference to the block diagram of FIG.

【0031】前記新OBレベル補正回路13に入力され
たデジタル映像信号のうち一方は前記加減算回路12に
入力され、又、もう一方は前記OB積分値検出回路10
に入力される。前記OB積分値検出回路10では、映像
信号における前記撮像素子のCCD1のオプティカルブ
ラック部分に相応するY信号のオプティカルブラックレ
ベル(OBレベル)を1水平ライン、又は予めブラック
レベル検出素子として設定された間隔毎に積分し、OB
積分値を検出する。前記OB積分値検出回路19により
検出されたOB積分値は前記補正データ演算回路11に
より予め定められた黒レベルと比較され、このOB積分
値が予め定められた黒レベル19と一致するような補正
量が演算される。前記補正データ演算回路11により演
算された補正量は前記補正データ決定回路14に入力さ
れ、前記補正データ決定回路14により決定された補正
データと比較し、フィルタリングを行い補正データを決
定する。前記加減算回路12において前記新OBレベル
補正回路13に入力された映像信号のOBレベルに前記
補正データ決定回路14で決定した補正データを加算又
は減算され前記新OBレベル補正回路13から出力され
る。
One of the digital video signals input to the new OB level correction circuit 13 is input to the addition / subtraction circuit 12, and the other is the OB integration value detection circuit 10.
Is input to In the OB integrated value detection circuit 10, the optical black level (OB level) of the Y signal corresponding to the optical black portion of the CCD 1 of the image pickup device in the video signal is set to one horizontal line or an interval previously set as a black level detection device. Integrate every time, OB
Detect the integral value. The OB integrated value detected by the OB integrated value detecting circuit 19 is compared with a predetermined black level by the correction data calculating circuit 11, and a correction is made so that the OB integrated value matches the predetermined black level 19. The quantity is calculated. The correction amount calculated by the correction data calculation circuit 11 is input to the correction data determination circuit 14 and is compared with the correction data determined by the correction data determination circuit 14 to perform filtering and determine correction data. The addition / subtraction circuit 12 adds or subtracts the correction data determined by the correction data determination circuit 14 to or from the OB level of the video signal input to the new OB level correction circuit 13, and outputs the result from the new OB level correction circuit 13.

【0032】結果的に前記信号処理回路5に入力される
映像信号のOBレベルは一定に保たれる。
As a result, the OB level of the video signal input to the signal processing circuit 5 is kept constant.

【0033】次に前記補正データ決定回路14の具体的
な処理を図7のフローチャートを用いて説明する。
Next, specific processing of the correction data determination circuit 14 will be described with reference to the flowchart of FIG.

【0034】まず、前記補正データ演算回路11により
演算された補正量Xと前記加減算回路12に入力してい
る補正データ検出回路14の補正データYとが等しいか
どうか判断する(S1)。等しい場合にはステップS6
へ移行する。等しくない場合には、前記補正データ演算
回路11により演算された補正量Xと前記加減算回路1
2に入力している補正データ検出回路14の補正データ
Yとの差が2以上あるかどうか判断する(S2)。差が
2以上ある場合はステップS8にて補正データYに1を
加算して前記補正データ演算回路11により演算された
補正量Xと補正データYを近づける。差が2に至らなけ
れば、前記補正データ演算回路11により演算された補
正量Xと前記加減算回路11に入力している補正データ
Yとの差が2以上あるかどうか判断する(S3)。差が
2以上ある場合はステップ7にて補正データYから1を
減算して前記補正データ演算回路11により演算された
補正量Xと補正データYを近づける。差が2に至らなけ
れば、前記補正データ演算回路11により演算された補
正量Xと前記加減算回路11に入力している補正データ
Yとの差が−1又は+1の場合であることとなる。
First, it is determined whether the correction amount X calculated by the correction data calculation circuit 11 is equal to the correction data Y of the correction data detection circuit 14 input to the addition / subtraction circuit 12 (S1). If equal, step S6
Move to. If they are not equal, the correction amount X calculated by the correction data calculation circuit 11 and the addition / subtraction circuit 1
It is determined whether there is a difference of 2 or more from the correction data Y of the correction data detection circuit 14 input to 2 (S2). If there is a difference of 2 or more, 1 is added to the correction data Y in step S8 to bring the correction amount X calculated by the correction data calculation circuit 11 close to the correction data Y. If the difference does not reach 2, it is determined whether or not the difference between the correction amount X calculated by the correction data calculation circuit 11 and the correction data Y input to the addition / subtraction circuit 11 is 2 or more (S3). If the difference is 2 or more, 1 is subtracted from the correction data Y in step 7 to bring the correction amount X calculated by the correction data calculation circuit 11 closer to the correction data Y. If the difference does not reach 2, it means that the difference between the correction amount X calculated by the correction data calculation circuit 11 and the correction data Y input to the addition / subtraction circuit 11 is -1 or +1.

【0035】ここで、補正データ決定回路14内のある
周期でカウントするカウンターTが補正量Xが安定する
予め定められた所定時間Zよりも長いかどうか判断する
(S4)。短い場合(Z>T)はステップS9に移行
し、カウンターTを1つ増やす。長い場合、前記補正デ
ータ演算回路11により演算された補正データXを前記
加減算回路12に入力している補正データYに入力する
(S5)。つぎに、カウンターTを0にリセットする
(S6)。この図7に示すフローチャートにより補正デ
ータ決定回路14二より決定された補正データの変化を
図8に示す。補正データ演算回路11の補正量Xにより
タイミング毎にKとK+1の値が繰り返し出力されるの
に対し、補正データ決定回路13の出力である補正デー
タYはいずれのタイミングでもKの値に補正され、温度
や環境変化に影響されない一定レベルが出力されるの
で、加減算回路12による加減算比も一定となり、揺ら
ぎのない高品質の映像信号がえられる。
Here, it is determined whether or not the counter T counting in a certain cycle in the correction data determination circuit 14 is longer than a predetermined time Z in which the correction amount X is stabilized (S4). If it is shorter (Z> T), the process proceeds to step S9, and the counter T is increased by one. If it is long, the correction data X calculated by the correction data calculation circuit 11 is input to the correction data Y input to the addition / subtraction circuit 12 (S5). Next, the counter T is reset to 0 (S6). FIG. 8 shows a change in the correction data determined by the correction data determination circuit 142 according to the flowchart shown in FIG. While the values of K and K + 1 are repeatedly output at each timing based on the correction amount X of the correction data calculation circuit 11, the correction data Y output from the correction data determination circuit 13 is corrected to the K value at any timing. , A constant level which is not affected by temperature and environmental changes is output, so that the addition / subtraction ratio by the addition / subtraction circuit 12 is also constant, and a high-quality video signal without fluctuation is obtained.

【0036】[第3の実施形態]本発明の第3の実施形
態を図9のブロック図を用いて以下に説明する。第3の
実施形態のうち、図16の従来例と同様の動作をするア
イリス26、CCD1R,1G,1B,CDS/AGC
回路2R,2G,2B,クランプ回路3R,3G,3
B,及びA/D変換回路4R,4G,4Bの説明を省略
し、デジタル信号処理回路6について説明する。
[Third Embodiment] A third embodiment of the present invention will be described below with reference to the block diagram of FIG. In the third embodiment, an iris 26, CCDs 1R, 1G, 1B, CDS / AGC which operate in the same manner as the conventional example of FIG.
Circuits 2R, 2G, 2B, clamp circuits 3R, 3G, 3
Description of the B and A / D conversion circuits 4R, 4G, 4B will be omitted, and the digital signal processing circuit 6 will be described.

【0037】デジタル信号処理回路6に入力されたRG
B信号は、LPF7R,7G,7Bで信号処理に必要な
帯域に制限され、OBレベル補正回路20R,20G,
20Bに入力される。前記OBレベル補正回路20R,
20G,20Bでは映像信号の黒部分に相当するOBレ
ベルが補正され、図10において、入力されたそれぞれ
のデジタル映像信号は加減算回路12に入力され、又も
う一方はOB積分値検出回路10に入力される。前記O
B積分値検出回路10では映像信号のオプティカルブラ
ック部期間に相応する各信号のオプティカルブラックレ
ベル(OBレベル)を予め設定された間隔毎に積分し、
その積分値を検出する。前記OB積分値検出回路10に
より検出されたOB積分値は補正データ演算回路14に
より定められた黒レベル19と比較され、このOB積分
値が定められた黒レベル19と一致するような補正デー
タが演算される。演算の結果は前記加減算回路12に導
かれる。前記加減算回路12において入力された各映像
信号のOBレベルに前記各補正データ演算回路11で演
算した補正データを加算又は減算され出力され、各映像
信号のOBレベルは一定に保たれる。OBレベル補正回
路20R,20G,20Bより出力された映像信号は、
加算回路23で所定の加算比で加算され輝度信号が得ら
れる。その後APC回路15で高域補正がされて、γ補
正回路21でγ補正がなされた後、後段の映像信号処理
回路22に導びかれ所定の信号処理が施され、映像信号
として出力される。
RG input to the digital signal processing circuit 6
The B signal is limited to a band required for signal processing by LPFs 7R, 7G, and 7B, and the OB level correction circuits 20R, 20G,
20B. The OB level correction circuit 20R,
In 20G and 20B, the OB level corresponding to the black portion of the video signal is corrected. In FIG. 10, each input digital video signal is input to the addition / subtraction circuit 12, and the other is input to the OB integration value detection circuit 10. Is done. Said O
The B integral value detection circuit 10 integrates the optical black level (OB level) of each signal corresponding to the optical black period of the video signal at predetermined intervals,
The integrated value is detected. The OB integrated value detected by the OB integrated value detection circuit 10 is compared with a black level 19 determined by the correction data calculation circuit 14, and correction data such that the OB integrated value matches the determined black level 19 is obtained. Is calculated. The result of the operation is led to the addition / subtraction circuit 12. The correction data calculated by each of the correction data calculation circuits 11 is added to or subtracted from the OB level of each video signal input to the addition / subtraction circuit 12, and is output. The OB level of each video signal is kept constant. The video signals output from the OB level correction circuits 20R, 20G, and 20B are:
An addition circuit 23 adds the signals at a predetermined addition ratio to obtain a luminance signal. Thereafter, the high frequency correction is performed by the APC circuit 15 and the gamma correction is performed by the gamma correction circuit 21. Then, the signal is guided to the video signal processing circuit 22 in the subsequent stage, subjected to predetermined signal processing, and output as a video signal.

【0038】また、OBレベル補正回路20R,20
G,20Bのもう一方の出力は、加算回路27で所定の
加算比で加算された後、アイリス制御回路24へ入力さ
れ、前記アイリス制御回路24において、入力信号レベ
ルに応じて絞りの開度を決めるための制御信号を発生す
る。
The OB level correction circuits 20R, 20R
The other outputs of G and 20B are added at a predetermined addition ratio by an adder circuit 27, and then input to an iris control circuit 24. In the iris control circuit 24, the aperture of the diaphragm is adjusted according to the input signal level. Generate a control signal to determine.

【0039】以上説明した本実施形態によれば、例えば
暗電流、AGCゲインの変化、クランプDC電圧の変動
などの理由によりOBレベルが変化しても、各信号の変
動分Δobは信号の加算比の分だけ抑圧されることにな
り、アイリス駆動回路に送られる制御データは各チャン
ネルのOBレベルのばらつきの影響が少なくなる。
According to the above-described embodiment, even if the OB level changes due to, for example, a change in the dark current, a change in the AGC gain, or a change in the clamp DC voltage, the change Δob of each signal is equal to the signal addition ratio. And the control data sent to the iris drive circuit is less affected by variations in the OB level of each channel.

【0040】[第4の実施形態]本発明の第4の実施形
態を図11のブロック図を用いて以下に説明する。図1
1のLPF7R,7G,7B及びOBレベル補正回路2
0R,20G,20Bまで、APC回路15、γ補正回
路21,映像信号補正回路22,アイリス制御回路24
までは従来例で説明した図16の同番号を付したブロッ
クと同じであり説明は省略する。
[Fourth Embodiment] A fourth embodiment of the present invention will be described below with reference to the block diagram of FIG. FIG.
1 LPF 7R, 7G, 7B and OB level correction circuit 2
Up to 0R, 20G, and 20B, the APC circuit 15, the gamma correction circuit 21, the video signal correction circuit 22, the iris control circuit 24
Up to this point, the blocks are the same as those in FIG.

【0041】次に、具体的な説明についてもこれまでの
実施形態についての説明で明かなため、本第4の実施形
態に特有な部分について説明する。デジタル信号処理回
路6に入力された映像信号は、LPF7R,7G,7B
で帯域制限され、OBレベル補正回路20R,20G,
20Bに入力される。前記OBレベル補正回路20R,
20G,20Bでは映像信号の黒部分に相当するOBレ
ベルが補正され、図10において、入力されたそれぞれ
のデジタル映像信号は加減算回路12に入力され、又も
う一方はOB積分値検出回路10に入力される。前記O
B積分値検出回路10では映像信号のオプティカルブラ
ック部期間に相応する各信号のオプティカルブラックレ
ベル(OBレベル)を予め設定された間隔毎に積分し、
その積分値を検出する。前記OB積分値検出回路10に
より検出されたOB積分値は補正データ演算回路11に
より定められた黒レベル19と比較され、このOB積分
値が定められた黒レベル19と一致するような補正デー
タが演算される。演算の結果は前記加減算回路12に導
かれる。前記加減算回路12において入力された各映像
信号のOBレベルに前記各補正データ演算回路11で演
算した補正データを加算又は減算され出力され、温度、
湿度等の環境変化で入力のOBレベルが変動しても、各
映像信号のOBレベルは一定に保たれる。OBレベル補
正回路20R,20G,20Bより出力された映像信号
は、加算回路23で所定の加算比で加算され輝度信号が
得られる。その後APC回路15で高域補正がされて、
γ補正回路21でγ補正がなされた後、後段の映像信号
処理回路22に導びかれ所定の信号処理が施され、映像
信号として出力される。
Next, a specific description will be clear in the description of the above-described embodiments, and therefore, a part unique to the fourth embodiment will be described. The video signals input to the digital signal processing circuit 6 are LPFs 7R, 7G, 7B
OB level correction circuits 20R, 20G,
20B. The OB level correction circuit 20R,
In 20G and 20B, the OB level corresponding to the black portion of the video signal is corrected. In FIG. 10, each input digital video signal is input to the addition / subtraction circuit 12, and the other is input to the OB integration value detection circuit 10. Is done. Said O
The B integral value detection circuit 10 integrates the optical black level (OB level) of each signal corresponding to the optical black period of the video signal at predetermined intervals,
The integrated value is detected. The OB integrated value detected by the OB integrated value detecting circuit 10 is compared with the black level 19 determined by the correction data calculating circuit 11, and correction data such that the OB integrated value matches the determined black level 19 is obtained. Is calculated. The result of the operation is led to the addition / subtraction circuit 12. The correction data calculated by the correction data calculation circuit 11 is added to or subtracted from the OB level of each video signal input by the addition / subtraction circuit 12 and output.
Even if the input OB level fluctuates due to environmental changes such as humidity, the OB level of each video signal is kept constant. The video signals output from the OB level correction circuits 20R, 20G, and 20B are added by an addition circuit 23 at a predetermined addition ratio to obtain a luminance signal. After that, high frequency correction is performed by the APC circuit 15,
After the γ correction is performed by the γ correction circuit 21, the γ correction is performed by the video signal processing circuit 22 in the subsequent stage to perform predetermined signal processing and output as a video signal.

【0042】加算回路23のもう一方の出力は直接アイ
リス制御回路24に入力される。前記アイリス制御回路
24において入力信号レベルに応じて絞りの制御信号を
発生する。
The other output of the adding circuit 23 is directly input to the iris control circuit 24. The iris control circuit 24 generates an aperture control signal according to the input signal level.

【0043】以上説明した本実施形態によれば、例えば
暗電流、AGCゲインの変化、クランプDC電圧の変動
などに理由によりOBレベルが変化しても、各信号の変
動分Δobは信号の加算比の分だけ抑圧されることにな
り、アイリス駆動回路に送られる制御データは各チャン
ネルのOBレベルのばらつきの影響が少なくなる。さら
に加算回路を共通としたため、第3の実施形態に比べ構
成が簡単になる。
According to the present embodiment described above, even if the OB level changes due to, for example, a change in the dark current, AGC gain, or a change in the clamp DC voltage, the change Δob of each signal is equal to the signal addition ratio. And the control data sent to the iris drive circuit is less affected by variations in the OB level of each channel. Further, since the addition circuit is shared, the configuration is simpler than that of the third embodiment.

【0044】上記第3,第4の実施形態で説明したアイ
リス制御回路への入力信号は第1,第2実施形態で説明
したOBレベルを一定としたOB積分制御回路の出力信
号を入力することで、さらにアイリス制御を適切にでき
ることは勿論である。
As the input signal to the iris control circuit described in the third and fourth embodiments, the output signal of the OB integration control circuit having a constant OB level described in the first and second embodiments is input. It goes without saying that the iris control can be further appropriately performed.

【0045】[0045]

【発明の効果】以上説明したように、本発明によれば、
たとえクランプパルスによるキズがOB部分に載ったと
しても、そのキズの前後の部分においてOB積分の動作
をしないので得られるデータにはキズの影響が入らず、
従って正しい黒レベルの積分データがえられ、正確な黒
レベル補正が行われる。
As described above, according to the present invention,
Even if a flaw caused by the clamp pulse appears on the OB part, the data obtained is not affected by the flaw because the OB integration operation is not performed before and after the flaw.
Therefore, correct black level integration data is obtained, and accurate black level correction is performed.

【0046】また、本発明によれば、たとえY信号のD
C電圧が変動した場合に前記補正データ演算回路11に
よる演算結果が図8の補正量Xで示すように周期的に繰
り返すような補正量が生成される場合においても、図8
の補正データYで示すような補正データYを生成し、信
号処理を行うにあたり映像信号のOBレベルが周期的に
変動することなく安定した映像信号を得ることが可能と
なる。
According to the present invention, even if the D signal of the Y signal
Even when a correction amount is generated such that the calculation result by the correction data calculation circuit 11 periodically repeats as shown by the correction amount X in FIG. 8 when the C voltage fluctuates, FIG.
When the signal processing is performed, a stable video signal can be obtained without periodically changing the OB level of the video signal.

【0047】さらに、温度等の環境変化によって、例え
ば暗電流、AGCゲインの変化、クランプDC電圧の変
動などに理由により、OBレベルが変化しても、特にカ
ラー3色の各信号の変動分Δobは信号の加算比の分だ
け抑圧されることになり、アイリス駆動回路に送られる
制御データは各色チャンネルのOBレベルのばらつきの
影響が少なくなる。さらに加算回路を共通としたときに
は回路構成を簡略化できることを加えて、さらに高品質
の映像信号を得ることができる。
Furthermore, even if the OB level changes due to a change in environment such as temperature due to, for example, a change in dark current, an AGC gain, a change in the clamp DC voltage, etc., a change Δob of each signal of the three colors in particular. Is suppressed by the sum of the signals, and the control data sent to the iris drive circuit is less affected by the variation in the OB level of each color channel. Further, when a common addition circuit is used, the circuit configuration can be simplified, and furthermore, a higher quality video signal can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による第1実施形態の撮像装置のブロッ
ク図である。
FIG. 1 is a block diagram of an imaging apparatus according to a first embodiment of the present invention.

【図2】本発明のOBレベル補正回路8のブロック図で
ある。
FIG. 2 is a block diagram of an OB level correction circuit 8 according to the present invention.

【図3】本発明による第1実施形態の動作を説明するた
めの波形図である。
FIG. 3 is a waveform chart for explaining the operation of the first embodiment according to the present invention.

【図4】本発明によるOB積分制御回路7とそのフロー
チャートの一例である。
FIG. 4 is an example of an OB integration control circuit 7 according to the present invention and its flowchart.

【図5】本発明による第2実施形態の撮像装置のブロッ
ク図である。
FIG. 5 is a block diagram of an imaging device according to a second embodiment of the present invention.

【図6】本発明の新OBレベル補正回路13のブロック
図である。
FIG. 6 is a block diagram of a new OB level correction circuit 13 of the present invention.

【図7】本発明による第2実施形態の撮像装置の動作を
示すフローチャートである。
FIG. 7 is a flowchart illustrating an operation of the imaging apparatus according to the second embodiment of the present invention.

【図8】本発明による第2実施形態の動作状況を示すグ
ラフである。
FIG. 8 is a graph showing an operation state of the second embodiment according to the present invention.

【図9】本発明の第3実施形態の構成を示すのブロック
図である。
FIG. 9 is a block diagram showing a configuration of a third embodiment of the present invention.

【図10】本発明のOBレベル補正回路20R,20
G,20Bのブロック図である。
FIG. 10 shows OB level correction circuits 20R and 20 of the present invention.
It is a block diagram of G and 20B.

【図11】本発明の第4実施形態の構成を示すのブロッ
ク図である。
FIG. 11 is a block diagram showing a configuration of a fourth embodiment of the present invention.

【図12】第1の従来例の撮像装置によるブロック図で
ある。
FIG. 12 is a block diagram of a first conventional imaging apparatus.

【図13】第1の従来例のクランプ回路図とブロック図
である。
FIG. 13 is a clamp circuit diagram and a block diagram of a first conventional example.

【図14】第1の従来例のOBレベル補正回路18のブ
ロック図である。
FIG. 14 is a block diagram of an OB level correction circuit 18 of the first conventional example.

【図15】本発明による第2実施形態に対応する従来例
の動作状況を示すグラフである。
FIG. 15 is a graph showing an operation state of a conventional example corresponding to the second embodiment according to the present invention.

【図16】第2の従来例の撮像装置によるブロック図で
ある。
FIG. 16 is a block diagram of a second conventional imaging apparatus.

【図17】第2の従来例のOBレベル補正回路20のブ
ロック図である。
FIG. 17 is a block diagram of an OB level correction circuit 20 of a second conventional example.

【図18】第2の従来例によるクランプパルスとOB部
分のクランプによるキズとOB積分制御回路から出力さ
れるゲート信号の関係図である。
FIG. 18 is a diagram showing a relationship between a clamp pulse according to a second conventional example, a flaw caused by clamping of an OB portion, and a gate signal output from an OB integration control circuit.

【符号の説明】[Explanation of symbols]

1 CCD 2 S/H回路&AGC回路 3 クランプ回路 4 A/D変換回路 5 信号処理回路 6 クランプパルス生成回路 7 OB積分制御回路 8,20 OBレベル補正回路 9 DC電圧生成回路 10 OB積分値検出回路 11 補正データ演算回路 12 加減算回路 13 ゲート回路 14 補正データ検出回路 19 黒レベル 21 γ補正回路 22 映像信号処理回路 23 加算回路 24 アイリス制御回路 25 アイリス駆動装置 26 アイリス Reference Signs List 1 CCD 2 S / H circuit & AGC circuit 3 Clamp circuit 4 A / D conversion circuit 5 Signal processing circuit 6 Clamp pulse generation circuit 7 OB integration control circuit 8, 20 OB level correction circuit 9 DC voltage generation circuit 10 OB integration value detection circuit REFERENCE SIGNS LIST 11 correction data arithmetic circuit 12 addition / subtraction circuit 13 gate circuit 14 correction data detection circuit 19 black level 21 γ correction circuit 22 video signal processing circuit 23 addition circuit 24 iris control circuit 25 iris drive device 26 iris

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 CCDのオプティカルブラック部分に相
応する信号を固定のDC電圧にクランプするためのクラ
ンプ手段と、前記固定のDC電圧を生成するための固定
DC電圧生成手段と、前記固定のDC電圧信号のオプテ
ィカルブラックレベル(OBレベル)を予め設定された
間隔毎にOB積分しそのOB積分値を検出するためのO
B積分値検出手段と、前記OB積分をある一定の期間非
有効とするOB積分制御手段と、前記OB積分値検出手
段によって検出されたOB積分値と予め定められた黒レ
ベルとを比較して両者が一致するような補正量を演算す
るための補正データ演算手段と、映像信号のOBレベル
に対して前記補正データ演算手段によって得られた補正
データを加算又は減算するための加減算手段とを備えた
ことを特徴とする撮像装置。
1. A clamp means for clamping a signal corresponding to an optical black portion of a CCD to a fixed DC voltage, a fixed DC voltage generating means for generating the fixed DC voltage, and the fixed DC voltage. O for integrating the optical black level (OB level) of the signal at predetermined intervals and detecting the OB integrated value
B integrated value detecting means, OB integral controlling means for disabling the OB integral for a certain period of time, and comparing the OB integrated value detected by the OB integrated value detecting means with a predetermined black level. A correction data calculating means for calculating a correction amount such that the two coincide with each other; and an adding / subtracting means for adding or subtracting the correction data obtained by the correction data calculating means to or from the OB level of the video signal. An imaging device characterized in that:
【請求項2】 請求項1に記載の撮像装置において、前
記予め設定された間隔毎は前記CCDのオプティカルブ
ラック部分が前記CCDに繰り返し設定されたオプティ
カルブラック画素の間隔毎とし、前記OB積分制御手段
はクランプ手段に供給されるクランプパルスのエッジ部
分を前記一定の期間非有効とすることを特徴とする撮像
装置。
2. The OB integration control means according to claim 1, wherein said predetermined interval is an optical black portion of said CCD at intervals of optical black pixels repeatedly set in said CCD. Wherein the edge portion of the clamp pulse supplied to the clamp means is made ineffective for the predetermined period.
【請求項3】 CCDのオプティカルブラック部分に相
応するY信号を固定のDC電圧にクランプするためのク
ランプ手段と、前記固定のDC電圧を生成するための固
定DC電圧生成手段と、前記固定のDC電圧信号のオプ
ティカルブラックレベル(OBレベル)を予め設定され
た間隔毎にOB積分しそのOB積分値を検出するための
OB積分値検出手段と、前記OB積分値検出手段によっ
て検出されたOB積分値と予め定められた黒レベルとを
比較して両者が一致するような補正量を演算するための
補正量演算手段と、前記補正量演算手段によって演算さ
れた補正量にフィルタリングを行い補正データを決定す
るための補正データ決定手段と、映像信号のOBレベル
に対して前記補正データ決定手段によって決定された補
正データを加算又は減算するための加減算手段と、を備
えたことを特徴とする撮像装置。
3. Clamping means for clamping a Y signal corresponding to an optical black portion of a CCD to a fixed DC voltage; fixed DC voltage generating means for generating the fixed DC voltage; OB integral value detection means for OB-integrating the optical black level (OB level) of the voltage signal at predetermined intervals and detecting the OB integral value, and OB integral value detected by the OB integral value detection means And a predetermined black level, and a correction amount calculating means for calculating a correction amount such that the two coincide with each other. Filtering is performed on the correction amount calculated by the correction amount calculating means to determine correction data. Correction data determining means for adding the correction data determined by the correction data determining means to the OB level of the video signal, or An imaging apparatus comprising: an addition / subtraction unit for performing subtraction.
【請求項4】 請求項3に記載の撮像装置において、前
記補正量のフィルタリングは補正量が前記クランプ回路
に供給されるクランプパルスの周期の少なくとも2倍期
間の変化を抑制することを特徴とする撮像装置。
4. The imaging apparatus according to claim 3, wherein the filtering of the correction amount suppresses a change in the correction amount during a period at least twice as long as a cycle of a clamp pulse supplied to the clamp circuit. Imaging device.
【請求項5】 絞りと、前記絞りを駆動するアイリス駆
動手段と、前記絞りの開閉を制御するアイリス制御手段
と、複数の撮像素子、及び複数の撮像素子の出力信号を
クランプする複数のクランプ手段と、前記クランプ手段
によりクランプされた映像信号をデジタルデータに変換
する複数のA/D変換器と、前記A/D変換器によりデ
ジタルデータに変換された複数の映像信号のそれぞれの
黒に相当する部分のレベルを積分しその値を検出する複
数の検出手段と、前記検出手段によって検出された積分
値と予め定められたレベルとを比較し補正量を演算する
複数の補正データ演算手段と、複数のそれぞれの映像信
号に対して前記複数の補正データ演算手段によって得ら
れた複数の補正データを加算又は減算するための複数の
加減算手段とを備えた撮像装置において、 前記アイリス制御手段に入力される信号は前記複数の映
像信号にそれぞれ対応した複数の補正データのある一定
の比によって得られる信号に基づいた補正信号であるこ
とを特徴とする撮像装置。
5. An iris, iris driving means for driving the iris, iris control means for controlling opening and closing of the iris, a plurality of image sensors, and a plurality of clamp means for clamping output signals of the plurality of image sensors. A plurality of A / D converters for converting the video signal clamped by the clamp means into digital data; and a plurality of video signals converted to digital data by the A / D converter, each corresponding to black. A plurality of detecting means for integrating the level of the portion and detecting the value; a plurality of correction data calculating means for comparing the integrated value detected by the detecting means with a predetermined level to calculate a correction amount; A plurality of addition / subtraction means for adding or subtracting a plurality of correction data obtained by the plurality of correction data calculation means to each of the video signals. The signal input to the iris control means is a correction signal based on a signal obtained by a certain ratio of a plurality of correction data respectively corresponding to the plurality of video signals. apparatus.
【請求項6】 請求項5に記載の撮像装置において、前
記複数のクランプ手段は、R,G,Bの3色カラー用の
クランプ手段であり、前記アイリス制御手段に入力され
る信号は前記加減算手段の出力を加算する加算手段の出
力を前記複数の映像信号とすることを特徴とする撮像装
置。
6. The image pickup apparatus according to claim 5, wherein the plurality of clamps are clamps for three colors of R, G, and B, and a signal input to the iris control is the addition / subtraction. An image pickup apparatus, wherein the output of the adding means for adding the outputs of the means is the plurality of video signals.
JP33539896A 1996-12-16 1996-12-16 Imaging device Expired - Fee Related JP3825850B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33539896A JP3825850B2 (en) 1996-12-16 1996-12-16 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33539896A JP3825850B2 (en) 1996-12-16 1996-12-16 Imaging device

Publications (2)

Publication Number Publication Date
JPH10174002A true JPH10174002A (en) 1998-06-26
JP3825850B2 JP3825850B2 (en) 2006-09-27

Family

ID=18288105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33539896A Expired - Fee Related JP3825850B2 (en) 1996-12-16 1996-12-16 Imaging device

Country Status (1)

Country Link
JP (1) JP3825850B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681667B1 (en) * 2005-04-29 2007-02-09 매그나칩 반도체 유한회사 Cmos image sensor having auto black level compensation function and method for compensation of auto black level thereof
US8130288B2 (en) 2005-07-15 2012-03-06 Mitsubishi Denki Kabushiki Kaisha Image processing apparatus
US8269863B2 (en) 2006-10-24 2012-09-18 Sony Corporation Solid-state image pickup device and image pickup apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681667B1 (en) * 2005-04-29 2007-02-09 매그나칩 반도체 유한회사 Cmos image sensor having auto black level compensation function and method for compensation of auto black level thereof
US8130288B2 (en) 2005-07-15 2012-03-06 Mitsubishi Denki Kabushiki Kaisha Image processing apparatus
US8269863B2 (en) 2006-10-24 2012-09-18 Sony Corporation Solid-state image pickup device and image pickup apparatus

Also Published As

Publication number Publication date
JP3825850B2 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
US7508422B2 (en) Image sensing apparatus comprising a logarithmic characteristic area and a linear characteristic area
US7358993B2 (en) Digital still camera apparatus, video camera apparatus, and information terminal apparatus
JP4636895B2 (en) Electronic camera
JP3636046B2 (en) Pixel defect detection method for solid-state image sensor and imaging device using the method
JPH08265605A (en) Image pickup device
JPH10174002A (en) Imaging device
JP2005175682A (en) Imaging apparatus
JP2007214772A (en) Image signal processing apparatus
JP2007158579A (en) Imaging apparatus
JP2002320142A (en) Solid-state imaging device
JP2008060779A (en) Video signal processing apparatus and video signal processing method
JP3796421B2 (en) Imaging apparatus and imaging method
JP2003143493A (en) Electronic camera, adjusting method therefor, and adjusting value setting program thereof
JP4439841B2 (en) Imaging apparatus and image processing method thereof
JP2007104222A (en) Imaging apparatus and imaging method
JPH09247552A (en) Signal processing circuit for solid-state image pickup device
JP2003153092A (en) Imaging device
JP4437940B2 (en) Television camera
JP2004088544A (en) Auto iris lens controller of video camera
JP2000184290A (en) Solid-state image pickup device
JP2004336242A (en) Correction apparatus
JP2021176218A (en) Imaging apparatus
JP2003224778A (en) Image pickup device and image pickup method
JP3099863B2 (en) Aperture control circuit
JP3417576B2 (en) Imaging device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees