JPH10164364A - Image reader - Google Patents

Image reader

Info

Publication number
JPH10164364A
JPH10164364A JP8324928A JP32492896A JPH10164364A JP H10164364 A JPH10164364 A JP H10164364A JP 8324928 A JP8324928 A JP 8324928A JP 32492896 A JP32492896 A JP 32492896A JP H10164364 A JPH10164364 A JP H10164364A
Authority
JP
Japan
Prior art keywords
data
bit
white reference
image
reference data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8324928A
Other languages
Japanese (ja)
Inventor
Tatsuya Ishigaki
達哉 石垣
Mamoru Nobue
守 信江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8324928A priority Critical patent/JPH10164364A/en
Publication of JPH10164364A publication Critical patent/JPH10164364A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a memory, to use the multiplier of a small input signal number and to simplify a shading correction circuit by making the arithmetic operations of the integer part and decimal part of white reference data be independent. SOLUTION: In a white reference data memory 9, the data of reading a white rference original are stored beforehand. The white reference data are read synchronized with the read of an original and inputted to an address part of an arithmetic LUT 14. In the arithmetic LUT 14, LUT data for reciprocating the white reference data and converting them to bit constitution for expressing the integer part by one bit are stored beforehand. A most significant bit for indicating the integer part of the white reference data is inputted to a bit shift circuit 15 as a shift signal and the circuit shifts input image data to the left for one bit by the state of the shift signal. In the meantime, remaining signals excluding the most significant bit are inputted to the multiplier 16 and multiplied with input image signals, an arithmetic result is added with the output of the bit shift circuit 15 in an adder 17 and a shading correction arithmetic operation is completed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタル複写
機、イメージスキャナ、ファクシミリなどに使用される
シェーディング補正機能を有する画像読取装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus having a shading correction function used for a digital copying machine, an image scanner, a facsimile, and the like.

【0002】[0002]

【従来の技術】従来、1次元イメージセンサを用いた画
像読取装置では、原稿を照射する光源ランプの配光特性
や経時的光量変動、イメージセンサのもつ複数の受光素
子間の感度ばらつき、さらには光学系の特性等の影響で
シェーディング歪が存在し、読取った画像の劣化を引き
起こす主要因となっていた。
2. Description of the Related Art Conventionally, in an image reading apparatus using a one-dimensional image sensor, a light distribution characteristic of a light source lamp for irradiating a document, a change in light quantity with time, a sensitivity variation among a plurality of light receiving elements of the image sensor, and Shading distortion exists due to the influence of the characteristics of the optical system and the like, and has been a main factor causing deterioration of the read image.

【0003】原稿画像を高画質で読取る為にはこの歪に
よる劣化を補正する、いわゆるシェーディング補正は必
須の画像処理である。
In order to read a document image with high image quality, so-called shading correction for correcting deterioration due to this distortion is essential image processing.

【0004】図4は、1次元イメージセンサを用いた画
像読取装置で画像読取りからシェーディング補正を行う
までの一般的なデジタル補正処理のブロック図を示した
ものである。
FIG. 4 is a block diagram of a general digital correction process from image reading to shading correction by an image reading apparatus using a one-dimensional image sensor.

【0005】図4において、光源ランプ1が原稿2を照
射しその反射光が1次元イメージセンサ3に入射して光
電変換され、アナログの電気信号となる。
In FIG. 4, a light source lamp 1 irradiates an original 2 and its reflected light enters a one-dimensional image sensor 3 and is photoelectrically converted into an analog electric signal.

【0006】光電変換された画像は信号増幅器4で増幅
された後、A/D変換器5に入力されディジタル信号に
変換される。
[0006] The photoelectrically converted image is amplified by a signal amplifier 4 and then input to an A / D converter 5 to be converted into a digital signal.

【0007】その後暗オフセット除去回路6で黒基準デ
ータメモリ7に予め格納されている黒基準データを原稿
2の読取りデータから減算して暗オフセット除去を行
い、シェーディング補正回路8で白基準データメモリ9
に格納されている白基準データを用いてシェーディング
補正を行った後、次段の処理ブロックに送られる。
Thereafter, the dark offset removal circuit 6 subtracts the black reference data previously stored in the black reference data memory 7 from the read data of the document 2 to remove the dark offset, and the shading correction circuit 8 executes the white reference data memory 9.
After performing shading correction using the white reference data stored in the processing block, the data is sent to the next processing block.

【0008】実際にはシェーディング補正を行うための
前準備として、黒基準データ及び白基準データの取得が
必要である。
In practice, it is necessary to acquire black reference data and white reference data as preparation for shading correction.

【0009】すなわち、イメージセンサに光信号が入射
されない状態で発生する暗電流や、画像信号の回路系で
生じるオフセットノイズ等を除去するため、予めイメー
ジセンサに光信号が入射されない状態でのイメージセン
サからの出力電気信号を黒基準データとして黒基準デー
タメモリに格納しておき、また、白基準原稿を読取った
データを白基準データとして白基準データメモリに格納
しておく。
That is, in order to remove a dark current generated when no optical signal is incident on the image sensor and an offset noise generated in a circuit system of the image signal, the image sensor in a state where no optical signal is incident on the image sensor in advance. Is stored in a black reference data memory as black reference data, and data obtained by reading a white reference document is stored in a white reference data memory as white reference data.

【0010】白基準データメモリに格納する際に前記黒
基準データを暗オフセット除去回路で減じておく事は言
うまでもない。
It goes without saying that the black reference data is reduced by the dark offset removing circuit when storing the black reference data in the white reference data memory.

【0011】また黒基準データ及び白基準データを取得
する際種々のノイズ等によるエラーを低減するため、基
準データ生成回路10でノイズ低減処理を行っている。
In order to reduce errors due to various kinds of noise when acquiring black reference data and white reference data, the reference data generation circuit 10 performs a noise reduction process.

【0012】以上をまとめると、シェーディング補正の
演算式は、
To summarize the above, the arithmetic expression for shading correction is:

【0013】[0013]

【数1】 (Equation 1)

【0014】に示す通りである。(数1)において、各
データは入力画像データの主走査方向の座標位置が対応
している。
As shown in FIG. In (Equation 1), each data corresponds to the coordinate position of the input image data in the main scanning direction.

【0015】図5は図4のシェーディング補正回路8及
びその周辺を詳細に表わしたブロック図である。
FIG. 5 is a block diagram showing in detail the shading correction circuit 8 of FIG. 4 and its periphery.

【0016】図5において、白基準データメモリ9に格
納されている白基準データはシェーディング演算が乗算
のみで実行できるようデータ変換器11で値を変換し、
白補正データとして乗算器12の一方に入力される。
In FIG. 5, the value of the white reference data stored in the white reference data memory 9 is converted by the data converter 11 so that the shading operation can be executed only by multiplication.
The white correction data is input to one of the multipliers 12.

【0017】他方の入力は原稿の読取りデータである。
乗算の結果が目標とする白濃度レベルを超過した場合は
クリップ回路13で目標の白濃度レベルにクリップす
る。
The other input is original read data.
When the result of the multiplication exceeds the target white density level, the clipping circuit 13 clips to the target white density level.

【0018】周知の通り、シェーディング演算は画像デ
ータを白基準データで除算し正規化する事だが、ハード
ウエアで構成する場合には白基準データの逆数値を乗算
して実現するのが一般的である。
As is well known, the shading operation is to divide the image data by the white reference data to normalize the data. However, in the case of a hardware configuration, it is generally realized by multiplying the reciprocal value of the white reference data. is there.

【0019】[0019]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、シェーディング演算に乗算器を使用し、白
基準原稿を読取ったデータを画像データと乗算できる形
に変形する必要がある。
However, in the above-described conventional configuration, it is necessary to use a multiplier for the shading operation and transform the data obtained by reading the white reference original into image data.

【0020】すなわち、That is,

【0021】[0021]

【数2】 (Equation 2)

【0022】(数2)に示す通り白基準データの逆数と
目標とする白濃度レベルのデータを乗じた値を白補正デ
ータとして乗算器に入力する事になるが、シェーディン
グ演算の精度を考慮すると変換した白補正データは整数
部と小数部に分割し、それぞれデータビット数に適合し
た専用のメモリが必要となる。
As shown in (Equation 2), a value obtained by multiplying the reciprocal of the white reference data by the data of the target white density level is input to the multiplier as white correction data. The converted white correction data is divided into an integer part and a decimal part, and a dedicated memory suitable for each data bit number is required.

【0023】また乗算器も多入力タイプの高価なものを
使用せざるを得ない。例えば、画像データが1画素あた
り8ビットの多値で表わされる場合、(数2)でWT=
255とした場合に変換される白補正データWCは1.
0から255.0の範囲の値をとりうる上に、また小数
部の精度は最大8ビットを利用すると整数部と合わせて
最大16ビット構成のデータとなり、シェーディング補
正で使用する乗算器も16×8ビット入力のタイプが必
要となる。
Also, a multi-input type expensive multiplier must be used. For example, when the image data is represented by a multi-value of 8 bits per pixel, WT =
The white correction data WC converted when 255 is set is 1.
In addition to being able to take a value in the range of 0 to 255.0, if the precision of the decimal part uses a maximum of 8 bits, it becomes data of a maximum of 16 bits including the integer part, and the multiplier used for shading correction is 16 × An 8-bit input type is required.

【0024】特に汎用のメモリのビット構成は、4ビッ
ト、8ビット、16ビット等と言うように設定されてお
り、8ビットを越えると16ビットもしくは複数のメモ
リを並列的に利用して基準データを保管する必要があっ
た。
In particular, the bit configuration of a general-purpose memory is set so as to be 4 bits, 8 bits, 16 bits, etc., and when it exceeds 8 bits, 16 bits or a plurality of memories are used in parallel to create the reference data. Had to be stored.

【0025】これらの事はシェーディング補正回路の規
模増大や複雑化を招き、またコスト高にもつながってい
た。
These problems have led to an increase in the scale and complexity of the shading correction circuit and an increase in cost.

【0026】本発明は上記従来の課題を解決するもの
で、メモリの削減や入力信号数の少ない乗算器を使用可
能とし、シェーディング補正回路の簡素化を実現した画
像読取装置を提供することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide an image reading apparatus in which a memory can be reduced, a multiplier having a small number of input signals can be used, and a shading correction circuit can be simplified. And

【0027】[0027]

【課題を解決するための手段】この課題を解決するため
に本発明の画像読取装置は、画像データの読み取りに先
立って予め白基準原稿を読み取ったデータを保存する記
憶手段と、前記白基準原稿の読み取りデータを変則的な
ビット構成に変換する変換手段と、前記変換手段により
変換された白基準原稿の読み取りデータに基づいて読み
取った原稿画像のデータに対して乗算器を用いたシェー
ディング補正を行う補正手段とを具備したものであり、
白基準データの整数部と小数部の演算を独立させる事で
記憶用のメモリのビット構成を少ビット化して容量を削
減し、演算回路を大幅に簡易化するものである。
In order to solve this problem, an image reading apparatus according to the present invention comprises a storage means for storing data obtained by reading a white reference original before reading image data; A conversion unit for converting the read data into an irregular bit configuration, and performing shading correction using a multiplier on the original image data read based on the read data of the white reference original converted by the conversion unit. Correction means,
By making the operation of the integer part and the decimal part of the white reference data independent, the bit configuration of the storage memory is reduced to reduce the number of bits, thereby reducing the capacity and greatly simplifying the operation circuit.

【0028】[0028]

【発明の実施の形態】本発明の請求項1に記載の発明
は、複数画素の受光素子を有する1次元イメージセンサ
による画像の読み取りに先立って所定の白基準原稿を読
み取ったデータを保存する記憶手段と、前記白基準原稿
の読み取りデータを演算加工しその演算値の整数部を1
ビットで表現するビット構成に変換する変換手段と、前
記変換手段により変換された補正データに基づいて読み
取った原稿画像に対して乗算器を用いたシェーディング
補正を行う補正手段とを具備したものであり、メモリ容
量の削減と乗算器の簡易化という作用を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is a storage for storing data obtained by reading a predetermined white reference original before reading an image by a one-dimensional image sensor having a light receiving element of a plurality of pixels. Means for calculating and processing the read data of the white reference original, and setting the integer part of the calculated value to 1
A conversion unit for converting into a bit configuration expressed in bits, and a correction unit for performing shading correction using a multiplier on a document image read based on the correction data converted by the conversion unit. This has the effect of reducing the memory capacity and simplifying the multiplier.

【0029】請求項2に記載の発明は、シェーディング
補正の演算を補正データの整数部と小数部に分離して別
々の方式で演算する手段を具備したものであり、乗算器
の簡易化という作用を有する。
The invention according to claim 2 is provided with means for separating the shading correction calculation into an integer part and a decimal part of the correction data and performing the calculation in different systems, and has an effect of simplifying the multiplier. Having.

【0030】請求項3に記載の発明は、所定の白基準原
稿の読取りデータを演算加工しその演算値の整数部を1
ビットで表現するビット構成に変換する変換手段とし
て、ルックアップテーブルを使用したものであり、演算
速度の向上という作用を有する。
According to a third aspect of the present invention, read data of a predetermined white reference original is processed and the integer part of the calculated value is set to 1
A look-up table is used as a conversion means for converting into a bit configuration expressed by bits, and has an effect of improving the operation speed.

【0031】請求項4に記載の発明は、白基準原稿の読
取りデータを演算加工しその演算値の整数部を1ビット
で表現するビット構成に変換する変換手段として、シス
テムのCPUで演算するようにしたものであり、演算回
路の簡易化という作用を有する。
According to a fourth aspect of the present invention, as a conversion means for processing and processing read data of a white reference original and converting the integer part of the calculated value into a bit configuration expressing one bit, the CPU of the system performs the calculation. This has the effect of simplifying the arithmetic circuit.

【0032】請求項5に記載の発明は、補正データの整
数部と原稿画像との演算を原稿画像データのビットシフ
トによって行うようにしたものであり、乗算器の簡易化
という作用を有する。
According to a fifth aspect of the present invention, the operation of the integer portion of the correction data and the original image is performed by bit shifting the original image data, and has an effect of simplifying the multiplier.

【0033】以下、本発明の実施形態を図面に基づいて
説明する。図1は本発明の実施形態を示すブロック図で
あり、従来例と同一構成要素には同一符号が付してあ
る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, and the same components as those of the conventional example are denoted by the same reference numerals.

【0034】図において、白基準データメモリ9には複
数の受光素子を有する1次元イメージセンサによる原稿
の画像読取りに先立って予め白基準原稿を読取ったデー
タが記憶格納されている。
In the figure, a white reference data memory 9 stores data obtained by reading a white reference document before reading an image of the document by a one-dimensional image sensor having a plurality of light receiving elements.

【0035】シェーディング補正を行う場合は、原稿の
読取りと同期して白基準データメモリ9から記憶されて
いる白基準データが読みだされ、一般的なRAMで構成
される演算ルックアップテーブル(以下LUTと称す)
14のアドレス部に入力される。
When performing the shading correction, the white reference data stored in the white reference data memory 9 is read out in synchronization with the reading of the original, and an arithmetic look-up table (hereinafter referred to as an LUT) composed of a general RAM is used. Is called)
14 is input to the address part.

【0036】演算LUT14には予め白基準データを逆
数化して整数部を1ビットで表現するビット構成に変換
するためのLUTデータが格納されている。
The operation LUT 14 previously stores LUT data for reversing the white reference data and converting the white reference data into a bit configuration in which the integer part is represented by one bit.

【0037】演算LUT14のデータ出力、すなわち白
補正データの整数部を示す最上位ビットはシフト信号と
してビットシフト回路15に入力される。
The data output of the operation LUT 14, that is, the most significant bit indicating the integer part of the white correction data is input to the bit shift circuit 15 as a shift signal.

【0038】この回路はシフト信号の状態により入力画
像データを1ビット左にシフトする、つまり2倍にする
機能を持つ。
This circuit has the function of shifting the input image data left by one bit, that is, doubling it by the state of the shift signal.

【0039】一方、演算LUT14のデータ出力のうち
最上位ビットを除いた残りの信号は乗算器16に入力さ
れ、入力画像信号と乗算される。
On the other hand, the remaining signals of the data output of the operation LUT 14 except for the most significant bit are input to the multiplier 16 and multiplied by the input image signal.

【0040】そして、乗算器16の演算結果がビットシ
フト回路15の出力と加算器17で加算されシェーディ
ング補正演算が完了する。
Then, the operation result of the multiplier 16 is added to the output of the bit shift circuit 15 by the adder 17, and the shading correction operation is completed.

【0041】その結果が画像データのダイナミックレン
ジを超過する場合はクリップ回路18によりクリップさ
れる。
If the result exceeds the dynamic range of the image data, it is clipped by the clip circuit 18.

【0042】ここで、前記した演算LUT14で変換さ
れる白補正データのビット構成について説明する。
Here, the bit configuration of the white correction data converted by the calculation LUT 14 will be described.

【0043】一例として画像データが8ビット構成の場
合を考えると、白基準データメモリ9以降のデータ構成
も画像データと同じ8ビット構成である。
Assuming, for example, that the image data has an 8-bit configuration, the data configuration after the white reference data memory 9 has the same 8-bit configuration as the image data.

【0044】つまり、(数2)の演算結果である白補正
データを8ビットで表現すれば良い事になる。
In other words, the white correction data, which is the result of the operation of (Equation 2), may be represented by 8 bits.

【0045】そこで、白基準原稿のデータの範囲を現実
的な値として10進数で255から86、16進数でF
Fh〜56hのレベル内にあると限定すると(数2)の
演算結果の範囲が1.0〜2.9651となり、整数部
は1か2の2種類の値しかとらないため2者択一となり
1ビットでの表現が可能となる。
Therefore, assuming that the range of the data of the white reference original is a realistic value, 255 to 86 in decimal and F in hexadecimal.
If it is limited within the level of Fh to 56h, the range of the operation result of (Equation 2) becomes 1.0 to 2.9651, and the integer part takes only two kinds of values of 1 or 2, so it is an alternative. Representation with one bit is possible.

【0046】また残りの7ビットを小数部に充当する事
ができる。つまり、図2の様に最上位ビット(以下MS
Bと称す)を整数部に、残りの7ビットを小数部に充当
する。
The remaining 7 bits can be used for the decimal part. That is, as shown in FIG.
B) for the integer part and the remaining 7 bits for the decimal part.

【0047】当然ながら整数部を表わす1ビットは必ず
MSBにある必要は全くなく任意のビット位置で構わな
い。
Of course, one bit representing the integer part does not have to be always at the MSB, and may be at any bit position.

【0048】その結果、(数2)の演算結果である白補
正データは8ビットの変則的な構成で表現できる事にな
る。
As a result, the white correction data, which is the calculation result of (Equation 2), can be represented by an 8-bit irregular configuration.

【0049】条件として、先述したように白基準原稿の
データがFFh〜56hの範囲内にある必要があるが、
言い換えれば白基準原稿の濃度管理や図4の信号増幅器
4のゲイン調整を先の範囲に入る様に調整すれば良い。
As a condition, as described above, the data of the white reference original must be within the range of FFh to 56h.
In other words, the density control of the white reference document and the gain adjustment of the signal amplifier 4 in FIG.

【0050】さて、小数部を7ビットで表現した場合の
シェーディング演算精度だが、従来での方式で小数部を
8ビットで表現した場合の最下位ビットが省略されたの
が本発明のビット構成である。
The shading calculation accuracy when the decimal part is represented by 7 bits, but the least significant bit when the decimal part is represented by 8 bits in the conventional method is omitted in the bit configuration of the present invention. is there.

【0051】すなわち、従来の逆数データの最下位ビッ
トは原稿画像の1/256の値を持っており、画像デー
タが8ビット構成で最大の値255が入力された場合、
255/256=0.9961となる。
That is, when the least significant bit of the conventional reciprocal data has a value of 1/256 of the original image, and the image data has an 8-bit configuration and the maximum value 255 is input,
255/256 = 0.9961.

【0052】つまり、小数部が7ビットで表現する場合
従来と比較して最大でも1階調未満の演算誤差となり、
実用の範囲と判断する事は容易に可能である。
That is, when the decimal part is represented by 7 bits, an arithmetic error of less than one gradation at the maximum occurs as compared with the conventional case,
It is easily possible to judge it as a practical range.

【0053】逆に言えば、従来の方式で整数部8ビット
小数部7ビットの計15ビットの白基準データ及び回路
構成が存在した場合、本発明によると同等の演算精度を
維持しつつ8ビットの回路構成で実現可能となる。
Conversely, if there are a total of 15 bits of white reference data and a circuit configuration of 8 bits for the integer part and 7 bits for the fractional part in the conventional method, and 8 bits while maintaining the same calculation accuracy according to the present invention. It can be realized with the circuit configuration of FIG.

【0054】ここで再度図1の演算LUT14を見る
と、白補正データの整数部はビットシフト回路15に入
力している事は先にも述べた。
Referring again to the operation LUT 14 of FIG. 1, it has been described that the integer part of the white correction data is input to the bit shift circuit 15.

【0055】つまり整数部は1か2の値しかとらないの
で画像入力データを1倍するか2倍するかの選択になり
左1ビットシフトだけで整数部の演算が可能になる。
That is, since the integer part takes only 1 or 2, the image input data can be selected to be multiplied or doubled, and the operation of the integer part can be performed only by shifting one bit to the left.

【0056】つまり、本発明でのシェーディング補正の
演算は、白補正データの整数部は左1ビットシフトの選
択で行い小数部は8ビット構成の小規模な乗算器で演算
を行い、その後両者を加算する事により実現する。
That is, the calculation of the shading correction in the present invention is performed by selecting the left one bit shift for the integer part of the white correction data, and the decimal part is calculated by a small multiplier having an 8-bit configuration. It is realized by adding.

【0057】以上、データが8ビット構成の場合を例に
挙げて説明したが、画像データが8ビット以外の任意の
ビット構成であっても同様にあてはまる。
The case where the data has an 8-bit configuration has been described as an example, but the same applies to an image data having an arbitrary bit configuration other than 8-bit.

【0058】また、白基準データを白補正データに変換
する手段として、演算LUT14による方法以外に、図
3のように白基準データメモリ9に画像読取装置の中央
演算処理手段(以後CPUと称す)19が直接データの
アクセス可能な構成にしておき、白基準データメモリ9
の内容をCPU19が読取り、(数2)の演算をCPU
19が演算した後再び白基準データメモリ9に格納する
方法がある。
As means for converting the white reference data into white correction data, in addition to the method using the calculation LUT 14, the central processing means (hereinafter referred to as CPU) of the image reading apparatus is stored in the white reference data memory 9 as shown in FIG. 19 is configured so that data can be directly accessed, and the white reference data memory 9
Is read by the CPU 19, and the calculation of (Equation 2) is performed by the CPU
There is a method of storing the data again in the white reference data memory 9 after the calculation in step 19 is performed.

【0059】本発明の基準データ構成を用いる事で8ビ
ット幅のメモリを使用して8ビット幅の白基準データを
一旦記憶しCPUによる変換ののち、8ビット幅の白補
正データを同一のメモリに書き込む事が可能である。
By using the reference data structure of the present invention, 8-bit white reference data is temporarily stored using an 8-bit width memory, converted by the CPU, and then 8-bit white correction data is stored in the same memory. Can be written to.

【0060】この場合は演算LUT14が省けるため、
さらなる回路の簡素化と低コスト化が実現可能になる。
In this case, since the calculation LUT 14 can be omitted,
Further simplification of the circuit and cost reduction can be realized.

【0061】[0061]

【発明の効果】以上詳述しましたように本発明は、シェ
ーディング補正の演算に必要な白補正データを変則的な
ビット構成にしデータのビット数自体を低減するため、
従来のシェーディング補正の手段と比較して演算量を低
減させる事ができ、多くのメモリを必要とせずまた小規
模な乗算器の使用が可能であるため回路の簡素化と低コ
スト化が実現できる。
As described in detail above, according to the present invention, the white correction data necessary for the shading correction calculation is formed into an irregular bit configuration, and the number of data bits itself is reduced.
Compared with conventional shading correction means, the amount of calculation can be reduced, a large amount of memory is not required, and a small-scale multiplier can be used, so that the circuit can be simplified and the cost can be reduced. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のシェーディング補正の構成を示すブロ
ック図
FIG. 1 is a block diagram showing a configuration of shading correction according to the present invention.

【図2】本発明の白補正データのビット構成図FIG. 2 is a diagram illustrating a bit configuration of white correction data according to the present invention.

【図3】本発明の他の実施形態を示すブロック図FIG. 3 is a block diagram showing another embodiment of the present invention.

【図4】従来のシェーディング補正の構成を示すブロッ
ク図
FIG. 4 is a block diagram showing a configuration of a conventional shading correction.

【図5】従来のシェーディング補正の詳細ブロック図FIG. 5 is a detailed block diagram of a conventional shading correction.

【符号の説明】[Explanation of symbols]

1 光源ランプ 2 原稿 3 1次元イメージセンサ 4 信号増幅器 5 A/D変換器 6 暗オフセット除去回路 7 黒基準データメモリ 8 シェーディング補正回路 9 白基準データメモリ 10 基準データ生成回路 11 データ変換器 12 乗算器 13 クリップ回路 14 演算LUT 15 ビットシフト回路 16 乗算器 17 加算器 18 クリップ回路 19 CPU Reference Signs List 1 light source lamp 2 original 3 one-dimensional image sensor 4 signal amplifier 5 A / D converter 6 dark offset removing circuit 7 black reference data memory 8 shading correction circuit 9 white reference data memory 10 reference data generation circuit 11 data converter 12 multiplier 13 Clip Circuit 14 Operation LUT 15 Bit Shift Circuit 16 Multiplier 17 Adder 18 Clip Circuit 19 CPU

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】複数の受光素子を有する1次元イメージセ
ンサによる画像の読み取りに先立って所定の白基準原稿
を読み取ったデータを保存する記憶手段と、前記白基準
原稿の読み取りデータを演算加工しその演算値の整数部
を1ビットで表現するビット構成に変換する変換手段
と、前記変換手段により変換された補正データに基づい
て読み取った原稿画像に対して乗算器を用いたシェーデ
ィング補正を行う補正手段とを具備したことを特徴とす
る画像読取装置。
1. A storage means for storing data obtained by reading a predetermined white reference document prior to reading an image by a one-dimensional image sensor having a plurality of light receiving elements, and processing and processing the read data of the white reference document. Conversion means for converting the integer part of the operation value into a bit configuration expressing one bit, and correction means for performing shading correction using a multiplier on a document image read based on the correction data converted by the conversion means An image reading apparatus comprising:
【請求項2】シェーディング補正の演算を補正データの
整数部と小数部に分離して別々の方式で演算するように
したことを特徴とする請求項1記載の画像読取装置。
2. The image reading apparatus according to claim 1, wherein the calculation of the shading correction is divided into an integer part and a decimal part of the correction data, and the calculation is performed by different methods.
【請求項3】所定の白基準原稿の読取りデータを演算加
工しその演算値の整数部を1ビットで表現するビット構
成に変換する変換手段として、ルックアップテーブルを
使用するようにしたことを特徴とする請求項1記載の画
像読取装置。
3. A lookup table is used as conversion means for processing read data of a predetermined white reference original and converting it into a bit configuration in which an integer part of the calculated value is represented by one bit. The image reading device according to claim 1.
【請求項4】白基準原稿の読取りデータを演算加工しそ
の演算値の整数部を1ビットで表現するビット構成に変
換する変換手段として、CPUで演算するようにしたこ
とを特徴とする請求項1記載の画像読取装置。
4. A conversion means for processing read data of a white reference original and converting it into a bit configuration in which an integer part of the operation value is represented by 1 bit, wherein the conversion is performed by a CPU. 2. The image reading device according to 1.
【請求項5】補正データの整数部と原稿画像との演算を
原稿画像データのビットシフトによって行うことを特徴
とする請求項2記載の画像読取装置。
5. The image reading apparatus according to claim 2, wherein the arithmetic operation between the integer part of the correction data and the original image is performed by bit shifting the original image data.
JP8324928A 1996-12-05 1996-12-05 Image reader Pending JPH10164364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8324928A JPH10164364A (en) 1996-12-05 1996-12-05 Image reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8324928A JPH10164364A (en) 1996-12-05 1996-12-05 Image reader

Publications (1)

Publication Number Publication Date
JPH10164364A true JPH10164364A (en) 1998-06-19

Family

ID=18171184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8324928A Pending JPH10164364A (en) 1996-12-05 1996-12-05 Image reader

Country Status (1)

Country Link
JP (1) JPH10164364A (en)

Similar Documents

Publication Publication Date Title
US7196725B1 (en) Image reading apparatus and computer readable storage medium
JPH0865546A (en) Circuit and method for generating shading correction coefficient
JP3578878B2 (en) Image processing device
JPH117524A (en) Image reader
JPH10164364A (en) Image reader
JPH05268470A (en) Picture signal processing unit
JP2637414B2 (en) Image processing method
JPH1042191A (en) Method and device for correcting back light of picture
JPH10164363A (en) Image reader
JP2592147B2 (en) Image signal processing device
JP2859445B2 (en) Image processing apparatus and image processing method
JP2685545B2 (en) Distortion correction circuit
JP3157870B2 (en) Image processing method
JP3065732B2 (en) Spatial quantization noise reduction method
JP3384875B2 (en) Image processing device
JP2667288B2 (en) Image signal judgment device
JPH08130644A (en) Image processing unit
JPH04217173A (en) Method and device for converting picture data
JP2934971B2 (en) Image binarization processing device
JP3556732B2 (en) Color image processing equipment
JPH05167845A (en) Shading correction device
JPH0822016B2 (en) Image signal processor
JPH01185075A (en) Picture processing circuit
JPH01177278A (en) Picture reader
JPH10117278A (en) Image reader