JPH10153979A - Display device and aperture for application of electron beam - Google Patents

Display device and aperture for application of electron beam

Info

Publication number
JPH10153979A
JPH10153979A JP31450596A JP31450596A JPH10153979A JP H10153979 A JPH10153979 A JP H10153979A JP 31450596 A JP31450596 A JP 31450596A JP 31450596 A JP31450596 A JP 31450596A JP H10153979 A JPH10153979 A JP H10153979A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
upper electrode
work function
film
matrix
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31450596A
Other languages
Japanese (ja)
Inventor
Toshiaki Kusunoki
Mutsuzou Suzuki
敏明 楠
睦三 鈴木
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a matrix type electron beam excitation type display device of a high contrast having a many number of scanning lines by using thin film type electron sources as electron releasing elements and making the voltages impressed on the electron releasing elements by pulses smaller than the work function on the surfaces of the time film type electron sources.
SOLUTION: The matrix consisting of the thin film type electron sources laminated with lower electrodes 13, insulating layers 12 and upper electrodes 16 to 18 in this order as constituting elements is formed. The matrix is driver in the constitution of scanning pulses and the data pulses based on image signals. The impressed voltages Vd on the thin film type electron sources at the point of the time the scanning pulses are not impressed are made smaller than the work function of the upper electrode surface layer films 18. If, for example, Al is used for the upper electrodes 13, Al2O3 for the insulating layers 12, Ir as the upper electrode boundary layer films 16, Pt as the intermediate layer films 17 and Au as the surface layer films 18, the work function of the Au is ϕ=4.8V and, therefore, the impressed voltage is merely necessitated to be set at Vd<4.8V.
COPYRIGHT: (C)1998,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、マトリクス状に配置した電子放出素子を用いた表示装置および電子線応用機器に関する。 The present invention relates to relates to a display device and an electron beam applied apparatus using electron-emitting devices arranged in a matrix.

【0002】互いに直交する電極群の各交点に電子放出素子を形成した電子放出素子アレイを用いた表示装置として,例えば,電子放出素子として電界放射電子源アレイ(Field-Emitter Array)を用いた電界放射ディスプレイ(Field Emission Display,FED)が,例えばThe 10th I [0002] a display device using an electron emitting element array to form an electron-emitting device at each intersection of the electrode group which are perpendicular to each other, for example, an electric field using a field emission electron source array as the electron-emitting devices (Field-Emitter Array) emission display (Field emission display, FED) is, for example, the 10th I
nternational Display Research Conference, Proceedi nternational Display Research Conference, Proceedi
ngs, 374頁〜377頁(1990年,vde-verlage)に報告されている。 ngs, 374 pp. ~377 (1990, vde-verlage) has been reported to. これは電子放出素子(電界放射電子源アレイ)をマトリクス状に配置した基板と,電子線照射により発光する蛍光体と電子線を加速するための加速電極を有する面板と,駆動回路とから構成される。 It is composed of a substrate arranged electron-emitting devices (field emission electron source array) in a matrix, and a face plate having an acceleration electrode for accelerating the phosphor and the electron beam that emits light by electron beam irradiation, the driver circuit that. 駆動回路により適当な電圧波形をMIM型電子源に印加することにより,所望の位置のMIM電子源のみから電子を放出させ,その放出電子が面板上の蛍光体を発光させて画像を表示する。 By applying an appropriate voltage waveform to the MIM-type electron source by the drive circuit, to emit electrons only from the MIM electron source of the desired position, the emitted electrons to display an image by emitting phosphors on the face plate. .

【0003】このような表示装置は,陰極線管(CR [0003] Such a display device, a cathode ray tube (CR
T)のような電子線偏向レンズ系が不要なので平板型ディスプレイが実現でき,さらに自発光型の素子であるためにCRT並の優れた表示画質を実現できるという特徴を持っている。 Such the electron beam deflection lens system is unnecessary as T) flat panel display can be realized, it has the feature that further self-luminous excellent display quality of the CRT parallel to a device can be realized in.

【0004】 [0004]

【発明が解決しようとする課題】マトリクス状に配置された電子放出素子のうち,所望の電子源のみから電子を放出されるには,いわゆる線順次駆動法を用いる。 Of electron-emitting devices arranged in a matrix [0005], the emitted electrons only from a desired electron source, a so-called line sequential driving method. 例えば,基板上の行方向の信号線を各電子放出素子の第1電極(前記公知例の場合はゲート電極)に接続し,列方向の信号線を第2電極(前記公知例の場合はカソード電極)に接続した場合を考える。 For example, to connect the row direction of the signal line on the substrate to the first electrode of each electron emission element (the gate electrode in the case of the known example), if a column direction of the signal line of the second electrode (the known example cathode consider a case connected to the electrode). 電子放出素子への印加電圧,すなわち第1電極−第2電極間の電圧をVとしたときの電子放出素子からの放出電流をI(V)とする。 Voltage applied to the electron-emitting device, i.e. the first electrode - the emission current from the electron-emitting device when a voltage between the second electrode is set to V and I (V).

【0005】線順次駆動法の基本動作原理は以下の通りである。 [0005] The basic operating principle of the line sequential driving method is as follows. 行方向の各信号線に順次,電圧振幅Vsなる走査パルスを印加し,列方向の各信号線に電圧振幅−Vd Sequentially to the signal lines in the row direction, by applying a voltage amplitude Vs becomes the scan pulse, voltage amplitude -Vd to the signal lines in the column direction
なるデータパルスを印加する。 Applying a data pulse to be. すると,走査パルスとデータパルスが同時に印加された電子放出素子からはI Then, I is the scan pulse and the electron-emitting device to which the data pulse is applied at the same time
(Vs+Vd)なる電流が放出され,走査パルスのみが印加された電子放出素子からはI(Vs),データパルスのみが印加された電子放出素子からはI(Vd)なる電流が放出される。 (Vs + Vd) becomes current is released, only the scanning pulses from the electron-emitting device applied I (Vs), current only the data pulses comprising I (Vd) from the electron-emitting device is applied is released. I(Vs+Vd)がI(Vs),I(V I (Vs + Vd) is I (Vs), I (V
d)よりも十分大きければ,実質的に交点の電子放出素子のみから電子が放出される(すなわち,画素が発光する)ことになる。 If sufficiently larger than d), electrons are emitted from only the electron-emitting device of substantially the intersection (i.e., pixels emit light) will be.

【0006】この場合のコントラストを計算する。 [0006] to calculate the contrast of this case. 走査線の数をN本とする。 The number of scan lines and N present. 蛍光体の発光輝度は放出電流量のα倍とすると,ある画素を点灯したときの輝度はαI When the emission luminance of the phosphor is set to α times the emission current amount, luminance when lit a certain pixel αI
(Vs+Vd)である。 It is (Vs + Vd). また,その画素を点灯させなかった場合でも,その列に点灯した画素がn個ある場合には,電圧Vdがn回,Vsが1回印加されるから,α{n Further, even when not lit the pixels, when the pixel lights up the column are n, n times the voltage Vd, since Vs is applied once, alpha {n
I(Vd)+I(Vs)}の輝度になる。 Becomes the luminance of the I (Vd) + I (Vs)}. したがって,コントラストβは最悪の場合, β=I(Vs+Vd)/{(N−1)I(Vd)+I(V Therefore, if the contrast beta worst, β = I (Vs + Vd) / {(N-1) I (Vd) + I (V
s)} となる。 A s)}. したがって,ディスプレイとして典型的なN= Thus, typical N as a display =
480本の場合には,I(Vs+Vd)/I(Vd)=1 480 In the case of this is, I (Vs + Vd) / I (Vd) = 1
4であっても,コントラストβ=20となってしまう。 0 be a four, resulting in a contrast β = 20.

【0007】このように走査線数Nの増加とともにコントラストが低下するのが,線順次駆動法の欠点である。 [0007] The contrast with increasing thus the number of scanning lines N is lowered, a disadvantage of the line sequential driving method.
この問題を回避するために,例えば前記公知例では,走査パルスの電圧をVs'=Vs+Vdとし,データパルスをVd'=Vdとしている。 To avoid this problem, for example in the known example, the voltage of a scan pulse 'a = Vs + Vd, the data pulses Vd' Vs is set to = Vd. すなわち,点灯させたくない画素に対応する電子放出素子にはVd'=Vdを印加し, That is, the electron-emitting device corresponding to the pixel you do not want to light by applying a Vd '= Vd,
点灯させたい画素にはVd'=0とする。 The pixel you want to light up and Vd '= 0. 電界放射電子源では,逆極性の電圧を印加しても全く電子は出ないから,この方法により線順次駆動法によるコントラストの低下は起こらない。 The field emission electron source, do not appear at all electrons also applying a reverse polarity voltage, it does not occur reduction in contrast due line sequential driving method by this method. ただし,この方法では,走査パルスの電圧振幅がVs+Vdと大きくなってしまうので,走査パルスの駆動回路の負担が大きくなるという問題がある。 However, in this method, since the voltage amplitude of the scanning pulse is increased with the Vs + Vd, there is a problem that the burden of the drive circuit of the scan pulse increases.

【0008】上記の問題は,表示装置に限らず電子放出素子をマトリクス状に配置した電子源マトリクスを用いた機器に共通する問題である。 [0008] The above problem is a common problem to a device using the electron source matrix electron-emitting devices arranged in a matrix is ​​not limited to the display device. 例えば,電子源マトリクスを用いた電子線露光装置が特開平6−236840に記されているが,電子線露光装置では非選択の電子源からわずかながらの電子が放出されると,望まない部分が露光されてしまうことになり,大きな問題となる。 For example, when the electron beam exposure apparatus using an electron source matrix have been described in JP-A-6-236840, in an electron beam exposure apparatus electrons slightly from the electron source of the non-selection is released, unwanted portions will be will be exposed, it becomes a big problem.

【0009】 [0009]

【課題を解決するための手段】本発明では,電子放出素子として薄膜型電子源を用い,かつデータパルスにより電子放出素子に印加される電圧を,薄膜型電子源の表面の仕事関数よりも小さくすることにより,上記のコントラスト低下の問題を解決した。 In the present invention, there is provided a means for solving] The thin-film electron emitter used as the electron-emitting device, and the voltage applied by the data pulses to the electron-emitting device, smaller than the work function of the surface of the thin film cathode by, it has solved the above-mentioned decrease the contrast problem.

【0010】薄膜型電子源は,下部電極,絶縁層,上部電極をこの順に積層した構造をもつ。 [0010] thin-film electron emitter has a lower electrode, an insulating layer was laminated an upper electrode in this order. 下部電極−上部電極間に、上部電極が正電圧となる電圧Vを印加したときの電子エネルギー図を図2に示した。 Lower electrodes - between the upper electrode showed electron energy diagram when the upper electrode by applying a voltage V to a positive voltage in Fig. 絶縁層に10MV 10MV ​​in the insulating layer
/cm程度の電界が印加されると,トンネル現象により下部電極内の電子が絶縁層の伝導帯に流れ込み,電界により加速される。 When / cm of about electric field is applied, electrons in the lower electrode flows into the conduction band of the insulating layer by a tunnel effect are accelerated by the electric field. この電子は絶縁層中や上部電極中で非弾性散乱等にエネルギーを失うが,上部電極−真空界面において仕事関数φ以上のエネルギーを持ったものは真空中に放出される。 The electrons lose energy to the inelastic scattering and the like in or during the upper electrode insulating layer, the upper electrode - in a vacuum interface that has a work function φ than the energy is emitted into the vacuum. これが放出電流I(V)である。 This is the emission current I (V). 図2のエネルギー図からわかるように,印加電圧Vが表面の仕事関数φ以下の場合には,φ以上のエネルギーを有する電子はないので,I(V)=0である。 As can be seen from the energy diagram of FIG. 2, when the applied voltage V is less than or equal to phi work function of the surface, the electrons do not have the above energy phi, is I (V) = 0. したがって,走査パルスの非印加期間に上部電極−下部電極間に印加される電圧を仕事関数φ以下とすれば,走査線数N Therefore, the non-application period to the upper electrode of the scan pulse - if the voltage applied between the lower electrode and below the work function phi, the number of scanning lines N
が増えてもコントラストは低下しない。 It does not decrease the contrast even more.

【0011】このように本発明は,薄膜型電子源の特性を利用してコントラストの向上を図るものである。 [0011] Thus, the present invention is to improve the contrast by utilizing the characteristics of the thin film cathode. 本方法によれば,走査パルスの電圧振幅も最小限で済み,また,パルス数が多く消費電力への影響も大きいデータパルスの電圧振幅も小さくなるので好ましい。 According to this method, it requires only the voltage amplitude minimum of the scan pulse, and because the voltage amplitude of even large data pulses influence of the number of pulses to many power consumption decreases preferred.

【0012】本発明を用いるには,薄膜型電子源への印加電圧Vをφ程度変化させただけで,I(V)が十分変化しなければならない。 [0012] Using the present invention, the applied voltage V to the thin film cathode only varied about phi, shall I (V) is sufficiently changed. これは薄膜電子源の絶縁層膜厚を薄くすれば達成できる。 This can be achieved if a thin insulating layer thickness of the thin-film electron emitter. 図1に,下部電極にAl,絶縁層に膜厚5.5nmのAl 2 O 3 ,上部電極にAuを用いた薄膜電子源のI(V)−V特性を示す。 Figure 1 shows Al, an insulating layer thickness 5.5nm of Al 2 O 3, the I (V) -V characteristics of thin-film electron source using Au in the upper electrode to the lower electrode. Auの仕事関数φ=4.8eV Au work function of φ = 4.8eV
であるから,この場合,Vd<4.8 Vとすればよい。 Since it is, in this case, it may be the Vd <4.8 V. 図1 Figure 1
からわかるように,Vを2V変化させるだけで,I As can be seen from, in the V only to 2V change, I
(V)は4桁変化しており,上記の条件を満たしている。 (V) is changing 4-digit, it meets the above conditions. なお,走査電圧Vsもφより小さく設定するとコントラストの点でなお好ましい。 The scanning voltage Vs in terms of contrast by setting smaller than φ further preferred.

【0013】上記の記述からわかるように,本発明によれば,走査パルスとデータパルスとで選択された電子源のみから電子が放出されるので,先に述べた電子線露光装置など,表示装置以外にも有効である。 [0013] As can be seen from the above description, according to the present invention, since electrons are emitted from only the electron source selected by the scanning pulse and the data pulse, an electron beam exposure apparatus described above, the display device Besides it is effective.

【0014】 [0014]

【発明の実施の形態】以下,本発明の実施の形態を図を用いて説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the embodiments of the present invention will be described with reference to FIG.

【0015】第1の実施例は,電子放出素子として薄膜型電子源(MIM型電子源)を用いたものである。 [0015] The first embodiment is one using a thin film type electron source (MIM type electron source) as the electron-emitting devices. 図3,図4,図5,図6を用いて本実施例を説明する。 3, 4, 5, the present embodiment will be described with reference to FIG. 図4は表示パネルを面板側から見た平面図,図5は基板1 Figure 4 is a plan view of the display panel from the face plate side, FIG. 5 is a substrate 1
4を面板側から見た平面図である。 4 is a plan view seen from the face plate side. 図4,図5中のAB Figure 4, AB in FIG. 5
間の断面図が図3(a)であり,CD間の左半分の断面図が図3(b)である。 Cross-sectional view taken along line is FIG. 3 (a), cross-sectional view of the left half of the inter-CD is a diagram 3 (b).

【0016】まず,基板上に形成する薄膜電子源の作成方法を述べる。 [0016] First, it describes a method for creating a thin-film electron emitter formed on the substrate. 図6は基板14上に薄膜型電子源を作製するプロセスを示したものである。 6 shows a process of making the thin-film electron emitter on the substrate 14. 右の列が平面図で, The right column is a plan view,
AB間での断面図を左の列に示してある。 The cross-sectional view between AB is shown in the left column. 図6では1個の素子しか描いてないが,実際には,図3,図5のようにマトリクス状に配置されている。 Only it draws one element in FIG. 6, but in reality, FIG. 3, are arranged in a matrix as shown in FIG.

【0017】ガラスなどの絶縁性基板14上に,下部電極13作成用の薄膜として,Alを例えば,300nmの膜厚で形成する。 [0017] On an insulating substrate 14 such as glass, as a thin film for creating the lower electrode 13, the Al for example, it is formed in a thickness of 300 nm. このAl膜の形成には,例えば,スパッタリング法や抵抗加熱蒸着法,MBE法(分子線エピタキシ法)などを用いる。 The formation of this Al film, for example, a sputtering method, a resistance heating evaporation method, MBE method, or the like (molecular beam epitaxy) is used. 次に,このAl膜を,フォトリソグラフィによるレジスト形成と,それに続くエッチングとによりストライプ状に加工し下部電極13を形成する。 Next, this Al film is formed with a resist formed by photolithography, the lower electrode 13 is processed into a stripe shape by a subsequent etching thereto. ここで用いるレジストはエッチングに適したものであればよく,また,エッチングもウエットエッチング, As used herein, the resist may be one which is suitable for etching, The etching also wet etching,
ドライエッチングのいずれも可能である。 It can be either a dry etching. この下部電極13の表面を陽極酸化して膜厚5〜10nm程度の絶縁層12を形成する。 The surface of the lower electrode 13 to form an insulating layer 12 having a film thickness of about 5~10nm by anodizing. 本実施例では化成電圧を4Vに設定し,絶縁層膜厚5.5nmとした。 In the present embodiment sets the conversion voltage to 4V, and the insulating layer thickness 5.5 nm. これが,図6(a)の状態である。 This is the state of FIG. 6 (a).

【0018】次に,レジスト501を塗布して紫外線で露光してパターニングし,図6(b)のパターンを形成する。 Next, a resist 501 is applied and patterned by exposure with ultraviolet rays, to form a pattern of FIG. 6 (b). レジスト501には例えば,キノンジアザイド系のポジ型レジストを用いる。 The resist 501 for example, using a positive resist Kinonjiazaido system. レジスト501を付けたまま,再度陽極酸化を行い,保護層15を形成する。 Leaving the resist 501 performs anodized again, to form a protective layer 15. この2回目の陽極酸化は,化成電圧50V程度とし,保護層15の膜厚を70nm程度とする。 Anodic oxidation of the second time, and the order of formation voltage 50 V, and about 70nm film thickness of the protective layer 15. これが,図6(c)の状態である。 This is the state of FIG. 6 (c).

【0019】レジスト501をアセトンなどの有機溶媒で剥離した後,レジスト502を図6(d)のパターンで塗布・形成する。 [0019] After the resist 501 is peeled off by an organic solvent such as acetone, a resist 502 is applied and formed in a pattern in FIG. 6 (d). 次に,上部電極バスライン32となる金属膜を,基板14の全面に成膜する。 Then, a metal film serving as the upper electrode bus lines 32 is deposited on the entire surface of the substrate 14. この上部電極バスライン32となる金属膜は,Moなど,基板14との接着性に優れた金属を下層とし,Auなど電気伝導性に富み,かつ酸化されにくい金属を上層とする積層膜構成とし,スパッタリング法や蒸着法などで連続成膜するのが望ましい。 Metal film serving as the upper electrode bus line 32, such as Mo, and the lower layer metal having excellent adhesion to the substrate 14, rich in electrically conductive such as Au, and a hardly oxidized metal and a laminated film structure that the upper layer , it is desirable to continuously formed by a method such as sputtering or vapor deposition. 下層の材料としては,上記Moの他に,CrやT The underlying material, in addition to the above Mo, Cr and T
a, W, Nbなど絶縁性基板との接着性がよい他の金属でもよい。 a, W, or other metal good adhesion to the insulating substrate such as Nb. また,上層の材料には,上記Auの他,Pt, Ir, R Further, the upper layer of the material, in addition to the Au, Pt, Ir, R
h, Ru などが使用可能である。 h, Ru and the like are available. これらの金属を用いることにより後で形成する上部電極16との電気的接触を確保できる。 Electrical contact with the upper electrode 16 be formed later by using these metals can be secured. なお,上記上部電極バスライン32を形成する金属膜の膜厚は,配線抵抗の要求仕様により適宜選択する。 The thickness of the metal film forming the upper electrode bus lines 32 is appropriately selected by the required specification of the wiring resistance. 本実施例では,Mo膜を30nm,Au膜を100 nmとした。 In this embodiment, the Mo film 30 nm, an Au film with 100 nm. 続いて,アセトンなどの有機溶媒でレジスト502 Subsequently, the resist 502 in an organic solvent such as acetone
をリフトオフすることにより,図6(e)の形を得る。 By lifting off to obtain a shape of FIG. 6 (e).

【0020】続いて,レジスト503を塗布して,図6 [0020] Subsequently, a resist 503 is applied, as shown in FIG. 6
(f)のパターンにパターン化する。 To pattern the pattern of (f). この状態で,化成液に浸して陽極酸化を行う。 In this state, the anodic oxidation is immersed in the chemical conversion solution. 化成電圧は絶縁層12を形成した際と同じ電圧にする。 Formation voltage is the same voltage as when forming the insulating layer 12. 本実施例の場合,4Vである。 In this embodiment, a 4V. 絶縁層12はこれまでに何回か行ったレジストパターニング・プロセスにおいて,現像液などの薬品により,多少のダメージを受けている。 In the resist patterning process insulating layer 12 went several times in the past, by means of chemicals such as developer, has received some damage. そこで,上部電極を成膜する前に,このように絶縁層12を再度陽極酸化することにより,ダメージの修復ができる。 Therefore, before forming the upper electrode, by thus again anodized insulating layer 12 may damage repair. このあと,上部電極界面層膜16,上部電極中間層膜17,上部電極表面層膜18の順に成膜する。 Thereafter, the upper electrode interfacial layer film 16, the upper electrode the intermediate layer film 17 is deposited in the order of the upper electrode surface layer film 18. これらの成膜にはスパッタリング法などを用い,各層は真空を破ることなく連続的に成膜するのが望ましい。 Sputtering or the like in these deposition, each layer is desirable to continuously formed without breaking vacuum. 本実施例では,上部電極界面層膜16として膜厚1nmのIr,上部電極中間層膜17 In this embodiment, Ir film thickness 1nm as an upper electrode interfacial layer film 16, the upper electrode the intermediate layer film 17
として膜厚2nmのPt,上部電極表面層膜18として膜厚3 Thickness 2nm of Pt, the thickness as an upper electrode surface layer film 18 as a 3
nmのAuを用いた。 Using nm of Au. また,本実施例のように,印加電圧を上部電極に供給する専用のバスライン32があり,上部電極面積が小さい場合には,上部電極表面層膜18を除き,例えば膜厚1nmのIrで構成した上部電極界面層膜1 Also, as in the present embodiment, the applied voltage has bus lines 32 dedicated to supply to the upper electrode, when the upper electrode area small, except for the upper electrode surface layer film 18, for example a thickness of 1 nm Ir configuration the upper electrode interfacial layer film 1
6と膜厚2nmのPtで構成した上部電極中間層膜17の2 6 and 2 of upper electrode interlayer film 17 constituted by the thickness 2nm of Pt
層で上部電極を構成しても良い。 It may constitute the upper electrode in the layer. このように,絶縁層に接する部分にIrなど昇華エンタルピーの高い材料を用いると,薄膜型電子源を長寿命化できる。 Thus, using a material of high sublimation enthalpy, etc. Ir in a portion in contact with the insulating layer, it can be life of the thin film cathode.

【0021】次いで,アセトンなどの有機溶媒でリフトオフすると,図6(g)に示した構造の薄膜電子源を得る。 [0021] Then, when lifted off with an organic solvent such as acetone, to obtain a thin-film electron emitter of the structure shown in FIG. 6 (g). 以上のプロセスで,基板14上に薄膜電子源が完成する。 In the above process, a thin-film electron emitter is completed on the substrate 14. この薄膜電子源は,レジスト501で規定した領域から電子が放出される。 The thin-film electron source, electrons are emitted from the area defined by the resist 501. 電子放出部の周辺部に厚い絶縁膜である保護層15を形成してあるため,上部電極− Since that is to form the protective layer 15 is a thick insulating film in the peripheral portion of the electron emission portion, the upper electrode -
下部電極間に印加される電界が下部電極端部に集中しなくなり,長時間にわたって安定な電子放出特性が得られる。 Electric field applied between the lower electrode is not concentrated on the lower electrode end portion, stable electron emission characteristics can be obtained over a long period of time.

【0022】面板110には透光性のガラスなどを用いる。 [0022] The face plate 110 using such transparent glass. まず,表示装置のコントラストを上げる目的でブラックマトリクス120を形成する(図3(b))。 First, a black matrix 120 for the purpose of increasing the contrast of the display device (Figure 3 (b)). ブラックマトリクス120は,図4において蛍光体114間に配置されるが,図4では記載を省略した。 The black matrix 120 is disposed between the phosphor 114 in FIG. 4, not described in Figure 4.

【0023】ブラックマトリクス120は,黒鉛粉末にPVA(ポリビニルアルコール)と重クロム酸アンモニウムとを混合した溶液を面板110に塗布し,ブラックマトリクス120を形成したい部分に紫外線を照射して感光させた後,未感光部分を除去する。 [0023] The black matrix 120, a solution of a mixture of PVA ammonium (polyvinyl alcohol) and dichromate to graphite powder is applied to the face plate 110, after ultraviolet rays are irradiated and exposed to a portion to form a black matrix 120 , to remove the unexposed portions.

【0024】次に赤色蛍光体114Aを形成する。 [0024] Next, to form the red phosphor 114A. 蛍光体粒子にPVA(ポリビニルアルコール)と重クロム酸アンモニウムとを混合した水溶液を面板110上に塗布した後,蛍光体を形成する部分に紫外線を照射して感光させた後,未感光部分を流水で除去する。 After applying PVA (polyvinyl alcohol) and an aqueous solution of a mixture of ammonium dichromate on the face plate 110 to the phosphor particles, after photosensitive by irradiating ultraviolet rays to the portion forming the phosphor, a non-photosensitive portion running water in to remove. このようにして赤色蛍光体114Aをパターン化する。 Thus to pattern the red phosphor 114A and. パターンは図4に示したようなストライプ状のパターンにする。 Pattern is a striped pattern as shown in FIG. このストライプ・パターンは一例であって,それ以外にも, The stripe pattern is an example, and besides that,
ディスプレイの設計に応じて,例えば,近接する4ドットで1画素を構成させた「RGBG」パターンでももちろん構わない。 Depending on the display of the design, for example, it may of course be a "RGBG" pattern obtained by forming one pixel with four dots adjacent. 蛍光体膜厚は,1.4〜2層程度になるようにする。 Phosphor thickness set to be about 1.4 to 2 layers. 同様にして,緑色蛍光体114Bと青色蛍光体1 Similarly, the green phosphor 114B and blue phosphor 1
14Cを形成する。 14C to the formation. 蛍光体としては,例えば赤色にY 2 O 2 The phosphor, for example, Y 2 O 2 in red
S:Eu(P22-R),緑色にZn 2 SiO 4 :Mn,青色にZnS:Ag(P22 S: Eu (P22-R) , green Zn 2 SiO 4: Mn, blue ZnS: Ag (P22
-B)を用いればよい。 -B) may be used.

【0025】次いで,ニトロセルロースなどの膜でフィルミングした後,面板110全体にAlを,膜厚50〜300n [0025] Next, after filming a film, such as nitrocellulose, an Al throughout the faceplate 110, the thickness 50~300n
m程度蒸着してメタルバック122とする。 The metal back 122 is deposited about m. このメタルバック122が加速電極として働く。 The metal back 122 acts as an acceleration electrode. その後,面板11 Then, the face plate 11
0を400℃程度に加熱してフィルミング膜やPVAなどの有機物を加熱分解する。 0 was heated to about 400 ° C. to decompose heating an organic material such as filming film and PVA. このようにして,面板11 In this way, the face plate 11
0が完成する。 0 is completed.

【0026】このように製作した面板110と基板14 [0026] The face plate 110 and the substrate 14, which was manufactured in this way
とスペーサ60とを封着する。 And to seal and a spacer 60. 面板110−基板14間の距離は1〜3mm程度になるようスペーサの厚さを設定する。 The distance between the surface plates 110- substrate 14 sets the thickness of the spacer so as to be about 1 to 3 mm. 面板110と基板14との位置関係は図4に示したとおりである。 Positional relationship between the face plate 110 and the substrate 14 is as shown in FIG. 図5には,基板14上に形成した薄膜電子源のパターンを図4に対応させて示してある。 FIG 5 shows in a pattern of thin-film electron emitter formed on the substrate 14 in correspondence to FIG. なお,図6(d)からわかるように,下部電極13の表面は,保護層15で覆われているから,図4,図5において,水平方向の配線は「下部電極13」ではなく,正しくは「保護層15」と書くべきである。 As can be seen from FIG. 6 (d), the surface of the lower electrode 13, because they are covered with a protective layer 15, FIG. 4, 5, the horizontal direction of the wiring is not "lower electrode 13 ', correctly It should be written as "protective layer 15". ただし,下部電極13と上部電極バスライン32とがマトリクスを構成する,という機能的関係をわかりやすく示すために,図4,図5においては,敢えてこのように記載した。 However, since the lower electrode 13 and the upper electrode bus line 32 clearly show the functional relationship, constituting the matrix, 4, 5 have dared thus described. 同様に,上部電極バスライン32についても,図4,図5の平面図においては正しくは,上部電極表面層膜18で被覆されているが,同じ主旨で上部電極バスライン32と記載してある。 Similarly, for the upper electrode bus lines 32, FIG. 4, correctly in the plan view of FIG. 5 has been coated with the upper electrode surface layer film 18, there are described in the same spirit as the upper electrode bus lines 32 .

【0027】スペーサ60の形状は例えば図4のようにする。 The shape of the spacer 60 as shown in FIG. 4, for example. ここでは,R(赤),G(緑),B(青)に発光するドット毎,すなわち上部電極3列ずつにスペーサの支柱を設けているが,機械強度が耐える範囲で,支柱の数(密度)を減らしてかまわない。 Here, R (red), G (green), B each dot that emits (blue), i.e. is provided with the strut of the spacer on each upper electrode 3 columns, to the extent that the mechanical strength to withstand the number of struts ( it may reduce the density). スペーサ60の製作は,厚さ1〜3mm程度のガラスやセラミックスなどの絶縁板に,例えばサンドブラスト法などで所望の形状の穴を加工する。 Fabrication of the spacer 60, an insulating plate such as thickness 1~3mm about glass or ceramics, machining a hole having a desired shape by, for example, sandblasting, etc..

【0028】封着したパネルは,1×10 -7 Torr程度の真空に排気して,封止する。 The sealed panels is evacuated to a vacuum of about 1 × 10 -7 Torr, sealed. このようにして,薄膜電子源を用いた表示パネルが完成する。 In this manner, the display panel is completed using the thin-film electron emitter.

【0029】このように本実施例では,面板110−基板14間の距離は1〜3mm程度と長いので,メタルバック122に印加する加速電圧を3〜6KVと高電圧に出来る。 [0029] In this embodiment Thus, the distance between the surface plates 110- substrate 14 so 1~3mm about a long, possible acceleration voltage applied to the metal back 122 3~6KV a high voltage. したがって,上述のように,蛍光体114には陰極線管(CRT)用の蛍光体を使用できる。 Therefore, as described above, it can be used phosphor for a cathode ray tube (CRT) in the phosphor 114.

【0030】図7は、このようにして製作した表示装置パネル100の駆動回路への結線図である。 FIG. 7 is a connection diagram of the drive circuit of the display device panel 100 fabricated in this manner. 図7では簡単のために,3×3画素の場合を示している。 For simplicity in FIG. 7 shows the case of 3 × 3 pixels. 下部電極13 The lower electrode 13
は下部電極駆動回路41へ結線し、上部電極バスライン32 And connect to the lower electrode driving circuit 41, the upper electrode bus line 32
は上部電極駆動回路42に結線する。 It is connected to the upper electrode driving circuit 42. メタルバック122 The metal back 122
は加速電極駆動回路43へ結線する。 It is connected to the accelerating electrode driving circuit 43. n番目の下部電極13K n-th lower electrode 13K
nとm番目の上部電極バスライン32Cmの交点のドットを(n、m)で表すことにする。 It will be denoted n and m th intersection of the upper electrode bus line 32Cm dot (n, m).

【0031】図8は、各駆動回路の発生電圧の波形を示す。 [0031] FIG. 8 shows a waveform of the generated voltage of the driving circuit. メタルバック122には3〜6KV程度の電圧を常時印加する。 The metal back 122 constantly applying a voltage of about 3~6KV.

【0032】時刻t 0ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体114は発光しない。 [0032] Since at time t 0 both of the electrodes is also at zero voltage electrons are not emitted, therefore, phosphor 114 does not emit light.

【0033】時刻t 1において、下部電極13K1には−V 1 [0033] At time t 1, -V 1 is the lower electrode 13K1
なる電圧の走査パルス401を、上部電極バスライン32 A scan pulse 401 of the voltage composed, top electrode bus line 32
C1、C2には+V 2なる電圧のデータパルス402を印加する。 C1, the C2 applies a data pulse 402 of + V 2 becomes voltage. ドット(1、1)、(1、2)の下部電極13と上部電極との間には(V 1 +V 2 )なる電圧が印加されるので、 Dots (1,1), because between the lower electrode 13 and upper electrode voltage becomes (V 1 + V 2) is applied in (1),
(V 1 +V 2 )を電子放出開始電圧以上に設定しておけば、この2つのドットの薄膜電子源からは電子が真空10 If the (V 1 + V 2) by setting the above electron emission starting voltage, the electrons from the thin-film electron emitter of the two dots vacuum 10
中に放出される。 It is released into the. 放出された電子はメタルバック144 The emitted electrons metal back 144
に印加された電圧により加速された後、蛍光体114にぶつかり、蛍光体114を発光させる。 After being accelerated by the voltage applied to, strike the phosphor 114 to the phosphor to emit light 114.

【0034】時刻t 2において、下部電極13K2に−V 1なる電圧を印加し、上部電極バスライン32C1にV 2なる電圧を印加すると、同様にドット(2、1)が点灯する。 [0034] In time t 2, the application of a -V 1 becomes voltage to the lower electrode 13K2, by applying a V 2 becomes voltage to the upper electrode bus line 32C1, similarly dots (2,1) is turned on. このようにして、図8の電圧波形を印加すると、図7の斜線を施したドットのみが点灯する。 Thus, upon application of a voltage waveform of FIG. 8, only the dot indicated by hatching in FIG. 7 it is turned on.

【0035】このようにして、上部電極バスライン32に印加する信号を変えることにより所望の画像または情報を表示することができる。 [0035] In this manner, it is possible to display a desired image or information by changing the signal applied to the upper electrode bus line 32. ここで,データパルス402 Here, the data pulse 402
の電圧振幅V 2の値を,上部電極の表面材料の仕事関数(この場合Auの仕事関数4.8 eV)よりも小さく設定する。 The value of the voltage amplitude V 2 of the set smaller than the work function of the surface material of the upper electrode (work function 4.8 eV in this case Au). 本実施例では,V 2 =3.5V,V 1 =4Vとした。 In this embodiment, the V 2 = 3.5V, V 1 = 4V.

【0036】輝度に階調のある画像を表示するには,データパルス402のパルス幅を階調に合わせて調整すればよい。 [0036] To display an image having a gradation in brightness may be adjusted to suit the pulse width of the data pulses 402 gradations.

【0037】データパルス402の電圧振幅V 2を階調に合わせて変調しても良い。 [0037] The voltage amplitude V 2 of the data pulses 402 may be modulated in accordance with the gradation. この場合,画像表示装置に入力される映像信号が,例えば8ビット(256階調) In this case, the video signal input to the image display device, for example, 8 bits (256 gradations)
など明確に上限値がある信号の場合には,この上限値に対応するV 2の値を,上部電極表面の仕事関数φよりも小さく設定すればよい。 If the signal is clearly limit, etc., the value of V 2 corresponding to the upper limit value may be set smaller than φ the work function of the upper electrode surface.

【0038】あるいは,映像信号に応じて時間変化するV 2の電圧値のうち,仕事関数φよりも小さいものの時間割合が8割以上であっても良い。 [0038] Alternatively, among the voltage values of V 2 to time variation in accordance with a video signal, the time rate although the work function φ is smaller than that it may be 80% or more. この場合,コントラスト低下に寄与するV 2の成分は高々2割であるから, In this case, since the components that contribute to the contrast reduction V 2 is at most 20%,
従来法に比べて1/0.2=5倍のコントラスト向上効果がある。 It is 1 / 0.2 = 5 times the contrast enhancing effect compared to the conventional method.

【0039】以上の実施例では,下部電極に金属を用いたMIM電子源を用いた例を述べてきたが,下部電極に半導体を用いたMIS(Metal-Insulator-Semiconducto [0039] In the above embodiment has been described an example using an MIM electron source using metal for the lower electrode, MIS with a semiconductor to lower electrode (Metal-Insulator-Semiconducto
r)型電子源を用いても本発明の効果が得られることは言うまでもない。 Also the effects of the present invention are obtained of course by using r) type electron source.

【0040】本発明による別の実施例として,電子線露光装置の例を述べる。 [0040] As another embodiment according to the present invention, describes an example of an electron beam exposure apparatus. 先の実施例に述べた構造,方法で,薄膜電子源をマトリクス状に配置した基板を製作する。 Structure described in the previous examples, in a way, to manufacture a substrate arranged a thin-film electron source in a matrix. この薄膜電子源マトリクスを電子源として,ウエハ・ステージ,縮小光学系,および必要に応じて偏向系とともに真空装置内に組み込むことにより電子線露光装置の基本構成が出来る。 The thin-film electron emitter matrix as the electron source, a wafer stage, reduction optical system, and it is the basic configuration of an electron beam exposure device by incorporating into the vacuum apparatus with deflection system if necessary. その詳細については,特開平6− Its For more information, JP-A-6-
236840に記されている。 It is written to 236,840. この場合も,薄膜電子源マトリクスに印加する走査パルスの電圧と,データパルスの電圧を,いずれも薄膜電子源表面の仕事関数φ以下に設定することにより,非選択の電子源からの放出電流はゼロに出来る。 Again, the voltage of the scan pulse applied to the thin-film electron emitter matrix, the voltage of the data pulse, by setting both below φ the work function of the thin-film electron emitter surface, the emission current from the electron source of unselected It can be to zero. これにより,誤露光を防止できる。 Thus, erroneous exposure can be prevented.

【0041】 [0041]

【発明の効果】本発明によれば,多数の走査線数を有して,かつコントラストが高い,マトリクス型電子線励起型表示装置が実現できる。 According to the present invention, a number of multiple scan lines, and the contrast is high, matrix electron beam excitation display device can be realized. また,電子線応用機器に適用すると,放出電流量を正確に制御できるようになる。 Further, when applied to an electron beam applied apparatus, it becomes possible to accurately control the emission current amount.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】薄膜型電子源のI(V)−V特性の一例を示す図である。 1 is a diagram illustrating an example of I (V) -V characteristics of thin-film electron emitter.

【図2】薄膜型電子源の電子エネルギー図である。 Figure 2 is an electron energy diagram of thin-film electron emitter.

【図3】本発明による表示装置の第1の実施例の断面図である。 3 is a cross-sectional view of a first embodiment of a display device according to the present invention.

【図4】本発明による表示装置の第1の実施例における蛍光面位置を示す平面図である。 Is a plan view showing a phosphor screen position in the first embodiment of the display device according to the invention; FIG.

【図5】本発明による表示装置の第1の実施例における基板の平面図である。 5 is a plan view of the substrate in the first embodiment of the display device according to the present invention.

【図6】本発明による表示装置の第1の実施例における基板作成プロセス図である。 6 is a substrate fabrication process diagram of the first embodiment of a display device according to the present invention.

【図7】本発明による表示装置の駆動回路への結線図の1例である。 7 is an example of a connection diagram of the drive circuit of a display device according to the present invention.

【図8】本発明による表示装置の駆動電圧波形図の1例である。 8 is an example of a drive voltage waveform diagram of a display device according to the invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

10・・・真空、11・・・上部電極、12・・・絶縁層、13・・・下部電極、14・・・基板、15・・・ 10 ... vacuum, 11 ... upper electrode, 12 ... insulating layer, 13 ... lower electrode, 14 ... substrate, 15 ...
保護層、16・・・電極端子、16・・・上部電極界面層膜、17・・・上部電極中間層膜、18・・・上部電極表面層膜、20・・・駆動電圧、32・・・上部電極バスライン、60・・・スペーサ, 110・・・面板、114・・・蛍光体、120・・・ブラックマトリクス,122・・・メタルバック,41・・・下部電極駆動回路、42・・・上部電極駆動回路、43・・・加速電極駆動回路、401・・・走査パルス,402・・ Protective layer, 16 ... electrode terminal, 16 ... upper electrode interfacial layer film, 17 ... upper electrode interlayer film, 18 ... upper electrode surface layer film, 20 ... driving voltage, 32 ... upper electrode bus line, 60 ... spacer 110 ... faceplate, 114 ... phosphor, 120 ... black matrix 122 ... metal back 41 ... lower electrode driving circuit, 42 - ... upper electrode driving circuit, 43 ... acceleration electrode driving circuit, 401 ... scan pulse, 402 ...
・データパルス,501・・・レジスト,502・・・ Data pulse, 501 ... resist, 502 ...
レジスト,503・・・レジスト。 Resist, 503 ... resist.

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】下部電極,絶縁層,上部電極をこの順に積層した薄膜型電子源を構成要素とするマトリクスを形成した基板と,蛍光体と加速電極とを具備した面板とから構成される表示パネルと,走査パルスと,画像信号に基づいたデータパルスとの組み合わせで前記薄膜型電子源マトリクスを駆動する駆動回路を有する表示装置において,前記走査パルスが印加されていない時点での前記薄膜型電子源への印加電圧は前記上部電極の仕事関数よりも小さいことを特徴とする表示装置。 1. A lower electrode, a display made of an insulating layer, a substrate and the upper electrode to form a matrix and the elements thin film cathode laminated in this order, the phosphor and the face plate provided with the an accelerating electrode panel and a scan pulse, a display device having a driving circuit for driving the thin-film electron emitter matrix in combination with the data pulses based on the image signal, the thin-film electron at the time when the scan pulse is not applied voltage applied to the source display and wherein the smaller than the work function of the upper electrode.
  2. 【請求項2】前記データパルスの電圧値は前記上部電極の仕事関数よりも小さいことを特徴とする請求項1に記載の表示装置。 2. A display device according to claim 1 voltage value of the data pulses, characterized in that less than the work function of the upper electrode.
  3. 【請求項3】前記データパルス電圧値を映像信号に応じて変調する場合,前記電圧値の最大値は前記上部電極の仕事関数より小さいことを特徴とする請求項1に記載の表示装置。 3. If the modulating said data pulse voltage value in accordance with a video signal, the maximum value of the voltage value display device according to claim 1, wherein the smaller than the work function of the upper electrode.
  4. 【請求項4】前記データパルス電圧値を映像信号に応じて変調する場合,前記電圧値のうち,前記上部電極の仕事関数を越えるものの時間割合は2割以下であることを特徴とする請求項1に記載の表示装置。 4. When modulating the data pulse voltage value in accordance with a video signal, among the voltage values, claims, characterized in that the time ratio of those over the work function of the upper electrode is not more than 20% the display device according to 1.
  5. 【請求項5】下部電極,絶縁層,上部電極をこの順に積層した薄膜型電子源をマトリクス状に配列した薄膜型電子源マトリクスと,走査パルスと,画像信号に基づいたデータパルスとの組み合わせで前記薄膜型電子源マトリクスを駆動する駆動回路を有する電子線応用機器において,前記走査パルスが印加されていない時点での前記薄膜型電子源への印加電圧は前記上部電極の仕事関数よりも小さいことを特徴とする電子線応用機器。 5. A lower electrode, an insulating layer, and a thin-film electron emitter matrix having an array of the upper electrode thin film cathode laminated in this order in a matrix, a scanning pulse, in combination with the data pulses based on the image signal in electron beam application apparatus having a driving circuit for driving the thin-film electron emitter matrix, that the voltage applied to the thin film cathode at the time when the scan pulse is not applied is smaller than the work function of the upper electrode electron beam application apparatus according to claim.
JP31450596A 1996-11-26 1996-11-26 Display device and aperture for application of electron beam Pending JPH10153979A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31450596A JPH10153979A (en) 1996-11-26 1996-11-26 Display device and aperture for application of electron beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31450596A JPH10153979A (en) 1996-11-26 1996-11-26 Display device and aperture for application of electron beam

Publications (1)

Publication Number Publication Date
JPH10153979A true true JPH10153979A (en) 1998-06-09

Family

ID=18054104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31450596A Pending JPH10153979A (en) 1996-11-26 1996-11-26 Display device and aperture for application of electron beam

Country Status (1)

Country Link
JP (1) JPH10153979A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2397941A (en) * 2002-12-26 2004-08-04 Hitachi Ltd Display device
US6873115B2 (en) * 2002-07-25 2005-03-29 Hitachi, Ltd. Field emission display
US7218058B2 (en) * 2002-12-20 2007-05-15 Hitachi, Ltd. Cold cathode type flat panel display
EP1858057A2 (en) 2006-05-19 2007-11-21 Samsung SDI Co., Ltd. Light emission device with electron excited phosphor layers, and display device using the light emission device as light source
US7355336B2 (en) 2005-03-11 2008-04-08 Hitachi Displays, Ltd. Image display device
US7442961B2 (en) 2005-03-11 2008-10-28 Hitachi Displays, Ltd. Image display device
US7696686B2 (en) 2006-12-22 2010-04-13 Hitachi Displays, Ltd. Image display device and process of manufacture
US8022000B2 (en) 2006-01-06 2011-09-20 Hitachi Displays Ltd. Display device and production method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873115B2 (en) * 2002-07-25 2005-03-29 Hitachi, Ltd. Field emission display
US6975075B2 (en) 2002-07-25 2005-12-13 Hitachi, Ltd. Field emission display
US7218058B2 (en) * 2002-12-20 2007-05-15 Hitachi, Ltd. Cold cathode type flat panel display
US7417379B2 (en) 2002-12-20 2008-08-26 Hitachi, Ltd. Cold cathode type flat panel display
US7385355B2 (en) 2002-12-26 2008-06-10 Hitachi, Ltd. Display device having a thin film electron source array
US7129641B2 (en) 2002-12-26 2006-10-31 Hitachi, Ltd. Display device having a thin film electron source array
GB2397941B (en) * 2002-12-26 2007-07-11 Hitachi Ltd Display device
GB2397941A (en) * 2002-12-26 2004-08-04 Hitachi Ltd Display device
US7442961B2 (en) 2005-03-11 2008-10-28 Hitachi Displays, Ltd. Image display device
US7355336B2 (en) 2005-03-11 2008-04-08 Hitachi Displays, Ltd. Image display device
US8022000B2 (en) 2006-01-06 2011-09-20 Hitachi Displays Ltd. Display device and production method thereof
EP1858057A3 (en) * 2006-05-19 2008-07-30 Samsung SDI Co., Ltd. Light emission device with electron excited phosphor layers, and display device using the light emission device as light source
JP2007311342A (en) * 2006-05-19 2007-11-29 Samsung Sdi Co Ltd Light-emitting device and display device
EP1858057A2 (en) 2006-05-19 2007-11-21 Samsung SDI Co., Ltd. Light emission device with electron excited phosphor layers, and display device using the light emission device as light source
US7495380B2 (en) 2006-05-19 2009-02-24 Samsung Sdi Co., Ltd. Light emission device and display device using the light emission device as light source
US7696686B2 (en) 2006-12-22 2010-04-13 Hitachi Displays, Ltd. Image display device and process of manufacture

Similar Documents

Publication Publication Date Title
US6342276B1 (en) Method for making a field emission display
US5153483A (en) Display device
US6008576A (en) Flat display and process for producing cathode plate for use in flat display
US5729244A (en) Field emission device with microchannel gain element
US5949184A (en) Light-emitting device and method of manufacturing the same
US5155416A (en) Electron beam emitting device and image displaying device by use thereof
US20010017515A1 (en) Display device using thin film cathode and its process
US4459514A (en) Fluorescent display device
US6538391B1 (en) Image display and a manufacturing method of the same
EP0797233A2 (en) Thin-film electron emitter device and application equipment using the same
US20050236963A1 (en) Emitter structure with a protected gate electrode for an electron-emitting device
US5693438A (en) Method of manufacturing a flat panel field emission display having auto gettering
US20060038768A1 (en) Field emission display
US20020093469A1 (en) Display apparatus using luminance modulation elements
US20040104668A1 (en) Triode structure of field emission display and fabrication method thereof
US20050151461A1 (en) Field emission devices
US20020175617A1 (en) Field emission display panel equipped with a dual-layer cathode and an anode on the same substrate and method for fabrication
US5489817A (en) Electron-optical terminal image device based on a cold cathode
US5670296A (en) Method of manufacturing a high efficiency field emission display
US20020036599A1 (en) Method of driving electron-emitting device, electron source, and image-forming apparatus, driving circuit for electron source and image-forming apparatus, electron source and image-forming apparatus including the driving circuit, and method of manufacturing image-forming apparatus
JPH09114414A (en) Image display device
US6674242B2 (en) Field-emission matrix display based on electron reflections
US6617774B1 (en) Thin-film electron emitter device having multi-layered electron emission areas
US6963171B2 (en) Cold cathode type flat panel display
US5611719A (en) Method for improving flat panel display anode plate phosphor efficiency