JPH10153979A - Display device and aperture for application of electron beam - Google Patents
Display device and aperture for application of electron beamInfo
- Publication number
- JPH10153979A JPH10153979A JP31450596A JP31450596A JPH10153979A JP H10153979 A JPH10153979 A JP H10153979A JP 31450596 A JP31450596 A JP 31450596A JP 31450596 A JP31450596 A JP 31450596A JP H10153979 A JPH10153979 A JP H10153979A
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- film
- thin
- work function
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マトリクス状に配
置した電子放出素子を用いた表示装置および電子線応用
機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device using electron-emitting devices arranged in a matrix and an electron beam apparatus.
【0002】互いに直交する電極群の各交点に電子放出
素子を形成した電子放出素子アレイを用いた表示装置と
して,例えば,電子放出素子として電界放射電子源アレ
イ(Field-Emitter Array)を用いた電界放射ディスプレ
イ(Field Emission Display,FED)が,例えばThe 10th I
nternational Display Research Conference, Proceedi
ngs, 374頁〜377頁(1990年,vde-verlage)に報
告されている。これは電子放出素子(電界放射電子源ア
レイ)をマトリクス状に配置した基板と,電子線照射に
より発光する蛍光体と電子線を加速するための加速電極
を有する面板と,駆動回路とから構成される。駆動回路
により適当な電圧波形をMIM型電子源に印加すること
により,所望の位置のMIM電子源のみから電子を放出
させ,その放出電子が面板上の蛍光体を発光させて画像
を表示する。。2. Description of the Related Art As a display device using an electron-emitting device array in which an electron-emitting device is formed at each intersection of an electrode group orthogonal to each other, for example, an electric field using a field-emission electron source array (Field-Emitter Array) as the electron-emitting device Emission display (Field Emission Display, FED) is, for example, The 10th I
nternational Display Research Conference, Proceedi
ngs, pp. 374-377 (1990, vde-verlage). It consists of a substrate on which electron-emitting devices (field emission electron source array) are arranged in a matrix, a phosphor plate that emits light by irradiation with an electron beam, a face plate having an acceleration electrode for accelerating the electron beam, and a drive circuit. You. By applying an appropriate voltage waveform to the MIM-type electron source by the drive circuit, electrons are emitted only from the MIM-type electron source at a desired position, and the emitted electrons cause the phosphor on the face plate to emit light to display an image. .
【0003】このような表示装置は,陰極線管(CR
T)のような電子線偏向レンズ系が不要なので平板型デ
ィスプレイが実現でき,さらに自発光型の素子であるた
めにCRT並の優れた表示画質を実現できるという特徴
を持っている。[0003] Such a display device is a cathode ray tube (CR).
Since an electron beam deflecting lens system as in T) is not required, a flat panel display can be realized, and furthermore, since it is a self-luminous element, excellent display quality comparable to a CRT can be realized.
【0004】[0004]
【発明が解決しようとする課題】マトリクス状に配置さ
れた電子放出素子のうち,所望の電子源のみから電子を
放出されるには,いわゆる線順次駆動法を用いる。例え
ば,基板上の行方向の信号線を各電子放出素子の第1電
極(前記公知例の場合はゲート電極)に接続し,列方向
の信号線を第2電極(前記公知例の場合はカソード電
極)に接続した場合を考える。電子放出素子への印加電
圧,すなわち第1電極−第2電極間の電圧をVとしたと
きの電子放出素子からの放出電流をI(V)とする。To emit electrons only from a desired electron source among the electron-emitting devices arranged in a matrix, a so-called line-sequential driving method is used. For example, a signal line in a row direction on a substrate is connected to a first electrode (a gate electrode in the case of the known example) of each electron-emitting device, and a signal line in a column direction is connected to a second electrode (a cathode in the case of the known example). Electrode). The emission current from the electron-emitting device when the voltage applied to the electron-emitting device, that is, the voltage between the first electrode and the second electrode is V, is represented by I (V).
【0005】線順次駆動法の基本動作原理は以下の通り
である。行方向の各信号線に順次,電圧振幅Vsなる走
査パルスを印加し,列方向の各信号線に電圧振幅−Vd
なるデータパルスを印加する。すると,走査パルスとデ
ータパルスが同時に印加された電子放出素子からはI
(Vs+Vd)なる電流が放出され,走査パルスのみが印
加された電子放出素子からはI(Vs),データパルス
のみが印加された電子放出素子からはI(Vd)なる電
流が放出される。I(Vs+Vd)がI(Vs),I(V
d)よりも十分大きければ,実質的に交点の電子放出素
子のみから電子が放出される(すなわち,画素が発光す
る)ことになる。The basic operation principle of the line sequential driving method is as follows. A scanning pulse having a voltage amplitude Vs is sequentially applied to each signal line in the row direction, and a voltage amplitude −Vd is applied to each signal line in the column direction.
Is applied. Then, from the electron-emitting device to which the scanning pulse and the data pulse are simultaneously applied, I
A current of (Vs + Vd) is emitted, and a current of I (Vs) is emitted from the electron-emitting device to which only the scanning pulse is applied, and a current of I (Vd) is emitted from the electron-emitting device to which only the data pulse is applied. I (Vs + Vd) is I (Vs), I (V
If it is sufficiently larger than d), electrons are emitted from only the electron-emitting devices at the intersection substantially (that is, the pixel emits light).
【0006】この場合のコントラストを計算する。走査
線の数をN本とする。蛍光体の発光輝度は放出電流量の
α倍とすると,ある画素を点灯したときの輝度はαI
(Vs+Vd)である。また,その画素を点灯させなかっ
た場合でも,その列に点灯した画素がn個ある場合に
は,電圧Vdがn回,Vsが1回印加されるから,α{n
I(Vd)+I(Vs)}の輝度になる。したがって,コ
ントラストβは最悪の場合, β=I(Vs+Vd)/{(N−1)I(Vd)+I(V
s)} となる。したがって,ディスプレイとして典型的なN=
480本の場合には,I(Vs+Vd)/I(Vd)=1
04であっても,コントラストβ=20となってしま
う。The contrast in this case is calculated. The number of scanning lines is N. Assuming that the emission luminance of the phosphor is α times the amount of emission current, the luminance when a certain pixel is turned on is αI
(Vs + Vd). Even if the pixel is not lit, if there are n lit pixels in the column, the voltage Vd is applied n times and the voltage Vs is applied once.
I (Vd) + I (Vs)}. Therefore, in the worst case, the contrast β is β = I (Vs + Vd) / {(N−1) I (Vd) + I (V
s) It becomes}. Therefore, a typical N =
In the case of 480 lines, I (Vs + Vd) / I (Vd) = 1
0 be a four, resulting in a contrast β = 20.
【0007】このように走査線数Nの増加とともにコン
トラストが低下するのが,線順次駆動法の欠点である。
この問題を回避するために,例えば前記公知例では,走
査パルスの電圧をVs’=Vs+Vdとし,データパルス
をVd’=Vdとしている。すなわち,点灯させたくない
画素に対応する電子放出素子にはVd’=Vdを印加し,
点灯させたい画素にはVd’=0とする。電界放射電子
源では,逆極性の電圧を印加しても全く電子は出ないか
ら,この方法により線順次駆動法によるコントラストの
低下は起こらない。ただし,この方法では,走査パルス
の電圧振幅がVs+Vdと大きくなってしまうので,走査
パルスの駆動回路の負担が大きくなるという問題があ
る。The decrease in contrast with an increase in the number N of scanning lines is a disadvantage of the line sequential driving method.
In order to avoid this problem, for example, in the known example, the voltage of the scanning pulse is set to Vs '= Vs + Vd, and the data pulse is set to Vd' = Vd. That is, Vd '= Vd is applied to the electron-emitting devices corresponding to the pixels not to be turned on,
Vd '= 0 is set for a pixel to be turned on. In the field emission electron source, no electrons are emitted even when a voltage of the opposite polarity is applied, so that the contrast does not decrease by the line sequential driving method by this method. However, in this method, since the voltage amplitude of the scanning pulse is increased to Vs + Vd, there is a problem that the load on the driving circuit of the scanning pulse is increased.
【0008】上記の問題は,表示装置に限らず電子放出
素子をマトリクス状に配置した電子源マトリクスを用い
た機器に共通する問題である。例えば,電子源マトリク
スを用いた電子線露光装置が特開平6−236840に
記されているが,電子線露光装置では非選択の電子源か
らわずかながらの電子が放出されると,望まない部分が
露光されてしまうことになり,大きな問題となる。The above problem is not limited to a display device but is common to devices using an electron source matrix in which electron-emitting devices are arranged in a matrix. For example, an electron beam exposure apparatus using an electron source matrix is described in JP-A-6-236840. However, in an electron beam exposure apparatus, when a small amount of electrons are emitted from a non-selected electron source, an undesired portion is generated. Exposure would be a major problem.
【0009】[0009]
【課題を解決するための手段】本発明では,電子放出素
子として薄膜型電子源を用い,かつデータパルスにより
電子放出素子に印加される電圧を,薄膜型電子源の表面
の仕事関数よりも小さくすることにより,上記のコント
ラスト低下の問題を解決した。According to the present invention, a thin-film electron source is used as an electron-emitting device, and a voltage applied to the electron-emitting device by a data pulse is smaller than a work function of a surface of the thin-film electron source. By doing so, the above-described problem of the decrease in contrast has been solved.
【0010】薄膜型電子源は,下部電極,絶縁層,上部
電極をこの順に積層した構造をもつ。下部電極−上部電
極間に、上部電極が正電圧となる電圧Vを印加したとき
の電子エネルギー図を図2に示した。絶縁層に10MV
/cm程度の電界が印加されると,トンネル現象により
下部電極内の電子が絶縁層の伝導帯に流れ込み,電界に
より加速される。この電子は絶縁層中や上部電極中で非
弾性散乱等にエネルギーを失うが,上部電極−真空界面
において仕事関数φ以上のエネルギーを持ったものは真
空中に放出される。これが放出電流I(V)である。図
2のエネルギー図からわかるように,印加電圧Vが表面
の仕事関数φ以下の場合には,φ以上のエネルギーを有
する電子はないので,I(V)=0である。したがっ
て,走査パルスの非印加期間に上部電極−下部電極間に
印加される電圧を仕事関数φ以下とすれば,走査線数N
が増えてもコントラストは低下しない。The thin film type electron source has a structure in which a lower electrode, an insulating layer, and an upper electrode are laminated in this order. FIG. 2 shows an electron energy diagram when a voltage V at which the upper electrode becomes a positive voltage is applied between the lower electrode and the upper electrode. 10MV for insulating layer
When an electric field of about / cm is applied, electrons in the lower electrode flow into the conduction band of the insulating layer due to a tunnel phenomenon, and are accelerated by the electric field. These electrons lose energy due to inelastic scattering or the like in the insulating layer or the upper electrode, but those having energy of work function φ or more at the upper electrode-vacuum interface are emitted into vacuum. This is the emission current I (V). As can be seen from the energy diagram of FIG. 2, when the applied voltage V is equal to or smaller than the work function φ of the surface, there are no electrons having the energy equal to or larger than φ, so that I (V) = 0. Therefore, if the voltage applied between the upper electrode and the lower electrode during the non-application period of the scanning pulse is set to be equal to or less than the work function φ, the number of scanning lines N
The contrast does not decrease even if increases.
【0011】このように本発明は,薄膜型電子源の特性
を利用してコントラストの向上を図るものである。本方
法によれば,走査パルスの電圧振幅も最小限で済み,ま
た,パルス数が多く消費電力への影響も大きいデータパ
ルスの電圧振幅も小さくなるので好ましい。As described above, the present invention aims at improving the contrast by utilizing the characteristics of the thin film type electron source. According to this method, the voltage amplitude of the scanning pulse can be minimized, and the voltage amplitude of the data pulse having a large number of pulses and having a large effect on power consumption can be reduced.
【0012】本発明を用いるには,薄膜型電子源への印
加電圧Vをφ程度変化させただけで,I(V)が十分変
化しなければならない。これは薄膜電子源の絶縁層膜厚
を薄くすれば達成できる。図1に,下部電極にAl,絶縁
層に膜厚5.5nmのAl2O3,上部電極にAuを用いた薄膜電子
源のI(V)−V特性を示す。Auの仕事関数φ=4.8eV
であるから,この場合,Vd<4.8 Vとすればよい。図1
からわかるように,Vを2V変化させるだけで,I
(V)は4桁変化しており,上記の条件を満たしてい
る。なお,走査電圧Vsもφより小さく設定するとコン
トラストの点でなお好ましい。In order to use the present invention, I (V) must be sufficiently changed only by changing the applied voltage V to the thin film type electron source by about φ. This can be achieved by reducing the thickness of the insulating layer of the thin-film electron source. FIG. 1 shows the I (V) -V characteristics of a thin film electron source using Al for the lower electrode, Al 2 O 3 having a thickness of 5.5 nm for the insulating layer, and Au for the upper electrode. Au work function φ = 4.8eV
In this case, Vd <4.8 V may be set. FIG.
As can be seen from FIG.
(V) changes by four digits, and satisfies the above condition. It is more preferable that the scanning voltage Vs is set smaller than φ in terms of contrast.
【0013】上記の記述からわかるように,本発明によ
れば,走査パルスとデータパルスとで選択された電子源
のみから電子が放出されるので,先に述べた電子線露光
装置など,表示装置以外にも有効である。As can be seen from the above description, according to the present invention, since electrons are emitted only from the electron source selected by the scanning pulse and the data pulse, a display device such as the electron beam exposure apparatus described above is used. It is also effective other than.
【0014】[0014]
【発明の実施の形態】以下,本発明の実施の形態を図を
用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0015】第1の実施例は,電子放出素子として薄膜
型電子源(MIM型電子源)を用いたものである。図
3,図4,図5,図6を用いて本実施例を説明する。図
4は表示パネルを面板側から見た平面図,図5は基板1
4を面板側から見た平面図である。図4,図5中のA-B
間の断面図が図3(a)であり,C-D間の左半分の断面図
が図3(b)である。In the first embodiment, a thin-film electron source (MIM type electron source) is used as an electron-emitting device. This embodiment will be described with reference to FIGS. 3, 4, 5, and 6. FIG. FIG. 4 is a plan view of the display panel viewed from the face plate side, and FIG.
FIG. 4 is a plan view of the device 4 viewed from the face plate side. AB in FIGS. 4 and 5
FIG. 3A is a cross-sectional view of the left half, and FIG. 3B is a cross-sectional view of the left half between the CDs.
【0016】まず,基板上に形成する薄膜電子源の作成
方法を述べる。図6は基板14上に薄膜型電子源を作製
するプロセスを示したものである。右の列が平面図で,
A-B間での断面図を左の列に示してある。図6では1個
の素子しか描いてないが,実際には,図3,図5のよう
にマトリクス状に配置されている。First, a method of forming a thin film electron source formed on a substrate will be described. FIG. 6 shows a process for producing a thin-film electron source on the substrate 14. The right column is a plan view,
A cross-sectional view between AB is shown in the left column. Although only one element is illustrated in FIG. 6, actually, the elements are arranged in a matrix as shown in FIGS.
【0017】ガラスなどの絶縁性基板14上に,下部電
極13作成用の薄膜として,Alを例えば,300nmの
膜厚で形成する。このAl膜の形成には,例えば,スパッ
タリング法や抵抗加熱蒸着法,MBE法(分子線エピタ
キシ法)などを用いる。次に,このAl膜を,フォトリソ
グラフィによるレジスト形成と,それに続くエッチング
とによりストライプ状に加工し下部電極13を形成す
る。ここで用いるレジストはエッチングに適したもので
あればよく,また,エッチングもウエットエッチング,
ドライエッチングのいずれも可能である。この下部電極
13の表面を陽極酸化して膜厚5〜10nm程度の絶縁層
12を形成する。本実施例では化成電圧を4Vに設定
し,絶縁層膜厚5.5nmとした。これが,図6(a)の状態
である。Al is formed as a thin film for forming the lower electrode 13 on the insulating substrate 14 such as glass, for example, to a thickness of 300 nm. For forming the Al film, for example, a sputtering method, a resistance heating evaporation method, an MBE method (molecular beam epitaxy method), or the like is used. Next, the Al film is processed into a stripe shape by photolithography resist formation and subsequent etching to form a lower electrode 13. The resist used here may be any suitable for etching, and the etching may be wet etching,
Any of dry etching is possible. The surface of the lower electrode 13 is anodized to form an insulating layer 12 having a thickness of about 5 to 10 nm. In this embodiment, the formation voltage is set to 4 V, and the thickness of the insulating layer is set to 5.5 nm. This is the state shown in FIG.
【0018】次に,レジスト501を塗布して紫外線で
露光してパターニングし,図6(b)のパターンを形成
する。レジスト501には例えば,キノンジアザイド系
のポジ型レジストを用いる。レジスト501を付けたま
ま,再度陽極酸化を行い,保護層15を形成する。この
2回目の陽極酸化は,化成電圧50V程度とし,保護層
15の膜厚を70nm程度とする。これが,図6(c)の状
態である。Next, a resist 501 is applied, exposed to ultraviolet rays and patterned to form a pattern shown in FIG. 6B. As the resist 501, for example, a quinonediazide-based positive resist is used. With the resist 501 still attached, anodic oxidation is performed again to form the protective layer 15. In the second anodic oxidation, the formation voltage is about 50 V, and the thickness of the protective layer 15 is about 70 nm. This is the state shown in FIG.
【0019】レジスト501をアセトンなどの有機溶媒
で剥離した後,レジスト502を図6(d)のパターン
で塗布・形成する。次に,上部電極バスライン32とな
る金属膜を,基板14の全面に成膜する。この上部電極
バスライン32となる金属膜は,Moなど,基板14との
接着性に優れた金属を下層とし,Auなど電気伝導性に富
み,かつ酸化されにくい金属を上層とする積層膜構成と
し,スパッタリング法や蒸着法などで連続成膜するのが
望ましい。下層の材料としては,上記Moの他に,CrやT
a, W, Nbなど絶縁性基板との接着性がよい他の金属でも
よい。また,上層の材料には,上記Auの他,Pt, Ir, R
h, Ru などが使用可能である。これらの金属を用いるこ
とにより後で形成する上部電極16との電気的接触を確
保できる。なお,上記上部電極バスライン32を形成す
る金属膜の膜厚は,配線抵抗の要求仕様により適宜選択
する。本実施例では,Mo膜を30nm,Au膜を100 nmとし
た。続いて,アセトンなどの有機溶媒でレジスト502
をリフトオフすることにより,図6(e)の形を得る。After the resist 501 is stripped with an organic solvent such as acetone, a resist 502 is applied and formed in a pattern shown in FIG. Next, a metal film to be the upper electrode bus line 32 is formed on the entire surface of the substrate 14. The metal film serving as the upper electrode bus line 32 has a laminated film configuration in which a metal such as Mo having excellent adhesion to the substrate 14 is used as a lower layer, and a metal such as Au which is rich in electrical conductivity and hardly oxidized is used as an upper layer. It is desirable to form a continuous film by a sputtering method or a vapor deposition method. Materials for the lower layer include Cr, T
Other metals, such as a, W, and Nb, having good adhesion to the insulating substrate may be used. In addition to the Au, Pt, Ir, R
h, Ru etc. can be used. By using these metals, electrical contact with the upper electrode 16 to be formed later can be ensured. The thickness of the metal film forming the upper electrode bus line 32 is appropriately selected according to the required specification of the wiring resistance. In this embodiment, the thickness of the Mo film is 30 nm and the thickness of the Au film is 100 nm. Subsequently, the resist 502 is washed with an organic solvent such as acetone.
Is lifted off to obtain the shape shown in FIG.
【0020】続いて,レジスト503を塗布して,図6
(f)のパターンにパターン化する。この状態で,化成
液に浸して陽極酸化を行う。化成電圧は絶縁層12を形
成した際と同じ電圧にする。本実施例の場合,4Vであ
る。絶縁層12はこれまでに何回か行ったレジストパタ
ーニング・プロセスにおいて,現像液などの薬品によ
り,多少のダメージを受けている。そこで,上部電極を
成膜する前に,このように絶縁層12を再度陽極酸化す
ることにより,ダメージの修復ができる。このあと,上
部電極界面層膜16,上部電極中間層膜17,上部電極
表面層膜18の順に成膜する。これらの成膜にはスパッ
タリング法などを用い,各層は真空を破ることなく連続
的に成膜するのが望ましい。本実施例では,上部電極界
面層膜16として膜厚1nmのIr,上部電極中間層膜17
として膜厚2nmのPt,上部電極表面層膜18として膜厚3
nmのAuを用いた。また,本実施例のように,印加電圧を
上部電極に供給する専用のバスライン32があり,上部
電極面積が小さい場合には,上部電極表面層膜18を除
き,例えば膜厚1nmのIrで構成した上部電極界面層膜1
6と膜厚2nmのPtで構成した上部電極中間層膜17の2
層で上部電極を構成しても良い。このように,絶縁層に
接する部分にIrなど昇華エンタルピーの高い材料を用い
ると,薄膜型電子源を長寿命化できる。Subsequently, a resist 503 is applied, and FIG.
Patterning into the pattern of (f). In this state, anodic oxidation is performed by immersion in a chemical conversion solution. The formation voltage is set to the same voltage as when the insulating layer 12 was formed. In the case of this embodiment, it is 4V. The insulating layer 12 has been slightly damaged by a chemical such as a developing solution in the resist patterning process performed several times so far. Therefore, the damage can be repaired by anodizing the insulating layer 12 again before forming the upper electrode. Thereafter, an upper electrode interface layer film 16, an upper electrode intermediate layer film 17, and an upper electrode surface layer film 18 are formed in this order. It is desirable to use a sputtering method or the like to form these layers, and to continuously form each layer without breaking vacuum. In this embodiment, the upper electrode interface layer film 16 is made of Ir having a thickness of 1 nm, and the upper electrode intermediate layer film 17 is formed.
Pt having a thickness of 2 nm and a film thickness of 3
nm of Au was used. Further, as in the present embodiment, there is a dedicated bus line 32 for supplying an applied voltage to the upper electrode, and when the area of the upper electrode is small, except for the upper electrode surface layer film 18, for example, Ir having a film thickness of 1 nm is used. Upper electrode interface layer film 1 composed
6 and 2 of the upper electrode intermediate layer film 17 composed of Pt having a thickness of 2 nm.
The upper electrode may be composed of layers. As described above, when a material having a high sublimation enthalpy such as Ir is used for a portion in contact with the insulating layer, the life of the thin-film electron source can be extended.
【0021】次いで,アセトンなどの有機溶媒でリフト
オフすると,図6(g)に示した構造の薄膜電子源を得
る。以上のプロセスで,基板14上に薄膜電子源が完成
する。この薄膜電子源は,レジスト501で規定した領
域から電子が放出される。電子放出部の周辺部に厚い絶
縁膜である保護層15を形成してあるため,上部電極−
下部電極間に印加される電界が下部電極端部に集中しな
くなり,長時間にわたって安定な電子放出特性が得られ
る。Next, when lift-off is performed with an organic solvent such as acetone, a thin-film electron source having a structure shown in FIG. 6 (g) is obtained. Through the above process, a thin-film electron source is completed on the substrate 14. In this thin-film electron source, electrons are emitted from a region defined by the resist 501. Since the protective layer 15 which is a thick insulating film is formed on the periphery of the electron emitting portion, the upper electrode
The electric field applied between the lower electrodes does not concentrate on the end of the lower electrode, and stable electron emission characteristics can be obtained for a long time.
【0022】面板110には透光性のガラスなどを用い
る。まず,表示装置のコントラストを上げる目的でブラ
ックマトリクス120を形成する(図3(b))。ブラッ
クマトリクス120は,図4において蛍光体114間に
配置されるが,図4では記載を省略した。A transparent glass or the like is used for the face plate 110. First, a black matrix 120 is formed for the purpose of increasing the contrast of the display device (FIG. 3B). The black matrix 120 is arranged between the phosphors 114 in FIG. 4, but is not shown in FIG.
【0023】ブラックマトリクス120は,黒鉛粉末に
PVA(ポリビニルアルコール)と重クロム酸アンモニ
ウムとを混合した溶液を面板110に塗布し,ブラック
マトリクス120を形成したい部分に紫外線を照射して
感光させた後,未感光部分を除去する。The black matrix 120 is prepared by applying a solution in which graphite powder is mixed with PVA (polyvinyl alcohol) and ammonium bichromate to the face plate 110 and irradiating the black matrix 120 with a UV ray to expose the portion where the black matrix 120 is to be formed. , To remove unexposed portions.
【0024】次に赤色蛍光体114Aを形成する。蛍光
体粒子にPVA(ポリビニルアルコール)と重クロム酸
アンモニウムとを混合した水溶液を面板110上に塗布
した後,蛍光体を形成する部分に紫外線を照射して感光
させた後,未感光部分を流水で除去する。このようにし
て赤色蛍光体114Aをパターン化する。パターンは図
4に示したようなストライプ状のパターンにする。この
ストライプ・パターンは一例であって,それ以外にも,
ディスプレイの設計に応じて,例えば,近接する4ドッ
トで1画素を構成させた「RGBG」パターンでももちろん
構わない。蛍光体膜厚は,1.4〜2層程度になるように
する。同様にして,緑色蛍光体114Bと青色蛍光体1
14Cを形成する。蛍光体としては,例えば赤色にY2O2
S:Eu(P22-R),緑色にZn2SiO4:Mn,青色にZnS:Ag(P22
-B)を用いればよい。Next, a red phosphor 114A is formed. After applying an aqueous solution in which PVA (polyvinyl alcohol) and ammonium dichromate are mixed to the phosphor particles on the face plate 110, the portions where the phosphors are to be formed are exposed to ultraviolet rays and exposed, and the unexposed portions are flushed with running water. To remove. Thus, the red phosphor 114A is patterned. The pattern is a stripe pattern as shown in FIG. This stripe pattern is just an example.
Depending on the design of the display, for example, an “RGBG” pattern in which one pixel is composed of four adjacent dots may of course be used. The thickness of the phosphor should be about 1.4 to 2 layers. Similarly, the green phosphor 114B and the blue phosphor 1
Form 14C. As the phosphor, for example, Y 2 O 2
S: Eu (P22-R), Zn 2 SiO 4 : Mn for green, ZnS: Ag (P22
-B) may be used.
【0025】次いで,ニトロセルロースなどの膜でフィ
ルミングした後,面板110全体にAlを,膜厚50〜300n
m程度蒸着してメタルバック122とする。このメタル
バック122が加速電極として働く。その後,面板11
0を400℃程度に加熱してフィルミング膜やPVAな
どの有機物を加熱分解する。このようにして,面板11
0が完成する。Next, after filming with a film such as nitrocellulose, Al is applied to the entire face plate 110 to a thickness of 50 to 300 nm.
A metal back 122 is formed by vapor deposition of about m. This metal back 122 functions as an acceleration electrode. Then, face plate 11
0 is heated to about 400 ° C. to thermally decompose organic substances such as a filming film and PVA. In this way, the face plate 11
0 is completed.
【0026】このように製作した面板110と基板14
とスペーサ60とを封着する。面板110−基板14間
の距離は1〜3mm程度になるようスペーサの厚さを設
定する。面板110と基板14との位置関係は図4に示
したとおりである。図5には,基板14上に形成した薄
膜電子源のパターンを図4に対応させて示してある。な
お,図6(d)からわかるように,下部電極13の表面
は,保護層15で覆われているから,図4,図5におい
て,水平方向の配線は「下部電極13」ではなく,正し
くは「保護層15」と書くべきである。ただし,下部電
極13と上部電極バスライン32とがマトリクスを構成
する,という機能的関係をわかりやすく示すために,図
4,図5においては,敢えてこのように記載した。同様
に,上部電極バスライン32についても,図4,図5の
平面図においては正しくは,上部電極表面層膜18で被
覆されているが,同じ主旨で上部電極バスライン32と
記載してある。The face plate 110 and the substrate 14 manufactured as described above are used.
And the spacer 60 are sealed. The thickness of the spacer is set so that the distance between the face plate 110 and the substrate 14 is about 1 to 3 mm. The positional relationship between the face plate 110 and the substrate 14 is as shown in FIG. FIG. 5 shows a pattern of the thin-film electron source formed on the substrate 14 corresponding to FIG. As can be seen from FIG. 6D, since the surface of the lower electrode 13 is covered with the protective layer 15, the horizontal wiring in FIG. 4 and FIG. Should be written as "protective layer 15". However, in order to clearly show the functional relationship in which the lower electrode 13 and the upper electrode bus line 32 constitute a matrix, this is intentionally described in FIGS. 4 and 5. Similarly, the upper electrode bus line 32 is correctly covered with the upper electrode surface layer film 18 in the plan views of FIGS. 4 and 5, but is described as the upper electrode bus line 32 for the same purpose. .
【0027】スペーサ60の形状は例えば図4のように
する。ここでは,R(赤),G(緑),B(青)に発光
するドット毎,すなわち上部電極3列ずつにスペーサの
支柱を設けているが,機械強度が耐える範囲で,支柱の
数(密度)を減らしてかまわない。スペーサ60の製作
は,厚さ1〜3mm程度のガラスやセラミックスなどの
絶縁板に,例えばサンドブラスト法などで所望の形状の
穴を加工する。The shape of the spacer 60 is, for example, as shown in FIG. In this case, the columns of the spacers are provided for each of the dots emitting light of R (red), G (green), and B (blue), that is, for each of the three rows of the upper electrodes, but the number of the columns ( Density) can be reduced. In manufacturing the spacer 60, a hole having a desired shape is formed in an insulating plate such as glass or ceramic having a thickness of about 1 to 3 mm by, for example, a sand blast method.
【0028】封着したパネルは,1×10-7 Torr程度の真
空に排気して,封止する。このようにして,薄膜電子源
を用いた表示パネルが完成する。The sealed panel is evacuated to a vacuum of about 1 × 10 −7 Torr and sealed. Thus, a display panel using the thin-film electron source is completed.
【0029】このように本実施例では,面板110−基
板14間の距離は1〜3mm程度と長いので,メタルバ
ック122に印加する加速電圧を3〜6KVと高電圧に
出来る。したがって,上述のように,蛍光体114には
陰極線管(CRT)用の蛍光体を使用できる。As described above, in this embodiment, since the distance between the face plate 110 and the substrate 14 is as long as about 1 to 3 mm, the acceleration voltage applied to the metal back 122 can be as high as 3 to 6 KV. Therefore, as described above, a phosphor for a cathode ray tube (CRT) can be used as the phosphor 114.
【0030】図7は、このようにして製作した表示装置
パネル100の駆動回路への結線図である。図7では簡単
のために,3×3画素の場合を示している。下部電極13
は下部電極駆動回路41へ結線し、上部電極バスライン32
は上部電極駆動回路42に結線する。メタルバック122
は加速電極駆動回路43へ結線する。n番目の下部電極13K
nとm番目の上部電極バスライン32Cmの交点のドットを
(n、m)で表すことにする。FIG. 7 is a connection diagram to the drive circuit of the display device panel 100 manufactured as described above. FIG. 7 shows a case of 3 × 3 pixels for simplicity. Lower electrode 13
Is connected to the lower electrode drive circuit 41 and the upper electrode bus line 32
Is connected to the upper electrode drive circuit 42. Metal back 122
Is connected to the acceleration electrode drive circuit 43. nth lower electrode 13K
The dot at the intersection of the n-th and m-th upper electrode bus line 32Cm is represented by (n, m).
【0031】図8は、各駆動回路の発生電圧の波形を示
す。メタルバック122には3〜6KV程度の電圧を常
時印加する。FIG. 8 shows the waveform of the voltage generated by each drive circuit. A voltage of about 3 to 6 KV is constantly applied to the metal back 122.
【0032】時刻t0ではいずれの電極も電圧ゼロであ
るので電子は放出されず、したがって、蛍光体114は発
光しない。At time t 0 , no voltage is applied to any of the electrodes, so that no electrons are emitted, and thus the phosphor 114 does not emit light.
【0033】時刻t1において、下部電極13K1には−V1
なる電圧の走査パルス401を、上部電極バスライン32
C1、C2には+V2なる電圧のデータパルス402を印加
する。ドット(1、1)、(1、2)の下部電極13と上部電
極との間には(V1+V2)なる電圧が印加されるので、
(V1+V2)を電子放出開始電圧以上に設定しておけ
ば、この2つのドットの薄膜電子源からは電子が真空10
中に放出される。放出された電子はメタルバック144
に印加された電圧により加速された後、蛍光体114にぶ
つかり、蛍光体114を発光させる。At time t 1 , the lower electrode 13K1 has −V 1
A scanning pulse 401 having a voltage of
A data pulse 402 having a voltage of + V 2 is applied to C1 and C2. Since a voltage of (V 1 + V 2 ) is applied between the lower electrode 13 and the upper electrode of the dots (1, 1) and (1, 2),
If (V 1 + V 2 ) is set to be equal to or higher than the electron emission start voltage, electrons are emitted from the thin-film electron source of these two dots in a vacuum 10
Released during. The emitted electrons are metal back 144
After being accelerated by the voltage applied to, the phosphor 114 collides with the phosphor 114 and causes the phosphor 114 to emit light.
【0034】時刻t2において、下部電極13K2に−V1な
る電圧を印加し、上部電極バスライン32C1にV2なる電
圧を印加すると、同様にドット(2、1)が点灯する。こ
のようにして、図8の電圧波形を印加すると、図7の斜
線を施したドットのみが点灯する。[0034] In time t 2, the application of a -V 1 becomes voltage to the lower electrode 13K2, by applying a V 2 becomes voltage to the upper electrode bus line 32C1, similarly dots (2,1) is turned on. Thus, when the voltage waveform of FIG. 8 is applied, only the hatched dots in FIG. 7 are turned on.
【0035】このようにして、上部電極バスライン32に
印加する信号を変えることにより所望の画像または情報
を表示することができる。ここで,データパルス402
の電圧振幅V2の値を,上部電極の表面材料の仕事関数
(この場合Auの仕事関数4.8 eV)よりも小さく設定す
る。本実施例では,V2=3.5V,V1=4Vとした。As described above, a desired image or information can be displayed by changing the signal applied to the upper electrode bus line 32. Here, the data pulse 402
The value of the voltage amplitude V 2 of the set smaller than the work function of the surface material of the upper electrode (work function 4.8 eV in this case Au). In the present embodiment, V 2 = 3.5V and V 1 = 4V.
【0036】輝度に階調のある画像を表示するには,デ
ータパルス402のパルス幅を階調に合わせて調整すれ
ばよい。In order to display an image having a gradation in luminance, the pulse width of the data pulse 402 may be adjusted according to the gradation.
【0037】データパルス402の電圧振幅V2を階調
に合わせて変調しても良い。この場合,画像表示装置に
入力される映像信号が,例えば8ビット(256階調)
など明確に上限値がある信号の場合には,この上限値に
対応するV2の値を,上部電極表面の仕事関数φよりも
小さく設定すればよい。The voltage amplitude V 2 of the data pulse 402 may be modulated according to the gradation. In this case, the video signal input to the image display device is, for example, 8 bits (256 gradations).
If the signal is clearly limit, etc., the value of V 2 corresponding to the upper limit value may be set smaller than φ the work function of the upper electrode surface.
【0038】あるいは,映像信号に応じて時間変化する
V2の電圧値のうち,仕事関数φよりも小さいものの時
間割合が8割以上であっても良い。この場合,コントラ
スト低下に寄与するV2の成分は高々2割であるから,
従来法に比べて1/0.2=5倍のコントラスト向上効果
がある。Alternatively, of the voltage values of V 2 that change with time according to the video signal, the time ratio of the voltage value smaller than the work function φ may be 80% or more. In this case, the component of V 2 that contributes to lowering the contrast is at most 20%.
There is a contrast improvement effect of 1 / 0.2 = 5 times that of the conventional method.
【0039】以上の実施例では,下部電極に金属を用い
たMIM電子源を用いた例を述べてきたが,下部電極に
半導体を用いたMIS(Metal-Insulator-Semiconducto
r)型電子源を用いても本発明の効果が得られることは
言うまでもない。In the above embodiment, an example in which a MIM electron source using a metal for the lower electrode has been described. However, an MIS (Metal-Insulator-Semiconductor) using a semiconductor for the lower electrode has been described.
It goes without saying that the effect of the present invention can be obtained even if an r) type electron source is used.
【0040】本発明による別の実施例として,電子線露
光装置の例を述べる。先の実施例に述べた構造,方法
で,薄膜電子源をマトリクス状に配置した基板を製作す
る。この薄膜電子源マトリクスを電子源として,ウエハ
・ステージ,縮小光学系,および必要に応じて偏向系と
ともに真空装置内に組み込むことにより電子線露光装置
の基本構成が出来る。その詳細については,特開平6−
236840に記されている。この場合も,薄膜電子源
マトリクスに印加する走査パルスの電圧と,データパル
スの電圧を,いずれも薄膜電子源表面の仕事関数φ以下
に設定することにより,非選択の電子源からの放出電流
はゼロに出来る。これにより,誤露光を防止できる。As another embodiment of the present invention, an example of an electron beam exposure apparatus will be described. With the structure and method described in the previous embodiment, a substrate in which thin-film electron sources are arranged in a matrix is manufactured. By incorporating this thin-film electron source matrix as an electron source in a vacuum apparatus together with a wafer stage, a reduction optical system, and, if necessary, a deflection system, a basic configuration of an electron beam exposure apparatus can be achieved. For details, refer to
236840. Also in this case, the emission current from the non-selected electron source can be reduced by setting both the voltage of the scanning pulse applied to the thin film electron source matrix and the voltage of the data pulse to be equal to or less than the work function φ of the surface of the thin film electron source. Can be zero. Thereby, erroneous exposure can be prevented.
【0041】[0041]
【発明の効果】本発明によれば,多数の走査線数を有し
て,かつコントラストが高い,マトリクス型電子線励起
型表示装置が実現できる。また,電子線応用機器に適用
すると,放出電流量を正確に制御できるようになる。According to the present invention, a matrix-type electron-beam-excited display device having a large number of scanning lines and high contrast can be realized. Also, when applied to electron beam application equipment, the amount of emission current can be controlled accurately.
【図1】薄膜型電子源のI(V)−V特性の一例を示す
図である。FIG. 1 is a diagram showing an example of an I (V) -V characteristic of a thin-film electron source.
【図2】薄膜型電子源の電子エネルギー図である。FIG. 2 is an electron energy diagram of a thin-film electron source.
【図3】本発明による表示装置の第1の実施例の断面図
である。FIG. 3 is a cross-sectional view of a first embodiment of the display device according to the present invention.
【図4】本発明による表示装置の第1の実施例における
蛍光面位置を示す平面図である。FIG. 4 is a plan view showing a phosphor screen position in the first embodiment of the display device according to the present invention.
【図5】本発明による表示装置の第1の実施例における
基板の平面図である。FIG. 5 is a plan view of a substrate in the first embodiment of the display device according to the present invention.
【図6】本発明による表示装置の第1の実施例における
基板作成プロセス図である。FIG. 6 is a diagram showing a substrate forming process in the first embodiment of the display device according to the present invention.
【図7】本発明による表示装置の駆動回路への結線図の
1例である。FIG. 7 is an example of a connection diagram to a drive circuit of a display device according to the present invention.
【図8】本発明による表示装置の駆動電圧波形図の1例
である。FIG. 8 is an example of a drive voltage waveform diagram of the display device according to the present invention.
10・・・真空、11・・・上部電極、12・・・絶縁
層、13・・・下部電極、14・・・基板、15・・・
保護層、16・・・電極端子、16・・・上部電極界面
層膜、17・・・上部電極中間層膜、18・・・上部電
極表面層膜、20・・・駆動電圧、32・・・上部電極
バスライン、60・・・スペーサ, 110・・・面
板、114・・・蛍光体、120・・・ブラックマトリ
クス,122・・・メタルバック,41・・・下部電極
駆動回路、42・・・上部電極駆動回路、43・・・加
速電極駆動回路、401・・・走査パルス,402・・
・データパルス,501・・・レジスト,502・・・
レジスト,503・・・レジスト。10 vacuum, 11 upper electrode, 12 insulating layer, 13 lower electrode, 14 substrate, 15
Protective layer, 16: electrode terminal, 16: upper electrode interface layer film, 17: upper electrode intermediate layer film, 18: upper electrode surface layer film, 20: drive voltage, 32 ... -Upper electrode bus line, 60 ... spacer, 110 ... face plate, 114 ... phosphor, 120 ... black matrix, 122 ... metal back, 41 ... lower electrode drive circuit, 42- ..The upper electrode driving circuit, 43... Accelerating electrode driving circuit, 401... Scanning pulse, 402.
Data pulse, 501, resist, 502,
Resist, 503 ... resist.
Claims (5)
層した薄膜型電子源を構成要素とするマトリクスを形成
した基板と,蛍光体と加速電極とを具備した面板とから
構成される表示パネルと,走査パルスと,画像信号に基
づいたデータパルスとの組み合わせで前記薄膜型電子源
マトリクスを駆動する駆動回路を有する表示装置におい
て,前記走査パルスが印加されていない時点での前記薄
膜型電子源への印加電圧は前記上部電極の仕事関数より
も小さいことを特徴とする表示装置。1. A display comprising a substrate on which a matrix having a thin-film electron source as a constituent element in which a lower electrode, an insulating layer and an upper electrode are laminated in this order is formed, and a face plate provided with a phosphor and an accelerating electrode. In a display device having a panel, a driving circuit for driving the thin-film electron source matrix by a combination of a scanning pulse and a data pulse based on an image signal, the thin-film electron beam is not applied when the scanning pulse is not applied. A display device, wherein a voltage applied to a source is smaller than a work function of the upper electrode.
の仕事関数よりも小さいことを特徴とする請求項1に記
載の表示装置。2. The display device according to claim 1, wherein a voltage value of the data pulse is smaller than a work function of the upper electrode.
て変調する場合,前記電圧値の最大値は前記上部電極の
仕事関数より小さいことを特徴とする請求項1に記載の
表示装置。3. The display device according to claim 1, wherein when the data pulse voltage value is modulated according to a video signal, a maximum value of the voltage value is smaller than a work function of the upper electrode.
て変調する場合,前記電圧値のうち,前記上部電極の仕
事関数を越えるものの時間割合は2割以下であることを
特徴とする請求項1に記載の表示装置。4. When the data pulse voltage value is modulated according to a video signal, a time ratio of the voltage value exceeding the work function of the upper electrode is not more than 20%. 2. The display device according to 1.
層した薄膜型電子源をマトリクス状に配列した薄膜型電
子源マトリクスと,走査パルスと,画像信号に基づいた
データパルスとの組み合わせで前記薄膜型電子源マトリ
クスを駆動する駆動回路を有する電子線応用機器におい
て,前記走査パルスが印加されていない時点での前記薄
膜型電子源への印加電圧は前記上部電極の仕事関数より
も小さいことを特徴とする電子線応用機器。5. A combination of a thin-film electron source matrix in which thin-film electron sources in which a lower electrode, an insulating layer, and an upper electrode are laminated in this order, in a matrix, a scanning pulse, and a data pulse based on an image signal. In an electron beam application device having a drive circuit for driving the thin film type electron source matrix, a voltage applied to the thin film type electron source when the scan pulse is not applied is smaller than a work function of the upper electrode. Electron beam applied equipment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31450596A JPH10153979A (en) | 1996-11-26 | 1996-11-26 | Display device and aperture for application of electron beam |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31450596A JPH10153979A (en) | 1996-11-26 | 1996-11-26 | Display device and aperture for application of electron beam |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10153979A true JPH10153979A (en) | 1998-06-09 |
Family
ID=18054104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31450596A Pending JPH10153979A (en) | 1996-11-26 | 1996-11-26 | Display device and aperture for application of electron beam |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10153979A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2397941A (en) * | 2002-12-26 | 2004-08-04 | Hitachi Ltd | Display device |
US6873115B2 (en) * | 2002-07-25 | 2005-03-29 | Hitachi, Ltd. | Field emission display |
JP2006107741A (en) * | 2004-09-30 | 2006-04-20 | Hitachi Ltd | Image display device and its manufacturing method |
US7218058B2 (en) * | 2002-12-20 | 2007-05-15 | Hitachi, Ltd. | Cold cathode type flat panel display |
EP1858057A2 (en) | 2006-05-19 | 2007-11-21 | Samsung SDI Co., Ltd. | Light emission device with electron excited phosphor layers, and display device using the light emission device as light source |
US7355336B2 (en) | 2005-03-11 | 2008-04-08 | Hitachi Displays, Ltd. | Image display device |
US7442961B2 (en) | 2005-03-11 | 2008-10-28 | Hitachi Displays, Ltd. | Image display device |
US7696686B2 (en) | 2006-12-22 | 2010-04-13 | Hitachi Displays, Ltd. | Image display device and process of manufacture |
US8022000B2 (en) | 2006-01-06 | 2011-09-20 | Hitachi Displays Ltd. | Display device and production method thereof |
-
1996
- 1996-11-26 JP JP31450596A patent/JPH10153979A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6873115B2 (en) * | 2002-07-25 | 2005-03-29 | Hitachi, Ltd. | Field emission display |
US6975075B2 (en) | 2002-07-25 | 2005-12-13 | Hitachi, Ltd. | Field emission display |
US7218058B2 (en) * | 2002-12-20 | 2007-05-15 | Hitachi, Ltd. | Cold cathode type flat panel display |
US7417379B2 (en) | 2002-12-20 | 2008-08-26 | Hitachi, Ltd. | Cold cathode type flat panel display |
US7129641B2 (en) | 2002-12-26 | 2006-10-31 | Hitachi, Ltd. | Display device having a thin film electron source array |
GB2397941A (en) * | 2002-12-26 | 2004-08-04 | Hitachi Ltd | Display device |
GB2397941B (en) * | 2002-12-26 | 2007-07-11 | Hitachi Ltd | Display device |
US7385355B2 (en) | 2002-12-26 | 2008-06-10 | Hitachi, Ltd. | Display device having a thin film electron source array |
JP2006107741A (en) * | 2004-09-30 | 2006-04-20 | Hitachi Ltd | Image display device and its manufacturing method |
US7355336B2 (en) | 2005-03-11 | 2008-04-08 | Hitachi Displays, Ltd. | Image display device |
US7442961B2 (en) | 2005-03-11 | 2008-10-28 | Hitachi Displays, Ltd. | Image display device |
US8022000B2 (en) | 2006-01-06 | 2011-09-20 | Hitachi Displays Ltd. | Display device and production method thereof |
EP1858057A2 (en) | 2006-05-19 | 2007-11-21 | Samsung SDI Co., Ltd. | Light emission device with electron excited phosphor layers, and display device using the light emission device as light source |
JP2007311342A (en) * | 2006-05-19 | 2007-11-29 | Samsung Sdi Co Ltd | Light-emitting device and display device |
EP1858057A3 (en) * | 2006-05-19 | 2008-07-30 | Samsung SDI Co., Ltd. | Light emission device with electron excited phosphor layers, and display device using the light emission device as light source |
US7495380B2 (en) | 2006-05-19 | 2009-02-24 | Samsung Sdi Co., Ltd. | Light emission device and display device using the light emission device as light source |
US7696686B2 (en) | 2006-12-22 | 2010-04-13 | Hitachi Displays, Ltd. | Image display device and process of manufacture |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE41828E1 (en) | Image display and a manufacturing method of the same | |
JP2003100199A (en) | Electron emission element, electron source, and image forming device | |
EP1437756A2 (en) | Field emission display having gate plate | |
JPH10153979A (en) | Display device and aperture for application of electron beam | |
US7116291B1 (en) | Image display and method of driving image display | |
US7327080B2 (en) | Hybrid active matrix thin-film transistor display | |
US6683408B2 (en) | Electron-emitting device, electron source and image-forming apparatus | |
JP3826790B2 (en) | Thin-film electron source, display device using the same, and applied equipment | |
US8013512B1 (en) | Flat panel display incorporating a control frame | |
JP3643503B2 (en) | Thin film type electron source, manufacturing method thereof, and thin film type electron source applied apparatus | |
JP4341682B2 (en) | Display device | |
JPH1195716A (en) | Display device and electron beam-applied equipment | |
JP3899741B2 (en) | Driving method of image display device | |
JP3660831B2 (en) | Thin film electron source and display device | |
JP3487145B2 (en) | Display device | |
JP3000479B2 (en) | Electron beam generator, image forming apparatus and optical signal donating apparatus using the same | |
KR20020030827A (en) | Electron source, method of manufacture thereof, and display device | |
JP2003092056A (en) | Electron emitting element, electron source and image forming device | |
JP2981764B2 (en) | Electron beam generator, image forming apparatus and optical signal donating apparatus using the same | |
JP2001023553A (en) | Display | |
JP2001256907A (en) | Image display device | |
JP2005309459A (en) | Display device | |
JP2001273859A (en) | Image display apparatus | |
JPH10154476A (en) | Display device | |
JP3992710B2 (en) | Display device |