JPH10150180A - Solid-state image sensing device - Google Patents

Solid-state image sensing device

Info

Publication number
JPH10150180A
JPH10150180A JP8304752A JP30475296A JPH10150180A JP H10150180 A JPH10150180 A JP H10150180A JP 8304752 A JP8304752 A JP 8304752A JP 30475296 A JP30475296 A JP 30475296A JP H10150180 A JPH10150180 A JP H10150180A
Authority
JP
Japan
Prior art keywords
substrate
photoelectric conversion
type well
solid
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8304752A
Other languages
Japanese (ja)
Inventor
Tetsuya Yamaguchi
鉄也 山口
Hiroshi Yamashita
浩史 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8304752A priority Critical patent/JPH10150180A/en
Publication of JPH10150180A publication Critical patent/JPH10150180A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make it possible to prevent the effective region of photodiodes from being reduced due to the concentration in a p-type well, to make it possible to prevent carriers, which are generated at deep positions in a substrate by a photoelectric conversion, from flowing in the photodiodes and to contrive the enhancement of the sensitivity of a solid-state image sensing device and the reduction in a color mixture and a dark current in the device. SOLUTION: This device is constituted into a structure, wherein photodiodes 33, which consist of an n-type layer, are two-dimensionally arranged in the surface of a p-type silicon substrate 31 and each of the photodiodes 33 is provided with a readout transistor for reading out an obtained signal charge, an amplitude transistor, which amplifies and takes out the signal charge, and a reset transistor for eliminating the signal charge. In this case, a p<+> well 32 is buried-formed in the substrate 31 by an ion implantation of boron (B) and a boundary 35 on the surface side, where the impurity concentration in this well 32 is reduced to a concentration equal with the impurity concentration in the substrate, of the substrate is made to coincide with the lower end of a depletion layer 34 which is formed of the photodiodes 33.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フォトダイオード
等の光電変換部により得られた信号電荷を増幅して取り
出す増幅型の固体撮像装置に係わり、特に基板内に設け
るp型ウェル構造の改良をはかった固体撮像装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifying solid-state imaging device for amplifying and extracting a signal charge obtained by a photoelectric conversion unit such as a photodiode, and more particularly to an improvement in a p-type well structure provided in a substrate. The present invention relates to a solid-state imaging device.

【0002】[0002]

【従来の技術】近年、固体撮像装置の一つとして、増幅
型MOSセンサを用いた固体撮像装置が提案されてい
る。この固体撮像装置は、各セル毎に光電変換部(フォ
トダイオード)で検出した信号をトランジスタで増幅す
るものであり、高感度という特徴を持つ。具体的には、
光電変換により発生した信号電荷で信号電荷蓄積部の電
位を変調し、その電位により画素内部の増幅トランジス
タを変調することで画素内部に増幅機能を持たせてお
り、画素数の増加やイメージサイズの縮小による画素サ
イズの縮小に適した固体撮像装置として期待されてい
る。
2. Description of the Related Art In recent years, a solid-state imaging device using an amplification type MOS sensor has been proposed as one of the solid-state imaging devices. This solid-state imaging device amplifies a signal detected by a photoelectric conversion unit (photodiode) for each cell by a transistor, and has a feature of high sensitivity. In particular,
The signal charge generated by the photoelectric conversion modulates the potential of the signal charge storage section, and the potential modulates the amplification transistor inside the pixel to provide an amplification function inside the pixel, thereby increasing the number of pixels and reducing the image size. It is expected as a solid-state imaging device suitable for reduction in pixel size by reduction.

【0003】このような増幅型固体撮像装置の素子形成
のためのウェルの形成においては、p型或いはn型シリ
コン基板にボロン(B)をイオン注入法で打ち込み、そ
の後に熱拡散(例えば1190℃で2時間の熱拡散)を
行う方法が一般的である。この結果、基板表面から1μ
m以内にボロンの濃度ピークがあり、7〜8μmの深さ
までボロンが拡散し、ボロン濃度勾配のあるp型ウェル
(以下、DIPWELL と称する)を形成することができる。
続いて、レジストによりパターニングされた所望の位置
に燐(P)を打ち込むことで、光電変換部となるフォト
ダイオードを形成する方法が一般的である。
In forming a well for forming an element of such an amplification type solid-state imaging device, boron (B) is implanted into a p-type or n-type silicon substrate by an ion implantation method, and then heat diffusion (for example, at 1190 ° C.). Is performed for 2 hours. As a result, 1 μm from the substrate surface
m, there is a boron concentration peak, and boron is diffused to a depth of 7 to 8 μm, so that a p-type well having a boron concentration gradient (hereinafter, referred to as DIPWELL) can be formed.
Subsequently, a method of forming a photodiode serving as a photoelectric conversion unit by implanting phosphorous (P) into a desired position patterned by a resist is generally used.

【0004】しかしながら、この種の装置にあっては次
のような問題があった。即ち、光電変換部のフォトダイ
オードは7〜8μmの深さまでボロンが熱拡散された D
IPWELLの中に形成されており、フォトダイオード(n
型)の空乏層の広がり(フォトダイオードの有効領域:
フォトダイオードの空乏層の広がりによりキャリアが集
められる領域)は、DIPWELL の濃度に依存していた。こ
のため、DIPWELL の濃度が高いと、フォトダイオードの
有効領域が狭くなり感度の低下をもたらすという問題が
あった。
However, this type of device has the following problems. In other words, the photodiode of the photoelectric conversion part has a thermal diffusion of boron to a depth of 7 to 8 μm.
The photodiode (n) is formed in IPWELL.
(Depletion type) (effective area of photodiode:
The area where carriers are collected by the expansion of the depletion layer of the photodiode) was dependent on the DIPWELL concentration. For this reason, when the concentration of DIPWELL is high, there is a problem that the effective area of the photodiode is narrowed and the sensitivity is lowered.

【0005】また、DIPWELL は基板表面から基板の深い
位置(通常は7μm以上)まで形成されるので、DIPWEL
L のボロン濃度の濃度勾配は比較的小さい。これは、DI
PWELL により形成されるポテンシャルバリアの勾配が小
さいことを意味する。このため、基板の深い位置(例え
ば3μm)で光電変換により発生したキャリアが、DIPW
ELL の障壁を乗り越えて隣接するフォトダイオードに流
れ込み、混色を招く問題があった。さらに、基板の深い
位置で発生したキャリアが、拡散によりフォトダイオー
ドにもれ込み、暗電流を増大させる問題があった。
[0005] Further, since the DIPWELL is formed from the substrate surface to a deep position of the substrate (usually 7 μm or more), the DIPWEL is formed.
The concentration gradient of the boron concentration of L is relatively small. This is DI
This means that the gradient of the potential barrier formed by PWELL is small. For this reason, carriers generated by photoelectric conversion at a deep position (for example, 3 μm) on the substrate become DIPW
There was a problem that the color flow was caused by crossing over the ELL barrier and flowing into the adjacent photodiode. Further, there is a problem that carriers generated at a deep position in the substrate leak into the photodiode due to diffusion and increase dark current.

【0006】ここで、混色や暗電流を増大させる要因と
なるのは、フォトダイオードによる空乏層が広がる深さ
よりも深い位置で発生するキャリアであり、深い位置で
発生するキャリアは撮像に供される光のうち波長の長い
ものである。従って、問題になる照射光の波長はおよそ
650nm以上(赤色光)である。このとき、シリコン
基板における光の吸収係数の逆数は、およそ3.2μm
となることが知られている(H.Melcior,"Demodulation
and Photodetection Techniques,"in F.T.Arecchi and
E.O.Schulz-Dubois,Eds.,Laser Handbook,Vol.1, North
-Holland, Amsterdam,1972,pp725-835)。
Here, the factors that increase the color mixture and the dark current are the carriers generated at a position deeper than the depth at which the depletion layer spreads by the photodiode, and the carriers generated at the deep position are used for imaging. The light has a long wavelength. Therefore, the wavelength of the irradiation light that is a problem is about 650 nm or more (red light). At this time, the reciprocal of the light absorption coefficient of the silicon substrate is about 3.2 μm.
(H. Melcior, "Demodulation
and Photodetection Techniques, "in FTArecchi and
EOSchulz-Dubois, Eds., Laser Handbook, Vol.1, North
-Holland, Amsterdam, 1972, pp725-835).

【0007】[0007]

【発明が解決しようとする課題】このように、従来の増
幅型固体撮像装置においては、光電変換部のフォトダイ
オードが7〜8μmの深さまでボロンが熱拡散された D
IPWELLの中に形成されており、フォトダイオード(n
型)の空乏層の広がりが DIPWELLの濃度に依存している
ため、DIPWELL の濃度が高いとフォトダイオードの有効
領域が狭くなり感度の低下をもたらすという問題があっ
た。また、DIPWELL により形成されるポテンシャルバリ
アの勾配が小さいため、基板の深い位置で光電変換によ
り発生したキャリアが、DIPWELL の障壁を乗り越えて隣
接するフォトダイオードに流れ込み、混色を招いたり暗
電流が増大する問題があった。
As described above, in the conventional amplifying type solid-state imaging device, the photodiode of the photoelectric conversion unit has a D-type in which boron is thermally diffused to a depth of 7 to 8 μm.
The photodiode (n) is formed in IPWELL.
Since the extent of the depletion layer depends on the concentration of DIPWELL, there is a problem that if the concentration of DIPWELL is high, the effective area of the photodiode becomes narrow and the sensitivity decreases. In addition, since the gradient of the potential barrier formed by the DIPWELL is small, carriers generated by photoelectric conversion at a deep position in the substrate flow over the DIPWELL barrier and flow into the adjacent photodiode, causing color mixing and increasing dark current. There was a problem.

【0008】本発明は、上記の事情を考慮して成された
もので、その目的とするところは、p型ウェルの濃度に
起因するフォトダイオードの有効領域の低減を防止で
き、かつ基板の深い位置で光電変換により発生したキャ
リアがフォトダイオードに流れ込むことを防止でき、感
度の向上と混色及び暗電流の低減をはかり得る固体撮像
装置を提供することにある。
The present invention has been made in consideration of the above circumstances, and has as its object to prevent a reduction in the effective area of a photodiode caused by the concentration of a p-type well and to prevent the substrate from being deepened. An object of the present invention is to provide a solid-state imaging device capable of preventing carriers generated by photoelectric conversion at a position from flowing into a photodiode, improving sensitivity, reducing color mixing, and reducing dark current.

【0009】[0009]

【課題を解決するための手段】[Means for Solving the Problems]

(構成)上記課題を解決するための本発明は、次のよう
な構成を採用している。 (1) 半導体基板の表面に光電変換部が二次元配置され、
各々の光電変換部に対して該光電変換部で得られた信号
電荷を増幅して取り出す増幅トランジスタ,及び信号電
荷を排出するリセットトランジスタが設けられた固体撮
像装置において、前記基板内に基板表面から所定深さに
不純物導入によるp型ウェルを埋込み形成し、このp型
ウェルの不純物濃度が基板における不純物濃度と同等ま
で低下する基板表面側の基板表面からの深さを、前記光
電変換部により形成される空乏層端の深さにほぼ一致さ
せてなることを特徴とする。 (2) 半導体基板の表面部に形成されたp型ウェルと、こ
のp型ウェルの表面に二次元配置された光電変換部と、
各々の光電変換部に対して設けられ該光電変換部で得ら
れた信号電荷を増幅して読出す増幅トランジスタと、各
々の光電変換部に対して設けられ該光電変換部で得られ
た信号電荷を排出するリセットトランジスタとを備えた
固体撮像装置において、前記p型ウェルの不純物濃度が
基板における不純物濃度と同等まで低下する基板表面か
らの深さを、撮像に供される最も長い波長の光の吸収係
数の逆数よりも小さく設定してなることを特徴とする。 (3) 上記(1) において、p型ウェルの不純物濃度が基板
における不純物濃度と同等まで低下する基板表面側の基
板表面からの深さと、光電変換部により形成される空乏
層端の深さとがほぼ一致するように、光電変換部の電位
を調節する機構を設けたこと。 (4) 上記(1)(2)において、基板はp型シリコンであり、
p型ウェルはボロンのイオン注入によって形成されてい
ること。 (5) 上記(2) において、撮像に供される最も長い波長の
光を赤色光とし、p型ウェルの不純物濃度が基板におけ
る不純物濃度と同等まで低下する基板表面からの深さを
3μm近傍に設定したこと。 (6) 光電変換部に対応して増幅トランジスタ及びリセッ
トトランジスタと共に、信号電荷を読出すための読出し
トランジスタと信号電荷を蓄積するためのキャパシタを
設けたこと。 (作用)従来のp型ウェル構造では、基板の深さ方向に
対して不純物の濃度勾配が緩やかであったが、本発明で
は、基板の深さ方向において局所的にボロン濃度が高く
なるウェル構造(以下、FPWELLと称する)を形成する。
或いは、DIPWELL のボロン濃度勾配が急峻となる構造に
する。その結果、FPWELL構造或いはDIPWELL 急峻化ウェ
ル構造では、従来のDIPWELL 構造(ウェル構造が7〜8
μmまで広がっていた)よりもポテンシャル勾配が急峻
になる。図6(a)にFPWELL構造のポテンシャル分布を
示し、図6(b)に DIPWELL急峻化ウェル構造のポテン
シャル分布を示す。
(Structure) The present invention for solving the above problems employs the following structure. (1) The photoelectric conversion units are two-dimensionally arranged on the surface of the semiconductor substrate,
In a solid-state imaging device provided with an amplifying transistor for amplifying and extracting a signal charge obtained by the photoelectric conversion unit and a reset transistor for discharging the signal charge for each photoelectric conversion unit, A p-type well is buried by introducing impurities to a predetermined depth, and a depth from the substrate surface on the substrate surface side where the impurity concentration of the p-type well is reduced to the same as the impurity concentration in the substrate is formed by the photoelectric conversion unit. Characterized in that the depth substantially coincides with the depth of the end of the depletion layer. (2) a p-type well formed on the surface of the semiconductor substrate, a photoelectric conversion unit two-dimensionally arranged on the surface of the p-type well,
An amplifying transistor provided for each photoelectric conversion unit for amplifying and reading out the signal charge obtained by the photoelectric conversion unit; and a signal charge provided for each photoelectric conversion unit and obtained by the photoelectric conversion unit. And a reset transistor for discharging the light, the depth from the substrate surface where the impurity concentration of the p-type well is reduced to the same as the impurity concentration in the substrate, the light of the longest wavelength used for imaging. It is characterized by being set smaller than the reciprocal of the absorption coefficient. (3) In the above (1), the depth from the substrate surface on the substrate surface side where the impurity concentration of the p-type well decreases to the same level as the impurity concentration in the substrate, and the depth of the end of the depletion layer formed by the photoelectric conversion portion are A mechanism is provided for adjusting the potential of the photoelectric conversion unit so that they substantially match each other. (4) In the above (1) and (2), the substrate is p-type silicon,
The p-type well is formed by boron ion implantation. (5) In the above (2), the light having the longest wavelength to be used for imaging is red light, and the depth from the substrate surface at which the impurity concentration of the p-type well decreases to the same as the impurity concentration in the substrate is set to around 3 μm. That you set. (6) A read transistor for reading signal charges and a capacitor for storing signal charges are provided together with the amplification transistor and the reset transistor corresponding to the photoelectric conversion unit. (Operation) In the conventional p-type well structure, the impurity concentration gradient is gentle in the depth direction of the substrate. However, in the present invention, the well structure in which the boron concentration locally increases in the depth direction of the substrate is provided. (Hereinafter referred to as FPWELL).
Alternatively, the structure is such that the boron concentration gradient of the DIPWELL is steep. As a result, in the FPWELL structure or the DIPWELL steep well structure, the conventional DIPWELL structure (well structure of 7 to 8) is used.
The potential gradient becomes steeper than that of the potential gradient. FIG. 6A shows the potential distribution of the FPWELL structure, and FIG. 6B shows the potential distribution of the DIPWELL steep well structure.

【0010】これらの理由で、同じ基板深さで発生した
電子から見るポテンシャル障壁の高さは、ポテンシャル
勾配が急峻なウェル構造(DIPWELL 急峻化ウェル構造)
或いはFPWELL構造の方が、従来の方法で形成したウェル
構造よりも高くなる。このため、基板の深い位置で光電
変換により発生したキャリアが光電変換部のフォトダイ
オードに流れ込むことを防止でき、混色及び暗電流の低
減をはかることが可能となる。
[0010] For these reasons, the height of the potential barrier viewed from electrons generated at the same substrate depth depends on the well structure having a steep potential gradient (DIPWELL steepened well structure).
Alternatively, the FPWELL structure is higher than the well structure formed by the conventional method. For this reason, it is possible to prevent carriers generated by photoelectric conversion at a deep position in the substrate from flowing into the photodiode of the photoelectric conversion unit, and it is possible to reduce color mixture and dark current.

【0011】また、FPWELLの形成位置は、フォトダイオ
ードの形成位置や濃度とは無関係に形成できるので、FP
WELLの不純物濃度を極端に高くすることも可能である。
この結果、ポテンシャル障壁が自由に変えられるので、
基板の深い位置からのキャリアの拡散も効果的に抑制で
き、暗電流も大幅に低減できる。
Further, since the formation position of the FPWELL can be formed irrespective of the formation position and the concentration of the photodiode, the FPWELL is formed.
It is also possible to make the impurity concentration of WELL extremely high.
As a result, the potential barrier can be changed freely,
Diffusion of carriers from a deep position in the substrate can be effectively suppressed, and the dark current can be significantly reduced.

【0012】さらに、FPWELL構造では、フォトダイオー
ドから少し離れた位置(深い位置)に形成するので、フ
ォトダイオードによる空乏層が DIPWELL構造の時に比べ
て広がる。この結果、フォトダイオードの有効領域が広
がるので感度を向上させることができる。つまり、FPWE
LL構造にすることで、混色及び暗電流の低減と共に、感
度の向上をはかることが可能となる。
Further, in the FPWELL structure, since the FPWELL structure is formed at a position slightly away from the photodiode (deep position), the depletion layer formed by the photodiode is wider than that in the DIPWELL structure. As a result, the effective area of the photodiode is expanded, so that the sensitivity can be improved. In other words, FPWE
With the LL structure, it is possible to improve the sensitivity as well as to reduce the color mixture and the dark current.

【0013】また、DIPWELL 急峻化ウェル構造において
は、基板表面から DIPWELLの下端までの深さを、撮像に
供される最も長い波長の光の吸収係数の逆数よりも小さ
く設定している。ここで、基板への照射光が基板内に到
達する深さは一般にその光に対する吸収係数の逆数で表
されることから、本発明では、基板への照射光が基板内
に到達する深さよりも浅い位置に DIPWELLの境界が存在
することになる。従って、撮像に供される光により基板
の深い位置で発生するキャリアに対してポテンシャルバ
リアの勾配が大きいものとなり、混色や暗電流の発生を
効果的に抑制することが可能となる。
In the DIPWELL steep well structure, the depth from the substrate surface to the lower end of the DIPWELL is set to be smaller than the reciprocal of the absorption coefficient of the light of the longest wavelength used for imaging. Here, since the depth at which the irradiation light on the substrate reaches the inside of the substrate is generally represented by the reciprocal of the absorption coefficient for the light, in the present invention, the irradiation light on the substrate is smaller than the depth at which the irradiation light reaches the inside of the substrate. The boundary of DIPWELL exists at a shallow position. Therefore, the potential barrier has a large gradient with respect to carriers generated at a deep position on the substrate due to light used for imaging, and it is possible to effectively suppress the occurrence of color mixing and dark current.

【0014】[0014]

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。 (第1の実施形態)図1は本発明の第1の実施形態に係
わる増幅型固体撮像装置の1画素部分を示す回路構成
図、図2は全体構成を示すブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the illustrated embodiments. (First Embodiment) FIG. 1 is a circuit configuration diagram showing one pixel portion of an amplification type solid-state imaging device according to a first embodiment of the present invention, and FIG. 2 is a block diagram showing an overall configuration.

【0015】図1に示すように、1画素部分は、フォト
ダイオード11で光電変換により生成された電荷(電
子)を読出すための読出しトランジスタ12、この読出
しトランジスタ12のドレインに接続されたキャパシタ
13、信号増幅のための増幅トランジスタ14、信号電
荷を排出するためのリセットトランジスタ15から構成
されている。さらに、読出しトランジスタ12のゲート
に接続されたライン選択のためのアドレス線16、増幅
トランジスタ14のドレインに接続された信号読出しの
ための信号線17、リセットトランジスタ15のゲート
に接続されたリセット線18、信号排出のためのドレイ
ン線19が配線されている。
As shown in FIG. 1, one pixel portion includes a read transistor 12 for reading charges (electrons) generated by photoelectric conversion by a photodiode 11, and a capacitor 13 connected to a drain of the read transistor 12. , An amplification transistor 14 for signal amplification, and a reset transistor 15 for discharging signal charges. Furthermore, an address line 16 connected to the gate of the read transistor 12 for selecting a line, a signal line 17 connected to the drain of the amplifier transistor 14 for reading a signal, and a reset line 18 connected to the gate of the reset transistor 15 , A drain line 19 for discharging a signal is provided.

【0016】そして、図2に示すように、信号線17は
水平走査回路21により駆動される出力トランジスタ2
3に接続され、アドレス線16及びリセット線18は垂
直走査回路22に接続されるものとなっている。なお、
図2中では図1に示す構成の1画素部分20が3×3に
配置された例を示しているが、実際には多数の画素が行
列配置されている。
As shown in FIG. 2, the signal line 17 is connected to the output transistor 2 driven by the horizontal scanning circuit 21.
3 and the address line 16 and the reset line 18 are connected to the vertical scanning circuit 22. In addition,
FIG. 2 shows an example in which the one-pixel portions 20 having the configuration shown in FIG. 1 are arranged in 3 × 3, but a large number of pixels are actually arranged in a matrix.

【0017】ここまでの回路構成は従来装置と基本的に
同様であるが、本実施形態では素子を形成するための基
板に設けるpウェルの構成が従来と大きく異なってい
る。図3は、本実施形態に係わる増幅型固体撮像装置の
光電変換部(フォトダイオード部)近傍の素子構造断面
図である。
Although the circuit configuration so far is basically the same as that of the conventional device, in this embodiment, the configuration of the p-well provided on the substrate for forming the elements is significantly different from that of the conventional device. FIG. 3 is a sectional view of an element structure near a photoelectric conversion unit (photodiode unit) of the amplification type solid-state imaging device according to the present embodiment.

【0018】p型シリコン基板31の表面から数μmの
深さに、p型ウェル(FPWELL)32が埋込み形成されて
いる。このp型ウェル32は、p型シリコン基板31に
高加速(例えば2MeV)でB(ボロン)を打ち込むこ
とにより形成される。このとき、必要に応じてBを熱拡
散することも可能である。その結果、FPWELL構造として
は、基板表面からおよそ2.5(±0.5)μmの位置
にボロンの濃度ピークがあり、およそ1.5μmと3.
5(±1)μmの位置で基板濃度になる濃度プロファイ
ルを持つFPWELL構造を形成することができる。
A p-type well (FPWELL) 32 is buried at a depth of several μm from the surface of the p-type silicon substrate 31. The p-type well 32 is formed by implanting B (boron) into the p-type silicon substrate 31 at a high acceleration (for example, 2 MeV). At this time, if necessary, B can be thermally diffused. As a result, the FPWELL structure has a boron concentration peak at a position of about 2.5 (± 0.5) μm from the substrate surface.
An FPWELL structure having a concentration profile that becomes the substrate concentration at a position of 5 (± 1) μm can be formed.

【0019】基板31の表面には、光電変換を担うフォ
トダイオード33(n層)が形成されている。このフォ
トダイオード33の形成には、初めにレジスト塗布,パ
ターニングによりフォトダイオード33を形成したい領
域以外にレジスト39を残すパターニングを行う。そし
て、燐をイオン注入法により例えば90keVで打ち込
み、不純物濃度2×1017cm-3のn層33を形成す
る。
On the surface of the substrate 31, a photodiode 33 (n layer) for performing photoelectric conversion is formed. In the formation of the photodiode 33, first, a resist is applied and patterned to leave a resist 39 in a region other than the region where the photodiode 33 is to be formed. Then, phosphorus is implanted by ion implantation at, for example, 90 keV to form an n layer 33 having an impurity concentration of 2 × 10 17 cm −3 .

【0020】このとき、FPWELL構造のp型ウェル32の
形成深さ(ボロン濃度のピーク深さが2.5μm、ボロ
ン濃度が基板濃度まで低下する深さが1.5μm,3.
5μmとなる)としては、最適となる形成深さがある。
この理由は、フォトダイオード33による空乏層34の
広がりが、p型ウェル32の端35と接することが好ま
しい。何故なら、空乏層34を十分に広げることができ
るからである。一方、余り深い位置にp型ウェル32を
形成すると、フォトダイオード33の空乏層34がp型
ウェルの端35に至らないので、p型ウェル32の手前
に無電界領域36ができてしまう。この無電界領域36
において発生したキャリアは、拡散のみによって移動す
るので、隣のフォトダイオード37に流れ込み易くな
り、混色の原因となる。
At this time, the formation depth of the p-type well 32 of the FPWELL structure (the peak depth of the boron concentration is 2.5 μm, the depth at which the boron concentration is reduced to the substrate concentration is 1.5 μm,
5 μm) is an optimum formation depth.
For this reason, it is preferable that the expansion of the depletion layer 34 due to the photodiode 33 be in contact with the end 35 of the p-type well 32. This is because the depletion layer 34 can be sufficiently expanded. On the other hand, if the p-type well 32 is formed at an excessively deep position, the depletion layer 34 of the photodiode 33 does not reach the end 35 of the p-type well, so that a non-electric field region 36 is formed before the p-type well 32. This non-electric field region 36
Since the carriers generated in step (1) move only by diffusion, they easily flow into the adjacent photodiode 37, which causes color mixing.

【0021】以上の理由から、FPWELL構造のp型ウェル
32の形成位置に最適となる形成深さが存在する。p型
ウェル32の形成位置は、フォトダイオード33による
空乏層34の広がりとp型ウェル32のフォトダイオー
ド側の端35(接合位置)の位置が一致することが好ま
しい。
For the above reasons, there is an optimum formation depth at the formation position of the p-type well 32 of the FPWELL structure. In the formation position of the p-type well 32, it is preferable that the extension of the depletion layer 34 by the photodiode 33 and the position of the end 35 (junction position) of the p-type well 32 on the photodiode side coincide.

【0022】なお、図中の38はフォトダイオード33
で得られた信号電荷を読出すための読出しトランジスタ
のゲートである。また、図には示さないが基板31上に
は、読出しトランジスタの他に、リセットトランジスタ
や増幅トランジスタ等が形成される。そして、電極配線
を行うことによって、増幅型固体撮像装置が完成するも
のとなっている。
In the figure, reference numeral 38 denotes a photodiode 33
Is the gate of the read transistor for reading the signal charge obtained in step (1). Although not shown, a reset transistor, an amplification transistor, and the like are formed on the substrate 31 in addition to the read transistor. Then, by performing electrode wiring, an amplification type solid-state imaging device is completed.

【0023】このように本実施形態によれば、p型シリ
コン基板31内に基板表面から2.5μm程度の位置に
厚さ約1μmのFPWELL構造のp型ウェル32を形成する
ことにより、前記図6(a)に示すように、p型ウェル
32によるポテンシャルバリアの勾配を大きくすること
ができ、基板の深い位置(例えば3μm)で光電変換に
より発生したキャリアがフォトダイオード33や隣接フ
ォトダイオード37にもれ込むのを未然に防止すること
ができる。このため、混色の発生や暗電流の増大を抑制
することができる。
As described above, according to the present embodiment, the p-type well 32 of the FPWELL structure having a thickness of about 1 μm is formed in the p-type silicon substrate 31 at a position of about 2.5 μm from the substrate surface, whereby As shown in FIG. 6A, the gradient of the potential barrier by the p-type well 32 can be increased, and carriers generated by photoelectric conversion at a deep position (for example, 3 μm) of the substrate are transferred to the photodiode 33 and the adjacent photodiode 37. Leakage can be prevented beforehand. For this reason, it is possible to suppress the occurrence of color mixture and an increase in dark current.

【0024】また、フォトダイオード33による空乏層
34の広がりとp型ウェル32のフォトダイオード側の
端35の位置を一致させることにより、フォトダイオー
ド下に無電界領域を発生させることなく、フォトダイオ
ードの有効領域が広げることができ、これにより感度の
向上をはかることができる。 (第2の実施形態)図4は、本発明の第2の実施形態に
係わる増幅型固体撮像装置の光電変換部近傍の素子構造
断面図である。
Also, by making the extension of the depletion layer 34 by the photodiode 33 coincide with the position of the end 35 of the p-type well 32 on the photodiode side, an electric field-free region is not generated under the photodiode, and the The effective area can be widened, and the sensitivity can be improved. (Second Embodiment) FIG. 4 is a cross-sectional view of an element structure near a photoelectric conversion unit of an amplification type solid-state imaging device according to a second embodiment of the present invention.

【0025】p型シリコン基板41の表面部に DIPWELL
急峻化ウェル構造のp型ウェル42が形成されている。
このp型ウェル42は、p型シリコン基板41にボロン
を例えば200keVでイオン注入することにより、例
えば基板表面から3μm程度の深さまで形成される。
DIPWELL on the surface of the p-type silicon substrate 41
A p-type well 42 having a steep well structure is formed.
The p-type well 42 is formed, for example, to a depth of about 3 μm from the substrate surface by implanting boron ions into the p-type silicon substrate 41 at, for example, 200 keV.

【0026】p型ウェル42の表面には、光電変換を担
うフォトダイオード43(n層)が形成されている。こ
のフォトダイオード43の形成には、初めにレジスト塗
布,パターニングによりフォトダイオード43を形成し
たい領域以外にレジストを残すパターニングを行う。そ
して、燐をイオン注入法により例えば90keVで打ち
込み、不純物濃度2×1017cm-3のn層を形成する。
On the surface of the p-type well 42, a photodiode 43 (n layer) for performing photoelectric conversion is formed. In forming the photodiode 43, first, a resist is applied and patterned to leave a resist in a region other than a region where the photodiode 43 is to be formed. Then, phosphorus is implanted at, for example, 90 keV by an ion implantation method to form an n layer having an impurity concentration of 2 × 10 17 cm −3 .

【0027】なお、図中の48はフォトダイオード43
で得られた信号電荷を読出すための読出しトランジスタ
のゲートである。また、図には示さないがp型ウェル4
2上には、読出しトランジスタの他に、リセットトラン
ジスタや増幅トランジスタ等が形成される。そして、電
極配線を行うことによって、増幅型固体撮像装置が完成
するものとなっている。
In the figure, reference numeral 48 denotes a photodiode 43
Is the gate of the read transistor for reading the signal charge obtained in step (1). Although not shown in the figure, the p-type well 4
2, a reset transistor, an amplification transistor, and the like are formed in addition to the read transistor. Then, by performing electrode wiring, an amplification type solid-state imaging device is completed.

【0028】ところで、本実施形態におけるp型ウェル
42の形成は、具体的には次のようにして行う。即ち、
p型シリコン基板41にボロンを例えば200keVで
イオン注入した後、基板41を例えば1190℃で10
分間熱処理してボロンの熱拡散を行う。この方法によ
り、p型ウェル42のボロン濃度が基板中のボロン濃度
と同等まで低下する深さ(ウェル下端)45を基板表面
から3μm程度にすることができ、従来(7〜8μm)
よりもボロン濃度勾配が急峻なウェルを形成することが
できる。これにより、基板表面からp型ウェルのボロン
濃度が基板中のボロン濃度まで低下する位置までの距離
を、シリコン基板における赤色光の吸収係数の逆数約
3.2μmよりも小さくすることができる。
By the way, the formation of the p-type well 42 in the present embodiment is specifically performed as follows. That is,
After boron ions are implanted into the p-type silicon substrate 41 at, for example, 200 keV, the substrate 41 is
Heat treatment for a minute to effect thermal diffusion of boron. According to this method, the depth (bottom of the well) 45 at which the boron concentration of the p-type well 42 is reduced to the same level as the boron concentration in the substrate can be set to about 3 μm from the substrate surface, and the conventional (7 to 8 μm)
A well having a steeper boron concentration gradient can be formed. Thereby, the distance from the substrate surface to the position where the boron concentration of the p-type well decreases to the boron concentration in the substrate can be made smaller than about 3.2 μm, which is the reciprocal of the red light absorption coefficient in the silicon substrate.

【0029】ここで、p型ウェル42のボロン濃度が基
板濃度まで低下する深さ(p型ウェルのXj)を基板に
おける光の吸収係数の逆数よりも小さくする理由に付い
て述べる。
Here, the reason why the depth at which the boron concentration of the p-type well 42 is reduced to the substrate concentration (Xj of the p-type well) is smaller than the reciprocal of the light absorption coefficient of the substrate will be described.

【0030】一般に、光照射により発生するキャリアの
量(G)は、吸収係数(α)を用いて、基板深さ(x)
との間に次の比例関係がある。 G〜 exp(−αx) …(1) 基板深さxで発生した電子から見たウェルの障壁高さ
(V)は、近似的に V〜V0 [1- exp{-a(x-x0)}] …(2) と表される。ここで、x0 はウェルのポテンシャル障壁
のピーク位置である。また、aはポテンシャル障壁の勾
配を示す。
In general, the amount (G) of carriers generated by light irradiation is calculated by using the absorption coefficient (α) and the substrate depth (x).
And the following proportional relationship: G〜exp (−αx) (1) The barrier height (V) of the well viewed from electrons generated at the substrate depth x is approximately VVV0 [1-exp {-a (x-x0)] }] (2) Here, x0 is the peak position of the potential barrier of the well. A indicates the gradient of the potential barrier.

【0031】このため、ある位置xで発生した電子がウ
ェル障壁を乗り越えてフォトダイオードに流れ込む割合
(R)は、次の式で表される。 R=G・ exp(−qV/kT) …(3) ここで、qは電気素量、kはボルツマン定数、Tは絶対
温度である。(3)式をウェルのピーク位置から無限大
(基板の深さ方向全体)にわたり積分することで、フォ
トダイオードに流れ込む電子の量が求められる。(3)
式を基板の深さ方向全体にわたり積分すると、図5のよ
うになる。
For this reason, the ratio (R) of electrons generated at a certain position x flowing over the well barrier and flowing into the photodiode is expressed by the following equation. R = G · exp (−qV / kT) (3) where q is the elementary charge, k is the Boltzmann constant, and T is the absolute temperature. By integrating the equation (3) from the peak position of the well to infinity (entire in the depth direction of the substrate), the amount of electrons flowing into the photodiode can be obtained. (3)
When the expression is integrated over the entire depth direction of the substrate, the result is as shown in FIG.

【0032】図5から、基板内で発生したキャリアがフ
ォトダイオードにもれ込む量は、ウェルのXjがおよそ
3.2μm(吸収係数の逆数)程度でおよそ一定となる
傾向にあることが分る。よって、ウェルのXjを、照射
光(特に最も波長の長い光)の吸収係数の逆数よりも小
さくすることで、フォトダイオードに流れ込むキャリア
を低減することができる。
FIG. 5 shows that the amount of carriers generated in the substrate leaking into the photodiode tends to be substantially constant when Xj of the well is about 3.2 μm (reciprocal of the absorption coefficient). . Therefore, by making Xj of the well smaller than the reciprocal of the absorption coefficient of the irradiation light (in particular, the light having the longest wavelength), carriers flowing into the photodiode can be reduced.

【0033】このように本実施形態では、撮像に供され
る光のうち最も波長の長い光を赤色光(波長650n
m)と仮定し、DIPWELL 急峻化ウェル構造のp型ウェル
42の深さ(基板表面からの下端までの距離)を、赤色
光に対するシリコン基板の吸収係数の逆数(3.2μ
m)よりも小さい3μmに設定している。このため、基
板の深い位置で発生するキャリアに対してポテンシャル
バリアの勾配が大きいものとなり、混色や暗電流の発生
を十分に抑制することが可能となる。
As described above, in the present embodiment, the light having the longest wavelength among the light to be used for imaging is converted to red light (wavelength 650n).
m), the depth of the p-type well 42 (distance from the substrate surface to the lower end) of the DIPWELL steepened well structure is defined as the reciprocal of the absorption coefficient of the silicon substrate for red light (3.2 μm).
3 m, which is smaller than m). For this reason, the gradient of the potential barrier is large with respect to the carriers generated at a deep position in the substrate, and it is possible to sufficiently suppress the occurrence of color mixing and dark current.

【0034】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態ではp型のSi基板を用
いたが、n型のSi基板を用いてもよい。また、フォト
ダイオードを形成してから読出しトランジスタ,リセッ
トトランジスタ,増幅トランジスタ等を形成したが、フ
ォトダイオードを形成する前に各トランジスタを形成す
ることも可能である。
The present invention is not limited to the above embodiments. Although a p-type Si substrate is used in the embodiment, an n-type Si substrate may be used. In addition, the read transistor, the reset transistor, the amplification transistor, and the like are formed after the photodiode is formed. However, each transistor can be formed before the photodiode is formed.

【0035】また、1画素部分の構成は図1に何等限定
されるものではなく、増幅型CMOSセンサを用いた構
成であれば、仕様に応じて適宜変更可能である。さら
に、本発明は必ずしも増幅型MOSセンサを用いたもの
に限らず、CCD型に適用することも可能である。
The configuration of one pixel portion is not limited to that shown in FIG. 1. Any configuration using an amplifying CMOS sensor can be appropriately changed according to specifications. Further, the present invention is not necessarily limited to the one using the amplification type MOS sensor, but can be applied to a CCD type.

【0036】また、第1の実施形態においては、DIPWEL
L を形成せずにFPWELLのみを形成したが、予め DIPWELL
を形成しておき、この後に改めてFPWELLを形成すること
も可能である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
In the first embodiment, the DIPWEL
Although only FPWELL was formed without forming L, DIPWELL
It is also possible to form an FPWELL after that. In addition, various modifications can be made without departing from the scope of the present invention.

【0037】[0037]

【発明の効果】以上詳述したように本発明によれば、基
板の内部又は表面部に形成するp型ウェルの改良によ
り、基板の深い位置で発生したキャリア(電子)の拡
散、隣のフォトダイオードへのもれ込みを低減できるた
め、混色低減及び暗電流の低減をはかり得る。また、フ
ォトダイオードの有効領域を従来よりも広くすることが
できるので、感度の向上をはかることもできる。
As described in detail above, according to the present invention, the improvement of the p-type well formed inside or on the surface of the substrate allows the diffusion of carriers (electrons) generated at a deep position in the substrate and the adjacent photo. Since leakage into the diode can be reduced, color mixing and dark current can be reduced. Further, since the effective area of the photodiode can be made wider than before, the sensitivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係わる増幅型固体撮像装置の
1画素部分を示す回路構成図。
FIG. 1 is a circuit configuration diagram showing one pixel portion of an amplification type solid-state imaging device according to a first embodiment.

【図2】第1の実施形態に係わる増幅型固体撮像装置の
全体構成を示すブロック図。
FIG. 2 is a block diagram showing the overall configuration of the amplification type solid-state imaging device according to the first embodiment.

【図3】第1の実施形態に係わる増幅型固体撮像装置の
光電変換部近傍を示す素子構造断面図。
FIG. 3 is an element structure cross-sectional view showing the vicinity of a photoelectric conversion unit of the amplification type solid-state imaging device according to the first embodiment.

【図4】第2の実施形態に係わる増幅型固体撮像装置の
光電変換部近傍を示す素子構造断面図。
FIG. 4 is an element structure cross-sectional view showing the vicinity of a photoelectric conversion unit of an amplification type solid-state imaging device according to a second embodiment.

【図5】ウェルの接合深さとフォトダイオードへのキャ
リアもれ込み量との関係を示す図。
FIG. 5 is a diagram showing the relationship between the junction depth of a well and the amount of leaked carriers into a photodiode.

【図6】本発明の作用を説明するためのもので、基板深
さ方向のp型ウェルのポテンシャル分布を示す図。
FIG. 6 is a diagram for explaining the operation of the present invention, showing a potential distribution of a p-type well in a substrate depth direction.

【符号の説明】[Explanation of symbols]

11…フォトダイオード 12…読出しトランジスタ 13…キャパシタ 14…増幅トランジスタ 15…リセットトランジスタ 16…アドレス線 17…信号線 18…リセット線 19…ドレイン線 31,41…p型シリコン基板 32,42…p型ウェル 33,43…フォトダイオード 34,44…空乏層 35,45…p型ウェル境界 36…無電界領域 37,47…隣接するフォトダイオード 38,48…ゲート 39…レジスト DESCRIPTION OF SYMBOLS 11 ... Photodiode 12 ... Read-out transistor 13 ... Capacitor 14 ... Amplification transistor 15 ... Reset transistor 16 ... Address line 17 ... Signal line 18 ... Reset line 19 ... Drain line 31,41 ... P-type silicon substrate 32,42 ... P-type well 33, 43 ... photodiodes 34, 44 ... depletion layers 35, 45 ... p-type well boundaries 36 ... field-free regions 37, 47 ... adjacent photodiodes 38, 48 ... gates 39 ... resists

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の表面に光電変換部が二次元配
置され、各々の光電変換部に対して該光電変換部で得ら
れた信号電荷を増幅して取り出す増幅トランジスタ,及
び信号電荷を排出するリセットトランジスタが設けられ
た固体撮像装置において、 前記基板内に基板表面から所定深さに不純物導入による
p型ウェルを埋込み形成し、このp型ウェルの不純物濃
度が基板における不純物濃度と同等まで低下する基板表
面側の基板表面からの深さを、前記光電変換部により形
成される空乏層端の深さにほぼ一致させてなることを特
徴とする固体撮像装置。
1. A photoelectric conversion unit is two-dimensionally arranged on a surface of a semiconductor substrate, an amplifying transistor for amplifying and extracting a signal charge obtained by the photoelectric conversion unit for each photoelectric conversion unit, and discharging a signal charge. In a solid-state imaging device provided with a reset transistor, a p-type well is formed by burying impurities into the substrate at a predetermined depth from the substrate surface, and the impurity concentration of the p-type well is reduced to the same level as the impurity concentration in the substrate. A solid-state imaging device, wherein a depth from a substrate surface on a substrate surface side to be formed substantially coincides with a depth of a depletion layer end formed by the photoelectric conversion unit.
【請求項2】半導体基板の表面部に形成されたp型ウェ
ルと、このp型ウェルの表面に二次元配置された光電変
換部と、各々の光電変換部に対して設けられ該光電変換
部で得られた信号電荷を増幅して読出す増幅トランジス
タと、各々の光電変換部に対して設けられ該光電変換部
で得られた信号電荷を排出するリセットトランジスタと
を備えた固体撮像装置において、 前記p型ウェルの不純物濃度が基板における不純物濃度
と同等まで低下する基板表面からの深さを、撮像に供さ
れる最も長い波長の光の吸収係数の逆数よりも小さく設
定してなることを特徴とする固体撮像装置。
2. A p-type well formed on a surface portion of a semiconductor substrate, a photoelectric conversion portion two-dimensionally arranged on the surface of the p-type well, and a photoelectric conversion portion provided for each photoelectric conversion portion. An amplification transistor for amplifying and reading out the signal charge obtained in the above, and a solid-state imaging device including a reset transistor provided for each photoelectric conversion unit and discharging the signal charge obtained in the photoelectric conversion unit, The depth from the substrate surface at which the impurity concentration of the p-type well decreases to the same level as the impurity concentration in the substrate is set to be smaller than the reciprocal of the absorption coefficient of the light of the longest wavelength used for imaging. Solid-state imaging device.
【請求項3】前記基板はp型シリコンであり、前記p型
ウェルはボロンのイオン注入によって形成されているこ
とを特徴とする請求項1又は2記載の固体撮像装置。
3. The solid-state imaging device according to claim 1, wherein said substrate is p-type silicon, and said p-type well is formed by ion implantation of boron.
JP8304752A 1996-11-15 1996-11-15 Solid-state image sensing device Pending JPH10150180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8304752A JPH10150180A (en) 1996-11-15 1996-11-15 Solid-state image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8304752A JPH10150180A (en) 1996-11-15 1996-11-15 Solid-state image sensing device

Publications (1)

Publication Number Publication Date
JPH10150180A true JPH10150180A (en) 1998-06-02

Family

ID=17936806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8304752A Pending JPH10150180A (en) 1996-11-15 1996-11-15 Solid-state image sensing device

Country Status (1)

Country Link
JP (1) JPH10150180A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237407A (en) * 1999-12-14 2001-08-31 Fillfactory Nv Electromagnetic radiation sensor and its manufacturing method
KR20020020086A (en) * 2000-09-07 2002-03-14 박용 CMOS Image Sensor
JP2002203954A (en) * 2000-10-31 2002-07-19 Sharp Corp Light receiving element with built-in circuit
JP2006049338A (en) * 2004-07-30 2006-02-16 Sony Corp Solid-state imaging apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237407A (en) * 1999-12-14 2001-08-31 Fillfactory Nv Electromagnetic radiation sensor and its manufacturing method
KR20020020086A (en) * 2000-09-07 2002-03-14 박용 CMOS Image Sensor
JP2002203954A (en) * 2000-10-31 2002-07-19 Sharp Corp Light receiving element with built-in circuit
JP2006049338A (en) * 2004-07-30 2006-02-16 Sony Corp Solid-state imaging apparatus

Similar Documents

Publication Publication Date Title
US8580595B2 (en) Solid-state image sensing device and camera system the same
US6403998B1 (en) Solid-state image sensor of a MOS structure
US7592579B2 (en) Photoelectric conversion device manufacturing method, semiconductor device manufacturing method, photoelectric conversion device, and image sensing system
US7728277B2 (en) PMOS pixel structure with low cross talk for active pixel image sensors
US6225670B1 (en) Detector for electromagnetic radiation, pixel structure with high sensitivity using such detector and method of manufacturing such detector
JP5100988B2 (en) Image sensor and manufacturing method thereof
JP4208559B2 (en) Photoelectric conversion device
KR20060126377A (en) Pixel with asymmetric transfer gate channel doping
JP2005093866A (en) Manufacturing method of solid-state imaging device
US5122850A (en) Blooming control and reduced image lag in interline transfer CCD area image sensors
TWI451564B (en) Image sensor having two epitaxial layers and method for making the same
JP2008153566A (en) Solid-state imaging apparatus, and method of manufacturing the same
JP4053651B2 (en) Electromagnetic radiation detector, high-sensitivity pixel structure using the detector, and method of manufacturing the detector
JPH10150180A (en) Solid-state image sensing device
JP2003101004A (en) Solid-state image pickup device and manufacturing method therefor
JP2573582B2 (en) Method for manufacturing solid-state image sensor
JP4561328B2 (en) Solid-state imaging device and manufacturing method thereof
JP2964541B2 (en) Vertical overflow drain type solid-state imaging device
JP4561327B2 (en) Solid-state imaging device and manufacturing method thereof
JP3159557B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and method of manufacturing the same
JPS6262067B2 (en)
JP2000311995A (en) Solid-state image pickup element and manufacture of the same
JPS5854787A (en) Solid-state image pickup device
JP2005150564A (en) Solid-state imaging element and its manufacturing method