JPH10149416A - Data carrier and data reader therefor - Google Patents

Data carrier and data reader therefor

Info

Publication number
JPH10149416A
JPH10149416A JP8306063A JP30606396A JPH10149416A JP H10149416 A JPH10149416 A JP H10149416A JP 8306063 A JP8306063 A JP 8306063A JP 30606396 A JP30606396 A JP 30606396A JP H10149416 A JPH10149416 A JP H10149416A
Authority
JP
Japan
Prior art keywords
segments
numerical value
circuit
data carrier
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8306063A
Other languages
Japanese (ja)
Inventor
Yoshimi Kanda
好美 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP8306063A priority Critical patent/JPH10149416A/en
Publication of JPH10149416A publication Critical patent/JPH10149416A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To use a display function itself as a memory without using a semiconductor memory by providing a read means for treading numeric information which is set by reading five segments in a P-shape part among seven segments in a numeric value display part. SOLUTION: The numeric value display part 2 of a data carrier 1 displays the arbitrary numeric value which is set by seven segments. The read means respectively reads at least five segments in a P-shape part among the seven segments of the numeric value display part 2. Namely, the numeric value display part 2 identifies the numeric value which is set in accordance with the display state of the P-shape five segment among the squarish 8-shaped segments for respective digits. Thus, the read means reads the five segment data. The read means is constituted of an IC chips 5 and a resonance circuit and the resonance circuit is constituted of an antenna coil 6 and a capacitor 7.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は数値等が表示でき、
データを保持することができるデータキャリアと、デー
タキャリアからデータを読取るためのデータ読取装置に
関するものである。
TECHNICAL FIELD The present invention can display numerical values and the like,
The present invention relates to a data carrier capable of holding data and a data reading device for reading data from the data carrier.

【0002】[0002]

【従来の技術】従来物品等を識別するための識別システ
ムはデータを保持するデータキャリアと、非接触でデー
タを書込み又は読出す書込/読出制御ユニットとから成
り、データキャリアを物品等に付して識別システムが構
成される。このようなデータキャリアのデータを書込/
読出制御ユニットを用いることなく確認するためには、
データキャリアに液晶等の表示機能を設けメモリ内容を
表示することが考えられる。又数百回の書換え可能なリ
ライト感熱式のデータキャリアとし、メモリの内容を感
熱紙に表示することが考えられる。
2. Description of the Related Art Conventionally, an identification system for identifying an article or the like comprises a data carrier for holding data and a write / read control unit for writing or reading data in a non-contact manner. Thus, an identification system is configured. Writing data on such a data carrier /
To check without using the read control unit,
It is conceivable to provide a display function such as a liquid crystal on the data carrier to display the contents of the memory. It is also conceivable to use a rewritable thermosensitive data carrier that can be rewritten several hundred times and display the contents of the memory on a thermosensitive paper.

【0003】[0003]

【発明が解決しようとする課題】しかしながらデータキ
ャリアを用いて識別システム等を構成する場合には、デ
ータの書込みは1回だけでよく、その後は繰り返して読
出すだけという、いわゆるWORM型(write once rea
d many)データキャリアを必要とする場合が多い。例え
ば物流システム等において伝票の代わりにデータキャリ
アを用いる場合には、1回だけ行き先等のデータを入力
すると、その後は流通経路において複数回行き先を確認
しつつ仕分けや配送をするように用いられる。この場合
には繰り返して使用できることよりも、データキャリア
のコストを極めて低減する必要がある。即ち液晶表示装
置を用いたデータキャリアでは価格を低減することはで
きず、又表示するための電源を要し、又屈曲性が低く伝
票等の代わりとして使うことは難しい。更にリライト式
データキャリアもEEPROMメモリ等が必要であり、
メモリチップを要するためコストが高くなるという欠点
があった。
However, when an identification system or the like is configured using a data carrier, the data needs to be written only once, and thereafter, the data is repeatedly read, which is a so-called WORM type (write once). rea
d many) Data carriers are often required. For example, when a data carrier is used instead of a slip in a distribution system or the like, data such as a destination is input only once, and thereafter, the destination is used for sorting and delivering while checking the destination a plurality of times in a distribution route. In this case, it is necessary to significantly reduce the cost of the data carrier rather than being able to use it repeatedly. That is, a data carrier using a liquid crystal display device cannot reduce the price, requires a power supply for display, has low flexibility, and is difficult to use as a substitute for a slip or the like. Furthermore, the rewrite type data carrier also needs EEPROM memory and the like,
There is a disadvantage that the cost is increased because a memory chip is required.

【0004】本発明はこのような従来の問題点に着目し
てなされたものであって、メモリとして半導体メモリを
用いることなく表示機能自身をメモリとして用いること
ができる低価格のWORM型データキャリアとそのデー
タ読取装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional problem. A low-cost WORM-type data carrier which can use a display function itself as a memory without using a semiconductor memory as a memory is provided. An object of the present invention is to provide the data reading device.

【0005】[0005]

【課題を解決するための手段】本願の請求項1の発明
は、7セグメントにより設定される任意の数値を表示す
る少なくとも1桁の表示部と、前記表示部の7セグメン
トのうち少なくともP字形部分の5セグメントを夫々読
出すことにより設定された数値情報を読出す読出手段
と、を具備することを特徴とするものである。
According to a first aspect of the present invention, there is provided a display device comprising at least one digit for displaying an arbitrary numerical value set by seven segments, and at least a P-shaped part of the seven segments of the display. Reading means for reading numerical information set by reading each of the five segments.

【0006】本願の請求項2の発明では、前記表示部
は、7セグメントのうち各数値を識別できる少なくとも
P字形の5セグメントの位置に導体パターンを形成し、
任意の数値の設定時に数値に応じたセグメントを切断す
るようにしたことを特徴とするものである。
According to the invention of claim 2 of the present application, the display section forms a conductor pattern at least at a position of five P-shaped segments that can identify each numerical value among the seven segments,
When an arbitrary numerical value is set, a segment corresponding to the numerical value is cut.

【0007】本願の請求項3の発明では、前記表示部
は、7セグメントのうち各数値を識別できる少なくとも
P字形の5セグメント部分の上下に電極を形成すると共
に、該電極間に異方性導電膜を形成し、数値の設定時に
上下の電極を該異方性導電膜を介して短絡するようにし
たことを特徴とするものである。
In the invention according to claim 3 of the present application, the display section has electrodes formed above and below at least a P-shaped five-segment portion capable of identifying each numerical value among the seven segments, and anisotropically conductive between the electrodes. A film is formed, and upper and lower electrodes are short-circuited via the anisotropic conductive film when setting a numerical value.

【0008】本願の請求項4の発明では、前記読出手段
は、一定周期で断続される高周波信号を受信する共振回
路と、前記表示部の少なくともP字形の5セグメントが
並列入力端に接続されたシフトレジスタと、前記共振回
路に得られるクロックを復調し、復調したクロックを前
記シフトレジスタにシフトパルスとして出力するクロッ
ク復調回路と、前記シフトレジスタより読出された直列
信号に基づいて前記共振回路の共振振動を吸収する振動
吸収回路と、を具備することを特徴とするものである。
[0008] In the invention of claim 4 of the present application, the reading means has a resonance circuit for receiving a high-frequency signal intermittently and periodically, and at least five P-shaped segments of the display unit are connected to a parallel input terminal. A shift register, a clock demodulation circuit that demodulates a clock obtained by the resonance circuit, and outputs the demodulated clock as a shift pulse to the shift register, and a resonance circuit that resonates the resonance circuit based on a serial signal read from the shift register. And a vibration absorbing circuit that absorbs vibration.

【0009】本願の請求項5の発明は、7セグメントに
より設定される任意の数値を表示する少なくとも1桁の
表示部と、7セグメントのうち各数値を識別できる少な
くともP字形の5セグメントを貫通する貫通パターン、
該貫通パターンに直列接続された第1〜第5のコンデン
サ、前記貫通パターンと前記各コンデンサの各直列接続
体に並列に接続されたコイル、前記コイルに並列に接続
される第6のコンデンサ、を含む共振回路と、を前記表
示部の各桁毎に有し、数値の設定時に数値に応じたセグ
メントを切断することにより決定される前記共振回路の
共振周波数を互いに異なる値としたことを特徴とするも
のである。
According to a fifth aspect of the present invention, at least one digit display portion for displaying an arbitrary numerical value set by seven segments and at least five P-shaped segments which can identify each numerical value among the seven segments penetrate. Penetration pattern,
First to fifth capacitors connected in series to the through pattern, a coil connected in parallel to the series connection of the through pattern and each capacitor, and a sixth capacitor connected in parallel to the coil. Including a resonance circuit for each digit of the display unit, wherein the resonance frequency of the resonance circuit determined by cutting a segment according to the numerical value at the time of setting the numerical value is set to different values from each other. Is what you do.

【0010】本願の請求項6の発明は、7セグメントに
より設定される任意の数値を表示する少なくとも1桁の
表示部と、7セグメントのうち各数値を識別できる少な
くともP字形の5セグメントの上下に設けられる対の電
極、該電極間に挿入される異方性導電膜、各電極に直列
接続された第1〜第5のコンデンサ、前記電極及び前記
各コンデンサの各直列接続体に並列に接続されたコイ
ル、を含む共振回路と、を前記表示部の各桁毎に有し、
数値の設定時に数値に応じたセグメントを押圧し、対の
電極を異方性導電膜を介して短絡することにより決定さ
れる前記共振回路の共振周波数を互いに異なる値とした
ことを特徴とするものである。
According to a sixth aspect of the present invention, at least one digit display portion for displaying an arbitrary numerical value set by seven segments, and at least a P-shaped five-segment which can identify each numerical value among the seven segments are provided above and below. A pair of electrodes provided, an anisotropic conductive film inserted between the electrodes, first to fifth capacitors connected in series to each electrode, and connected in parallel to each series connection of the electrode and each capacitor. And a resonance circuit including a coil for each digit of the display unit,
When setting a numerical value, a segment corresponding to the numerical value is pressed, and the resonance frequency of the resonance circuit determined by short-circuiting the pair of electrodes via the anisotropic conductive film has a different value from each other. It is.

【0011】本願の請求項7の発明は、請求項5又は6
記載のデータキャリアのデータを読出すデータ読取装置
であって、前記データキャリアに設定され得る共振周波
数を発振する可変周波発振回路と、前記可変周波発振回
路の発振出力を断続して送信コイルを駆動する変調回路
と、前記データキャリアからの残響を検出する受信コイ
ルと、前記受信コイルに得られる前記可変周波発振回路
の発振周波数に対応する残響周波数を通過させるバンド
パスフィルタと、所定のレベルを越える前記バンドパス
フィルタの出力を復調する復調回路と、を具備すること
を特徴とするものである。
The invention of claim 7 of the present application is directed to claim 5 or 6
What is claimed is: 1. A data reading device for reading data of a data carrier according to claim 1, wherein the variable frequency oscillation circuit oscillates a resonance frequency that can be set to the data carrier, and a transmission coil is driven by intermittently oscillating an output of the variable frequency oscillation circuit. Modulating circuit, a receiving coil for detecting reverberation from the data carrier, a band-pass filter for passing a reverberation frequency corresponding to the oscillation frequency of the variable frequency oscillation circuit obtained by the receiving coil, and a level exceeding a predetermined level. And a demodulation circuit for demodulating the output of the bandpass filter.

【0012】このような特徴を有する本願の請求項1の
発明によれば、表示部は各桁毎に日字状の7セグメント
のうちP字状の5セグメントが表示状態かどうかによっ
て設定された数値が識別できるため、読出手段によって
その5セグメントデータを読出すようにしている。又本
願の2,3の発明によれば、表示部のセグメントを切断
又は押圧することによって数値を設定する。こうすれば
そのセグメントのパターンが切断又は導通し、7セグメ
ントのうち設定された数値を識別できる5セグメントか
らのデータの論理レベルが定まることとなる。この論理
レベルを読出手段によって設定された数値を読出すよう
にしている。従って数値の設定はそのままメモリへの書
込みとすることができる。請求項4の発明では、読出手
段を共振回路と表示部のセグメントのデータを並列から
直列に変換するシフトレジスタ,クロック復調回路及び
振動吸収回路を含んで構成し、クロックパルスに基づい
て表示部の各セグメントのデータを読出すようにしてい
る。又請求項5,6の発明では、表示セグメントの表示
によって共振周波数を異ならせた共振回路によってデー
タキャリアが構成されるため、外部からその共振周波数
を確認することによってデータが読出されることとな
る。更に請求項7の発明では、請求項5,6のデータキ
ャリアにより設定される共振周波数に対応して発振周波
数を断続的に変更していき、残響が生じる周波数を設定
された周波数として読出すようにしたものである。
According to the first aspect of the present invention having such a feature, the display unit is set for each digit by determining whether or not five P-shaped segments out of seven Japanese-shaped segments are displayed. Since the numerical value can be identified, the reading means reads the 5-segment data. According to the second and third aspects of the present invention, numerical values are set by cutting or pressing segments of the display unit. By doing so, the pattern of the segment is cut or conductive, and the logical level of data from five segments, which can identify the set numerical value among the seven segments, is determined. The logical level is read by a numerical value set by the reading means. Therefore, the setting of the numerical value can be directly written into the memory. According to the fourth aspect of the present invention, the readout means includes a resonance circuit and a shift register for converting the data of the segment of the display unit from parallel to serial, a clock demodulation circuit, and a vibration absorption circuit. The data of each segment is read. According to the fifth and sixth aspects of the present invention, since the data carrier is constituted by the resonance circuit having different resonance frequencies according to the display of the display segments, the data is read out by confirming the resonance frequency from outside. . Further, according to the invention of claim 7, the oscillation frequency is intermittently changed according to the resonance frequency set by the data carrier of claim 5 and 6, and the frequency at which reverberation occurs is read out as the set frequency. It was made.

【0013】[0013]

【発明の実施の形態】図1はこの実施の形態によるデー
タキャリアの全体構成を示すブロック図であり、図2は
その形状を示す概略図である。これらの図に示すように
データキャリア1は平たいカード状の形状を有してお
り、フレキシブル基板を含んでいる。そしてデータキャ
リア1には、2桁の7セグメントの数値表示部2が形成
されている。この7セグメントの表示部は図3にその1
桁分を拡大して示すように、7つの表示セグメント3a
〜3gが「日」の字状に形成されている。そしてその表
示セグメントを例えば3dを除いてアクティブ(表示状
態)とすれば0が表示されることとなり、表示セグメン
ト3c,3fのみをアクティブ(表示状態)とすれば1
が表示されることとなる。このようにして図4(a)に
示すように0〜9までの1桁の数値を表示できるように
している。ここでこの7つの表示セグメントのうち3a
〜3eまでの5セグメントの状態が判別できれば、即ち
「P」字状の5セグメントの状態が確認できれば、その
数値が特定できることとなる。本発明はこのような原理
に基づいて、1桁の数値をP字状の5ビットの表示セグ
メントがアクティブか否かによって数値を判別するもの
である。即ち図4(a)に示す表示各セグメントの
「0」〜「9」までの表示に対して、判別すべき5セグ
メントのみに注目すれば、夫々図4(b)に示す状態と
なる。これらは全て異なった状態であるため、5ビット
のデータから設定及び表示されている数値が認識できる
こととなる。
FIG. 1 is a block diagram showing the overall configuration of a data carrier according to this embodiment, and FIG. 2 is a schematic diagram showing its shape. As shown in these figures, the data carrier 1 has a flat card shape and includes a flexible substrate. The data carrier 1 is formed with a numerical display section 2 having two digits and seven segments. The display of these seven segments is shown in FIG.
As shown by enlarging the digits, seven display segments 3a
33 g are formed in the shape of “day”. If the display segment is active (display state) except for example 3d, 0 is displayed, and if only the display segments 3c and 3f are active (display state), 1 is displayed.
Will be displayed. In this way, as shown in FIG. 4A, one-digit numerical values from 0 to 9 can be displayed. Here, 3a of these seven display segments
If the state of the five segments from to 3e can be determined, that is, if the state of the five segments in the “P” shape can be confirmed, the numerical value can be specified. According to the present invention, a one-digit numerical value is determined based on such a principle based on whether or not a P-shaped 5-bit display segment is active. That is, if attention is paid only to the five segments to be determined with respect to the display from "0" to "9" of each display segment shown in FIG. 4A, the state shown in FIG. Since these are all in different states, the numerical value set and displayed can be recognized from the 5-bit data.

【0014】さて第1の実施の形態では、図3に示すよ
うにデータキャリア1の数値表示部2にP字形の表示セ
グメントの部分を貫通するように貫通パターンを形成し
ている。このパターンの一端を共通接続して例えば電源
Vccに接続し、他端は夫々プルダウン抵抗を介して接地
端に接続する。そして表示セグメント3a〜3eは夫々
は端子4a〜4eに接続されている。この状態でシート
状のデータキャリア1の任意の表示セグメントを切り抜
くように切断し、数値を設定及び表示させる。こうすれ
ば表示セグメントが切断されればプルダウン抵抗でその
セグメントの端子は論理Lレベルとなるので、各セグメ
ントの論理状態から数値が判別できる。これらの各セグ
メントの端子は図2に示すようにICチップ5に接続さ
れる。ICチップ5はアンテナコイル6とコンデンサ7
にも接続されている。
In the first embodiment, as shown in FIG. 3, a penetrating pattern is formed on the numerical value display section 2 of the data carrier 1 so as to penetrate a P-shaped display segment. One end of this pattern is commonly connected and connected to, for example, a power supply Vcc, and the other end is connected to a ground terminal via a pull-down resistor. The display segments 3a to 3e are connected to terminals 4a to 4e, respectively. In this state, an arbitrary display segment of the sheet-shaped data carrier 1 is cut so as to be cut out, and a numerical value is set and displayed. In this case, when the display segment is cut, the terminal of the segment is set to the logic L level by the pull-down resistor, and the numerical value can be determined from the logic state of each segment. The terminals of each of these segments are connected to the IC chip 5 as shown in FIG. The IC chip 5 includes an antenna coil 6 and a capacitor 7
Is also connected.

【0015】次にこのICチップ5とその周辺の回路構
成について図1を用いて説明する。まずアンテナコイル
6とコンデンサ7により共振回路11が構成され、この
共振回路11には整流回路13,振動吸収回路14が接
続される。整流回路13は共振回路11に得られる信号
を整流し平滑して電源回路15に出力する。電源回路1
5は整流出力を安定化して各部に電源Vccを供給するも
のである。又電源リセット回路16は電源の立上り時に
シフトレジスタ17をリセットするものである。シフト
レジスタ17には数値表示部2の各桁5ビットづつ、計
10ビットの並列信号が入力されている。クロック復調
回路18は共振回路11からのクロック信号を抽出して
シフトレジスタ17にシフトパルスとして与えるもので
ある。振動吸収回路14はシフトレジスタ17から出力
される直列信号に基づいて共振回路11の残響を制御す
るものである。この実施の形態においてICチップ5と
共振回路11は表示部に設定された数値情報を読出す読
出手段を構成している。
Next, the configuration of the IC chip 5 and its peripheral circuits will be described with reference to FIG. First, a resonance circuit 11 is formed by the antenna coil 6 and the capacitor 7, and a rectification circuit 13 and a vibration absorption circuit 14 are connected to the resonance circuit 11. The rectifier circuit 13 rectifies and smoothes the signal obtained by the resonance circuit 11 and outputs the signal to the power supply circuit 15. Power supply circuit 1
Numeral 5 stabilizes the rectified output and supplies the power supply Vcc to each section. The power supply reset circuit 16 resets the shift register 17 when the power supply rises. The shift register 17 receives a parallel signal of a total of 10 bits, that is, 5 bits for each digit of the numerical value display unit 2. The clock demodulation circuit 18 extracts a clock signal from the resonance circuit 11 and supplies it to the shift register 17 as a shift pulse. The vibration absorbing circuit 14 controls reverberation of the resonance circuit 11 based on a serial signal output from the shift register 17. In this embodiment, the IC chip 5 and the resonance circuit 11 constitute reading means for reading numerical information set on the display unit.

【0016】次にこの実施の形態の動作についてタイム
チャートを参照しつつ説明する。この実施の形態のデー
タキャリアにおいて、例えば図5(a)に示すように2
桁の数値「72」がデータキャリアに切り抜かれている
ものとする。この切り抜きによってそのまま「72」が
表示される。この場合には図5(b)に示すようにビッ
トNo.を1〜5とすると、図5(c)に示すように数
字「7」では1と3ビット、数字「2」では1,3,
4,5ビットが切り取られている。従ってそのビットが
プルダウン抵抗によりLレベルとなり、残りのビットは
Hレベルとなる。
Next, the operation of this embodiment will be described with reference to a time chart. In the data carrier of this embodiment, for example, as shown in FIG.
It is assumed that the digit value “72” has been cut out in the data carrier. "72" is displayed as it is by this cutout. In this case, as shown in FIG. Are 1 to 5, as shown in FIG. 5C, 1 and 3 bits for the number “7”, and 1, 3 for the number “2”.
4, 5 bits have been truncated. Therefore, the bit is set to L level by the pull-down resistor, and the remaining bits are set to H level.

【0017】さて図示しないリーダ側の送信アンテナよ
り図6(a)に示すように最初は一定のキャリア信号が
連続して送出され、次いで一定の周期毎に一定のデュー
ティ比の高周波信号がデータキャリアに入力される。デ
ータキャリア1の共振回路11ではこの信号を整流し電
源とすることにより、電源回路15より各部に電源が供
給される。図6(b)はデータキャリアの電源波形であ
る。又電源立上り後、所定時間後に図6(c)に示すよ
うに、電源リセット信号が電源リセット回路16よりシ
フトレジスタ17に出力される。その後クロック復調回
路18により図6(d)に示すようにクロックが復調さ
れてシフトレジスタ17に加わる。シフトレジスタ17
は2桁の数値表示部2の論理レベルによって並列信号が
直列信号として読出されるため、読出された出力は図6
(e)に示す振動吸収パルスとして振動吸収回路14に
出力される。振動吸収パルスがHレベルでは振動の吸収
がなく、Lレベルでは振動が完全に吸収されるため、デ
ータキャリア1の共振回路11の共振波形は図6(f)
に示すものとなる。
At first, as shown in FIG. 6A, a fixed carrier signal is continuously transmitted from a transmitting antenna (not shown) on the reader side, and then a high-frequency signal having a fixed duty ratio is transmitted at a fixed cycle. Is input to In the resonance circuit 11 of the data carrier 1, this signal is rectified and used as a power source, so that power is supplied from the power source circuit 15 to each unit. FIG. 6B shows a power supply waveform of the data carrier. After a predetermined time after the rise of the power, a power reset signal is output from the power reset circuit 16 to the shift register 17 as shown in FIG. Thereafter, the clock is demodulated by the clock demodulation circuit 18 as shown in FIG. Shift register 17
Since the parallel signal is read as a serial signal according to the logical level of the two-digit numerical display unit 2, the read output is as shown in FIG.
(E) is output to the vibration absorbing circuit 14 as a vibration absorbing pulse. When the vibration absorption pulse is at the H level, the vibration is not absorbed, and when the vibration absorption pulse is at the L level, the vibration is completely absorbed. Therefore, the resonance waveform of the resonance circuit 11 of the data carrier 1 is as shown in FIG.
It becomes what is shown in.

【0018】リーダ側の受信アンテナ側ではこの共振波
形を受信し、所定のレベルで弁別することにより図6
(g)に示す受信波形が出力される。そして送信波形と
少しタイミングを遅らせた図6(h)に示すサンプリン
グクロックに基づいてこの受信波形のレベルを判別する
ことによって、図6(i)に示すようにリードデータが
読出される。これによってデータキャリア1に設定され
た数値「72」を読出すことができる。このように本実
施の形態では、簡単な構成でデータの表示と記憶内容と
を完全に一致させることができる。しかもEEPROM
等のメモリ素子を用いることなく、そのデータを電気的
に読出すことができる。
The receiving antenna on the reader side receives this resonance waveform and discriminates it at a predetermined level to obtain the signal shown in FIG.
The received waveform shown in (g) is output. Then, by determining the level of the received waveform based on the transmission waveform and the sampling clock shown in FIG. 6 (h) with a slightly delayed timing, the read data is read as shown in FIG. 6 (i). Thereby, the numerical value “72” set in the data carrier 1 can be read. As described above, in the present embodiment, the data display and the stored contents can be completely matched with a simple configuration. And EEPROM
The data can be electrically read without using a memory element such as.

【0019】次に本発明の第2の実施の形態について説
明する。前述した第1の実施の形態では、数値表示部は
パターンが貫通しており、この表示セグメントに合わせ
て切断することによって数値を表示していたが、数値を
示すセグメントを切断せずエンボス加工によって設定さ
れた数値を読出せるようにしたものである。図7は表示
部の回路図、図8はその表示部のセグメントを示す断面
図である。他の部分は図1,図2と同様であるので説明
を省略する。この実施の形態では、表示部は外装フィル
ム21,22の間に7セグメントのうち第1の実施の形
態と同様にP字形の5セグメントについて上側電極23
a〜23eが形成され、更に夫々の下方にも同様の形態
の下側電極24a〜24eが形成される。他の2セグメ
ント部分には上下のいずれにも電極は形成されていな
い。図7では上側電極23a〜23eを黒色で、下側電
極24a〜24eをアミ掛けにより表示している。そし
てこれらの電極の間には異方性導電膜25が形成されて
いる。異方性導電膜25は樹脂の中に金属粉を混入させ
たものであって、電極間との間に樹脂があるため、上下
電極は導通していない。しかしエンボス加工によりその
セグメント部分を押圧すると、図8(b)に示すように
異方性導電膜25の金属粉が上下の電極間に接触するた
め導通状態となる。このように導通状態となることによ
って、図7に示す回路図において前述した第1の実施の
形態と同様に、5ビット分のデータを出力することがで
きる。この場合にはエンボス加工されたセグメントは導
通するためHレベルとなり、エンボス加工されていない
セグメントはプルダウン抵抗によりLレベルとなる。従
って第1の実施の形態と論理レベルは逆転するが、全体
の回路部分は同一の構成としても、同様にしてエンボス
加工により設定された数値データを読出すことができ
る。
Next, a second embodiment of the present invention will be described. In the first embodiment described above, the numerical value display section has a pattern penetrating therethrough, and the numerical value is displayed by cutting in accordance with the display segment. However, the segment indicating the numerical value is not cut off but is embossed. The set numerical value can be read. FIG. 7 is a circuit diagram of the display unit, and FIG. 8 is a sectional view showing a segment of the display unit. The other parts are the same as those in FIGS. 1 and 2 and will not be described. In this embodiment, the display section is provided between the outer films 21 and 22. Of the seven segments, as in the first embodiment, the upper electrode 23 is used for five P-shaped segments.
a to 23e are formed, and the lower electrodes 24a to 24e having the same configuration are formed below each of them. No electrodes are formed on the upper and lower portions of the other two segment portions. In FIG. 7, the upper electrodes 23a to 23e are displayed in black, and the lower electrodes 24a to 24e are displayed by shades. An anisotropic conductive film 25 is formed between these electrodes. The anisotropic conductive film 25 is a mixture of resin and metal powder. Since the resin exists between the electrodes, the upper and lower electrodes are not conductive. However, when the segment portion is pressed by embossing, the metal powder of the anisotropic conductive film 25 comes into contact between the upper and lower electrodes as shown in FIG. As a result of the conduction state, 5-bit data can be output in the circuit diagram shown in FIG. 7, as in the first embodiment described above. In this case, the segment which has been embossed becomes conductive and becomes H level, and the segment which has not been embossed becomes L level by a pull-down resistor. Therefore, although the logic level is reversed from that of the first embodiment, the numerical data set by embossing can be read out in the same manner even when the entire circuit portion has the same configuration.

【0020】次に本発明の第3,第4の実施の形態につ
いて説明する。前述した第1,第2の実施の形態では、
整流回路や電源回路,電源リセット回路,シフトレジス
タ等を有するICチップを設けてデータを読出すように
しているが、第3,第4の実施の形態では共振回路のみ
としてデータキャリアを構成したものである。表示及び
設定できる数値は1桁であってもよく、複数桁であって
もよい。図9は第3の実施の形態における1桁分の表示
部分(以下、共振タグという)を示す図である。このデ
ータキャリアは任意数の共振タグから成り、第1の実施
の形態と同様にシート状で7セグメント表示部によって
構成される。7セグメントのうち第1の実施の形態と同
様にP字形の5セグメントにパターンが形成される。パ
ターンは各セグメント部分を貫通するパターンとコンデ
ンサC1〜C5とが直列に接続される。そして各直列接
続体は並列に接続されており、その一端はコイル31の
内周のパターンに、他端はスルーホールを介して基板の
裏面よりコイル31の最外周パターン部分に接続され
る。又コイル31と並列に常に接続されるコンデンサC
6も設けられる。こうしてコンデンサC1〜C6とコイ
ル31によって共振回路を構成している。
Next, third and fourth embodiments of the present invention will be described. In the first and second embodiments described above,
Although an IC chip having a rectifier circuit, a power supply circuit, a power supply reset circuit, a shift register, and the like is provided to read data, in the third and fourth embodiments, a data carrier is constituted only as a resonance circuit. It is. The numerical value that can be displayed and set may be a single digit or a plurality of digits. FIG. 9 is a diagram illustrating a display portion for one digit (hereinafter, referred to as a resonance tag) according to the third embodiment. This data carrier is made up of an arbitrary number of resonance tags, and is made up of a sheet-like 7-segment display unit as in the first embodiment. As in the first embodiment, the pattern is formed in five P-shaped segments out of the seven segments. In the pattern, a pattern penetrating each segment portion and capacitors C1 to C5 are connected in series. Each series connection body is connected in parallel, and one end is connected to the inner peripheral pattern of the coil 31 and the other end is connected to the outermost peripheral pattern portion of the coil 31 from the back surface of the substrate via a through hole. A capacitor C always connected in parallel with the coil 31
6 is also provided. Thus, a resonance circuit is formed by the capacitors C1 to C6 and the coil 31.

【0021】そしてこの共振タグでは、1桁の表示によ
り第1の実施の形態と同様にしてセグメントが切断状態
となったセグメントのコンデンサは共振回路に入らず、
切り取られていないセグメントのコンデンサのみが共振
回路に加わる。従って数値「1」〜「0」を設定(表
示)している状態では、夫々その合成容量Ca〜Cjは
以下のものとなる。 「1」 Ca=C1+C2+C3+C5+C6 「2」 Cb=C2+C6 「3」 Cc=C2+C5+C6 「4」 Cd=C1+C5+C6 「5」 Ce=C4+C5+C6 「6」 Cf=C4+C6 「7」 Cg=C2+C3+C5+C6 「8」 Ch=C6 「9」 Ci=C5+C6 「0」 Cj=C3+C6
In this resonance tag, the capacitor of the segment whose segment has been cut off by the single digit display in the same manner as in the first embodiment does not enter the resonance circuit.
Only the uncut segments of the capacitors are added to the resonant circuit. Therefore, when the numerical values "1" to "0" are set (displayed), the combined capacitances Ca to Cj are as follows. “1” Ca = C1 + C2 + C3 + C5 + C6 “2” Cb = C2 + C6 “3” Cc = C2 + C5 + C6 “4” Cd = C1 + C5 + C6 “5” Ce = C4 + C5 + C6 “6” Cf = C4 + C6 “7” Cg = C2 + C6 + 5 Ci = C5 + C6 "0" Cj = C3 + C6

【0022】従って設定される各数値を識別できるよう
にCa〜Cjを夫々異なった値となるようにコンデンサ
の容量C1〜C6を設定しておく。こうすれば7セグメ
ントのどの数値を打抜き加工するかによって「0」〜
「9」の数値表示により全体の共振回路の共振周波数を
異なるように構成することができる。
Accordingly, the capacitances C1 to C6 of the capacitors are set so that Ca to Cj are different from each other so that each set numerical value can be identified. In this way, "0" ~
It is possible to configure the resonance frequency of the entire resonance circuit to be different by the numerical display of “9”.

【0023】図10はこうして構成される共振回路から
成る表示部(共振タグ)32〜35を複数桁設けたもの
である。この場合には各共振回路毎にコイル又はコンデ
ンサの値を異ならせ、全ての共振回路について同一の共
振周波数が生じないようにしておくことはいうまでもな
い。
FIG. 10 shows a display unit (resonance tag) 32 to 35 comprising a resonance circuit constructed in this way, provided with a plurality of digits. In this case, it goes without saying that the value of the coil or the capacitor is made different for each resonance circuit so that the same resonance frequency does not occur in all the resonance circuits.

【0024】図11は第4の実施の形態によるデータキ
ャリアの共振タグの例を示す図である。この実施の形態
では第2の実施の形態と同様に、外装フィルムの間のP
字形部分のセグメントの上下に上側電極及び下側電極を
設け、更にその電極の間に異方性導電膜を設け、エンボ
ス加工によって電極間を短絡するものである。この場合
には全てのパターンが加工された状態でもコンデンサが
接続されるため、他のコンデンサC6を必要としない。
その他の構成は前述した第3の実施の形態と同様であ
る。この場合にも数値「1」〜「0」が設定されたとき
には共振回路に接続される容量はCa〜Cjは以下のよ
うになる。 「1」 Ca=C4 「2」 Cb=C1+C3+C4+C5 「3」 Cc=C1+C3+C4 「4」 Cd=C2+C3+C4 「5」 Ce=C1+C2+C3 「6」 Cf=C1+C2+C3+C5 「7」 Cg=C1+C4 「8」 Ch=C1+C2+C3+C4+C5 「9」 Ci=C1+C2+C3+C4 「0」 Cj=C1+C2+C4+C5
FIG. 11 is a diagram showing an example of a resonance tag of a data carrier according to the fourth embodiment. In this embodiment, as in the second embodiment, P
An upper electrode and a lower electrode are provided above and below a segment of a letter-shaped portion, an anisotropic conductive film is further provided between the electrodes, and the electrodes are short-circuited by embossing. In this case, since the capacitors are connected even when all the patterns are processed, another capacitor C6 is not required.
Other configurations are the same as those of the third embodiment. Also in this case, when numerical values "1" to "0" are set, the capacitances connected to the resonance circuit are as follows for Ca to Cj. “1” Ca = C4 “2” Cb = C1 + C3 + C4 + C5 “3” Cc = C1 + C3 + C4 “4” Cd = C2 + C3 + C4 “5” Ce = C1 + C2 + C3 “6” Cf = C1 + C2 + C3 + C5 “7” Cg + C4 + 9 = C1 + C4 + 8 Ci = C1 + C2 + C3 + C4 "0" Cj = C1 + C2 + C4 + C5

【0025】次にこの第3又は第4の実施の形態による
データキャリアからデータを読出すためのデータ読取装
置について説明する。図12はデータ読取装置を示すブ
ロック図である。本図において可変周波発振回路42は
各数値として設定される可能性がある周波数fa 〜fj
で発振する回路である。この発振周波数fx は{2π√
(LCx)}-1,(x=a〜j)である。発振出力は変
調回路43に与えられる。変調回路43はその周波数で
指定時間だけ間欠発振するように制御され、変調出力は
送信コイル44を介してデータキャリア側に伝送され
る。又受信コイル45には可変バンドパスフィルタ46
が接続される。可変バンドパスフィルタ46は制御回路
41により設定される10通りの周波数を通過させるバ
ンドパスフィルタであり、復調回路47は可変バンドパ
スフィルタ46に通過した信号を積分検波し、コンパレ
ータにより二値信号に変換して制御回路41に出力する
ものである。制御回路41は10通りの周波数を指定し
間欠発振させると共に、発振停止中に発振停止前の発振
周波数を通過させるよう可変バンドパスフィルタ46を
制御する。又その期間に復調回路47からの出力をモニ
タし、順次周波数を切換えるように制御するものであ
る。
Next, a data reading device for reading data from a data carrier according to the third or fourth embodiment will be described. FIG. 12 is a block diagram showing a data reading device. In this figure, the variable frequency oscillation circuit 42 has frequencies f a to f j that may be set as respective numerical values.
This is the circuit that oscillates. The oscillation frequency f x is {2π√
(LCx)} −1 , (x = a to j). The oscillation output is given to the modulation circuit 43. The modulation circuit 43 is controlled so as to intermittently oscillate at the frequency for a designated time, and the modulation output is transmitted to the data carrier via the transmission coil 44. The receiving coil 45 has a variable bandpass filter 46.
Is connected. The variable bandpass filter 46 is a bandpass filter that passes ten frequencies set by the control circuit 41, and the demodulation circuit 47 integrates and detects the signal passed through the variable bandpass filter 46, and converts the signal into a binary signal by a comparator. This is converted and output to the control circuit 41. The control circuit 41 specifies ten frequencies to perform intermittent oscillation, and controls the variable band-pass filter 46 to pass the oscillation frequency before oscillation stop during oscillation stop. During this period, the output from the demodulation circuit 47 is monitored, and control is performed so that the frequency is sequentially switched.

【0026】次にこの実施の形態によるデータ読取装置
の動作についてタイムチャートを参照しつつ説明する。
図13(a)はデータ読取装置の読出制御入力を示して
おり、この入力が与えられると図13(b)に示すよう
に発振周波数はfa 〜fj まで順次切換えられる。又こ
れに対応して可変バンドパスフィルタ46の通過周波数
が図13(d)に示すように切換えられる。そしてこの
共振タグには例えば数値「3」が設定されていたものと
すると、その共振周波数はfc となっている。従って周
波数fc を発振したときにはその残響信号が可変バンド
パスフィルタ46を介して得られる。従って復調回路4
7で検波する際にはその出力レベルがfc の残響の間に
のみ増加し、コンパレータより出力することができる。
これによりデータキャリアに設定されている数値を認識
することができる。このようにしてデータ読取装置では
各共振周波数に対応する周波数に順次切換えていき、残
響が得られるかどうかによってデータキャリアの数値を
判別することができる。
Next, the operation of the data reading apparatus according to this embodiment will be described with reference to a time chart.
13 (a) shows shows a read control input of the data reading device, the oscillation frequency as shown in this input is given FIG. 13 (b) are sequentially switched to f a ~f j. In response to this, the pass frequency of the variable band-pass filter 46 is switched as shown in FIG. When the in this resonant tag and that have been set, for example, the numerical value "3", the resonance frequency has a f c. When it oscillated frequency f c so that its reverberation signal is obtained through the variable band-pass filter 46. Therefore, the demodulation circuit 4
When detected by 7 can be the output level is increased only during the reverberation f c, is output from the comparator.
Thereby, the numerical value set in the data carrier can be recognized. In this way, the data reading device sequentially switches to the frequency corresponding to each resonance frequency, and can determine the value of the data carrier depending on whether reverberation is obtained.

【0027】尚この実施の形態によるデータ読取装置
は、1桁の共振タグに設定された数値を読出すようにし
ているが、図10に示すように複数桁の数値が設定され
ている場合には全ての表示桁の発振周波数に順次切換え
て各桁に設定されている数値を読出すことが必要とな
る。
The data reading apparatus according to the present embodiment reads a numerical value set in a single-digit resonance tag. However, when a multi-digit numerical value is set as shown in FIG. It is necessary to sequentially switch to the oscillation frequency of all the display digits and read out the numerical values set for each digit.

【0028】[0028]

【発明の効果】以上詳細に説明したように本願の請求項
1〜6の発明によれば、データキャリアに半導体メモリ
を搭載する必要がなく、回路構成が極めて簡単で安価に
構成することができる。又表示部への数値の設定自体を
メモリへの書込みとして扱うことができるため、データ
の書込みは特別なライタを用いる必要がなく、極めて容
易になる。更に請求項3の発明によれば、セグメントの
上下に電極を設けることにより、セグメントの切取りが
なくデータが表示できるため、データキャリアの背景色
にかかわらずデータの表示が可能となる。更に請求項
5,6の発明では、データキャリアの数値の設定により
共振周波数が変化するように共振回路が構成されるた
め、読出手段のためのICチップを用いる必要がなく、
極めて簡単な構成でデータキャリアが構成できることと
なる。又請求項7の発明では、請求項5,6からのデー
タキャリアに設定された数値を発振周波数を順次切換え
ることによって、残響のある周波数から数値を読出すこ
とができる。
As described above in detail, according to the first to sixth aspects of the present invention, it is not necessary to mount a semiconductor memory on a data carrier, and the circuit configuration can be made extremely simple and inexpensive. . Further, since the setting of the numerical value on the display unit itself can be treated as writing to the memory, the writing of the data does not require the use of a special writer, and is extremely easy. Further, according to the third aspect of the present invention, by providing electrodes above and below the segment, data can be displayed without cutting the segment, so that data can be displayed regardless of the background color of the data carrier. Further, according to the fifth and sixth aspects of the present invention, since the resonance circuit is configured so that the resonance frequency is changed by setting the numerical value of the data carrier, it is not necessary to use an IC chip for the reading means.
The data carrier can be configured with a very simple configuration. According to the seventh aspect of the invention, the numerical value set in the data carrier according to the fifth and sixth aspects can be read out from the reverberant frequency by sequentially switching the oscillation frequency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態によるデータキャリ
アの全体構成を示すブロック図である。
FIG. 1 is a block diagram showing an overall configuration of a data carrier according to a first embodiment of the present invention.

【図2】本実施の形態のデータキャリアとそのパターン
を示す図である。
FIG. 2 is a diagram showing a data carrier and a pattern thereof according to the present embodiment.

【図3】この実施の形態の数値表示部と接続パターンを
示す回路図である。
FIG. 3 is a circuit diagram showing a numerical display unit and a connection pattern according to the embodiment;

【図4】この実施の形態の表示部の各数値とデータ読出
用の5ビットのデータを示す図である。
FIG. 4 is a diagram showing each numerical value and 5-bit data for reading data on a display unit according to the embodiment.

【図5】本実施の形態による表示部に数値が設定された
状態及び設定された数値から読出される5ビットデータ
の一例を示す図である。
FIG. 5 is a diagram showing an example of a state in which a numerical value is set on the display unit according to the present embodiment and an example of 5-bit data read from the set numerical value.

【図6】この実施の形態の動作を示すタイムチャートで
ある。
FIG. 6 is a time chart showing the operation of this embodiment.

【図7】本発明の第2の実施の形態によるデータキャリ
アの表示部のパターンを示す回路図である。
FIG. 7 is a circuit diagram showing a pattern of a display section of a data carrier according to a second embodiment of the present invention.

【図8】第2の実施の形態によるデータキャリアの数値
表示部の断面図である。
FIG. 8 is a sectional view of a numerical value display section of a data carrier according to the second embodiment.

【図9】本発明の第3の実施の形態によるデータキャリ
アの共振タグを示す図である。
FIG. 9 is a diagram illustrating a resonance tag of a data carrier according to a third embodiment of the present invention.

【図10】第3の実施の形態によるデータキャリアの全
体構成を示す概略図である。
FIG. 10 is a schematic diagram showing an overall configuration of a data carrier according to a third embodiment.

【図11】本発明の第4の実施の形態によるデータキャ
リアの共振タグを示す図である。
FIG. 11 is a diagram illustrating a resonance tag of a data carrier according to a fourth embodiment of the present invention.

【図12】第3,第4の実施の形態によるデータキャリ
アからデータを読取るデータ読取装置を示すブロック図
である。
FIG. 12 is a block diagram showing a data reading device for reading data from a data carrier according to the third and fourth embodiments.

【図13】データ読取装置の各部の波形を示すタイムチ
ャートである。
FIG. 13 is a time chart showing waveforms of various parts of the data reading device.

【符号の説明】[Explanation of symbols]

1 データキャリア 2 数値表示部 3a〜3g 表示セグメント 4 端子 5 ICチップ 6 コイル 7 コンデンサ 11 共振回路 13 整流回路 14 振動吸収回路 15 電源回路 16 電源リセット回路 17 シフトレジスタ 18 クロック復調回路 21,22 外装フィルム 23a〜23e 上側電極 24a〜24e 下側電極 31 コイル 32〜35 共振タグ 41 制御回路 42 可変周波発振回路 43 変調回路 46 可変バンドパスフィルタ 47 復調回路 DESCRIPTION OF SYMBOLS 1 Data carrier 2 Numerical display part 3a-3g Display segment 4 Terminal 5 IC chip 6 Coil 7 Capacitor 11 Resonance circuit 13 Rectifier circuit 14 Vibration absorption circuit 15 Power supply circuit 16 Power supply reset circuit 17 Shift register 18 Clock demodulation circuit 21, 22 Exterior film 23a to 23e Upper electrode 24a to 24e Lower electrode 31 Coil 32 to 35 Resonant tag 41 Control circuit 42 Variable frequency oscillation circuit 43 Modulation circuit 46 Variable band pass filter 47 Demodulation circuit

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 7セグメントにより設定される任意の数
値を表示する少なくとも1桁の表示部と、 前記表示部の7セグメントのうち少なくともP字形部分
の5セグメントを夫々読出すことにより設定された数値
情報を読出す読出手段と、を具備することを特徴とする
データキャリア。
1. A display unit of at least one digit for displaying an arbitrary numerical value set by 7 segments, and a numerical value set by reading at least 5 segments of a P-shaped portion among the 7 segments of the display unit. Data reading means for reading information.
【請求項2】 前記表示部は、7セグメントのうち各数
値を識別できる少なくともP字形の5セグメントの位置
に導体パターンを形成し、任意の数値の設定時に数値に
応じたセグメントを切断するようにしたことを特徴とす
る請求項1記載のデータキャリア。
2. The display section forms a conductor pattern at least at a position of at least five P-shaped segments that can identify each numerical value among seven segments, and cuts a segment corresponding to the numerical value when setting an arbitrary numerical value. The data carrier according to claim 1, wherein
【請求項3】 前記表示部は、7セグメントのうち各数
値を識別できる少なくともP字形の5セグメント部分の
上下に電極を形成すると共に、該電極間に異方性導電膜
を形成し、数値の設定時に上下の電極を該異方性導電膜
を介して短絡するようにしたことを特徴とする請求項1
記載のデータキャリア。
3. The display section has electrodes formed above and below at least a P-shaped five-segment portion capable of identifying each numerical value among the seven segments, and an anisotropic conductive film is formed between the electrodes. 2. The method according to claim 1, wherein the upper and lower electrodes are short-circuited via the anisotropic conductive film during setting.
The stated data carrier.
【請求項4】 前記読出手段は、 一定周期で断続される高周波信号を受信する共振回路
と、 前記表示部の少なくともP字形の5セグメントが並列入
力端に接続されたシフトレジスタと、 前記共振回路に得られるクロックを復調し、復調したク
ロックを前記シフトレジスタにシフトパルスとして出力
するクロック復調回路と、 前記シフトレジスタより読出された直列信号に基づいて
前記共振回路の共振振動を吸収する振動吸収回路と、を
具備することを特徴とする請求項1〜3のいずれか1項
記載のデータキャリア。
4. A reading circuit comprising: a resonance circuit for receiving a high-frequency signal intermittently intermittently; a shift register having at least five P-shaped segments of the display unit connected to a parallel input terminal; A clock demodulation circuit that demodulates the clock obtained in step (a) and outputs the demodulated clock to the shift register as a shift pulse; and a vibration absorption circuit that absorbs resonance vibration of the resonance circuit based on a serial signal read from the shift register. The data carrier according to any one of claims 1 to 3, further comprising:
【請求項5】 7セグメントにより設定される任意の数
値を表示する少なくとも1桁の表示部と、 7セグメントのうち各数値を識別できる少なくともP字
形の5セグメントを貫通する貫通パターン、該貫通パタ
ーンに直列接続された第1〜第5のコンデンサ、前記貫
通パターンと前記各コンデンサの各直列接続体に並列に
接続されたコイル、前記コイルに並列に接続される第6
のコンデンサ、を含む共振回路と、を前記表示部の各桁
毎に有し、 数値の設定時に数値に応じたセグメントを切断すること
により決定される前記共振回路の共振周波数を互いに異
なる値としたことを特徴とするデータキャリア。
5. A display unit of at least one digit for displaying an arbitrary numerical value set by seven segments; a penetrating pattern penetrating at least five P-shaped segments capable of identifying each numerical value of the seven segments; First to fifth capacitors connected in series, a coil connected in parallel to the series connection of the through pattern and each capacitor, a sixth capacitor connected in parallel to the coil
And a resonance circuit including a capacitor for each digit of the display unit, and the resonance frequencies of the resonance circuit determined by cutting a segment corresponding to the numerical value when setting the numerical value are set to different values from each other. A data carrier, characterized in that:
【請求項6】 7セグメントにより設定される任意の数
値を表示する少なくとも1桁の表示部と、 7セグメントのうち各数値を識別できる少なくともP字
形の5セグメントの上下に設けられる対の電極、該電極
間に挿入される異方性導電膜、各電極に直列接続された
第1〜第5のコンデンサ、前記電極及び前記各コンデン
サの各直列接続体に並列に接続されたコイル、を含む共
振回路と、を前記表示部の各桁毎に有し、 数値の設定時に数値に応じたセグメントを押圧し、対の
電極を異方性導電膜を介して短絡することにより決定さ
れる前記共振回路の共振周波数を互いに異なる値とした
ことを特徴とするデータキャリア。
6. A display unit of at least one digit for displaying an arbitrary numerical value set by seven segments, and a pair of electrodes provided above and below at least five P-shaped segments capable of identifying each numerical value among the seven segments, A resonance circuit including an anisotropic conductive film inserted between the electrodes, first to fifth capacitors connected in series to each electrode, and a coil connected in parallel to each series connection of the electrodes and each capacitor; , For each digit of the display section, and when setting a numerical value, pressing a segment corresponding to the numerical value and short-circuiting a pair of electrodes via an anisotropic conductive film. A data carrier having resonance frequencies different from each other.
【請求項7】 請求項5又は6記載のデータキャリアの
データを読出すデータ読取装置であって、 前記データキャリアに設定され得る共振周波数を発振す
る可変周波発振回路と、 前記可変周波発振回路の発振出力を断続して送信コイル
を駆動する変調回路と、 前記データキャリアからの残響を検出する受信コイル
と、 前記受信コイルに得られる前記可変周波発振回路の発振
周波数に対応する残響周波数を通過させるバンドパスフ
ィルタと、 所定のレベルを越える前記バンドパスフィルタの出力を
復調する復調回路と、を具備することを特徴とするデー
タ読取装置。
7. A data reading device for reading data of a data carrier according to claim 5, wherein the variable frequency oscillation circuit oscillates a resonance frequency that can be set to the data carrier; A modulation circuit for intermittently oscillating an oscillation output to drive a transmission coil; a reception coil for detecting reverberation from the data carrier; and a reverberation frequency corresponding to an oscillation frequency of the variable frequency oscillation circuit obtained by the reception coil. A data reading device comprising: a bandpass filter; and a demodulation circuit for demodulating an output of the bandpass filter exceeding a predetermined level.
JP8306063A 1996-11-18 1996-11-18 Data carrier and data reader therefor Pending JPH10149416A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8306063A JPH10149416A (en) 1996-11-18 1996-11-18 Data carrier and data reader therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8306063A JPH10149416A (en) 1996-11-18 1996-11-18 Data carrier and data reader therefor

Publications (1)

Publication Number Publication Date
JPH10149416A true JPH10149416A (en) 1998-06-02

Family

ID=17952607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8306063A Pending JPH10149416A (en) 1996-11-18 1996-11-18 Data carrier and data reader therefor

Country Status (1)

Country Link
JP (1) JPH10149416A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102621A (en) * 2005-10-06 2007-04-19 Mitsubishi Electric Corp Rfid system
JP2014527375A (en) * 2011-09-14 2014-10-09 リンゼンス・ホールディング RFID antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102621A (en) * 2005-10-06 2007-04-19 Mitsubishi Electric Corp Rfid system
JP2014527375A (en) * 2011-09-14 2014-10-09 リンゼンス・ホールディング RFID antenna

Similar Documents

Publication Publication Date Title
EP1251452B1 (en) Multi-memory electronic identification tag
US5625341A (en) Multi-bit EAS marker powered by interrogation signal in the eight MHz band
US5266926A (en) Signal transmission and tag power consumption measurement circuit for an inductive reader
KR0142673B1 (en) Data transmitting device
KR910007756B1 (en) Identification system
EP2327230B1 (en) Combination full-duplex and half-duplex electronic identification tag
JP4766437B2 (en) Multi-mode tags and methods for making and using multi-mode tags
EP0688454B1 (en) Multi-mode identification system
JP2705076B2 (en) Reflective transmitter
JP2011118934A (en) Electronic apparatus
US20110018692A1 (en) Methods and Systems for Validating Code from a Wireless Device
US20060022803A1 (en) Semiconductor device and IC tag for transmitting/receiving data in radio communication
JP2006295905A (en) Information processing apparatus
JPH08241383A (en) Noncontact ic card, ic card system including same and data transmission method thereof
JPH10149416A (en) Data carrier and data reader therefor
KR20010075050A (en) A contactless capacitive data transmission system and method
JPH07200749A (en) Radio frequency code identifying method
JP2000172792A (en) Non-contact type ic card reader
AU783044B2 (en) Multi-mode identification system
JPS59126061U (en) Entry/exit check device using radio wave sensitive card
JP3586294B2 (en) Method and apparatus for interrogating a remote transponder
JPS62295189A (en) Contactless identifying device
JPH0785204A (en) Code reader