JP3586294B2 - Method and apparatus for interrogating a remote transponder - Google Patents

Method and apparatus for interrogating a remote transponder Download PDF

Info

Publication number
JP3586294B2
JP3586294B2 JP18954894A JP18954894A JP3586294B2 JP 3586294 B2 JP3586294 B2 JP 3586294B2 JP 18954894 A JP18954894 A JP 18954894A JP 18954894 A JP18954894 A JP 18954894A JP 3586294 B2 JP3586294 B2 JP 3586294B2
Authority
JP
Japan
Prior art keywords
transponder
signal
interrogator
circuit
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18954894A
Other languages
Japanese (ja)
Other versions
JPH08110378A (en
Inventor
エッチ.シュエールマン ヨゼフ
Original Assignee
テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority to JP18954894A priority Critical patent/JP3586294B2/en
Publication of JPH08110378A publication Critical patent/JPH08110378A/en
Application granted granted Critical
Publication of JP3586294B2 publication Critical patent/JP3586294B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

【0001】
【産業上の利用分野】
本発明は一般的には隣接するトランスポンダを検出するための方法および装置に関する。
【0002】
【従来技術】
本発明の好ましい実施例は、複数のトランスポンダからの応答信号の期間を測定することにより、隣接するトランスポンダの存在を検出するものである。米国特許第5,053,774 号および特許出願第07/981,635号(いずれもジョセフ・H・シューマン(Josef H. Schuermann )によりテキサスインスツルメント社に譲渡されている)に記載の実施例では、RF質問パルスへの通常の応答期間は、約20msで、この間にトランスポンダは通常128ビットの応答メッセージを発生するように作動できる。この20msの期間後、トランスポンダの出力はスケルチされる。応答信号のスケルチ化はバーストのエンド部(励振信号が終了したとき)によりトリガーされるトランスポンダのタイマーによって実行される。このタイマーは、128(ビット)までカウントアップし、その後トランスポンダの充電コンデンサを放電する。
【0003】
【発明が解決しようとする課題】
デバイスまたは装置が設けられた対象を、所定位置にてその存在に関し、非接触状態で、かつ所定距離離間して識別または検出を可能とする、デバイスまたは装置に対する要望は大きい。更に2つ以上のトランスポンダが互いに隣接しているかとうかを判別できるようする別の要望もある。
【0004】
【課題を解決するための手段】
本発明は、2つ以上のトランスポンダが隣接しているかどうかを判別するよう、隣接するトランスポンダ間の結合を利用する最初のものである。2つのトランスポンダが隣接していると、双方がチャージアップされ、RF質問パルスに別々に応答する。従って一方のトランスポンダが応答信号を送り、他方のトランスポンダはこの信号電界内に入る。この放射信号は他方のトランスポンダの共振回路で維持されている振動と干渉する。このクロス結合した応答の干渉はトランスポンダの各々の共振回路でビートを生じさせる。このビート現象は同調がずれている楽器を同調する際に音楽家が聴く現象に類似している。楽器の周波数が異なっていると、協働的干渉(音響信号の位相が合っており、音の強度が増す)および破壊的干渉(音響信号の位相が180度ずれ、音の強度が低下する)の、時間と共に変化するパターンを聴くことができる。このような、時間と共に変化するパターンはビートと称されている。
【0005】
このようなビート効果は双方のトランスポンダで生じ得る。破壊的干渉の期間はいずれのトランスポンダにもバーストのエンド部効果を刺激し、タイマーを繰り返しリセットさせる(バーストのエンド部によりタイマーをリセットするようになっているからである)。タイマーのリセットによりデータ信号を送信するためのロジックおよびトランスポンダに対する新しい128msのウィンドーがオープンする。従って、トランスポンダの放電機能は、このビート効果により繰り返し無効にされ、トランスポンダは充電コンデンサが完全に放電するまで送信する。
【0006】
好ましい実施例のトランスポンダと他のトランスポンダ、例えば本発明の出願人以外のメーカーにより製造されたトランスポンダとの間でもビート効果が生じる。他のタイプのトランスポンダとの干渉は共振回路でビートを生じさせ、タイマーを繰り返しリセットさせる。
【0007】
【実施例】
図1を参照すると、説明すべきトランスポンダ装置は、質問器10とトランスポンダ12とを含む。質問器10は、オペレータの手で保持され、キー14を押すとRF質問パルスを送信するように製造することが好ましい。この質問器10は、RF信号を受信し、信号に含まれる情報を検出できる。トランスポンダ12からはRF信号が送信され、トランスポンダ12は、本実施例では、好ましくは質問パルスと同一周波数を有するRF信号を戻すことにより、RF質問パルスの送信に応答するようになっている。RF信号は周波数シフトキーイング(FSK)変調を使用して、トランスポンダ12によりデータ変調される。質問器10には固定ユニットとして製造されたベースユニット16が連動している。質問器10とトランスポンダ12とベースユニット16の機能およびそれらの相互作用については、後により詳細に説明する。まず、これらユニットの構成について説明する。
【0008】
質問器10は、機能シーケンスの制御を行うマイクロプロセッサ18を中央制御ユニットとして含む。RF発振器20は、マイクロプロセッサ18の出力端22における信号により、作動状態にセットされるとすぐにRF発振信号を発生する。このRF発振器20の出力信号はスイッチ24およびアンプ26を介するか、またはスイッチ28およびアンプ30を介して、カップリング(結合)コイル32へ供給できる。スイッチ24および28は、マイクロプロセッサの出力端34および36で発生される信号を補助にして、マイクロプロセッサによりそれぞれ制御される。カップリングコイル32にはコイル38とコンデンサ40とから成る共振回路のコイル38が結合されている。コイル38およびコンデンサ40にスイッチ42によりブリッジ接続できる抵抗器44が直列となっており、抵抗器44とアースとの間に別のスイッチ46が設けられている。スイッチ42および46はマイクロプロセッサにより制御され、マイクロプロセッサはその出力端48および50に対応する制御信号を発生する。スイッチ46が閉じていると、コイル38およびコンデンサ40から成る共振回路は、並列共振回路として作動するが、一方、スイッチ46が開いていると、この共振回路は直列共振回路として作動する。コイル38は、送受信コイルとして作動し、このコイルは発振器20によりこのコイルに供給されるRF質問パルスを送信すると共に、トランスポンダ12により送り返されたRF信号を受信する。
【0009】
共振回路により受信されたRF信号は、受信RF信号を増幅し、パルス成形のためこれら信号を制限するようになっている2つのアンプ52、54へ供給される。これらアンプには必要な受信感度を保証する並列共振回路56が接続されている。アンプ54の出力端はクロック発生器58に接続されており、クロック発生器は供給された信号からクロック信号を発生すると共にこのクロック信号をマイクロプロセッサ18の入力端60へ供給する。
【0010】
更に、アンプ54の出力信号は、復調器62へ供給され、復調器62はこれに印加された信号を復調すると共に、この復調信号をマイクロプロセッサ18の入力端64に供給する。
【0011】
受信されたRF信号内に含まれる情報は、復調器62で復調された後、マイクロプロセッサ18を介してランダムアクセスメモリ66へ供給され、この情報はメモリ66に記憶できる。マイクロプロセッサ18とランダムアクセスメモリ66との間には、双方向性接続回路68が配置されており、この回路はマイクロプロセッサ18からランダムアクセスメモリ66への情報の入力および逆方向への情報の転送も可能にしている。ランダムアクセスメモリ66に記憶される情報は、ジャック70にて取り出すことができる。
【0012】
マイクロプロセッサ18により信号が供給されるディスプレイユニット72は、オペレータが受信RF信号に含まれるデータを見ることができるようにしている。
質問器10はポータブル装置であるので、電源として再充電可能なバッテリー74が設けられている。バッテリー74の出力電圧はスイッチ76を閉じた後、質問器10内の所定チップのうちの「+」と表示されたターミナルに供給される。しかしながらこの供給電圧はマイクロプロセッサ18により制御される別個のスイッチ78を介して2つのアンプ52、54、クロック発生器58および復調器62へ供給される。
【0013】
バッテリー74はコイル80内で誘導され、整流器82内で整流され、コンデンサ84により平滑化された電圧によって充電できる。この電圧はベースユニット16内のコイル112を介してコイル80内で誘導されることが好ましい。充電センサー86はコイル18内で充電電圧が誘導されたこと、すなわちバッテリー74の充電作業が行われていることを検出し、次にマイクロプロセッサ18の入力端88は対応するメッセージ信号を発生する。
【0014】
マイクロプロセッサ18の出力端92からの信号により制御される別のスイッチ90は、閉状態においてアンプ94を介しカップリングコイル96へRF発振器20の出力信号を供給できる。スイッチ90は一般にトランスポンダ12との間でのデータ転送を初期化するよう、トランスポンダ12のRF質問パルスの送信を附勢するのに用いられる。。
【0015】
RF発振器20は変調器98により変調できる。この目的に必要な変調信号はマイクロプロセッサ18によりスイッチ100を介して変調器98へ供給でき、スイッチ100はマイクロプロセッサの出力端102からの信号により制御される。マイクロプロセッサ18からの変調信号は、カップリングコイル104に対してスイッチ100も閉じている際に供給される。
【0016】
図1にも示されているベースユニット16は、固定ユニットであり、この固定ユニットはジャック106を介して主電源ネットワークに接続されている。電源108では充電電圧発生器110のための作動電圧が発生され、その発生器の出力信号はコイル112に供給される。電源108と充電電圧発生器110との間にはスイッチ114が挿入されており、質問器10がベースユニット16に設置される時はいつも、スイッチ114は閉じられる。このスイッチは質問器10の境界線に設けられた一種の作動ボタン116として図1に示されている。質問器10をベースユニット16に設置すると、コイル112と80とがトランスの一次巻線および二次巻線のように協働するように、コイル112および80はベースユニットおよび質問器10内に空間的に配置されている。このように、バッテリー74は、必要な場合に非接触状態で充電できる。質問器10内のコイル96および104は、質問器10をベースユニット16に設置した場合、コイル118に空間的に極めて接近するように配置されている。このように一方のコイル96およびコイル104と他方のコイル118との間で、非接触状態での信号の伝送が可能である。復調器120はコイル118から生じた信号を復調するように働く。
【0017】
図2に示される好ましい実施例のトランスポンダ12はRF質問パルスを受信するための、コイル132およびコンデンサ134を有する並列共振回路130を含む。並列共振回路130にはエネルギー蓄積器として作動するコンデンサ136が接続されている。更に、並列共振回路130はRFバス138にも接続されている。この共振回路130は当業者に周知のように、受信機兼送信機として働く。クロック再生回路はRFバス138からのRF信号を受信し、ほぼ正方形の波形を有するクロック信号139を再生する。RFバス138に接続されたバーストエンド部検出器142は、RFバス138におけるRFキャリアのパワーレベルをモニタする機能を有する。かかるRFキャリアは質問器10からのRF質問パルスを受信すると、RFバス138に発生する。バーストエンド部検出器142は、RFバス138におけるRFキャリアのパワーレベルが所定スレッショルド値よりも低下するとすぐに、その出力端に所定値のRFスレッショルド信号を発生する。このRFキャリアはダイオード144をRFバス138に接続することにより整流され、その結果コンデンサ136が充電される。このコンデンサ136に蓄積されるエネルギーはRF質問パルスに含まれるエネルギーに比例する。従って、RF質問パルスを受信した後にコンデンサ136からDC電圧を取り出すことができる。コンデンサ136に接続されたツェナーダイオード146の機能は、タップより取り出しできるDC電圧が、実際の構成、例えば集積回路内のダイオード146のツェナー電圧で決まる値を越えないように保証することにあり、ツェナーダイオード146の機能は電圧を制限するため、当業者に周知の多数の回路によって達成できる。ツェナーダイオード146は、RFバス138上の電圧が過度に大きくならないように、同様な機能を奏する。最初、トランスポンダ12の質問がなされる際、質問器10はトランスポンダ12の充電のため、トランスポンダにRF信号を送る。この作動を充電フェーズと称す。
【0018】
パワーオンリセット(PORと称するが、図示せず)回路は、スタート検出回路154にPOR信号を送る。このPOR信号は、Vccレベルをモニタし、Vccレベルが所定のDCスレッショルドよりも低いレベルから所定のDCスレッショルドよりも高いレベルまで上昇すると、起動される。一般にこのPOR信号は、トランスポンダの充電フェーズ内で発生する。POR回路は当業者に周知であり、回路を既知のステートに初期化できるよう、「ステートマシン」として知られている、ほとんどすべてのクラスの回路で共通に用いられている。スタート検出回路154は、POR信号を受信すると、バースト検出回路142の端部の出力端150をモニタする。出力端150ではバースト信号のエンド部(EOB)が発生される。肯定的なステートのパワーオンリセット信号の後に肯定的なステートのEOBが検出されると、スタート検出回路154はスイッチ156を介してクロック再生回路140にパワーを送るように切り替える。クロック再生回路140は共振回路130からの信号をクリーンアップし、再生RFクロックを発生することが好ましい。再生RFクロックは矩形波であることが好ましい。スタート検出回路154の出力信号は、その後のPORが受信されるまで正の値のままである。クロック再生器140を除くトランスポンダのうちのすべての部品には、連続してVccが供給されているが、低パワーCMOS技術を利用することにより、非作動状態(すなわちクロック再生器140が作動していない状態)の時、無視できる量のパワーしか消費しないことが好ましい。
【0019】
図2を参照すると、分周器158はクロック信号139を受け、その周波数を8分する。プラック(pluck)回路192は、分周器158から受信される分周されたクロック信号によりトリガーを引かれるごとに短いパルスを送ることが好ましい。このプラック回路192は、電界効果トランジスタすなわちFET190を瞬間的に導通状態にし、共振回路が充電コンデンサ136からの電気エネルギーを得るように、RFバス138を介して共振回路130とアースとの間に導通路を形成することにより、共振回路130の振動を維持する。このプラック回路192は、ギターの弦をトラッキング操作することにより、ギターの弦の振動を維持するように、共振回路130の振動を維持することを記述するため、比喩的に名称を決めたものである。このプラッキング(plucking)操作が一時的にRFバス138上の電圧をスレッショルドよりも低く低下し、バースト検出回路142の端部のトリガーを引き、この回路を附勢するには、パルスの幅は、FET190の所定のチャンネル抵抗に対して充分ではない。第2分周器160は分周器160の出力端におけるクロック周波数を元のクロック周波数の16分の1にするよう、クロック信号139の周波数を更に2分する。
【0020】
次に図2を更に参照し、好ましい実施例の読み出し回路について説明する。第2分周器160の出力端は、出力シフトレジスター172のシフトクロック入力信号が入力され、データを元のクロック周波数の16分の1の周波数でこのレジスター172を通過させる。出力シフトレジスター172は、スタート部検出回路154の出力端からの「ロード」信号をそのシフト/ロード入力端174で受信すると、データバス220を介しメモリ168または他のソースからの並列ロードを受ける。出力シフトレジスター172のこのローディングの後に、スタート部検出回路154からの信号は、正となるので、レジスター172のシフト/ロード入力端174でシフト信号が受信される。このシフト信号が正である間、データはシフトクロック入力端176で受信されるクロック信号により、元のクロック周波数の16分の1で出力シフトレジスターを通過するようにシフトされる。図に示すように、データはデータ通路182を介し出力シフトレジスター172を通って再循環し、データ通路182を介してFETすなわち変調器200のゲートに信号を送る。出力シフトレジスターのデータは、所定時間(プリビット時間、pre−bit−time)の間、低レベルであることが好ましく、内部にロードされたデータに応じて高レベルまたは低レベルとなる。本実施例では、このプリビット時間は、質問器の受信コイル38がパワーバーストオーバーロード(power busrt overload)(充電フェーズ)から回復できるように使用され、下記に述べるように、読み出し機能と書き込み機能とを分けるのに使用される。出力シフトレジスター172の出力信号が低レベルの間は、FET200は導通状態にはない。出力シフトレジスター172の出力が高い間は、FET200は導通状態であり、よってコンデンサ198は共振回路130に接続され、その共振周波数を低下する。本質的に、FET200は出力シフトレジスター172の制御下にあるスイッチとして作動し、コンデンサ198を接続したり、接続されない状態のままにしたりして、共振回路130の周波数を変調する。このように、FET200に印加されたデータに応答して、共振回路130の共振周波数、すなわちキャリア周波数の周波数変調が行われる。共振回路130の元の共振周波数が1ビット期間にわたって維持されると、低レベルすなわちゼロ信号が表示され、コンデンサ198と平行な元の共振回路130の並列な新しい共振周波数が1ビット期間内で生じる際は、高レベルすなわち「1」信号が表示される。
【0021】
次に、更に図2を参照して、放電論理回路の作動について説明する。タイマー184は、入力端186で分周器160の出力信号を受信し、クロック信号の周波数を128分の他のいくつかに分周する。好ましいデータ伝送ビット長は128であるので、タイマー184の分周比は、本例では、128分のいくつかである。このビット長を変える場合、タイマー184の分周比はこれに対応して変えることが好ましい。ダイオード210は、タイマー184から、電界効果トランジスタ、すなわちFET216のゲート上の電荷を既知の期間中維持するコンデンサ212と抵抗器214との並列RC回路への、単方向電流を維持する。コンデンサ212は、ダイオード210を介してタイマー184により充電できるが、抵抗器214を介して放電しなければならない。FET216のゲートが抵抗器214とコンデンサ212との並列回路により、スレッショルド電圧よりも高く維持されていると、FET216は充電コンデンサ136に対しアースへの低インピーダンス放電路を形成するように働く。このように、トランスポンダ12から質問器10への全データフレーム(本例では128ビット(読み出しフェーズ))が送信された後に、トランスポンダ12内の残留エネルギーが充電コンデンサ136を横断する短絡回路によって除かれる。このような動作により、トランスポンダは次の充電フェーズ中に正しく初期化され、その後の充電がブロックできるよう、不定、すなわち正しくない状態に留まらないように保証できる。更にこの機能により、質問器10のフィールド内の各トランスポンダ12は同一の起動条件を有する。
【0022】
次に、図2に示したトランスポンダ12の回路を更に参照して、トランスポンダ12にデータを書き込みできる回路(書き込み機能)について説明する。本発明の好ましい実施例では、質問器10は図4に示すようなRF質問パルスをパルスポーズ変調(pulse pause modulation,PPM)できる。この信号は、RSバス138上で表示される。当業者に周知のように、パルスポーズ変調システムはキャリア波(搬送波)を交互に附勢し、除勢することにより作動する。キャリアが除勢されている期間中は、バーストエンド部検出器142はRFエネルギーの低下を検出し、附勢される。スタート部検出回路154がPOR信号により起動可能とされた後、スタート部検出回路154はスタートビット(図4参照)により生じた第1EOB信号により起動される。後述するように、各データビットステータス(data bit status)はキャリア波の位相のずれの有無によって伝送されるので、この好ましい実施例ではスタートビットを用いるが、スタートビットを伝送する必要のない別の実施例も可能である。位相のずれとして知られるキャリアが附勢されている期間は、読み出しフェーズのプリビット時間よりも短い。位相がずれている間は出力シフトレジスター172は、シフトし始めるので、本実施例ではこの特定の条件を用いる。しかしながら、プリビット時間は位相ずれ時間よりも長いので、出力シフトレジスターはいずれもシフトできず、ゼロをシフトするので、実際にFET200は、附勢も反転もされずにキャリア138の望ましくない変調は起きない。キャリアが復帰する際にEOB信号が除勢される。EOB信号の附勢および除勢により、EOB信号の切り替えにかかわらず、スタート部検出回路154は、新しいPOR信号が受信されるまで出力をアクティブに維持するので、スイッチ156を介してクロック再生回路140への給電を維持する。
【0023】
第4分周器162が設けられているが、この分周器は第2分周器160からのクロック信号を受け、クロック信号を再び16分の1に分周し、入力シフトレジスター228のクロック入力端227に入力クロック信号を供給するようになっている。好ましい実施例では、書き込みデータの割合は共振周波数、すなわち受信クロック周波数の265分の1である。データが安定している間、入力シフトレジスター228内にデータをシフトするような措置を講じなければならない。これは次のようにして保証できる。第4分周器162は、ANDゲート155を介してスタート部検出回路154により附勢される。バーストエンド部検出回路142により受信される各連続するゼロビット、すなわち低ビットは、バースト検出回路の出力端150を正にする。この正の信号はANDゲート155の負論理入力端で受信される。この負論理入力端は当業者に周知のようにANDゲート155の入力端における丸表示で表示されている。AND機能の定義によりANDゲート155の出力信号は負にされるので、第4分周器162はクリアされ、入力クロックは入力データに同期化される。
【0024】
エンド部検出回路234は、入力シフトレジスター228にあるビットの組み合わせが入ると、データフレームのエンド部を検出し、先にコマンドレコーダ230によりプログラミングコマンドが受信されている場合、プログラミングロジック232を附勢する。このデータは次に並列データバス220を介して入力シフトレジスター228からメモリ168または他のメモリへ転送される。データを転送するメモリは、電気的に消去可能なプログラマブルリードオンリーメモリ(EEPROM)であることが好ましい。
【0025】
バーストエンド部検出器142は、一般にパルスポーズ変調(PPM)復調器として作動する。無線通信の分野ではその他多くの変調法が知られており、バーストエンド部検出器の代わりにかかる別の変調法のために、別の復調器を使用することも可能である。
【0026】
この好ましい実施例においては、テストロジック236を介してテストシーケンスを初期化するための工夫もなされている。テストロジック236は、コマンドレコーダ230からの信号およびデータバス220からのデータを受信し、ロジック回路設計分野で一般に実施されているような多数のテストルーチンを初期化できる。これらテストルーチンの結果は、データバス220に置き、シフトレジスター172により電界効果トランジスタ200を介して変調回路へ出力できる。
【0027】
本発明の好ましい実施例では、プログラマブルチューニング(同調)ネットワーク238が設けられている。このプログラマブルチューニングネットワーク238は、並列コンデンサ240のネットワークをスイッチングすることにより作動し、各コンデンサ240は電界効果トランジスタ、すなわちFET242を介してアースされている。各電界効果トランジスタは、ラッチ244に接続されており、このラッチ244は、コマンドレコーダ230からのラッチ信号246の制御によりデータバス220を介してメモリ168またはコマンドレコーダ230からのデータを受信し、ラッチする。電界効果トランジスタ242を導通するオン状態に切り替えることにより、これに関連するコンデンサ240は並列共振回路130と並列に接続される。こうして容量が増すことにより、並列共振回路130の共振周波数が低下する。電界効果トランジスタ242を導通していないオフ状態に切り替えると、これに関連するコンデンサはフローティング状態となり、並列共振回路130に影響しない。FETとコンデンサの対240、242のネットワーク238は、当業者に周知のように、各コンデンサ240の相対値の組み合わせに応じて、容量を増した多くの異なる値を提供できる。これとは別に、ラッチ244は、データを内部に固定的に格納するように、ワンタイムプログラマブル(OTP)メモリにすることができ、デバイスはプログラマブルチューニングネットワーク(Programmable tuning network)238の値をセットするように、永久的にプログラムできる。
【0028】
本明細書に記載した実施例における分周器の分周比は、各設計の詳細に適合するように選択される。この分周比は各場合において、これらを設計した仕事を最適に実行するように選択しなければならない。
【0029】
図1〜2と共に図3を参照して、RF質問パルスを送信するコイル38のレンジ内に、少なくとも2つのトランスポンダ12、12aが存在すると仮定する。パワー/送信回路300はコイル38を駆動するように設けられている。別の構成として、送信アンテナとして別個のアンテナを設け、コイル38を受信アンテナとして使用することも可能である。しかしながら、コイル38は送信兼受信アンテナとして作動することが好ましい。パワー/送信回路300は好ましくは図1の好ましい実施例の質問器10の発振器20と、アンプ26とから成ることが好ましい。トランスポンダ12、12aの並列共振回路130(図2)のコイル132は、共振回路130が刺激されて振動するように、このRF質問パルスを受信する。整流ダイオード144によりRFバス138の部分におけるRF振動は、整流され、直流によりコンデンサ136が充電される。その後、トランスポンダ12、12aのエネルギーの供給のため、コンデンサ136に充電されたエネルギーしか使用されない。読み取り回路302は、トランスポンダの応答を受信するように設けられている。この読み取り回路302は、マイクロプロセッサにキャリア検出(CD)信号を発生できるクロック発生器58から成ることが好ましく、すなわちマイクロプロセッサ18は、クロック信号の有無をキャリアの検出として解釈できる。タイマー304は、質問器10のマイクロプロセッサ18内に設けられることが好ましい。タイマー304はクロック信号が存在している期間を測定する。読み取り回路302およびタイマー304の出力端からデータ信号が得られると、デコーダ304は、a)データが有効でCD≦20msである良好な読み取りが行われたかどうか、b)CDが検出されないような読み取りが行われなかったかどうか、c)CD≧20msで、したがって3つ以上のトランスポンダが質問器に接近して存在していたかどうかを判別することが可能である。デコーダ306の機能は好ましい質問器10のマイクロプロセッサ18内にあることが好ましい。
【0030】
次に図4を参照すると、RF質問パルスの受信の終了した状態でRFバス138におけるRFレベルが低下し始める。バーストエンド部検出器142は、このレベル増加を検出し、パワーレベルが所定レベルより低く低下するとすぐに、その出力端150で所定値のEOB信号を発生する。タイマー184はEOBによりリセットされる。
【0031】
プラック回路192において、励起パルスが終了した後、電界効果トランジスタ190は非導通状態になるので、コイル132をそれ以上の電流が流れることはできない。しかしながら、並列共振回路130は高品質となっているので、RFキャリアの振動は即座に停止せず、共振回路は減衰振動しながら振動を続ける。RFキャリア波の周波数を2分の1にする分周器158は、第2の振動期間後モノフロップ(monoflop)192へ信号を送り、このためフロップ192はトリガーが引かれる。このモノフロップ192は、保持時間の間電界効果トランジスタ190へ維持パルスを印加する。保持時間の間プラック回路192からの保持パルスにより、コイル132に電流を流す。このことは、短時間の間RFキャリア波発生器へエネルギーをポンピング(pumping)することを意味している。分周器158を使用しているので、このポンピング効果(pumping effect)はRFキャリア波のn分の1の振動期間の後に生じる。
【0032】
データがメモリ168に固定的に記憶され、これらデータはトランスポンダ12、12aに一義的に割り当てられているものと仮定する。このデータは例えば128個のビットから構成できる。クロック入力端176に印加されるクロック信号のタイミングで、メモリ168内の情報は出力シフトレジスター172に転送される。この転送操作を行うには、128個のパルスが必要である。その理由は、シフトレジスター172に128のデータビットの情報全てが含まれているからである。タイマー184は、クロックパルスをカウントすることによりデータの転送が完了したことを判断する。タイマー184は128個のパルスを受信した後、ダイオード210を介してFET216へ送る信号をその出力端188で発生する。好ましいデータ伝送ビット長は、128であるので、本例では、タイマー184の分周比は128分の1となっている。このビット長を変えなければならない場合、これに対応して第3タイマー184の分周比も変えることが好ましい。ダイオード210は、タイマー184から既知の時間の間、電界効果トランジスタ、すなわちFET216のゲート上の電荷を維持するコンデンサ212および抵抗器214の並列RC回路への単方向電流を維持する。コンデンサ212はダイオード210を介し、タイマー184により充電できるが、抵抗器214を介して放電しなければならない。FET216は抵抗器214とコンデンサ212との並列回路によりFET216のゲートがスレッショルド電圧よりも高く維持されると、アースまでの充電コンデンサ136のためのインピーダンス放電路を形成するように働く。このようにトランスポンダ12から質問器10までの全てのデータフレーム(本例では128ビット(読み出しフェーズ))が送信された後に、トランスポンダ内の残りのエネルギーは充電コンデンサ136を横断する短絡回路によって、通常除かれる。この作用により、次の充電フェーズの間に、トランスポンダが正しく初期化され、次の充電が阻止されないように、不定、すなわち正しくない状態に留まらないように保証される。
【0033】
2つ以上のトランスポンダ12、12aが隣接する場合、質問器10はトランスポンダ12、12aからの妨害信号を有効データとみなすことを防止するように、かかる条件を検出することが好ましい。隣接トランスポンダ12、12aの間のクロスカップリングの結果を活用することにより、質問器10はトランスポンダ12、12aが隣接していることを検出できる。かかる条件が検出されると、質問器10はトランスポンダ12、12aの、より力強いまたは選択的なアドレス指定、またはユーザーへの通知のような措置をとることができる。2つのトランスポンダ12、12aが隣接している場合には、双方が充電され、別々に応答する。例えば、両者の密な結合のために、一方のトランスポンダ12が回答し、他方のトランスポンダ12aがその電界内に入る。このような密な結合によりトランスポンダの共振回路130の各々のうちで、ビートが生じるが、この理由は両者の周波数がわずかに異なっているからにすぎないからである。このような破壊的な妨害(すなわち一方のトランスポンダ12の共振回路130における信号が、他方のトランスポンダ12aからの結合信号と180度位相がずれるような妨害)により、バーストエンド部検出器142はタイマー184をリセットする。タイマー184をリセットすると、応答のための新しい128ビットのウィンドーがオープンする。このことは、各トランスポンダ12、12a内で連続的に生じる。従って、共振回路130内の信号振動エネルギーが20ms後に減衰する代りに、自然の振動が通常の寄生ダンピング効果によって減衰し得る。実施例では、この新しい時間は約40msである。
【0034】
別のタイプのトランスポンダがあるかどうか、すなわち好ましいトランスポンダ12に隣接する好ましい実施例として本明細書に述べたタイプのトランスポンダでないトランスポンダがあるかどうかを判断できる。かかるケースでは、他のトランスポンダは損失が多い(すなわち低いQ値で作動し、好ましいトランスポンダ12からの機能の間でより多くのエネルギーを消費する)ので、トランスポンダは自己の振動からより多くのエネルギーを隣接するトランスポンダへ送り、隣接するトランスポンダよりも早く放電する。従って実施例ではトランスポンダは40msでなく、約30msで放電できる。いずれの場合にせよ、放電時間は20msよりも長く、振動は通常の質問サイクルの間に減衰する。
【0035】
以上で数個の好ましい実施例について説明したが、本発明の範囲は特許請求の範囲にあり、上記記載の実施例と異なる実施例をも含むと解すべきである。
【0036】
例えば、マイクロコンピュータはメモリを必要とするものであるが、マイクロプロセッサはメモリを必要としないものであることを意味するように、ある文脈ではマイクロコンピュータが用いられている。本明細書では、かかる用語が同義語であり、均等物を意味するような用語の使用となっている。フレーズすなわち処理回路または制御回路は、ASIC(特殊用途集積回路)、PAL(プログラマブルアレイロジック)、PLA(プログラマブルロジックアレイ)、デコーダ、メモリ、ソフトウェアに基づかないプロセッサまたは他の回路、または任意の種類のアーキテクチャのマイクロプロセッサおよびマイクロコンピュータのデジタルコンピュータ、またはそれらの組み合わせを含む。メモリデバイスはSRAM(スタティックランダムアクセスメモリ)、DRAM(ダイナミックランダムアクセスメモリ)、疑似スタティックRAM、ラッチ、EEPROM(電気的に消去可能なプログラマブルリードオンリーメモリ)、EPROM(消去可能なプログラマブルリードオンリーメモリ)、レジスターまたは当業者に知られた他のメモリデバイスを含む。これらを含む用語は、本発明の解釈に際し限定的なものではないと解釈すべきである。
【0037】
フルデュプレックス(全二重)トランスポンダ構造または半デュプレックス(半二重)構造に構成することも可能である。周波数シフトキーイング(FSK)変調法は、可能なデータ変調法と考えられるが、これのみならず、パルスポーズ変調、振幅シフトキーイング(ASK)、直交AM(QAM)変調、直交位相シフトキーイング(QPSK)またはその他の変調法も可能である。異なるタイプのマルチプレクシング、例えば時間または周波数変調のクロス信号インターフェアレンスを防止するのに実行できる。ディスクリート部品またはシリコン、ヒ化ガリウムまたは他の電子材料ファミリーで構成した完全集積回路で構成することも可能なだけでなく、光をベースにした、または他の技術をベースにした形態で構成することも可能である。また、本発明の種々の実施例は、ハードウェア、ソフトウェアまたはマイクロコード化されたハードウェアを使用できるし、またはこれらで具体化できると解すべきである。
【0038】
以上で、図示した実施例を参照して本発明について説明したが、この説明は限定的なものと解すべきでない。この説明を参照すれば、当業者には、図示した実施例の種々の変形例およびその組み合わせのみならず、本発明のその他の実施例について考えつくことができよう。従って、添付した特許請求の範囲はかかる変形例または実施例を含むものである。
【0039】
以上の説明に関し、更に以下の項を開示する。
(1)a)質問器からRF質問パルスを送り、
b)前記RF質問パルスを第1および第2トランスポンダにより受信し、
c)前記RF質問パルスを終了させ、
d)前記第1トランスポンダで前記RF質問パルスの終了を検出し、
e)前記第1トランスポンダで所定の期間を有するRF応答を初期化し、
f)前記第1トランスポンダで前記第2トランスポンダからのRF信号を検出し、
g)前記第2トランスポンダからの前記RF信号の検出時に、前記第1トランスポンダにおける前記RF応答の期間を変更することを備えた、リモートトランスポンダに質問する方法。
【0040】
(2)前記質問器により前記RF応答を受信する工程およびそのRF応答の期間を分析し、前記第1および第2トランスポンダの双方が前記質問器の近くにあるかどうかを判断する工程を更に備えた、第1項記載の方法。
(3)前記第1および第2トランスポンダの一方を前記質問器により選択的にアドレス指定する工程を更に含む、第2項記載の方法。
(4)前記第1トランスポンダは半デュプレックストランスポンダである、第1項記載の方法。
(5)前記第2トランスポンダは半デュプレックストランスポンダである、第1項記載の方法。
【0041】
(6)前記第2トランスポンダは全デュプレックストランスポンダである、第1項記載の方法。
(7)前記第1トランスポンダは前記RF質問パルスを受信し、前記RF質問パルスに応答して、発振を行うための共振回路を有する第1項記載の方法。
(8)前記第2トランスポンダからの前記RF信号を前記第1トランスポンダ内で検出することは、前記第1トランスポンダの共振回路内で生じた前記発振と前記第2トランスポンダからのRF信号との破壊的な干渉を検出することにより行われる第7項記載の方法。
(9)前記期間は、前記共振回路における発振の所定回数をカウントするカウンターにより選択される第1項記載の方法。
【0042】
(10)a)質問器からRF質問パルスを送り、
b)前記質問器の近くに第1および第2トランスポンダ(前記第1および第2トランスポンダの各々はコイルとコンデンサとの並列回路を含む共振回路を有する)を設け、
c)前記RF質問パルスを前記トランスポンダの各々のコイルにより受信し、
d)前記RF質問パルスから前記共振回路への信号エネルギーの結合により生じた発振を、前記トランスポンダの各々の前記共振回路内で発生させ、
e)前記質問器からのRF質問パルスを終了させ、
f)前記第1トランスポンダ内で前記RF質問パルスの終了を検出し、
g)前記第1トランスポンダ内で所定期間を有するRF応答を初期化し、
h)前記第1トランスポンダの共振回路に生じた前記発振と前記第2トランスポンダからのRF信号との破壊的な干渉を検出し、
i)前記第1トランスポンダ内で前記RF応答の期間を変更し、
j)前記質問器により前記RF応答を受信し、そのRF応答の期間を分析して前記第1および第2トランスポンダが前記質問器の近くにあるかどうかを判断する諸工程を備えた、リモートトランスポンダを質問するための方法。
【0043】
(11)a)RF質問パルスを送信し、かつRF応答を受信するよう作動できる質問器と、
b)前記質問器に接近する第1および第2トランスポンダであって、少なくとも前記第1トランスポンダは前記質問器からの前記RF質問パルスを受信し、前記RF質問パルス内の信号エネルギーにより発振するよう作動できる共振回路を有する)と、
c)RF質問パルスのエンド部を受信するよう、前記共振回路と電気的に結合したトランスポンダのバーストのエンド部検出器と、
d)前記RF質問器にRF応答を送信するための前記バーストエンド部検出器と電気的に結合したトランスポンダの送信機と、
e)前記トランスポンダからの応答メッセージが完了したことを判断し、前記送信機を不能にするためのトランスポンダのカウンターと、
f)隣接するトランスポンダからの応答を検出し、前記トランスポンダのカウンターをリセットするよう、前記トランスポンダに設けられた応答信号検出器とを備えた、リモートトランスポンダを質問するための装置。
【0044】
(12)前記トランスポンダのバーストエンド部検出器および前記トランスポンダの送信機は、これらを制御するための介入制御回路を有する第11項記載の装置。
(13)前記質問器は前記RF応答を受信するためのアンテナを有する第11項記載の装置。
(14)前記質問器は前記トランスポンダから戻された有効データを検出するための前記アンテナと電気的に結合した読み出し回路を更に含む第13項記載の装置。
【0045】
(15)前記質問器は前記第1トランスポンダからの前記RF応答の期間を測定するための前記アンテナと電気的に結合したタイマー回路を更に含む第14項記載のトランスポンダ。
(16)前記質問器は前記読み出し回路および前記タイマー回路と電気的に結合したデコーダを更に含む第15項記載のトランスポンダ。
【0046】
(17)質問器からのRF質問パルスが2つ以上のトランスポンダにより受信されたかどうかを判断するための質問器であって、 a)トランスポンダにRF質問パルスを送信するための送信アンテナと、
b)前記トランスポンダのうちの少なくとも一つからのRF応答を受信するための受信アンテナと、
c)前記受信アンテナと電気的に結合し、前記RF応答からデータ信号を抽出するよう作動できる読み出し回路と、
d)前記受信アンテナと電気的に結合し、前記RF応答の期間を測定するよう作動できるタイマーと、
e)前記読み出し回路および前記タイマーと電気的に結合し、他のトランスポンダと干渉することなく、単一のトランスポンダから有効な応答を受信したかどうかを前記読み出し回路および前記タイマーから受信した信号を解釈するように作動できるデコーダとを備えた質問器。
(18)前記送信アンテナは前記受信アンテナと同一アンテナである第17項記載の質問器。
【0047】
(19)リモートトランスポンダを質問する方法は、質問器(10)からRF質問パルスを送り、第1および第2トランスポンダ(12、12a)によりRF質問パルスを受信し、トランスポンダ(12、12a)の各々の共振回路(130)内で振動を生じさせる工程を有する。前記振動はRF質問パルスから共振回路(130)への信号エネルギーの結合によって生じる。RF質問パルスが終了すると、第1トランスポンダ(12)はパルスの終了を検出し、所定の期間を有する第1RF応答を初期化する。第1トランスポンダ(12)では、第2トランスポンダ(12a)からの第2RF応答も検出するが、この第1トランスポンダの応答は第2RF応答に影響される。隣接するトランスポンダにより影響された応答と影響されない応答に対する第1トランスポンダ(12)における応答時間差は、質問器内で検出できるので、質問器はこれが受信したRF応答が一致しない場合を検出できる。
【0048】
関連特許の参照
下記の本願出願人を譲渡人とする米国特許および特許出願を参考例として援用する。

Figure 0003586294

【図面の簡単な説明】
【図1】好ましい質問器およびベースユニットのブロック回路図。
【図2】好ましいトランスポンダのブロック回路図。
【図3】最も顕著な特徴を示す好ましい装置のより一般的なブロック図。
【図4】近接したトランスポンダからの影響がない通常のトランスポンダと、非常に近接した他のトランスポンダに対するトランスポンダとに応じたアンテナ信号の信号波形図。
【符号の説明】
10 質問器
12 第1トランスポンダ
12a 第2トランスポンダ
130 共振回路[0001]
[Industrial applications]
The present invention relates generally to a method and apparatus for detecting adjacent transponders.
[0002]
[Prior art]
The preferred embodiment of the present invention detects the presence of adjacent transponders by measuring the duration of response signals from a plurality of transponders. Examples described in U.S. Pat. No. 5,053,774 and patent application Ser. No. 07 / 981,635, both assigned to Texas Instruments, Inc. by Joseph H. Schumann. In a typical response period to the RF interrogation pulse is about 20 ms, during which the transponder can operate to generate a response message, typically 128 bits. After this 20 ms period, the output of the transponder is squelched. Squelching of the response signal is performed by a transponder timer triggered by the end of the burst (when the excitation signal ends). This timer counts up to 128 (bits) and then discharges the transponder charging capacitor.
[0003]
[Problems to be solved by the invention]
There is a great demand for a device or apparatus that enables identification or detection of an object provided with the device or apparatus at a predetermined position in a non-contact state and at a predetermined distance with respect to its existence. Furthermore, it can be determined whether two or more transponders are adjacent to each other. To There is another request to do so.
[0004]
[Means for Solving the Problems]
The present invention is the first to utilize the coupling between adjacent transponders to determine if two or more transponders are adjacent. When two transponders are adjacent, both are charged up and respond separately to the RF interrogation pulse. Thus, one transponder sends a response signal and the other transponder enters this signal field. This radiated signal interferes with the vibration maintained in the other transponder's resonant circuit. This interference of the cross-coupled response causes a beat in each resonant circuit of the transponder. This beat phenomenon is similar to what a musician listens to when tuning an out-of-tune instrument. If the instrument frequencies are different, cooperative interference (the sound signals are in phase and the sound intensity increases) and destructive interference (the sound signal is 180 degrees out of phase and the sound intensity decreases) You can hear the patterns that change over time. Such a pattern that changes with time is called a beat.
[0005]
Such a beat effect can occur in both transponders. During the period of destructive interference, any transponder stimulates the end-of-burst effect, causing the timer to be reset repeatedly (because the end-of-burst resets the timer). Resetting the timer opens a new 128 ms window for the logic and transponder to transmit the data signal. Therefore, the transponder's discharging function is repeatedly disabled by this beat effect, and the transponder transmits until the charging capacitor is completely discharged.
[0006]
Beat effects also occur between the transponder of the preferred embodiment and other transponders, such as those manufactured by manufacturers other than the applicant of the present invention. Interference with other types of transponders causes beats in the resonant circuit, causing the timer to reset repeatedly.
[0007]
【Example】
Referring to FIG. 1, the transponder device to be described includes an interrogator 10 and a transponder 12. Interrogator 10 is preferably held in the hands of an operator and is manufactured to transmit an RF interrogation pulse when key 14 is pressed. The interrogator 10 can receive an RF signal and detect information included in the signal. An RF signal is transmitted from the transponder 12, which in this embodiment is responsive to the transmission of the RF interrogation pulse, preferably by returning an RF signal having the same frequency as the interrogation pulse. The RF signal is data modulated by transponder 12 using frequency shift keying (FSK) modulation. A base unit 16 manufactured as a fixed unit is linked to the interrogator 10. The functions of the interrogator 10, transponder 12, and base unit 16 and their interaction will be described in more detail below. First, the configuration of these units will be described.
[0008]
The interrogator 10 includes a microprocessor 18 for controlling a function sequence as a central control unit. The RF oscillator 20 generates an RF oscillation signal as soon as it is set to the active state by a signal at the output 22 of the microprocessor 18. The output signal of the RF oscillator 20 can be supplied to a coupling coil 32 via a switch 24 and an amplifier 26 or via a switch 28 and an amplifier 30. Switches 24 and 28 are controlled by the microprocessor, respectively, with the aid of signals generated at the outputs 34 and 36 of the microprocessor. A coil 38 of a resonance circuit including a coil 38 and a capacitor 40 is coupled to the coupling coil 32. A resistor 44 that can be bridge-connected to the coil 38 and the capacitor 40 by a switch 42 is in series, and another switch 46 is provided between the resistor 44 and the ground. Switches 42 and 46 are controlled by a microprocessor which generates control signals corresponding to its outputs 48 and 50. When switch 46 is closed, the resonant circuit consisting of coil 38 and capacitor 40 operates as a parallel resonant circuit, while when switch 46 is open, the resonant circuit operates as a series resonant circuit. Coil 38 operates as a transmit / receive coil, which transmits RF interrogation pulses supplied to the coil by oscillator 20 and receives RF signals returned by transponder 12.
[0009]
The RF signal received by the resonant circuit is supplied to two amplifiers 52, 54 which amplify the received RF signal and limit these signals for pulse shaping. A parallel resonance circuit 56 that guarantees necessary reception sensitivity is connected to these amplifiers. The output terminal of the amplifier 54 is a clock generator 58 The clock generator generates a clock signal from the supplied signal and supplies the clock signal to the input terminal 60 of the microprocessor 18.
[0010]
Further, the output signal of the amplifier 54 is supplied to a demodulator 62, which demodulates the signal applied thereto and supplies the demodulated signal to an input terminal 64 of the microprocessor 18.
[0011]
After the information contained in the received RF signal is demodulated by the demodulator 62, it is supplied to the random access memory 66 via the microprocessor 18, and this information can be stored in the memory 66. Between the microprocessor 18 and the random access memory 66, a bidirectional connection circuit 68 is arranged, which inputs information from the microprocessor 18 to the random access memory 66 and transfers information in the reverse direction. Is also possible. Information stored in the random access memory 66 can be taken out at the jack 70.
[0012]
A display unit 72, supplied with a signal by the microprocessor 18, allows an operator to view the data contained in the received RF signal.
Since the interrogator 10 is a portable device, a rechargeable battery 74 is provided as a power source. After the switch 76 is closed, the output voltage of the battery 74 is supplied to a terminal of the predetermined chip in the interrogator 10 which is indicated by “+”. However, this supply voltage is supplied to the two amplifiers 52, 54, the clock generator 58 and the demodulator 62 via a separate switch 78 controlled by the microprocessor 18.
[0013]
Battery 74 can be charged with a voltage induced in coil 80, rectified in rectifier 82, and smoothed by capacitor 84. This voltage is preferably induced in coil 80 via coil 112 in base unit 16. The charging sensor 86 detects that a charging voltage has been induced in the coil 18, ie, that the battery 74 is being charged, and then the input 88 of the microprocessor 18 generates a corresponding message signal.
[0014]
Another switch 90 controlled by a signal from the output end 92 of the microprocessor 18 can supply the output signal of the RF oscillator 20 to the coupling coil 96 via the amplifier 94 in the closed state. The switch 90 is typically used to activate the transponder 12 to transmit RF interrogation pulses to initiate data transfer to and from the transponder 12. .
[0015]
The RF oscillator 20 can be modulated by the modulator 98. The modulation signal required for this purpose can be supplied by the microprocessor 18 to the modulator 98 via the switch 100, which is controlled by a signal from the output 102 of the microprocessor. The modulation signal from the microprocessor 18 is supplied to the coupling coil 104 when the switch 100 is also closed.
[0016]
The base unit 16 also shown in FIG. 1 is a fixed unit, which is connected via a jack 106 to the mains network. The power supply 108 generates an operating voltage for the charging voltage generator 110, and the output signal of the generator is supplied to the coil 112. A switch 114 is inserted between the power supply 108 and the charging voltage generator 110, and the switch 114 is closed whenever the interrogator 10 is installed on the base unit 16. This switch is shown in FIG. 1 as a kind of activation button 116 provided at the border of the interrogator 10. When the interrogator 10 is installed on the base unit 16, the coils 112 and 80 are spaced within the base unit and the interrogator 10 so that the coils 112 and 80 cooperate like primary and secondary windings of a transformer. It is arranged in a way. Thus, the battery 74 can be charged in a non-contact state when necessary. The coils 96 and 104 in the interrogator 10 are disposed so as to be spatially very close to the coil 118 when the interrogator 10 is installed on the base unit 16. Thus, signals can be transmitted in a non-contact state between one coil 96 and coil 104 and the other coil 118. Demodulator 120 operates to demodulate the signal resulting from coil 118.
[0017]
The transponder 12 of the preferred embodiment shown in FIG. 2 includes a parallel resonant circuit 130 having a coil 132 and a capacitor 134 for receiving RF interrogation pulses. A capacitor 136 that operates as an energy storage is connected to the parallel resonance circuit 130. Further, the parallel resonance circuit 130 is also connected to the RF bus 138. This resonant circuit 130 acts as a receiver / transmitter, as is well known to those skilled in the art. The clock recovery circuit receives the RF signal from the RF bus 138 and recovers a clock signal 139 having a substantially square waveform. The burst end unit detector 142 connected to the RF bus 138 has a function of monitoring the power level of the RF carrier on the RF bus 138. Such an RF carrier is generated on the RF bus 138 upon receiving an RF interrogation pulse from the interrogator 10. As soon as the power level of the RF carrier on the RF bus 138 falls below a predetermined threshold value, the burst end detector 142 generates a predetermined value of an RF threshold signal at its output. This RF carrier is rectified by connecting the diode 144 to the RF bus 138, thereby charging the capacitor 136. The energy stored in this capacitor 136 is proportional to the energy contained in the RF interrogation pulse. Therefore, a DC voltage can be extracted from the capacitor 136 after receiving the RF interrogation pulse. The function of the Zener diode 146 connected to the capacitor 136 is to ensure that the DC voltage that can be extracted from the tap does not exceed the value determined by the actual configuration, for example, the Zener voltage of the diode 146 in the integrated circuit. The function of diode 146 can be accomplished by a number of circuits known to those skilled in the art to limit the voltage. Zener diode 146 performs a similar function to prevent the voltage on RF bus 138 from becoming too large. First, when the interrogator 12 is interrogated, the interrogator 10 sends an RF signal to the transponder 12 to charge the transponder 12. This operation is called a charging phase.
[0018]
A power-on reset (POR, not shown) circuit sends a POR signal to the start detection circuit 154. The POR signal monitors the Vcc level, and is activated when the Vcc level rises from a level lower than a predetermined DC threshold to a level higher than the predetermined DC threshold. Generally, this POR signal occurs during the transponder charging phase. POR circuits are well known to those skilled in the art and are commonly used in almost all classes of circuits, known as "state machines," so that the circuit can be initialized to a known state. Upon receiving the POR signal, the start detection circuit 154 monitors the output terminal 150 at the end of the burst detection circuit 142. At the output terminal 150, an end portion (EOB) of the burst signal is generated. When a positive state EOB is detected after the positive state power-on reset signal, the start detection circuit 154 switches to send power to the clock recovery circuit 140 via the switch 156. The clock recovery circuit 140 preferably cleans up the signal from the resonance circuit 130 and generates a recovered RF clock. The reproduced RF clock is preferably a rectangular wave. The output signal of start detection circuit 154 remains positive until a subsequent POR is received. All components of the transponder except for the clock regenerator 140 are continuously supplied with Vcc, but by utilizing low power CMOS technology, the inactive state (ie, the clock regenerator 140 is activated). ), It is preferable that only negligible amount of power be consumed.
[0019]
Referring to FIG. 2, frequency divider 158 receives clock signal 139 and divides its frequency by eight. Preferably, the pluck circuit 192 sends a short pulse each time triggered by a divided clock signal received from the divider 158. This plaque circuit 192 momentarily turns on the field effect transistor or FET 190 and conducts between the resonant circuit 130 and ground via the RF bus 138 so that the resonant circuit obtains electrical energy from the charging capacitor 136. By forming the passage, the vibration of the resonance circuit 130 is maintained. This plaque circuit 192 is metaphorically named to describe maintaining the vibration of the resonance circuit 130, such as maintaining the vibration of the guitar string by performing a tracking operation on the guitar string. is there. This plucking operation temporarily reduces the voltage on the RF bus 138 below the threshold, causing the burst detection circuit 142 End of Part of The pulse width is not sufficient for the given channel resistance of FET 190 to trigger and energize this circuit. The second frequency divider 160 further divides the frequency of the clock signal 139 into two so that the clock frequency at the output terminal of the frequency divider 160 becomes 1/16 of the original clock frequency.
[0020]
Next, the readout circuit of the preferred embodiment will be described with further reference to FIG. The output terminal of the second frequency divider 160 receives the shift clock input signal of the output shift register 172 and passes data through the register 172 at a frequency that is 1/16 of the original clock frequency. Output shift register 172 receives a parallel load from memory 168 or another source via data bus 220 upon receipt of a "load" signal from the output of start detector 154 at its shift / load input 174. After this loading of the output shift register 172, the signal from the start detection circuit 154 is positive, so that a shift signal is received at the shift / load input 174 of the register 172. While this shift signal is positive, the data is shifted by the clock signal received at shift clock input 176 through the output shift register at 1/16 of the original clock frequency. As shown, data recirculates through output shift register 172 via data path 182 and sends a signal via data path 182 to the gate of the FET or modulator 200. The data of the output shift register is preferably at a low level for a predetermined time (pre-bit-time), and is at a high level or a low level according to the data loaded therein. In the present embodiment, this pre-bit time is used so that the interrogator's receive coil 38 can recover from a power burst overload (charging phase), as described below with read and write functions. Used to separate While the output signal of output shift register 172 is low, FET 200 is not conducting. While the output of the output shift register 172 is high, the FET 200 is conductive and thus the capacitor 198 is connected to the resonant circuit. 130 To reduce its resonance frequency. In essence, FET 200 operates as a switch under the control of output shift register 172, connecting and leaving capacitor 198 to modulate the frequency of resonant circuit 130. As described above, the frequency modulation of the resonance frequency of the resonance circuit 130, that is, the carrier frequency is performed in response to the data applied to the FET 200. If the original resonant frequency of the resonant circuit 130 is maintained for one bit period, a low level or zero signal will be displayed and a new parallel resonant frequency of the original resonant circuit 130 parallel to the capacitor 198 will occur within one bit period. In this case, a high level, that is, a "1" signal is displayed.
[0021]
Next, the operation of the discharge logic circuit will be described with reference to FIG. Timer 184 receives the output signal of divider 160 at input 186 and divides the frequency of the clock signal by some other 128 minutes. Since the preferred data transmission bit length is 128, the timer 184 Is some 128 times in this example. When changing the bit length, it is preferable to change the division ratio of the timer 184 accordingly. Diode 210 maintains a unidirectional current from timer 184 to a parallel RC network of capacitor 212 and resistor 214 that maintains the charge on the gate of the field effect transistor, FET 216, for a known period of time. The capacitor 212 can be charged by the timer 184 via the diode 210 but must be discharged via the resistor 214. The gate of the FET 216 is a resistor 214 and a capacitor 212 When maintained above the threshold voltage by a parallel circuit with, FET 216 acts on charging capacitor 136 to create a low impedance discharge path to ground. Thus, after the entire data frame (in this example, 128 bits (readout phase)) has been transmitted from the transponder 12 to the interrogator 10, the residual energy in the transponder 12 is removed by the short circuit across the charging capacitor 136. . Such an operation ensures that the transponder is correctly initialized during the next charging phase and does not remain in an indeterminate or incorrect state so that subsequent charging can be blocked. Furthermore, with this function, each transponder 12 in the field of the interrogator 10 has the same activation condition.
[0022]
Next, a circuit (write function) capable of writing data to the transponder 12 will be described with further reference to the circuit of the transponder 12 shown in FIG. In a preferred embodiment of the present invention, the interrogator 10 converts the RF interrogation pulse as shown in FIG. modulation , PPM). This signal is displayed on the RS bus 138. As is well known to those skilled in the art, pulse pause modulation systems operate by alternately energizing and deenergizing a carrier wave. While the carrier is de-energized, burst end detector 142 detects a decrease in RF energy and is energized. After the start section detection circuit 154 is enabled by the POR signal, the start section detection circuit 154 is started by the first EOB signal generated by the start bit (see FIG. 4). As will be described later, since each data bit status (data bit status) is transmitted according to the presence or absence of a phase shift of the carrier wave, a start bit is used in this preferred embodiment, but another bit that does not need to transmit the start bit is used. Embodiments are also possible. The period during which the carrier known as the phase shift is energized is shorter than the pre-bit time of the readout phase. During the phase shift, the output shift register 172 starts shifting, so this embodiment uses this specific condition. However, since the pre-bit time is longer than the phase shift time, none of the output shift registers can shift, and shifts zero, so that the actual FET 200 Does not cause unwanted modulation of the carrier 138 without being activated or inverted. When the carrier returns, the EOB signal is deenergized. Due to the energization and de-energization of the EOB signal, regardless of the switching of the EOB signal, the start detection circuit 154 keeps the output active until a new POR signal is received. Maintain power to the.
[0023]
A fourth frequency divider 162 is provided. The frequency divider receives the clock signal from the second frequency divider 160, divides the frequency of the clock signal by 16 again, and outputs the clock of the input shift register 228. An input clock signal is supplied to the input terminal 227. In the preferred embodiment, the percentage of write data is at the resonance frequency, ie, one-265th of the receive clock frequency. Steps must be taken to shift the data into the input shift register 228 while the data is stable. This can be guaranteed as follows. The fourth frequency divider 162 is energized by the start detecting circuit 154 via the AND gate 155. Each successive zero bit, or low bit, received by the burst end detection circuit 142 makes the output 150 of the burst detection circuit positive. This positive signal is received at the negative logic input of AND gate 155. This negative logic input is indicated by a circle at the input of AND gate 155, as is well known to those skilled in the art. Since the output signal of the AND gate 155 is made negative by the definition of the AND function, the fourth frequency divider 162 is cleared and the input clock is synchronized with the input data.
[0024]
The end detection circuit 234 detects the end of the data frame when a combination of bits in the input shift register 228 is input, and activates the programming logic 232 if a programming command has been received by the command recorder 230 first. I do. This data is then transferred from input shift register 228 to memory 168 or other memory via parallel data bus 220. The memory for transferring data is preferably an electrically erasable programmable read only memory (EEPROM).
[0025]
Burst end detector 142 generally operates as a pulse pause modulation (PPM) demodulator. Many other modulation methods are known in the field of wireless communication, and it is possible to use another demodulator for such another modulation method instead of the burst end detector.
[0026]
In the preferred embodiment, there is also a provision for initializing the test sequence via the test logic 236. Test logic 236 can receive signals from command recorder 230 and data from data bus 220 and initialize a number of test routines such as those commonly implemented in the field of logic circuit design. The results of these test routines can be placed on the data bus 220 and output to the modulation circuit via the field effect transistor 200 by the shift register 172.
[0027]
In the preferred embodiment of the present invention, a programmable tuning (tuning) network 238 is provided. This programmable tuning network 238 operates by switching a network of parallel capacitors 240, each of which is a field effect transistor, or FET. 242 Grounded through. Each field effect transistor is connected to a latch 244 that receives data from memory 168 or command recorder 230 via data bus 220 under the control of latch signal 246 from command recorder 230, I do. By switching the field effect transistor 242 to the on state of conducting, the associated capacitor 240 is connected in parallel with the parallel resonant circuit 130. As the capacitance increases, the resonance frequency of the parallel resonance circuit 130 decreases. When the field effect transistor 242 is switched to a non-conducting off state, the capacitor associated therewith is in a floating state and does not affect the parallel resonance circuit 130. The network 238 of FET and capacitor pairs 240, 242 can provide many different values with increased capacitance, depending on the combination of the relative values of each capacitor 240, as is well known to those skilled in the art. Alternatively, the latch 244 can be a one-time programmable (OTP) memory to permanently store data internally, and the device can be programmed with a programmable tuning network (OTP). Programmable (tuning network) 238 can be permanently programmed to be set.
[0028]
The divider ratios of the dividers in the embodiments described herein are selected to suit the details of each design. This division ratio must in each case be chosen so as to perform optimally the task of designing them.
[0029]
Referring to FIG. 3 in conjunction with FIGS. 1-2, assume that there are at least two transponders 12, 12a within range of the coil 38 transmitting the RF interrogation pulse. Power / transmission circuit 300 is provided to drive coil 38. Alternatively, a separate antenna is used as the transmit antenna. Na And the coil 38 is And It is also possible to use it. However, the coil 38 preferably operates as a transmitting and receiving antenna. The power / transmitter circuit 300 preferably comprises the oscillator 20 of the interrogator 10 of the preferred embodiment of FIG. The coil 132 of the parallel resonant circuit 130 (FIG. 2) of the transponders 12, 12a receives this RF interrogation pulse so that the resonant circuit 130 is stimulated and vibrates. The part of the RF bus 138 by the rectifier diode 144 In minutes The RF vibrations are rectified and the capacitor 136 is charged by DC. After that, only the energy charged in the capacitor 136 is used for supplying the energy of the transponders 12 and 12a. The read circuit 302 is provided to receive the transponder response. The read circuit 302 preferably comprises a clock generator 58 that can generate a carrier detect (CD) signal to the microprocessor, ie, the microprocessor 18 can interpret the presence or absence of the clock signal as carrier detection. The timer 304 is preferably provided in the microprocessor 18 of the interrogator 10. Timer 304 measures the period during which the clock signal is present. When a data signal is obtained from the output terminal of the read circuit 302 and the timer 304, the decoder 304 reads a) whether the data is valid and a good read is performed with CD ≦ 20 ms, and b) a read such that the CD is not detected. C) to determine if CD ≧ 20 ms and therefore more than two transponders were present in close proximity to the interrogator Ruko It is possible. The function of the decoder 306 is preferably within the microprocessor 18 of the preferred interrogator 10.
[0030]
Referring now to FIG. 4, the RF level on the RF bus 138 begins to drop when the RF interrogation pulse has been received. Burst end detector 142 Detects this level increase and generates an EOB signal of a predetermined value at its output 150 as soon as the power level drops below a predetermined level. Timer 184 is reset by EOB.
[0031]
In the plaque circuit 192, after the end of the excitation pulse, the field effect transistor 190 is turned off, so that no more current can flow through the coil 132. However, since the parallel resonance circuit 130 is of high quality, the vibration of the RF carrier does not stop immediately, and the resonance circuit continues to vibrate while damping. The frequency divider 158 that halves the frequency of the RF carrier wave sends a signal to the monoflop 192 after the second oscillation period, so that the flop 192 Is triggered. This monoflop 192 applies a sustain pulse to the field effect transistor 190 during the hold time. A current is supplied to the coil 132 by a holding pulse from the plaque circuit 192 during the holding time. This means that energy is pumped into the RF carrier wave generator for a short time. Because of the use of the divider 158, this pumping effect occurs after one nth oscillation period of the RF carrier wave.
[0032]
It is assumed that the data is permanently stored in the memory 168 and that these data are uniquely assigned to the transponders 12 and 12a. This data can be composed of, for example, 128 bits. At the timing of the clock signal applied to the clock input 176, the information in the memory 168 is transferred to the output shift register 172. To perform this transfer operation, 128 pulses are required. The reason is that the shift register 172 contains all information of 128 data bits. The timer 184 determines that the data transfer has been completed by counting the clock pulses. After receiving the 128 pulses, timer 184 generates a signal at its output 188 that is sent to FET 216 via diode 210. Since the preferable data transmission bit length is 128, in this example, the frequency division ratio of the timer 184 is 1/128. If the bit length needs to be changed, it is preferable to change the frequency division ratio of the third timer 184 accordingly. Diode 210 is a field effect transistor, a capacitor that maintains the charge on the gate of FET 216 for a known time from timer 184. 212 And maintain a unidirectional current to the parallel RC circuit of resistor 214. Capacitor 212 can be charged by timer 184 via diode 210, but must be discharged via resistor 214. FET 216 is connected to ground for charging capacitor 136 to ground when the gate of FET 216 is maintained above the threshold voltage by a parallel circuit of resistor 214 and capacitor 212. Low It works to form an impedance discharge path. After all data frames (in this example, 128 bits (readout phase)) have been transmitted from the transponder 12 to the interrogator 10, the remaining energy in the transponder is typically reduced by a short circuit across the charging capacitor 136. Removed. This action causes the transponder to initialize properly during the next charging phase, so that it is indeterminate, i.e. incorrect, so that the next charging is not prevented. Status Is guaranteed not to stay.
[0033]
If two or more transponders 12, 12a are adjacent, the interrogator 10 preferably detects such a condition so as to prevent the interfering signal from the transponders 12, 12a from being considered valid data. By utilizing the result of cross-coupling between adjacent transponders 12, 12a, the interrogator 10 can detect that the transponders 12, 12a are adjacent. When such a condition is detected, the interrogator 10 can take action such as more powerful or selective addressing of the transponders 12, 12a, or notification to the user. If two transponders 12, 12a are adjacent, both are charged and respond separately. For example, due to the tight coupling between the two, one transponder 12 answers and the other transponder 12a enters its electric field. Such tight coupling produces a beat in each of the transponder's resonant circuits 130, because their frequencies are only slightly different. Such destructive interference (ie, , Resonant circuit of one transponder 12 130 The burst end detector 142 resets the timer 184 due to the interference of the signal at (1) being 180 degrees out of phase with the combined signal from the other transponder 12a). Resetting the timer 184 opens a new 128-bit window for a response. This occurs continuously within each transponder 12, 12a. Thus, instead of the signal vibration energy in the resonant circuit 130 attenuating after 20 ms, natural vibrations can be attenuated by the normal parasitic damping effect. In an embodiment, this new time is about 40 ms.
[0034]
It can be determined whether there is another type of transponder, that is, a transponder that is not of the type described herein as a preferred embodiment adjacent to the preferred transponder 12. In such a case, the other transponder is more lossy (i.e., operates at a lower Q value and consumes more energy between functions from the preferred transponder 12), so that the transponder loses more energy from its own oscillations. Send to adjacent transponder and discharge faster than adjacent transponder. Therefore, in the embodiment, the transponder can discharge in about 30 ms instead of 40 ms. In any case, the discharge time is longer than 20 ms and the oscillations decay during a normal interrogation cycle.
[0035]
Although several preferred embodiments have been described above, it should be understood that the scope of the present invention is defined by the appended claims, and includes embodiments different from the above-described embodiments.
[0036]
For example, microcomputers are used in some contexts to mean that microcomputers require memory while microprocessors do not require memory. In this specification, such terms are synonymous and use of the terms are intended to mean equivalents. The phrase or processing or control circuit may be an ASIC (Special Purpose Integrated Circuit), PAL (Programmable Logic Array), PLA (Programmable Logic Array), decoder, memory, non-software based processor or other circuit, or any type of Includes an architecture microprocessor and a microcomputer digital computer, or a combination thereof. Memory devices are SRAM (static random access memory), DRAM (dynamic random access memory), pseudo static RAM, latch, EEPROM (electrically erasable programmable read only memory), EPROM (erasable programmable read only memory), Includes registers or other memory devices known to those skilled in the art. These terms should not be construed as limiting in interpreting the present invention.
[0037]
It is also possible to configure a full-duplex (full-duplex) transponder structure or a half-duplex (half-duplex) structure. Frequency shift keying (FSK) modulation is considered as a possible data modulation method, but is not limited to this, but also includes pulse pause modulation, amplitude shift keying (ASK), quadrature AM (QAM) modulation, quadrature phase shift keying (QPSK). Or other modulation methods are possible. Different types of multiplexing, such as time or frequency modulation, can be performed to prevent cross signal interference. Not only can it be composed of discrete components or fully integrated circuits composed of silicon, gallium arsenide or other electronic material families, but also in a light-based or other technology-based form Is also possible. It should also be understood that various embodiments of the present invention may employ or be embodied in hardware, software or microcoded hardware.
[0038]
Although the invention has been described with reference to the illustrated embodiment, this description is not to be construed as limiting. With reference to this description, those skilled in the art will be able to contemplate other embodiments of the present invention, as well as various modifications and combinations of the embodiments shown. It is therefore intended that the appended claims encompass any such modifications or embodiments.
[0039]
With respect to the above description, the following items are further disclosed.
(1) a) Send an RF interrogation pulse from the interrogator,
b) receiving the RF interrogation pulse by first and second transponders;
c) terminating the RF interrogation pulse;
d) detecting the end of the RF interrogation pulse with the first transponder;
e) initializing an RF response having a predetermined period with the first transponder;
f) detecting the RF signal from the second transponder with the first transponder;
g) A method of interrogating a remote transponder upon detecting the RF signal from the second transponder, comprising changing a duration of the RF response at the first transponder.
[0040]
(2) receiving the RF response by the interrogator and analyzing a period of the RF response to determine whether both the first and second transponders are near the interrogator. 2. The method according to claim 1.
3. The method of claim 2, further comprising the step of selectively addressing one of said first and second transponders with said interrogator.
The method of claim 1, wherein the first transponder is a half-duplex transponder.
(5) The method according to (1), wherein the second transponder is a half-duplex transponder.
[0041]
(6) The method according to (1), wherein the second transponder is a full-duplex transponder.
(7) The method according to claim 1, wherein the first transponder receives the RF interrogation pulse and has a resonance circuit for performing oscillation in response to the RF interrogation pulse.
(8) Detecting the RF signal from the second transponder in the first transponder includes destruction of the oscillation generated in the resonance circuit of the first transponder and the RF signal from the second transponder. 8. The method of claim 7, wherein said method is performed by detecting severe interference.
(9) The method according to (1), wherein the period is selected by a counter that counts a predetermined number of oscillations in the resonance circuit.
[0042]
(10) a) Send an RF interrogation pulse from the interrogator,
b) Providing first and second transponders (each of said first and second transponders having a resonant circuit including a parallel circuit of a coil and a capacitor) near said interrogator;
c) receiving the RF interrogation pulse by each coil of the transponder;
d) generating in the resonance circuit of each of the transponders an oscillation caused by coupling of signal energy from the RF interrogation pulse to the resonance circuit;
e) terminating the RF interrogation pulse from the interrogator;
f) detecting the end of the RF interrogation pulse in the first transponder;
g) initializing an RF response having a predetermined time period in said first transponder;
h) detecting destructive interference between the oscillation generated in the resonance circuit of the first transponder and the RF signal from the second transponder;
i) changing the duration of the RF response within the first transponder;
j) receiving the RF response by the interrogator and analyzing the duration of the RF response to determine whether the first and second transponders are near the interrogator; Way to ask a question.
[0043]
(11) a) an interrogator operable to transmit RF interrogation pulses and receive an RF response;
b) first and second transponders approaching the interrogator, wherein at least the first transponder is operable to receive the RF interrogation pulse from the interrogator and oscillate with signal energy in the RF interrogation pulse; Having a resonant circuit that can
c) a transponder burst end detector that is electrically coupled to the resonant circuit to receive an RF interrogation pulse end;
d) a transponder transmitter electrically coupled with the burst end detector for transmitting an RF response to the RF interrogator;
e) a transponder counter for determining that the response message from the transponder has been completed and disabling the transmitter;
f) A device for interrogating a remote transponder, comprising a response signal detector provided on said transponder to detect a response from an adjacent transponder and reset a counter of said transponder.
[0044]
(12) The apparatus according to (11), wherein the transponder burst end detector and the transponder transmitter have an intervention control circuit for controlling them.
(13) The apparatus according to (11), wherein the interrogator has an antenna for receiving the RF response.
14. The apparatus of claim 13, wherein said interrogator further comprises a readout circuit electrically coupled to said antenna for detecting valid data returned from said transponder.
[0045]
15. The transponder of claim 14, wherein said interrogator further comprises a timer circuit electrically coupled to said antenna for measuring a duration of said RF response from said first transponder.
(16) The transponder according to (15), wherein the interrogator further includes a decoder electrically coupled to the read circuit and the timer circuit.
[0046]
(17) An interrogator for determining whether an RF interrogator pulse from an interrogator has been received by more than one transponder, comprising: a) a transmitting antenna for transmitting an RF interrogator pulse to the transponder;
b) a receiving antenna for receiving an RF response from at least one of said transponders;
c) a readout circuit electrically coupled to the receiving antenna and operable to extract a data signal from the RF response;
d) a timer electrically coupled to the receiving antenna and operable to measure a duration of the RF response;
e) electrically coupled with the readout circuit and the timer and interpreting the signals received from the readout circuit and the timer as to whether a valid response has been received from a single transponder without interfering with other transponders; An interrogator with a decoder operable to execute.
(18) The interrogator according to (17), wherein the transmitting antenna is the same antenna as the receiving antenna.
[0047]
(19) A method of interrogating the remote transponder includes transmitting an RF interrogation pulse from the interrogator (10), receiving the RF interrogation pulse by the first and second transponders (12, 12a), and transmitting each of the transponders (12, 12a). Generating a vibration in the resonance circuit (130). The oscillation is caused by the coupling of signal energy from the RF interrogation pulse into the resonant circuit (130). When the RF interrogation pulse ends, the first transponder (12) detects the end of the pulse and initializes a first RF response having a predetermined period. The first transponder (12) also detects a second RF response from the second transponder (12a), but the response of the first transponder is affected by the second RF response. The response time difference at the first transponder (12) for the response affected and the response not affected by the adjacent transponder can be detected in the interrogator, so that the interrogator can detect the case where the RF responses received by it do not match.
[0048]
Related patent references
The following U.S. patents and patent applications assigned to the assignee of the present application are incorporated by reference.
Figure 0003586294

[Brief description of the drawings]
FIG. 1 is a block circuit diagram of a preferred interrogator and base unit.
FIG. 2 is a block diagram of a preferred transponder.
FIG. 3 is a more general block diagram of a preferred device showing the most salient features.
FIG. 4 is a signal waveform diagram of an antenna signal according to a normal transponder having no influence from a nearby transponder and a transponder with respect to another very close transponder.
[Explanation of symbols]
10 Interrogator
12 First transponder
12a Second transponder
130 Resonant circuit

Claims (2)

リモートトランスポンダに質問する方法において、
a)質問器からRF質問パルスを送り、
b)前記RF質問パルスを第1および第2トランスポンダにより受信し、
c)前記RF質問パルスを終了させ、
d)前記第1トランスポンダで前記RF質問パルスの終了を検出し、
e)前記第1トランスポンダで所定の期間を有するRF応答を初期化し、
f)前記第1トランスポンダで前記第2トランスポンダからのRF信号を検出し、
g)前記第2トランスポンダからの前記RF信号の検出時に、前記第1トランスポンダに おける前記RF応答の期間を変更する、ことを備えた方法。
In the method of asking the remote transponder,
a) sending an RF interrogation pulse from the interrogator,
b) receiving the RF interrogation pulse by first and second transponders;
c) terminating the RF interrogation pulse;
d) detecting the end of the RF interrogation pulse with the first transponder;
e) initializing an RF response having a predetermined period with the first transponder;
f) detecting the RF signal from the second transponder with the first transponder;
g) upon detection of said RF signals from said second transponder, to change the period of the RF response definitive to the first transponder, the method comprising the.
リモートトランスポンダに質問するための装置において、
a)RF質問パルスを送信し、かつRF応答を受信するよう作動できる質問器を有し
b)前記質問器に接近する第1および第2トランスポンダを有し、少なくとも前記第1トランスポンダは共振回路を有し、該共振回路は前記質問器から前記RF質問パルスを受信し、かつ前記RF質問パルス内の信号エネルギーにより発振するように作動し
c)RF質問パルスのエンド部を受信するよう、前記共振回路と電気的に結合したトランスポンダのバーストのエンド部検出器を有し
d)前記RF質問器にRF応答を送信するための前記バーストエンド部検出器と電気的に結合したトランスポンダの送信機を有し
e)前記第1トランスポンダからの応答メッセージが完了したことを判断し、前記送信機を不能にするためのトランスポンダのカウンターを有し
f)隣接するトランスポンダからの応答を検出し、前記トランスポンダのカウンターをリセットするよう、前記第1トランスポンダに設けられた応答信号検出器を有する、装置。
In an apparatus for interrogating a remote transponder,
a) having an interrogator operable to transmit RF interrogation pulses and receive an RF response;
b) having first and second transponders approaching the interrogator, at least the first transponder has a resonance circuit, the resonance circuit receiving the RF interrogation pulse from the interrogator, and the RF interrogation Operate to oscillate by the signal energy in the pulse ,
to receive an end portion of c) RF interrogation pulse has an end portion of burst detector of the resonant circuit and electrically coupled transponder,
d) it has a transmitter of the burst end portion detector electrically coupled to the transponder for transmitting an RF response to the RF interrogator,
e) determining that the response message from the first transponder is finished, a counter of the transponder for disabling said transmitter,
f) An apparatus comprising a response signal detector provided on the first transponder to detect a response from an adjacent transponder and reset a counter of the transponder.
JP18954894A 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder Expired - Fee Related JP3586294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18954894A JP3586294B2 (en) 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18954894A JP3586294B2 (en) 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder

Publications (2)

Publication Number Publication Date
JPH08110378A JPH08110378A (en) 1996-04-30
JP3586294B2 true JP3586294B2 (en) 2004-11-10

Family

ID=16243165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18954894A Expired - Fee Related JP3586294B2 (en) 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder

Country Status (1)

Country Link
JP (1) JP3586294B2 (en)

Also Published As

Publication number Publication date
JPH08110378A (en) 1996-04-30

Similar Documents

Publication Publication Date Title
US5550548A (en) Interrogator for detecting adjacent transponders
US5450088A (en) Transponder arrangement
EP0638819B1 (en) Method for detecting adjacent transponders
US5410315A (en) Group-addressable transponder arrangement
EP0377257A1 (en) Identification system
US6476708B1 (en) Detection of an RFID device by an RF reader unit operating in a reduced power state
EP1251452B1 (en) Multi-memory electronic identification tag
US5257011A (en) Data altering means for multi-memory electronic identification tag
JP2968351B2 (en) Portable, field-programmable detection plate
US5286955A (en) Method for wireless transmission of data to a data carrier
US6282407B1 (en) Active electrostatic transceiver and communicating system
EP0056686A2 (en) Access control card
EP0301127A1 (en) Transponder arrangement
JPS6246281A (en) Identification system
WO1986004171A1 (en) Identification system
JPH03113387A (en) Transponder for moving body identifying device
JPH07131376A (en) Transponder
JPH032991A (en) Transaction system
JP3916328B2 (en) Contactless communication system
JP3586294B2 (en) Method and apparatus for interrogating a remote transponder
TWI446270B (en) Transponder circuit with double clock extractor unit
JPH07154292A (en) High-speed communication type electronic identification system and label for the sae system
KR20010075050A (en) A contactless capacitive data transmission system and method
JP3205260B2 (en) Non-contact data transmission / reception method and device
JP2501384B2 (en) IC card

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees