JPH08110378A - Method and equipment for interogating remote transponder - Google Patents

Method and equipment for interogating remote transponder

Info

Publication number
JPH08110378A
JPH08110378A JP18954894A JP18954894A JPH08110378A JP H08110378 A JPH08110378 A JP H08110378A JP 18954894 A JP18954894 A JP 18954894A JP 18954894 A JP18954894 A JP 18954894A JP H08110378 A JPH08110378 A JP H08110378A
Authority
JP
Japan
Prior art keywords
transponder
signal
interrogator
response
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18954894A
Other languages
Japanese (ja)
Other versions
JP3586294B2 (en
Inventor
Josef H Schuermann
エッチ.シュエールマン ヨゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to JP18954894A priority Critical patent/JP3586294B2/en
Publication of JPH08110378A publication Critical patent/JPH08110378A/en
Application granted granted Critical
Publication of JP3586294B2 publication Critical patent/JP3586294B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE: To discriminate an adjacent transponder by changing the period of a response on detecting a signal from an adjacent another transponder. CONSTITUTION: Two transponders 12, 12a exist in a range of a coil 38 for transmitting a question pulse of an interrogator. A power 1 transmitting circuit 300 drives a coil 38 and the coil 38 operates as a transmit/receive antenna. A question pulse is sent from the interrogator, and the question pulse is received by the first and second transponders 12, 12a. Subsequently, when the question pulse is ended, the first transponder 12 detects the end of question pulses and initializes the response having a designated period. When a signal from the second transponder 12a is detected by the first transponder 12, the period of response by the first transponder 12 is changed. The period of the response received by the interrogator is analyzed to judge whether both of the first and second transponders 12, 12a are near the interrogator or not.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は一般的には隣接するトラ
ンスポンダを検出するための方法および装置に関する。
FIELD OF THE INVENTION This invention relates generally to methods and apparatus for detecting adjacent transponders.

【0002】[0002]

【従来技術】本発明の好ましい実施例は、複数のトラン
スポンダからの応答信号の期間を測定することにより、
隣接するトランスポンダの存在を検出するものである。
米国特許第5,053,774 号および特許出願第07/981,635号
(いずれもジョセフ・H・シューマン(Josef H. Schue
rmann )によりテキサスインスツルメント社に譲渡され
ている)に記載の実施例では、RF質問パルスへの通常
の応答期間は、約20msで、この間にトランスポンダ
は通常128ビットの応答メッセージを発生するように
作動できる。この20msの期間後、トランスポンダの
出力はスケルチされる。応答信号のスケルチ化はバース
トのエンド部(励振信号が終了したとき)によりトリガ
ーされるトランスポンダのタイマーによって実行され
る。このタイマーは、128(ビット)までカウントア
ップし、その後トランスポンダの充電コンデンサを放電
する。
BACKGROUND OF THE INVENTION The preferred embodiment of the present invention provides for measuring the duration of response signals from multiple transponders.
It detects the presence of adjacent transponders.
US Patent No. 5,053,774 and Patent Application No. 07 / 981,635 (both Joseph H. Schue
(assigned to Texas Instruments Incorporated by rmann)), a typical response period to an RF interrogation pulse is about 20 ms during which the transponder typically generates a 128-bit response message. Can operate After this 20 ms period, the transponder output is squelched. The squelching of the response signal is performed by the transponder timer triggered by the end of the burst (when the excitation signal ends). This timer counts up to 128 (bits) and then discharges the transponder charging capacitor.

【0003】[0003]

【発明が解決しようとする課題】デバイスまたは装置が
設けられた対象を、所定位置にてその存在に関し、非接
触状態で、かつ所定距離離間して識別または検出を可能
とする、デバイスまたは装置に対する要望は大きい。更
に2つ以上のトランスポンダが互いに隣接しているかど
うかを判別できるようする別の要望もある。
A device or an apparatus which can identify or detect an object provided with the device or the apparatus at a predetermined position in a non-contact state and at a predetermined distance from each other. The demand is great. There is also another need to be able to determine if two or more transponders are adjacent to each other.

【0004】[0004]

【課題を解決するための手段】本発明は、2つ以上のト
ランスポンダが隣接しているかどうかを判別するよう、
隣接するトランスポンダ間の結合を利用する最初のもの
である。2つのトランスポンダが隣接していると、双方
がチャージアップされ、RF質問パルスに別々に応答す
る。従って一方のトランスポンダが応答信号を送り、他
方のトランスポンダはこの信号電界内に入る。この放射
信号は他方のトランスポンダの共振回路で維持されてい
る振動と干渉する。このクロス結合した応答の干渉はト
ランスポンダの各々の共振回路でビートを生じさせる。
このビート現象は同調がずれている楽器を同調する際に
音楽家が聴く現象に類似している。楽器の周波数が異な
っていると、協働的干渉(音響信号の位相が合ってお
り、音の強度が増す)および破壊的干渉(音響信号の位
相が180度ずれ、音の強度が低下する)の、時間と共
に変化するパターンを聴くことができる。このような、
時間と共に変化するパターンはビートと称されている。
The present invention provides for determining if two or more transponders are adjacent.
It is the first to utilize the coupling between adjacent transponders. When two transponders are adjacent, they are both charged up and respond to RF interrogation pulses separately. Thus, one transponder sends a response signal and the other transponder enters this signal field. This radiation signal interferes with the vibrations maintained in the resonant circuit of the other transponder. The interference of this cross-coupled response causes a beat in each resonant circuit of the transponder.
This beat phenomenon is similar to the phenomenon that musicians hear when tuning an out-of-tune instrument. When the frequencies of the musical instruments are different, cooperative interference (the acoustic signals are in phase with each other, the sound intensity increases) and destructive interference (the acoustic signals are 180 degrees out of phase, and the sound intensity decreases). You can hear patterns that change over time. like this,
A pattern that changes with time is called a beat.

【0005】このようなビート効果は双方のトランスポ
ンダで生じ得る。破壊的干渉の期間はいずれのトランス
ポンダにもバーストのエンド部効果を刺激し、タイマー
を繰り返しリセットさせる(バーストのエンド部により
タイマーをリセットするようになっているからであ
る)。タイマーのリセットによりデータ信号を送信する
ためのロジックおよびトランスポンダに対する新しい1
28msのウィンドーがオープンする。従って、トラン
スポンダの放電機能は、このビート効果により繰り返し
無効にされ、トランスポンダは充電コンデンサが完全に
放電するまで送信する。
Such a beat effect can occur in both transponders. During the period of destructive interference, both transponders stimulate the end effect of the burst and cause the timer to be reset repeatedly (because the end of the burst resets the timer). New one for logic and transponder to send data signal by resetting timer
The 28ms window opens. Therefore, the discharging function of the transponder is repeatedly disabled by this beat effect, and the transponder transmits until the charging capacitor is completely discharged.

【0006】好ましい実施例のトランスポンダと他のト
ランスポンダ、例えば本発明の出願人以外のメーカーに
より製造されたトランスポンダとの間でもビート効果が
生じる。他のタイプのトランスポンダとの干渉は共振回
路でビートを生じさせ、タイマーを繰り返しリセットさ
せる。
A beat effect also occurs between the transponder of the preferred embodiment and other transponders, such as those manufactured by manufacturers other than the applicant of the present invention. Interference with other types of transponders causes a beat in the resonant circuit, causing the timer to reset repeatedly.

【0007】[0007]

【実施例】図1を参照すると、説明すべきトランスポン
ダ装置は、質問器10とトランスポンダ12とを含む。
質問器10は、オペレータの手で保持され、キー14を
押すとRF質問パルスを送信するように製造することが
好ましい。この質問器10は、RF信号を受信し、信号
に含まれる情報を検出できる。トランスポンダ12から
はRF信号が送信され、トランスポンダ12は、本実施
例では、好ましくは質問パルスと同一周波数を有するR
F信号を戻すことにより、RF質問パルスの送信に応答
するようになっている。RF信号は周波数シフトキーイ
ング(FSK)変調を使用して、トランスポンダ12に
よりデータ変調される。質問器10には固定ユニットと
して製造されたベースユニット16が連動している。質
問器10とトランスポンダ12とベースユニット16の
機能およびそれらの相互作用については、後により詳細
に説明する。まず、これらユニットの構成について説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENT Referring to FIG. 1, the transponder device to be described comprises an interrogator 10 and a transponder 12.
The interrogator 10 is preferably held by the operator's hand and manufactured to transmit an RF interrogation pulse when the key 14 is pressed. The interrogator 10 can receive the RF signal and detect the information contained in the signal. An RF signal is transmitted from the transponder 12, which transponder 12 in this embodiment preferably has the same frequency as the interrogation pulse R.
It is adapted to respond to the transmission of the RF interrogation pulse by returning the F signal. The RF signal is data modulated by the transponder 12 using frequency shift keying (FSK) modulation. A base unit 16 manufactured as a fixed unit is linked to the interrogator 10. The functions of interrogator 10, transponder 12 and base unit 16 and their interaction will be described in more detail later. First, the configuration of these units will be described.

【0008】質問器10は、機能シーケンスの制御を行
うマイクロプロセッサ18を中央制御ユニットとして含
む。RF発振器20は、マイクロプロセッサ18の出力
端22における信号により、作動状態にセットされると
すぐにRF発振信号を発生する。このRF発振器20の
出力信号はスイッチ24およびアンプ26を介するか、
またはスイッチ28およびアンプ30を介して、カップ
リング(結合)コイル32へ供給できる。スイッチ24
および28は、マイクロプロセッサの出力端34および
36で発生される信号を補助にして、マイクロプロセッ
サによりそれぞれ制御される。カップリングコイル32
にはコイル38とコンデンサ40とから成る共振回路の
コイル38が結合されている。コイル38およびコンデ
ンサ40にスイッチ42によりブリッジ接続できる抵抗
器44が直列となっており、抵抗器44とアースとの間
に別のスイッチ46が設けられている。スイッチ42お
よび46はマイクロプロセッサにより制御され、マイク
ロプロセッサはその出力端48および50に対応する制
御信号を発生する。スイッチ46が閉じていると、コイ
ル38およびコンデンサ40から成る共振回路は、並列
共振回路として作動するが、一方、スイッチ46が開い
ていると、この共振回路は直列共振回路として作動す
る。コイル38は、送受信コイルとして作動し、このコ
イルは発振器20によりこのコイルに供給されるRF質
問パルスを送信すると共に、トランスポンダ12により
送り返されたRF信号を受信する。
The interrogator 10 includes as a central control unit a microprocessor 18 which controls the functional sequences. The RF oscillator 20 produces an RF oscillating signal as soon as it is set to the active state by the signal at the output 22 of the microprocessor 18. The output signal of the RF oscillator 20 passes through the switch 24 and the amplifier 26,
Alternatively, it can be supplied to the coupling coil 32 via the switch 28 and the amplifier 30. Switch 24
And 28 are respectively controlled by the microprocessor with the aid of signals generated at the outputs 34 and 36 of the microprocessor. Coupling coil 32
A coil 38 of a resonance circuit including a coil 38 and a capacitor 40 is coupled to the. A resistor 44 that can be bridge-connected by a switch 42 is connected in series to the coil 38 and the capacitor 40, and another switch 46 is provided between the resistor 44 and ground. Switches 42 and 46 are controlled by a microprocessor which produces control signals corresponding to its outputs 48 and 50. When switch 46 is closed, the resonant circuit consisting of coil 38 and capacitor 40 acts as a parallel resonant circuit, while when switch 46 is open it acts as a series resonant circuit. Coil 38 acts as a transmit and receive coil, which transmits the RF interrogation pulse supplied to it by oscillator 20 and which receives the RF signal sent back by transponder 12.

【0009】共振回路により受信されたRF信号は、受
信RF信号を増幅し、パルス成形のためこれら信号を制
限するようになっている2つのアンプ52、54へ供給
される。これらアンプには必要な受信感度を保証する並
列共振回路56が接続されている。アンプ54の出力端
はクロック発生器48に接続されており、クロック発生
器は供給された信号からクロック信号を発生すると共に
このクロック信号をマイクロプロセッサ18の入力端6
0へ供給する。
The RF signal received by the resonant circuit is fed to two amplifiers 52, 54 adapted to amplify the received RF signal and limit these signals for pulse shaping. A parallel resonance circuit 56 that guarantees the required reception sensitivity is connected to these amplifiers. The output terminal of the amplifier 54 is connected to the clock generator 48, which generates a clock signal from the supplied signal and which outputs the clock signal to the input terminal 6 of the microprocessor 18.
Supply to 0.

【0010】更に、アンプ54の出力信号は、復調器6
2へ供給され、復調器62はこれに印加された信号を復
調すると共に、この復調信号をマイクロプロセッサ18
の入力端64に供給する。
Further, the output signal of the amplifier 54 is the demodulator 6
2 and the demodulator 62 demodulates the signal applied to it and the demodulated signal to the microprocessor 18
To the input terminal 64 of the.

【0011】受信されたRF信号内に含まれる情報は、
復調器62で復調された後、マイクロプロセッサ18を
介してランダムアクセスメモリ66へ供給され、この情
報はメモリ66に記憶できる。マイクロプロセッサ18
とランダムアクセスメモリ66との間には、双方向性接
続回路68が配置されており、この回路はマイクロプロ
セッサ18からランダムアクセスメモリ66への情報の
入力および逆方向への情報の転送も可能にしている。ラ
ンダムアクセスメモリ66に記憶される情報は、ジャッ
ク70にて取り出すことができる。
The information contained in the received RF signal is
After demodulation by demodulator 62, it is provided via microprocessor 18 to random access memory 66, which can store this information. Microprocessor 18
A bidirectional connection circuit 68 is disposed between the random access memory 66 and the random access memory 66, and this circuit also enables input of information from the microprocessor 18 to the random access memory 66 and transfer of information in the reverse direction. ing. The information stored in the random access memory 66 can be retrieved by the jack 70.

【0012】マイクロプロセッサ18により信号が供給
されるディスプレイユニット72は、オペレータが受信
RF信号に含まれるデータを見ることができるようにし
ている。質問器10はポータブル装置であるので、電源
として再充電可能なバッテリー74が設けられている。
バッテリー74の出力電圧はスイッチ76を閉じた後、
質問器10内の所定チップのうちの「+」と表示された
ターミナルに供給される。しかしながらこの供給電圧は
マイクロプロセッサ18により制御される別個のスイッ
チ78を介して2つのアンプ52、54、クロック発生
器58および復調器62へ供給される。
The display unit 72, which is signaled by the microprocessor 18, allows the operator to view the data contained in the received RF signal. Since the interrogator 10 is a portable device, a rechargeable battery 74 is provided as a power source.
After the switch 76 is closed, the output voltage of the battery 74 is
It is supplied to the terminal labeled "+" among the predetermined chips in the interrogator 10. However, this supply voltage is supplied to the two amplifiers 52, 54, the clock generator 58 and the demodulator 62 via a separate switch 78 controlled by the microprocessor 18.

【0013】バッテリー74はコイル80内で誘導さ
れ、整流器82内で整流され、コンデンサ84により平
滑化された電圧によって充電できる。この電圧はベース
ユニット16内のコイル112を介してコイル80内で
誘導されることが好ましい。充電センサー86はコイル
18内で充電電圧が誘導されたこと、すなわちバッテリ
ー74の充電作業が行われていることを検出し、次にマ
イクロプロセッサ18の入力端88は対応するメッセー
ジ信号を発生する。
The battery 74 can be charged with a voltage induced in the coil 80, rectified in the rectifier 82 and smoothed by the capacitor 84. This voltage is preferably induced in coil 80 via coil 112 in base unit 16. The charging sensor 86 detects that a charging voltage has been induced in the coil 18, that is to say that the battery 74 is being charged, and the input 88 of the microprocessor 18 then generates a corresponding message signal.

【0014】マイクロプロセッサ18の出力端92から
の信号により制御される別のスイッチ90は、閉状態に
おいてアンプ94を介しカップリングコイル96へRF
発振器20の出力信号を供給できる。スイッチ90は一
般にトランスポンダ12との間でのデータ転送を初期化
するよう、トランスポンダ12のRF質問パルスの送信
を附勢するのに用いられる。。
Another switch 90, controlled by a signal from the output 92 of the microprocessor 18, RF's to the coupling coil 96 via the amplifier 94 in the closed state.
The output signal of the oscillator 20 can be supplied. The switch 90 is generally used to energize the transponder 12 to transmit RF interrogation pulses to initiate data transfer to and from the transponder 12. .

【0015】RF発振器20は変調器98により変調で
きる。この目的に必要な変調信号はマイクロプロセッサ
18によりスイッチ100を介して変調器98へ供給で
き、スイッチ100はマイクロプロセッサの出力端10
2からの信号により制御される。マイクロプロセッサ1
8からの変調信号は、カップリングコイル104に対し
てスイッチ100も閉じている際に供給される。
The RF oscillator 20 can be modulated by a modulator 98. The modulation signal required for this purpose can be provided by the microprocessor 18 via the switch 100 to the modulator 98, which is connected to the output 10 of the microprocessor.
It is controlled by the signal from 2. Microprocessor 1
The modulation signal from 8 is supplied to the coupling coil 104 when the switch 100 is also closed.

【0016】図1にも示されているベースユニット16
は、固定ユニットであり、この固定ユニットはジャック
106を介して主電源ネットワークに接続されている。
電源108では充電電圧発生器110のための作動電圧
が発生され、その発生器の出力信号はコイル112に供
給される。電源108と充電電圧発生器110との間に
はスイッチ114が挿入されており、質問器10がベー
スユニット16に設置される時はいつも、スイッチ11
4は閉じられる。このスイッチは質問器10の境界線に
設けられた一種の作動ボタン116として図1に示され
ている。質問器10をベースユニット16に設置する
と、コイル112と80とがトランスの一次巻線および
二次巻線のように協働するように、コイル112および
80はベースユニットおよび質問器10内に空間的に配
置されている。このように、バッテリー74は、必要な
場合に非接触状態で充電できる。質問器10内のコイル
96および104は、質問器10をベースユニット16
に設置した場合、コイル118に空間的に極めて接近す
るように配置されている。このように一方のコイル96
およびコイル104と他方のコイル118との間で、非
接触状態での信号の伝送が可能である。復調器120は
コイル118から生じた信号を復調するように働く。
The base unit 16 also shown in FIG.
Is a fixed unit, which is connected to the mains power network via a jack 106.
The power supply 108 generates an operating voltage for the charging voltage generator 110, and the output signal of the generator is supplied to the coil 112. A switch 114 is inserted between the power supply 108 and the charging voltage generator 110, and the switch 11 is installed whenever the interrogator 10 is installed in the base unit 16.
4 is closed. This switch is shown in FIG. 1 as a type of activation button 116 located at the border of the interrogator 10. When the interrogator 10 is installed in the base unit 16, the coils 112 and 80 are spaced within the base unit and the interrogator 10 such that the coils 112 and 80 cooperate like primary and secondary windings of a transformer. It is arranged in a way. In this way, the battery 74 can be contactlessly charged when needed. The coils 96 and 104 in the interrogator 10 connect the interrogator 10 to the base unit 16
When it is installed in the above position, it is arranged so as to be extremely close to the coil 118 in space. Thus one coil 96
Further, a signal can be transmitted in a non-contact state between the coil 104 and the other coil 118. Demodulator 120 serves to demodulate the signal produced by coil 118.

【0017】図2に示される好ましい実施例のトランス
ポンダ12はRF質問パルスを受信するための、コイル
132およびコンデンサ134を有する並列共振回路1
30を含む。並列共振回路130にはエネルギー蓄積器
として作動するコンデンサ136が接続されている。更
に、並列共振回路130はRFバス138にも接続され
ている。この共振回路130は当業者に周知のように、
受信機兼送信機として働く。クロック再生回路はRFバ
ス138からのRF信号を受信し、ほぼ正方形の波形を
有するクロック信号139を再生する。RFバス138
に接続されたバーストエンド部検出器142は、RFバ
ス138におけるRFキャリアのパワーレベルをモニタ
する機能を有する。かかるRFキャリアは質問器10か
らのRF質問パルスを受信すると、RFバス138に発
生する。バーストエンド部検出器142は、RFバス1
38におけるRFキャリアのパワーレベルが所定スレッ
ショルド値よりも低下するとすぐに、その出力端に所定
値のRFスレッショルド信号を発生する。このRFキャ
リアはダイオード144をRFバス138に接続するこ
とにより整流され、その結果コンデンサ136が充電さ
れる。このコンデンサ136に蓄積されるエネルギーは
RF質問パルスに含まれるエネルギーに比例する。従っ
て、RF質問パルスを受信した後にコンデンサ136か
らDC電圧を取り出すことができる。コンデンサ136
に接続されたツェナーダイオード146の機能は、タッ
プより取り出しできるDC電圧が、実際の構成、例えば
集積回路内のダイオード146のツェナー電圧で決まる
値を越えないように保証することにあり、ツェナーダイ
オード146の機能は電圧を制限するため、当業者に周
知の多数の回路によって達成できる。ツェナーダイオー
ド146は、RFバス138上の電圧が過度に大きくな
らないように、同様な機能を奏する。最初、トランスポ
ンダ12の質問がなされる際、質問器10はトランスポ
ンダ12の充電のため、トランスポンダにRF信号を送
る。この作動を充電フェーズと称す。
The preferred embodiment transponder 12 shown in FIG. 2 includes a parallel resonant circuit 1 having a coil 132 and a capacitor 134 for receiving RF interrogation pulses.
30. A capacitor 136 that operates as an energy storage device is connected to the parallel resonant circuit 130. Further, the parallel resonant circuit 130 is also connected to the RF bus 138. This resonant circuit 130 is well known to those skilled in the art,
Works as both receiver and transmitter. The clock recovery circuit receives the RF signal from the RF bus 138 and recovers the clock signal 139 having a substantially square waveform. RF bus 138
The burst end portion detector 142 connected to has a function of monitoring the power level of the RF carrier on the RF bus 138. Upon receiving the RF interrogation pulse from interrogator 10, such RF carrier is generated on RF bus 138. The burst end part detector 142 is connected to the RF bus 1
As soon as the power level of the RF carrier at 38 drops below a predetermined threshold value, it produces an RF threshold signal of a predetermined value at its output. This RF carrier is rectified by connecting diode 144 to RF bus 138, resulting in charging capacitor 136. The energy stored in this capacitor 136 is proportional to the energy contained in the RF interrogation pulse. Therefore, the DC voltage can be extracted from the capacitor 136 after receiving the RF interrogation pulse. Capacitor 136
The function of the Zener diode 146 connected to is to ensure that the DC voltage that can be taken out from the tap does not exceed the value determined by the actual configuration, for example, the Zener voltage of the diode 146 in the integrated circuit. The function of is voltage limiting and can be accomplished by a number of circuits well known to those skilled in the art. Zener diode 146 performs a similar function to prevent the voltage on RF bus 138 from becoming too large. First, when the transponder 12 is queried, the interrogator 10 sends an RF signal to the transponder to charge the transponder 12. This operation is called a charging phase.

【0018】パワーオンリセット(PORと称するが、
図示せず)回路は、スタート検出回路154にPOR信
号を送る。このPOR信号は、Vccレベルをモニタ
し、Vccレベルが所定のDCスレッショルドよりも低
いレベルから所定のDCスレッショルドよりも高いレベ
ルまで上昇すると、起動される。一般にこのPOR信号
は、トランスポンダの充電フェーズ内で発生する。PO
R回路は当業者に周知であり、回路を既知のステートに
初期化できるよう、「ステートマシン」として知られて
いる、ほとんどすべてのクラスの回路で共通に用いられ
ている。スタート検出回路154は、POR信号を受信
すると、バースト検出回路142の端部の出力端150
をモニタする。出力端150ではバースト信号のエンド
部(EOB)が発生される。肯定的なステートのパワー
オンリセット信号の後に肯定的なステートのEOBが検
出されると、スタート検出回路154はスイッチ156
を介してクロック再生回路140にパワーを送るように
切り替える。クロック再生回路140は共振回路130
からの信号をクリーンアップし、再生RFクロックを発
生することが好ましい。再生RFクロックは矩形波であ
ることが好ましい。スタート検出回路154の出力信号
は、その後のPORが受信されるまで正の値のままであ
る。クロック再生器140を除くトランスポンダのうち
のすべての部品には、連続してVccが供給されている
が、低パワーCMOS技術を利用することにより、非作
動状態(すなわちクロック再生器140が作動していな
い状態)の時、無視できる量のパワーしか消費しないこ
とが好ましい。
Power-on reset (referred to as POR,
The circuit (not shown) sends a POR signal to the start detection circuit 154. The POR signal monitors the Vcc level and is activated when the Vcc level rises from a level below the predetermined DC threshold to a level above the predetermined DC threshold. Generally, this POR signal occurs within the charging phase of the transponder. PO
R circuits are well known to those skilled in the art and are commonly used in almost all classes of circuits known as "state machines" so that they can be initialized to a known state. When the start detection circuit 154 receives the POR signal, the output end 150 of the end of the burst detection circuit 142 is received.
To monitor. At the output terminal 150, the end portion (EOB) of the burst signal is generated. When the positive state EOB is detected after the positive state power-on reset signal, the start detection circuit 154 switches the switch 156.
The power is switched to the clock recovery circuit 140 via the. The clock recovery circuit 140 is the resonance circuit 130.
It is preferred to clean up the signal from and generate the recovered RF clock. The reproduced RF clock is preferably a rectangular wave. The output signal of start detect circuit 154 remains positive until a subsequent POR is received. All components of the transponder except the clock regenerator 140 are continuously supplied with Vcc, but by utilizing low power CMOS technology, they are inactive (ie the clock regenerator 140 is active). It is preferable to consume only a negligible amount of power when there is no power).

【0019】図2を参照すると、分周器158はクロッ
ク信号139を受け、その周波数を8分する。プラック
(pluck)回路192は、分周器158から受信さ
れる分周されたクロック信号によりトリガーを引かれる
ごとに短いパルスを送ることが好ましい。このプラック
回路192は、電界効果トランジスタすなわちFET1
90を瞬間的に導通状態にし、共振回路が充電コンデン
サ136からの電気エネルギーを得るように、RFバス
138を介して共振回路130とアースとの間に導通路
を形成することにより、共振回路130の振動を維持す
る。このプラック回路192は、ギターの弦をトラッキ
ング操作することにより、ギターの弦の振動を維持する
ように、共振回路130の振動を維持することを記述す
るため、比喩的に名称を決めたものである。このプラッ
キング(plucking)操作が一時的にRFバス1
38上の電圧をスレッショルドよりも低く低下し、バー
スト検出回路の端部142のトリガーを引き、この回路
を附勢するには、パルスの幅は、FET190の所定の
チャンネル抵抗に対して充分ではない。第2分周器16
0は分周器160の出力端におけるクロック周波数を元
のクロック周波数の16分の1にするよう、クロック信
号139の周波数を更に2分する。
Referring to FIG. 2, frequency divider 158 receives clock signal 139 and divides its frequency by eight. The pluck circuit 192 preferably sends a short pulse each time it is triggered by the divided clock signal received from the divider 158. This pluck circuit 192 is a field effect transistor or FET1.
The resonance circuit 130 is formed by forming a conduction path between the resonance circuit 130 and the ground via the RF bus 138 so that the resonance circuit 90 instantaneously becomes conductive and the resonance circuit obtains the electric energy from the charging capacitor 136. Maintain the vibration of. The pluck circuit 192 is metaphorically named because it describes that the resonance circuit 130 is vibrated in the same manner as the guitar string is vibrated by tracking the guitar string. is there. This plucking operation is temporarily performed on the RF bus 1.
The width of the pulse is not sufficient for a given channel resistance of FET 190 to drop the voltage on 38 below the threshold and trigger the end 142 of the burst detection circuit to energize this circuit. . 2nd frequency divider 16
A value of 0 further divides the frequency of the clock signal 139 into two so that the clock frequency at the output end of the frequency divider 160 becomes 1/16 of the original clock frequency.

【0020】次に図2を更に参照し、好ましい実施例の
読み出し回路について説明する。第2分周器160の出
力端には、出力シフトレジスター172のシフトクロッ
ク入力信号が入力され、データを元のクロック周波数の
16分の1の周波数でこのレジスター172を通過させ
る。出力シフトレジスター172は、スタート部検出回
路154の出力端からの「ロード」信号をそのシフト/
ロード入力端174で受信すると、データバス220を
介しメモリ168または他のソースからの並列ロードを
受ける。出力シフトレジスター172のこのローディン
グの後に、スタート部検出回路154からの信号は、正
となるので、レジスター172のシフト/ロード入力端
174でシフト信号が受信される。このシフト信号が正
である間、データはシフトクロック入力端176で受信
されるクロック信号により、元のクロック周波数の16
分の1で出力シフトレジスターを通過するようにシフト
される。図に示すように、データはデータ通路182を
介し出力シフトレジスター172を通って再循環し、デ
ータ通路182を介してFETすなわち変調器200の
ゲートに信号を送る。出力シフトレジスターのデータ
は、所定時間(プリビット時間,pre−bit−ti
me)の間、低レベルであることが好ましく、内部にロ
ードされたデータに応じて高レベルまたは低レベルとな
る。本実施例では、このプリビット時間は、質問器の受
信コイル38がパワーバーストオーバーロード(pow
er burst overload)(充電フェー
ズ)から回復できるように使用され、下記に述べるよう
に、読み出し機能と書き込み機能とを分けるのに使用さ
れる。出力シフトレジスター172の出力信号が低レベ
ルの間は、FET200は導通状態にはない。出力シフ
トレジスター172の出力が高い間は、FET200は
導通状態であり、よってコンデンサ198は共振回路1
32に接続され、その共振周波数を低下する。本質的
に、FET200は出力シフトレジスター172の制御
下にあるスイッチとして作動し、コンデンサ198を接
続したり、接続されない状態のままにしたりして、共振
回路130の周波数を変調する。このように、FET2
00に印加されたデータに応答して、共振回路130の
共振周波数、すなわちキャリア周波数の周波数変調が行
われる。共振回路130の元の共振周波数が1ビット期
間にわたって維持されると、低レベルすなわちゼロ信号
が表示され、コンデンサ198と平行な元の共振回路1
30の並列な新しい共振周波数が1ビット期間内で生じ
る際は、高レベルすなわち「1」信号が表示される。
The read circuit of the preferred embodiment will now be described with further reference to FIG. The shift clock input signal of the output shift register 172 is input to the output terminal of the second frequency divider 160, and data is passed through this register 172 at a frequency 1/16 of the original clock frequency. The output shift register 172 shifts / loads the “load” signal from the output end of the start section detection circuit 154.
Upon receipt at load input 174, it receives a parallel load from memory 168 or other source via data bus 220. After this loading of the output shift register 172, the signal from the start detection circuit 154 will be positive so that the shift signal is received at the shift / load input 174 of the register 172. While this shift signal is positive, the data is clocked at the shift clock input 176 by 16 clocks of the original clock frequency.
It is shifted one-half through the output shift register. As shown, the data is recirculated through the output shift register 172 through the data path 182 and sends a signal through the data path 182 to the FET or gate of the modulator 200. The data of the output shift register has a predetermined time (pre-bit time, pre-bit-ti
During me), it is preferably low, and either high or low depending on the data loaded internally. In this embodiment, during this pre-bit time, the receiver coil 38 of the interrogator is powered by the power burst overload (pow).
er burst overload (charging phase) and is used to separate read and write functions, as described below. The FET 200 is not conducting while the output signal of the output shift register 172 is low. While the output of the output shift register 172 is high, the FET 200 is in the conductive state, so that the capacitor 198 is connected to the resonance circuit 1.
32 to reduce its resonance frequency. In essence, FET 200 operates as a switch under the control of output shift register 172, connecting capacitor 198 or leaving it unconnected to modulate the frequency of resonant circuit 130. In this way, FET2
In response to the data applied to 00, frequency modulation of the resonance frequency of the resonance circuit 130, that is, the carrier frequency is performed. When the original resonant frequency of the resonant circuit 130 is maintained for 1 bit period, a low level or zero signal is displayed and the original resonant circuit 1 in parallel with the capacitor 198.
When 30 parallel new resonant frequencies occur within one bit period, a high level or "1" signal is displayed.

【0021】次に、更に図2を参照して、放電論理回路
の作動について説明する。タイマー184は、入力端1
86で分周器160の出力信号を受信し、クロック信号
の周波数を128分の他のいくつかに分周する。好まし
いデータ伝送ビット長は128であるので、タイマー8
4の分周比は、本例では、128分のいくつかである。
このビット長を変える場合、タイマー184の分周比は
これに対応して変えることが好ましい。ダイオード21
0は、タイマー184から、電界効果トランジスタ、す
なわちFET216のゲート上の電荷を既知の期間中維
持するコンデンサ212と抵抗器214との並列RC回
路への、単方向電流を維持する。コンデンサ212は、
ダイオード210を介してタイマー184により充電で
きるが、抵抗器214を介して放電しなければならな
い。FET216のゲートが抵抗器214とコンデンサ
216との並列回路により、スレッショルド電圧よりも
高く維持されていると、FET216は充電コンデンサ
136に対しアースへの低インピーダンス放電路を形成
するように働く。このように、トランスポンダ12から
質問器10への全データフレーム(本例では128ビッ
ト(読み出しフェーズ))が送信された後に、トランス
ポンダ12内の残留エネルギーが充電コンデンサ136
を横断する短絡回路によって除かれる。このような動作
により、トランスポンダは次の充電フェーズ中に正しく
初期化され、その後の充電がブロックできるよう、不
定、すなわち正しくない状態に留まらないように保証で
きる。更にこの機能により、質問器10のフィールド内
の各トランスポンダ12は同一の起動条件を有する。
Next, referring to FIG. 2, the operation of the discharge logic circuit will be described. The timer 184 has an input terminal 1
At 86, the output signal of divider 160 is received and the frequency of the clock signal is divided into some other 128 minutes. Since the preferable data transmission bit length is 128, the timer 8
The division ratio of 4 is some 128 minutes in this example.
When changing the bit length, it is preferable to change the frequency division ratio of the timer 184 correspondingly. Diode 21
0 maintains a unidirectional current from the timer 184 to the parallel RC circuit of the field effect transistor, ie, the capacitor 212 and the resistor 214, which maintains the charge on the gate of the FET 216 for a known period. The capacitor 212 is
It can be charged by timer 184 via diode 210, but must be discharged via resistor 214. When the gate of FET 216 is maintained above the threshold voltage by the parallel circuit of resistor 214 and capacitor 216, FET 216 acts to provide a low impedance discharge path to ground for charging capacitor 136. In this way, after the entire data frame (128 bits (reading phase) in this example) is transmitted from the transponder 12 to the interrogator 10, the residual energy in the transponder 12 is changed to the charging capacitor 136.
Excluded by a short circuit across. Such an operation ensures that the transponder is properly initialized during the next charging phase and does not remain indefinite, i.e. incorrect, so that subsequent charging can be blocked. Furthermore, due to this function, each transponder 12 in the field of the interrogator 10 has the same activation condition.

【0022】次に、図2に示したトランスポンダ12の
回路を更に参照して、トランスポンダ12にデータを書
き込みできる回路(書き込み機能)について説明する。
本発明の好ましい実施例では、質問器10は図4に示す
ようなRF質問パルスをパルスポーズ変調(pulse
pause wodulation,PPM)でき
る。この信号は、RSバス138上で表示される。当業
者に周知のように、パルスポーズ変調システムはキャリ
ア波(搬送波)を交互に附勢し、除勢することにより作
動する。キャリアが除勢されている期間中は、バースト
エンド部検出器142はRFエネルギーの低下を検出
し、附勢される。スタート部検出回路154がPOR信
号により起動可能とされた後、スタート部検出回路15
4はスタートビット(図4参照)により生じた第1EO
B信号により起動される。後述するように、各データビ
ットステータス(data bit status)は
キャリア波の位相のずれの有無によって伝送されるの
で、この好ましい実施例ではスタートビットを用いる
が、スタートビットを伝送する必要のない別の実施例も
可能である。位相のずれとして知られるキャリアが附勢
されている期間は、読み出しフェーズのプリビット時間
よりも短い。位相がずれている間は出力シフトレジスタ
ー172は、シフトし始めるので、本実施例ではこの特
定の条件を用いる。しかしながら、プリビット時間は位
相ずれ時間よりも長いので、出力シフトレジスターはい
ずれもシフトできず、ゼロをシフトするので、実際にF
ET198は、附勢も反転もされずにキャリア138の
望ましくない変調は起きない。キャリアが復帰する際に
EOB信号が除勢される。EOB信号の附勢および除勢
により、EOB信号の切り替えにかかわらず、スタート
部検出回路154は、新しいPOR信号が受信されるま
で出力をアクティブに維持するので、スイッチ156を
介してクロック再生回路140への給電を維持する。
Next, a circuit (writing function) capable of writing data to the transponder 12 will be described with further reference to the circuit of the transponder 12 shown in FIG.
In the preferred embodiment of the invention, the interrogator 10 pulse pauses the RF interrogation pulse as shown in FIG.
pause podulation (PPM). This signal is displayed on the RS bus 138. As is well known to those skilled in the art, pulse-pause modulation systems operate by alternately activating and deactivating carrier waves. During the period when the carrier is deenergized, the burst end detector 142 detects the drop in RF energy and is energized. After the start part detection circuit 154 is activated by the POR signal, the start part detection circuit 15
4 is the first EO generated by the start bit (see FIG. 4)
It is activated by the B signal. As will be described later, since each data bit status is transmitted depending on the presence or absence of phase shift of the carrier wave, the start bit is used in this preferred embodiment, but another start bit is not required to be transmitted. Examples are also possible. The period during which the carriers are energized, known as the phase shift, is shorter than the pre-bit time of the read phase. Since the output shift register 172 starts shifting while the phases are out of phase, this specific condition is used in this embodiment. However, since the pre-bit time is longer than the phase shift time, none of the output shift registers can shift, and they shift zero, so that F is actually
The ET 198 is neither energized nor inverted and no unwanted modulation of the carrier 138 occurs. The EOB signal is de-energized when the carrier returns. By activating and deactivating the EOB signal, the start detection circuit 154 keeps the output active until a new POR signal is received, regardless of the switching of the EOB signal, so that the clock recovery circuit 140 is switched through the switch 156. To keep the power supply to.

【0023】第4分周器162が設けられているが、こ
の分周器は第2分周器160からのクロック信号を受
け、クロック信号を再び16分の1に分周し、入力シフ
トレジスター228のクロック入力端227に入力クロ
ック信号を供給するようになっている。好ましい実施例
では、書き込みデータの割合は共振周波数、すなわち受
信クロック周波数の265分の1である。データが安定
している間、入力シフトレジスター228内にデータを
シフトするような措置を講じなければならない。これは
次のようにして保証できる。第4分周器162は、AN
Dゲート155を介してスタート部検出回路154によ
り附勢される。バーストエンド部検出回路142により
受信される各連続するゼロビット、すなわち低ビット
は、バースト検出回路の出力端150を正にする。この
正の信号はANDゲート155の負論理入力端で受信さ
れる。この負論理入力端は当業者に周知のようにAND
ゲート155の入力端における丸表示で表示されてい
る。AND機能の定義によりANDゲート155の出力
信号は負にされるので、第4分周器162はクリアさ
れ、入力クロックは入力データに同期化される。
A fourth frequency divider 162 is provided. The frequency divider receives the clock signal from the second frequency divider 160, divides the clock signal again into 1/16, and inputs it to the input shift register. An input clock signal is supplied to the clock input terminal 227 of 228. In the preferred embodiment, the percentage of write data is at the resonant frequency, or 1/265 of the receive clock frequency. Steps must be taken to shift the data into the input shift register 228 while the data is stable. This can be guaranteed as follows. The fourth frequency divider 162 is AN
It is energized by the start detection circuit 154 via the D gate 155. Each successive zero bit, or low bit, received by the burst end detection circuit 142 drives the burst detection circuit output 150 positive. This positive signal is received at the negative logic input of AND gate 155. This negative logic input terminal is ANDed as well known to those skilled in the art.
It is displayed as a circle at the input end of the gate 155. Since the output signal of the AND gate 155 is made negative by the definition of the AND function, the fourth frequency divider 162 is cleared and the input clock is synchronized with the input data.

【0024】エンド部検出回路234は、入力シフトレ
ジスター228にあるビットの組み合わせが入ると、デ
ータフレームのエンド部を検出し、先にコマンドレコー
ダ230によりプログラミングコマンドが受信されてい
る場合、プログラミングロジック232を附勢する。こ
のデータは次に並列データバス220を介して入力シフ
トレジスター228からメモリ168または他のメモリ
へ転送される。データを転送するメモリは、電気的に消
去可能なプログラマブルリードオンリーメモリ(EEP
ROM)であることが好ましい。
The end detection circuit 234 detects the end of the data frame when a bit combination in the input shift register 228 is received, and if the programming command has been received by the command recorder 230, the programming logic 232 is detected. Energize. This data is then transferred from input shift register 228 to memory 168 or other memory via parallel data bus 220. A memory for transferring data is an electrically erasable programmable read only memory (EEP).
ROM) is preferred.

【0025】バーストエンド部検出器142は、一般に
パルスポーズ変調(PPM)復調器として作動する。無
線通信の分野ではその他多くの変調法が知られており、
バーストエンド部検出器の代わりにかかる別の変調法の
ために、別の復調器を使用することも可能である。
Burst end detector 142 generally operates as a pulse pause modulation (PPM) demodulator. Many other modulation methods are known in the field of wireless communication,
It is also possible to use another demodulator for such another modulation method instead of the burst end detector.

【0026】この好ましい実施例においては、テストロ
ジック236を介してテストシーケンスを初期化するた
めの工夫もなされている。テストロジック236は、コ
マンドレコーダ230からの信号およびデータバス22
0からのデータを受信し、ロジック回路設計分野で一般
に実施されているような多数のテストルーチンを初期化
できる。これらテストルーチンの結果は、データバス2
20に置き、シフトレジスター172により電界効果ト
ランジスタ200を介して変調回路へ出力できる。
In the preferred embodiment, provision is also made to initialize the test sequence via test logic 236. The test logic 236 includes a signal and data bus 22 from the command recorder 230.
It can receive data from zero and initialize a number of test routines such as are commonly practiced in logic circuit design. The result of these test routines is the data bus 2
20 and can be output to the modulation circuit through the field effect transistor 200 by the shift register 172.

【0027】本発明の好ましい実施例では、プログラマ
ブルチューニング(同調)ネットワーク238が設けら
れている。このプログラマブルチューニングネットワー
ク238は、並列コンデンサ240のネットワークをス
イッチングすることにより作動し、各コンデンサ240
は電界効果トランジスタ、すなわちFET240を介し
てアースされている。各電界効果トランジスタは、ラッ
チ244に接続されており、このラッチ244は、コマ
ンドレコーダ230からのラッチ信号246の制御によ
りデータバス220を介してメモリ168またはコマン
ドレコーダ230からのデータを受信し、ラッチする。
電界効果トランジスタ242を導通するオン状態に切り
替えることにより、これに関連するコンデンサ240は
並列共振回路130と並列に接続される。こうして容量
が増すことにより、並列共振回路130の共振周波数が
低下する。電界効果トランジスタ242を導通していな
いオフ状態に切り替えると、これに関連するコンデンサ
はフローティング状態となり、並列共振回路130に影
響しない。FETとコンデンサの対240、242のネ
ットワーク238は、当業者に周知のように、各コンデ
ンサ240の相対値の組み合わせに応じて、容量を増し
た多くの異なる値を提供できる。これとは別に、ラッチ
244は、データを内部に固定的に格納するように、ワ
ンタイムプログラマブル(OTP)メモリにすることが
でき、デバイスはプログラマブルチューニングネットワ
ーク(prograumable tuning ne
twork)238の値をセットするように、永久的に
プログラムできる。
In the preferred embodiment of the present invention, a programmable tuning network 238 is provided. The programmable tuning network 238 operates by switching a network of parallel capacitors 240, each capacitor 240
Is grounded through a field effect transistor, or FET 240. Each field effect transistor is connected to a latch 244, which receives data from the memory 168 or the command recorder 230 via the data bus 220 under the control of the latch signal 246 from the command recorder 230 and latches it. To do.
By switching the field effect transistor 242 to the conducting on-state, the associated capacitor 240 is connected in parallel with the parallel resonant circuit 130. By increasing the capacitance in this way, the resonance frequency of the parallel resonant circuit 130 is lowered. When the field-effect transistor 242 is switched to the non-conducting off-state, the capacitor associated therewith floats and does not affect the parallel resonant circuit 130. The network 238 of FET and capacitor pairs 240, 242 can provide many different values of increased capacitance, depending on the combination of relative values of each capacitor 240, as is well known to those skilled in the art. Alternatively, the latch 244 can be a one-time programmable (OTP) memory so that the data is stored fixedly therein, and the device has a programmable tuning network (programmable tuning network).
(work) 238 can be permanently programmed to set the value.

【0028】本明細書に記載した実施例における分周器
の分周比は、各設計の詳細に適合するように選択され
る。この分周比は各場合において、これらを設計した仕
事を最適に実行するように選択しなければならない。
The divider ratios of the dividers in the embodiments described herein are selected to suit the details of each design. This division ratio must in each case be chosen to optimally perform the work for which they were designed.

【0029】図1〜2と共に図3を参照して、RF質問
パルスを送信するコイル38のレンジ内に、少なくとも
2つのトランスポンダ12、12aが存在すると仮定す
る。パワー/送信回路300はコイル38を駆動するよ
うに設けられている。別の構成として、送信アンテナと
して別個のアンテナ39を設け、コイル38を受信アン
テナ38として使用することも可能である。しかしなが
ら、コイル38は送信兼受信アンテナとして作動するこ
とが好ましい。パワー/送信回路300は好ましくは図
1の好ましい実施例の質問器10の発振器20と、アン
プ26とから成ることが好ましい。トランスポンダ1
2、12aの並列共振回路130(図2)のコイル13
2は、共振回路130が刺激されて振動するように、こ
のRF質問パルスを受信する。整流ダイオード144に
よりRFバス138の部分138aにおけるRF振動
は、整流され、直流によりコンデンサ136が充電され
る。その後、トランスポンダ12、12aのエネルギー
の供給のため、コンデンサ136に充電されたエネルギ
ーしか使用されない。読み取り回路302は、トランス
ポンダの応答を受信するように設けられている。この読
み取り回路302は、マイクロプロセッサにキャリア検
出(CD)信号を発生できるクロック発生器58から成
ることが好ましく、すなわちマイクロプロセッサ18
は、クロック信号の有無をキャリアの検出として解釈で
きる。タイマー304は、質問器10のマイクロプロセ
ッサ18内に設けられることが好ましい。タイマー30
4はクロック信号が存在している期間を測定する。読み
取り回路302およびタイマー304の出力端からデー
タ信号が得られると、デコーダ304は、a)データが
有効でCD≦20msである良好な読み取りが行われた
かどうか、b)CDが検出されないような読み取りが行
われなかったかどうか、c)CD≧20msで、したが
って3つ以上のトランスポンダが質問器に接近して存在
していたかどうかを判別するることが可能である。デコ
ーダ306の機能は好ましい質問器10のマイクロプロ
セッサ18内にあることが好ましい。
Referring to FIG. 3 in conjunction with FIGS. 1-2, assume there are at least two transponders 12, 12a within the range of the coil 38 transmitting the RF interrogation pulse. The power / transmission circuit 300 is provided to drive the coil 38. Alternatively, a separate antenna 39 may be provided as the transmitting antenna and the coil 38 may be used as the receiving antenna 38. However, the coil 38 preferably operates as a transmit and receive antenna. Power / transmit circuit 300 preferably comprises oscillator 20 and amplifier 26 of interrogator 10 of the preferred embodiment of FIG. Transponder 1
Coil 13 of parallel resonant circuit 130 (FIG. 2) of 2, 12a
2 receives this RF interrogation pulse so that the resonant circuit 130 is stimulated and vibrates. The RF oscillation in the portion 138a of the RF bus 138 is rectified by the rectifier diode 144, and the capacitor 136 is charged with direct current. After that, only the energy charged in the capacitor 136 is used for the energy supply of the transponders 12, 12a. The read circuit 302 is arranged to receive the transponder response. The read circuit 302 preferably comprises a clock generator 58 capable of generating a carrier detect (CD) signal to the microprocessor, ie the microprocessor 18
Can interpret the presence or absence of a clock signal as carrier detection. The timer 304 is preferably provided within the microprocessor 18 of the interrogator 10. Timer 30
4 measures the period during which the clock signal is present. When the data signal is obtained from the output terminals of the reading circuit 302 and the timer 304, the decoder 304 determines whether the data is a) good reading with CD ≤ 20 ms, or b) the CD is not detected. It was possible to determine if c was not performed, c) CD ≧ 20 ms, and thus more than two transponders were present close to the interrogator. The functionality of the decoder 306 is preferably within the microprocessor 18 of the preferred interrogator 10.

【0030】次に図4を参照すると、RF質問パルスの
受信の終了した状態でRFバス138におけるRFレベ
ルが低下し始める。バーストエンド部検出器148は、
このレベル増加を検出し、パワーレベルが所定レベルよ
り低く低下するとすぐに、その出力端150で所定値の
EOB信号を発生する。タイマー184はEOBにより
リセットされる。
Referring now to FIG. 4, the RF level on RF bus 138 begins to drop when the reception of RF interrogation pulses is complete. The burst end section detector 148 is
As soon as the level increase is detected and the power level drops below a predetermined level, an EOB signal of a predetermined value is generated at its output terminal 150. The timer 184 is reset by EOB.

【0031】プラック回路192において、励起パルス
が終了した後、電界効果トランジスタ190は非導通状
態になるので、コイル132をそれ以上の電流が流れる
ことはできない。しかしながら、並列共振回路130は
高品質となっているので、RFキャリアの振動は即座に
停止せず、共振回路は減衰振動しながら振動を続ける。
RFキャリア波の周波数を2分の1にする分周器158
は、第2の振動期間後モノフロップ(monoflo
p)192へ信号を送り、このためフロップ190はト
リガーが引かれる。このモノフロップ192は、保持時
間の間電界効果トランジスタ190へ維持パルスを印加
する。保持時間の間プラック回路192からの保持パル
スにより、コイル132に電流を流す。このことは、短
時間の間RFキャリア波発生器へエネルギーをポンピン
グ(pumping)することを意味している。分周器
158を使用しているので、このポンピング効果(pu
mping effect)はRFキャリア波のn分の
1の振動期間の後に生じる。
In the pluck circuit 192, the field effect transistor 190 becomes non-conductive after the end of the excitation pulse, so that no more current can flow through the coil 132. However, since the parallel resonant circuit 130 is of high quality, the vibration of the RF carrier does not immediately stop, and the resonant circuit continues to vibrate while being damped.
Frequency divider 158 that halves the frequency of the RF carrier wave
Is a monoflop after the second oscillation period.
p) 192, which causes the flop 190 to be triggered. The monoflop 192 applies a sustain pulse to the field effect transistor 190 during the holding time. A holding pulse from the pluck circuit 192 causes a current to flow through the coil 132 during the holding time. This means pumping energy to the RF carrier wave generator for a short period of time. Since the frequency divider 158 is used, this pumping effect (pu
The mpping effect) occurs after the oscillation period of 1 / n of the RF carrier wave.

【0032】データがメモリ168に固定的に記憶さ
れ、これらデータはトランスポンダ12、12aに一義
的に割り当てられているものと仮定する。このデータは
例えば128個のビットから構成できる。クロック入力
端176に印加されるクロック信号のタイミングで、メ
モリ168内の情報は出力シフトレジスター172に転
送される。この転送操作を行うには、128個のパルス
が必要である。その理由は、シフトレジスター172に
128のデータビットの情報全てが含まれているからで
ある。タイマー184は、クロックパルスをカウントす
ることによりデータの転送が完了したことを判断する。
タイマー184は128個のパルスを受信した後、ダイ
オード210を介してFET216へ送る信号をその出
力端188で発生する。好ましいデータ伝送ビット長
は、128であるので、本例では、タイマー184の分
周比は128分の1となっている。このビット長を変え
なければならない場合、これに対応して第3タイマー1
84の分周比も変えることが好ましい。ダイオード21
0は、タイマー184から既知の時間の間、電界効果ト
ランジスタ、すなわちFET216のゲート上の電荷を
維持するコンデンサ212212および抵抗器214の
並列RC回路への単方向電流を維持する。コンデンサ2
12はダイオード210を介し、タイマー184により
充電できるが、抵抗器214を介して放電しなければな
らない。FET216は抵抗器214とコンデンサ21
2との並列回路によりFET216のゲートがスレッシ
ョルド電圧よりも高く維持されると、アースまでの充電
コンデンサ136のための底インピーダンス放電路を形
成するように働く。このようにトランスポンダ12から
質問器10までの全データフレーム(本例では128ビ
ット(読み出しフェーズ))が送信された後に、トラン
スポンダ内の残りのエネルギーは充電コンデンサ136
を横断する短絡回路によって、通常除かれる。この作用
により、次の充電フェーズの間に、トランスポンダが正
しく初期化され、次の充電が阻止されないように、不
定、すなわち正しくないステートに留まらないように保
証される。
It is assumed that the data is permanently stored in the memory 168 and that these data are uniquely assigned to the transponders 12, 12a. This data can be composed of 128 bits, for example. At the timing of the clock signal applied to the clock input terminal 176, the information in the memory 168 is transferred to the output shift register 172. 128 pulses are required to perform this transfer operation. The reason is that the shift register 172 contains all the information of 128 data bits. The timer 184 determines that the data transfer is completed by counting the clock pulses.
After receiving the 128 pulses, the timer 184 generates a signal at its output 188 which is sent to the FET 216 via the diode 210. Since the preferable data transmission bit length is 128, the dividing ratio of the timer 184 is 1/128 in this example. If this bit length has to be changed, the third timer 1 is correspondingly
It is also preferable to change the division ratio of 84. Diode 21
0 maintains a unidirectional current from timer 184 to the parallel RC circuit of the field effect transistor, capacitor 212212 and resistor 214, which maintains the charge on the gate of FET 216. Capacitor 2
12 can be charged by timer 184 via diode 210, but must be discharged via resistor 214. The FET 216 is a resistor 214 and a capacitor 21.
When the gate of FET 216 is maintained above the threshold voltage by a parallel circuit with 2, it acts to form a bottom impedance discharge path for charging capacitor 136 to ground. After the entire data frame (128 bits (reading phase) in this example) from the transponder 12 to the interrogator 10 is transmitted in this way, the remaining energy in the transponder is charged by the charging capacitor 136.
Usually eliminated by a short circuit across. This action ensures that during the next charging phase the transponder is properly initialized and does not remain in an indeterminate or incorrect state so that the next charging is not blocked.

【0033】2つ以上のトランスポンダ12、12aが
隣接する場合、質問器10はトランスポンダ12、12
aからの妨害信号を有効データとみなすことを防止する
ように、かかる条件を検出することが好ましい。隣接ト
ランスポンダ12、12aの間のクロスカップリングの
結果を活用することにより、質問器10はトランスポン
ダ12、12aが隣接していることを検出できる。かか
る条件が検出されると、質問器10はトランスポンダ1
2、12aの、より力強いまたは選択的なアドレス指
定、またはユーザーへの通知のような措置をとることが
できる。2つのトランスポンダ12、12aが隣接して
いる場合には、双方が充電され、別々に応答する。例え
ば、両者の密な結合のために、一方のトランスポンダ1
2が回答し、他方のトランスポンダ12aがその電界内
に入る。このような密な結合によりトランスポンダの共
振回路130の各々のうちで、ビートが生じるが、この
理由は両者の周波数がわずかに異なっているからにすぎ
ないからである。このような破壊的な妨害(すなわち一
方のトランスポンダ12の共振回路132における信号
が、他方のトランスポンダ12aからの結合信号と18
0度位相がずれるような妨害)により、バーストエンド
部検出器142はタイマー184をリセットする。タイ
マー184をリセットすると、応答のための新しい12
8ビットのウィンドーがオープンする。このことは、各
トランスポンダ12、12a内で連続的に生じる。従っ
て、共振回路130内の信号振動エネルギーが20ms
後に減衰する代わりに、自然の振動が通常の寄生ダンピ
ング効果によって減衰し得る。実施例では、この新しい
時間は約40msである。
When two or more transponders 12 and 12a are adjacent to each other, the interrogator 10 includes the transponders 12 and 12a.
It is preferable to detect such a condition so as to prevent the interfering signal from a from being considered as valid data. By utilizing the result of the cross coupling between the adjacent transponders 12 and 12a, the interrogator 10 can detect that the transponders 12 and 12a are adjacent to each other. When such a condition is detected, the interrogator 10 determines the transponder 1
Actions can be taken, such as more powerful or selective addressing of 2, 12a, or notification to the user. If the two transponders 12 and 12a are adjacent, they are both charged and respond separately. For example, because of the tight coupling between the two, one transponder 1
2 answers and the other transponder 12a goes into its electric field. Such tight coupling causes beats in each of the transponder resonant circuits 130 because their frequencies are slightly different. Such destructive interference (ie, the signal in the resonant circuit 132 of one transponder 12 is combined with the combined signal from the other transponder 12a 18
The burst end detector 142 resets the timer 184 due to a 0 degree phase shift). Resetting timer 184 causes a new 12
An 8-bit window opens. This occurs continuously within each transponder 12, 12a. Therefore, the signal vibration energy in the resonance circuit 130 is 20 ms.
Instead of being damped later, natural vibrations can be damped by the usual parasitic damping effects. In the example, this new time is about 40 ms.

【0034】別のタイプのトランスポンダがあるかどう
か、すなわち好ましいトランスポンダ12に隣接する好
ましい実施例として本明細書に述べたタイプのトランス
ポンダでないトランスポンダがあるかどうかを判断でき
る。かかるケースでは、他のトランスポンダは損失が多
い(すなわち低いQ値で作動し、好ましいトランスポン
ダ12からの機能の間でより多くのエネルギーを消費す
る)ので、トランスポンダは自己の振動からより多くの
エネルギーを隣接するトランスポンダへ送り、隣接する
トランスポンダよりも早く放電する。従って実施例では
トランスポンダは40msでなく、約30msで放電で
きる。いずれの場合にせよ、放電時間は20msよりも
長く、振動は通常の質問サイクルの間に減衰する。
It can be determined whether there is another type of transponder, that is, a transponder that is not the type of transponder of the type described herein as the preferred embodiment adjacent to the preferred transponder 12. In such a case, the other transponders are more lossy (ie, operate at a lower Q factor and dissipate more energy during the function from the preferred transponder 12), so that the transponders consume more energy from their vibrations. Send to adjacent transponder and discharge faster than adjacent transponder. Thus, in the exemplary embodiment, the transponder can be discharged in about 30 ms instead of 40 ms. In either case, the discharge time is longer than 20 ms and the vibrations decay during normal interrogation cycles.

【0035】以上で数個の好ましい実施例について説明
したが、本発明の範囲は特許請求の範囲にあり、上記記
載の実施例と異なる実施例をも含むと解すべきである。
Although a few preferred embodiments have been described above, it should be understood that the scope of the present invention is within the scope of the claims and includes embodiments different from those described above.

【0036】例えば、マイクロコンピュータはメモリを
必要とするものであるが、マイクロプロセッサはメモリ
を必要としないものであることを意味するように、ある
文脈ではマイクロコンピュータが用いられている。本明
細書では、かかる用語が同義語であり、均等物を意味す
るような用語の使用となっている。フレーズすなわち処
理回路または制御回路は、ASIC(特殊用途集積回
路)、PAL(プログラマブルアレイロジック)、PL
A(プログラマブルロジックアレイ)、デコーダ、メモ
リ、ソフトウェアに基づかないプロセッサまたは他の回
路、または任意の種類のアーキテクチャのマイクロプロ
セッサおよびマイクロコンピュータのデジタルコンピュ
ータ、またはそれらの組み合わせを含む。メモリデバイ
スはSRAM(スタティックランダムアクセスメモ
リ)、DRAM(ダイナミックランダムアクセスメモ
リ)、疑似スタティックRAM、ラッチ、EEPROM
(電気的に消去可能なプログラマブルリードオンリーメ
モリ)、EPROM(消去可能なプログラマブルリード
オンリーメモリ)、レジスターまたは当業者に知られた
他のメモリデバイスを含む。これらを含む用語は、本発
明の解釈に際し限定的なものではないと解釈すべきであ
る。
Microcomputers are used in some contexts to mean, for example, that microcomputers are those that require memory, while microprocessors are those that do not. As used herein, such terms are synonymous and are meant to mean equivalents. Phrases or processing or control circuits may be ASIC (special purpose integrated circuit), PAL (programmable array logic), PL
A (programmable logic array), decoder, memory, non-software based processor or other circuit, or microprocessor and microcomputer digital computer of any kind of architecture, or a combination thereof. The memory device is SRAM (static random access memory), DRAM (dynamic random access memory), pseudo static RAM, latch, EEPROM
(Electrically erasable programmable read only memory), EPROM (erasable programmable read only memory), register or other memory device known to those skilled in the art. It is to be understood that the terms including these are not limiting in interpreting the present invention.

【0037】フルデュプレックス(全二重)トランスポ
ンダ構造または半デュプレックス(半二重)構造に構成
することも可能である。周波数シフトキーイング(FS
K)変調法は、可能なデータ変調法と考えられるが、こ
れのみならず、パルスポーズ変調、振幅シフトキーイン
グ(ASK)、直交AM(QAM)変調、直交位相シフ
トキーイング(QPSK)またはその他の変調法も可能
である。異なるタイプのマルチプレクシング、例えば時
間または周波数変調のクロス信号インターフェアレンス
を防止するのに実行できる。ディスクリート部品または
シリコン、ヒ化ガリウムまたは他の電子材料ファミリー
で構成した完全集積回路で構成することも可能なだけで
なく、光をベースにした、または他の技術をベースにし
た形態で構成することも可能である。また、本発明の種
々の実施例は、ハードウェア、ソフトウェアまたはマイ
クロコード化されたハードウェアを使用できるし、また
はこれらで具体化できると解すべきである。
It is also possible to construct a full-duplex transponder structure or a half-duplex structure. Frequency shift keying (FS
The K) modulation method is considered to be a possible data modulation method, but is not limited to this, but also pulse pause modulation, amplitude shift keying (ASK), quadrature AM (QAM) modulation, quadrature phase shift keying (QPSK) or other modulation. Law is also possible. It can be implemented to prevent different types of multiplexing, eg cross-signal interference of time or frequency modulation. Not only can it be made up of discrete components or fully integrated circuits made of silicon, gallium arsenide or other electronic material families, but also in light-based or other technology-based forms Is also possible. Also, it should be understood that various embodiments of the present invention can use, or be embodied in, hardware, software or microcoded hardware.

【0038】以上で、図示した実施例を参照して本発明
について説明したが、この説明は限定的なものと解すべ
きでない。この説明を参照すれば、当業者には、図示し
た実施例の種々の変形例およびその組み合わせのみなら
ず、本発明のその他の実施例について考えつくことがで
きよう。従って、添付した特許請求の範囲はかかる変形
例または実施例を含むものである。
Although the invention has been described with reference to the illustrated embodiments, this description should not be construed as limiting. Given this description, those skilled in the art will be able to contemplate not only various variations of the illustrated embodiments and combinations thereof, but also other embodiments of the present invention. Therefore, the appended claims are to cover such variations or embodiments.

【0039】以上の説明に関し、更に以下の項を開示す
る。 (1)a)質問器からRF質問パルスを送り、 b)前記RF質問パルスを第1および第2トランスポン
ダにより受信し、 c)前記RF質問パルスを終了させ、 d)前記第1トランスポンダで前記RF質問パルスの終
了を検出し、 e)前記第1トランスポンダで所定の期間を有するRF
応答を初期化し、 f)前記第1トランスポンダで前記第2トランスポンダ
からのRF信号を検出し、 g)前記第2トランスポンダからの前記RF信号の検出
時に、前記第1トランスポンダにおける前記RF応答の
期間を変更することを備えた、リモートトランスポンダ
に質問する方法。
With respect to the above description, the following items will be further disclosed. (1) a) sending an RF interrogation pulse from the interrogator, b) receiving the RF interrogation pulse by first and second transponders, c) terminating the RF interrogation pulse, and d) the RF interrogation by the first transponder. Detecting the end of the interrogation pulse, e) RF with a predetermined period in the first transponder
Initializing a response, f) detecting the RF signal from the second transponder with the first transponder, and g) determining the period of the RF response in the first transponder when detecting the RF signal from the second transponder. How to ask a remote transponder with a change.

【0040】(2)前記質問器により前記RF応答を受
信する工程およびそのRF応答の期間を分析し、前記第
1および第2トランスポンダの双方が前記質問器の近く
にあるかどうかを判断する工程を更に備えた、第1項記
載の方法。 (3)前記第1および第2トランスポンダの一方を前記
質問器により選択的にアドレス指定する工程を更に含
む、第2項記載の方法。 (4)前記第1トランスポンダは半デュプレックストラ
ンスポンダである、第1項記載の方法。 (5)前記第2トランスポンダは半デュプレックストラ
ンスポンダである、第1項記載の方法。
(2) receiving the RF response by the interrogator and analyzing the duration of the RF response to determine if both the first and second transponders are near the interrogator. The method of claim 1, further comprising: (3) The method of claim 2 further comprising the step of selectively addressing one of the first and second transponders by the interrogator. (4) The method according to claim 1, wherein the first transponder is a half-duplex transponder. (5) The method according to claim 1, wherein the second transponder is a half-duplex transponder.

【0041】(6)前記第2トランスポンダは全デュプ
レックストランスポンダである、第1項記載の方法。 (7)前記第1トランスポンダは前記RF質問パルスを
受信し、前記RF質問パルスに応答して、発振を行うた
めの共振回路を有する第1項記載の方法。 (8)前記第2トランスポンダからの前記RF信号を前
記第1トランスポンダ内で検出することは、前記第1ト
ランスポンダの共振回路内で生じた前記発振と前記第2
トランスポンダからのRF信号との破壊的な干渉を検出
することにより行われる第7項記載の方法。 (9)前記期間は、前記共振回路における発振の所定回
数をカウントするカウンターにより選択される第1項記
載の方法。
(6) The method according to claim 1, wherein the second transponder is a full-duplex transponder. (7) The method of claim 1, wherein the first transponder has a resonant circuit for receiving the RF interrogation pulse and oscillating in response to the RF interrogation pulse. (8) Detecting the RF signal from the second transponder in the first transponder includes detecting the oscillation generated in the resonance circuit of the first transponder and the second transponder.
8. The method of claim 7 performed by detecting destructive interference with the RF signal from the transponder. (9) The method according to item 1, wherein the period is selected by a counter that counts a predetermined number of oscillations in the resonant circuit.

【0042】(10)a)質問器からRF質問パルスを
送り、 b)前記質問器の近くに第1および第2トランスポンダ
(前記第1および第2トランスポンダの各々はコイルと
コンデンサとの並列回路を含む共振回路を有する)を設
け、 c)前記RF質問パルスを前記トランスポンダの各々の
コイルにより受信し、 d)前記RF質問パルスから前記共振回路への信号エネ
ルギーの結合により生じた発振を、前記トランスポンダ
の各々の前記共振回路内で発生させ、 e)前記質問器からのRF質問パルスを終了させ、 f)前記第1トランスポンダ内で前記RF質問パルスの
終了を検出し、 g)前記第1トランスポンダ内で所定期間を有するRF
応答を初期化し、 h)前記第1トランスポンダの共振回路に生じた前記発
振と前記第2トランスポンダからのRF信号との破壊的
な干渉を検出し、 i)前記第1トランスポンダ内で前記RF応答の期間を
変更し、 j)前記質問器により前記RF応答を受信し、そのRF
応答の期間を分析して前記第1および第2トランスポン
ダが前記質問器の近くにあるかどうかを判断する諸工程
を備えた、リモートトランスポンダを質問するための方
法。
(10) a) send an RF interrogation pulse from the interrogator, and b) near the interrogator, first and second transponders (each of the first and second transponders comprises a parallel circuit of a coil and a capacitor). Including a resonant circuit), c) receiving the RF interrogation pulse by each coil of the transponder, and d) generating an oscillation caused by coupling of signal energy from the RF interrogation pulse to the resonant circuit to the transponder. E) terminating the RF interrogation pulse from the interrogator, f) detecting the end of the RF interrogation pulse in the first transponder, and g) in the first transponder. RF with a predetermined period at
Initializing a response, h) detecting destructive interference between the oscillation generated in the resonant circuit of the first transponder and the RF signal from the second transponder, and i) the RF response in the first transponder. Changing the period, j) receiving the RF response by the interrogator,
A method for interrogating a remote transponder, comprising the steps of analyzing a period of response to determine if the first and second transponders are in the vicinity of the interrogator.

【0043】(11)a)RF質問パルスを送信し、か
つRF応答を受信するよう作動できる質問器と、 b)前記質問器に接近する第1および第2トランスポン
ダであって、少なくとも前記第1トランスポンダは前記
質問器からの前記RF質問パルスを受信し、前記RF質
問パルス内の信号エネルギーにより発振するよう作動で
きる共振回路を有する)と、 c)RF質問パルスのエンド部を受信するよう、前記共
振回路と電気的に結合したトランスポンダのバーストの
エンド部検出器と、 d)前記RF質問器にRF応答を送信するための前記バ
ーストエンド部検出器と電気的に結合したトランスポン
ダの送信機と、 e)前記トランスポンダからの応答メッセージが完了し
たことを判断し、前記送信機を不能にするためのトラン
スポンダのカウンターと、 f)隣接するトランスポンダからの応答を検出し、前記
トランスポンダのカウンターをリセットするよう、前記
トランスポンダに設けられた応答信号検出器とを備え
た、リモートトランスポンダを質問するための装置。
(11) a) an interrogator operable to transmit an RF interrogation pulse and receive an RF response; and b) first and second transponders approaching said interrogator, said at least said first transponder. A transponder has the resonant circuit operable to receive the RF interrogation pulse from the interrogator and to oscillate with the signal energy in the RF interrogation pulse); and c) to receive the end of the RF interrogation pulse. A transponder burst end detector electrically coupled to the resonant circuit; d) a transponder transmitter electrically coupled to the burst end detector for transmitting an RF response to the RF interrogator; e) The transponder's power to determine that the response message from the transponder is complete and to disable the transmitter. Device for interrogating a remote transponder, comprising: a counter, and f) a response signal detector provided on the transponder so as to detect a response from an adjacent transponder and reset the counter of the transponder.

【0044】(12)前記トランスポンダのバーストエ
ンド部検出器および前記トランスポンダの送信機は、こ
れらを制御するための介入制御回路を有する第11項記
載の装置。 (13)前記質問器は前記RF応答を受信するためのア
ンテナを有する第11項記載の装置。 (14)前記質問器は前記トランスポンダから戻された
有効データを検出するための前記アンテナと電気的に結
合した読み出し回路を更に含む第13項記載の装置。
(12) The apparatus according to claim 11, wherein the burst end detector of the transponder and the transmitter of the transponder have an intervention control circuit for controlling them. (13) The device according to item 11, wherein the interrogator has an antenna for receiving the RF response. (14) The apparatus according to claim 13, wherein the interrogator further includes a readout circuit electrically coupled to the antenna for detecting valid data returned from the transponder.

【0045】(15)前記質問器は前記第1トランスポ
ンダからの前記RF応答の期間を測定するための前記ア
ンテナと電気的に結合したタイマー回路を更に含む第1
4項記載のトランスポンダ。 (16)前記質問器は前記読み出し回路および前記タイ
マー回路と電気的に結合したデコーダを更に含む第15
項記載のトランスポンダ。
(15) The interrogator further comprises a timer circuit electrically coupled to the antenna for measuring the period of the RF response from the first transponder.
The transponder according to item 4. (16) The interrogator further includes a decoder electrically coupled to the read circuit and the timer circuit.
Transponder according to the item.

【0046】(17)質問器からのRF質問パルスが2
つ以上のトランスポンダにより受信されたかどうかを判
断するための質問器であって、 a)トランス
ポンダにRF質問パルスを送信するための送信アンテナ
と、 b)前記トランスポンダのうちの少なくとも一つからの
RF応答を受信するための受信アンテナと、 c)前記受信アンテナと電気的に結合し、前記RF応答
からデータ信号を抽出するよう作動できる読み出し回路
と、 d)前記受信アンテナと電気的に結合し、前記RF応答
の期間を測定するよう作動できるタイマーと、 e)前記読み出し回路および前記タイマーと電気的に結
合し、他のトランスポンダと干渉することなく、単一の
トランスポンダから有効な応答を受信したかどうかを前
記読み出し回路および前記タイマーから受信した信号を
解釈するように作動できるデコーダとを備えた質問器。 (18)前記送信アンテナは前記受信アンテナと同一ア
ンテナである第17項記載の質問器。
(17) The RF interrogation pulse from the interrogator is 2
An interrogator for determining whether it has been received by one or more transponders, comprising: a) a transmitting antenna for transmitting RF interrogation pulses to the transponders, and b) an RF response from at least one of the transponders. A) a receiving antenna for receiving, c) a readout circuit electrically coupled to the receiving antenna and operable to extract a data signal from the RF response, and d) electrically coupled to the receiving antenna, A timer operable to measure the duration of the RF response, and e) whether it has received a valid response from a single transponder without being electrically coupled to the readout circuit and the timer and without interfering with other transponders. A decoder operable to interpret a signal received from the readout circuit and the timer Question equipped with a. (18) The interrogator according to Item 17, wherein the transmitting antenna is the same antenna as the receiving antenna.

【0047】(19)リモートトランスポンダを質問す
る方法は、質問器(10)からRF質問パルスを送り、
第1および第2トランスポンダ(12、12a)により
RF質問パルスを受信し、トランスポンダ(12、12
a)の各々の共振回路(130)内で振動を生じさせる
工程を有する。前記振動はRF質問パルスから共振回路
(130)への信号エネルギーの結合によって生じる。
RF質問パルスが終了すると、第1トランスポンダ(1
2)はパルスの終了を検出し、所定の期間を有する第1
RF応答を初期化する。第1トランスポンダ(12)で
は、第2トランスポンダ(12a)からの第2RF応答
も検出するが、この第1トランスポンダの応答は第2R
F応答に影響される。隣接するトランスポンダにより影
響された応答と影響されない応答に対する第1トランス
ポンダ(12)における応答時間差は、質問器内で検出
できるので、質問器はこれが受信したRF応答が一致し
ない場合を検出できる。
(19) The method of interrogating the remote transponder is to send an RF interrogation pulse from the interrogator (10),
The RF interrogation pulse is received by the first and second transponders (12, 12a), and the transponders (12, 12a) are received.
a) There is a step of causing vibration in each resonance circuit (130). Said vibration is caused by the coupling of signal energy from the RF interrogation pulse into the resonant circuit (130).
When the RF interrogation pulse ends, the first transponder (1
2) detects the end of the pulse and has a first period of time
Initialize the RF response. The first transponder (12) also detects the second RF response from the second transponder (12a), but the response of this first transponder is the second R
It is affected by the F response. The response time difference in the first transponder (12) for the response affected and the response unaffected by the adjacent transponder can be detected in the interrogator so that the interrogator can detect when the RF response it receives does not match.

【0048】関連特許の参照 下記の本願出願人を譲渡人とする米国特許および特許出
願を参考例として援用する。 米国特許および出願番号 出願日 TI社ケース番号 5,053,774 号 1991年2月13日 TI−12797A 07/981,635 1992年11月25日 TI−16688
Reference to Related Patents The following US patents and patent applications assigned by the applicant of the present application are incorporated by reference. U.S. Patent and Application Number Filing Date TI Company Case No. 5,053,774 February 13, 1991 TI-12797A 07 / 981,635 November 25, 1992 TI-16688

【図面の簡単な説明】[Brief description of drawings]

【図1】好ましい質問器およびベースユニットのブロッ
ク回路図。
FIG. 1 is a block circuit diagram of a preferred interrogator and base unit.

【図2】好ましいトランスポンダのブロック回路図。FIG. 2 is a block circuit diagram of a preferred transponder.

【図3】最も顕著な特徴を示す好ましい装置のより一般
的なブロック図。
FIG. 3 is a more general block diagram of the preferred device showing the most salient features.

【図4】近接したトランスポンダからの影響がない通常
のトランスポンダと、非常に近接した他のトランスポン
ダに対するトランスポンダとに応じたアンテナ信号の信
号波形図。
FIG. 4 is a signal waveform diagram of an antenna signal according to a normal transponder that is not affected by a transponder in close proximity and a transponder with respect to another transponder in close proximity.

【符号の説明】[Explanation of symbols]

10 質問器 12 第1トランスポンダ 12a 第2トランスポンダ 130 共振回路 10 Interrogator 12 First Transponder 12a Second Transponder 130 Resonant Circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】a)質問器からRF質問パルスを送り、 b)前記RF質問パルスを第1および第2トランスポン
ダにより受信し、 c)前記RF質問パルスを終了させ、 d)前記第1トランスポンダで前記RF質問パルスの終
了を検出し、 e)前記第1トランスポンダで所定の期間を有するRF
応答を初期化し、 f)前記第1トランスポンダで前記第2トランスポンダ
からのRF信号を検出し、 g)前記第2トランスポンダからの前記RF信号の検出
時に、前記第1トランスポンダにおける前記RF応答の
期間を変更することを備えた、リモートトランスポンダ
を質問する方法。
1. A) sending an RF interrogation pulse from an interrogator, b) receiving the RF interrogation pulse by first and second transponders, c) terminating the RF interrogation pulse, and d) at the first transponder. Detecting the end of the RF interrogation pulse, e) RF having a predetermined period in the first transponder
Initializing a response, f) detecting the RF signal from the second transponder with the first transponder, and g) determining the period of the RF response in the first transponder when detecting the RF signal from the second transponder. How to ask a remote transponder with a change.
【請求項2】a)RF質問パルスを送信し、かつRF応
答を受信するよう作動できる質問器と、 b)前記質問器に接近する第1および第2トランスポン
ダであって、少なくとも前記第1トランスポンダは前記
質問器からの前記RF質問パルスを受信し、前記RF質
問パルス内の信号エネルギーにより発振するよう作動で
きる共振回路を有し、 c)RF質問パルスのエンド部を受信するよう、前記共
振回路と電気的に結合したトランスポンダのバーストの
エンド部検出器と、 d)前記RF質問器にRF応答を送信するための前記バ
ーストエンド部検出器と電気的に結合したトランスポン
ダの送信機と、 e)前記トランスポンダからの応答メッセージが完了し
たことを判断し、前記送信機を不能にするためのトラン
スポンダのカウンターと、 f)隣接するトランスポンダからの応答を検出し、前記
トランスポンダのカウンターをリセットするよう、前記
トランスポンダに設けられた応答信号検出器とを備えた
リモートトランスポンダに質問するための装置。
2. An interrogator operable to transmit an RF interrogation pulse and receive an RF response; and b) first and second transponders approaching said interrogator, said at least said first transponder. Has a resonant circuit operable to receive the RF interrogation pulse from the interrogator and oscillate with the signal energy in the RF interrogation pulse; c) the resonant circuit to receive the end of the RF interrogation pulse. A transponder burst end detector electrically coupled to: d) a transponder transmitter electrically coupled to the burst end detector for transmitting an RF response to the RF interrogator; e) A transponder counter for determining that the response message from the transponder is complete and disabling the transmitter; ) Detecting a response from an adjacent transponder, to reset the counter of the transponder device for interrogating the remote transponder and a response signal detector provided in the transponder.
JP18954894A 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder Expired - Fee Related JP3586294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18954894A JP3586294B2 (en) 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18954894A JP3586294B2 (en) 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder

Publications (2)

Publication Number Publication Date
JPH08110378A true JPH08110378A (en) 1996-04-30
JP3586294B2 JP3586294B2 (en) 2004-11-10

Family

ID=16243165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18954894A Expired - Fee Related JP3586294B2 (en) 1994-08-11 1994-08-11 Method and apparatus for interrogating a remote transponder

Country Status (1)

Country Link
JP (1) JP3586294B2 (en)

Also Published As

Publication number Publication date
JP3586294B2 (en) 2004-11-10

Similar Documents

Publication Publication Date Title
US5550548A (en) Interrogator for detecting adjacent transponders
EP0638819B1 (en) Method for detecting adjacent transponders
US5450088A (en) Transponder arrangement
US5036308A (en) Identification system
US5410315A (en) Group-addressable transponder arrangement
US6476708B1 (en) Detection of an RFID device by an RF reader unit operating in a reduced power state
US5352877A (en) Non-contact transaction system with token presence detection
US6282407B1 (en) Active electrostatic transceiver and communicating system
KR0142673B1 (en) Data transmitting device
US7782209B2 (en) Detection signal generator circuit for an RFID reader
JP3916328B2 (en) Contactless communication system
JPH03113387A (en) Transponder for moving body identifying device
JPH07131376A (en) Transponder
US5308968A (en) Non-contact IC card which actively attenuates its resonance circuit as it receives data
GB2278631A (en) Identification system
TWI446270B (en) Transponder circuit with double clock extractor unit
JP3586294B2 (en) Method and apparatus for interrogating a remote transponder
JPH07154292A (en) High-speed communication type electronic identification system and label for the sae system
KR20010075050A (en) A contactless capacitive data transmission system and method
JP3205260B2 (en) Non-contact data transmission / reception method and device
WO2000016283A1 (en) Generation of electrostatic voltage potentials for rfid/eas using piezoelectric crystals
JPH01151832A (en) Data communication equipment
JP2730051B2 (en) Data communication device
JPH0567254A (en) Ic card
KR940017284A (en) Self-diagnosis apparatus and method of radio transmitter and receiver

Legal Events

Date Code Title Description
A601 Written request for extension of time

Effective date: 20031126

Free format text: JAPANESE INTERMEDIATE CODE: A601

A602 Written permission of extension of time

Effective date: 20031201

Free format text: JAPANESE INTERMEDIATE CODE: A602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040625

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040806

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees