JPH10145208A - Electronic circuit device and voltage level detecting circuit - Google Patents

Electronic circuit device and voltage level detecting circuit

Info

Publication number
JPH10145208A
JPH10145208A JP8299995A JP29999596A JPH10145208A JP H10145208 A JPH10145208 A JP H10145208A JP 8299995 A JP8299995 A JP 8299995A JP 29999596 A JP29999596 A JP 29999596A JP H10145208 A JPH10145208 A JP H10145208A
Authority
JP
Japan
Prior art keywords
voltage
transistor
circuit
current
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8299995A
Other languages
Japanese (ja)
Inventor
Yuichi Okubo
勇一 大久保
Toshiyuki Tsunoda
寿之 角田
Kunio Seki
邦夫 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8299995A priority Critical patent/JPH10145208A/en
Publication of JPH10145208A publication Critical patent/JPH10145208A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To certainly detect low supply voltage so as to make low voltage forbidding operation performed and to reduce current consumption by setting an application circuit to a low-voltage forbidden state, together with a bias circuit corresponding to a detection state of a voltage level detecting circuit. SOLUTION: A voltage level detecting circuit 4 is an autonomous level- detecting circuit, which operates without referring to an external reference voltage Vr generated in a bias circuit 2, and it binary-discriminates lowering of the level of the supply voltage Vcc which is detecting input voltage. A forbid output circuit 5 sets the application circuit 2 to the low-voltage forbidden (cutoff) state, together with the bias circuit 2 corresponding to the detection state of that autonomous voltage level-detecting circuit 4. Thus, if the supply voltage Vcc lowers to smaller than the prescribed level, the application circuit 1 and also the bias circuit 2 can stop operating and automatically set to the cutoff state of current interrupt, regardless of the operating state of the bias circuit 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子回路装置、さ
らには低電源電圧時の誤動作防止と消費電流削減を目的
とする低電圧禁止機能付の電子回路装置に適用して有効
な技術に関するものであって、たとえばレギュレータI
CやパワーICなどの半導体集積回路化された電子回路
装置に利用して有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology effective when applied to an electronic circuit device, and more particularly to an electronic circuit device with a low voltage prohibition function for preventing malfunction at a low power supply voltage and reducing current consumption. And for example regulator I
The present invention relates to a technology that is effective when used in an electronic circuit device formed as a semiconductor integrated circuit such as C or power IC.

【0002】[0002]

【従来の技術】たとえば、ウォッチドッグシステム、レ
ギュレータシステムやパワーICシステムなどにおいて
は、電源電圧低下による回路の誤動作によって、装置あ
るいはシステムが破壊される危険がある。この破壊に
は、回路装置そのものの物理的破壊のほかに、たとえば
記憶データの破壊といったソフトウェア的破壊も含まれ
る。
2. Description of the Related Art For example, in a watchdog system, a regulator system, a power IC system, or the like, there is a risk that a device or a system is destroyed due to a malfunction of a circuit due to a drop in power supply voltage. This destruction includes not only physical destruction of the circuit device itself but also software destruction such as destruction of stored data.

【0003】このような危険を回避するためには、たと
えばCQ出版社発行「トランジスタ技術(1994年1
月号)」305ページに記載されているように、パワー
回路あるいはデジタル回路などの応用回路の電源電圧が
規定レベル以下になったときに、その応用回路に対して
動作禁止および電流遮断のカットオフ制御を行うように
した低電圧禁止回路を付属させることが行われている。
In order to avoid such a danger, for example, “Transistor technology (Jan.
Monthly) ”on page 305, when the power supply voltage of an application circuit such as a power circuit or a digital circuit falls below a specified level, the operation of the application circuit is cut off and current cutoff is cut off. It has been practiced to attach a low-voltage prohibition circuit for performing control.

【0004】この低電圧禁止回路は、電源電圧を抵抗分
圧して得られる入力電圧を、バイアス回路にて生成され
る一定の基準電圧と比較することにより、その電源電圧
レベルが規定以下に低下したか否かを検出し、規定以下
の電圧レベルが検出されたときに、その電源電圧によっ
て動作する応用回路の動作電流を遮断して動作禁止状態
に強制設定するようにしたものである。
In this low voltage prohibition circuit, the input voltage obtained by dividing the power supply voltage with a resistor is compared with a constant reference voltage generated by a bias circuit, so that the power supply voltage level falls below a specified level. Whether a voltage level below a specified level is detected or not, the operating current of the application circuit that operates by the power supply voltage is cut off, and the operation is forcibly set to the operation prohibited state.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
However, it has been clarified by the present inventors that the above-described technology has the following problems.

【0006】すなわち、上述した電子回路装置では、電
源電圧の低下にともなって、その電源電圧の低下を検出
するための一定の基準電圧を生成するバイアス回路が、
その電源電圧の低下によって正常に動作できなくなるこ
とがある。このため、低電源電圧の検出レベルを低くす
ると、低電源電圧が検出される前にバイアス回路が正常
動作できなくなって、低電圧禁止回路そのものの動作が
成り立たなくなってしまうという問題が生じる。
That is, in the above-described electronic circuit device, a bias circuit for generating a constant reference voltage for detecting a decrease in the power supply voltage with a decrease in the power supply voltage includes:
Normal operation may not be possible due to the decrease in the power supply voltage. Therefore, if the detection level of the low power supply voltage is lowered, the bias circuit cannot operate normally before the low power supply voltage is detected, and the operation of the low voltage prohibition circuit itself cannot be realized.

【0007】上述した問題を解決するためには、低電源
電圧下でも動作できるバイアス回路が必要となるが、こ
のようなバイアス回路を構成することは困難である。
In order to solve the above problem, a bias circuit that can operate even under a low power supply voltage is required, but it is difficult to configure such a bias circuit.

【0008】また、上述した電子回路装置では、仮に低
電源電圧下でも所定の基準電圧を生成できるバイアス回
路が得られたとしても、低電源電圧下でカットオフ制御
されるのは応用回路だけであって、バイアス回路は低電
圧禁止の設定状態でも動作し続けなければならない。
Further, in the above-described electronic circuit device, even if a bias circuit capable of generating a predetermined reference voltage even under a low power supply voltage is obtained, only the application circuit is cut off under the low power supply voltage. Therefore, the bias circuit must continue to operate even in the setting state where the low voltage is prohibited.

【0009】このため、低電圧禁止の設定状態(カット
オフ状態)でも、そのバイアス回路を動作させるための
電流は必要となる。低電圧禁止では、電源電圧の低下が
進行しないためにも、消費電流をできるだけ低減させる
ことが必要であるが、上述した装置では、低電源電圧検
出のために、バイアス回路による電流消費分は許容せざ
るを得なかった。
Therefore, even in the setting state (cut-off state) where the low voltage is prohibited, a current for operating the bias circuit is required. In low-voltage prohibition, it is necessary to reduce the current consumption as much as possible in order to prevent the power supply voltage from dropping. However, in the above-described device, the current consumption by the bias circuit is allowed for detecting the low power supply voltage. I had to do it.

【0010】本発明の目的は、低電源電圧の検出レベル
が低い場合でも、その低電源電圧を確実に検出して低電
圧禁止を行わせることができるとともに、低電圧禁止時
の消費電流を大幅に少なくする、という技術を提供する
ことにある。
SUMMARY OF THE INVENTION It is an object of the present invention to be able to reliably detect a low power supply voltage and to inhibit low voltage even when the detection level of the low power supply voltage is low, and to greatly reduce the current consumption when the low voltage is prohibited. It is to provide a technology to reduce the number of times.

【0011】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
The above and other objects and features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0013】すなわち、所定レベル以上の電源電圧で動
作保証された応用回路と、上記電源電圧から所定の基準
電圧を生成するバイアス回路を有する電子回路装置にあ
って、外部の基準電圧を参照することなく回路的に独立
に形成される内部しきい値電圧によって上記電源電圧の
レベル低下を2値弁別する自律型の電圧レベル検出回路
と、この電圧レベル検出回路の検出状態に応じて上記応
用回路を上記バイアス回路と共に低電圧禁止状態に設定
する禁止出力回路を備える、というものである。
That is, in an electronic circuit device having an application circuit whose operation is guaranteed at a power supply voltage higher than a predetermined level and a bias circuit for generating a predetermined reference voltage from the power supply voltage, reference is made to an external reference voltage. An autonomous type voltage level detecting circuit for discriminating the level drop of the power supply voltage into two levels by an internal threshold voltage independently formed in a circuit, and an application circuit according to a detection state of the voltage level detecting circuit. A prohibition output circuit for setting a low voltage prohibition state is provided together with the bias circuit.

【0014】上述した手段によれば、低電源電圧下での
バイアス回路の動作保証を不要にできるとともに、低電
圧禁止時にはそのバイアス回路の動作電流も遮断させる
ことができる。
According to the above-described means, it is not necessary to guarantee the operation of the bias circuit under a low power supply voltage, and the operation current of the bias circuit can be cut off when the low voltage is prohibited.

【0015】これにより、低電源電圧の検出レベルが低
い場合でも、その低電源電圧を確実に検出して低電圧禁
止を行わせることができるとともに、低電圧禁止時の消
費電流を大幅に少なくする、という目的が達成される。
Thus, even when the detection level of the low power supply voltage is low, the low power supply voltage can be reliably detected and the low voltage prohibition can be performed, and the current consumption when the low power supply voltage is prohibited is greatly reduced. Is achieved.

【0016】[0016]

【発明の実施の形態】本発明の請求項1に記載の発明
は、所定レベル以上の電源電圧(Vcc)で動作保証さ
れた応用回路(1)と、上記電源電圧(Vcc)から所
定の基準電圧(Vr)を生成するバイアス回路(2)
と、上記電源電圧(Vcc)が規定レベル以下になった
ときに上記応用回路(1)のカットオフ制御を行う低電
圧禁止回路(3)とにより、低電源電圧時の誤動作防止
と消費電流削減を行わせるようにした電子回路装置であ
って、上記低電圧禁止回路(3)として、上記基準電圧
(Vr)を参照することなく回路的に独立に形成される
内部しきい値電圧(Vp)によって上記電源電圧のレベ
ル低下を2値弁別する自律型の電圧レベル検出回路
(4)と、この電圧レベル検出回路(4)の検出状態に
応じて上記応用回路(1)を上記バイアス回路(2)と
共に低電圧禁止状態に設定する禁止出力回路(5)とを
備えたものであり、これにより、低電源電圧下でのバイ
アス回路の動作保証を不要にできるとともに、低電圧禁
止時にはそのバイアス回路(2)の動作電流も遮断させ
ることができるという作用が得られる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention provides an application circuit (1) whose operation is guaranteed at a power supply voltage (Vcc) of a predetermined level or more, and a predetermined reference based on the power supply voltage (Vcc). Bias circuit for generating voltage (Vr) (2)
And a low-voltage prohibition circuit (3) for performing cut-off control of the application circuit (1) when the power supply voltage (Vcc) becomes lower than a specified level, thereby preventing malfunction at low power supply voltage and reducing current consumption. And an internal threshold voltage (Vp) that is independently formed in the circuit without referring to the reference voltage (Vr) as the low-voltage prohibition circuit (3). An autonomous voltage level detection circuit (4) for discriminating the level drop of the power supply voltage into two values, and the application circuit (1) is connected to the bias circuit (2) according to the detection state of the voltage level detection circuit (4). ) Together with a prohibition output circuit (5) for setting a low-voltage prohibition state, whereby it is not necessary to guarantee the operation of the bias circuit under a low power supply voltage. Effect that can be the operating current of the road (2) is cut off is obtained.

【0017】請求項2に記載の発明は、請求項1に加え
て、バイアス回路(2)に対する低電圧禁止の設定を応
用回路(1)のそれよりも遅延させる時定数回路(6)
を備えたものであり、これにより、応用回路(1)のカ
ットオフ制御を、バイアス回路(2)の動作条件下で、
誤動作を生じさせることなく、円滑に行わせることがで
きるようになるという作用が得られる。
According to a second aspect of the present invention, in addition to the first aspect, a time constant circuit (6) for delaying the setting of the low voltage inhibition for the bias circuit (2) from that of the application circuit (1).
This allows the cutoff control of the application circuit (1) to be performed under the operating conditions of the bias circuit (2).
An effect is obtained that the operation can be performed smoothly without causing a malfunction.

【0018】請求項3に記載の発明は、請求項1または
2のいずれかに加えて、非パワー回路部(12)に対す
る低電圧禁止の設定をパワー回路部(11)のそれより
も遅延させる時定数回路(6)を備えたものであり、こ
れにより、パワー回路部(11)のカットオフ制御を、
非パワー回路部(12)の動作条件下で、大きな過渡ノ
イズを生じさせることなく、円滑に行わせることができ
るようになるという作用が得られる。
According to a third aspect of the present invention, in addition to any one of the first and second aspects, the setting of the low-voltage prohibition for the non-power circuit section (12) is delayed more than that of the power circuit section (11). A time constant circuit (6) is provided, whereby the cutoff control of the power circuit unit (11)
Under the operating conditions of the non-power circuit section (12), the operation can be smoothly performed without generating large transient noise.

【0019】請求項4に記載の発明は、請求項1から3
のいずれかに加えて、電圧レベル検出回路(4)とし
て、一定の電流比関係を有する第1,第2の2つの電流
経路を形成するカレントミラー回路(Q25,Q2
6))と、第1の電流経路(Q25)からコレクタ電流
が供給される第1のトランジスタ(Q23)と、第1の
トランジスタ(Q23)よりエミッタ面積が大きく、か
つ第2の電流経路(Q26)からコレクタ電流が供給さ
れる第2のトランジスタ(Q24)と、第1のトランジ
スタ(Q23)のエミッタと第2のトランジスタ(Q2
4)のエミッタの間を接続する第1の抵抗(R22)
と、第1のトランジスタ(Q23)のエミッタと基準電
位(GND)の間を接続する第2の抵抗(R23)と、
電源電圧(Vcc)を分圧して第1,第2のトランジス
タ(Q23,Q24)のベースに共通に印加する抵抗分
圧回路(R24,R25)と、第2のトランジスタ(Q
24)のコレクタを介して通電されるベース電流(I
b)によってオン/オフ制御されるように接続された第
3のトランジスタ(Q27)を有し、この第3のトラン
ジスタ(Q27)のオン/オフ状態によって上記電源電
圧(Vcc)が規定レベル以下になったかどうかの検出
出力を取り出すようにしたものであり、これにより、基
準電圧(Vr)を参照することなく、回路的に独立に形
成される内部しきい値電圧(Vp)によって、上記電源
電圧(Vcc)のレベル低下を自律的に2値弁別するこ
とができるという作用が得られる。
The invention according to claim 4 is the invention according to claims 1 to 3
And a current mirror circuit (Q25, Q2) forming first and second two current paths having a constant current ratio relationship as the voltage level detection circuit (4).
6)), a first transistor (Q23) to which a collector current is supplied from the first current path (Q25), and an emitter area larger than that of the first transistor (Q23) and a second current path (Q26). ), The collector current is supplied from the second transistor (Q24), the emitter of the first transistor (Q23) and the second transistor (Q2).
4) First resistor (R22) connecting between the emitters
A second resistor (R23) connecting between the emitter of the first transistor (Q23) and the reference potential (GND);
A resistor voltage dividing circuit (R24, R25) for dividing the power supply voltage (Vcc) and applying the divided voltage to the bases of the first and second transistors (Q23, Q24);
24), the base current (I
b) a third transistor (Q27) connected so as to be turned on / off by the third transistor (Q27). The on / off state of the third transistor (Q27) causes the power supply voltage (Vcc) to fall below a specified level. A detection output for detecting whether or not the power supply voltage has been detected is taken out, so that the power supply voltage can be obtained by an internal threshold voltage (Vp) formed independently in a circuit without referring to the reference voltage (Vr). The effect is obtained that the level decrease of (Vcc) can be autonomously binary-discriminated.

【0020】請求項5に記載の発明は、請求項1からの
4のいずれかに加えて、電圧レベル検出回路(4)とし
て、一定の電流比関係を有する第1,第2の2つの電流
経路を形成するカレントミラー回路(Q25,Q26)
と、第1の電流経路(Q25)からコレクタ電流が供給
される第1のトランジスタ(Q23)と、第1のトラン
ジスタ(Q23)よりエミッタ面積が大きく、かつ第2
の電流経路(Q26)からコレクタ電流が供給される第
2のトランジスタ(Q24)と、第1のトランジスタ
(Q23)のエミッタと第2のトランジスタ(Q24)
のエミッタの間を接続する第1の抵抗(R22)と、第
1のトランジスタ(Q23)のエミッタと基準電位(G
ND)の間を接続する第2の抵抗(R23)と、電源電
圧(Vcc)を分圧して第1,第2のトランジスタ(Q
23,Q24)のベースに共通に印加する抵抗分圧回路
(R24,R25)と、第2のトランジスタ(Q24)
のコレクタを介して通電されるベース電流(Ib)によ
ってオン/オフ制御されるように接続された第3のトラ
ンジスタ(Q27)と、第2のトランジスタ(Q24)
にコレクタ同士およびエミッタ同士で並列接続されるこ
とにより、その第2のトランジスタ(Q24)に対して
差動関係をなす第4のトランジスタ(Q22)と、この
第4のトランジスタ(Q22)のベースから基準電位
(GND)に対して順方向となるように接続されたダイ
オード(Q21)と、このダイオード(Q21)の両端
に順方向電圧(Vf)を生じさせるための電流(If)
を電源電圧供給路から通電する抵抗(R21)を有し、
電源電圧(Vcc)の低下によって第2のトランジスタ
(Q24)がオン状態を維持できなくなったときに、第
4のトランジスタ(Q22)をオン動作させるようにし
たものであり、これにより、電源電圧(Vcc)が規定
レベルよりもさらに大きく低下した場合でも、その規定
レベル以下の検出状態を維持させることができるという
作用が得られる。
According to a fifth aspect of the present invention, in addition to any one of the first to fourth aspects, as the voltage level detection circuit (4), the first and second two currents having a constant current ratio relationship are provided. Current mirror circuit forming a path (Q25, Q26)
A first transistor (Q23) to which a collector current is supplied from a first current path (Q25); and a second transistor having a larger emitter area than the first transistor (Q23) and a second transistor (Q23).
A second transistor (Q24) to which a collector current is supplied from a current path (Q26), an emitter of the first transistor (Q23), and a second transistor (Q24).
A first resistor (R22) connecting between the emitters of the first transistor (Q22) and a reference potential (G
ND), and a second resistor (R23) that connects between the first and second transistors (Q23) by dividing the power supply voltage (Vcc).
23, Q24) and a resistive voltage dividing circuit (R24, R25) commonly applied to the base of the second transistor (Q24).
A third transistor (Q27) and a second transistor (Q24) connected so as to be turned on / off by a base current (Ib) supplied through the collector of the second transistor (Q24)
Are connected in parallel between the collectors and the emitters, so that a fourth transistor (Q22) having a differential relationship with the second transistor (Q24) and a base of the fourth transistor (Q22) A diode (Q21) connected so as to be forward with respect to the reference potential (GND), and a current (If) for generating a forward voltage (Vf) across the diode (Q21).
Has a resistor (R21) for supplying current from the power supply voltage supply path,
The fourth transistor (Q22) is turned on when the second transistor (Q24) cannot maintain the on state due to a decrease in the power supply voltage (Vcc). Even if Vcc) drops much lower than the specified level, the effect of being able to maintain the detection state below the specified level can be obtained.

【0021】請求項6に記載の発明は、入力電圧(Vc
c)から一定の電流比関係を有する第1,第2の2つの
電流経路を形成するカレントミラー回路(Q25,Q2
6)と、第1の電流経路(Q25)からコレクタ電流が
供給される第1のトランジスタ(Q23)と、第1のト
ランジスタ(Q23)よりエミッタ面積が大きく、かつ
第2の電流経路(Q26)からコレクタ電流が供給され
る第2のトランジスタ(Q24)と、第1のトランジス
タ(Q23)のエミッタと第2のトランジスタ(Q2
4)のエミッタの間を接続する第1の抵抗(R22)
と、第1のトランジスタ(Q23)のエミッタと基準電
位(GND)の間を接続する第2の抵抗(R23)と、
上記入力電圧(Vcc)を分圧して第1,第2のトラン
ジスタ(Q23,Q24)のベースに共通に印加する抵
抗分圧回路(R24,R25)と、第2のトランジスタ
(Q24)のコレクタを介して通電されるベース電流
(Ib)によってオン/オフ制御されるように接続され
た第3のトランジスタ(Q27)を有し、この第3のト
ランジスタ(Q27)のオン/オフ状態によって上記入
力電圧(Vcc)が規定レベル以下になったかどうかの
検出出力を取り出すようにしたものであり、これによ
り、外部の基準電圧を参照することなく、回路的に独立
に形成される内部しきい値電圧(Vp)によって、上記
入力電圧(Vcc)のレベル低下を2値弁別する自律型
の電圧レベル検出回路を形成できるという作用が得られ
る。
According to the present invention, the input voltage (Vc
c) a current mirror circuit (Q25, Q2) forming first and second two current paths having a constant current ratio relationship.
6), a first transistor (Q23) to which a collector current is supplied from the first current path (Q25), and an emitter area larger than that of the first transistor (Q23) and a second current path (Q26). (Q24) supplied with a collector current from the second transistor (Q24), the emitter of the first transistor (Q23) and the second transistor (Q2).
4) First resistor (R22) connecting between the emitters
A second resistor (R23) connecting between the emitter of the first transistor (Q23) and the reference potential (GND);
A resistor voltage dividing circuit (R24, R25) for dividing the input voltage (Vcc) and applying the divided voltage to the bases of the first and second transistors (Q23, Q24) and a collector of the second transistor (Q24). A third transistor (Q27) connected so as to be turned on / off by a base current (Ib) supplied through the third transistor (Q27). The on / off state of the third transistor (Q27) changes the input voltage. A detection output for detecting whether (Vcc) has fallen below a specified level is taken out, whereby an internal threshold voltage () independently formed in a circuit without reference to an external reference voltage is formed. Vp) has the effect that an autonomous voltage level detection circuit can be formed that discriminates the level drop of the input voltage (Vcc) into binary values.

【0022】請求項7に記載の発明は、請求項6に加え
て、第2のトランジスタ(Q24)にコレクタ同士およ
びエミッタ同士で並列接続されることにより、その第2
のトランジスタ(Q24)に対して差動関係をなす第4
のトランジスタ(Q22)と、この第4のトランジスタ
(Q22)のベースから基準電位に対して順方向となる
ように接続されたダイオード(Q21)と、このダイオ
ード(Q21)の両端に順方向電圧(Vf)を生じさせ
るための電流(Vf)を入力電圧(Vcc)供給路から
通電する抵抗を有し、入力電圧(Vcc)の低下によっ
て第2のトランジスタ(Q24)がオン状態を維持でき
なくなったときに、第4のトランジスタ(Q22)をオ
ン動作させるようにしたものであり、これにより、入力
電圧(Vcc)が規定レベルよりもさらに大きく低下し
た場合でも、その規定レベル以下の検出状態を維持させ
ることができるという作用が得られる。
According to a seventh aspect of the present invention, in addition to the sixth aspect, the second transistor (Q24) is connected in parallel between the collectors and the emitters, so that the second transistor (Q24) has the second transistor (Q24).
The fourth transistor having a differential relationship with the transistor (Q24)
(Q22), a diode (Q21) connected from the base of the fourth transistor (Q22) in a forward direction with respect to the reference potential, and a forward voltage (V) across both ends of the diode (Q21). Vf) to generate a current (Vf) from the input voltage (Vcc) supply path, and the second transistor (Q24) cannot be kept on due to a decrease in the input voltage (Vcc). At this time, the fourth transistor (Q22) is turned on, so that even if the input voltage (Vcc) further drops below the specified level, the detection state below the specified level is maintained. The effect that it can be obtained is obtained.

【0023】以下、本発明の好適な実施態様を図面を参
照しながら説明する。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

【0024】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
In the drawings, the same reference numerals indicate the same or corresponding parts.

【0025】図1は本発明の技術が適用された電子回路
装置の概略構成を示す。
FIG. 1 shows a schematic configuration of an electronic circuit device to which the technology of the present invention is applied.

【0026】同図に示す電子回路装置100は単一の半
導体基板上に半導体集積回路として形成されたものであ
って、応用回路1、バイアス回路2、低電圧禁止回路3
などを有する。
The electronic circuit device 100 shown in FIG. 1 is formed as a semiconductor integrated circuit on a single semiconductor substrate, and includes an application circuit 1, a bias circuit 2, a low voltage prohibition circuit 3
Etc.

【0027】まず、応用回路1は、ウォッチドッグシス
テム、レギュレータシステムやパワーICシステムなど
の機能を形成する回路であって、電源電圧Vccと、バ
イアス回路2にて生成される基準電圧Vrによって動作
する。バイアス回路2は電源電圧Vccで動作し、その
電源電圧Vccから所定の基準電圧Vrを生成して応用
回路1内の各部に供給する。低電圧禁止回路3は、上記
電源電圧Vccが規定レベル以下になったときに上記応
用回路1の動作禁止および電流遮断のカットオフ制御を
行う。これにより、低電源電圧時の誤動作防止と消費電
流削減を行わせる電子回路装置が形成されている。
First, the application circuit 1 is a circuit that forms functions such as a watchdog system, a regulator system, and a power IC system, and operates by the power supply voltage Vcc and the reference voltage Vr generated by the bias circuit 2. . The bias circuit 2 operates at the power supply voltage Vcc, generates a predetermined reference voltage Vr from the power supply voltage Vcc, and supplies the generated reference voltage Vr to each unit in the application circuit 1. The low voltage prohibition circuit 3 performs the operation prohibition of the application circuit 1 and the cutoff control of the current cutoff when the power supply voltage Vcc falls below the specified level. As a result, an electronic circuit device for preventing malfunction at low power supply voltage and reducing current consumption is formed.

【0028】ここで、上記低電圧禁止回路3は、低電圧
検出を行う電圧レベル検出回路4と、この電圧レベル検
出回路4の検出状態に応じて動作停止および電流遮断の
カットオフ制御を行う禁止出力回路5によって構成され
ている。
The low-voltage prohibiting circuit 3 prohibits a voltage level detecting circuit 4 for detecting a low voltage and a cut-off control for stopping operation and interrupting current in accordance with a detection state of the voltage level detecting circuit 4. The output circuit 5 is configured.

【0029】このとき、その電圧レベル検出回路4は、
バイアス回路2にて生成される外部基準電圧Vrを参照
することなく動作する自律型のレベル検出回路であっ
て、回路的に独立に形成される内部しきい値電圧(V
b)によって、検出入力電圧である電源電圧Vccのレ
ベル低下を2値弁別する。禁止出力回路5は、その自律
型の電圧レベル検出回路4の検出状態に応じて上記応用
回路1を上記バイアス回路2と共に低電圧禁止(カット
オフ)状態に設定する。
At this time, the voltage level detection circuit 4
An autonomous level detection circuit that operates without reference to the external reference voltage Vr generated by the bias circuit 2, and has an internal threshold voltage (V
According to b), the level drop of the power supply voltage Vcc, which is the detection input voltage, is discriminated by binary. The prohibition output circuit 5 sets the application circuit 1 together with the bias circuit 2 to a low-voltage prohibition (cutoff) state according to the detection state of the autonomous voltage level detection circuit 4.

【0030】上述の構成によれば、電源電圧Vccが規
定レベル以下に低下したときに、バイアス回路2の動作
状態に関係なく、応用回路1とバイアス回路2を共に動
作停止および電流遮断のカットオフ状態に自動設定させ
ることができる。つまり、低電源電圧下でのバイアス回
路2の動作保証を不要にできるとともに、低電圧禁止時
にはそのバイアス回路2の動作電流も遮断させることが
できる。これにより、低電源電圧の検出レベルが低い場
合でも、その低電源電圧を確実に検出して低電圧禁止を
行わせることができるとともに、低電圧禁止時の消費電
流を大幅に少なくすることができる。
According to the above configuration, when the power supply voltage Vcc falls below the specified level, the operation of both the application circuit 1 and the bias circuit 2 is stopped and the cutoff of current cutoff is performed regardless of the operation state of the bias circuit 2. The state can be automatically set. That is, it is not necessary to guarantee the operation of the bias circuit 2 under a low power supply voltage, and it is also possible to cut off the operation current of the bias circuit 2 when the low voltage is prohibited. Thus, even when the detection level of the low power supply voltage is low, the low power supply voltage can be reliably detected and the low voltage prohibition can be performed, and the current consumption when the low power supply voltage is prohibited can be greatly reduced. .

【0031】図2は、図1の電子回路装置に好適な電圧
レベル検出回路4の具体的な回路構成例を示す。
FIG. 2 shows a specific circuit configuration example of the voltage level detection circuit 4 suitable for the electronic circuit device of FIG.

【0032】同図において、電圧レベル検出回路4は、
npn型バイポーラ・トランジスタQ21〜Q24、p
np型バイポーラ・トランジスタQ25〜Q27、抵抗
R22〜R25により構成されている。
In the figure, the voltage level detection circuit 4
npn type bipolar transistors Q21 to Q24, p
It comprises np type bipolar transistors Q25 to Q27 and resistors R22 to R25.

【0033】ここで、pnpトランジスタQ25とQ2
6は、それぞれのエミッタが共に電源電圧供給路に接続
されると共に、Q25のコレクタとベースが共通接続さ
れてQ26のベースに接続されることにより、Q25側
の通電電流をQ26側に一定の電流比で転写するカレン
トミラー回路を形成する。
Here, the pnp transistors Q25 and Q2
Reference numeral 6 denotes that the emitter current is connected to the power supply voltage supply path, and the collector and base of Q25 are connected in common and connected to the base of Q26. A current mirror circuit for transferring at a ratio is formed.

【0034】この場合、Q25とQ26の電流転写比す
なわちミラー比は、Q25とQ26の電極サイズ比によ
って設定されるが、ここではとりあえず1:1に設定さ
れているものとし、これにより2つの電流経路には同じ
電流Ioq,Ioqが流れるようになっているものとす
る。
In this case, the current transfer ratio of Q25 and Q26, that is, the mirror ratio is set by the electrode size ratio of Q25 and Q26. Here, it is assumed that the current transfer ratio is set to 1: 1. It is assumed that the same currents Ioq, Ioq flow through the path.

【0035】npnトランジスタQ23は、そのコレク
タがpnpトランジスタQ25のコレクタ側に形成され
る第1の電流経路に接続されることにより、その第1の
電流経路からコレクタ電流が供給されるようになってい
る。同様に、npnトランジスタQ24は、そのコレク
タがpnpトランジスタQ26のコレクタ側に形成され
る第2の電流経路に接続されることにより、その第2の
電流経路からコレクタ電流が供給されるようになってい
る。この2つのnpnトランジスタQ23とQ24の各
ベースは共通接続されている。
The collector of the npn transistor Q23 is connected to a first current path formed on the collector side of the pnp transistor Q25, so that a collector current is supplied from the first current path. I have. Similarly, the collector of the npn transistor Q24 is connected to a second current path formed on the collector side of the pnp transistor Q26, so that the collector current is supplied from the second current path. I have. The bases of the two npn transistors Q23 and Q24 are commonly connected.

【0036】抵抗R22は、トランジスタQ23とトラ
ンジスタQ24のエミッタ間に接続されている。また、
抵抗23は、トランジスタQ23のエミッタと基準電位
GNDの間に接続されている。
The resistor R22 is connected between the emitters of the transistors Q23 and Q24. Also,
The resistor 23 is connected between the emitter of the transistor Q23 and the reference potential GND.

【0037】pnpトランジスタQ27は、そのエミッ
タが電源電圧供給路に接続され、そのベースがnpnト
ランジスタQ24のコレクタに接続されると共に、その
コレクタが後述する禁止出力回路5に接続されている。
The pnp transistor Q27 has an emitter connected to the power supply voltage supply path, a base connected to the collector of the npn transistor Q24, and a collector connected to the prohibited output circuit 5 described later.

【0038】抵抗R24,R25は、検出入力電圧であ
る電源電圧(Vcc)を分圧する抵抗分圧回路を形成す
る。この分圧回路の出力はトランジスタQ23,Q24
の共通ベースに印加される。
The resistors R24 and R25 form a resistor voltage dividing circuit for dividing a power supply voltage (Vcc) which is a detection input voltage. The output of this voltage dividing circuit is connected to transistors Q23 and Q24.
Are applied to a common base.

【0039】トランジスタQ22は、トランジスタQ2
4にコレクタ同士およびエミッタ同士で並列接続される
ことにより、そのトランジスタQ24に対して差動関係
をなしている。
The transistor Q22 includes a transistor Q2
4 is connected in parallel between the collectors and the emitters, so that the transistor Q24 has a differential relationship.

【0040】トランジスタQ21はダイオード接続とな
るようにコレクタとベースとが接続され、さらにトラン
ジスタQ22のベースから基準電位GNDに対して順方
向となるように接続されている。
The transistor Q21 has a collector and a base connected so as to be diode-connected, and is further connected from the base of the transistor Q22 so as to be forward with respect to the reference potential GND.

【0041】抵抗R21は、そのダイオード(Q21)
の両端に、通常のバイポーラ・トランジスタのベース・
エミッタ間電圧に相当する順方向電圧Vfを生じさせる
ための電流Ifを電源電圧供給路から通電する。
The resistor R21 is connected to the diode (Q21)
At both ends of the base of a normal bipolar transistor
A current If for generating a forward voltage Vf corresponding to an emitter-to-emitter voltage is supplied from a power supply voltage supply path.

【0042】禁止出力回路5は、npnトランジスタQ
28により形成されている。このトランジスタQ28
は、そのベースに上記pnpトランジスタQ27のコレ
クタが接続されていて、そのQ27のオン動作時に供給
される検出出力電流Ioによりオン設定されるようにな
っている。そして、そのQ28のオン設定状態が、前述
した応用回路1およびバイアス回路2(図1参照)の動
作停止および電流遮断のカットオフ制御信号Coとして
出力されるようになっている。
The prohibition output circuit 5 includes an npn transistor Q
28. This transistor Q28
Has its base connected to the collector of the pnp transistor Q27, and is turned on by a detection output current Io supplied when the Q27 is turned on. Then, the ON state of Q28 is output as a cutoff control signal Co for stopping the operation of the application circuit 1 and the bias circuit 2 (see FIG. 1) and cutting off the current.

【0043】次に、動作について説明する。Next, the operation will be described.

【0044】図2において、トランジスタQ25とQ2
6はエミッタ面積が同じで、入力側(Q25)と出力側
(Q26)の電流比が1:1のカレントミラー回路を形
成するものとする。この1:1のカレントミラー回路
(Q25,Q26)により、トランジスタQ23,Q2
4には共に同じコレクタ電流Iqo,Iqoが供給され
るようになっている。
In FIG. 2, transistors Q25 and Q2
Reference numeral 6 denotes a current mirror circuit having the same emitter area and a current ratio of 1: 1 between the input side (Q25) and the output side (Q26). This 1: 1 current mirror circuit (Q25, Q26) allows the transistors Q23, Q2
4 are supplied with the same collector current Iqo, Iqo.

【0045】ここで、トランジスタQ24のエミッタ面
積をトランジスタQ23のそれのn倍とすると、Q23
のベース・エミッタ間電圧Vbe23は式(1)で、Q
24のベース・エミッタ間電圧Vbe24は式(2)
で、それぞれ表すことができる。
Here, assuming that the emitter area of the transistor Q24 is n times that of the transistor Q23, Q23
Is the base-emitter voltage Vbe23 of the equation (1)
24 is expressed by equation (2)
Can be represented by

【0046】また、Vbe23とVbe24の電圧差Δ
Vbeは式(3)で表すことができる。
The voltage difference Δ between Vbe23 and Vbe24
Vbe can be expressed by equation (3).

【0047】[0047]

【数1】 ここで、Q24の電流増幅率が十分に大きければ、抵抗
R22を流れる電流はQ24のコレクタ電流Iqoと見
ることができる。これにより、Q24のコレクタ電流I
qoは式(4)で与えられる。この式(4)おいて、温
度Tを一定とすれば、上記コレクタ電流Iqoは、抵抗
R22と、Q24のQ23に対するエミッタ面積比nと
によって規定される。
(Equation 1) Here, if the current amplification factor of Q24 is sufficiently large, the current flowing through the resistor R22 can be regarded as the collector current Iqo of Q24. Thereby, the collector current I of Q24
qo is given by equation (4). In this equation (4), if the temperature T is constant, the collector current Iqo is defined by the resistor R22 and the emitter area ratio n of Q24 to Q23.

【0048】また、抵抗R23には、Q24とQ23の
両コレクタ電流Iqo,Iqoが合流して流れる。この
とき、Q24のコレクタ電流Iqoが、Q25,Q26
のカレントミラー回路による転写動作により、Q24の
コレクタ電流Iqoに1:1で追従するとすれば、その
ときのQ23とQ24のベース電圧Vbの条件は、式
(5)で与えられる。
The collector currents Iqo and Iqo of the transistors Q24 and Q23 merge and flow through the resistor R23. At this time, the collector current Iqo of Q24 becomes Q25, Q26
Assuming that the collector current Iqo of Q24 follows 1: 1 by the transfer operation by the current mirror circuit, the condition of the base voltage Vb of Q23 and Q24 at that time is given by equation (5).

【0049】[0049]

【数2】 一方、Q23,Q24の共通ベースには、抵抗R24と
R25で分圧された電圧Vpが印加されるが、この印加
電圧Vpが、式(5)で与えられるベース電圧Vbの形
成条件を満足させられるだけの大きさがあれば(Vp≧
Vb)、トランジスタQ24のコレクタ電流Iqoのす
べてがトランジスタQ26から供給される。つまり、こ
のときのトランジスタQ24のコレクタには、Q26か
ら供給される以外の電流を流す余地がない。したがっ
て、Q24のコレクタを介してベース電流が通電される
ように接続されているトランジスタQ27は、Q24の
コレクタがQ27のベース電流Ibを流す余地がないこ
とにより、オフ状態を保つ。
(Equation 2) On the other hand, the voltage Vp divided by the resistors R24 and R25 is applied to the common base of Q23 and Q24, and the applied voltage Vp satisfies the condition for forming the base voltage Vb given by the equation (5). (Vp ≧
Vb), all of the collector current Iqo of the transistor Q24 is supplied from the transistor Q26. That is, there is no room for the collector of the transistor Q24 at this time to flow a current other than that supplied from the transistor Q26. Therefore, transistor Q27, which is connected so that the base current flows through the collector of Q24, maintains the off state because there is no room for the collector of Q24 to flow the base current Ib of Q27.

【0050】しかし、Q23,Q24の共通ベースへの
印加電圧Vpが、式(5)で与えられるベース電圧Vb
の形成条件を満足させられるだけの大きさがないと、つ
まり式(5)で与えられるベース電圧Vbよりも小さい
と(Vp<Vb)、Q23とQ24には同じベース電圧
が与えられるが、Q24のエミッタ面積がQ23のそれ
よりも大きいことにより、Q23に対してQ24の方
が、より多くのコレクタ電流を吸い込むようになる。し
かし、Q23とQ24のコレクタ電流は、Q25,Q2
6が形成するカレントミラー回路により、1:1の比に
制御されている。この結果、Q24のコレクタには、Q
26からの供給される以外の電流が余分に流れ込むよう
になる。つまり、Q24のコレクタ電流が、Q23のそ
れよりも多くなる余地が生じる。これにより、Q24の
コレクタを介してベース電流が通電されるように接続さ
れているトランジスタQ27は、Q24のコレクタ電流
としてQ27のベース電流Ibを流れることにより、オ
ン状態に転じる。
However, the voltage Vp applied to the common base of Q23 and Q24 is equal to the base voltage Vb given by equation (5).
If the magnitude is not large enough to satisfy the formation condition of (5), that is, if it is smaller than the base voltage Vb given by the equation (5) (Vp <Vb), the same base voltage is given to Q23 and Q24. Is larger than that of Q23, Q24 draws more collector current than Q23. However, the collector currents of Q23 and Q24 are Q25, Q2
The current mirror circuit 6 forms a 1: 1 ratio. As a result, the collector of Q24 has Q
An extra current other than that supplied from 26 flows in. That is, there is room for the collector current of Q24 to be larger than that of Q23. As a result, the transistor Q27, which is connected so that the base current flows through the collector of the transistor Q24, turns on when the base current Ib of the transistor Q27 flows as the collector current of the transistor Q24.

【0051】以上のようにして、抵抗R24,R25で
分圧されてQ23,Q24の共通ベースに印可される電
圧Vpが、式(5)で与えられるベース電圧Vb以上で
あるかどうかに応じて、Q27がオン/オフする。これ
により、抵抗R24,R25から与えられる分圧電圧V
pを検出入力電圧とし、かつ式(5)で与えられるVb
を検出しきい値とする電圧レベル検出が行われ、その検
出出力はQ27のオン/オフの形で出力される。
As described above, the voltage Vp divided by the resistors R24 and R25 and applied to the common base of Q23 and Q24 depends on whether the voltage Vp is equal to or higher than the base voltage Vb given by the equation (5). , Q27 are turned on / off. Thereby, the divided voltage V given from the resistors R24 and R25
Let p be the detection input voltage and Vb given by equation (5)
Is detected as a detection threshold value, and the detection output is output in the form of ON / OFF of Q27.

【0052】この場合、検出入力電圧としてのVpが検
出しきい値としてのVbよりも低下したときに、禁止出
力回路5のトランジスタQ28がオン動作させられ、こ
のQ28のオン動作により、前述した応用回路1および
バイアス回路2の動作停止および電流遮断(カットオ
フ)が設定される。
In this case, when Vp as the detection input voltage falls below Vb as the detection threshold value, the transistor Q28 of the prohibition output circuit 5 is turned on. The operation stop and the current cutoff (cutoff) of the circuit 1 and the bias circuit 2 are set.

【0053】ここで注目すべきことは、上述した電圧レ
ベル検出回路4では、検出のための外部基準電圧Vrは
使用せず、回路的に独立して形成される内部しきい値電
圧(Vb)によって、自律的に電圧レベルを検出してい
ることである。しかも、その検出の基準となる内部しき
い値電圧(Vb)は、式(5)に示すように、電源電圧
Vccには依存していない。これにより、外部から基準
電圧Vrを与えなくても、精度の高い低電圧検出を行わ
せることができる。
It should be noted here that the above-mentioned voltage level detection circuit 4 does not use the external reference voltage Vr for detection, but instead has an internal threshold voltage (Vb) formed independently in a circuit. Is autonomously detecting the voltage level. Moreover, the internal threshold voltage (Vb) as a reference for the detection does not depend on the power supply voltage Vcc, as shown in Expression (5). Thus, high-precision low-voltage detection can be performed without externally applying the reference voltage Vr.

【0054】次に、上述した電圧レベル検出回路4の温
度特性を考慮した動作について説明する。
Next, the operation of the above-described voltage level detection circuit 4 in consideration of the temperature characteristics will be described.

【0055】式(5)において、検出しきい値をなすQ
24,Q25のベース電圧Vbの温度特性を求めると、
式(6)のようになる。
In equation (5), Q which forms the detection threshold
When the temperature characteristics of the base voltage Vb of 24 and Q25 are obtained,
Equation (6) is obtained.

【0056】[0056]

【数3】 式(6)において、ΔV/ΔT=0すなわち温度特性0
(ゼロ)となるためには、右辺の第1項と第2項が等し
くなることが必要である。第1項はほぼ2mV/℃であ
るので、第2項も2mV/℃となれば、温度依存性をな
くすことができる。この場合、第2項を2mV/℃×3
00℃(絶対温度)=0.6Vに設定すれば、ΔV/Δ
T=0とすることができる。このときのVbは約1.3
Vのバンドギャップ電圧となる。
(Equation 3) In equation (6), ΔV / ΔT = 0, that is, temperature characteristic 0
In order to be (zero), the first and second terms on the right side must be equal. Since the first term is approximately 2 mV / ° C., if the second term is also 2 mV / ° C., the temperature dependency can be eliminated. In this case, the second term is 2 mV / ° C. × 3
If 00 ° C. (absolute temperature) = 0.6 V, ΔV / Δ
T = 0 can be set. Vb at this time is about 1.3.
V bandgap voltage.

【0057】したがって、抵抗R24,25が形成する
分圧回路の入力側における低電圧禁止設定電圧(Q27
がオンする検出しきい値)をVstとすれば、このVs
tは式(7)で与えられる。つまり、電源電圧(検出入
力電圧)Vccが式(7)で設定される電圧Vstより
も小さくなったときに、Q27がオン動作して低電圧禁
止状態が設定される。
Accordingly, the low voltage prohibition setting voltage (Q27) on the input side of the voltage dividing circuit formed by the resistors R24 and R25.
If Vst is a detection threshold value at which is turned on, this Vs
t is given by equation (7). That is, when the power supply voltage (detection input voltage) Vcc becomes lower than the voltage Vst set by the equation (7), Q27 is turned on to set the low voltage prohibition state.

【0058】[0058]

【数4】 式(7)において、たとえばR25/R24=2とすれ
ば、低電圧禁止設定電圧Vstは3×1.3V=3.9
V、すなわち約4Vになる。したがって、電源電圧Vc
cが4Vによりも低くなったときに低電圧禁止を行わせ
たい場合には、R25/R24=2にすればよい。
(Equation 4) In the equation (7), if, for example, R25 / R24 = 2, the low voltage prohibition setting voltage Vst is 3 × 1.3V = 3.9.
V, that is, about 4V. Therefore, the power supply voltage Vc
If it is desired to perform low voltage inhibition when c becomes lower than 4 V, R25 / R24 may be set to 2.

【0059】次に、トランジスタQ22の動作について
説明する。
Next, the operation of transistor Q22 will be described.

【0060】上述した電圧レベル検出回路4において、
電源電圧Vccが上記低電圧禁止設定電圧Vsを下回っ
てQ27がオンさせられた後、そのVccがさらに大き
く低下した場合、たとえばVccが1.8V位まで低下
してくると、抵抗R24,R25を介してQ24に印加
される電圧Vpは0.6V位まで低下して、Q24のオ
ン状態が維持できなくなる。Q24がオン状態を維持で
きないと、Q27のベース電流を流すこともできなくな
って、低電圧禁止状態の設定が無効になってしまう。
In the voltage level detection circuit 4 described above,
After the power supply voltage Vcc falls below the low voltage prohibition set voltage Vs and Q27 is turned on, if the Vcc further decreases, for example, if Vcc drops to about 1.8 V, the resistors R24 and R25 are reset. As a result, the voltage Vp applied to Q24 drops to about 0.6 V, and the ON state of Q24 cannot be maintained. If Q24 cannot be maintained in the ON state, the base current of Q27 will not be able to flow, and the setting of the low voltage prohibition state will be invalidated.

【0061】ここで、Q24のオン状態が維持できなく
なるほどに電源電圧Vccが低下したときに、その電源
電圧低下によって応用回路1やバイアス回路2が自然的
に動作停止および遮断状態になれば問題はないが、も
し、そのような低電源電圧下でも完全な動作停止および
遮断状態に至らずに、中途半端な動作が続くようなこと
があると、それによる誤動作や破壊などの恐れが残って
しまう。
Here, when the power supply voltage Vcc drops so that the ON state of Q24 cannot be maintained, there is a problem if the application circuit 1 and the bias circuit 2 naturally stop and shut off due to the power supply voltage drop. However, even if such a low power supply voltage does not result in complete shutdown and shut-off, and half-way operation continues, the risk of malfunction or destruction remains. I will.

【0062】そこで、図2に示した回路4では、トラン
ジスタQ24にコレクタ同士およびエミッタ同士で並列
接続されることにより、そのQ24に対して差動関係を
なすトランジスタQ22とともに、このQ22のベース
にダイオードの順方向電圧Vf(=約0.7V)を与え
るためのトランジスタQ21と抵抗R21を設けてい
る。つまり、Q24に対して差動関係をなすQ22を設
けるとともに、このQ22がオン状態になるのに最低限
必要なベース電圧(Vf=略0.7V)を与えるように
している。
Therefore, in the circuit 4 shown in FIG. 2, the collector and the emitter are connected in parallel to the transistor Q24, so that the transistor Q22 having a differential relationship with the transistor Q24 and the diode Q24 A transistor Q21 and a resistor R21 for applying a forward voltage Vf (= approximately 0.7 V) are provided. That is, Q22 having a differential relationship with Q24 is provided, and a base voltage (Vf = approximately 0.7 V) required at least to turn on this Q22 is applied.

【0063】これにより、電源電圧Vccの低下によっ
てQ24がオン状態を維持できなくなっても、このQ2
4に代わってQ22がオン動作してQ27をオンし続け
るようになる。これにより、低電圧禁止の最低動作電源
電圧を、電源電圧VccがQ22をオンさせるのに最低
限必要な電圧(約0.7V)まで下げることが可能にな
る。これ以上に電源電圧Vccが低下した場合は、Q2
2もオン状態を維持できなくなるが、このような極端な
低電源電圧(Vcc<0.7V)の下では、ほとんどの
トランジスタ回路が完全に動作停止および遮断状態(カ
ットオフ状態)になってしまうので、誤動作や破壊を心
配する必要はなくなる。
Thus, even if Q24 cannot be kept on due to a decrease in power supply voltage Vcc, Q2
In place of 4, Q22 turns on and Q27 continues to turn on. This makes it possible to lower the minimum operating power supply voltage for which low voltage is prohibited to the minimum voltage (about 0.7 V) required for the power supply voltage Vcc to turn on Q22. If the power supply voltage Vcc drops further, Q2
2 cannot maintain the ON state, but under such an extremely low power supply voltage (Vcc <0.7 V), most of the transistor circuits are completely stopped and cut off (cut off state). Therefore, there is no need to worry about malfunction or destruction.

【0064】以上、Q25,Q26のカレントミラー比
が1:1の場合について説明したが、このカレントミラ
ー比はそれ以外であってもよい。たとえば、そのミラー
比をm:1にした場合の条件は、式(8)(9)で求め
ることができる。
The case where the current mirror ratio of Q25 and Q26 is 1: 1 has been described above, but the current mirror ratio may be other than that. For example, the condition when the mirror ratio is set to m: 1 can be obtained by Expressions (8) and (9).

【0065】[0065]

【数5】 つまり、ミラー比がいくらであっても、抵抗R24,R
25の比およびQ23に対するQ24のエミッタ面積比
nの設定により、ミラー比が1:1の場合と同様に考え
ることができる。
(Equation 5) That is, regardless of the mirror ratio, the resistances R24 and R24
With the ratio of 25 and the setting of the emitter area ratio n of Q24 to Q23, it can be considered as if the mirror ratio was 1: 1.

【0066】また、pnpトランジスタとnpnトラン
ジスタをnpnトランジスタとpnpトランジスタに置
き換えても、同様の電圧レベル検出回路4および低電圧
禁止回路3を構成することができる。また、分圧回路抵
抗R24,R25の入力はVccより入力を得ている
が、Vccより入力を得るのではなく、外部よりの設定
ができるようにしてもよいし、いずれかの内部バイアス
回路より得るようにしてもよい。
Even if the pnp transistor and the npn transistor are replaced with an npn transistor and a pnp transistor, the same voltage level detection circuit 4 and low voltage inhibition circuit 3 can be formed. Although the input of the voltage dividing circuit resistors R24 and R25 is obtained from Vcc, the input may not be obtained from Vcc but may be set from outside. It may be obtained.

【0067】図3は、図1に示した電子回路装置の低電
圧禁止回路およびバイアス回路付近の詳細な回路例を示
す。
FIG. 3 shows a detailed circuit example near the low-voltage inhibiting circuit and the bias circuit of the electronic circuit device shown in FIG.

【0068】同図において、トランジスタQ23〜Q2
7と抵抗R22〜R25は電圧レベル検出回路4を構成
する。ここで示す電圧レベル検出回路4は、トランジス
タQ21,Q22が省略されている以外は、図2に示し
たものとほぼ同じである。R211はQ23〜Q26が
平衡状態に入るための起動用であって、Q27のオン/
オフに影響を与えない程度の小電流を通電する。
In the figure, transistors Q23 to Q2
7 and the resistors R22 to R25 constitute the voltage level detection circuit 4. The voltage level detection circuit 4 shown here is almost the same as that shown in FIG. 2 except that the transistors Q21 and Q22 are omitted. R211 is for starting Q23 to Q26 to enter an equilibrium state, and is turned on / off of Q27.
Apply a small current that does not affect turning off.

【0069】トランジスタQ28,Q29と抵抗R2
6,R27は禁止出力回路5を構成する。この禁止出力
回路5では、電圧レベル検出回路4の低電圧検出出力を
2つのトランジスタQ28、Q29でそれぞれに取り出
し、一方のQ28にはバイアス回路2の低電圧禁止を、
他方のQ29には応用回路1の低電圧禁止を、それぞれ
に行わせるようにしてある。Co1,Co2はその低電
圧禁止を行うカットオフ制御信号であって、Q28,Q
29の各コレクタからそれぞれに取り出される。
The transistors Q28 and Q29 and the resistor R2
6, R27 constitute the prohibition output circuit 5. In the prohibition output circuit 5, the low voltage detection output of the voltage level detection circuit 4 is taken out by two transistors Q28 and Q29, and one of the Q28 is used to prohibit the low voltage prohibition of the bias circuit 2.
In the other Q29, the low voltage of the application circuit 1 is prohibited. Co1 and Co2 are cut-off control signals for inhibiting the low voltage.
It is taken out from each of the 29 collectors.

【0070】バイアス回路2は、トランジスタQ11〜
Q17と抵抗R11〜R15により構成されている。こ
のバイアス回路はバンシドギャップ型定電圧回路であっ
て、Q11,Q12は起動回路として動作する。
The bias circuit 2 includes transistors Q11 to Q11.
Q17 and resistors R11 to R15. This bias circuit is a band gap type constant voltage circuit, and Q11 and Q12 operate as a starting circuit.

【0071】図4は、本発明の電子回路装置のさらに好
適な構成例を示す。
FIG. 4 shows a further preferred configuration example of the electronic circuit device of the present invention.

【0072】同図に示す回路では、電圧レベル検出回路
4が低電源電圧を検出したときに、禁止出力回路5が応
用回路1とバイアス回路2に対して出力するカットオフ
制御信号Co1,Co2のうち、バイアス回路2に対す
るカットオフ信号Co1だけを選択的に遅延させる時定
数回路6を設けている。この時定数回路6は、電圧レベ
ル検出回路4の検出出力によりオン動作させられるトラ
ンジスタQ28のベース側に、容量素子C1を並列に接
続することにより形成される。
In the circuit shown in FIG. 7, when the voltage level detection circuit 4 detects a low power supply voltage, the inhibition output circuit 5 outputs the cutoff control signals Co1 and Co2 output to the application circuit 1 and the bias circuit 2. Among them, a time constant circuit 6 for selectively delaying only the cutoff signal Co1 for the bias circuit 2 is provided. The time constant circuit 6 is formed by connecting a capacitance element C1 in parallel to the base side of a transistor Q28 that is turned on by the detection output of the voltage level detection circuit 4.

【0073】この時定数回路6を設けたことにより、低
電源電圧検出時のカットオフ動作は、まず、応用回路1
がカットオフ設定され、この応用回路1のカットオフ設
定が完了して若干の時間経過後にバイアス回路2がカッ
トオフ設定されるようになる。
With the provision of the time constant circuit 6, the cut-off operation at the time of detecting the low power supply voltage can be performed by first using the application circuit 1
Are cut off, and the cutoff setting of the bias circuit 2 is started a little after the cutoff setting of the application circuit 1 is completed.

【0074】これにより、応用回路1は、バイアス回路
2から基準電圧Vrを供給される正常な動作条件下でも
ってカットオフ制御されるようになり、カットオフ過渡
期の誤動作を確実に予防することができるようになる。
As a result, the application circuit 1 is controlled to be cut off under a normal operating condition in which the reference voltage Vr is supplied from the bias circuit 2, and it is possible to reliably prevent a malfunction during a cut-off transition period. Will be able to

【0075】図5は、本発明の電子回路装置のさらにま
た好適な構成例を示す。
FIG. 5 shows a further preferred configuration example of the electronic circuit device of the present invention.

【0076】同図に示す回路では、禁止出力回路5によ
るカットオフ設定を、たとえば出力回路のように比較的
電流消費の大きなパワー回路部11と、バイアス回路2
のように比較的電流消費の少ない非パワー回路部12と
に分けて行わせるとともに、非パワー回路部12に対す
るカットオフ制御信号Co1だけを時定数回路6で選択
的に遅延させるようにしてある。
In the circuit shown in the figure, the cut-off setting by the inhibit output circuit 5 is performed by setting the power circuit section 11 which consumes a relatively large amount of current, such as an output circuit, and the bias circuit 2.
As described above, the cutoff control signal Co1 for the non-power circuit section 12 is selectively delayed by the time constant circuit 6 while being divided into the non-power circuit section 12 which consumes relatively little current.

【0077】これにより、パワー回路部11は、バイア
ス回路2などの非パワー回路部12が正常動作する条件
下でカットオフ制御されるようになり、カットオフ過渡
期のノイズ発生を軽減させることができるようになる。
As a result, the cutoff control of the power circuit section 11 is performed under the condition that the non-power circuit section 12 such as the bias circuit 2 operates normally, and it is possible to reduce the noise generation during the cutoff transition period. become able to.

【0078】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0079】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である電子
回路装置の低電圧禁止システムに適用した場合について
説明したが、それに限定されるものではなく、たとえば
電源電圧あるいは入力電圧が一定以上になったときに動
作を停止させる過電圧禁止システム、あるいは基準電圧
が不要な汎用の電圧レベル検出回路などにも適用でき
る。
In the above description, mainly the case where the invention made by the present inventor is applied to the low voltage prohibition system of the electronic circuit device, which is the field of application as the background, is not limited thereto. For example, the present invention can be applied to an overvoltage prohibition system that stops operation when a power supply voltage or an input voltage exceeds a certain level, or a general-purpose voltage level detection circuit that does not require a reference voltage.

【0080】[0080]

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
The following is a brief description of an outline of typical inventions among the inventions disclosed in the present application.

【0081】すなわち、低電源電圧の検出レベルが低い
場合でも、その低電源電圧を確実に検出して低電圧禁止
を行わせることができるとともに、低電圧禁止時の消費
電流を大幅に少なくすることができる、という効果が得
られる。
That is, even when the detection level of the low power supply voltage is low, the low power supply voltage can be reliably detected and the low voltage prohibition can be performed, and the current consumption when the low power supply voltage is prohibited is greatly reduced. Can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の技術が適用された電子回路装置の概略
構成を示すブロック図
FIG. 1 is a block diagram showing a schematic configuration of an electronic circuit device to which the technology of the present invention is applied.

【図2】本発明で使用する電圧レベル検出回路の具体的
な構成例を示す回路図
FIG. 2 is a circuit diagram showing a specific configuration example of a voltage level detection circuit used in the present invention.

【図3】低電圧禁止回路およびバイアス回路付近の詳細
な構成例を示す回路図
FIG. 3 is a circuit diagram showing a detailed configuration example near a low-voltage inhibiting circuit and a bias circuit;

【図4】本発明の電子回路装置のさらに好適な構成例を
示す回路図
FIG. 4 is a circuit diagram showing a further preferred configuration example of the electronic circuit device of the present invention.

【図5】本発明の電子回路装置のさらにまた好適な構成
例を示す回路図
FIG. 5 is a circuit diagram showing a still further preferred configuration example of the electronic circuit device of the present invention.

【符号の説明】[Explanation of symbols]

100 電子回路装置 1 応用回路 11 パワー回路部 12 非パワー回路部 2 バイアス回路 3 低電圧禁止回路 4 電圧レベル検出回路 5 禁止出力回路 6 時定数回路 Vcc 電源電圧 Vr 基準電圧 GND 基準電位 Q21〜Q24 npn型バイポーラ・トランジスタ Q28,Q29 npn型バイポーラ・トランジスタ Q25〜Q27 pnp型バイポーラ・トランジスタ R21〜R25 抵抗 C1 容量素子 REFERENCE SIGNS LIST 100 Electronic circuit device 1 Application circuit 11 Power circuit section 12 Non-power circuit section 2 Bias circuit 3 Low voltage prohibition circuit 4 Voltage level detection circuit 5 Prohibition output circuit 6 Time constant circuit Vcc Power supply voltage Vr Reference voltage GND Reference potential Q21 to Q24 npn -Type bipolar transistors Q28, Q29 npn-type bipolar transistors Q25 to Q27 pnp-type bipolar transistors R21 to R25 Resistance C1 Capacitor

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 所定レベル以上の電源電圧で動作保証さ
れた応用回路と、上記電源電圧から所定の基準電圧を生
成するバイアス回路と、上記電源電圧が規定レベル以下
になったときに上記応用回路のカットオフ制御を行う低
電圧禁止回路とにより、低電源電圧時の誤動作防止と消
費電流削減を行わせるようにした電子回路装置であっ
て、上記低電圧禁止回路として、上記基準電圧を参照す
ることなく回路的に独立に形成される内部しきい値電圧
によって上記電源電圧のレベル低下を2値弁別する自律
型の電圧レベル検出回路と、この電圧レベル検出回路の
検出状態に応じて上記応用回路を上記バイアス回路と共
に低電圧禁止状態に設定する禁止出力回路とを備えたこ
とを特徴とする電子回路装置。
1. An application circuit whose operation is guaranteed at a power supply voltage higher than a predetermined level, a bias circuit that generates a predetermined reference voltage from the power supply voltage, and the application circuit when the power supply voltage becomes lower than a specified level. An electronic circuit device configured to prevent malfunction at a low power supply voltage and reduce current consumption by using a low-voltage prohibition circuit that performs cut-off control, wherein the low-voltage prohibition circuit refers to the reference voltage. An autonomous type voltage level detection circuit that discriminates the level drop of the power supply voltage in a binary manner by an internal threshold voltage that is formed independently in a circuit-less manner, and the application circuit according to the detection state of the voltage level detection circuit And a prohibition output circuit for setting a low voltage prohibition state together with the bias circuit.
【請求項2】 バイアス回路に対する低電圧禁止の設定
を応用回路のそれよりも遅延させる時定数回路を備えた
ことを特徴とする請求項1に記載の電子回路装置。
2. The electronic circuit device according to claim 1, further comprising a time constant circuit for delaying the setting of the low voltage prohibition for the bias circuit from that of the application circuit.
【請求項3】 非パワー回路部に対する低電圧禁止の設
定をパワー回路部のそれよりも遅延させる時定数回路を
備えたことを特徴とする請求項1または2に記載の電子
回路装置。
3. The electronic circuit device according to claim 1, further comprising a time constant circuit for delaying the setting of the low-voltage prohibition for the non-power circuit portion from that of the power circuit portion.
【請求項4】 電圧レベル検出回路として、一定の電流
比関係を有する第1,第2の2つの電流経路を形成する
カレントミラー回路と、第1の電流経路からコレクタ電
流が供給される第1のトランジスタと、第1のトランジ
スタよりエミッタ面積が大きく、かつ第2の電流経路か
らコレクタ電流が供給される第2のトランジスタと、第
1のトランジスタのエミッタと第2のトランジスタのエ
ミッタの間を接続する第1の抵抗と、第1のトランジス
タのエミッタと基準電位の間を接続する第2の抵抗と、
電源電圧を分圧して第1,第2のトランジスタのベース
に共通に印加する抵抗分圧回路と、第2のトランジスタ
のコレクタを介して通電されるベース電流によってオン
/オフ制御されるように接続された第3のトランジスタ
を有し、この第3のトランジスタのオン/オフ状態によ
って上記電源電圧が規定レベル以下になったかどうかの
検出出力を取り出すようにしたことを特徴とする請求項
1から3のいずれかに記載の電子回路装置。
4. A current mirror circuit forming first and second current paths having a constant current ratio relationship as a voltage level detection circuit, and a first current path supplied with a collector current from the first current path. And a second transistor having an emitter area larger than that of the first transistor and supplied with a collector current from the second current path, and an emitter connected between the emitter of the first transistor and the emitter of the second transistor. A first resistor that connects between the emitter of the first transistor and a reference potential;
A resistive voltage dividing circuit for dividing the power supply voltage and applying the divided voltage to the bases of the first and second transistors in common and connected so as to be turned on / off by a base current supplied through the collector of the second transistor. And a detection output for detecting whether or not the power supply voltage has fallen below a specified level depending on the on / off state of the third transistor. An electronic circuit device according to any one of the above.
【請求項5】 電圧レベル検出回路として、一定の電流
比関係を有する第1,第2の2つの電流経路を形成する
カレントミラー回路と、第1の電流経路からコレクタ電
流が供給される第1のトランジスタと、第1のトランジ
スタよりエミッタ面積が大きく、かつ第2の電流経路か
らコレクタ電流が供給される第2のトランジスタと、第
1のトランジスタのエミッタと第2のトランジスタのエ
ミッタの間を接続する第1の抵抗と、第1のトランジス
タのエミッタと基準電位の間を接続する第2の抵抗と、
電源電圧を分圧して第1,第2のトランジスタのベース
に共通に印加する抵抗分圧回路と、第2のトランジスタ
のコレクタを介して通電されるベース電流によってオン
/オフ制御されるように接続された第3のトランジスタ
と、第2のトランジスタにコレクタ同士およびエミッタ
同士で並列接続されることにより、その第2のトランジ
スタに対して差動関係をなす第4のトランジスタと、こ
の第4のトランジスタのベースから基準電位に対して順
方向となるように接続されたダイオードと、このダイオ
ードの両端に順方向電圧を生じさせるための電流を電源
電圧供給路から通電する抵抗を有し、電源電圧の低下に
よって第2のトランジスタがオン状態を維持できなくな
ったときに、第4のトランジスタをオン動作させるよう
にしたことを特徴とする請求項1から4のいずれかに記
載の電子回路装置。
5. A current mirror circuit forming first and second current paths having a constant current ratio relationship as a voltage level detecting circuit, and a first current path supplied with a collector current from the first current path. And a second transistor having an emitter area larger than that of the first transistor and supplied with a collector current from the second current path, and an emitter connected between the emitter of the first transistor and the emitter of the second transistor. A first resistor that connects between the emitter of the first transistor and a reference potential;
A resistive voltage dividing circuit for dividing the power supply voltage and applying the divided voltage to the bases of the first and second transistors in common and connected so as to be turned on / off by a base current supplied through the collector of the second transistor. A third transistor, a fourth transistor having a differential relationship with respect to the second transistor by being connected in parallel between the collector and the emitter with the second transistor, and a fourth transistor A diode connected in a forward direction with respect to a reference potential from the base of the diode, and a resistor for supplying a current for generating a forward voltage from a power supply voltage supply path to both ends of the diode; The fourth transistor is turned on when the second transistor cannot be kept on due to the decrease. Electronic circuit device according to any one of claims 1 to 4 for.
【請求項6】 入力電圧から一定の電流比関係を有する
第1,第2の2つの電流経路を形成するカレントミラー
回路と、第1の電流経路からコレクタ電流が供給される
第1のトランジスタと、第1のトランジスタよりエミッ
タ面積が大きく、かつ第2の電流経路からコレクタ電流
が供給される第2のトランジスタと、第1のトランジス
タのエミッタと第2のトランジスタのエミッタの間を接
続する第1の抵抗と、第1のトランジスタのエミッタと
基準電位の間を接続する第2の抵抗と、上記入力電圧を
分圧して第1,第2のトランジスタのベースに共通に印
加する抵抗分圧回路と、第2のトランジスタのコレクタ
を介して通電されるベース電流によってオン/オフ制御
されるように接続された第3のトランジスタを有し、こ
の第3のトランジスタのオン/オフ状態によって上記入
力電圧が規定レベル以下になったかどうかの検出出力を
取り出すようにしたことを特徴とする電圧レベル検出回
路。
6. A current mirror circuit forming first and second current paths having a constant current ratio relationship from an input voltage, a first transistor supplied with a collector current from the first current path, and , A second transistor having a larger emitter area than the first transistor and supplied with a collector current from a second current path, and a first transistor connecting between the emitter of the first transistor and the emitter of the second transistor. A second resistor connecting between the emitter of the first transistor and the reference potential; a resistor voltage dividing circuit for dividing the input voltage and applying the divided voltage to the bases of the first and second transistors in common; And a third transistor connected so as to be turned on / off by a base current supplied through a collector of the second transistor. A detection output for detecting whether or not the input voltage has fallen below a prescribed level depending on an on / off state of the voltage level detector.
【請求項7】 第2のトランジスタにコレクタ同士およ
びエミッタ同士で並列接続されることにより、その第2
のトランジスタに対して差動関係をなす第4のトランジ
スタと、この第4のトランジスタのベースから基準電位
に対して順方向となるように接続されたダイオードと、
このダイオードの両端に順方向電圧を生じさせるための
電流を入力電圧供給路から通電する抵抗を有し、入力電
圧の低下によって第2のトランジスタがオン状態を維持
できなくなったときに、第4のトランジスタをオン動作
させるようにしたことを特徴とする請求項6に記載の電
圧レベル検出回路。
7. When the collector and the emitter are connected in parallel to the second transistor, the second transistor is connected to the second transistor.
A fourth transistor having a differential relationship with respect to the first transistor, a diode connected from the base of the fourth transistor so as to be forward with respect to the reference potential,
The diode has a resistor for supplying a current for generating a forward voltage from the input voltage supply path to both ends of the diode. When the input voltage decreases, the second transistor cannot maintain the ON state. 7. The voltage level detection circuit according to claim 6, wherein the transistor is turned on.
JP8299995A 1996-11-12 1996-11-12 Electronic circuit device and voltage level detecting circuit Pending JPH10145208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8299995A JPH10145208A (en) 1996-11-12 1996-11-12 Electronic circuit device and voltage level detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8299995A JPH10145208A (en) 1996-11-12 1996-11-12 Electronic circuit device and voltage level detecting circuit

Publications (1)

Publication Number Publication Date
JPH10145208A true JPH10145208A (en) 1998-05-29

Family

ID=17879477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8299995A Pending JPH10145208A (en) 1996-11-12 1996-11-12 Electronic circuit device and voltage level detecting circuit

Country Status (1)

Country Link
JP (1) JPH10145208A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311984A (en) * 2007-06-15 2008-12-25 Nec Electronics Corp Bias circuit
JP2018013425A (en) * 2016-07-21 2018-01-25 株式会社日立国際電気 Voltage detection circuit
CN112271109A (en) * 2020-09-18 2021-01-26 力神动力电池系统有限公司 High-side driving self-holding circuit of direct current contactor coil

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311984A (en) * 2007-06-15 2008-12-25 Nec Electronics Corp Bias circuit
JP2018013425A (en) * 2016-07-21 2018-01-25 株式会社日立国際電気 Voltage detection circuit
CN112271109A (en) * 2020-09-18 2021-01-26 力神动力电池系统有限公司 High-side driving self-holding circuit of direct current contactor coil
CN112271109B (en) * 2020-09-18 2024-05-28 力神(青岛)新能源有限公司 High-side driving self-holding circuit of direct-current contactor coil

Similar Documents

Publication Publication Date Title
US4787007A (en) Output driver circuit
JP3358459B2 (en) Temperature detection circuit
JP3808880B2 (en) Thermal detection circuit
JP2598154B2 (en) Temperature detection circuit
JP3234307B2 (en) Low voltage prohibition circuit for microcomputer
US5196833A (en) Low voltage detector circuit
US20080157746A1 (en) Bandgap Reference Circuits
US5523709A (en) Power-on reset circuit and method
JP2006349521A (en) Overheat detection circuit and semiconductor integrated circuit apparatus
JPH07182055A (en) Regulated power supply circuit
US5206778A (en) Sense circuit for on-chip thermal shutdown
JPH0350423B2 (en)
US4290119A (en) Memory device protected against undesirable supply voltage level
JPH10145208A (en) Electronic circuit device and voltage level detecting circuit
EP0344715A2 (en) Semiconductor integrated circuit device having temperature detecting means
US7495426B2 (en) Temperature setpoint circuit with hysteresis
JP2826322B2 (en) Semiconductor device
JP2001195140A (en) Overheat protection circuit and regulated power supply circuit
EP0511561A2 (en) Thermal protective device
JPH0138685Y2 (en)
JPH0726734Y2 (en) Thermal runaway protection circuit
JP3021222B2 (en) Stabilized power supply circuit
JP2935080B2 (en) Voltage detection circuit
JP2001235490A (en) Overcurrent detection circuit
KR100577552B1 (en) Internal voltage converter of a semiconductor memory device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20071210

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081210

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees