JPH10145154A - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JPH10145154A
JPH10145154A JP8316930A JP31693096A JPH10145154A JP H10145154 A JPH10145154 A JP H10145154A JP 8316930 A JP8316930 A JP 8316930A JP 31693096 A JP31693096 A JP 31693096A JP H10145154 A JPH10145154 A JP H10145154A
Authority
JP
Japan
Prior art keywords
current
transistor
base
collector
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8316930A
Other languages
Japanese (ja)
Inventor
Makoto Ono
小野  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP8316930A priority Critical patent/JPH10145154A/en
Publication of JPH10145154A publication Critical patent/JPH10145154A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the base current dependence of an output Tr and to realize a low voltage operation by controlling a second reference current source with a transistor for base current correction Tr and setting the bias of 1VBE top respective Tr voltage in the reference voltage sources. SOLUTION: Trs Q1 and Q3 for base current correction operate to enlarge the reference current Iref3 of the second reference current source 2, when the power amplification rate β of Tr is small, namely, when base current is large. When the reference current of a first reference current source 1 is set to be Iref1 , the base current value of current mirror input and output Trs Q2 and Q4 to be Iref2 , the collector current value of TrQ3 for base current correction to be Iref3 -Iref2 , the base current value of TrQ1 for base current correction to be IB, the collector current value of TrQ2 to be IIN, an output current value to be Iout and a value Iref3 -Iref2 to be values IIN and IOUT, IOUT=Iref1 /(1.1/β<2> ) is obtained, the base current dependence of each Tr can be improved. Then, 1VBE bias is set to respective Tr voltage by the first and second reference voltage sources 3 and 4, so as to realize a low-voltage operation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、カレントミラー
回路に関し、特にトランジスタのベース電流依存性を改
善し且つ低電圧で動作するようにしたカレントミラー回
路に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit in which the dependence on the base current of a transistor is improved and which operates at a low voltage.

【0002】[0002]

【従来の技術】従来、カレントミラー回路としては、図
5に示すような構成のものが知られている(グレイ/メ
イヤー共著,永田 穣監訳,1990年11月30日,培風館発
行,「アナログ集積回路設計技術」,上巻第 218頁参
照)。このカレントミラー回路は、電源VCCに抵抗Rを
介してコレクタとベースを接続し、エミッタをGNDに
接続したトランジスタQ101 と、該トランジスタQ101
のベースにベースを接続し、エミッタをGNDに接続し
たトランジスタQ102 とで構成されている。
2. Description of the Related Art Conventionally, a current mirror circuit having a configuration as shown in FIG. 5 is known (co-authored by Gray / Meyer, translated by Minoru Nagata, November 30, 1990, published by Baifukan, "Analog Integration"). Circuit Design Technology ”, Vol. 1, p. 218). This current mirror circuit includes a transistor Q101 having a collector and a base connected to a power supply Vcc via a resistor R, and an emitter connected to GND;
And a transistor Q102 whose base is connected to its base and whose emitter is connected to GND.

【0003】上記図5に示されているようなカレントミ
ラー回路においては、入力基準電流をIref ,トランジ
スタQ101 のコレクタ電流をIIN,トランジスタQ101
,Q102 の電流増幅率をβとし、また構成するトラン
ジスタQ1,Q2を同一形状とすると、出力電流IOUT
は、およそ次式(1)で表される。 Iref −IIN−2IOUT /β=0 IOUT ≒Iref /(1+2/β) ・・・・・・・・(1) 但し、IOUT =IINとする。
In a current mirror circuit as shown in FIG. 5, the input reference current is I ref , the collector current of the transistor Q101 is I IN , and the transistor Q101 is
, Q102 and β, and the transistors Q1 and Q2 have the same shape, the output current I OUT
Is approximately expressed by the following equation (1). I ref −I IN −2 I OUT / β = 0 I OUT ≒ I ref / (1 + 2 / β) (1) where I OUT = I IN .

【0004】この図5に示すカレントミラー回路は、低
電圧(電源電圧VCC=1V)で動作は可能であるが、上
記(1)式からβによる出力電流の依存性が大きいこと
がわかる。
The current mirror circuit shown in FIG. 5 can operate at a low voltage (power supply voltage V CC = 1 V), but it can be seen from the above equation (1) that the output current greatly depends on β.

【0005】また、従来のカレントミラー回路としては
図6に示すような構成のものも知られている(前出文献
の第 221頁参照)。このカレントミラー回路は、図示の
ように接続された3つのトランジスタQ101 ,Q102 ,
Q103 で構成され、このように構成されたカレントミラ
ー回路においては、トランジスタQ103 によるベース電
流補正効果により、出力電流IOUT は、次式(2)で表
される。 Iref −IIN−2IOUT /β2 =0 IOUT ≒Iref /(1+2/β2 ) ・・・・・・・(2) 但し、IOUT =IINとする。この(2)式より出力電流
OUT は、図5に示した従来例における出力電流より、
およそβ倍トランジスタのベース電流依存性が改善され
ることがわかる。
A conventional current mirror circuit having a configuration as shown in FIG. 6 is also known (see page 221 of the above-mentioned document). This current mirror circuit comprises three transistors Q101, Q102,
In the current mirror circuit constituted by Q103, the output current I OUT is represented by the following equation (2) due to the base current correction effect of the transistor Q103. I ref −I IN −2 I OUT / β 2 = 0 I OUT ≒ I ref / (1 + 2 / β 2 ) (2) where I OUT = I IN . From the equation (2), the output current I OUT is larger than the output current in the conventional example shown in FIG.
It can be seen that the base current dependency of the β-fold transistor is improved.

【0006】[0006]

【発明が解決しようとする課題】ところで、従来の出力
電流のベース電流の依存性を改善したカレントミラー回
路において、低電源電圧動作という観点については何も
記載されていない。すなわち、図6に示されているカレ
ントミラー回路において、最小電源電圧動作レベルを考
えた場合、全てのトランジスタのVBEが約 0.7V,また
入力基準電流Iref をトランジスタによる定電流源で発
生させるものとした場合、トランジスタのコレクタ、エ
ミッタ間最小動作電圧VCEsat が約 0.2Vとすると、ト
ランジスタQ1,Q3のVBEとトランジスタQ1のコレ
クタに接続する定電流源を構成するトランジスタのV
CEsat により、最小電源電圧が約 1.7Vとなる。一方、
図5に示したカレントミラー回路においては、低電源電
圧(電源電圧約 1.0V)動作は可能であるが、トランジ
スタのベース電流による依存性が大きく、精度を要求さ
れる回路には不向きである。
By the way, in the conventional current mirror circuit in which the dependency of the output current on the base current is improved, there is no description on the viewpoint of low power supply voltage operation. That is, in the current mirror circuit shown in FIG. 6, when considering the minimum power supply voltage operation level, the V BE of all the transistors is about 0.7 V, and the input reference current I ref is generated by the constant current source using the transistors. Assuming that the minimum operating voltage V CEsat between the collector and the emitter of the transistor is about 0.2 V, V BE of the transistors Q 1 and Q 3 and V V of the transistor forming the constant current source connected to the collector of the transistor Q 1 are assumed.
CEsat makes the minimum power supply voltage about 1.7V. on the other hand,
The current mirror circuit shown in FIG. 5 can operate at a low power supply voltage (power supply voltage of about 1.0 V), but has a large dependence on the base current of the transistor, and is not suitable for a circuit requiring high accuracy.

【0007】本発明は、従来のカレントミラー回路にお
ける上記問題点を解消するためになされたもので、電源
電圧約 1.0V程度の低電源電圧でも動作可能で、且つト
ランジスタのベース電流の依存性が小さいカレントミラ
ー回路を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem in the conventional current mirror circuit, and can operate even at a low power supply voltage of about 1.0 V and has a dependency on the base current of the transistor. It is an object to provide a small current mirror circuit.

【0008】[0008]

【課題を解決するための手段】上記問題点を解決するた
め、本発明は、第1の基準電圧源にそれぞれ一端を接続
した第1及び第2の基準電流源と、該第1の基準電流源
の他端にベースを第1の基準電圧源にエミッタを接続し
た第1のトランジスタと、前記第1の基準電流源の他端
にコレクタを第2の基準電流源の他端にベースを第2の
基準電圧源にエミッタを接続した第2のトランジスタ
と、前記第1のトランジスタのコレクタにベースを第2
の基準電圧源にエミッタを接続し、コレクタを前記第2
の基準電流源を制御するように接続した第3のトランジ
スタと、前記第2のトランジスタにカレントミラー接続
された第4のトランジスタとを備え、該第4のトランジ
スタのコレクタより出力電流を得るようにしてカレント
ミラー回路を構成するものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides first and second reference current sources each having one end connected to a first reference voltage source. A first transistor having a base connected to the first reference voltage source at the other end of the source, a collector connected to the other end of the first reference current source, and a base connected to the other end of the second reference current source; A second transistor having an emitter connected to the second reference voltage source, and a second transistor having a base connected to the collector of the first transistor.
And the collector is connected to the second reference voltage source.
A third transistor connected so as to control the reference current source of the first and second transistors, and a fourth transistor current mirror-connected to the second transistor, so that an output current is obtained from a collector of the fourth transistor. To form a current mirror circuit.

【0009】このように構成されたカレントミラー回路
においては、ベース電流補正のための第1及び第3のト
ランジスタにより、出力段のカレントミラー接続された
第4のトランジスタのベースに接続された第2の基準電
流源が制御され、カレントミラー出力電流における出力
トランジスタのベース電流依存性が改善される。また、
各トランジスタの電圧は、第1及び第2の基準電圧源に
より、それぞれ1VBEでバイアス設定されるため、低電
圧動作が可能となる。
In the current mirror circuit configured as described above, the first and third transistors for correcting the base current are used to connect the second transistor connected to the base of the current-mirror-connected fourth transistor in the output stage. Is controlled, and the base current dependency of the output transistor in the current mirror output current is improved. Also,
The voltage of each transistor is bias-set at 1 V BE by the first and second reference voltage sources, so that low voltage operation is possible.

【0010】[0010]

【発明の実施の形態】次に実施の形態について説明す
る。図1は、本発明に係るカレントミラー回路の第1の
実施の形態を示す回路構成図である。図1において、1
は一端を第1の基準電圧源3に接続した第1の基準電流
源で、2は一端を同じく第1の基準電圧源3に接続した
第2の基準電流源である。第1の基準電流源1の他端に
は、エミッタを第1の基準電圧源3に接続したベース電
流補正用のトランジスタQ1のベースが接続されてお
り、第2の基準電流源2の他端には、エミッタを第2の
基準電圧源4にコレクタを前記第1の基準電流源1の他
端に接続したカレントミラー入力トランジスタQ2のベ
ースが接続されている。また、トランジスタQ1のコレ
クタには、エミッタを第2の基準電圧源4に接続したベ
ース電流補正用のトランジスタQ3のベースを接続し、
該トランジスタQ3のコレクタは第2の基準電流源2を
制御するように接続されている。そして、カレントミラ
ー出力トランジスタQ4がカレントミラー入力トランジ
スタQ2にカレントミラー接続されて、カレントミラー
回路を構成している。
Next, an embodiment will be described. FIG. 1 is a circuit diagram showing a first embodiment of a current mirror circuit according to the present invention. In FIG. 1, 1
Is a first reference current source having one end connected to the first reference voltage source 3, and 2 is a second reference current source having one end connected to the first reference voltage source 3. The other end of the first reference current source 1 is connected to the base of a transistor Q1 for correcting base current whose emitter is connected to the first reference voltage source 3, and the other end of the second reference current source 2 Is connected to the base of a current mirror input transistor Q2 having an emitter connected to the second reference voltage source 4 and a collector connected to the other end of the first reference current source 1. The collector of the transistor Q1 is connected to the base of a transistor Q3 for base current correction, the emitter of which is connected to the second reference voltage source 4,
The collector of the transistor Q3 is connected to control the second reference current source 2. The current mirror output transistor Q4 is current mirror connected to the current mirror input transistor Q2 to form a current mirror circuit.

【0011】このように構成されたカレントミラー回路
においては、トランジスタQ1,Q3は、トランジスタ
の電流増幅率βが小さい場合、すなわちベース電流が多
く流れる場合には、第2の基準電流源2の基準電流I
ref3を大きくするように動作する。そこで、基準電流源
1の基準電流Iref1,トランジスタQ2及びQ4のベー
ス電流をIref2,トランジスタQ3のコレクタ電流を
(Iref3−Iref2),トランジスタQ1のベース電流を
B ,トランジスタQ2のコレクタ電流をIINとし、次
の第2の実施の形態において述べていると同様に、I
ref3−Iref2=IIN=IOUT に設定することにより、出
力電流IOUT は、IOUT =Iref1/(1−1/β2 )と
なり、また、各トランジスタの電圧は第1及び第2の基
準電圧源により、それぞれ1VBEでバイアス設定される
ため、トランジスタのベース電流依存性が小さく且つ低
電圧動作が可能となる。
In the current mirror circuit configured as described above, the transistors Q1 and Q3 are connected to the second reference current source 2 when the current amplification factor β of the transistors is small, that is, when the base current flows much. Current I
Works to increase ref3 . Therefore, the reference current I ref1 of the reference current source 1, the base current of the transistor Q2 and Q4 I ref2, the collector current of the transistor Q3 (I ref3 -I ref2), the base current I B of the transistor Q1, the collector of the transistor Q2 The current is defined as I IN, and as described in the following second embodiment, I IN
By setting the ref3 -I ref2 = I IN = I OUT, the output current I OUT is, I OUT = I ref1 / ( 1-1 / β 2) , and the addition, the voltage of the transistors of the first and second The bias voltage is set at 1 V BE by each of the reference voltage sources, so that the base current dependence of the transistor is small and low voltage operation is possible.

【0012】次に、第2の実施の形態を図2に基づいて
説明する。この実施の形態は、図1に示した第1の実施
の形態における第1及び第2の基準電流源1,2をトラ
ンジスタで構成した具体例を示しており、第1の基準電
流源はPNPトランジスタQ6,Q7及び電流源5で構
成されており、第2の基準電流源はPNPトランジスタ
Q8とNPNトランジスタQ5で構成されている。そし
て、トランジスタQ6は、エミッタを第1の基準電圧源
3に、ベースとコレクタを電流源5を介して第2の基準
電圧源4に接続し、トランジスタQ7は、エミッタを第
1の基準電圧源3に、ベースはトランジスタQ6のベー
スに、コレクタはトランジスタQ1のベースとトランジ
スタQ2のコレクタに接続しており、またトランジスタ
Q8は、エミッタを第1の基準電圧源3に、ベースをト
ランジスタQ6,Q7のベースに、コレクタをトランジ
スタQ3のコレクタ及びトランジスタQ5のコレクタと
ベースに接続し、トランジスタQ5はベースをトランジ
スタQ2,Q4のベースに、エミッタを第2の基準電圧
源4に接続している。
Next, a second embodiment will be described with reference to FIG. This embodiment shows a specific example in which the first and second reference current sources 1 and 2 in the first embodiment shown in FIG. 1 are constituted by transistors, and the first reference current source is a PNP. It comprises transistors Q6 and Q7 and a current source 5, and the second reference current source comprises a PNP transistor Q8 and an NPN transistor Q5. The transistor Q6 has an emitter connected to the first reference voltage source 3, a base and a collector connected to the second reference voltage source 4 via the current source 5, and a transistor Q7 has an emitter connected to the first reference voltage source 4. 3, the base is connected to the base of the transistor Q6, the collector is connected to the base of the transistor Q1 and the collector of the transistor Q2, and the transistor Q8 has the emitter connected to the first reference voltage source 3, and the base connected to the transistors Q6 and Q7. Has a collector connected to the collector of the transistor Q3 and a collector and base of the transistor Q5. The transistor Q5 has a base connected to the bases of the transistors Q2 and Q4, and an emitter connected to the second reference voltage source 4.

【0013】次に、このように構成した第2の実施の形
態の動作について説明する。トランジスタQ7のコレク
タ電流をIref1,トランジスタQ8のコレクタ電流をI
ref3,トランジスタQ5のコレクタ電流をIref2,トラ
ンジスタQ1のベース電流をIB ,トランジスタQ2の
コレクタ電流をIINとすると、出力電流IOUT
ref1,Iref2,Iref3には、次式(3),(4)で示
す関係がある。 Iref1+IB −IIN=0 ・・・・・・・・・・・・(3) IB =(Iref3−Iref2)/β2 ・・・・・・・・(4) ここで、Iref3−Iref2=IIN=IOUT とすると、カレ
ントミラーの出力電流IOUT は、次式(5)で表され
る。 IOUT =Iref1/(1−1/β2 ) ・・・・・・・(5)
Next, the operation of the second embodiment configured as described above will be described. The collector current of transistor Q7 is I ref1 and the collector current of transistor Q8 is I ref1 .
Assuming that ref3 , the collector current of the transistor Q5 is I ref2 , the base current of the transistor Q1 is I B , and the collector current of the transistor Q2 is I IN , the output current I OUT and I ref1 , I ref2 , and I ref3 are represented by the following equations ( There are the relationships shown in 3) and (4). I ref1 + I B −I IN = 0 (3) I B = (I ref3 −I ref2 ) / β 2 (4) where , I ref3 −I ref2 = I IN = I OUT , the output current I OUT of the current mirror is expressed by the following equation (5). I OUT = I ref1 / (1-1 / β 2 ) (5)

【0014】したがって、Iref3−Iref2=IOUT と設
定すれば、この実施の形態に係るカレントミラー回路
は、図6に示した従来例における出力電流とほぼ同等の
ベース電流依存性を得ることができる。また、各トラン
ジスタの電圧は、第1及び第2の基準電圧源によりそれ
ぞれ1VBEでバイアス設定されているため、低電源電圧
動作が可能となる。
Therefore, if I ref3 -I ref2 = I OUT is set, the current mirror circuit according to this embodiment can obtain a base current dependency substantially equal to the output current in the conventional example shown in FIG. Can be. Further, since the voltage of each transistor is biased at 1 V BE by the first and second reference voltage sources, low power supply voltage operation is possible.

【0015】次に、第3の実施の形態を図3に基づいて
説明する。この実施の形態は、図2に示した第2の実施
の形態における第2の基準電流源を構成するトランジス
タQ8のコレクタ電流の制御方法を変えるようにしたも
のである。すなわち、トランジスタQ6,Q7,Q8の
各エミッタと第1の基準電圧源3との間に抵抗R1,R
2,R3をそれぞれ挿入すると共に、トランジスタQ3
のコレクタをトランジスタQ8のエミッタに接続して、
トランジスタQ8のコレクタ電流Iref2をトランジスタ
Q3により制御するように構成するものである。そし
て、このように構成した第3の実施の形態は、トランジ
スタQ8の電流制御をコレクタ端子で制御する代わり
に、エミッタ端子で制御するようにしている点で第2の
実施の形態と相違しているが、電流設定により第2の実
施の形態乃至は第1の実施の形態と同様な作用効果が得
られる。
Next, a third embodiment will be described with reference to FIG. In this embodiment, the method of controlling the collector current of the transistor Q8 constituting the second reference current source in the second embodiment shown in FIG. 2 is changed. That is, the resistors R1, R2 are connected between the emitters of the transistors Q6, Q7, Q8 and the first reference voltage source 3.
2 and R3, and the transistor Q3
Is connected to the emitter of transistor Q8,
It constitutes a collector current I ref2 of the transistor Q8 to control by the transistor Q3. The third embodiment thus configured differs from the second embodiment in that the current control of the transistor Q8 is controlled by the emitter terminal instead of the collector terminal. However, the same operation and effect as those of the second embodiment or the first embodiment can be obtained by setting the current.

【0016】次に、第4の実施の形態に係るカレントミ
ラー回路を図4に基づいて説明する。この実施の形態
は、図2に示した第2の実施の形態において用いている
トランジスタの極性を逆にして構成したもので、すなわ
ち、PNPトランジスタをNPNトランジスタに、NP
NトランジスタをPNPトランジスタに置き換えて構成
したもので、対応する各トランジスタにはダッシュを付
して示している。この実施の形態の作用効果は、第3の
実施の形態すなわち第1及び第2の実施の形態と同じで
ある。
Next, a current mirror circuit according to a fourth embodiment will be described with reference to FIG. In this embodiment, the polarity of the transistor used in the second embodiment shown in FIG. 2 is reversed, that is, the PNP transistor is replaced by an NPN transistor,
The N transistor is replaced with a PNP transistor, and each corresponding transistor is shown with a dash. The operation and effect of this embodiment are the same as those of the third embodiment, that is, the first and second embodiments.

【0017】[0017]

【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、低電源電圧でも動作が可能で、且
つトランジスタのベース電流依存性が小さいカレントミ
ラー回路を実現することができる。
As described above with reference to the embodiments, according to the present invention, it is possible to realize a current mirror circuit which can operate even at a low power supply voltage and has a small dependence on the base current of a transistor. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るカレントミラー回路の第1の実施
の形態を示す回路構成図である。
FIG. 1 is a circuit configuration diagram showing a first embodiment of a current mirror circuit according to the present invention.

【図2】第2の実施の形態を示す回路構成図である。FIG. 2 is a circuit configuration diagram showing a second embodiment.

【図3】第3の実施の形態を示す回路構成図である。FIG. 3 is a circuit configuration diagram showing a third embodiment.

【図4】第4の実施の形態を示す回路構成図である。FIG. 4 is a circuit configuration diagram showing a fourth embodiment.

【図5】従来のカレントミラー回路の構成例を示す回路
構成図である。
FIG. 5 is a circuit configuration diagram showing a configuration example of a conventional current mirror circuit.

【図6】従来のカレントミラー回路の他の構成例を示す
回路構成図である。
FIG. 6 is a circuit configuration diagram showing another configuration example of a conventional current mirror circuit.

【符号の説明】[Explanation of symbols]

1 第1の基準電流源 2 第2の基準電流源 3 第1の基準電圧源 4 第2の基準電圧源 5 電流源 REFERENCE SIGNS LIST 1 first reference current source 2 second reference current source 3 first reference voltage source 4 second reference voltage source 5 current source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1の基準電圧源にそれぞれ一端を接続
した第1及び第2の基準電流源と、該第1の基準電流源
の他端にベースを第1の基準電圧源にエミッタを接続し
た第1のトランジスタと、前記第1の基準電流源の他端
にコレクタを第2の基準電流源の他端にベースを第2の
基準電圧源にエミッタを接続した第2のトランジスタ
と、前記第1のトランジスタのコレクタにベースを第2
の基準電圧源にエミッタを接続し、コレクタを前記第2
の基準電流源を制御するように接続した第3のトランジ
スタと、前記第2のトランジスタにカレントミラー接続
された第4のトランジスタとを備え、該第4のトランジ
スタのコレクタより出力電流を得るように構成したこと
を特徴とするカレントミラー回路。
A first reference current source having one end connected to the first reference voltage source, a base connected to the other end of the first reference current source, and an emitter connected to the first reference voltage source. A second transistor having a collector connected to the other end of the first reference current source, a base connected to the other end of the second reference current source, and an emitter connected to the second reference voltage source; A second base connected to the collector of the first transistor;
And the collector is connected to the second reference voltage source.
A third transistor connected to control the reference current source of the first and second transistors, and a fourth transistor current mirror-connected to the second transistor, so that an output current is obtained from a collector of the fourth transistor. A current mirror circuit characterized by comprising.
JP8316930A 1996-11-14 1996-11-14 Current mirror circuit Withdrawn JPH10145154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8316930A JPH10145154A (en) 1996-11-14 1996-11-14 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8316930A JPH10145154A (en) 1996-11-14 1996-11-14 Current mirror circuit

Publications (1)

Publication Number Publication Date
JPH10145154A true JPH10145154A (en) 1998-05-29

Family

ID=18082517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8316930A Withdrawn JPH10145154A (en) 1996-11-14 1996-11-14 Current mirror circuit

Country Status (1)

Country Link
JP (1) JPH10145154A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300803B1 (en) 1999-01-21 2001-10-09 Nec Corporation Phase-comparison circuit
CN115268552A (en) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 Reference voltage and reference current generating circuit, integrated chip and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300803B1 (en) 1999-01-21 2001-10-09 Nec Corporation Phase-comparison circuit
CN115268552A (en) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 Reference voltage and reference current generating circuit, integrated chip and method
CN115268552B (en) * 2021-04-30 2023-12-19 炬芯科技股份有限公司 Reference voltage and reference current generating circuit, integrated chip and method

Similar Documents

Publication Publication Date Title
JP2861593B2 (en) Reference voltage generation circuit
JPH07271461A (en) Stabilized-voltage generation and control circuit
JPH10145154A (en) Current mirror circuit
US6249175B1 (en) Self-biasing circuit
JP3461276B2 (en) Current supply circuit and bias voltage circuit
KR101258281B1 (en) Voltage to current converter and method for converting
US5099139A (en) Voltage-current converting circuit having an output switching function
JP3347896B2 (en) Constant voltage source circuit
US5155429A (en) Threshold voltage generating circuit
JPS6031290B2 (en) Schmidt trigger circuit
US20020047735A1 (en) Biasing of a mixer
JPH0851321A (en) Apparatus and method for generating current
US5907260A (en) Differential amplifying circuit
JPH09331221A (en) Gain variable amplifier
JP3916431B2 (en) Receiver amplifier circuit
JP2000244289A (en) Comparator circuit
US4509020A (en) Push-pull amplifier
JPH0326435B2 (en)
JPH0818398A (en) Impedance transformation circuit
JP2687160B2 (en) Switch circuit
JPH0222703Y2 (en)
JP3312640B2 (en) Switch circuit
JP2797620B2 (en) Comparison circuit
JP2554682B2 (en) Constant current generator
JPH1174767A (en) Comparator having hysteresis

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203