JPH10144624A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH10144624A
JPH10144624A JP31276396A JP31276396A JPH10144624A JP H10144624 A JPH10144624 A JP H10144624A JP 31276396 A JP31276396 A JP 31276396A JP 31276396 A JP31276396 A JP 31276396A JP H10144624 A JPH10144624 A JP H10144624A
Authority
JP
Japan
Prior art keywords
film
titanium
semiconductor substrate
forming
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31276396A
Other languages
Japanese (ja)
Inventor
Hiroyasu Yasuda
広安 保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP31276396A priority Critical patent/JPH10144624A/en
Publication of JPH10144624A publication Critical patent/JPH10144624A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for fabricating a semiconductor device having a silicide layer having an excellent heat resistance and low resistance. SOLUTION: A titanium film 6 is formed on a semiconductor substrate 1 having a gate electrode 4 formed thereon. Formed on the titanium film 6 is a titanium nitride film 7 at a temperature of 300 to 500 deg.C. The titanium film 6, polycrystalline silicon 4 and semiconductor substrate 1 are reacted with each other to form a titanium silicide layer 8 in a diffusion layer formation region DF on the substrate 1. Thereby a uniform TiN/Ti interface can be maintained during a high-temperature heat treatment for silicification and thus there can be formed a silicide layer which is low in resistance without causing any aggregation at a high temperaturc.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に、シリサイド層を備えた半導体装置の
製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a silicide layer.

【0002】[0002]

【従来の技術】LSIの集積度を上げるためには、素子
の微細化を行わなければならない。この微細化は、平面
的な方向の寸法を縮小するだけでなく、深さ方向の寸法
を縮小することも必要となる。このようにするために
は、ソース/ドレイン領域の不純物拡散層の接合深さを
浅くする必要があるが、半導体基板内の拡散層の厚さを
薄くすると、不純物拡散層の抵抗が高くなり、半導体装
置の動作速度が低下するという問題が生じる。
2. Description of the Related Art In order to increase the degree of integration of LSIs, it is necessary to miniaturize elements. This miniaturization requires not only reducing the dimension in the planar direction but also reducing the dimension in the depth direction. In order to achieve this, it is necessary to reduce the junction depth of the impurity diffusion layers in the source / drain regions. However, when the thickness of the diffusion layers in the semiconductor substrate is reduced, the resistance of the impurity diffusion layers increases, There is a problem that the operation speed of the semiconductor device is reduced.

【0003】これに対しては、不純物拡散層の表層に低
抵抗のシリサイド層を形成し、ソース/ドレイン抵抗を
下げる構造が有効である。このシリサイド層を形成する
方法としては、従来より、シリコン基板表面に金属膜を
堆積し、これに熱処理を加えることにより、シリコンと
金属とを反応させ、ソース/ドレイン領域をシリサイド
化させる方法が用いられてきた。
To cope with this, a structure in which a low-resistance silicide layer is formed on the surface of the impurity diffusion layer to reduce the source / drain resistance is effective. As a method of forming the silicide layer, a method of depositing a metal film on the surface of a silicon substrate and then subjecting the metal film to heat treatment to react the silicon with the metal to silicide the source / drain regions has been used. I have been.

【0004】特に、近年はゲート電極に使用している多
結晶シリコン膜も合わせてシリサイド化し、配線抵抗を
下げるようにする、所謂サリサイドプロセスが行われて
おり、1994年の応用物理学会春季講演会30a−Z
H−4にこのような方法が記載されている。このサリサ
イドプロセスを、図1を用いて説明する。
In particular, in recent years, a so-called salicide process has been performed in which a polycrystalline silicon film used for a gate electrode is also silicided to reduce wiring resistance. 30a-Z
H-4 describes such a method. This salicide process will be described with reference to FIG.

【0005】先ず、半導体基板1に素子分離用絶縁膜2
及び熱酸化膜3を形成後、多結晶シリコン膜4を堆積
し、この多結晶シリコン膜4をゲート電極形状に加工す
る(図1a)。その後、酸化膜によりゲート側壁5を形
成する(図1b)。
First, an insulating film 2 for element isolation is formed on a semiconductor substrate 1.
After forming the thermal oxide film 3, a polycrystalline silicon film 4 is deposited, and the polycrystalline silicon film 4 is processed into a gate electrode shape (FIG. 1a). Thereafter, a gate side wall 5 is formed using an oxide film (FIG. 1B).

【0006】その後、半導体基板1の全面にスパッタ法
により、真空度1〜10mTorr程度、Ar雰囲気、
半導体基板1の温度200℃以下の条件にて、チタン膜
6を堆積する。次に、半導体基板1の温度は特に変更せ
ず、真空度は1〜10mTorr程度で、N2 をスパッ
タ室(図示せず)に導入して反応性スパッタ法によりT
iN膜7を堆積させる(図1c)。
Thereafter, the entire surface of the semiconductor substrate 1 is sputtered to a degree of vacuum of about 1 to 10 mTorr in an Ar atmosphere.
The titanium film 6 is deposited under the condition that the temperature of the semiconductor substrate 1 is 200 ° C. or less. Next, the temperature of the semiconductor substrate 1 is not particularly changed, the degree of vacuum is about 1 to 10 mTorr, N 2 is introduced into a sputtering chamber (not shown), and T 2 is formed by a reactive sputtering method.
An iN film 7 is deposited (FIG. 1c).

【0007】その後、大気圧、N2 雰囲気内で700〜
900℃、10〜60secの熱処理を行い、半導体基
板1と多結晶シリコン4の表面にTiSi2 シリサイド
層8を形成する(図d)。
[0007] Then, at atmospheric pressure in an N 2 atmosphere,
Heat treatment is performed at 900 ° C. for 10 to 60 seconds to form a TiSi 2 silicide layer 8 on the surfaces of the semiconductor substrate 1 and the polycrystalline silicon 4 (FIG. D).

【0008】次いで、未反応のTiN,Ti膜を硫酸と
過酸化水素、又は塩酸と過酸化水素の混合溶液を用いて
除去する。上記の従来の方法において、微細化に伴うシ
リサイド層の薄膜化により、高温処理時にシリサイドが
凝集して抵抗が上昇するという問題を回避するために、
TiN膜7をキャップ膜として堆積して、TiSi2
リサイド層8を形成するための熱処理をすることで、形
成されるシリサイド層8に応力をかけ、シリサイドの凝
集を抑制していた。
Next, the unreacted TiN and Ti films are removed using a mixed solution of sulfuric acid and hydrogen peroxide or a mixed solution of hydrochloric acid and hydrogen peroxide. In the above conventional method, in order to avoid the problem that silicide aggregates during high-temperature treatment and resistance increases due to thinning of the silicide layer accompanying miniaturization,
By depositing the TiN film 7 as a cap film and performing a heat treatment for forming the TiSi 2 silicide layer 8, stress is applied to the silicide layer 8 to be formed, and aggregation of silicide is suppressed.

【0009】[0009]

【発明が解決しようとする課題】しかし、前記方法にお
いて、図1(c)の工程でTiN膜7を形成する際に、
いわゆる反応性スパッタ法を用いた場合、サリサイド構
造を構成するシリサイド層8を形成するために、半導体
基板1の温度を700〜900℃の高温にすると、やは
りシリサイドが凝集して抵抗が上昇してしまうという問
題が生じる。
However, in the above method, when the TiN film 7 is formed in the step of FIG.
In the case of using the so-called reactive sputtering method, when the temperature of the semiconductor substrate 1 is set to a high temperature of 700 to 900 ° C. in order to form the silicide layer 8 constituting the salicide structure, the silicide also aggregates and the resistance increases. The problem arises.

【0010】これは、前記シリサイド層8を形成するた
めの熱処理時に、TiN膜7/Ti膜6の界面に残留す
る未反応の窒素が下地Ti膜6と反応して新たにTiN
膜が生じ、このTiN膜とシリサイド層8のTiSi2
の結晶とが混合して、TiN膜7/シリサイド層8の界
面の平坦性が劣化して、TiN膜7が凝集防止のための
均一なキャップ層とならなくなるためである。
This is because unreacted nitrogen remaining at the interface between the TiN film 7 and the Ti film 6 reacts with the underlying Ti film 6 during the heat treatment for forming the silicide layer 8 and newly forms TiN.
A film is formed, and the TiN film and the TiSi 2 of the silicide layer 8 are formed.
Is mixed, the flatness of the interface between the TiN film 7 and the silicide layer 8 is deteriorated, and the TiN film 7 does not become a uniform cap layer for preventing aggregation.

【0011】この対策として、TiN化合物ターゲット
を利用することにより、N2 ガスの導入を不要として、
未反応窒素の残留を生じさせない化合物スパッタ法が提
案されている。しかし、この方法では新たにTiNター
ゲットを用意し、専用のスパッタチャンバーを設けなけ
ればならない問題があった。
As a countermeasure, the use of a TiN compound target eliminates the need for introducing N 2 gas.
There has been proposed a compound sputtering method that does not cause unreacted nitrogen to remain. However, this method has a problem that a new TiN target must be prepared and a dedicated sputtering chamber must be provided.

【0012】本発明は前述の問題点にかんがみ、反応性
スパッタ法を用いながらも、耐熱性が優れ、かつ低抵抗
なシリサイド層を簡単に形成できるようにすることを目
的とする。
In view of the above problems, an object of the present invention is to make it possible to easily form a silicide layer having excellent heat resistance and low resistance while using a reactive sputtering method.

【0013】[0013]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、ゲート電極が形成された半導体基板上に、チ
タン膜を形成する第一の工程と、前記チタン膜上に窒化
チタン膜を形成する第二の工程であって、前記第一の工
程における前記チタン膜を形成する際の温度よりも高
く、かつ、前記チタン膜と前記窒化チタン膜とが反応し
ない所定の温度にて、前記窒化チタン膜を形成する第二
の工程と、前記第二の工程後、前記ゲート電極上、及び
前記半導体基板上の拡散層形成領域にチタンシリサイド
層を形成する第三の工程とを備えることを特徴としてい
る。
A method of manufacturing a semiconductor device according to the present invention comprises a first step of forming a titanium film on a semiconductor substrate having a gate electrode formed thereon, and a step of forming a titanium nitride film on the titanium film. In the second step of forming, at a predetermined temperature higher than the temperature when forming the titanium film in the first step, and at a predetermined temperature at which the titanium film and the titanium nitride film do not react with each other, A second step of forming a titanium nitride film; and, after the second step, a third step of forming a titanium silicide layer on the gate electrode and in a diffusion layer formation region on the semiconductor substrate. Features.

【0014】また、本発明の他の特徴とするところは、
ゲート電極が形成された半導体基板上に、チタン膜を形
成する第一の工程と、前記チタン膜上に窒化チタン膜を
形成する第二の工程と、前記第二の工程後、前記第二の
工程における前記窒化チタン膜を形成する際の気圧より
も陰圧の所定の気圧で、かつ、前記第二の工程における
前記窒化チタン膜を形成する際の温度よりも高く、か
つ、前記チタン膜と前記窒化チタン膜とが反応しない所
定の温度にて、前記半導体基板を熱処理する第三の工程
と、前記第三の工程後、前記ゲート電極上、及び前記半
導体基板上の拡散層形成領域にチタンシリサイド層を形
成する第四の工程とを備えることを特徴としている。
Another feature of the present invention is that:
A first step of forming a titanium film on the semiconductor substrate on which the gate electrode is formed, a second step of forming a titanium nitride film on the titanium film, and after the second step, the second step A predetermined negative pressure than the pressure at which the titanium nitride film is formed in the step, and a temperature higher than the temperature at which the titanium nitride film is formed in the second step; and A third step of heat-treating the semiconductor substrate at a predetermined temperature at which the titanium nitride film does not react, and after the third step, titanium is formed on the gate electrode and in a diffusion layer formation region on the semiconductor substrate. And a fourth step of forming a silicide layer.

【0015】また、本発明のその他の特徴とするところ
は、請求項1または2の何れか1項に記載の半導体装置
の製造方法において、前記所定の温度は、300〜50
0℃の範囲のいずれかの温度であることを特徴としてい
る。
According to another feature of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 and 2, the predetermined temperature is 300 to 50.
It is characterized by being at any temperature in the range of 0 ° C.

【0016】また、本発明のその他の特徴とするところ
は、請求項2に記載の半導体装置の製造方法において、
前記所定の気圧は、1E〜5Torr以下であることを
特徴としている。
Another feature of the present invention is that in the method of manufacturing a semiconductor device according to claim 2,
The predetermined atmospheric pressure is 1E to 5 Torr or less.

【0017】また、本発明のその他の特徴とするところ
は、請求項1に記載の半導体装置の製造方法において、
前記第一の工程前、あるいは前記第三の工程後に、前記
拡散層形成領域に拡散層を形成することを特徴としてい
る。
Another feature of the present invention is that in the method of manufacturing a semiconductor device according to claim 1,
Before the first step or after the third step, a diffusion layer is formed in the diffusion layer formation region.

【0018】また、本発明のその他の特徴とするところ
は、請求項2に記載の半導体装置の製造方法において、
前記第一の工程前、あるいは前記第三の工程後に、前記
拡散層形成領域に拡散層を形成することを特徴としてい
る。
Another feature of the present invention is that in the method of manufacturing a semiconductor device according to claim 2,
Before the first step or after the third step, a diffusion layer is formed in the diffusion layer formation region.

【0019】[0019]

【作用】本発明によれば、反応性スパッタにてTiN膜
を形成する際に、基板温度を上昇させることにより、T
i膜表面の未反応窒素の脱離を行い、シリサイド化のた
めの高温熱処理時に均一なTiN/Ti界面を維持する
ことが可能となり、高温でも凝集がなく、抵抗の低いシ
リサイド層を得ることができる。
According to the present invention, when a TiN film is formed by reactive sputtering, the substrate temperature is raised to increase T.sub.T.
Unreacted nitrogen on the surface of the i-film is eliminated, and a uniform TiN / Ti interface can be maintained during high-temperature heat treatment for silicidation. Thus, a silicide layer having low resistance without aggregation even at high temperatures can be obtained. it can.

【0020】また、本発明の他の特徴によれば、TiN
膜を堆積後、真空中で低温熱処理を実施することによ
り、TiN/Ti界面に残存する未反応Nを外方に拡散
させて除去し、高温熱処理時の界面の均一性の劣化を防
止することが可能となり、高温でも凝集がなく、抵抗の
低いシリサイド層を得ることができるようになる。
According to another feature of the present invention, TiN
After depositing the film, by performing a low-temperature heat treatment in a vacuum, the unreacted N remaining at the TiN / Ti interface is diffused out and removed, thereby preventing the deterioration of the interface uniformity during the high-temperature heat treatment. This makes it possible to obtain a silicide layer having low resistance without aggregation even at a high temperature.

【0021】[0021]

【発明の実施の形態】以下、本発明の半導体装置の製造
方法の第1の実施形態を図1を参照しながら説明する。
先ず、図1(a)に示すように、半導体基板1上に素子
分離用酸化膜2を形成する。次いで、厚さ5〜20nm
程度の酸化膜3を熱酸化法により形成し、前記酸化膜3
上に公知の化学気相成長法(CVD法)により、厚さ1
00〜300nmの多結晶シリコン膜4を堆積させる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIG.
First, as shown in FIG. 1A, an oxide film 2 for element isolation is formed on a semiconductor substrate 1. Then, a thickness of 5 to 20 nm
Oxide film 3 is formed by a thermal oxidation method.
By the known chemical vapor deposition method (CVD method),
A polycrystalline silicon film 4 having a thickness of 00 to 300 nm is deposited.

【0022】次いで、図1(b)に示すように、公知の
パターニング技術により多結晶シリコン膜4をゲート電
極形状に加工する。
Next, as shown in FIG. 1B, the polycrystalline silicon film 4 is processed into a gate electrode shape by a known patterning technique.

【0023】次に、公知のCVD法により厚さ100〜
300nmの酸化膜5を堆積して、公知のエッチング技
術により半導体基板1の全面をエッチバックすることに
より、酸化膜5をゲート電極の側壁形状に加工する。
Next, a thickness of 100 to 100 is obtained by a known CVD method.
An oxide film 5 having a thickness of 300 nm is deposited, and the entire surface of the semiconductor substrate 1 is etched back by a known etching technique, thereby processing the oxide film 5 into a shape of a side wall of the gate electrode.

【0024】次に、図1(c)に示すように、希フッ酸
系溶液により半導体基板1および多結晶シリコン膜4の
表面の自然酸化膜(不図示)を除去した後、スパッタ法
により半導体基板1の表面に高融点金属であるTi膜6
を堆積する。スパッタ条件は、真空度は1〜10mTo
rr程度、Ar雰囲気、基板温度は200℃以下、膜厚
は20〜100nm程度である。
Next, as shown in FIG. 1C, a natural oxide film (not shown) on the surface of the semiconductor substrate 1 and the polycrystalline silicon film 4 is removed with a dilute hydrofluoric acid-based solution, and then the semiconductor is formed by sputtering. Ti film 6 which is a refractory metal on the surface of substrate 1
Is deposited. As for the sputtering conditions, the degree of vacuum is 1 to 10 mTo.
The temperature is about rr, the Ar atmosphere, the substrate temperature is 200 ° C. or less, and the film thickness is about 20 to 100 nm.

【0025】次いで、半導体基板1を300〜500℃
程度に加熱し、真空度は1〜10mTorr程度で、N
2 をスパッタ室(図示せず)に導入して反応性スパッタ
法により高融点金属窒化膜であるTiN膜7を20〜1
00nm程度堆積させる。
Next, the semiconductor substrate 1 is heated at 300 to 500 ° C.
To about 1 to 10 mTorr, N
2 is introduced into a sputtering chamber (not shown), and a TiN film 7 which is a refractory metal nitride film is formed by a reactive sputtering method.
Deposit about 00 nm.

【0026】その後、図1(d)に示すように、大気圧
及びN2 雰囲気内で700〜900℃、10〜60se
cの熱処理を行い、半導体基板1の拡散層形成領域DF
と多結晶シリコン4の表面にTiSiシリサイド層8を
形成する。次いで、未反応のTiN,Ti膜を硫酸と過
酸化水素、又は塩酸と過酸化水素の混合溶液を用いて除
去する。
Thereafter, as shown in FIG. 1 (d), at 700 to 900 ° C. and 10 to 60 seconds in an atmosphere and N 2 atmosphere.
c is performed, and the diffusion layer formation region DF of the semiconductor substrate 1 is formed.
Then, a TiSi silicide layer 8 is formed on the surface of the polycrystalline silicon 4. Next, unreacted TiN and Ti films are removed using a mixed solution of sulfuric acid and hydrogen peroxide or a mixed solution of hydrochloric acid and hydrogen peroxide.

【0027】この第一の実施形態においては、TiN膜
7を形成する際に、半導体基板1を300〜500℃程
度に加熱することにより、Ti膜6表面の未反応窒素が
脱離する。これにより、高温でも凝集がなく、抵抗の低
いシリサイド層を得ることができ、半導体装置の動作速
度を低下させることなく集積度を向上させることができ
る。
In the first embodiment, when the TiN film 7 is formed, unreacted nitrogen on the surface of the Ti film 6 is eliminated by heating the semiconductor substrate 1 to about 300 to 500.degree. Thus, a silicide layer having low resistance without aggregation even at a high temperature can be obtained, and the degree of integration can be improved without lowering the operation speed of the semiconductor device.

【0028】次に、本発明の半導体装置の製造方法の第
二の実施形態を以下に説明する。Ti膜6を堆積する工
程までは、第一の実施形態と同様に行う。次いで、真空
度を1〜10mTorr程度に維持したまま、N2 をス
パッタ室に導入して反応性スパッタ法により高融点金属
窒化膜であるTiN膜7を20〜100nm程度堆積さ
せ、図1(c)に示す構造となる。
Next, a second embodiment of the method for manufacturing a semiconductor device according to the present invention will be described below. The steps up to the step of depositing the Ti film 6 are performed in the same manner as in the first embodiment. Next, while maintaining the degree of vacuum at about 1 to 10 mTorr, N 2 was introduced into the sputtering chamber, and a TiN film 7 as a refractory metal nitride film was deposited to a thickness of about 20 to 100 nm by a reactive sputtering method. ).

【0029】その後、図1(d)に示すように、真空を
破らずにガスの供給を止め、1E−5Torr以下の真
空中にて300〜500℃程度、30〜300SECの
熱処理を行う。この真空中の熱処理により、TiN膜7
/Ti膜6の界面に残存する未反応Nを外方に拡散させ
て除去する。
Thereafter, as shown in FIG. 1D, the supply of gas is stopped without breaking the vacuum, and a heat treatment of about 300 to 500 ° C. and about 30 to 300 SEC is performed in a vacuum of 1E-5 Torr or less. By this heat treatment in vacuum, the TiN film 7
Unreacted N remaining at the interface of the / Ti film 6 is diffused outward and removed.

【0030】次いで、大気圧及びN2 雰囲気内で700
〜900℃、10〜60secの熱処理を行い、半導体
基板1の拡散層形成領域DFと多結晶シリコン4の表面
にTiSiシリサイド層8を形成する。
Next, at atmospheric pressure and N 2 atmosphere, 700
Heat treatment is performed at 900 ° C. for 10 to 60 seconds to form a TiSi silicide layer 8 on the surface of the diffusion layer formation region DF of the semiconductor substrate 1 and the polycrystalline silicon 4.

【0031】なお、第一および第二の実施形態におい
て、ゲート電極4を形成後で、かつTi膜6形成前に、
拡散層形成領域DFに、公知のイオン注入法弐よりソー
ス/ドレイン領域を形成するか、あるいはシリサイド層
8を形成後、拡散層形成領域DFにソース/ドレイン領
域を形成する。
In the first and second embodiments, after the gate electrode 4 is formed and before the Ti film 6 is formed,
A source / drain region is formed in the diffusion layer formation region DF by a known ion implantation method 2, or a source / drain region is formed in the diffusion layer formation region DF after the silicide layer 8 is formed.

【0032】[0032]

【発明の効果】本発明は前述したように、本発明によれ
ば、反応性スパッタにてTiN膜を形成する際に、基板
温度を上昇させることにより、Ti膜表面の未反応窒素
の脱離を行い、シリサイド化のための高温熱処理時に均
一なTiN/Ti界面を維持することが可能となり、高
温でも凝集がなく、抵抗の低いシリサイド層を得ること
ができる。これにより、半導体装置の動作速度を低下さ
せることなく集積度を向上させることができる。
According to the present invention, as described above, according to the present invention, when a TiN film is formed by reactive sputtering, unreacted nitrogen on the surface of the Ti film is eliminated by increasing the substrate temperature. And a uniform TiN / Ti interface can be maintained during a high-temperature heat treatment for silicidation, and a silicide layer having low resistance without aggregation even at a high temperature can be obtained. Thus, the degree of integration can be improved without lowering the operation speed of the semiconductor device.

【0033】また、本発明の他の特徴によれば、TiN
膜を堆積後、真空中で低温熱処理を実施することによ
り、TiN/Ti界面に残存する未反応Nを外方に拡散
させて除去し、高温熱処理時の界面の均一性の劣化を防
止することが可能となり、高温でも凝集がなく、抵抗の
低いシリサイド層を得ることができる。
According to another feature of the present invention, TiN
After depositing the film, by performing a low-temperature heat treatment in a vacuum, the unreacted N remaining at the TiN / Ti interface is diffused out and removed, thereby preventing the deterioration of the interface uniformity during the high-temperature heat treatment. This makes it possible to obtain a silicide layer having low resistance without aggregation even at a high temperature.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法を説明するため
の工程別断面図である。
FIG. 1 is a sectional view for explaining a method for manufacturing a semiconductor device according to the present invention;

【符号の説明】[Explanation of symbols]

1 半導体基板 2 素子分離用熱酸化膜 3 熱酸化膜 4 多結晶シリコン膜(ゲート電極) 5 酸化膜 6 高融点金属膜 7 高融点金属窒化膜 8 シリサイド層 DF 拡散層形成領域 REFERENCE SIGNS LIST 1 semiconductor substrate 2 thermal oxide film for element isolation 3 thermal oxide film 4 polycrystalline silicon film (gate electrode) 5 oxide film 6 refractory metal film 7 refractory metal nitride film 8 silicide layer DF diffusion layer formation region

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ゲート電極が形成された半導体基板上に
チタン膜を形成する第一の工程と、 前記チタン膜上に窒化チタン膜を形成する工程であっ
て、前記第一の工程における前記チタン膜を形成する際
の温度よりも高く、かつ、前記チタン膜と前記窒化チタ
ン膜とが反応しない所定の温度にて前記窒化チタン膜を
形成する第二の工程と、 前記第二の工程後、前記ゲート電極上、及び前記半導体
基板上の拡散層形成領域にチタンシリサイド層を形成す
る第三の工程とを備えることを特徴とする半導体装置の
製造方法。
A first step of forming a titanium film on a semiconductor substrate on which a gate electrode is formed; and a step of forming a titanium nitride film on the titanium film, wherein the titanium in the first step is A second step of forming the titanium nitride film at a predetermined temperature higher than the temperature at which the film is formed and at which the titanium film and the titanium nitride film do not react with each other, after the second step, A third step of forming a titanium silicide layer on the gate electrode and in a diffusion layer formation region on the semiconductor substrate.
【請求項2】 ゲート電極が形成された半導体基板上に
チタン膜を形成する第一の工程と、 前記チタン膜上に窒化チタン膜を形成する第二の工程
と、 前記第二の工程後、前記第二の工程における前記窒化チ
タン膜を形成する際の気圧よりも陰圧の所定の気圧で、
かつ、前記第二の工程における前記窒化チタン膜を形成
する際の温度よりも高く、かつ、前記チタン膜と前記窒
化チタン膜とが反応しない所定の温度にて前記半導体基
板を熱処理する第三の工程と、 前記第三の工程後、前記ゲート電極上、及び前記半導体
基板上の拡散層形成領域にチタンシリサイド層を形成す
る第四の工程とを備えることを特徴とする半導体装置の
製造方法。
2. A first step of forming a titanium film on a semiconductor substrate on which a gate electrode is formed, a second step of forming a titanium nitride film on the titanium film, and after the second step, At a predetermined negative pressure than the pressure at the time of forming the titanium nitride film in the second step,
And a third step of heat-treating the semiconductor substrate at a predetermined temperature higher than the temperature at which the titanium nitride film is formed in the second step and at which the titanium film and the titanium nitride film do not react. And a fourth step of, after the third step, forming a titanium silicide layer on the gate electrode and in a diffusion layer formation region on the semiconductor substrate.
【請求項3】 請求項1または2の何れか1項に記載の
半導体装置の製造方法において、 前記所定の温度は、300〜500℃の範囲のいずれか
の温度であることを特徴とする半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the predetermined temperature is any temperature in a range of 300 to 500 ° C. Device manufacturing method.
【請求項4】 請求項2に記載の半導体装置の製造方法
において、 前記所定の気圧は、1E〜5Torr以下であることを
特徴とする半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 2, wherein the predetermined atmospheric pressure is 1E to 5 Torr or less.
【請求項5】 請求項1に記載の半導体装置の製造方法
において、 前記第一の工程前、あるいは前記第三の工程後に、前記
拡散層形成領域に拡散層を形成することを特徴とする半
導体装置の製造方法。
5. The semiconductor device manufacturing method according to claim 1, wherein a diffusion layer is formed in the diffusion layer formation region before the first step or after the third step. Device manufacturing method.
【請求項6】 請求項2に記載の半導体装置の製造方法
において、 前記第一の工程前、あるいは前記第三の工程後に、前記
拡散層形成領域に拡散層を形成することを特徴とする半
導体装置の製造方法。
6. The semiconductor device manufacturing method according to claim 2, wherein a diffusion layer is formed in the diffusion layer formation region before the first step or after the third step. Device manufacturing method.
JP31276396A 1996-11-08 1996-11-08 Manufacture of semiconductor device Withdrawn JPH10144624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31276396A JPH10144624A (en) 1996-11-08 1996-11-08 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31276396A JPH10144624A (en) 1996-11-08 1996-11-08 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10144624A true JPH10144624A (en) 1998-05-29

Family

ID=18033135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31276396A Withdrawn JPH10144624A (en) 1996-11-08 1996-11-08 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10144624A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618895B1 (en) 2005-04-27 2006-09-01 삼성전자주식회사 Semiconductor device having polymetal gate electrode and method for manufacturing the saem

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618895B1 (en) 2005-04-27 2006-09-01 삼성전자주식회사 Semiconductor device having polymetal gate electrode and method for manufacturing the saem

Similar Documents

Publication Publication Date Title
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
JP2611726B2 (en) Method for manufacturing semiconductor device
JPH0613403A (en) Self-aligned cobalt silicide on mos integrated circuit
JP2738333B2 (en) Method for manufacturing semiconductor device
JP3175725B2 (en) Method for manufacturing semiconductor device
JP3988342B2 (en) Method for forming gate electrode of semiconductor element
US6221760B1 (en) Semiconductor device having a silicide structure
JP3486118B2 (en) Method for manufacturing semiconductor device
JPH1167688A (en) Silicide material, its thin-film and manufacture of silicide thin-film
JPH10144624A (en) Manufacture of semiconductor device
US6207562B1 (en) Method of forming titanium silicide
JP2001068670A (en) Fabrication of semiconductor device
KR100525087B1 (en) Method for forming gate electrode in semiconductor device
JP3258934B2 (en) Improved method for producing self-aligned silicides
JPH11330365A (en) Semiconductor device and manufacture thereof
JP2706121B2 (en) Method of forming metal silicide for semiconductor device
JP2616733B2 (en) Method for manufacturing semiconductor device
JP3537273B2 (en) Method for manufacturing semiconductor device
KR100585011B1 (en) Method for forming gateelectrode in semiconductor device
JPH11135789A (en) Semiconductor device and its manufacture
KR100315036B1 (en) Method for forming gate electrode of semiconductor device
JPH05160068A (en) Manufacture of semiconductor device
JP2003022984A (en) Production method for semiconductor device
JPH10223561A (en) Manufacture of semiconductor device
JPH08172125A (en) Semiconductor device and connection structure forming method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203