JPH10144586A - Semiconductor device and its fabrication - Google Patents

Semiconductor device and its fabrication

Info

Publication number
JPH10144586A
JPH10144586A JP8298335A JP29833596A JPH10144586A JP H10144586 A JPH10144586 A JP H10144586A JP 8298335 A JP8298335 A JP 8298335A JP 29833596 A JP29833596 A JP 29833596A JP H10144586 A JPH10144586 A JP H10144586A
Authority
JP
Japan
Prior art keywords
resist film
chemically amplified
acid
neutralizing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8298335A
Other languages
Japanese (ja)
Inventor
Kenji Hayashi
健治 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8298335A priority Critical patent/JPH10144586A/en
Publication of JPH10144586A publication Critical patent/JPH10144586A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a fine pattern reliably by forming a layer for rendering the resist insoluble on the interface between a resist and a work thereby preventing a resist pattern from collapsing. SOLUTION: A neutral layer 150 is formed of a basic substance on a semiconductor substrate 100. A chemically amplified resist 200 is then formed thereon and a specified part thereof is exposed. An acid is generated at a part 260 irradiated with a light and a reaction of the acid and a neutralization agent in the neutral layer 150 takes place in the vicinity of the surface of semiconductor substrate 100. Consequently, concentration of acid is lowered significantly and the acid is inactivated. The semiconductor substrate 100 is then immersed into a developer and the positive resist film 200 is shaped as specified. In this regard, the part close to the surface of the semiconductor substrate 100 is not dissolved even if the acid is deactivated and an insoluble layer 250 is left. According to the method, even a finely patterned positive resist film can be protected against collapsing.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レジストパターン
を半導体基板上に形成及びその形成方法に関するもの
で、特に、微細なレジストパターンの形成に使用され
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern on a semiconductor substrate and a method for forming the same, and more particularly to a method for forming a fine resist pattern.

【0002】[0002]

【従来の技術】集積回路(IC)の集積化は、3年で4
倍の割合で増加しており、素子の微細化が年々進んでい
る。この為、微細加工技術により、素子を基板上に作り
込むことが要求される。微細加工技術においては、フォ
トレジストにより素子分離、電極、コンタクトホール、
配線等のパターンを所望どおり、精度よく形成すること
が重要であり、フォトレジストは、上記パターンを形成
するためのエッチングやイオン注入のマスク材として使
用されるものである。半導体基板上にレジストパターン
を形成する方法を図1に示した。図1(1)に示される
ように、被加工物を半導体基板上に堆積させる。次に、
図1(2)に示されるように、被加工物の上にレジスト
(感光性を有する高分子材料で、有機溶媒に溶解した状
態となっている)を、回転塗布機を用いて塗布し、レジ
スト塗布中に、含まれる溶剤を揮発させるため、プリベ
ークを行う。次に、図1(3)に示されるように、回路
パターンが形成されているマスクを半導体基板に重ねあ
わせて露光し、パターンをレジスト上に転写する。次
に、図1(4)に示されるように、現像液に浸して、パ
ターンを形成する。図には露光された部分が除去される
ポジ型レジストの例を示した。レジストがネガ型レジス
トの場合は、反対に、露光された部分が残存する。ま
た、その後、レジストを固化させ対エッチング性を高め
るためポストベークを行う。次に、図1(5)に示され
るように、上記パターニングされたレジストをマスクに
して、エッチングずることにより、被加工物を所望の形
状にエッチングする。次に、図1(6)に示されるよう
に、レジストをアッシングして除去する。以上に様にし
て、典型的なプロセスステップが終了する。また、i線
ステッパー露光装置を中心としたプロセスでは、解像力
の優れたポジ型レジストが一般的に使用されており、現
像液としてはアルカリ水溶液(テトラメチルアンモニウ
ムヒドロキシドやコリン等の有機アルカリ)が用いられ
ている。また、KrFステッパー露光装置を中心とした
プロセスで使用するレジストは化学増幅型レジストが使
用され始めている。
2. Description of the Related Art The integration of integrated circuits (ICs) has increased by four years in three years.
It is increasing at twice the rate, and the miniaturization of elements is progressing year by year. For this reason, it is required that the element is formed on a substrate by a fine processing technique. In microfabrication technology, element isolation, electrodes, contact holes,
It is important to form a pattern of wiring and the like with high accuracy as desired, and a photoresist is used as a mask material for etching or ion implantation for forming the pattern. FIG. 1 shows a method of forming a resist pattern on a semiconductor substrate. As shown in FIG. 1A, a workpiece is deposited on a semiconductor substrate. next,
As shown in FIG. 1 (2), a resist (a polymer material having photosensitivity and dissolved in an organic solvent) is applied on a workpiece using a spin coating machine. During the application of the resist, prebaking is performed to volatilize the contained solvent. Next, as shown in FIG. 1C, a mask on which a circuit pattern is formed is superposed on a semiconductor substrate and exposed, and the pattern is transferred onto a resist. Next, as shown in FIG. 1D, a pattern is formed by immersion in a developer. The figure shows an example of a positive resist from which an exposed portion is removed. In the case where the resist is a negative resist, on the contrary, the exposed portion remains. After that, post-baking is performed to solidify the resist and improve etching resistance. Next, as shown in FIG. 1 (5), the workpiece is etched into a desired shape by performing etching using the patterned resist as a mask. Next, as shown in FIG. 1 (6), the resist is removed by ashing. Thus, typical process steps are completed. In addition, in a process mainly using an i-line stepper exposure apparatus, a positive resist having excellent resolution is generally used, and an alkaline aqueous solution (an organic alkali such as tetramethylammonium hydroxide or choline) is used as a developing solution. Used. As a resist used in a process mainly using a KrF stepper exposure apparatus, a chemically amplified resist has begun to be used.

【0003】[0003]

【発明が解決しようとする課題】以上のような方法で、
微細なパターン(特に、クオータミクロンのパターン)
を形成すると、パターニングしたレジストが微細なため
レジストパターンが傾いたり、倒れたりする。これは、
レジストパターンが高アスペクト比となり、現像時又は
現像後のリンス液の衝撃や、ウエハー乾燥時の静電力
(応力)が原因となっていると考えられる。
SUMMARY OF THE INVENTION In the above manner,
Fine patterns (especially quarter-micron patterns)
Is formed, the patterned resist is fine, so that the resist pattern is inclined or falls. this is,
It is considered that the resist pattern has a high aspect ratio, which is caused by the impact of a rinsing liquid during or after development and electrostatic force (stress) during wafer drying.

【0004】本発明は、以上の様な問題を鑑みたもので
あり、傾いたり、倒れたりすることなく微細なパターン
を形成し、素子の微細化に対応し得る加工技術を提供す
ることを目的とする。
[0004] The present invention has been made in view of the above problems, and has as its object to provide a processing technique capable of forming a fine pattern without tilting or falling down and capable of coping with miniaturization of elements. And

【0005】[0005]

【課題を解決するための手段】本発明は、以上のような
目的を達成するため、被加工物上に化学増幅型レジスト
のパターンを形成する際、レジストと被加工物の海面に
レジスト不溶化層を形成する事を特徴とする。本発明
は、以上の様な構成を取るため、レジストパターンが倒
れることなく、微細化パターンを信頼性よく形成するこ
とができる。
According to the present invention, in order to achieve the above object, a resist insolubilizing layer is formed on the sea surface of a resist and a workpiece when forming a chemically amplified resist pattern on the workpiece. Is formed. Since the present invention adopts the above configuration, a miniaturized pattern can be formed with high reliability without the resist pattern falling down.

【0006】[0006]

【発明の実施の形態】次に本発明にかかる実施形態を図
を参照しながら説明する。図2(1)に示されるよう
に、半導体基板100の上に中和層150を形成する。
この中和層150は塩基性物質、例えば、アミン系物質
により形成する。また、図2(2)に示されるように、
中和層150の上に化学増幅型ポジレジスト200を形
成し、所定の部分を露光する。化学増幅型ポジレジスト
は樹脂と、光が当たると酸(水素イオン)を発生する光
酸発生物質(触媒作用を有する物質)とが混合されてい
る。この為、図2(2)に示されるように、この化学増
幅型ポジレジスト200に光が当たった部分260に
は、酸が発生する。次に、図3(1)示されるように、
当該半導体基板100等を熱処理すると、光が当たった
部分260の内で半導体基板100の表面付近では、光
によって発生した酸(水素イオン)と中和層150に含
まれる中和剤(ここでは、アンモニア)とが中和反応
し、半導体基板100の表面では酸(水素イオン)の濃
度が著しく低下し、酸(水素イオン)が失活する。しか
し、光が当たった部分260の内のその他の部分では、
酸の濃度は低下せずに、酸は、ポジレジスト膜200内
の樹脂と反応する(図3参照)。次に、図3(2)に示
されるように、ポジレジスト膜200を現像液に浸す事
により、所定の形状にポジレジスト膜200を加工す
る。ここで注意しなければならない事は、光が当たった
部分260の内で樹脂と酸が反応した部分では、現像液
に溶解し易くなるが、前述したように、中和反応で酸の
濃度が著しく低下した部分では、現像液に浸しても溶解
せず、不溶化層250が残存する。上記の実施形態で
は、中和剤にアミン系物質を用いているが、塩基性物質
であれば、これに限定されないことは言うまでもない。
また、上記では、半導体基板100を被加工物として説
明しているが、もちろんこれに限定されるものでもな
い。本発明は、加工されたポジレジスト膜200の根元
に不溶化層250が残存するので、ポジレジスト膜20
0の加工寸法を微細にしても、加工されたポジレジスト
膜200は倒れることはない。従って、微細な半導体素
子の加工が可能となる。また、通常、半導体基板に不純
物を注入する場合、半導体基板に直接不純物を注入する
のではなく、酸化膜等の緩衝膜を介して、不純物が注入
される。しかし、図3(2)に示されるように加工され
たポジレジスト膜200をイオン注入の際のマスクとし
て使用した場合、不溶化層250が、緩衝膜としても作
用するので、従来の様に緩衝膜として使用する酸化膜等
を形成する必要がなくなる。また、図3(2)に示され
るように、ポジレジスト膜200の加工後でも半導体基
板100が露出することが無いので、不溶化層250
は、半導体基板100の表面の保護膜としても作用す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment according to the present invention will be described with reference to the drawings. As shown in FIG. 2A, a neutralization layer 150 is formed on the semiconductor substrate 100.
The neutralization layer 150 is formed of a basic substance, for example, an amine-based substance. Also, as shown in FIG.
A chemically amplified positive resist 200 is formed on the neutralizing layer 150, and a predetermined portion is exposed. In the chemically amplified positive resist, a resin and a photoacid generator (a substance having a catalytic action) that generates an acid (hydrogen ion) when exposed to light are mixed. For this reason, as shown in FIG. 2B, an acid is generated in a portion 260 of the chemically amplified positive resist 200 that is exposed to light. Next, as shown in FIG.
When the semiconductor substrate 100 or the like is subjected to a heat treatment, the acid (hydrogen ion) generated by the light and the neutralizing agent (here, Ammonia) undergoes a neutralization reaction, so that the concentration of acid (hydrogen ion) on the surface of the semiconductor substrate 100 is significantly reduced, and the acid (hydrogen ion) is deactivated. However, in other portions of the light-exposed portion 260,
The acid reacts with the resin in the positive resist film 200 without decreasing the acid concentration (see FIG. 3). Next, as shown in FIG. 3B, the positive resist film 200 is processed into a predetermined shape by immersing the positive resist film 200 in a developing solution. Here, it should be noted that, in the portion of the light-exposed portion 260 where the resin and the acid have reacted, the resin and the acid are easily dissolved in the developing solution. In the portion that has been significantly reduced, it does not dissolve even when immersed in the developing solution, and the insolubilized layer 250 remains. In the above embodiment, the amine-based substance is used as the neutralizing agent, but it goes without saying that the present invention is not limited to this as long as it is a basic substance.
Further, in the above description, the semiconductor substrate 100 is described as the workpiece, but is not limited to this. According to the present invention, since the insolubilized layer 250 remains at the base of the processed positive resist film 200,
Even if the processing dimension of 0 is made fine, the processed positive resist film 200 does not fall down. Therefore, a fine semiconductor element can be processed. Usually, when an impurity is implanted into a semiconductor substrate, the impurity is not implanted directly into the semiconductor substrate but through a buffer film such as an oxide film. However, when the positive resist film 200 processed as shown in FIG. 3 (2) is used as a mask for ion implantation, the insolubilized layer 250 also functions as a buffer film. There is no need to form an oxide film or the like to be used as a substrate. Further, as shown in FIG. 3B, the semiconductor substrate 100 is not exposed even after the processing of the positive resist film 200.
Also acts as a protective film on the surface of the semiconductor substrate 100.

【0007】次に、第二の実施形態を図を用いて詳細に
説明する。第一の実施形態では、化学増幅型ポジレジス
ト膜を使用したが、本実施形態では、化学増幅型ネガレ
ジスト膜を使用した実施形態を示す。図4(1)に示さ
れるように、半導体基板100の上に酸処理層550を
形成する。この酸処理層550は酸性物質により形成さ
れる。また、図4(2)に示されるように、酸処理層5
50の上に化学増幅型ネガレジスト500を形成し、所
定の部分を露光する。化学増幅型ネガレジスト500は
樹脂と、光が当たると酸(水素イオン)を発生する光酸
発生物質とが混合されている。この為、この化学増幅型
ネガレジスト500に光が当たった部分560には酸が
発生する(図4(2)参照)。次に、この半導体基板1
00等を熱処理すると、光が当たった部分560におい
て発生した酸とネガレジスト500に含まれる樹脂とが
反応する。この時、酸処理層550に含まれる酸とネガ
レジスト500に含まれる樹脂も同時に反応する。これ
らの樹脂と酸が反応した部分では、現像液に溶解し難く
なる。次に、図5に示されるように、ネガレジスト膜5
00を現像液に浸す事により、所定の形状に加工する。
ここで注意しなければならない事は、上述の様に酸と樹
脂が反応した部分では、現像液に溶解し難くなるので、
不溶化層650が残存する。また、酸処理層は、ハロゲ
ン化水素、塩酸、フッ酸、硝酸、硫酸、リン酸などの無
機酸や、芳香族性スルフォン酸、アルキルカルボン酸、
アルキルスルフォン酸、芳香族カルボン酸等の有機酸の
様に酸基を発生するものであれば何でもよい。また、上
記では、半導体基板100を被加工物として説明してい
るが、もちろんこれに限定されるものでもない。本発明
は、加工されたネガレジスト膜500の根元に不溶化層
650が残存するので、ネガレジスト膜500の加工寸
法を微細にしても、加工されたネガレジスト膜500は
倒れることはない。従って、微細な半導体素子の加工が
可能となる。また、前述と同様に、不溶化層650が、
緩衝膜としても作用するので、従来の様に緩衝膜として
使用する酸化膜等を形成する必要がなくなる。また、ネ
ガレジスト膜500の加工後でも半導体基板100が露
出することが無いので、不溶化層650は、半導体基板
100の表面の保護膜としても作用する。
Next, a second embodiment will be described in detail with reference to the drawings. In the first embodiment, a chemically amplified positive resist film is used. In this embodiment, an embodiment using a chemically amplified negative resist film will be described. As shown in FIG. 4A, an acid treatment layer 550 is formed on the semiconductor substrate 100. This acid treatment layer 550 is formed of an acidic substance. Further, as shown in FIG.
A chemically amplified negative resist 500 is formed on 50, and a predetermined portion is exposed. In the chemically amplified negative resist 500, a resin and a photoacid generator that generates an acid (hydrogen ion) when exposed to light are mixed. For this reason, acid is generated in the portion 560 where the chemical amplification type negative resist 500 is exposed to light (see FIG. 4 (2)). Next, the semiconductor substrate 1
When the heat treatment of 00 or the like is performed, the acid generated in the portion 560 exposed to light reacts with the resin contained in the negative resist 500. At this time, the acid contained in the acid treatment layer 550 and the resin contained in the negative resist 500 simultaneously react. In the portion where these resins and the acid have reacted, it becomes difficult to dissolve in the developer. Next, as shown in FIG.
By immersing 00 in a developing solution, it is processed into a predetermined shape.
It should be noted here that the portion where the acid and the resin have reacted as described above is difficult to dissolve in the developer,
The insolubilized layer 650 remains. In addition, the acid treatment layer is formed of an inorganic acid such as hydrogen halide, hydrochloric acid, hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid, aromatic sulfonic acid, alkyl carboxylic acid,
Any organic acid such as an alkylsulfonic acid or an aromatic carboxylic acid can be used as long as it generates an acid group. Further, in the above description, the semiconductor substrate 100 is described as the workpiece, but is not limited to this. In the present invention, since the insolubilized layer 650 remains at the base of the processed negative resist film 500, the processed negative resist film 500 does not fall even if the processing size of the negative resist film 500 is reduced. Therefore, a fine semiconductor element can be processed. In addition, as described above, the insolubilized layer 650
Since it also functions as a buffer film, it is not necessary to form an oxide film or the like used as a buffer film as in the related art. Further, since the semiconductor substrate 100 is not exposed even after the processing of the negative resist film 500, the insolubilized layer 650 also functions as a protective film on the surface of the semiconductor substrate 100.

【0008】[0008]

【発明の効果】本発明は、以上の様な構成を取るため、
レジストパターンが倒れることなく、微細化パターンを
信頼性よく形成することができる。
According to the present invention, the above configuration is adopted.
A miniaturized pattern can be formed with high reliability without the resist pattern falling down.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来のリソグラフィ、プロセスステップを示し
た図である。
FIG. 1 is a diagram showing conventional lithography and process steps.

【図2】本発明にかかる第一の実施形態にかかる半導体
装置の製造方法工程図を示した図である。
FIG. 2 is a view showing a process chart of a method of manufacturing a semiconductor device according to the first embodiment of the present invention;

【図3】本発明にかかる第一の実施形態にかかる半導体
装置の製造方法工程図を示した図である。
FIG. 3 is a view showing a process chart of a method of manufacturing a semiconductor device according to the first embodiment of the present invention;

【図4】本発明にかかる第二の実施形態にかかる半導体
装置の製造方法工程図を示した図である。
FIG. 4 is a view showing a process chart of a method of manufacturing a semiconductor device according to a second embodiment of the present invention;

【図5】本発明にかかる第二の実施形態にかかる半導体
装置の製造方法工程図を示した図である。
FIG. 5 is a view showing a process chart of a method of manufacturing a semiconductor device according to a second embodiment of the present invention;

【符号の説明】[Explanation of symbols]

100 半導体基板 150 中和層 200 化学増幅型ポジレジスト 650、250 不溶化層 500 化学増幅型ネガレジスト 550 酸処理層 260、560 光が当たる部分 Reference Signs List 100 semiconductor substrate 150 neutralizing layer 200 chemically amplified positive resist 650, 250 insolubilized layer 500 chemically amplified negative resist 550 acid treatment layer 260, 560 part exposed to light

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 被加工物と、前記被加工物上に形成さ
れ、所定の形状にパターニングされたレジストとを備
え、所定の形状にパターニングされた前記レジストは、
現像液に浸すことにより除去された部分の底部にレジス
トが残存しており、前記被加工物が露出しないように加
工されている事を特徴とする半導体装置。
An object comprising: a workpiece; and a resist formed on the workpiece and patterned in a predetermined shape, wherein the resist patterned in a predetermined shape comprises:
A semiconductor device, characterized in that a resist remains at the bottom of a portion removed by immersion in a developing solution, and the resist is processed so that the workpiece is not exposed.
【請求項2】 被加工物と、前記被加工物上に形成され
たレジストとを備え、前記レジストは、現像液に浸すこ
とにより除去される予定の部分の底部に、現像液に浸し
ても除去されない不溶化層を有している事を特徴とする
半導体装置。
2. A method according to claim 1, further comprising a workpiece, and a resist formed on the workpiece, wherein the resist is immersed in a developing solution at a bottom of a portion to be removed by immersing the developing solution. A semiconductor device having an insolubilized layer that is not removed.
【請求項3】 前記被加工物が、半導体基板である事を
特徴とする請求項1又は2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the workpiece is a semiconductor substrate.
【請求項4】 前記レジストが、化学増幅型レジストで
ある事を特徴とする請求項1又は2記載の半導体装置。
4. The semiconductor device according to claim 1, wherein said resist is a chemically amplified resist.
【請求項5】 被加工物上に中和物質を含んだ中和層を
形成する為の中和層形成工程と、 前記中和層の上に、樹脂及び光が当たると酸を発生する
光酸発生剤を含んだ化学増幅型ポジレジスト膜を形成す
る為のレジスト膜形成工程と、前記化学増幅型ポジレジ
スト膜の所定の部分を露光する事により、前記化学増幅
型ポジレジスト膜内に、酸を発生させる為の光酸発生工
程と、前記化学増幅型ポジレジスト膜の露光された前記
所定の部分と、前記中和層との境界における前記酸を失
活させる為の失活工程と、少なくとも前記化学増幅型ポ
ジレジストを現像液に浸し、前記化学増幅型ポジレジス
ト膜を所望の形状に加工する為のレジスト膜加工工程
と、を備えている事を特徴とする半導体装置の製造方
法。
5. A neutralizing layer forming step for forming a neutralizing layer containing a neutralizing substance on a workpiece, and a light which generates an acid when a resin and light hit the neutralizing layer. A resist film forming step for forming a chemically amplified positive resist film containing an acid generator, and by exposing a predetermined portion of the chemically amplified positive resist film to within the chemically amplified positive resist film, A photo-acid generating step for generating an acid, the exposed predetermined portion of the chemically amplified positive resist film, and a deactivating step for deactivating the acid at a boundary between the neutralized layer, A method of manufacturing a semiconductor device, comprising: at least immersing the chemically amplified positive resist in a developer and processing the chemically amplified positive resist film into a desired shape.
【請求項6】 被加工物上に中和物質を含んだ中和層を
形成する為の中和層形成工程と、 前記中和層の上に、触媒作用発生物質及び樹脂を含んだ
化学増幅型ポジレジスト膜を形成する為のレジスト膜形
成工程と、前記化学増幅型ポジレジスト膜の所定の部分
を露光する為の露光工程と、少なくとも前記化学増幅型
ポジレジスト膜に熱を加えて、前記触媒作用を有する物
質を、前記化学増幅型ポジレジスト膜内の前記樹脂とを
反応をさせ、かつ、前記中和層に含まれた中和物質と反
応をさせる為の反応工程と、少なくとも前記レジストを
現像液に浸し、前記レジスト膜を所望の形状に加工する
為のレジスト膜加工工程と、を備えている事を特徴とす
る半導体装置の製造方法。
6. A neutralizing layer forming step for forming a neutralizing layer containing a neutralizing substance on a workpiece, and a chemical amplification containing a catalytic action generating substance and a resin on the neutralizing layer. A resist film forming step for forming a mold positive resist film, an exposure step for exposing a predetermined portion of the chemically amplified positive resist film, and applying heat to at least the chemically amplified positive resist film, Reacting a substance having a catalytic action with the resin in the chemically amplified positive resist film, and reacting with a neutralizing substance contained in the neutralizing layer, at least the resist And dipping the resist film in a developer to process the resist film into a desired shape.
【請求項7】 被加工物上に中和物質を含んだ中和層を
形成する為の中和層形成工程と、 前記中和層の上に、樹脂及び光が当たると酸を発生する
光酸発生剤を含んだ化学増幅型ポジレジスト膜を形成す
る為のレジスト膜形成工程と、前記化学増幅型ポジレジ
スト膜の所定の部分を露光する事により、前記化学増幅
型ポジレジスト膜内に、酸を発生させる為の光酸発生工
程と、少なくとも前記化学増幅型ポジレジスト膜に熱を
加えて、前記酸を前記化学増幅型レジスト膜内の前記樹
脂と化学反応をさせる事により樹脂の溶解性を変化さ
せ、かつ、光によって発生させた前記酸と前記中和層に
含まれた中和物質とを中和反応させる為の反応工程と、
少なくとも前記化学増幅型ポジレジストを現像液に浸
し、前記化学増幅型ポジレジスト膜を所望の形状に加工
する為のレジスト膜加工工程と、を備えている事を特徴
とする半導体装置の製造方法。
7. A neutralizing layer forming step for forming a neutralizing layer containing a neutralizing substance on a workpiece, and a light which generates an acid when a resin and light hit the neutralizing layer. A resist film forming step for forming a chemically amplified positive resist film containing an acid generator, and by exposing a predetermined portion of the chemically amplified positive resist film to within the chemically amplified positive resist film, A photoacid generation step for generating an acid, and applying heat to at least the chemically amplified positive resist film to cause a chemical reaction of the acid with the resin in the chemically amplified resist film, thereby dissolving the resin. A reaction step for neutralizing the acid generated by light and the neutralizing substance contained in the neutralizing layer, and
A method of manufacturing a semiconductor device, comprising: at least immersing the chemically amplified positive resist in a developer and processing the chemically amplified positive resist film into a desired shape.
【請求項8】 前記中和層形成工程において形成する中
和層が、塩基性物質を含んでいる事を特徴とする請求項
5乃至7記載の半導体装置の製造方法。
8. The method according to claim 5, wherein the neutralizing layer formed in the neutralizing layer forming step contains a basic substance.
【請求項9】前記反応工程における前記中和反応が、前
記被加工物表面で反応が起こる事を特徴とする請求項5
乃至7記載の半導体装置の製造方法。
9. The method according to claim 5, wherein the neutralization reaction in the reaction step occurs on the surface of the workpiece.
8. The method for manufacturing a semiconductor device according to any one of claims 7 to 7.
【請求項10】 被加工物上に酸性物質を含んだ酸処理
層を形成する為の酸処理層形成工程と、 前記酸処理層の上に、触媒作用発生物質及び樹脂を含ん
だ化学増幅型ネガレジスト膜を形成する為のレジスト膜
形成工程と、前記化学増幅型ネガレジスト膜の所定の部
分を露光する為の露光工程と、少なくとも前記化学増幅
型ネガレジスト膜に熱を加えて、前記触媒作用を有する
物質と前記化学増幅型ネガレジスト膜内の前記樹脂とを
反応させ、かつ、前記酸処理層に含まれる酸性物質と前
記化学増幅型ネガレジスト膜内の前記樹脂とを反応をさ
せる為の反応工程と、少なくとも前記化学増幅型ネガレ
ジストを現像液に浸し、前記化学増幅型ネガレジスト膜
を所望の形状に加工する為のレジスト膜加工工程と、を
備えている事を特徴とする半導体装置の製造方法。
10. An acid treatment layer forming step for forming an acid treatment layer containing an acidic substance on a workpiece, and a chemical amplification type containing a catalytic action generating substance and a resin on the acid treatment layer. A resist film forming step for forming a negative resist film, an exposure step for exposing a predetermined portion of the chemical amplification type negative resist film, and applying heat to at least the chemical amplification type negative resist film to form a catalyst. To cause a substance having an action to react with the resin in the chemically amplified negative resist film, and to cause an acidic substance contained in the acid treatment layer to react with the resin in the chemically amplified negative resist film. And a resist film processing step of immersing at least the chemically amplified negative resist in a developing solution and processing the chemically amplified negative resist film into a desired shape. Method of manufacturing location.
【請求項11】 被加工物上に酸性物質を含んだ酸処理
層を形成する為の酸処理層形成工程と、 前記酸処理層の上に、樹脂及び光が当たると酸を発生す
る光酸発生剤を含んだ化学増幅型ネガレジスト膜を形成
する為のレジスト膜形成工程と、前記化学増幅型ネガレ
ジスト膜の所定の部分を露光する事により、前記化学増
幅型ネガレジスト膜内に、酸を発生させる為の光酸発生
工程と、少なくとも前記化学増幅型ネガレジスト膜に熱
を加えて、前記酸と前記化学増幅型ネガレジスト膜内の
前記樹脂とを化学反応をさせ、かつ、酸処理層に含まれ
る酸性物質と前記樹脂とをる化学反応をさせる事により
樹脂の溶解性を変化させる為の反応工程と、少なくとも
前記化学増幅型ネガレジストを現像液に浸し、前記化学
増幅型ネガレジスト膜を所望の形状に加工する為のレジ
スト膜加工工程と、を備えている事を特徴とする半導体
装置の製造方法。
11. An acid treatment layer forming step for forming an acid treatment layer containing an acidic substance on a workpiece, and a photoacid which generates an acid when a resin and light shine on the acid treatment layer. A resist film forming step for forming a chemically amplified negative resist film containing a generating agent, and exposure of a predetermined portion of the chemically amplified negative resist film to form an acid in the chemically amplified negative resist film. Generating a photo acid, and applying heat to at least the chemically amplified negative resist film to cause a chemical reaction between the acid and the resin in the chemically amplified negative resist film, and acid treatment A reaction step for changing the solubility of the resin by causing a chemical reaction between the acidic substance contained in the layer and the resin, and immersing at least the chemically amplified negative resist in a developing solution, Shape the membrane as desired The method of manufacturing a semiconductor device comprising: the resist film processing step for machining, characterized in that is provided with a to.
【請求項12】 前記酸性物質が、無機酸である事を特
徴とする請求項10又は11記載の半導体装置の製造方
法。
12. The method according to claim 10, wherein the acidic substance is an inorganic acid.
【請求項13】 前記酸性物質が、有機酸である事を特
徴とする請求項10又は11記載の半導体装置の製造方
法。
13. The method according to claim 10, wherein the acidic substance is an organic acid.
JP8298335A 1996-11-11 1996-11-11 Semiconductor device and its fabrication Pending JPH10144586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8298335A JPH10144586A (en) 1996-11-11 1996-11-11 Semiconductor device and its fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8298335A JPH10144586A (en) 1996-11-11 1996-11-11 Semiconductor device and its fabrication

Publications (1)

Publication Number Publication Date
JPH10144586A true JPH10144586A (en) 1998-05-29

Family

ID=17858341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8298335A Pending JPH10144586A (en) 1996-11-11 1996-11-11 Semiconductor device and its fabrication

Country Status (1)

Country Link
JP (1) JPH10144586A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767377B2 (en) 2004-04-28 2010-08-03 Tokyo Ohka Kogyo Co., Ltd. Positive type resist composition, process for forming resist pattern, and process for performing ion implantation
JP2013021152A (en) * 2011-07-12 2013-01-31 Dainippon Printing Co Ltd Method for forming resist pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767377B2 (en) 2004-04-28 2010-08-03 Tokyo Ohka Kogyo Co., Ltd. Positive type resist composition, process for forming resist pattern, and process for performing ion implantation
JP2013021152A (en) * 2011-07-12 2013-01-31 Dainippon Printing Co Ltd Method for forming resist pattern

Similar Documents

Publication Publication Date Title
US8053368B2 (en) Method for removing residues from a patterned substrate
JP2001023893A (en) Method of forming photoresist pattern
JP4302065B2 (en) Pattern formation method
US6171761B1 (en) Resist pattern forming method utilizing multiple baking and partial development steps
JPH10144586A (en) Semiconductor device and its fabrication
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
KR100603700B1 (en) Method to Enhance Resolution of a Chemically Amplified Photoresist
US20030027060A1 (en) Photoresist and process for structuring such a photoresist
JP2004093652A (en) Resist pattern forming method and method for manufacturing semiconductor device
JPH0669118A (en) Formation of resist pattern
US20060040216A1 (en) Method of patterning photoresist film
JP2768139B2 (en) Method for manufacturing semiconductor device
Radak Department Physics Iran University of Science and Technology, Tehran* Responsible author: m_radak@ physics. iust. ac. ir
KR100333389B1 (en) Method of manufacturing contact hole of semiconductor device
JP2746491B2 (en) Method of forming resist pattern
JPH06338452A (en) Formation method of resist pattern
JPH07199483A (en) Method for forming resist pattern
JPH11153871A (en) Forming method of resist pattern and semiconductor substrate
JPH04338960A (en) Resist pattern forming method
JP2000241990A (en) Photoresist pattern forming method
JPH0943855A (en) Formation of resist pattern
KR20050089291A (en) Method for forming micro-patterns of semiconductor devices
KR20000045425A (en) Method for fabricating fine pattern
KR19980084124A (en) Micro pattern formation method of semiconductor device
JPH11168054A (en) Resist pattern forming method and resist film for exposure