JP2768139B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2768139B2
JP2768139B2 JP4147168A JP14716892A JP2768139B2 JP 2768139 B2 JP2768139 B2 JP 2768139B2 JP 4147168 A JP4147168 A JP 4147168A JP 14716892 A JP14716892 A JP 14716892A JP 2768139 B2 JP2768139 B2 JP 2768139B2
Authority
JP
Japan
Prior art keywords
semiconductor device
exposure
resist
manufacturing
chemically amplified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4147168A
Other languages
Japanese (ja)
Other versions
JPH05343313A (en
Inventor
慶孝 暖水
宏子 高道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4147168A priority Critical patent/JP2768139B2/en
Publication of JPH05343313A publication Critical patent/JPH05343313A/en
Application granted granted Critical
Publication of JP2768139B2 publication Critical patent/JP2768139B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置を製造する過
程で用いられる半導体装置の製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device used in a process for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置の高集積化にともない
微細化がますます必要とされている。半導体装置の微細
化の主要工程のひとつとしてリソグラフィ−工程が上げ
られる。従来のリソグラフィ−工程はg線やi線といった
波長の光が用いられていたが、半導体装置の微細化にと
もない十分な解像度が得られないため、光源としてより
短波長なエキシマレ−ザを用い、レジスト材料として化
学増幅型レジストが用いられている。化学増幅型レジス
トは一般に2乃至3成分からなっており、ポジレジスト
では現像液に対して不溶性の高分子と、光反応により酸
を発生する酸発生剤よりなっている。ポジレジストに光
を照射すると酸発生剤より酸が発生する。この酸が現像
液に対して高分子を不溶性としている高分子側鎖の官能
基と反応し可溶性官能基に変化し、高分子即ちレジスト
が可溶性となる。
2. Description of the Related Art In recent years, miniaturization has been increasingly required as semiconductor devices become more highly integrated. A lithography process is one of the main processes for miniaturization of semiconductor devices. In the conventional lithography process, light having a wavelength such as g-line or i-line has been used. A chemically amplified resist is used as a resist material. A chemically amplified resist generally comprises two or three components, and a positive resist comprises a polymer which is insoluble in a developer and an acid generator which generates an acid by a photoreaction. When the positive resist is irradiated with light, an acid is generated from the acid generator. This acid reacts with the functional group of the side chain of the polymer, which makes the polymer insoluble in the developer, and changes into a soluble functional group, and the polymer, that is, the resist becomes soluble.

【0003】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。
Hereinafter, an example of a method for manufacturing the above-described conventional semiconductor device will be described with reference to the drawings.

【0004】図2は従来の半導体装置の製造方法の工程
図を示すものである。図2において、1は半導体基板で
ある。2は化学増幅型ポジレジストである。3はマスク
であり、4は露光するための紫外線である。
FIG. 2 shows a process chart of a conventional method for manufacturing a semiconductor device. In FIG. 2, reference numeral 1 denotes a semiconductor substrate. Reference numeral 2 denotes a chemically amplified positive resist. Reference numeral 3 denotes a mask, and reference numeral 4 denotes ultraviolet light for exposure.

【0005】以上のように構成された半導体装置の製造
方法について説明する。まず図2(a)では半導体基板1
に、化学増幅型ポジレジスト2を塗布する。その後図2
(b)はマスク3によって露光を行なう。図2(c)で5は
露光された部分でレジストは現像液に対して可溶性とな
り、図2(d)で現像を行うことによりパタ−ンを形成
すことができる。
[0005] A method of manufacturing the semiconductor device configured as described above will be described. First, in FIG.
Then, a chemically amplified positive resist 2 is applied. Then Figure 2
2B, exposure is performed using the mask 3. FIG. In FIG. 2 (c), 5 is an exposed portion where the resist becomes soluble in a developing solution, and a pattern can be formed by performing development in FIG. 2 (d).

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、リソグラフィー工程において露光できる
最小寸法の解像度はR=kλ/NAで示される。ここでkは定
数で0.4程度、λは露光の波長、NAはレンズの開口数で
ほぼ0.4程度である。従ってKrFのエキシマレーザーを用
いると波長が248nmであるので、最小寸法は0.25μm程度
が限界という問題点を有していた。また、露光波長と同
等の寸法を露光する場合、定在波効果によりパタ−ン依
存性が顕著に現われ、所望の寸法が得られ難いと言う問
題点を有していた。
However, in the above configuration, the resolution of the minimum dimension that can be exposed in the lithography process is represented by R = kλ / NA. Here, k is a constant of about 0.4, λ is an exposure wavelength, and NA is a lens numerical aperture of about 0.4. Therefore, since the wavelength is 248 nm when a KrF excimer laser is used, the minimum dimension is limited to about 0.25 μm. In the case of exposing a dimension equivalent to the exposure wavelength, there is a problem that pattern dependence is remarkably exhibited due to a standing wave effect, and it is difficult to obtain a desired dimension.

【0007】本発明は上記問題点に鑑み、エキシマレー
ザと化学増幅型レジストを用いてパターンを形成する半
導体装置の製造方法を提供するものである。
The present invention has been made in view of the above problems, and provides a method of manufacturing a semiconductor device in which a pattern is formed using an excimer laser and a chemically amplified resist.

【0008】[0008]

【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板に化
学増幅型ポジレジストをコーティングする工程と、露光
する工程と、引き続き酸性雰囲気で処理する工程と、そ
の後現像する工程とを有するものである。
In order to solve the above-mentioned problems, a method of manufacturing a semiconductor device according to the present invention comprises a step of coating a semiconductor substrate with a chemically amplified positive resist, a step of exposing, and subsequently, in an acidic atmosphere. It has a processing step and a developing step thereafter.

【0009】[0009]

【作用】本発明は上記した構成によって露光後酸性雰囲
気で所定の時間処理することにより選択的に酸が露光に
より可溶性となった部分に溶解して、さらにその酸が未
露光部分と反応し、可溶性部分が広がりレジストパター
ン寸法の細線化を行うことができる。
According to the present invention, an acid is selectively dissolved in a portion which has been made soluble by exposure by performing a treatment for a predetermined time in an acidic atmosphere after exposure according to the above structure, and the acid reacts with an unexposed portion, The soluble portion is widened and the resist pattern dimension can be reduced.

【0010】[0010]

【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to one embodiment of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施例における半導体装置
の製造方法の工程図を示すものである。図1において、
1はシリコン基板、2は化学増幅型ポジレジスト、3は
マスク、4は波長248nmの光、5は露光により可溶性と
なった部分、6は酸性雰囲気である。
FIG. 1 shows a process chart of a method of manufacturing a semiconductor device according to an embodiment of the present invention. In FIG.
Reference numeral 1 denotes a silicon substrate, 2 denotes a chemically amplified positive resist, 3 denotes a mask, 4 denotes light having a wavelength of 248 nm, 5 denotes a portion rendered soluble by exposure, and 6 denotes an acidic atmosphere.

【0012】以上のように構成された半導体装置の製造
方法について、以下図1を用いて説明する。
A method for manufacturing the semiconductor device configured as described above will be described below with reference to FIG.

【0013】まず図1(a)はシリコン基板上にスピン
コート法により化学増幅型ポジレジスト1.0μm 塗布す
る。図1(b)はマスク3を用いKrFエキシマレーザ波長
248nmで露光する。図1(c)は図1(b)によりレジス
トが露光され可溶性部分5になったところを示す。図1
(d)は露光後、酸性雰囲気6にした密閉容器内に保持
する。この処理により選択的に酸が露光により可溶性と
なった部分に溶解して、さらにその酸が未露光部分と反
応し、可溶性部分5が変化したところを示す。図1
(e)は露光後熱処理を行い、さらにTMAH水溶液で現像
した後の図である。以上のように本実施例によれば、露
光後、酸性雰囲気で所定時間処理することにより、選択
的に酸が露光により可溶性となった部分に溶解して、さ
らにその酸が未露光部分と反応し、可溶性部分が広がり
レジストパターン寸法の細線化を行うことができる。
First, in FIG. 1A, a chemically amplified positive resist of 1.0 μm is applied on a silicon substrate by spin coating. FIG. 1B shows the wavelength of a KrF excimer laser using a mask 3.
Exposure at 248 nm. FIG. 1 (c) shows a state where the resist is exposed to form a soluble portion 5 according to FIG. 1 (b). FIG.
(D) is maintained in a closed container in an acidic atmosphere 6 after exposure. This treatment shows that the acid selectively dissolves in the portion rendered soluble by exposure, and further reacts with the unexposed portion to change the soluble portion 5. FIG.
(E) is a view after heat treatment after exposure and development with a TMAH aqueous solution. As described above, according to the present embodiment, after exposure, by performing treatment in an acidic atmosphere for a predetermined time, the acid is selectively dissolved in the portion that became soluble by the exposure, and the acid reacts with the unexposed portion. However, the soluble portion is widened and the resist pattern dimension can be reduced.

【0014】酸性雰囲気の酸濃度としては、1ng/l〜100
0ng/l程度がよく保持時間と濃度により反応を制御する
ことができる。
The acid concentration in the acidic atmosphere is 1 ng / l to 100
The reaction is preferably controlled to about 0 ng / l depending on the retention time and concentration.

【0015】また、露光後の雰囲気に不純物として酸
性、アルカリ性ガス1ng/l以上存在する場合、所望の形
状が得られない場合があるので酸性雰囲気で所定時間処
理する前、即ち露光直後の雰囲気を不純物量を1ng/l以
下にするために高純度ガスもしくは不純物を除去した空
気に保持することもできる。
If the atmosphere after the exposure contains 1 ng / l or more of an acidic or alkaline gas as an impurity, a desired shape may not be obtained. In order to reduce the amount of impurities to 1 ng / l or less, it can be kept in a high-purity gas or air from which impurities have been removed.

【0016】なお、実施例において、1は化学増幅型ポ
ジレジストとしたが、アルカリ性雰囲気で処理すること
により1は化学増幅型ネガレジストとしてもよい。
In the embodiment, 1 is a chemically amplified positive resist, but 1 may be a chemically amplified negative resist by treating in an alkaline atmosphere.

【0017】[0017]

【発明の効果】以上のように本発明は化学増幅型ポジレ
ジストを用いて露光する工程と、引き続き酸性もしくは
アルカリ性雰囲気で処理することにより、従来のエキシ
マレーザによる露光では限界の0.25μm以下のレジスト
パターンを形成することができる。
As described above, according to the present invention, the step of exposing using a chemically amplified positive resist and the subsequent processing in an acidic or alkaline atmosphere make it possible to obtain a resist having a limit of 0.25 μm or less in the conventional excimer laser exposure. A pattern can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例における工程図FIG. 1 is a process chart in a first embodiment of the present invention.

【図2】従来の半導体装置の製造方法の工程図FIG. 2 is a process chart of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 化学増幅型ポジレジスト 3 マスク 4 光 5 可溶性部分 6 酸性雰囲気 Reference Signs List 1 semiconductor substrate 2 chemically amplified positive resist 3 mask 4 light 5 soluble part 6 acidic atmosphere

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に化学増幅型ポジレジストを
コーティングする工程と、露光する工程と、引き続き酸
性雰囲気で処理する工程と、その後現像する工程とを有
する、半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a step of coating a semiconductor substrate with a chemically amplified positive resist, a step of exposing, a step of subsequently treating in an acidic atmosphere, and a step of subsequent development.
JP4147168A 1992-06-08 1992-06-08 Method for manufacturing semiconductor device Expired - Lifetime JP2768139B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4147168A JP2768139B2 (en) 1992-06-08 1992-06-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4147168A JP2768139B2 (en) 1992-06-08 1992-06-08 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH05343313A JPH05343313A (en) 1993-12-24
JP2768139B2 true JP2768139B2 (en) 1998-06-25

Family

ID=15424126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4147168A Expired - Lifetime JP2768139B2 (en) 1992-06-08 1992-06-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2768139B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658859B2 (en) * 1993-12-20 1997-09-30 日本電気株式会社 Method of forming resist pattern
TWI438562B (en) * 2009-01-06 2014-05-21 Hoya Corp Photomask manufacturing method, pattern transfer method, processing apparatus for a photomask substrate, and thin film patterning method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226758A (en) * 1990-02-01 1991-10-07 Toshiba Corp Pattern forming method

Also Published As

Publication number Publication date
JPH05343313A (en) 1993-12-24

Similar Documents

Publication Publication Date Title
KR100639680B1 (en) Forming method of fine patterns for semiconductor device
KR0128828B1 (en) Forming method of contact hole in the semiconductor device
JPH05127369A (en) Resist material
US11467497B2 (en) Method of forming mask
JP2768139B2 (en) Method for manufacturing semiconductor device
JPH1197328A (en) Method for forming resist pattern
US20100178619A1 (en) Method for enhancing lithographic imaging of isolated and semi-isolated features
JPH0446346A (en) Manufacture of semiconductor device
JPH11153867A (en) Resist pattern forming method
JPH11153871A (en) Forming method of resist pattern and semiconductor substrate
JPH01106049A (en) Pattern forming method
JPH06338452A (en) Formation method of resist pattern
KR920003808B1 (en) Method for forming pattern
JP3036500B2 (en) Photoresist pattern forming method and semiconductor substrate
JP2000089464A (en) Pattern forming method
KR100278915B1 (en) Method of manufacturing photoresist pattern of semiconductor device
JP2658859B2 (en) Method of forming resist pattern
JPH10333335A (en) Resist pattern forming method
KR100239433B1 (en) Method of patterning photoresist profile
JPH04338960A (en) Resist pattern forming method
JPH0385544A (en) Resist pattern forming method
JPH08241840A (en) Forming method of resist pattern
KR0137618B1 (en) Method for forming a photoresist pattern
KR100209366B1 (en) Method for forming minute pattern of semiconductor device
JPS6116521A (en) Removing process of resist film