JPH10142613A - Liquid crystal cell - Google Patents

Liquid crystal cell

Info

Publication number
JPH10142613A
JPH10142613A JP30483896A JP30483896A JPH10142613A JP H10142613 A JPH10142613 A JP H10142613A JP 30483896 A JP30483896 A JP 30483896A JP 30483896 A JP30483896 A JP 30483896A JP H10142613 A JPH10142613 A JP H10142613A
Authority
JP
Japan
Prior art keywords
liquid crystal
gate
data
line
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30483896A
Other languages
Japanese (ja)
Inventor
Takashi Miyashita
崇 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP30483896A priority Critical patent/JPH10142613A/en
Publication of JPH10142613A publication Critical patent/JPH10142613A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal cell in which a cell gap between bus substrates are formed uniformly in each part. SOLUTION: In a joint part area in which both substrates 1, 2 are connected together by means of a sealant 3, a data dummy film 12 with a thickness equal to that of a lead part 7a in a data line 7 is formed so as to be overlapped to a lead part 6a in each gate line 6 in the part in which the lead part 6a is arranged, a gate dummy film 13 with a thickness equal to that of the lead part 6a in the gate line 6 is formed so as to be overlapped to the lead part 7a in the part in which the lead part 7a in each data line 7 is arranged, and the gate dummy film 13 with a thickness equal to that of the lead part 6a in the gate line 6 and the data dummy film 12 with a thickness equal to that of the lead part 7a in the data line 7 are formed while overlapping each other in the part in which neither of the lead parts 6a, 7a in the gate lines 6 and the data line 7 is arranged.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は液晶表示装置に用
いる液晶セルに係り、特にそのセルギャップ(基板間
隔)の均一度をより高くした液晶セルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal cell used for a liquid crystal display device, and more particularly to a liquid crystal cell having a higher cell gap (substrate spacing).

【0002】[0002]

【従来の技術】液晶表示装置には、一般に利用されてい
るTN型のもののほかに、カラーフィルタを用いずに着
色の表示を得る複屈折効果型、強誘電性液晶または反強
誘電性液晶を使用するもの等があり、これらの液晶表示
装置は、一般に、液晶セルと、この液晶セルを挟んで配
置された一対の偏光板とで構成されている。なお、複屈
折効果型の液晶表示装置には、液晶セルと偏光板との間
に位相差板を設けているものもある。
2. Description of the Related Art In addition to a commonly used TN type liquid crystal display device, a birefringent effect type, a ferroelectric liquid crystal or an antiferroelectric liquid crystal which obtains a colored display without using a color filter is used in a liquid crystal display device. These liquid crystal display devices generally include a liquid crystal cell and a pair of polarizing plates disposed so as to sandwich the liquid crystal cell. Some birefringence effect type liquid crystal display devices have a retardation plate provided between a liquid crystal cell and a polarizing plate.

【0003】上記液晶セルは、ガラス等からなる一対の
基板を、セルギャップ(基板間隙)を規制するギャップ
材を混入した樹脂からなる枠状のシール材を介して接合
し、これら基板間の前記シール材で囲まれた領域に液晶
を封入したもので、前記一方の基板の内面には、複数の
画素電極と、これらの画素電極にそれぞれ接続する複数
の能動素子と、これら能動素子にゲート信号およびデー
タ信号を供給するゲートラインおよびデータラインと、
これらラインと前記シール材の外側に配置するゲート信
号端子およびデータ信号端子とをそれぞれ接続するリー
ド部とが形成され、他方の基板の内面には、前記複数の
画素電極に対向する対向電極が形成されている。
In the liquid crystal cell, a pair of substrates made of glass or the like are joined via a frame-shaped sealing material made of a resin mixed with a gap material for regulating a cell gap (substrate gap). A liquid crystal is sealed in a region surrounded by a sealing material. On the inner surface of the one substrate, a plurality of pixel electrodes, a plurality of active elements respectively connected to the pixel electrodes, and a gate signal are supplied to these active elements. And a data line and a gate line for supplying a data signal;
A lead portion is formed to connect these lines to a gate signal terminal and a data signal terminal disposed outside the sealing material, and a counter electrode facing the plurality of pixel electrodes is formed on the inner surface of the other substrate. Have been.

【0004】なお、前記各基板の画素電極や対向電極上
には、液晶分子の配向状態を規制する配向膜が設けられ
ている。また、カラーフィルタを用いて着色の表示を得
るTN型、強誘電性液晶表示装置等に用いられる液晶セ
ルでは、いずれか一方の基板の内面にカラーフィルタが
設けられている。
[0004] An alignment film for regulating the alignment state of liquid crystal molecules is provided on the pixel electrode and the counter electrode of each substrate. Further, in a liquid crystal cell used for a TN type, ferroelectric liquid crystal display device or the like that obtains colored display using a color filter, a color filter is provided on the inner surface of one of the substrates.

【0005】[0005]

【発明が解決しようとする課題】ところで、上記液晶表
示装置の表示特性は、液晶層の層厚や液晶分子の配向状
態によって変化するため、表示むらのない高品質の表示
を得るには、液晶セルの液晶層厚、つまりセルギャップ
をセル全体に亘って均一に保つことが必要である。
The display characteristics of the above-mentioned liquid crystal display device vary depending on the thickness of the liquid crystal layer and the orientation of liquid crystal molecules. It is necessary to keep the liquid crystal layer thickness of the cell, that is, the cell gap, uniform throughout the cell.

【0006】このセルギャップは、両基板を接合するシ
ール材に混入されたギャップ材で規制されるが、前記シ
ール材による接合部のうちの前記ゲートラインのリード
部とデータラインのリード部が通っている部分のセルギ
ャップは、前記それぞれのリード部の上に散布されたギ
ャップ材で規制され、他の領域のセルギャップは、基板
面に接するギャップ材で規制されるため、前記リード部
の通っている部分のセルギャップと、リード部の通って
いない部分のセルギャップとの間では、リード部の膜厚
に応じたセルギャップ差が生じてしまう。
The cell gap is regulated by a gap material mixed in a seal material for joining the two substrates, and a lead portion of the gate line and a lead portion of the data line in a joint portion of the seal material pass through. The cell gap in the portion where the lead portion passes is regulated by the gap material scattered on the respective lead portions, and the cell gap in the other region is regulated by the gap material in contact with the substrate surface. A cell gap corresponding to the thickness of the lead portion occurs between the cell gap at the portion where the lead portion passes and the cell gap at a portion where the lead portion does not pass.

【0007】このセルギャップ差は、TN型液晶表示装
置ではほとんど問題にならない精度であるが、しかし複
屈折効果型の液晶表示装置や、強誘電性液晶表示装置等
においては、液晶セルのセルギャップの僅かなばらつき
も表示特性に影響し、例えば液晶の複屈折効果(または
液晶および位相差板の複屈折効果)と偏光板の偏光作用
とを利用し、印加電圧に対応した液晶セルのΔn・d
(液晶の屈折率異方性Δnと液晶層厚dとの積)の変化
によって複数の色を表示する複屈折効果型の液晶表示装
置では、僅かなセルギャップのばらつきが表示の色むら
となって現れてしまう。
This cell gap difference is an accuracy that hardly causes a problem in a TN type liquid crystal display device. However, in a birefringence effect type liquid crystal display device or a ferroelectric liquid crystal display device, the cell gap difference of the liquid crystal cell is small. Of the liquid crystal cell can be affected by the birefringence effect of the liquid crystal (or the birefringence effect of the liquid crystal and the retardation plate) and the polarization action of the polarizing plate. d
In a birefringent effect type liquid crystal display device which displays a plurality of colors by changing (the product of the refractive index anisotropy Δn of the liquid crystal and the thickness d of the liquid crystal layer), a slight variation in cell gap causes color unevenness in display. Will appear.

【0008】この発明は、このような点に着目してなさ
れたもので、その目的とするところは、両基板間のセル
ギャップをばらつきなく高い精度を保って各部均一にし
た液晶セルを提供することにある。
The present invention has been made in view of such a point. It is an object of the present invention to provide a liquid crystal cell in which the cell gap between the two substrates is made uniform with high accuracy without variation. It is in.

【0009】[0009]

【課題を解決するための手段】この発明はこのような目
的を達成するために、マトリクス状に配列された複数の
画素電極と、これらの画素電極に接続された複数の能動
素子と、これら能動素子にゲート信号およびデータ信号
を供給するゲートラインおよびデータラインと、これら
のラインから前記複数の画素電極の配置領域外へ接続す
るリード部とが形成された一方の基板と、前記複数の画
素電極と対向する対向電極が形成された他方の基板と、
前記一方と他方の基板とを接合する枠状のシール材と、
前記シール材により囲まれた前記一方と他方の基板の間
隙に封入された液晶とを有する液晶セルにおいて、前記
シール材が配置された枠状の接合領域のうち、前記デー
タラインのリード部が配置された部分以外の他の部分
に、前記データラインのリード部と実質的に同じ厚さの
データダミー膜を形成したことを特徴とする液晶セルで
ある。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a plurality of pixel electrodes arranged in a matrix, a plurality of active elements connected to these pixel electrodes, A substrate on which a gate line and a data line for supplying a gate signal and a data signal to an element, and a lead portion connecting these lines to the outside of the arrangement region of the plurality of pixel electrodes are formed; and And the other substrate on which a counter electrode facing is formed,
A frame-shaped sealing material for joining the one and the other substrates,
In a liquid crystal cell having a liquid crystal sealed in a gap between the one substrate and the other substrate surrounded by the sealing material, a lead portion of the data line is disposed in a frame-shaped joining region in which the sealing material is disposed. A liquid crystal cell characterized in that a data dummy film having substantially the same thickness as the lead portion of the data line is formed in a portion other than the portion where the data line is formed.

【0010】このような液晶セルにおいては、対向する
基板を接合するための接合領域のデータラインのリード
部が形成されていない他の部分に、このリード部の膜厚
と実質的に等しい膜厚のデータダミーを配置したので、
前記接合領域における各部位の基板間隙の差をさらに小
さくすることができ、液晶セルの基板間隙を均一にする
ことができる。
In such a liquid crystal cell, the thickness of the data line substantially equal to the thickness of the lead portion is formed in the other portion of the bonding region for bonding the opposing substrates where the lead portion of the data line is not formed. Since the data dummy of
It is possible to further reduce the difference between the substrate gaps of the respective portions in the bonding region, and to make the substrate gap of the liquid crystal cell uniform.

【0011】また、前記データダミー膜はゲートライン
のリード部と重ねて配置することにより、データライン
のリード部が形成された部分とゲートダミー膜が形成さ
れた部分の基板間隙の差をさらに小さくすることがで
き、液晶セルの基板間隙を均一にすることができる。
Further, the data dummy film is disposed so as to overlap with the lead portion of the gate line, thereby further reducing the difference in substrate gap between the portion where the data line lead portion is formed and the portion where the gate dummy film is formed. And the substrate gap of the liquid crystal cell can be made uniform.

【0012】さらに、この発明は前記データダミー膜に
加えて、ゲートラインのリード部と実質的に等しい膜厚
のゲートダミー膜をデータラインのリード部またはデー
タダミー膜、あるいはその両方に重ねて配置することに
より、接合領域でのリード部とダミー膜および2つのダ
ミー間隔が等しくなるので、液晶セルのセルギャップを
より一層均一にすることができる。
Further, according to the present invention, in addition to the data dummy film, a gate dummy film having a film thickness substantially equal to the gate line lead portion is disposed so as to overlap the data line lead portion and / or the data dummy film. By doing so, the distance between the lead portion and the dummy film and between the two dummy portions in the bonding region becomes equal, so that the cell gap of the liquid crystal cell can be made more uniform.

【0013】また、前記データダミー膜とゲートダミー
膜は、それぞれ前記ゲートラインのリード部と前記デー
タラインのリード部に沿った辺を有する矩形形状に形成
され、少なくとも一辺が前記接合領域のシール材に埋め
込まれて、前記ダミー膜が前記シール材を貫かないよう
にし、各ダミー膜とシール材との境界に沿って不純物が
液晶セル内に侵入するのを防止することができる。
The data dummy film and the gate dummy film are each formed in a rectangular shape having a side along the lead portion of the gate line and a side along the lead portion of the data line. To prevent the dummy film from penetrating the sealing material, thereby preventing impurities from entering the liquid crystal cell along the boundary between each dummy film and the sealing material.

【0014】[0014]

【発明の実施の形態】この発明においては、TFT(薄
膜トランジスタ)と、このTFTに接続された画素電
極、ゲートライン、データラインが形成された一方の基
板と、前記画素電極に対向する対向電極が形成された他
方の基板とを所定の基板間隙で対向するように前記基板
の周辺でシール材により接合した液晶セルにおいて、前
記シール材が配置された接合領域のうち前記基板間のデ
ータラインのリード部が前記シール材を貫通して配置さ
れた部分と、前記ゲートラインのリード部が前記シール
材を貫通して配置された部分と、前記データラインとゲ
ートラインのリード部のいずれも配置されない部分のう
ち、前記ゲートラインのリードが配置された部分と、い
ずれのリード部も配置されない部分の一方または両方
に、データラインの膜厚と実質的に等しい膜厚を有する
データダミー膜を形成した。このデータダミー膜は少な
くとも前記いずれのリード部も配置されない部分に形成
され、さらに前記ゲートラインのリードが配置された部
分に形成されるのが望ましい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a TFT (thin film transistor), one substrate on which a pixel electrode, a gate line, and a data line connected to the TFT are formed, and a counter electrode facing the pixel electrode are provided. In a liquid crystal cell in which the other formed substrate is joined by a sealing material around the substrate so as to face the predetermined substrate gap, a data line lead between the substrates in a joining region where the sealing material is arranged A portion where the portion is disposed through the sealing material, a portion where the lead portion of the gate line is disposed through the sealing material, and a portion where neither the data line nor the lead portion of the gate line are disposed. Of these, the film of the data line is provided on one or both of the portion where the lead of the gate line is arranged and the portion where no lead is arranged. To form a data dummy film having a substantially equal thickness and. This data dummy film is preferably formed at least in a portion where none of the above-mentioned lead portions are arranged, and is further preferably formed in a portion where the above-mentioned gate line lead is arranged.

【0015】さらに、上述したデータダミー膜に加え
て、前記接合領域のうち前記データラインとゲートライ
ンのリード部のいずれも配置されていない部分の一方ま
たは両方に、ゲートラインの膜厚と実質的に等しい膜厚
を有するゲートダミー膜をさらに形成した。このゲート
ダミー膜は少なくとも前記いずれのリード部も配置され
ない部分に形成され、さらに前記データラインのリード
部が配置された部分に形成されるのが望ましい。
Further, in addition to the above-described data dummy film, one or both of the junction regions where neither the data line nor the gate line lead portion is disposed may have a thickness substantially equal to the thickness of the gate line. Further, a gate dummy film having a thickness equal to that of the gate dummy film was further formed. This gate dummy film is preferably formed at least in a portion where none of the lead portions are arranged, and is further preferably formed in a portion where the lead portion of the data line is arranged.

【0016】そして、最も望ましくは、前記接合領域の
うち、ゲートラインのリード部が配置された部分には、
前記データダミー膜が形成され、ゲートラインのリード
部とデータラインのリード部のいずれも配置されない部
分には、データダミー膜とゲートダミー膜の両方とも形
成されるものである。
Most preferably, a portion of the junction region where the lead portion of the gate line is disposed includes:
In the portion where the data dummy film is formed and neither the lead portion of the gate line nor the lead portion of the data line is arranged, both the data dummy film and the gate dummy film are formed.

【0017】各ダミー膜は、ゲートラインやデータライ
ンのリード部と同じ幅の線状で、かつ各リード部の配列
の間隔幅で互いに積層するように形成してもよいし、あ
るいはシール材の長手方向に沿って連続する帯状に形成
してもよい。この場合、各ダミー膜のシール材の長手方
向に沿った辺の少なくとも一方は、前記シール材に埋め
込むように配置されるのが望ましい。
Each of the dummy films may be formed in a linear shape having the same width as the lead portion of the gate line or the data line, and may be formed so as to be stacked on each other at an interval width of the arrangement of the respective lead portions. It may be formed in a continuous band shape along the longitudinal direction. In this case, it is preferable that at least one of the sides of each dummy film along the longitudinal direction of the sealing material is disposed so as to be embedded in the sealing material.

【0018】また、ゲートラインとそのリード部の表面
にそれぞれ陽極酸化処理による酸化膜を形成することも
可能であり、この場合にはゲートラインのリード部の膜
厚とゲートダミー膜との膜厚が同一となるようにそのゲ
ートダミー膜の表面にも陽極酸化処理による酸化膜を形
成する。
It is also possible to form an oxide film by anodic oxidation on the surfaces of the gate line and its lead, respectively. In this case, the film thickness of the gate line lead and the film thickness of the gate dummy film are formed. An oxide film is also formed on the surface of the gate dummy film by anodic oxidation treatment so as to make the same.

【0019】[0019]

【実施例】以下、この発明の実施例について図面を参照
して説明する。第1実施例について図1乃至図5を参照
して説明する。この発明の液晶セルは、その一部を破断
して示した図3に示すように、薄膜トランジスタを能動
素子とするアクティブマトリックス型のものであり、ガ
ラス等からなる一対の透明基板1,2が枠状のシール材
3を介して接合され、前記シール材3で囲まれた前記基
板1,2間に液晶20が封入されたものである。
Embodiments of the present invention will be described below with reference to the drawings. A first embodiment will be described with reference to FIGS. The liquid crystal cell of the present invention is of an active matrix type using a thin film transistor as an active element, as shown in FIG. A liquid crystal 20 is sealed between the substrates 1 and 2 surrounded by the sealing material 3.

【0020】前記一対の基板1,2のうちの一方、例え
ば下側基板1の内面には、図4に示すように、マトリッ
クス状に配列された複数の透明な画素電極4と、これら
画素電極4にそれぞれ接続された複数の薄膜トランジス
タ5と、これら薄膜トランジスタ5(以下、TFTとい
う)のそれぞれにゲート信号およびデータ信号を供給す
るゲートライン6およびデータライン7とが形成されて
いる。
As shown in FIG. 4, on one of the pair of substrates 1 and 2, for example, on the inner surface of the lower substrate 1, there are provided a plurality of transparent pixel electrodes 4 arranged in a matrix. In addition, a plurality of thin film transistors 5 connected to the TFTs 4 and a gate line 6 and a data line 7 for supplying a gate signal and a data signal to each of the thin film transistors 5 (hereinafter, referred to as TFTs) are formed.

【0021】このゲートライン6およびデータライン7
は、それぞれシール材3が形成される接合領域(図3の
破線で示す)を通って基板1の外側に延出されて、リー
ド部6a,7aを形成し、基板1の縁部に形成された駆
動回路との接続端子6b,7bに接続されている。
The gate line 6 and the data line 7
Are extended to the outside of the substrate 1 through bonding regions (indicated by broken lines in FIG. 3) in which the sealing material 3 is formed to form leads 6a and 7a, and are formed at the edge of the substrate 1. Connected to the connection terminals 6b and 7b with the drive circuit.

【0022】この実施例では、基板1上の前述した複数
の画素電極4がマトリクス状に配列された部分で画像を
表示する表示領域Eを形成し、前記接合領域に対応する
部分に後述するゲートダミー膜13とデータダミー膜1
2のいずれか一方が、あるいは両方が設けられるダミー
形成領域Dを形成している。
In this embodiment, a display area E for displaying an image is formed at a portion on the substrate 1 where the plurality of pixel electrodes 4 are arranged in a matrix, and a gate, which will be described later, is formed at a portion corresponding to the junction region. Dummy film 13 and data dummy film 1
Either one or two of them forms a dummy formation region D in which both are provided.

【0023】なお、図4ではTFT5を簡略化して示し
てあるが、このTFT5は、基板1の上に形成されたゲ
ート電極と、このゲート電極を覆うSiN等からなるゲ
ート絶縁膜と、このゲート絶縁膜の上に前記ゲート電極
と対向して形成されたi型半導体膜と、このi型半導体
膜の両側部の上にn型半導体膜を介して形成されたソー
ス電極およびドレイン電極とからなっており、上記ゲー
トライン6は基板1の上に配線され、TFT5のゲート
電極は前記ゲートライン6に一体に形成されている。
FIG. 4 shows the TFT 5 in a simplified manner. The TFT 5 has a gate electrode formed on the substrate 1, a gate insulating film made of SiN or the like covering the gate electrode, An i-type semiconductor film formed on the insulating film so as to face the gate electrode; and a source electrode and a drain electrode formed on both sides of the i-type semiconductor film via the n-type semiconductor film. The gate line 6 is wired on the substrate 1, and the gate electrode of the TFT 5 is formed integrally with the gate line 6.

【0024】また、TFT5のゲート絶縁膜は、表示領
域Eの全域に亘って形成されており、上記データライン
7はこのゲート絶縁膜の上に配線されてTFT5のドレ
イン電極に接続され、画素電極4はゲート絶縁膜の上に
形成されてTFT5のソース電極に接続されている。そ
してTFT5を覆うようにSiN等からなる保護膜が形
成されている。
The gate insulating film of the TFT 5 is formed over the entire display area E, and the data line 7 is wired on the gate insulating film and connected to the drain electrode of the TFT 5, and the pixel electrode 4 is formed on the gate insulating film and connected to the source electrode of the TFT 5. Then, a protective film made of SiN or the like is formed so as to cover the TFT 5.

【0025】上側基板2の内面には、図3に示すよう
に、上記各画素電極4の全てに対向する対向電極8が形
成されている。この対向電極8は、表示領域Eの全域に
対応する一枚膜状の透明導電膜からなる。
As shown in FIG. 3, a counter electrode 8 is formed on the inner surface of the upper substrate 2 so as to face all of the pixel electrodes 4. The counter electrode 8 is formed of a single-layer transparent conductive film corresponding to the entire display region E.

【0026】さらに、図では省略しているが、下側基板
1の内面には、各画素電極4やTFT5を覆う配向膜が
形成され、上側基板2の内面には、対向電極8を覆う配
向膜が形成されている。これら配向膜は、ポリイミド等
の水平配向材からなり、その膜面にラビングによる配向
処理が施されている。
Although not shown in the figure, an alignment film covering each pixel electrode 4 and TFT 5 is formed on the inner surface of the lower substrate 1, and an alignment film covering the counter electrode 8 is formed on the inner surface of the upper substrate 2. A film is formed. These alignment films are made of a horizontal alignment material such as polyimide, and their film surfaces are subjected to an alignment treatment by rubbing.

【0027】前記下側基板1と上側基板2とは、それぞ
れの画素電極4と対向電極8が形成された面を内側にし
て対向配置し、これらの基板1,2間の周辺に前記画素
電極4から延出したリード部6a,7aと交差するよう
に配置されたシール材3によって接合され、このシール
材3が形成された部分が接合領域を形成している。
The lower substrate 1 and the upper substrate 2 are opposed to each other with the surfaces on which the respective pixel electrodes 4 and the counter electrodes 8 are formed facing inward. The lead members 6a and 7a extending from 4 are joined by a seal material 3 arranged so as to intersect, and a portion where the seal material 3 is formed forms a joint region.

【0028】なお、これら配向膜は、シール材3と重な
らないように、シール材3による接合領域を避けて少な
くとも表示領域Eの全域に亘るように設けられている。
図1(a),(b),(c)は、前記接合領域の各部分
の断面構造を示しており、図1(a)はその接合領域の
うちの前記ゲートライン6のリード部6aが配置された
図3におけるA部の断面図、図1(b)はその接合領域
のうちの前記データライン7のリード部7aが配置され
た図3におけるB部の断面図、図1(c)はその接合領
域のうちのゲートライン6およびデータライン7のいず
れのリード部6a,7aも配置されない図3におけるC
部の断面図である。
Note that these alignment films are provided so as not to overlap with the sealing material 3 and at least over the entire display region E, avoiding the joining region by the sealing material 3.
1 (a), 1 (b) and 1 (c) show a cross-sectional structure of each portion of the junction region. FIG. 1 (a) shows that the lead portion 6a of the gate line 6 in the junction region is not shown. FIG. 1B is a cross-sectional view of a portion A in FIG. 3 in which the lead portion 7a of the data line 7 in the bonding region is disposed, and FIG. C in FIG. 3 in which none of the lead portions 6a, 7a of the gate line 6 and the data line 7 in the junction region is provided.
It is sectional drawing of a part.

【0029】また、図2(a)には、図1(a)中のイ
−イ線に沿う断面図を、図2(b)には、図1(b)中
のロ−ロ線に沿う断面図を、図2(c)には、図1
(c)中のハ−ハ線に沿う断面図をそれぞれ示してあ
る。
FIG. 2A is a sectional view taken along the line II-II in FIG. 1A, and FIG. 2B is a sectional view taken along the line II-II in FIG. 1B. FIG. 2C is a sectional view taken along FIG.
(C) is a cross-sectional view taken along the line c-a.

【0030】図1(a)および図2(a)に示すよう
に、ゲートライン6およびそのリード部6aは基板1の
上に形成され、ゲート絶縁膜10で覆われている。この
ゲートライン6およびそのリード部6aは例えばAlT
iなどのAl合金の単層の金属膜からなり、その膜厚t
1 が例えば 0.230μmとなっている。
As shown in FIGS. 1A and 2A, the gate line 6 and its lead 6a are formed on the substrate 1 and covered with the gate insulating film 10. The gate line 6 and its lead 6a are made of, for example, AlT
a single-layer metal film of an Al alloy such as i.
1 is, for example, 0.230 μm.

【0031】データライン7およびそのリード部7a
は、図1(b)および図2(b)に示すように、ゲート
絶縁膜10の上に形成され、保護膜11で覆われてい
る。このデータライン7およびそのリード部7aは、C
rと例えばAlTiなどのAl合金の二層の金属膜から
なり、その膜厚t2 が例えば 0.355μmとなっている。
Data line 7 and its lead portion 7a
Is formed on the gate insulating film 10 and is covered with the protective film 11, as shown in FIGS. 1B and 2B. This data line 7 and its lead portion 7a
It is composed of a two-layer metal film of r and an Al alloy such as AlTi, and has a thickness t2 of, for example, 0.355 μm.

【0032】前記各ゲートライン6のリード部6aの上
には、図1(a)および図2(a)に示すように、ゲー
ト絶縁膜10を介して、データライン7のリード部7a
と同じ膜厚のデータダミー膜12がそれぞれ形成され、
これらデータダミー膜12が保護膜11で覆われてい
る。前記データダミー膜12はゲートライン6のリード
部6aとほぼ同じ幅で積層して形成され、ゲート絶縁膜
10を介してそのリード部6aの上に重なるように設け
られている。
As shown in FIGS. 1A and 2A, the lead portions 7a of the data lines 7 are formed on the lead portions 6a of the respective gate lines 6 with the gate insulating film 10 interposed therebetween.
And data dummy films 12 having the same thickness as
These data dummy films 12 are covered with the protective film 11. The data dummy film 12 is formed so as to be stacked with substantially the same width as the lead portion 6a of the gate line 6, and is provided so as to overlap the lead portion 6a via the gate insulating film 10.

【0033】前記各データライン7のリード部7aの下
には、図1(b)および図2(b)に示すように、ゲー
ト絶縁膜10を挟んでゲートライン6のリード部6aと
同じ膜厚のゲートダミー膜13がそれぞれ形成されてい
る。このゲートダミー膜13はデータライン7のリード
部7aとほぼ同じ幅の線状に形成され、ゲート絶縁膜1
0を挟んでそのリード部7aと重なるように設けられて
いる。
As shown in FIGS. 1B and 2B, the same film as the lead portion 6a of the gate line 6 with the gate insulating film 10 interposed under the lead portion 7a of each data line 7. Thick gate dummy films 13 are respectively formed. This gate dummy film 13 is formed in a linear shape having substantially the same width as the lead portion 7a of the data line 7, and the gate insulating film 1 is formed.
0 is provided so as to overlap with the lead portion 7a.

【0034】さらに前記接合領域のうちでゲートライン
6およびデータライン7のいずれのリード部6a,7a
も配置しない図3におけるC部においては、図1(c)
および図2(c)に示すように、ゲートライン6のリー
ド部6aと同じ膜厚のゲートダミー膜13と、データラ
イン7のリード部7aと同じ膜厚のデータダミー膜12
とがゲート絶縁膜10を挟んで重なるように形成され、
前記データダミー膜12が保護膜11で覆われている。
これらダミー膜12,13は前記リード部6a,7aと
ほぼ同じ幅の線状に形成され、かつリード部6a,7a
の隣接するリード部6a,7aとの間隔と同じ間隔でシ
ール材3の長手方向に沿って並列するように設けられて
いる。
Further, any of the lead portions 6a, 7a of the gate line 6 and the data line 7 in the junction region
In the part C in FIG.
As shown in FIG. 2C, the gate dummy film 13 has the same thickness as the lead portion 6a of the gate line 6, and the data dummy film 12 has the same thickness as the lead portion 7a of the data line 7.
Are formed so as to overlap with the gate insulating film 10 therebetween,
The data dummy film 12 is covered with a protective film 11.
These dummy films 12 and 13 are formed in the shape of a line having substantially the same width as the lead portions 6a and 7a.
Are provided in parallel with each other along the longitudinal direction of the sealing material 3 at the same interval as the interval between the adjacent lead portions 6a and 7a.

【0035】前記A部およびC部に形成されたデータダ
ミー膜12は、データライン7およびそのリード部7b
と同じCrとAlTiとの二層構造の金属膜からなり、
前記B部およびC部に形成されたゲートダミー膜13
は、ゲートライン6およびそのリード部6aと同じAl
Tiの単層の金属膜からなる。
The data dummy film 12 formed in the A section and the C section includes the data line 7 and its lead section 7b.
Consists of a metal film of the same two-layer structure of Cr and AlTi,
The gate dummy film 13 formed in the part B and the part C
Is the same Al as the gate line 6 and its lead portion 6a.
It consists of a single-layer metal film of Ti.

【0036】したがってB部およびC部のゲートダミー
膜13は、ゲートライン6およびそのリード部6aを基
板1の上にパターン形成する工程時に同時に形成するこ
とができ、A部およびC部のデータダミー膜12は、デ
ータライン7およびそのリード部7aをゲート絶縁膜1
0の上にパターン形成する工程時に同時に形成すること
ができる。そしてこの方法で各ダミー膜12,13を形
成することにより、B部およびC部のゲートダミー膜1
3をゲートライン6およびそのリード部6aの膜厚と同
じにし、A部およびC部のデータダミー膜12をデータ
ライン7およびそのリード部7aの膜厚と同じにするこ
とができる。
Therefore, the gate dummy films 13 in the B portion and the C portion can be formed simultaneously with the step of patterning the gate line 6 and its lead portion 6a on the substrate 1, and the data dummy films in the A portion and the C portion are formed. The film 12 connects the data line 7 and its lead portion 7a to the gate insulating film 1.
0 can be formed at the same time as the step of forming a pattern. By forming each of the dummy films 12 and 13 by this method, the gate dummy films 1 in the B portion and the C portion are formed.
3 can be made the same as the thickness of the gate line 6 and its lead portion 6a, and the data dummy film 12 of the A portion and the C portion can be made the same as the data line 7 and its lead portion 7a.

【0037】各ダミー膜12,13は、それぞれ所定の
長さの線状に形成され、かつ互いに所定の間隔をあけて
並列しているが、いずれのダミー膜12,13もシール
材3の外縁よりも内側に各ダミー膜12,13の一辺を
配置してシール材3と重なるように設けられている。
Each of the dummy films 12 and 13 is formed in a linear shape having a predetermined length, and is arranged in parallel at a predetermined interval from each other. One side of each of the dummy films 12, 13 is disposed inside and is provided so as to overlap with the sealing material 3.

【0038】一方、前記シール材3は、熱硬化性または
光硬化性の樹脂からなり、その樹脂中には、両基板1,
2間のセルギャップを規制するための球状の樹脂やSi
2等の絶縁性粒子からなるギャップ材15が多数混入
されている。
On the other hand, the sealing material 3 is made of a thermosetting or photo-curing resin, and the resin includes both substrates 1 and 2.
Spherical resin or Si for regulating the cell gap between the two
Many gap members 15 made of insulating particles such as O 2 are mixed.

【0039】この実施例の液晶セルは、一対の基板1,
2のいずれか一方、例えば上側基板2に前述のシール材
3を液晶封入領域を囲む枠状に印刷し、両基板1,2を
重ね合わせて加圧し、これら基板1,2間の間隙(セル
ギャップ)をシール材3中のギャップ材15で規制し、
この状態でシール材3を硬化させて両基板1,2を接合
することにより組み立てられている。
The liquid crystal cell of this embodiment has a pair of substrates 1 and
2, for example, the above-mentioned sealing material 3 is printed on the upper substrate 2 in a frame shape surrounding the liquid crystal enclosing region, and the substrates 1 and 2 are overlapped and pressed to form a gap (cell) between the substrates 1 and 2. Gap) is regulated by the gap material 15 in the sealing material 3,
In this state, the sealing material 3 is cured, and the two substrates 1 and 2 are joined together to assemble.

【0040】そして液晶セルを組み立てた後に、この液
晶セルの内部、つまり両基板1,2とシール材3とで囲
まれた液晶封入領域に、前記シール材3を部分的に欠落
させて形成しておいた液晶注入口(図示せず)から真空
注入法により液晶を注入充填し、その後、前記注入口を
封止樹脂(図示せず)で封止する。
After assembling the liquid crystal cell, the sealing material 3 is formed by partially removing the sealing material 3 inside the liquid crystal cell, that is, in a liquid crystal sealing region surrounded by the substrates 1 and 2 and the sealing material 3. Liquid crystal is injected and filled by a vacuum injection method from a previously set liquid crystal injection port (not shown), and then the injection port is sealed with a sealing resin (not shown).

【0041】この液晶セル内に封入された液晶の分子
は、両基板1,2にそれぞれ設けられた配向膜によって
それぞれ基板1,2の近傍における配向方向が規制さ
れ、両基板1,2間において所定の配向状態、例えばツ
イスト配向状態に配向する。
The orientation of the liquid crystal molecules sealed in the liquid crystal cell is controlled in the vicinity of the substrates 1 and 2 by the alignment films provided on the substrates 1 and 2, respectively. The alignment is performed in a predetermined alignment state, for example, a twist alignment state.

【0042】この実施例の液晶セルにおいては、シール
材3による両基板1,2の接合領域のうちのゲートライ
ン6のリード部6aが通っているA部では、そのゲート
ライン6のリード部6aとデータダミー膜12とが積層
して配置し、データライン7のリード部7aが通ってい
るB部では、そのデータライン7のリード部7aとゲー
トダミー膜13とが積層して配置し、ゲートライン6お
よびデータライン7のいずれのリード部6a,7aも通
っていないC部では、ゲートダミー膜13とデータダミ
ー膜12とが積層して配置している。
In the liquid crystal cell of this embodiment, in the portion A where the lead portion 6a of the gate line 6 passes through the joint area between the two substrates 1 and 2 by the sealing material 3, the lead portion 6a of the gate line 6 passes. And the data dummy film 12 are stacked and arranged, and in the portion B where the lead 7a of the data line 7 passes, the lead 7a of the data line 7 and the gate dummy film 13 are stacked and arranged, and In a portion C where neither the lead portions 6a and 7a of the line 6 and the data line 7 pass, the gate dummy film 13 and the data dummy film 12 are stacked.

【0043】そして、データダミー膜12の膜厚はデー
タライン7のリード部7aの膜厚と同じで、ゲートダミ
ー膜13の膜厚はゲートライン6のリード部6aの膜厚
と同じであり、したがって前記A部でのリード部6aと
データダミー膜12とのトータルの膜厚と、B部でのリ
ード部7aとゲートダミー膜13とのトータルの膜厚
と、C部でのゲートダミー膜13とデータダミー膜12
とのトータルの膜厚とが同じとなり、したがってシール
材3内のギャップ材15で規制されるA部、B部、C部
の各部のセルギャップが同一に保たれるので、シール材
3のほぼ全周の区間に亘ってセルギャップが均一とな
る。
The thickness of the data dummy film 12 is the same as the thickness of the lead portion 7a of the data line 7, the thickness of the gate dummy film 13 is the same as the thickness of the lead portion 6a of the gate line 6, Therefore, the total film thickness of the lead portion 6a and the data dummy film 12 in the portion A, the total film thickness of the lead portion 7a and the gate dummy film 13 in the portion B, and the gate dummy film 13 in the portion C And data dummy film 12
Therefore, the cell gaps of the portions A, B, and C regulated by the gap material 15 in the seal material 3 are kept the same, so that the seal material 3 has almost the same thickness. The cell gap becomes uniform over the entire circumference.

【0044】このため、例えば液晶の複屈折効果(また
は液晶および位相差板の複屈折効果)と偏光板の偏光作
用とを利用し、印加電圧に対応した液晶セルのΔn・d
の変化によって複数の色を表示する複屈折効果型の液晶
表示装置に上記液晶セルを用いることにより、液晶セル
のセルギャップのばらつきによる色むらの発生がほとん
どない高品質のカラー表示を実現することができる。
For this reason, for example, utilizing the birefringence effect of the liquid crystal (or the birefringence effect of the liquid crystal and the retardation plate) and the polarizing action of the polarizing plate, the Δn · d
By using the above-mentioned liquid crystal cell in a birefringence effect type liquid crystal display device that displays a plurality of colors by changing the color, it is possible to realize a high quality color display with almost no color unevenness due to a variation in the cell gap of the liquid crystal cell. Can be.

【0045】また、この実施例の液晶セルにおいては、
各ダミー膜12,13をシール材3の外縁よりも内側に
配置するように設けてある、即ち、ダミー形成領域の内
縁を接合領域の内縁より外側で且つ重なる位置に配置し
ているので、外部からダミー膜12,13の境界面を伝
って不純物がセル内の液晶中に侵入するような不都合を
防止することができる。なお、各ダミー膜は前述のシー
ル材の長手方向に沿った一方の一辺にシール材3を重ね
ておけば良いのであって、前記ダミー形成領域の外縁を
接合領域の内縁より大きく、且つ重なり合うように配置
しても良い。
In the liquid crystal cell of this embodiment,
The dummy films 12 and 13 are provided so as to be located inside the outer edge of the sealing material 3, that is, since the inner edge of the dummy formation region is located outside the inner edge of the bonding region and overlaps with the outer edge, the Therefore, it is possible to prevent such an inconvenience that an impurity penetrates the liquid crystal in the cell through the boundary surface between the dummy films 12 and 13. Note that each dummy film may have the sealing material 3 overlapped on one side along the longitudinal direction of the aforementioned sealing material, and the outer edge of the dummy formation region is larger than the inner edge of the bonding region and overlaps. May be arranged.

【0046】図5および図6にはこの発明の第2の実施
例を示してある。この実施例においては、各ゲートライ
ン6およびそのリード部6aの表面に陽極酸化処理によ
る酸化層6′がそれぞれ形成されている。そしてこのゲ
ートライン6のリード部6aと同じ膜厚にするために、
各ゲートダミー膜13の表面にも同様に陽極酸化処理に
よる酸化層13′が形成されている。
FIGS. 5 and 6 show a second embodiment of the present invention. In this embodiment, an oxide layer 6 'is formed on the surface of each gate line 6 and its lead portion 6a by anodic oxidation. In order to make the film thickness the same as that of the lead portion 6a of the gate line 6,
Similarly, an oxide layer 13 'is formed on the surface of each gate dummy film 13 by anodic oxidation.

【0047】そして、この実施例の場合には、各ゲート
ダミー膜13に対する陽極酸化処理を可能にするため
に、その各ゲートダミー膜13の一端側の端部がシール
材3の外縁からその外側に延出して基板1の周縁部に達
するように形成してある。
In the case of this embodiment, in order to enable the anodic oxidation treatment for each gate dummy film 13, the end on one end side of each gate dummy film 13 is moved from the outer edge of the sealing material 3 to the outside thereof. And extends to the peripheral edge of the substrate 1.

【0048】この実施例によれば、ゲートライン6およ
びそのリード部6aの表面に陽極酸化膜6′が形成さ
れ、この陽極酸化によりこのゲートライン6およびその
リード部6aの膜が厚くなっている。そのため、ゲート
ダミー膜13を基板の周縁部まで延長させて設け、この
延長させた部分から陽極酸化に際して陽極酸化電位を供
給することにより、その表面に陽極酸化膜13′を形成
した。これにより、ゲートライン6のリード部6aと、
ゲートダミー膜13の膜厚を陽極酸化処理後も実質的に
等しくすることができ、ギャップ材が配置される接合領
域の各部における基板間隔を等しくして、液晶セルのセ
ルギャップが均一になる。
According to this embodiment, the anodic oxide film 6 'is formed on the surface of the gate line 6 and its lead portion 6a, and the film of the gate line 6 and its lead portion 6a is thickened by this anodic oxidation. . Therefore, the gate dummy film 13 is provided to extend to the peripheral edge of the substrate, and an anodic oxidation potential is supplied from the extended portion at the time of anodic oxidation to form an anodic oxide film 13 'on the surface. Thereby, the lead portion 6a of the gate line 6 and
The thickness of the gate dummy film 13 can be made substantially equal even after the anodic oxidation treatment, and the gap between the substrates in each portion of the bonding region where the gap material is arranged is made equal to make the cell gap of the liquid crystal cell uniform.

【0049】上述した第1,第2の実施例では、前記接
合領域のうち、ゲートライン6のリード6aが配列され
たA部にはデータダミー膜12を、データライン7のリ
ード部7aが配列されたB部にはゲートダミー膜13
を、ゲートライン6とデータライン7のいずれのリード
部にも配列されていないC部には、データダミー膜12
およびゲートダミー膜13をそれぞれ設けた場合につい
て示したが、この発明は上記第1,第2の実施例に限る
ものでなく、前記接合領域のA部,C部のうち、少なく
ともC部に少なくともデータダミー膜12を設けるよう
にしてもよい。すなわち、データダミー膜12は、ゲー
トライン6およびデータライン7それぞれのリード部が
形成されていないC部に、あるいは、このC部およびゲ
ートライン6のリード部が形成されているA部に形成さ
れてもよい。さらに、前記データダミー膜12に加え
て、C部およびデータライン7が配置されたB部の一方
または両方に前記ゲートダミー膜13を形成するのが望
ましい。このように、少なくともデータダミー膜12を
C部,A部あるいは両方に設けたので、低抵抗化するた
めに膜厚が厚く形成されるデータライン7のリード部7
aにより前記接合部に起こる基板間隔の差が小さくな
り、均一なセルギャップが得られる。なお、前記各実施
例においては、各ダミー膜を一定の間隔をあけて配列す
る線状に形成したが、シール材の長手方向に沿って連続
する帯状に形成してもよい。
In the first and second embodiments, the data dummy film 12 is arranged in the portion A where the leads 6a of the gate lines 6 are arranged, and the lead portions 7a of the data lines 7 are arranged in the junction area. In the part B, the gate dummy film 13 is provided.
The data dummy film 12 is provided in the portion C which is not arranged in any of the lead portions of the gate line 6 and the data line 7.
And the case where the gate dummy film 13 is provided, however, the present invention is not limited to the first and second embodiments, and at least a C portion of the A portion and the C portion of the junction region is provided. The data dummy film 12 may be provided. That is, the data dummy film 12 is formed in the portion C where the lead portions of the gate line 6 and the data line 7 are not formed, or in the portion A where the lead portions of the C portion and the gate line 6 are formed. You may. Further, in addition to the data dummy film 12, it is desirable to form the gate dummy film 13 on one or both of the C portion and the B portion where the data lines 7 are arranged. As described above, since at least the data dummy film 12 is provided in the C portion, the A portion, or both, the lead portion 7 of the data line 7 which is formed to have a large thickness in order to reduce the resistance.
Due to a, the difference in the substrate spacing occurring at the junction is reduced, and a uniform cell gap is obtained. In each of the above embodiments, each dummy film is formed in a linear shape arranged at regular intervals, but may be formed in a continuous belt shape along the longitudinal direction of the sealing material.

【0050】[0050]

【発明の効果】以上説明したように、この発明は、対向
する基板を接合するための接合領域のデータラインのリ
ード部が形成されていない他の部分に、このリード部の
膜厚と実質的に等しい膜厚のデータダミー膜を配置させ
たので、前記接合領域における各部位の基板間隔の差が
小さくなり、液晶セルは全体のセルギャップを均一にす
ることができる。
As described above, according to the present invention, the thickness of the lead portion is substantially equal to the thickness of the lead portion in the other portion where the lead portion of the data line is not formed in the joining region for joining the opposing substrates. Since the data dummy film having the same thickness as that of the liquid crystal cell is arranged, the difference between the substrate intervals at each portion in the bonding region is reduced, and the entire cell gap of the liquid crystal cell can be made uniform.

【0051】また、前記データダミー膜はゲートライン
のリード部と重ねて配置されているので、データライン
のリード部が形成された部分とデータダミー膜が形成さ
れた部分の基板間隙の差をさらに小さくすることがで
き、液晶セルの基板間隔を均一にすることができる。
Further, since the data dummy film is disposed so as to overlap the lead portion of the gate line, the difference in substrate gap between the portion where the data line lead portion is formed and the portion where the data dummy film is formed is further increased. The distance between the substrates of the liquid crystal cell can be made uniform.

【0052】さらに、この発明は前記データダミー膜に
加えて、ゲートラインのリード部と実質的に等しい膜厚
のゲートダミー膜をデータラインのリード部またはデー
タダミー膜、あるいはその両方に重ねて配置したので、
接合領域でのリード部とダミー膜および2つのダミー膜
の重なりによる膜厚が等しくなり、ギャップ材が配置さ
れる前記接合領域の間隔を等しくすることができるの
で、セルギャップを均一にすることができる。
Further, in the present invention, in addition to the data dummy film, a gate dummy film having substantially the same thickness as the gate line lead portion is disposed so as to overlap the data line lead portion and / or the data dummy film. Because
Since the thickness of the lead portion and the dummy film and the two dummy films in the bonding region overlap each other and the gap between the bonding regions where the gap material is disposed can be made equal, the cell gap can be made uniform. it can.

【0053】さらに、前記ダミー膜を、その一辺が前記
シール材と重ねて、前記シール材の長手方向に沿って配
列したので、ダミー膜が前記シール材を貫いていないの
で、各ダミー膜とシール材との境界に沿って不純物が液
晶セル内に侵入することがない。
Further, since the dummy film is arranged along the longitudinal direction of the sealing material, one side of which overlaps with the sealing material, the dummy film does not penetrate the sealing material. No impurities enter the liquid crystal cell along the boundary with the material.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施例に係る液晶セルの断面
構造を示し、(a)は両基板が接合された接合領域のう
ちのゲートラインのリード部が通っている部分の断面
図、(b)はデータラインのリード部が通っている部分
の断面図、(c)はゲートラインおよびデータラインの
いずれのリード部も通っていない部分の断面図。
FIG. 1 shows a cross-sectional structure of a liquid crystal cell according to a first embodiment of the present invention, and FIG. 1 (a) is a cross-sectional view of a portion where a lead portion of a gate line passes in a bonding region where both substrates are bonded. (B) is a cross-sectional view of a portion through which a lead portion of a data line passes, and (c) is a cross-sectional view of a portion through which neither a lead portion of a gate line or a data line passes.

【図2】(a)は図1中のイ−イ線に沿う断面図、
(b)は図1中のロ−ロ線に沿う断面図、(c)は図1
中のハ−ハ線に沿う断面図。
FIG. 2A is a sectional view taken along the line II in FIG. 1;
1 (b) is a cross-sectional view along the roll line in FIG. 1, and FIG.
Sectional drawing which follows the ha-ha line in the inside.

【図3】液晶セルの構成を概略的に示す一部破断の平面
図。
FIG. 3 is a partially broken plan view schematically showing the configuration of a liquid crystal cell.

【図4】その液晶セルの一方の基板の一部分を拡大して
示す平面図。
FIG. 4 is an enlarged plan view showing a part of one substrate of the liquid crystal cell.

【図5】この発明の第2の実施例に係る液晶セルの断面
構造を示し、(a)は両基板が接合された接合領域のう
ちのゲートラインのリード部が通っている部分の断面
図、(b)はデータラインのリード部が通っている部分
の断面図、(c)はゲートラインおよびデータラインの
いずれのリード部も通っていない部分の断面図。
5A and 5B show a cross-sectional structure of a liquid crystal cell according to a second embodiment of the present invention, and FIG. 5A is a cross-sectional view of a portion where a lead portion of a gate line passes in a bonding region where both substrates are bonded. (B) is a cross-sectional view of a portion through which a lead portion of a data line passes, and (c) is a cross-sectional view of a portion through which neither a lead portion of a gate line or a data line passes.

【図6】(a)は図1中のイ−イ線に沿う断面図、
(b)は図1中のロ−ロ線に沿う断面図、(c)は図1
中のハ−ハ線に沿う断面図。
FIG. 6A is a sectional view taken along the line II in FIG. 1;
1 (b) is a cross-sectional view along the roll line in FIG. 1, and FIG.
Sectional drawing which follows the ha-ha line in the inside.

【符号の説明】[Explanation of symbols]

1,2…基板 3…シール材 4…画素電極 5…薄膜トランジスタ 6…ゲートライン 6a…リード部 7…データライン 7a…リード部 12…データダミー膜 13…ゲートダミー膜 15…ギャップ材 Reference numerals 1, 2, substrate 3, sealing material 4, pixel electrode 5, thin film transistor 6, gate line 6a, lead portion 7, data line 7a, lead portion 12, data dummy film 13, gate dummy film 15, gap material

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】マトリクス状に配列された複数の画素電極
と、これらの画素電極に接続された複数の能動素子と、
これら能動素子にゲート信号とデータ信号をそれぞれ供
給するゲートラインおよびデータラインと、これらのラ
インから前記複数の画素が配置された表示領域の外へ延
出するリード部とが形成された一方の基板と、前記複数
の画素電極と対向する対向電極が形成された他方の基板
と、前記一方と他方の基板とを接合する枠状のシール材
と、前記シール材により囲まれた前記一方と他方の基板
の間隙に封入された液晶とを有する液晶セルにおいて、 前記シール材が配置された枠状の接合領域のうち、前記
データラインのリート部が配置された部分以外の他の部
分に、前記データラインのリード部と実質的に同じ厚さ
のデータダミー膜を形成したことを特徴とする液晶セ
ル。
A plurality of pixel electrodes arranged in a matrix; a plurality of active elements connected to the pixel electrodes;
One substrate on which a gate line and a data line for supplying a gate signal and a data signal to these active elements, respectively, and a lead portion extending from these lines to the outside of a display area where the plurality of pixels are arranged are formed. And the other substrate on which a counter electrode facing the plurality of pixel electrodes is formed, a frame-shaped sealing material for joining the one and the other substrates, and the one and the other surrounded by the sealing material. In a liquid crystal cell having a liquid crystal sealed in a gap between substrates, in a frame-shaped joining region in which the sealing material is arranged, the data is provided in a portion other than the portion where the REIT portion of the data line is arranged. A liquid crystal cell, wherein a data dummy film having substantially the same thickness as a lead portion of a line is formed.
【請求項2】前記データダミー膜は、前記接合領域のう
ち、前記ゲートラインのリード部が配置された部分に、
前記ゲートラインのリード部と積層して形成されている
ことを特徴とする請求項1に記載の液晶セル。
2. The data dummy film according to claim 1, wherein a portion of the junction region where a lead of the gate line is arranged is provided.
2. The liquid crystal cell according to claim 1, wherein the liquid crystal cell is formed by laminating with a lead portion of the gate line.
【請求項3】前記接合領域に対応させて、前記ゲートラ
インのリード部が配置された部分以外の部分に配置さ
れ、前記ゲートラインと実質的に同じ厚さのゲートダミ
ー膜をさらに備え、前記データダミー膜は、前記接合領
域に対応させて、前記ゲートラインのリード部と前記ゲ
ートダミーとにそれぞれ積層して形成されていることを
特徴とする請求項1に記載の液晶セル。
3. The semiconductor device according to claim 1, further comprising a gate dummy film disposed in a portion other than a portion where the lead portion of the gate line is disposed, corresponding to the junction region, and having substantially the same thickness as the gate line. 2. The liquid crystal cell according to claim 1, wherein the data dummy film is formed so as to be laminated on the lead portion of the gate line and the gate dummy, respectively, corresponding to the junction region.
【請求項4】前記データダミー膜とゲートダミー膜は、
それぞれ前記ゲートラインのリード部と前記データライ
ンのリード部に沿った辺を有する矩形形状に形成され、
少なくとも一辺が前記接合領域のシール材に埋め込まれ
ていることを特徴とする請1項1に記載の液晶セル。
4. The data dummy film and the gate dummy film,
Each is formed in a rectangular shape having sides along the lead portion of the gate line and the lead portion of the data line,
2. The liquid crystal cell according to claim 1, wherein at least one side is embedded in a sealing material in the bonding area.
JP30483896A 1996-11-15 1996-11-15 Liquid crystal cell Pending JPH10142613A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30483896A JPH10142613A (en) 1996-11-15 1996-11-15 Liquid crystal cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30483896A JPH10142613A (en) 1996-11-15 1996-11-15 Liquid crystal cell

Publications (1)

Publication Number Publication Date
JPH10142613A true JPH10142613A (en) 1998-05-29

Family

ID=17937880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30483896A Pending JPH10142613A (en) 1996-11-15 1996-11-15 Liquid crystal cell

Country Status (1)

Country Link
JP (1) JPH10142613A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005173108A (en) * 2003-12-10 2005-06-30 Nec Lcd Technologies Ltd Liquid crystal display and its manufacturing method
KR100652046B1 (en) * 2001-12-22 2006-11-30 엘지.필립스 엘시디 주식회사 A Liquid Crystal Display Device And The Method For Manufacturing The Same
JP2007017981A (en) * 2005-07-08 2007-01-25 Samsung Electronics Co Ltd Array substrate, method of manufacturing same and liquid crystal display panel having same
KR100847655B1 (en) 2007-04-03 2008-07-21 삼성에스디아이 주식회사 Liquid crystal display device
JP2011191367A (en) * 2010-03-12 2011-09-29 Seiko Epson Corp Electro-optical device and electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652046B1 (en) * 2001-12-22 2006-11-30 엘지.필립스 엘시디 주식회사 A Liquid Crystal Display Device And The Method For Manufacturing The Same
JP2005173108A (en) * 2003-12-10 2005-06-30 Nec Lcd Technologies Ltd Liquid crystal display and its manufacturing method
JP4512976B2 (en) * 2003-12-10 2010-07-28 日本電気株式会社 Liquid crystal display
JP2007017981A (en) * 2005-07-08 2007-01-25 Samsung Electronics Co Ltd Array substrate, method of manufacturing same and liquid crystal display panel having same
TWI403813B (en) * 2005-07-08 2013-08-01 Samsung Display Co Ltd Array substrate, method of manufacturing the same and liquid crystal display panel having the same
KR100847655B1 (en) 2007-04-03 2008-07-21 삼성에스디아이 주식회사 Liquid crystal display device
US7847909B2 (en) 2007-04-03 2010-12-07 Samsung Mobile Display Co., Ltd. Liquid crystal display device having particular dummy pattern
JP2011191367A (en) * 2010-03-12 2011-09-29 Seiko Epson Corp Electro-optical device and electronic device

Similar Documents

Publication Publication Date Title
JP3883244B2 (en) Liquid crystal display
JP3170446B2 (en) Active matrix substrate and liquid crystal display
JP3285011B2 (en) Liquid crystal display
US8497971B2 (en) Liquid crystal display device
US8749734B2 (en) Liquid crystal display device with layers of different color filters covering light shielding films
JPH10319436A (en) Active matrix type liquid crystal display device
JP2003215599A (en) Liquid crystal display device
JP4357689B2 (en) Liquid crystal display panel and manufacturing method thereof
JP2012203348A (en) Liquid crystal display device
JP3399882B2 (en) Liquid crystal display
JP4092894B2 (en) Liquid crystal cell and assembly thereof
JPH10142613A (en) Liquid crystal cell
JP4132514B2 (en) Liquid crystal display element
JP2858499B2 (en) Driving method of liquid crystal element
JPH0451121A (en) Active matrix liquid crystal display device
JPH09197415A (en) Liquid crystal cell
JP2007057752A (en) Liquid crystal device
JPH09325360A (en) Liquid crystal display device
JP4292829B2 (en) Liquid crystal display element
JP2000231345A (en) Plane display device
JP4120305B2 (en) Liquid crystal display element
US7268847B2 (en) In-plane switching mode thin film transistor liquid crystal display device with two domains
JP2002328373A (en) Liquid crystal cell and liquid crystal cell aggregate
JP2003107510A (en) Liquid crystal display element
JPH1048672A (en) Active matrix type liquid crystal display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040823

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Effective date: 20041108

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20050125

Free format text: JAPANESE INTERMEDIATE CODE: A02