JPH10142295A - Waveform measuring device - Google Patents

Waveform measuring device

Info

Publication number
JPH10142295A
JPH10142295A JP8295105A JP29510596A JPH10142295A JP H10142295 A JPH10142295 A JP H10142295A JP 8295105 A JP8295105 A JP 8295105A JP 29510596 A JP29510596 A JP 29510596A JP H10142295 A JPH10142295 A JP H10142295A
Authority
JP
Japan
Prior art keywords
waveform
memory
generator
time
digitizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8295105A
Other languages
Japanese (ja)
Inventor
Tsutae Oshima
島 傳 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8295105A priority Critical patent/JPH10142295A/en
Publication of JPH10142295A publication Critical patent/JPH10142295A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the accuracy of measurement of waveform by quantitizing the waveform itself of output signal from a device to be tested, storing it in a waveform memory, storing time-base data in a memory, storing a time-base measurement point as an event signal with the synchronization with the waveform memory, and performing arithmetic processing. SOLUTION: A waveform generated in an arbitral waveform generator 20 is supplied to a device to be tested 21, and the processed signal is given to a waveform digitizer 22 and a time digitizer 24. A clock generator 23 supplies clock signals CLK1, CLK2 to the generator 20 and the digitizers 22, 24. A CPU 25 controls the movement of command and data except for the device 21. The generator 20 stores the clock signal CLK1, and takes it out if necessary and give it to the device 21. To the digitizer 22 an output signal of the device 21 is input, then it is delayed with its high frequency components cut, and the clock signal CLK2 is stored as the event memory.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、行う波形測定装置
に関するもので、特にLSI等の半導体装置の測定・評
価を、特に自動測定装置(テスタ)に使用されるもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform measuring apparatus for measuring and evaluating semiconductor devices such as LSIs, and more particularly to an automatic measuring device (tester).

【0002】[0002]

【従来の技術】図8に従来提案されている波形測定装置
のブロック図を示す。CPU14の指令により任意波形
発生器10により発生された出力信号は、供試装置(D
UT)11に与えられ、この供試装置11から出力され
た信号は、CPU14により制御される波形デジタイザ
12によりA−D変換が行われ、波形デジタイザ12中
のメモリに記憶される。クロック発生回路13は、任意
波形発生器10および波形デジタイザ12を動作させる
ために必要なクロック信号をCPUの制御下で発生させ
るための回路である。すなわち、供試装置11を動作さ
せるに必要なデジタル信号はクロック発生回路13で発
生されたクロック信号CLKをもとに任意波形発生器1
0で発生され、供試装置11に供給される。
2. Description of the Related Art FIG. 8 shows a block diagram of a conventionally proposed waveform measuring apparatus. An output signal generated by the arbitrary waveform generator 10 according to a command from the CPU 14 is supplied to a test apparatus (D
The signal provided to the UT 11 and output from the EUT 11 is subjected to A / D conversion by a waveform digitizer 12 controlled by a CPU 14 and stored in a memory in the waveform digitizer 12. The clock generation circuit 13 is a circuit for generating a clock signal necessary for operating the arbitrary waveform generator 10 and the waveform digitizer 12 under the control of the CPU. That is, a digital signal necessary for operating the test device 11 is based on the clock signal CLK generated by the clock generation circuit 13.
0 and is supplied to the test apparatus 11.

【0003】波形デジタイザの出力データはCPUに送
られ、CPUでは必要な演算処理と解析が行なわれる。
[0003] Output data of the waveform digitizer is sent to a CPU, which performs necessary arithmetic processing and analysis.

【0004】このように、従来の波形測定装置では、波
形の発生および波形の解析、記憶がクロック発生回路1
3で発生したクロックの信号を基準にして行われるの
で、デジタル信号処理(DSP)を実現させるための測
定系の同期およびコヒーレント(連続性)は確保されて
いる。
As described above, in the conventional waveform measuring apparatus, generation of a waveform, analysis and storage of the waveform are performed by the clock generation circuit 1.
3, the synchronization and coherence (continuity) of the measurement system for realizing digital signal processing (DSP) are ensured.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の波形測定装置では、波形デジタイザ12に取
込まれたデータを使用して測定を行っており、波形のレ
ベル、位相、ひずみ等の波形そのもののアナログ特性を
測定するのみであるので、同じ波形が同じ周期で繰り返
されるときには問題はないが、波形が時間とともに変化
するような場合には出力波形の良否を判断するのに十分
ではない。
However, in such a conventional waveform measuring apparatus, measurement is performed using data taken in the waveform digitizer 12, and waveforms such as waveform level, phase, distortion and the like are measured. There is no problem when the same waveform is repeated at the same cycle because it only measures the analog characteristics of itself, but when the waveform changes with time, it is not enough to judge the quality of the output waveform.

【0006】このため、次のような問題が指摘されてい
る。 (1) 時間軸の分解能が波形デジタイザ12に供給さ
れるクロックパルスの分解能で制約を受け、充分な測定
精度が得られない。 (2) 時間軸の情報が波形デジタイザ12に供給され
るクロックパルスによる12のアドレスデータとなるた
め、直感的に波形処理が判りにくく、処理そのものが複
雑になる。
For this reason, the following problems have been pointed out. (1) The resolution of the time axis is limited by the resolution of the clock pulse supplied to the waveform digitizer 12, and sufficient measurement accuracy cannot be obtained. (2) Since the information on the time axis is 12 address data by the clock pulse supplied to the waveform digitizer 12, the waveform processing is difficult to understand intuitively, and the processing itself becomes complicated.

【0007】本発明は、このような問題に鑑み、測定精
度が高く、波形処理が容易な波形測定装置を提供するこ
とを目的とする。
The present invention has been made in view of the above problems, and has as its object to provide a waveform measuring apparatus having high measurement accuracy and easy waveform processing.

【0008】[0008]

【課題を解決するための手段】本発明による波形測定装
置によれば、基準クロックを発生する基準クロック発生
器と、前記基準クロックをもとに被試験装置に与える試
験波形を発生する波形発生器と、前記試験波形から前記
被試験装置により発生された出力波形のサンプリング点
を量子化して記憶する波形メモリと、前記サンプリング
点に同期して前記出力波形上の点の時間軸データを記憶
する時間軸データメモリと、前記波形メモリおよび前記
時間軸データメモリの内容をもとに演算処理を行って波
形測定を行う演算部とを備えたことを特徴とするもので
ある。
According to the waveform measuring apparatus of the present invention, a reference clock generator for generating a reference clock, and a waveform generator for generating a test waveform to be supplied to a device under test based on the reference clock A waveform memory for quantizing and storing sampling points of an output waveform generated by the device under test from the test waveform, and a time for storing time axis data of points on the output waveform in synchronization with the sampling points An axis data memory, and an arithmetic unit that performs arithmetic processing based on the contents of the waveform memory and the time axis data memory to measure a waveform is provided.

【0009】この装置では、被試験装置の出力信号の波
形そのものを量子化して波形メモリに記憶するととも
に、同時に指定された基準レベルで時間軸のデータをメ
モリに記憶、かつ、時間軸測定ポイントを上記波形メモ
リと同期し、イベント信号として記憶し、これらのデー
タから演算処理により波形測定を行うための装置で、デ
ジタル信号処理(DSP)をベースとした自動測定、評
価装置(テスタ)に使用する。
In this device, the waveform itself of the output signal of the device under test is quantized and stored in a waveform memory, and at the same time, time-axis data is stored in a memory at a specified reference level, and a time-axis measurement point is set. A device for synchronizing with the above-mentioned waveform memory, storing as an event signal, and performing waveform measurement by arithmetic processing from these data, and used for an automatic measurement and evaluation device (tester) based on digital signal processing (DSP). .

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施の一形態にかかる波形
測定装置の概略構成を示すブロック図であって、同図に
よれば、任意波形発生器20で発生された波形が供試装
置(DUT)21に供給され、この供試装置21での処
理結果である出力信号が波形デジタイザ22およびタイ
ムデジタイザ24に与えられ、後述する処理が行われ
る。クロック発生回路23は任意波形発生器20、波形
デジタイザ22、タイムデジタイザ24に対してクロッ
ク信号CLKを供給する。また、CPU25はDUTを
除く各部分とバスで接続され、これらを動作させるため
の指令を与え、データの移動を司る。
FIG. 1 is a block diagram showing a schematic configuration of a waveform measuring apparatus according to an embodiment of the present invention. According to FIG. 1, a waveform generated by an arbitrary waveform generator 20 is used as a test apparatus ( DUT) 21 and an output signal as a processing result in the test apparatus 21 is supplied to a waveform digitizer 22 and a time digitizer 24, and the processing described later is performed. The clock generation circuit 23 supplies a clock signal CLK to the arbitrary waveform generator 20, the waveform digitizer 22, and the time digitizer 24. Further, the CPU 25 is connected to each part except the DUT by a bus, gives a command for operating these parts, and manages data movement.

【0012】図2はクロック発生器23の詳細な構成を
示すブロック図である。基準クロック発生器231で発
生された基準クロックはコントロール回路236の制御
下で分周器232、233によりデジタル信号処理(D
SP)が可能な分周比に分周され、コントロール回路2
36により制御されるスタート/ストップ回路235を
経てそれぞれ任意波形発生器20、波形デジタイザ22
にクロック信号CLK1、CLK2として送出される。
なお、後述するように、CLK1は波形メモリクロッ
ク、CLK2は波形データメモリクロックである。基準
クロック発生器231の出力は時間計測器234にも与
えられており、コントロール回路236の制御で時間計
測が行われた時間データTMはスタート/ストップ回路
235を経てタイムデジタイザ24にも与えられてい
る。
FIG. 2 is a block diagram showing a detailed configuration of the clock generator 23. The reference clock generated by the reference clock generator 231 is subjected to digital signal processing (D) by the frequency dividers 232 and 233 under the control of the control circuit 236.
SP) is divided to a possible division ratio, and the control circuit 2
36, an arbitrary waveform generator 20 and a waveform digitizer 22 via a start / stop circuit 235 controlled by
Are transmitted as clock signals CLK1 and CLK2.
As described later, CLK1 is a waveform memory clock, and CLK2 is a waveform data memory clock. The output of the reference clock generator 231 is also provided to the time measuring device 234, and the time data TM measured by the control of the control circuit 236 is also provided to the time digitizer 24 via the start / stop circuit 235. I have.

【0013】図3は任意波形発生器20の詳細な構成を
示すブロック図である。この任意波形発生器20はCP
Uで制御されるコントロール回路204で制御される波
形メモリ201、DAコンバータ202、ローパスフィ
ルタ203を備えている。
FIG. 3 is a block diagram showing a detailed configuration of the arbitrary waveform generator 20. This arbitrary waveform generator 20 has a CP
A waveform memory 201 controlled by a control circuit 204 controlled by U, a DA converter 202, and a low-pass filter 203 are provided.

【0014】なお、ここで用いられているローパスフィ
ルタ203はリコンストラクションフィルタである。
The low-pass filter 203 used here is a reconstruction filter.

【0015】波形メモリ201はクロック発生器23か
ら出力されたクロック信号CLK1を記憶する。この記
憶内容は必要に応じて取り出され、DAコンバータでア
ナログ信号に変換され、さらにローパスフィルタで高周
波分がカットされて供試装置に与えられる。
The waveform memory 201 stores the clock signal CLK1 output from the clock generator 23. The stored contents are taken out as necessary, converted into an analog signal by a DA converter, and the high-frequency component is cut by a low-pass filter and supplied to a test device.

【0016】図4は波形デジタイザ22の詳細を示すブ
ロック図である。この波形デジタイザ22は入力された
供試装置の出力信号を遅延回路221で遅延させてロー
パスフィルタ222を通して高周波分をカットし、A/
Dコンバータ223でディジタル信号に変換した上、ク
ロック発生器のクロック信号CLK2で波形を記憶する
波形データメモリ224およびタイムデジタイザの出力
によりイベントを記憶するイベントメモリ225を有し
ている。
FIG. 4 is a block diagram showing details of the waveform digitizer 22. This waveform digitizer 22 delays the input output signal of the EUT by a delay circuit 221, cuts a high frequency component through a low-pass filter 222, and
It has a waveform data memory 224 for storing a waveform in response to a clock signal CLK2 of a clock generator after converting the signal into a digital signal by a D converter 223, and an event memory 225 for storing an event based on an output of a time digitizer.

【0017】なお、ここで用いられているローパスフィ
ルタ222はサンプリング周波数の1/2以下のみを通
過させるアンチエイリアスフィルタを用いることが好ま
しい。
It is preferable that the low-pass filter 222 used here is an anti-alias filter that passes only a half or less of the sampling frequency.

【0018】また、遅延回路221は波形データメモリ
224とイベントメモリ225における時間軸でのタイ
ミングを合わせるためのものである。
The delay circuit 221 is for adjusting the timing of the waveform data memory 224 and the event memory 225 on the time axis.

【0019】図5はタイムディジタイザ24の詳細を示
すブロック図である。
FIG. 5 is a block diagram showing details of the time digitizer 24.

【0020】このタイムディジタイザ24はクロック発
生器23より出力された時間データTMが供給され、供
試装置よりの出力信号が遅延回路241、コンパレータ
242を経て時間軸データメモリ244に与えられ、記
憶される。コンパレータ242はコントロール回路24
5により制御されるトリガレベル発生器243から発生
されたトリガレベル(スレッシュホルド基準レベル)と
供試装置の出力信号とを比較し、この出力信号のレベル
がトリガレベルより高いときに比較出力を発生し、この
比較出力が時間軸データ書込み信号として時間軸データ
メモリ244に供給され、時間軸での実時間を表す時間
データが時間軸データメモリ244に記憶される。
The time digitizer 24 is supplied with the time data TM output from the clock generator 23, and the output signal from the EUT is supplied to the time axis data memory 244 via the delay circuit 241 and the comparator 242 and stored therein. You. The comparator 242 is a control circuit 24
5. Compare the trigger level (threshold reference level) generated from the trigger level generator 243 controlled by 5 with the output signal of the EUT, and generate a comparison output when the level of this output signal is higher than the trigger level. Then, this comparison output is supplied to the time axis data memory 244 as a time axis data write signal, and time data representing the real time on the time axis is stored in the time axis data memory 244.

【0021】また、供試装置の出力がスレッシュホルド
基準レベルを超えたことは重要なイベントであるので、
この時間軸測定ポイントはイベント情報として、波形デ
ジタイザ22に送られ、イベントメモリに記憶される。
It is an important event that the output of the EUT exceeds the threshold reference level.
The time axis measurement point is sent as event information to the waveform digitizer 22 and stored in the event memory.

【0022】また、遅延回路243は、イベントメモリ
225と時間軸データメモリ244の時間軸でのタイミ
ングを合わせるためのものである。
The delay circuit 243 is for adjusting the timings of the event memory 225 and the time axis data memory 244 on the time axis.

【0023】図6は波形の記録の様子を示す波形図、図
7は図6に示された波形を記録したメモリの状態を示す
説明図である。
FIG. 6 is a waveform diagram showing how the waveform is recorded, and FIG. 7 is an explanatory diagram showing the state of the memory in which the waveform shown in FIG. 6 is recorded.

【0024】図6は基準クロック発生器231から出力
される基準クロック、これをもとに波形データメモリ2
24に供給されるクロックCLK2、供試装置の出力波
形、波形データメモリに記録された波形の4つを示して
いる。前述したように、波形および時間はクロック発生
器から出力された基準クロックCLK1およびCLK2
および時間信号TMに基づいて記憶される。したがっ
て、これらの記憶データの分解能は基準クロック発生器
231の時間分解能である。
FIG. 6 shows a reference clock output from the reference clock generator 231 and a waveform data memory 2 based on the reference clock.
4 shows a clock CLK2 supplied to 24, an output waveform of the EUT, and a waveform recorded in a waveform data memory. As described above, the waveform and time are determined by the reference clocks CLK1 and CLK2 output from the clock generator.
And the time signal TM. Therefore, the resolution of these stored data is the time resolution of the reference clock generator 231.

【0025】図7におけるd1 ,d2 ,…di ,…dn
は、波形デジタイザ22の波形データメモリ224に取
込まれたデータを示すもので、図6の波形から明らかな
ように供試装置21よりの出力波形を量子化して格納し
たものである。また、イベントメモリ225には、
“0”または“1”で示されるイベント情報が波形デー
タメモリ224に同期して格納される。このイベント情
報は、前述したように、タイムデジタイザ24内に構成
されるコンパレータ242により基準レベルを超えたこ
とを検出した信号により記憶される。
D1, d2,... Di,.
6 shows the data taken into the waveform data memory 224 of the waveform digitizer 22. As is clear from the waveform of FIG. 6, the output waveform from the EUT 21 is quantized and stored. The event memory 225 has
Event information represented by “0” or “1” is stored in synchronization with the waveform data memory 224. As described above, this event information is stored by a signal that the comparator 242 included in the time digitizer 24 detects that the reference level has been exceeded.

【0026】図7におけるt1 ,t2 ,…ti ,…tn
は、時間軸データメモリ244に取り込まれたデータで
あり、このデータは供試装置出力波形に対して、事前に
設定されたトリガレベルを超えたことがコンパレータ2
42により検出されたときに発生されるタイミング信号
であり、クロック発生器23より出力される時間データ
TMとして格納される。
.. Ti,... Tn in FIG.
Is the data fetched into the time axis data memory 244. This data indicates that the output waveform of the EUT has exceeded the preset trigger level.
It is a timing signal generated when detected by 42, and is stored as time data TM output from the clock generator 23.

【0027】CPU25は、任意波形発生器20、波形
デジタイザ22、クロック発生器23、タイムデジタイ
ザ24との間でバスを介してデータのやりとりを行うこ
とができるので、これらに含まれる波形データメモリ2
24、イベントメモリ225、時間軸データメモリ24
4よりデータを取り出し、演算処理により必要な測定値
を算出できる。
The CPU 25 can exchange data with the arbitrary waveform generator 20, the waveform digitizer 22, the clock generator 23, and the time digitizer 24 via a bus.
24, event memory 225, time axis data memory 24
4. Data can be extracted from the data No. 4 and necessary measurement values can be calculated by arithmetic processing.

【0028】例えば区間Aの波形については、波形デー
タメモリ224のデータd6 〜diよりDSP処理によ
りレベル、歪率等のパラメータを求めることができる。
また、区間Aの指定は、イベントメモリ225の記憶内
容により容易に指定できる。一方、時間軸データメモリ
244のデータt1 ,t2 により周波数を正確に求める
ことができる。
For example, for the waveform in the section A, parameters such as level and distortion can be obtained by DSP processing from the data d6 to di in the waveform data memory 224.
In addition, the section A can be easily specified by the contents stored in the event memory 225. On the other hand, the frequency can be accurately obtained from the data t1 and t2 in the time axis data memory 244.

【0029】図6の例では区間A、B、Cごとに出力波
形の周期が変化しており、このような変化が生じたこと
はトリガレベルを超える時点間の間隔を監視することに
より容易に検出することができる。
In the example of FIG. 6, the period of the output waveform changes in each of the sections A, B, and C. Such a change can be easily detected by monitoring the interval between the points when the trigger level is exceeded. Can be detected.

【0030】一般に、供試装置21に入出力されるアナ
ログ信号に対しては過度応答特性等の高分解能時間軸デ
ータが要求される場合が多い。この要求を満たすために
は、基準クロック発生器231の発生周波数を上げ、分
周器232,233の分周比を大きくすれば良い。
In general, analog signals input to and output from the EUT 21 often require high-resolution time-axis data such as transient response characteristics. In order to satisfy this requirement, the frequency generated by the reference clock generator 231 may be increased, and the frequency division ratio of the frequency dividers 232 and 233 may be increased.

【0031】以上の実施の形態では繰り返し波形の各周
期に対して一定のタイミングで波形のサンプリングを行
うようにしているが、サンプリングを行う点(タイミン
グ)を周期毎に少しずつずらすようにしても良い。
In the above embodiment, the sampling of the waveform is performed at a constant timing for each cycle of the repetitive waveform. However, the sampling point (timing) may be slightly shifted for each cycle. good.

【0032】[0032]

【発明の効果】以上のように、本発明によれば、波形デ
ータのみでなく時間も記録するようにしているので、波
形そのものが時間とともに変化していくような場合でも
正確な測定が可能となり、しかも取り出した波形の処理
が容易となる。
As described above, according to the present invention, not only waveform data but also time is recorded, so that accurate measurement can be performed even when the waveform itself changes with time. Moreover, the processing of the extracted waveform is facilitated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態にかかる波形測定装置の概
略構成を示すブロック図。
FIG. 1 is a block diagram showing a schematic configuration of a waveform measuring device according to an embodiment of the present invention.

【図2】図1中の任意波形発生器の詳細な構成を示すブ
ロック図。
FIG. 2 is a block diagram showing a detailed configuration of an arbitrary waveform generator in FIG. 1;

【図3】図1中の波形ディジタイザの詳細な構成を示す
ブロック図。
FIG. 3 is a block diagram showing a detailed configuration of a waveform digitizer in FIG. 1;

【図4】図1中のクロック発生器の詳細な構成を示すブ
ロック図。
FIG. 4 is a block diagram showing a detailed configuration of a clock generator in FIG. 1;

【図5】図1中のタイムディジタイザの詳細な構成を示
すブロック図。
FIG. 5 is a block diagram showing a detailed configuration of a time digitizer in FIG. 1;

【図6】本発明の実施の形態にかかる波形測定装置の動
作を示す波形図。
FIG. 6 is a waveform chart showing an operation of the waveform measuring device according to the embodiment of the present invention.

【図7】本発明の実施の形態にかかる波形測定装置にお
ける波形データ等の記憶の様子を示す説明図。
FIG. 7 is an explanatory diagram showing a state of storing waveform data and the like in the waveform measuring device according to the embodiment of the present invention.

【図8】従来の波形測定装置の構成を示すブロック図。FIG. 8 is a block diagram showing a configuration of a conventional waveform measuring device.

【符号の説明】[Explanation of symbols]

20 任意波形発生器 21 供試装置 22 波形デジタイザ 23 クロック発生器 24 タイムデジタイザ 25 CPU 201 波形メモリ 202 D/Aコンバータ 203 ローパスフィルタ 204 コントロール回路 221 遅延回路 222 ローパスフィルタ 223 A/Dコンバータ 224 波形データメモリ 225 イベントメモリ 226 コントロール回路 231 基準クロック発生器 232,233 分周器 234 時間計測器 235 スタート/ストップ回路 236 コントロール回路 241 遅延回路 242 コンパレータ 243 トリガレベル発生器 244 時間軸データメモリ 245 コントロール回路 Reference Signs List 20 arbitrary waveform generator 21 EUT 22 waveform digitizer 23 clock generator 24 time digitizer 25 CPU 201 waveform memory 202 D / A converter 203 low-pass filter 204 control circuit 221 delay circuit 222 low-pass filter 223 A / D converter 224 waveform data memory 225 Event memory 226 Control circuit 231 Reference clock generator 232, 233 Divider 234 Time measuring device 235 Start / stop circuit 236 Control circuit 241 Delay circuit 242 Comparator 243 Trigger level generator 244 Time axis data memory 245 Control circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】基準クロックを発生する基準クロック発生
器と、 前記基準クロックをもとに被試験装置に与える試験波形
を発生する波形発生器と、 前記試験波形から前記被試験装置により発生された出力
波形のサンプリング点を量子化して記憶する波形メモリ
と、 前記サンプリング点に同期して前記出力波形上の点の時
間軸データを記憶する時間軸データメモリと、 前記波形メモリおよび前記時間軸データメモリの内容を
もとに演算処理を行って波形測定を行う演算部とを備え
た波形測定装置。
A reference clock generator for generating a reference clock; a waveform generator for generating a test waveform to be supplied to a device under test based on the reference clock; and a waveform generator generated from the test waveform by the device under test. A waveform memory for quantizing and storing sampling points of the output waveform; a time axis data memory for storing time axis data of points on the output waveform in synchronization with the sampling points; a waveform memory and the time axis data memory And a calculation unit for performing a waveform measurement by performing a calculation process based on the contents of the above.
【請求項2】時間軸測定時に与えられたトリガ信号をイ
ベントとして記憶するイベント記憶手段をさらに備えた
ことを特徴とする請求項1に記載の波形測定装置。
2. The waveform measuring apparatus according to claim 1, further comprising an event storage means for storing, as an event, a trigger signal given when measuring the time axis.
【請求項3】時間軸データを記憶するために、前記出力
波形と基準レベルとを比較し、この基準レベルよりも出
力波形のレベルが高いときに前記トリガ信号を出力する
比較器をさらに備えたことを特徴とする請求項2に記載
の波形測定装置。
3. A comparator for comparing the output waveform with a reference level for storing time axis data, and outputting the trigger signal when the level of the output waveform is higher than the reference level. The waveform measuring device according to claim 2, wherein:
【請求項4】前記波形発生器が前記基準クロックを分周
した信号をもとに前記試験波形を作成するものである請
求項1に記載の波形測定装置。
4. The waveform measuring apparatus according to claim 1, wherein said waveform generator creates said test waveform based on a signal obtained by dividing said reference clock.
JP8295105A 1996-11-07 1996-11-07 Waveform measuring device Pending JPH10142295A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8295105A JPH10142295A (en) 1996-11-07 1996-11-07 Waveform measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8295105A JPH10142295A (en) 1996-11-07 1996-11-07 Waveform measuring device

Publications (1)

Publication Number Publication Date
JPH10142295A true JPH10142295A (en) 1998-05-29

Family

ID=17816368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8295105A Pending JPH10142295A (en) 1996-11-07 1996-11-07 Waveform measuring device

Country Status (1)

Country Link
JP (1) JPH10142295A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156705A (en) * 2010-02-24 2010-07-15 Toyota Central R&D Labs Inc Signal recorder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156705A (en) * 2010-02-24 2010-07-15 Toyota Central R&D Labs Inc Signal recorder

Similar Documents

Publication Publication Date Title
JP2733746B2 (en) Logic signal display method
US6242900B1 (en) System for measuring partial discharge using digital peak detection
US6545460B2 (en) Power source current measurement unit for semiconductor test system
JPH0447269B2 (en)
JPH0630444B2 (en) A / D converter test method
US6243652B1 (en) System for concurrent digital measurement of peak voltage and RMS voltage in high voltage system
WO1994002861A1 (en) Apparatus for automatic testing of complex devices
JP4266350B2 (en) Test circuit
US6239586B1 (en) System for digital measurement of breakdown voltage of high voltage samples
JPH0582780B2 (en)
JP3269060B2 (en) LSI tester
JPH10142295A (en) Waveform measuring device
JP2000121679A (en) Test method for electronic watthour meter and electronic watthour meter
JP2002090397A (en) Voltage measuring device for power line
JPS6067869A (en) Timing signal generator
JP2002090393A (en) Input circuit for measuring instrument
JP2507556B2 (en) Digital waveform recorder
JPH09232955A (en) Method and device for testing d/a converter
McLeod Dynamic testing of analogue to digital converters
JPH0630445B2 (en) D / A converter test method
JP2004279155A (en) Jitter tester using sampling digitizer, method and semiconductor tester with sampling digitizer
JP2810253B2 (en) D / A converter test equipment
JP3284146B2 (en) Waveform data calculation device
JPH02132367A (en) A/d conversion processing system of ultrasonic measuring instrument
JPH10132905A (en) Testing device for semiconductor device