JPH10134096A - セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法 - Google Patents

セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法

Info

Publication number
JPH10134096A
JPH10134096A JP8285415A JP28541596A JPH10134096A JP H10134096 A JPH10134096 A JP H10134096A JP 8285415 A JP8285415 A JP 8285415A JP 28541596 A JP28541596 A JP 28541596A JP H10134096 A JPH10134096 A JP H10134096A
Authority
JP
Japan
Prior art keywords
cell
signal waveform
output signal
estimating
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8285415A
Other languages
English (en)
Inventor
Nobufusa Iwanishi
信房 岩西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8285415A priority Critical patent/JPH10134096A/ja
Publication of JPH10134096A publication Critical patent/JPH10134096A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 セルの出力信号波形や遅延時間を精度良く求
めることが可能になる、セルの特性推定用パラメータを
求める方法を提供する。 【解決手段】 セルを、入力信号波形の傾き及び負荷容
量の容量値を変数とするモデル式によって抵抗値が表さ
れる可変抵抗12,13、定電圧源11、内部容量1
4,15からなる回路モデル10に置き換える。セルに
対するシミュレーションの結果から前記モデル式の係数
を求め、この係数を前記モデル式に代入して得られた可
変抵抗12,13の抵抗値を表す関数を前記セルの特性
推定用パラメータとする。この特性推定用パラメータを
用いることにより、セルの出力信号波形を入力信号波形
の傾き及び負荷容量の容量値を変数とする時間の関数と
して表すことができるので、セルの入出力間における波
形伝搬の推定が可能になる。なお、可変抵抗12,13
に代えて可変アドミタンス17,18を備えた回路モデ
ル10Aを用いてもよい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数のセルからな
る集積回路に対するシミュレーションに用いる,セルの
特性推定用パラメータをキャラクタライズする方法、並
びにこの特性推定用パラメータを用いてセルの出力信号
波形及び遅延時間を求める方法に関する。
【0002】
【従来の技術】従来の技術について、図8〜図10を用
いて説明する。
【0003】図8は従来のセルの特性推定用パラメータ
のキャラクタライズ方法を説明するための回路モデルを
表す図である。図8において、110は特性推定用パラ
メータをキャラクタライズする対象となるセル、111
はセル110の入力ノード、112はセル110の出力
ノード、113は入力ノード111における信号波形、
114は出力ノード112における信号波形、115は
セル110の出力端子に接続された負荷容量、Td はセ
ル110のセル内部遅延時間を表す。ただし、セル内部
遅延時間Td は、回路シミュレーションによりセル11
0のスレッショルド電圧を求めた後に算出するものとす
る。
【0004】従来のセルの特性推定用パラメータのキャ
ラクタライズ方法は、次のようなものである。
【0005】まず、セル110の入力ノード111に与
えられた信号波形113と出力ノード112に接続され
た負荷容量115とを用いて回路シミュレーションを実
行し、セル内部遅延時間Td を算出する。この回路シミ
ュレーションはSPICE等の回路シミュレータによっ
て行われる。
【0006】次に、算出したセル内部遅延時間Td を遅
延ライブラリに表現する。セル内部遅延時間Td の表現
方法としては、従来には以下に示すような2つの方法が
ある。
【0007】(第1の従来例)第1の従来例は、セル内
部遅延時間をセルの出力端子に接続された負荷容量のみ
を変数とする一次式によって表現するものである。
【0008】図9は第1の従来例を説明するための図で
あり、(a)はセル内部遅延時間と負荷容量値との関係
を表すグラフ、(b)はセルの出力波形の傾きと負荷容
量値との関係を表すグラフである。
【0009】ここで、次のような2つの条件によって回
路シミュレーションが行われたものとする。 (条件1)負荷容量115の値が小さく、入力波形11
3の傾きが急峻である。 (条件2)負荷容量115の値が(条件1)よりも大き
く、入力波形113の傾きが鈍である。
【0010】図9(a)において、A1 は(条件1)に
おける回路シミュレーションにより得られたポイント,
A2 は(条件2)における回路シミュレーションにより
得られたポイントである。ポイントA1 及びA2 を直線
で接続することにより、負荷容量のみを変数としてセル
内部遅延時間を表す一次関数fa が得られる。
【0011】ポイントA1 とA2 とにおける負荷容量値
の差をa、セル内部遅延時間の差をbとすると、関数f
a の傾きΔTはb/aとなる。負荷容量値が0のときの
関数fa の値をセル110の無負荷時の遅延時間としT
0 と表すと、セル内部遅延時間Td は次のような式で表
現することができる。 Td =T0 +ΔT×負荷容量115 …(1)
【0012】セル110の出力ノード112に接続され
た配線ネットワークから負荷容量115を計算すること
により、セルへの入力波形の傾きを考慮することなく、
式(1)を用いてセル内部遅延時間Td を簡単に求める
ことができる。
【0013】また、図9(b)において、B1 は(条件
1)における回路シミュレーションにより得られたポイ
ント,B2 は(条件2)における回路シミュレーション
により得られたポイントである。ポイントB1 及びB2
を直線で接続することにより、負荷容量のみを変数とし
てセルの出力波形の傾きを表す一次関数fb が得られ
る。
【0014】ポイントB1 とB2 とにおける負荷容量値
の差をa、セル出力波形の傾きの差をcとすると、関数
fb の傾きΔTs はc/aとなる。負荷容量値が0のと
きの関数fb の値をセル110の無負荷時の出力波形の
傾きとしTs0と表すと、セルの出力波形の傾きTs は次
のような式によって表現することができる。 Ts =Ts0+ΔTs ×負荷容量115 …(2)
【0015】このように、セル内部遅延時間及びセル出
力波形の傾きをセル出力端に接続された負荷容量のみを
変数とする一次式によって表すことにより、遅延時間及
び波形の計算処理を簡単且つ高速に行うことができた。
【0016】(第2の従来例)第2の従来例は、セル内
部遅延時間をテーブル形式で表現するものである。
【0017】図10は第2の従来例を説明するための図
であり、(a)はセル内部遅延時間と負荷容量との関係
を表すグラフ、(b)はセルの出力波形の傾きと負荷容
量との関係を表すグラフである。
【0018】図10(a)において、C1 ,C2 ,C3
は回路シミュレーションにより得られたポイント、fc
はポイントC1 及びC2 間を補正する補正関数である。
【0019】ポイントC1 ,C2 ,C3 における回路シ
ミュレーションの条件を以下に示す。(条件1) ポイ
ントC1 とポイントC2 とは入力波形113が等しく、
負荷容量115はポイントC2 の方が大きい。 (条件2) ポイントC2 とポイントC3 とは負荷容量
115が等しく、入力波形113はポイントC3 の方が
大きい。 様々な条件下で回路シミュレーションを行い、求められ
たセル内部遅延時間及びそのときの条件をテーブルに登
録する。ポイント間の補正関数fc はポイントC1 とポ
イントC2 とを直線で結ぶものであり、(条件1)に従
った場合のポイントC1 とポイントC2 と間のセル内部
遅延時間を一次補間により求める。
【0020】また、図10(b)において、D1 ,D2
,D3 は回路シミュレーションにより得られたポイン
ト、fd はポイントD1 及びD2 間を補正する補正関数
である。セル出力波形の傾きに対してもセル内部遅延時
間と同様に、様々な条件下で回路シミュレーションを行
い、条件と共にテーブルに登録する。各ポイント間の補
正関数は一次補間を行うことによって求める。
【0021】以上のように、複数の条件下で回路シミュ
レーションを実行した結果をテーブルに登録することに
より、第1の従来例よりもセル内部遅延時間又はセル出
力波形の傾きを正確に推定することができる。また、回
路シミュレーションの条件を増やすことにより、セル内
部遅延時間及びセル出力波形の傾きをより正確に推定す
ることが可能になる。
【0022】
【発明が解決しようとする課題】ところが、従来の方法
には以下のような問題がある。
【0023】第1の従来例によると、セルの内部遅延時
間及び出力信号波形の傾きは負荷容量のみを変数とする
簡単な一次式によって表現される。この一次式を求める
ときのキャラクタライズ条件を外れるような条件が与え
られると、内部遅延時間及び出力信号波形の傾きの推定
の際に誤差が生じる。
【0024】図9(a)において、A3 はポイントA1
,A2 とは異なる条件で回路シミュレーションを実行
して得られたポイントである。また、図9(b)におい
て、B3 はポイントB1 ,B2 とは異なる条件で回路シ
ミュレーションを実行して得られたポイントである。ポ
イントA3 は一次関数fa の直線上になく、ポイントB
3 は一次関数fb の直線上にないことがわかる。
【0025】第2の従来例によると、セルの内部遅延時
間及び出力信号波形の傾きはテーブル形式によって表現
される。このテーブルを作成するときの回路シミュレー
ションの条件から外れるような条件が与えられたとき、
内部遅延時間及び出力信号波形の傾きは各ポイント間の
一次補間により得られた補正関数に従って推定されるの
で、その推定精度は充分とは言えない。
【0026】また、テーブルに登録する回路シミュレー
ションの条件の数は多ければ多いほど、セルの内部遅延
時間及び出力信号波形の傾きを正確に表現することが可
能になるが、このときテーブルのサイズは大きくなって
しまう。一方、テーブルのサイズを小さくするために回
路シミュレーションの条件の数を減らすと、セルの内部
遅延時間及び出力信号波形の傾きを正確に表現できなく
なる。
【0027】従来の方法には、他の問題もあった。
【0028】従来の方法では、出力信号波形に関しては
傾きのみを求めており、いわば出力信号波形を直線近似
して表していた。
【0029】図11は出力信号波形を直線近似する場合
の問題を説明するための図であり、回路シミュレータに
より得られた出力信号波形及びこの出力信号波形を直線
近似した波形を示すグラフである。図11において、横
軸は時間、縦軸は電圧であり、100は回路シミュレー
タによって計算されたセル出力端子における信号波形、
101〜104は信号波形100を直線近似するための
ポイント、Aはポイント101,102を用いて直線近
似した信号波形、Bはポイント101,103を用いて
直線近似した信号波形、Cはポイント101,104を
用いて直線近似した信号波形、Vthはスレッショルド電
圧である。また、T1A,T1B,T1Cはそれぞれ、直線近
似した信号波形A,B,Cの立ち上がりが完了するのに
要する時間を示し、T2A,T2B,T2Cはそれぞれ、直線
近似した信号波形A,B,Cのレベルがスレッショルド
電圧Vthに到達する時間を示す。
【0030】図11に示すように、直線近似した信号波
形は、信号波形100に対して2つのポイントを特定す
ることによって一意に決定される。このため、信号波形
A,B,Cのように、信号波形100に対して直線近似
して得られる信号波形はポイントの特定の仕方によって
無数に存在する。そして、無数に存在する信号波形のう
ち最も正確に元の信号波形を近似している信号波形が常
に得られるようにすること、すなわち直線近似に用いる
ポイントを一意に決定することは極めて困難である。な
ぜなら、元の信号波形によって、直線近似に最適なポイ
ントが異なるからである。したがって、従来の方法によ
ると、セルの出力信号波形を必ずしも精度良く求めるこ
とができないという問題があった。
【0031】また、前記の問題はセルの遅延時間を精度
良く求めることができないという問題につながる。遅延
時間計算の測定ポイントとしてはスレッショルド電圧を
用いるのが一般的であり、したがって、遅延時間を精度
良く求めるためにはスレッショルド電圧近傍の信号波形
を正確に表現する必要がある。ところが図11に示すよ
うに、直線近似のポイントの特定の仕方によってはスレ
ッショルド電圧近傍において元の信号波形と直線近似し
た信号波形との間で大きなずれが生じてしまう可能性が
ある。
【0032】前記の問題に鑑み、本発明は、セルの出力
信号波形や遅延時間を精度良く求めることが可能な特性
推定用パラメータを求めるセルの特性推定用パラメータ
のキャラクタライズ方法を提供することを課題とする。
また、前記特性推定用パラメータを用いてセルの出力信
号波形や遅延時間を計算する方法を提供する。
【0033】
【課題を解決するための手段】前記の課題を解決するた
め、請求項1の発明が講じた手段は、セルの信号波形伝
搬特性等の特性を推定するために用いるパラメータをキ
ャラクタライズする,セルの特性推定用パラメータのキ
ャラクタライズ方法として、セルを、入力信号波形の傾
き及び負荷容量の容量値を変数とするモデル式によって
抵抗値が表される可変抵抗と、定電圧源と、内部容量と
によって構成された回路モデルに置き換え、前記回路モ
デルを用いて立てた回路方程式及び前記セルに対するシ
ミュレーションの結果から前記モデル式の係数を求め
て、求めた係数を前記モデル式に代入して得られた前記
可変抵抗の抵抗値を表す関数を前記セルの特性推定用パ
ラメータとするものである。これにより、回路モデルを
構成する可変抵抗の抵抗値は入力信号波形の傾き及び負
荷容量の容量値を変数とする関数で表され、前記回路モ
デルを用いて回路方程式を立てこの回路方程式を解くこ
とによって、セルの出力信号波形は前記可変抵抗の抵抗
値すなわち前記セルの特性推定用パラメータを用いて表
わされるので、セルに対するシミュレーションの結果か
らセルの出力信号波形を入力信号波形の傾き及び負荷容
量の容量値を変数とする時間の関数で表すことができ
る。したがって、セルの入出力間における波形伝搬の推
定が可能になり、セルの出力信号波形や遅延時間を精度
良く求めることが可能になる。
【0034】請求項2の発明では、前記請求項1のセル
の特性推定用パラメータのキャラクタライズ方法におい
て、前記回路モデルは前記可変抵抗に代えて入力信号波
形の傾き及び負荷容量の容量値を変数とするモデル式に
よってアドミタンス値が表される可変アドミタンスを備
えたものであり、前記セルに対するシミュレーションの
結果から前記モデル式の係数を求めて、求めた係数を前
記モデル式に代入して得られた前記可変アドミタンスの
アドミタンス値を表す関数を前記セルの特性推定用パラ
メータとするものとする。
【0035】請求項2の発明によると、請求項1の発明
と同様に、回路モデルを構成する可変アドミタンスのア
ドミタンス値は入力信号波形の傾き及び負荷容量の容量
値を変数とする関数で表され、前記回路モデルを用いて
回路方程式を立てこの回路方程式を解くことによって、
セルの出力信号波形は前記可変アドミタンスのアドミタ
ンス値すなわち前記セルの特性推定用パラメータを用い
て表されるので、セルの出力信号波形を入力信号波形の
傾き及び負荷容量の容量値を変数とする時間の関数で表
すことができる。したがって、セルの入出力間における
波形伝搬の推定が可能になり、セルの出力信号波形や遅
延時間を精度良く求めることが可能になる。
【0036】また、請求項3の発明では、前記請求項1
又は2のセルの特性推定用パラメータをキャラクタライ
ズする方法において、セルに対して、当該セルの入力信
号波形の傾き及び負荷容量の容量値を条件として与えて
シミュレーションを実行することで、出力信号波形を求
めるシミュレーション手順と、前記モデル式に前記シミ
ュレーション手順において条件として与えた入力信号波
形の傾き及び負荷容量の容量値を代入し、このモデル式
を用いて求めた前記回路モデルの出力信号波形が前記シ
ミュレーション手順において求めた出力信号波形に近似
するよう、前記モデル式の各係数を係数フィッティング
により求める係数フィッティング手順とを備えたものと
する。
【0037】さらに、請求項4の発明では、セルの出力
信号波形を推定するセル出力信号波形推定方法として、
一のセルの出力信号波形を推定するとき、前記一のセル
に対して請求項1又は2記載のセルの特性推定用パラメ
ータのキャラクタライズ方法によって求められた特性推
定用パラメータを用いて推定するものとする。
【0038】請求項4の発明により、セルの出力信号波
形を入力信号波形の傾き及び負荷容量の容量値を変数と
する時間の関数で表すことができ、したがって、セルの
入出力間における波形伝搬の推定が可能になり、セルの
出力信号波形や遅延時間を精度良く求めることが可能に
なる。
【0039】そして、請求項5の発明では、一のセル
と、この一のセルが駆動する他のセルと、前記一のセル
と前記他のセルとを接続するセル間配線とを有する回路
において、ある入力信号波形が与えられたときの前記一
のセルの出力信号波形を推定するセル出力信号波形推定
方法として、前記セル間配線に対してアドミタンス計算
を行うことで、前記セル間配線をπ型RCネットワーク
に縮退する手順と、前記π型RCネットワークの回路情
報、前記一のセルに与えられた入力信号波形の傾き、及
び前記一のセルに対して請求項1又は2記載のセルの特
性推定用パラメータのキャラクタライズ方法によって求
められた特性推定用パラメータを基にして、負荷容量の
容量値を変数とする前記一のセルの出力信号波形を表す
関数を求める手順と、前記π型RCネットワークに縮退
された前記セル間配線の実効容量を計算し、計算した実
効容量の容量値を前記一のセルの出力信号波形を表す関
数に負荷容量の容量値として代入することで、前記一の
セルの出力信号波形を求める手順とを備えたものとす
る。
【0040】請求項5の発明によると、セルの出力信号
波形を精度良く求めることが可能になる。
【0041】また、請求項6の発明では、セルにおける
信号の遅延時間を計算するセル遅延時間計算方法とし
て、遅延時間を計算する対象となるセルに対して、与え
られた入力信号波形に対する出力信号波形を、前記セル
に対して請求項1又は2記載のセルの特性推定用パラメ
ータのキャラクタライズ方法によって求められた特性推
定用パラメータを用いて推定する手順と、前記与えられ
た入力信号波形と推定された出力信号波形とを基にし
て、前記セルにおける信号の遅延時間を計算する手順と
を備えたものとする。
【0042】請求項6の発明によると、セルの出力信号
波形を精度良く求めることができるので、セルにおける
信号の遅延時間を精度良く計算することができる。
【0043】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0044】(第1の実施形態)本発明の第1の実施形
態は、セルの特性推定用パラメータのキャラクタライズ
方法に関するものである。本実施形態に係るセルの特性
推定用パラメータのキャラクタライズ方法は、セルを、
入力信号波形の傾き及び負荷容量の容量値を変数とする
モデル式によってその値が表される可変抵抗又は可変ア
ドミタンスを備えた回路モデルに変換し、前記モデル式
を、前記セルに対するシミュレーションの結果から求め
た係数を代入した上で、特性推定用パラメータとしてラ
イブラリに格納するものである。
【0045】図1は本実施形態に係るセルの回路モデル
を表す図であり、同図中、(a)は可変抵抗を備えた回
路モデル、(b)は可変アドミタンスを備えた回路モデ
ルである。図1において、10,10Aはセルの回路モ
デル、11は出力電圧が時間0において0Vから電源電
圧VDDに変化し,以降は常に電源電圧VDDを出力する定
電圧源、12,13は可変抵抗、14,15はセルの内
部容量、16はセルの出力ノード、17,18は可変ア
ドミタンスである。
【0046】本実施形態ではセルを図1(a)に示すよ
うな、定電圧源11、可変抵抗12,13及び内部容量
14,15によって構成される回路モデル10に置き換
える。この回路モデル10では、出力ノード16におけ
る電圧は可変抵抗12,13によって制御される。ある
いは図1(b)に示すような、定電圧源11、可変アド
ミタンス17,18及び内部容量15によって構成され
る回路モデル10Aに置き換える。この回路モデル10
Aでは、出力ノード16における電圧は可変アドミタン
ス17,18によって制御される。
【0047】まず、図1(a)に示す回路モデル10に
ついて説明する。
【0048】可変抵抗12,13の抵抗値は、モデル化
されたセルに関する次の2つの条件により決定される。
・セルに入力される入力信号波形の傾きTs・セルが駆
動する負荷容量の値Cl可変抵抗12,13の抵抗値を
それぞれR12,R13とすると、抵抗値R12,R13は次の
ように表すことができる。 R12=f(Ts,Cl) …(1) R13=g(Ts,Cl) …(2) なお、f(),g()は関数を表す。すなわち、可変抵
抗12,13の抵抗値は入力信号波形の傾きTs及び負
荷容量Clを変数とする二次元関数によって表すことが
できる。
【0049】出力ノード16における電圧をV16、可変
抵抗12を流れる電流をI、可変抵抗13を流れる電流
をI1 、内部容量15を流れる電流をI2 、内部容量1
4の容量値をC14、内部容量15の容量値をC15とし、
図1(a)に示す回路モデル10に対してアドミタンス
を用いて回路方程式をたてると以下のようになる。 I =I1 +I2 …(3) V16 =I2 /(s・C15) =I1 /(s・C14)+I1 ・R13 …(4) VDD/s=V16+I×R12 …(5) 出力ノード16における電圧V16は、式(3)〜(5)
から次のように表すことができる。 V16=VDD/(s(1+s・R12(C15+C14/(1+s・C14・R13))) ) …(6) 式(6)に式(1),(2)を代入すると、電圧V16は
次のようになる。 V16=VDD/(s(1+s・f(Ts,Cl)(C15+C14/(1+s・C14 ×g(Ts,Cl))))) …(7) ここで、内部容量14,15はモデル化されたセル毎に
固有の値を持ち、その容量値はライブラリにすでに格納
されているものとする。C14,C15及びVDDは定数であ
ることから、出力ノード16における電圧V16は入力信
号波形の傾きTs及び負荷容量Clの関数で表される。
【0050】式(7)を逆ラプラス変換することによっ
て出力ノード16における電圧V16を時間の関数として
表すことができるので、セルに関する条件(入力信号波
形の傾きTs及び負荷容量Cl)が様々に変化した場合
でも、各条件における電圧V16すなわち出力信号波形を
時間の関数として表すことができる。
【0051】また、図1(b)に示す回路モデル10A
を用いる場合には、可変アドミタンス17,18のアド
ミタンスの値をそれぞれZ17,Z18とすると、出力ノー
ド16における電圧V16は次のように表すことができ
る。 V16=(Z17−VDD)/(s(Z17+Z18+s・C15)) …(8) ここで、Z17,Z18は例えば次のように表すことができ
る。 Z17=a0 ・s+a1 ・s2 +a2 ・s3 …(9) Z18=b0 ・s+b1 ・s2 +b2 ・s3 …(10) a0 〜a2 ,b0 〜b2 は、入力信号波形の傾きTs及
び負荷容量Clを与えることによって決定される係数で
ある。
【0052】したがって、図1(b)に示すような可変
アドミタンスを用いた回路モデルにおいても、図1
(a)に示すような可変抵抗を用いた回路モデルと同様
に、出力ノードにおける電圧を入力信号波形の傾きTs
及び負荷容量Clを変数とする関数によって表すことが
可能になる。言い換えると、入力信号波形の傾きTs及
び負荷容量Clを与えることによって、出力信号波形が
時間の関数によって表されることになる。
【0053】本実施形態では、図1(a),(b)に示
すような回路モデルにおける可変抵抗又は可変アドミタ
ンスの値を表すモデル式を、セルの特性推定用パラメー
タとする。これにより、セルの入出力間における信号波
形伝播の影響を考慮にいれたシミュレーションが可能に
なる。ただし、可変抵抗又は可変アドミタンスの値を表
すモデル式の係数はセル毎に設定する(キャラクタライ
ズする)必要がある。以下、その方法について説明す
る。
【0054】図2は本実施形態に係るセルの特性推定用
パラメータのキャラクタライズ方法の手順を示すフロー
チャートである。図2において、21は特性推定用パラ
メータをキャラクタライズする対象となるセルの種類並
びに回路シミュレーションの条件となる入力信号波形の
傾きTs及び負荷容量Clを格納したコンディションフ
ァイル、S11はコンディションファイル21に格納さ
れた情報を用いてセルに対するシミュレーションを行う
手順、22は手順S11によって得られたシミュレーシ
ョン結果、23はセルを置き換えた回路モデルにおける
可変抵抗又は可変アドミタンスの値を表すモデル式、S
12はモデル式23の係数をシミュレーション結果22
に対してフィッティングする手順、24は手順S12に
よってフィッティングされた係数が代入されたモデル式
23すなわち特性推定用パラメータである。この特性推
定用パラメータ24は、遅延時間を計算するのに用いる
遅延パラメータとして又は信号波形の伝搬を計算するの
に用いる波形伝播パラメータとして用いられる。
【0055】図3は本実施形態に係るセルの特性推定用
パラメータのキャラクタライズ方法を説明するための図
であり、同図中、(a)は入力信号波形と負荷容量とが
与えられたキャラクタライズの対象となるセルを含む回
路、(b)は(a)に示すセルを図1(a)に示す回路
モデルに置き換えた回路である。図3において、30は
特性推定用パラメータをキャラクタライズするセル、3
1はセル30の入力ノード、32はセル30の出力ノー
ド、33はセル30に与えられた入力信号波形、34は
セル30が駆動する負荷容量、35は入力信号波形33
及び負荷容量34が与えられた場合にSPICE等の回
路シミュレータでシミュレーションした結果得られたセ
ル30の出力ノード32における出力信号波形、30A
はセル30の回路モデル、36は定電圧源、37,38
は可変抵抗、39,40は内部容量である。
【0056】本実施形態に係るセルの特性推定用パラメ
ータのキャラクタライズ方法について説明する。
【0057】まず、図3(a)に示す回路を用いてセル
に対するシミュレーションS11に必要なシミュレーシ
ョン条件(入力信号波形の傾き及び負荷容量)を決定
し、コンディションファイル21を作成する。
【0058】入力信号波形の傾きについては、設計にお
いてよく用いられる値を中心に、トランジションチェッ
クでエラーが生じない最大の傾きを最大値とすると共に
ほとんど0に近い値を最小値として、複数(少なくとも
一種類以上)の値を設定する。また、負荷容量について
は、セル30が駆動可能である(トランジションチェッ
クでエラーが生じない)最大の負荷容量値を最大値とし
て、複数(少なくとも一種類以上)の値を設定する。設
定した入力信号波形の傾き及び負荷容量をコンディショ
ンファイル21に格納する。
【0059】次に、コンディションファイル21を用い
てセルに対するシミュレーションS11を行い、シミュ
レーション結果22を得る。図4(a)はシミュレーシ
ョン結果22の一例を表すものであり、図3(a)の回
路に対して入力信号波形33及び負荷容量34の値を設
定して回路シミュレーションS11を行った結果得られ
た出力信号波形35を表すグラフである。
【0060】次に、シミュレーション結果22及びモデ
ル式23を用いて係数フィッティングS12を行い、モ
デル式23の係数を求めて、求めた係数をモデル式23
に代入して特性推定用パラメータ24とする。
【0061】図4(a)に示すシミュレーション結果2
2(出力信号波形35)は、入力信号波形33の傾き及
び負荷容量34の容量値を変数とする二次元関数によっ
て表すことができる。ここではモデル式23として、可
変抵抗37,38の抵抗値R37,R38を表す次のような
式が与えられているものとする。 R37=α01+α02・Cl+α03・Cl2 (α01=β11+β12・Ts+β13・Ts2 , α02=β21+β22・Ts+β23・Ts2 , α03=β31+β32・Ts+β33・Ts2 ) …(11) R38=α11+α12・Cl+α13・Cl2 (α11=γ11+γ12・Ts+γ13・Ts2 , α12=γ21+γ22・Ts+γ23・Ts2 , α13=γ31+γ32・Ts+γ33・Ts2 ) …(12) ここでTsは入力信号波形33の傾きであり、Clは負
荷容量34の容量値である。
【0062】図4(a)に示すシミュレーション結果2
2に対して、最小自乗法等のフィッティングアルゴリズ
ムを用いた係数フィッティングを行うことにより、式
(11),(12)における係数β11〜β33,γ11〜γ
33を求める。図4(a)において、42は出力信号波形
35上にあり係数フィッティングを行うためのポイント
である。図4(b)はポイント42を用いて係数フィッ
ティングを行った結果得られた係数β11〜β33,γ11〜
γ33をモデル式23に代入した結果、生成された出力信
号波形を表すグラフである。
【0063】各セルに対して同様の手順で処理を行い、
係数β11〜β33,γ11〜γ33を求め、求めた係数を代入
したモデル式を各セルの特性推定用パラメータ24とし
てライブラリに登録する。
【0064】以上の手順により、入力信号波形の傾き及
び負荷容量に依存したセルの遅延時間及び出力信号波形
の傾きを算出可能にする特性推定用パラメータが格納さ
れたライブラリを作成することができる。このライブラ
リを用いると、集積回路のタイミングシミュレーション
において、回路ネットワークの影響による信号波形の傾
きの変化等を考慮にいれた信号波形伝播を取り扱うこと
が可能になる。
【0065】なお、本実施形態における説明では、可変
抵抗37,38の抵抗値を表すモデル式(11),(1
2)に対して係数フィッティングを行い、係数β11〜β
33,γ11〜γ33を代入したモデル式を特性推定用パラメ
ータとしてライブラリ24に登録するものとしたが、本
発明はこれに限るものではない。例えば、コンディショ
ンファイル21に格納されたシミュレーション条件及び
シミュレーション結果22から負荷容量、入力信号波形
の傾き及び出力信号波形の傾きの三次元テーブルを作成
し、この三次元テーブルを特性推定用パラメータとして
ライブラリに登録することも可能である。
【0066】なお、モデル化するセルは、基本論理セル
でもよいし、またセルの代わりに機能マクロブロック
(広義のセルといえる)をモデル化してもよい。
【0067】(第2の実施形態)本実施形態は、第1の
実施形態に係るセルの特性推定用パラメータのキャラク
タライズ方法によって求められた特性推定用パラメータ
を用いて、実際の回路におけるセルの出力信号波形を推
定する方法に関するものである。
【0068】図5は本実施形態に係るセルの出力信号波
形推定方法の手順を表すフローチャートである。図5に
おいて、51は出力信号波形推定の対象となるセルによ
って駆動される配線ネットワーク(セル間配線)の接続
情報を格納した回路情報、S21は回路情報51を用い
て前記セル間配線のアドミタンスを計算し、前記セル間
配線をπ型RCネットワークに縮退する手順、53はセ
ルの特性推定用パラメータすなわち回路モデルにおける
可変抵抗の抵抗値を表す関数、54は出力波形推定の対
象となるセルに与えられた入力信号波形の傾き、S22
は前記π型RCネットワークの回路情報52及びセルの
入力信号波形の傾き54から特性推定用パラメータ53
を用いて前記セルの出力信号波形を表す関数を求める手
順、55は手順S22によって得られた,負荷容量を変
数とする前記セルの出力信号波形を表す関数、S23は
前記セル間配線の実効容量を計算する手順、56は出力
信号波形を表す関数55に手順S23によって得られた
実効容量の値を代入した結果得られた前記セルの出力信
号波形である。
【0069】図6は本実施形態に係るセルの出力信号波
形推定方法を説明するための図であり、同図中、(a)
は出力信号波形推定の対象となるセルを含む回路、
(b)は(a)に示す回路におけるセルを第1の実施形
態に係る回路モデルに置き換えると共にセル間配線をπ
型RCネットワークに縮退した結果を表す図である。図
6(a)において、60は出力信号波形推定の対象とな
る駆動セル、61,62は駆動セル60によって駆動さ
れる被駆動セル、63は駆動セル60と被駆動セル6
1,62とを接続するセル間配線であり,図6(b)に
おいて、64は駆動セル60の回路モデル、64aは定
電圧源、64b,64cは可変抵抗、64d,64eは
駆動セル60の内部容量、64fは出力ノード、65は
セル間配線63を縮退したπ型RCネットワーク、65
a,65bはπ型RCネットワーク65を構成する容
量、65cはπ型RCネットワークを構成する抵抗であ
る。
【0070】本実施形態に係るセルの出力信号波形推定
方法について、図6(a)に示す駆動セル60の出力信
号波形を推定する場合を例にとって説明する。
【0071】まず、アドミタンス計算S21において、
セル間配線の回路情報51を用いて、駆動セル60が駆
動するセル間配線63と被駆動セル61,62の入力端
子容量とをπ型RCネットワーク65に縮退する。回路
情報51には、駆動セル60、被駆動セル61,62及
びセル間配線63の接続情報、並びに及びセル間配線6
3が備えている各RCセグメントの抵抗値及び容量値が
格納されており、アドミタンス計算S21では、駆動セ
ル60がセル間配線63を駆動する場合のレスポンスと
駆動セル60がπ型RCネットワーク65を駆動する場
合のレスポンスとが一致するように、π型RCネットワ
ーク65を構成する容量65a,65b及び抵抗65c
を計算する。
【0072】次に、出力信号波形計算S22において、
入力信号波形の傾き54をモデル式53に与えて容量値
のみを変数とする可変抵抗の抵抗値を表す関数を求め、
この関数と、アドミッタンス計算S21において計算さ
れたπ型RCネットワーク65の構成要素に関する情報
を格納した回路情報52とを用いて、図6(b)に示す
回路の回路方程式を立て、出力ノード64fにおける出
力信号波形を容量値のみを変数とする関数によって表
す。
【0073】図6(b)に示す回路において、可変抵抗
64b,64cの抵抗値をそれぞれR64b (=f(C
l)),R64c (=g(Cl))、内部容量64d,6
4eの容量値をそれぞれC64d ,C64e 、π型RCネッ
トワーク65の構成要素である容量65a,65bの容
量値をそれぞれC65a ,C65b 、抵抗65cの抵抗値を
R65c とし、可変抵抗64bを流れる電流値をI、可変
抵抗64cを流れる電流値をI1 、内部容量64eを流
れる電流値をI2 、容量65aを流れる電流をI3 、抵
抗65cを流れる電流値をI4 、出力ノード64fにお
ける電圧をV64fとすると、以下の式が成り立つ。 I=I1 +I2 +I3 +I4 …(13) V64f =I1 ×R64c +I1 /(s・C64d ) =I2 /(s・C64e ) =I3 /(s・C65a ) =I4 ・R65c +I4 /(s・C65b ) …(14) VDD/s=I・R64b +V64f …(15) 式(13)〜(15)を用いて出力ノード64fにおけ
る電圧V64f を求めると、次のようになる。 V64f =VDD/(s(1+(C64e +C65a +C64d /(1+s・C64d ・R 64c )+C65b /(1+s・C65b ・R65c ))・s・R64b )) =VDD/(s(1+(C64e +C65a +C64d /(1+s・C64d ・g (Cl))+C65b /(1+s・C65b ・R65c ))・s・f(Cl))) …(16) 式(16)において、可変抵抗64b,64cの抵抗値
以外は定数として与えられ、可変抵抗64b,64cの
抵抗値は容量値Cl の関数として表されていることか
ら、電圧V64f は容量値Cl の関数として表される。
【0074】最後に、実効容量計算S23において、π
型RCネットワーク65の実効容量を計算し、計算した
実効容量を出力信号波形の関数55に代入することによ
って出力信号波形56を求める。
【0075】実効容量の計算は、例えば、出力信号波形
の関数55に実効容量の初期値としてπ型RCネットワ
ークの総容量値(C65a +C65b )を代入し、この容量
値を変化させながら収束演算を行い実効容量を決定する
という実効容量計算アルゴリズム(IEEE Transaction o
n Computer-Aided Design of Integrated Circuits and
System,Vol 13,No 12,pp.1526-1535,December 1994,'
Modeling the "Effective Capacitance" for the RC in
terconnecti of CMOS Gates'参照)によって行うことが
できる。求めた実効容量を式(16)に代入した上で、
式(16)を逆ラプラス変換することによって、電圧V
64f すなわち出力信号波形を時間の関数として得ること
ができる。
【0076】以上説明したように、本実施形態に係るセ
ルの出力信号波形推定方法によると、入力信号波形及び
負荷容量に関する情報と併せて、各セル毎に求められた
特性推定用パラメータを波形伝播パラメータとして用い
ることにより、セルの入出力間における信号波形伝播の
推定が可能になり、出力信号波形を精度良く推定するこ
とができる。また、求められたセルの出力信号波形を前
記セルが駆動する配線ネットワークの入力信号波形と
し、前記配線ネットワークに対してElmore法等の波形伝
播アルゴリズムを適用することにより、高精度な配線遅
延見積りが実現できる。
【0077】(第3の実施形態)本実施形態は、第1の
実施形態に係るセルの特性推定用パラメータのキャラク
タライズ方法によって求められた特性推定用パラメータ
を用いて、実際の回路におけるセルの遅延時間を計算す
る方法に関するものである。
【0078】図7は本実施形態に係るセル遅延計算方法
を示すフロー図である。図7において、70はセルの入
力信号波形、71はセルの出力信号波形を表す時間の関
数、S31はセルの入力信号波形70及びセルの出力信
号波形71を用いてセルの遅延時間を計算する手順、7
2は手順S31によって計算されたセルの遅延時間であ
る。
【0079】ここで、セルの入力信号波形70の傾きを
Tr、セルの入力端子におけるスレッショルド電圧をα
(0<α<1:電源電圧VDDにより規格化したもの)、
セルの出力端子におけるスレッショルド電圧をβ(0<
β<1:電源電圧VDDにより規格化したもの)とする。
セルの出力信号波形71をVout (t)とすると、セル
の遅延時間72は、手順S31によって次式に従って計
算される。 セルの遅延時間72=Vout (tβ)−Tr×α ただしtβは、Vout (tβ)=β×VDDとなる時間
(収束演算により求める)である。
【0080】なお、セルの出力信号波形71は、第2の
実施形態に係るセル出力信号波形推定方法によって求め
られたセルの出力信号波形56を逆ラプラス変換するこ
とによって求めることができる。
【0081】以上説明したように、本実施形態に係るセ
ル遅延時間計算方法によると、入力波形及び負荷容量に
よる影響を考慮にいれたセル遅延時間を計算することが
でき、セル間配線がどのようなものであっても、波形の
鈍り(傾き)を考慮したセル遅延時間を計算することが
できる。
【0082】
【発明の効果】以上のように本発明によると、可変抵抗
又は可変アドミタンスと、定電圧源と、内部容量とによ
って構成された回路モデルを用いて、前記可変抵抗又は
可変アドミタンスの値を表す入力信号波形の傾き及び負
荷容量の容量値を変数とする関数をセルの特性推定用パ
ラメータとすることによって、セルの出力信号波形を、
入力信号波形の傾き及び負荷容量の容量値を変数とする
時間の関数として表すことができる。
【0083】したがって、セルの入出力間における波形
伝搬の推定が可能になり、セルの出力信号波形や遅延時
間を精度良く求めることが可能になる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るセルの回路モデルを表
す図であり、(a)は可変抵抗を用いた回路モデルを示
す図、(b)は可変アドミタンスを用いた回路モデルを
示す図である。
【図2】本発明の第1の実施形態に係るセルの特性推定
用パラメータのキャラクタライズ方法の手順を示すフロ
ーチャートである。
【図3】本発明の第1の実施形態に係る,セルの特性推
定用パラメータのキャラクタライズ方法を説明するため
の図であり、(a)はキャラクタライズの対象となるセ
ルを含む回路を示す図、(b)は(a)のセルを回路モ
デルに置き換えた図である。
【図4】(a)は本発明の第1の実施形態に係るセルの
特性推定用パラメータのキャラクタライズ方法における
シミュレーション結果による出力信号波形を表すグラ
フ、(b)は本発明の第1の実施形態に係るセルの特性
推定用パラメータのキャラクタライズ方法における係数
フィッティングの結果による出力信号波形を表すグラフ
である。
【図5】本発明の第2の実施形態に係るセルの出力信号
波形推定方法の手順を示すフローチャートである。
【図6】本発明の第2の実施形態に係るセルの出力信号
波形推定方法を説明するための図であり、(a)は出力
信号波形推定の対象となる回路を示す図、(b)は
(a)に示す回路に対してセルを回路モデルに置き換え
ると共にセル間配線を縮退した結果を表す図である。
【図7】本発明の第3の実施形態に係るセルの遅延時間
計算方法の手順を示すフローチャートである。
【図8】従来のセルの特性推定用パラメータのキャラク
タライズの対象となる回路モデルを表す図である。
【図9】第1の従来例におけるセルの特性推定用パラメ
ータの表現方法を説明するための図であり、(a)はセ
ル内部遅延時間を示すグラフ、(b)はセル出力信号波
形の傾きを示すグラフである。
【図10】第2の従来例におけるセルの特性推定用パラ
メータの表現方法を説明するための図であり、(a)は
セル内部遅延時間を示すグラフ、(b)はセル出力信号
波形の傾きを示すグラフである。
【図11】信号波形を直線近似する場合に生じる問題を
説明するための図である。
【符号の説明】
10,10A,30A,64 回路モデル 11,36,64a 定電圧源 12,13,37,38,64b,64c 可変抵抗 14,15,39,40,64d,64e 内部容量 17,18 可変アドミタンス 30 セル 33 入力信号波形 34 負荷容量 35 出力信号波形 60 駆動セル(一のセル) 61,62 被駆動セル(他のセル) 63 セル間配線 65 π型RCネットワーク

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 セルの信号波形伝搬特性等の特性を推定
    するために用いるパラメータをキャラクタライズする,
    セルの特性推定用パラメータのキャラクタライズ方法で
    あって、 セルを、入力信号波形の傾き及び負荷容量の容量値を変
    数とするモデル式によって抵抗値が表される可変抵抗
    と、定電圧源と、内部容量とによって構成された回路モ
    デルに置き換え、前記回路モデルを用いて立てた回路方
    程式及び前記セルに対するシミュレーションの結果から
    前記モデル式の係数を求めて、求めた係数を前記モデル
    式に代入して得られた前記可変抵抗の抵抗値を表す関数
    を、前記セルの特性推定用パラメータとすることを特徴
    とするセルの特性推定用パラメータのキャラクタライズ
    方法。
  2. 【請求項2】 請求項1記載のセルの特性推定用パラメ
    ータのキャラクタライズ方法において、 前記回路モデルは、前記可変抵抗に代えて、入力信号波
    形の傾き及び負荷容量の容量値を変数とするモデル式に
    よってアドミタンス値が表される可変アドミタンスを備
    えたものであり、 前記セルに対するシミュレーションの結果から前記モデ
    ル式の係数を求めて、求めた係数を前記モデル式に代入
    して得られた前記可変アドミタンスのアドミタンス値を
    表す関数を、前記セルの特性推定用パラメータとするこ
    とを特徴とするセルの特性推定用パラメータのキャラク
    タライズ方法。
  3. 【請求項3】 請求項1又は2記載のセルの特性推定用
    パラメータをキャラクタライズする方法において、 セルに対して、当該セルの入力信号波形の傾き及び負荷
    容量の容量値を条件として与えてシミュレーションを実
    行することで、出力信号波形を求めるシミュレーション
    手順と、 前記モデル式に前記シミュレーション手順において条件
    として与えた入力信号波形の傾き及び負荷容量の容量値
    を代入し、このモデル式を用いて求めた前記回路モデル
    の出力信号波形が前記シミュレーション手順において求
    めた出力信号波形に近似するよう、前記モデル式の各係
    数を係数フィッティングにより求める係数フィッティン
    グ手順とを備えたことを特徴とするセルの特性推定用パ
    ラメータのキャラクタライズ方法。
  4. 【請求項4】 セルの出力信号波形を推定するセル出力
    信号波形推定方法であって、 一のセルの出力信号波形を推定するとき、前記一のセル
    に対して請求項1又は2記載のセルの特性推定用パラメ
    ータのキャラクタライズ方法によって求められた特性推
    定用パラメータを用いて推定することを特徴とするセル
    出力信号波形推定方法。
  5. 【請求項5】 一のセルと、この一のセルが駆動する他
    のセルと、前記一のセルと前記他のセルとを接続するセ
    ル間配線とを有する回路において、ある入力信号波形が
    与えられたときの前記一のセルの出力信号波形を推定す
    るセル出力信号波形推定方法であって、 前記セル間配線に対してアドミタンス計算を行うこと
    で、前記セル間配線をπ型RCネットワークに縮退する
    手順と、 前記π型RCネットワークの回路情報、前記一のセルに
    与えられた入力信号波形の傾き、及び前記一のセルに対
    して請求項1又は2記載のセルの特性推定用パラメータ
    のキャラクタライズ方法によって求められた特性推定用
    パラメータを基にして、負荷容量の容量値を変数とする
    前記一のセルの出力信号波形を表す関数を求める手順
    と、 前記π型RCネットワークに縮退された前記セル間配線
    の実効容量を計算し、計算した実効容量の容量値を前記
    一のセルの出力信号波形を表す関数に負荷容量の容量値
    として代入することで、前記一のセルの出力信号波形を
    求める手順とを備えたことを特徴としたセル出力信号波
    形推定方法。
  6. 【請求項6】 セルにおける信号の遅延時間を計算する
    セル遅延時間計算方法であって、 遅延時間を計算する対象となるセルに対して、与えられ
    た入力信号波形に対する出力信号波形を、前記セルに対
    して請求項1又は2記載のセルの特性推定用パラメータ
    のキャラクタライズ方法によって求められた特性推定用
    パラメータを用いて推定する手順と、 前記与えられた入力信号波形と推定された出力信号波形
    とを基にして、前記セルにおける信号の遅延時間を計算
    する手順とを備えたことを特徴とするセル遅延時間計算
    方法。
JP8285415A 1996-10-28 1996-10-28 セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法 Pending JPH10134096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8285415A JPH10134096A (ja) 1996-10-28 1996-10-28 セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8285415A JPH10134096A (ja) 1996-10-28 1996-10-28 セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法

Publications (1)

Publication Number Publication Date
JPH10134096A true JPH10134096A (ja) 1998-05-22

Family

ID=17691232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8285415A Pending JPH10134096A (ja) 1996-10-28 1996-10-28 セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法

Country Status (1)

Country Link
JP (1) JPH10134096A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257317A (zh) * 2012-02-17 2013-08-21 通用汽车环球科技运作有限责任公司 具有基于过电位的可变电阻器的蓄电池状态评估器
JP2016133903A (ja) * 2015-01-16 2016-07-25 富士通株式会社 回路モデル、半導体集積回路の遅延見積方法及び装置
JP2017027352A (ja) * 2015-07-22 2017-02-02 富士通株式会社 半導体集積回路の遅延見積方法、プログラム、及び回路設計装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257317A (zh) * 2012-02-17 2013-08-21 通用汽车环球科技运作有限责任公司 具有基于过电位的可变电阻器的蓄电池状态评估器
JP2016133903A (ja) * 2015-01-16 2016-07-25 富士通株式会社 回路モデル、半導体集積回路の遅延見積方法及び装置
JP2017027352A (ja) * 2015-07-22 2017-02-02 富士通株式会社 半導体集積回路の遅延見積方法、プログラム、及び回路設計装置

Similar Documents

Publication Publication Date Title
US5274568A (en) Method of estimating logic cell delay time
CN105849570B (zh) 对物理系统的计算机模型和实际实时硬件组件的闭环仿真
US5313398A (en) Method and apparatus for simulating a microelectronic circuit
US5617325A (en) Method for estimating interconnect delays in integrated circuits
US9563728B2 (en) Equivalent circuit model, program, and recording medium
CN112861457B (zh) 一种延迟电路系统的模型降阶方法、装置及介质
JP4507421B2 (ja) 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体
US5293327A (en) Method of logic circuit simulation
US6556954B1 (en) Method and device for determining a fault in a technical system
JPH10134096A (ja) セルの特性推定用パラメータのキャラクタライズ方法、並びにセルの出力信号波形推定方法及びセルの遅延時間計算方法
Codecasa Canonical forms of one-port passive distributed thermal networks
US20080177517A1 (en) Techniques for calculating circuit block delay and transition times including transistor gate capacitance loading effects
Lordache et al. SYSEG—Symbolic state equation generation
JP2019008794A (ja) 電気全体回路のシミュレーションのためのコンピュータ実装方法
US7283943B1 (en) Method of modeling circuit cells for powergrid analysis
CN113343620B (zh) 电路直流分析仿真方法、装置、设备及存储介质
Lin et al. Signal delay in general RC networks with application to timing simulation of digital integrated circuits
EP2130054B1 (en) Iterative method for characterizing the frequency dependence of the linear properties of an electrical component
US5655108A (en) Pattern-evaluation aiding device and method for the same
US20030115558A1 (en) Optimisation of electronic system parameters
JP2000259686A (ja) ゲート遅延計算方法、ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体
WO2015015910A1 (ja) 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
US7296250B2 (en) Method and system for characterizing electronic circuitry
US6754616B1 (en) Method of emulating an ideal transformer valid from DC to infinite frequency
JP4072112B2 (ja) 電力系統解析装置および電力系統解析方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427