JPH1012919A - Light-receiving/emitting device, light-receiving/emitting device array, and manufacture of light-receiving/ emitting device - Google Patents
Light-receiving/emitting device, light-receiving/emitting device array, and manufacture of light-receiving/ emitting deviceInfo
- Publication number
- JPH1012919A JPH1012919A JP16617796A JP16617796A JPH1012919A JP H1012919 A JPH1012919 A JP H1012919A JP 16617796 A JP16617796 A JP 16617796A JP 16617796 A JP16617796 A JP 16617796A JP H1012919 A JPH1012919 A JP H1012919A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- light emitting
- receiving
- light
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、受発光素子、受
発光素子アレイ、および受発光素子の製造方法に関する
ものである。ここで、受発光素子とは、該素子への電気
信号の印加方向に応じて受光素子としても使用出来、ま
た発光素子としても使用できる素子の意味である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting / receiving element, a light emitting / receiving element array, and a method for manufacturing the light emitting / receiving element. Here, the light receiving / emitting element means an element that can be used as a light receiving element and can also be used as a light emitting element depending on the direction of application of an electric signal to the element.
【0002】[0002]
【従来の技術】受発光素子アレイの一種として例えば発
光ダイオードアレイ(以下、LEDアレイともいう。)
がある。LEDアレイは例えば電子写真方式のプリンタ
用光源として利用されている。LEDアレイは、発光方
向に着目すると、上面発光型のものと端面発光型のもの
とに大別出来る。上面発光型のものは、例えば、N型G
aAs基板上にN型AlGaAs層を成長させて構成さ
れたN型半導体下地と、この下地のアレイ状に点在する
個所それぞれに形成したP型不純物拡散領域と、Nおよ
びP側電極とを具えたものであって、半導体下地面に対
し垂直かつ上方に光を発するものである。ここで、N型
半導体下地と個々のP型不純物拡散領域とで構成される
PN接合部それぞれが、LEDアレイにおける個々の発
光部になる。一方の端面発光型のものは、簡単に言え
ば、上面発光型のものを半導体下地面に対し垂直な方向
に沿って切断してPN接合部が露出された端面を生じさ
せたものであって、半導体下地面に平行な方向に光を発
する型のものである(例えば特開平2-125765号公報)。
いずれの型の場合も、その製造に際しては、N型半導体
下地上に、開口部をアレイ状に有した拡散防止マスクを
形成する。そしてこの拡散防止マスクを通してP型不純
物を下地に導入して上記のP型拡散領域を形成してい
る。2. Description of the Related Art As one kind of light receiving / emitting element array, for example, a light emitting diode array (hereinafter, also referred to as an LED array).
There is. The LED array is used, for example, as a light source for an electrophotographic printer. Focusing on the light emitting direction, LED arrays can be broadly classified into a top emission type and an edge emission type. The top emission type is, for example, an N-type G
An N-type semiconductor base formed by growing an N-type AlGaAs layer on an aAs substrate, P-type impurity diffusion regions formed in each of the bases scattered in an array, and N- and P-side electrodes. And emits light vertically and upward with respect to the semiconductor base surface. Here, each PN junction formed by the N-type semiconductor base and each P-type impurity diffusion region becomes an individual light-emitting portion in the LED array. On the other hand, the edge emitting type is, in short, a top emitting type that is cut along a direction perpendicular to the semiconductor base surface to produce an end face with an exposed PN junction. The type emits light in a direction parallel to the semiconductor base surface (for example, Japanese Patent Application Laid-Open No. 2-125765).
In the case of either type, a diffusion prevention mask having openings in an array is formed on an N-type semiconductor base during its manufacture. Then, a P-type impurity is introduced into the base through the diffusion prevention mask to form the P-type diffusion region.
【0003】[0003]
【発明が解決しようとする課題】ところで、例えば電子
写真方式のプリンタに対しては、より高解像度の画像が
形成できるよう性能向上が望まれている。そのために
は、LEDアレイにおける各発光部ピッチを、小さくす
る必要がある。しかしそうすると、各発光部の、これら
発光部が並ぶ方向に沿った寸法も小さくする必要が生
じ、そのため発光部での発光量が少なくなるという問題
が生じる。これを回避するために、発光部すなわちPN
接合部の、発光部が並ぶ方向と直交する方向に沿う寸法
を大きくすることも考えられる。しかしそうすると、今
度は、LEDアレイの、発光部が並ぶ方向と直交する方
向に沿った寸法がその分増大する。これは、半導体ウエ
ハにLEDアレイ用の各チップを作り込む際のチップ数
を低下させることになり、ひいてはLEDアレイのコス
ト増加を招く。By the way, for an electrophotographic printer, for example, it is desired to improve the performance so that a higher-resolution image can be formed. For that purpose, it is necessary to reduce the pitch of each light emitting unit in the LED array. However, in such a case, it is necessary to reduce the size of each light emitting unit along the direction in which the light emitting units are arranged, which causes a problem that the amount of light emitted from the light emitting unit is reduced. In order to avoid this, the light emitting part, that is, PN
It is also conceivable to increase the dimension of the joining portion along a direction orthogonal to the direction in which the light emitting portions are arranged. However, when doing so, the size of the LED array along the direction orthogonal to the direction in which the light emitting units are lined up increases accordingly. This reduces the number of chips when each LED array chip is formed on a semiconductor wafer, which leads to an increase in the cost of the LED array.
【0004】受発光部の平面積を従来より小さくした場
合でも受発光部からの発光量(受光素子の場合であれば
光電変換される電気信号量)を所望の通りにできる新規
な構造の受発光素子および受発光素子アレイと、これら
を製造するに好適な製造方法とが望まれる。[0004] Even if the plane area of the light emitting / receiving section is made smaller than before, the light receiving quantity of the light emitting / receiving section (in the case of a light receiving element, the amount of electric signal to be photoelectrically converted) can be as desired. A light emitting element, a light receiving / emitting element array, and a manufacturing method suitable for manufacturing these are desired.
【0005】[0005]
【課題を解決するための手段】そこでこの発明の受発光
素子によれば、接合界面が凹凸になっているPN接合部
によって受発光部を構成してあることを特徴とする。According to the present invention, there is provided a light emitting / receiving element comprising a light emitting / receiving section constituted by a PN junction having an uneven bonding interface.
【0006】この発明の受発光素子によれば、受発光部
を構成しているPN接合部の接合界面が凹凸であるの
で、一般的なPN接合部(PN接合部の底面側の接合界
面がほぼ平坦であるPN接合部)で受発光部を構成して
ある場合より、単位面積あたりの接合面積が大きい受発
光素子が構成できる。受発光素子アレイにおいても上記
と同様の作用が得られる。そのため、従来より広い受光
面積または発光面積をもった受発光素子(受発光素子ア
レイ)が得られることになる。したがって、例えば、発
光部の平面積を従来より小さくしても従来同様の発光量
を示す発光部が実現出来る。According to the light emitting and receiving element of the present invention, the junction interface of the PN junction forming the light emitting and receiving section is uneven, so that the general PN junction (the junction interface on the bottom side of the PN junction is not formed). A light-emitting / emitting element having a larger junction area per unit area can be configured than when the light-emitting / receiving section is constituted by a substantially flat PN junction. The same effect as described above can be obtained in the light receiving / emitting element array. Therefore, a light receiving / emitting element (light receiving / emitting element array) having a light receiving area or a light emitting area larger than that of the related art can be obtained. Therefore, for example, even if the plane area of the light emitting unit is made smaller than that of the conventional light emitting unit, it is possible to realize a light emitting unit having the same light emission amount as the conventional one.
【0007】なおこの発明の実施に当たり、接合界面が
凹凸になっているPN接合部を以下の構造とするのが好
適である。:接合深さが他の部分より浅くされていて
かつPN接合が形成された領域を第1の方向に沿って横
切っている帯状の浅接合部を少なくとも1つ具えたPN
接合部。:接合深さが他の部分より浅くされていてか
つPN接合が形成された領域を第1の方向および該第1
の方向と交差する第2の方向に沿って横切っている交差
状の浅接合部を少なくとも1つ具えたPN接合部。これ
ら、のPN接合部であると、単位面積あたりの接合
面積が大きい受発光素子、受発光素子アレイが実現され
る。In the practice of the present invention, it is preferable that the PN junction having an uneven junction interface has the following structure. : PN having a shallow junction having a shallower junction depth than other portions and having at least one strip-shaped shallow junction traversing the region where the PN junction is formed along the first direction.
Joint. : The region where the junction depth is shallower than other portions and where the PN junction is formed is moved in the first direction and in the first direction.
A PN junction comprising at least one intersecting shallow junction traversing along a second direction intersecting the direction of. With these PN junctions, a light emitting and receiving element and a light emitting and receiving element array having a large junction area per unit area are realized.
【0008】また、請求項7でいう構成すなわち、(a).
接合界面が凹凸になっておりかつ、凸部を2以上含んで
おり、然もこれら凸部の拡散深さを互いに違えてあるP
N接合部によって、各受発光部をそれぞれ構成した端面
受発光型の受発光素子アレイの場合、または、(b).接合
深さが他の部分より浅くされていてかつPN接合が形成
された領域を第1の方向に沿って横切っている帯状の浅
接合部を2以上具え、かつ、これら浅接合部の接合深さ
を互いに違えてあるPN接合部によって各受発光部を構
成した端面受発光型の受発光素子アレイの場合それぞれ
では、接合界面が凹凸になったことによる接合面積の増
加という作用に加え、発光端面からみたとき接合界面の
高さが異なる部分が生じるという作用も得られる。[0008] In addition, the structure according to claim 7, namely, (a).
The bonding interface is uneven and includes two or more projections, and the diffusion depths of these projections are different from each other.
In the case of an end face light emitting / receiving light emitting / receiving element array in which each light emitting / receiving section is constituted by an N junction, or (b) the junction depth is smaller than other portions and a PN junction is formed. An end face receiving device having two or more strip-shaped shallow junctions traversing the region along the first direction, and each light-receiving / emitting unit formed by a PN junction having a different junction depth between the shallow junctions. In each of the light emitting and receiving light emitting and receiving element arrays, in addition to the effect of increasing the bonding area due to the unevenness of the bonding interface, there is also obtained the effect that a portion where the height of the bonding interface differs when viewed from the light emitting end face is generated. .
【0009】また、この発明の受発光素子の製造方法に
よれば、第1導電型の半導体下地上に該半導体下地の受
発光部形成予定領域を露出する開口部を有した拡散防止
マスクを形成する工程と、該開口部を通して前記半導体
下地に第2導電型の不純物を導入することにより該半導
体下地に第2導電型不純物拡散領域を形成して受発光部
構成用のPN接合部を得る工程と、を含む受発光素子の
製造方法において、前記拡散防止マスクとして、1つの
受発光部を形成するための前記開口部が2以上の開口部
で構成されている拡散防止マスクを用いることを特徴と
する。According to the method for manufacturing a light emitting / receiving element of the present invention, a diffusion prevention mask having an opening exposing a region where a light emitting / receiving portion is to be formed in the semiconductor base is formed on a first conductive type semiconductor base. And a step of introducing a second conductivity type impurity into the semiconductor base through the opening to form a second conductivity type impurity diffusion region in the semiconductor base to obtain a PN junction for forming a light emitting / receiving section. In the method for manufacturing a light receiving and emitting element, the method further comprises using, as the diffusion preventing mask, a diffusion preventing mask in which the opening for forming one light emitting and receiving unit is composed of two or more openings. And
【0010】この製造方法の発明によれば、各開口部下
の半導体下地部分では所定深さの接合が形成され、一
方、2以上の開口部の間の半導体下地部分ではこれら開
口部から導入された不純物の横方向拡散に起因する接合
すなわち接合深さが浅い接合が形成される。ここで、2
以上の開口部を一次元方向に配置した拡散防止マスクを
用いる場合は、2以上の開口部の間の半導体下地部分に
帯状の浅接合部が形成出来る。また3以上の開口部を二
次元配置した拡散防止マスクを用いる場合は、各開口部
の間の半導体下地部分に浅接合部が形成されるので、結
局、交差状の浅接合部が形成出来る。According to the invention of this manufacturing method, a junction of a predetermined depth is formed in the semiconductor base portion below each opening, while the semiconductor base portion between two or more openings is introduced from these openings. A junction resulting from the lateral diffusion of the impurity, that is, a junction having a shallow junction depth is formed. Where 2
In the case of using a diffusion prevention mask in which the above-described openings are arranged in a one-dimensional direction, a strip-shaped shallow junction can be formed in a semiconductor base portion between two or more openings. In the case of using a diffusion prevention mask in which three or more openings are two-dimensionally arranged, a shallow junction is formed in a semiconductor base portion between the openings, so that a cross-shaped shallow junction can be eventually formed.
【0011】[0011]
【発明の実施の形態】以下、図面を参照してこの発明の
受発光素子、受発光素子アレイ、受発光素子アレイの製
造方法の実施の形態について説明する。ただし、説明に
用いる各図はこの発明を理解できる程度に各構成成分の
寸法、形状および配置関係を概略的に示してある。ま
た、各図において同様な構成成分については同一の番号
を付して示しその重複する説明を省略する。また、ここ
では受発光素子アレイの一種であるLEDアレイに本発
明を適用する例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a light emitting / receiving element, a light emitting / receiving element array, and a method for manufacturing a light receiving / emitting element array according to the present invention will be described with reference to the drawings. However, the drawings used in the description schematically show the dimensions, shapes, and arrangements of the components so that the present invention can be understood. Also, in each of the drawings, the same components are denoted by the same reference numerals, and redundant description will be omitted. Here, an example in which the present invention is applied to an LED array, which is a type of light emitting / receiving element array, will be described.
【0012】1.第1の実施の形態 はじめに上面発光型のLEDアレイに本発明を適用した
例を説明する。しかも、帯状の浅接合部を1つ有したP
N接合部によって個々の発光部を構成してある例を説明
する。先ず、その構造について説明する。この説明を図
1(A)〜(D)を参照して行なう。ここで、図1
(A)は第1の実施の形態のLEDアレイ10の一部を
示した平面図、図1(B)は図1(A)におけるI−I
線断面図(ただし切り口を示した図。以下同様)、図1
(C)は図1(A)におけるII−II線断面図、図1
(D)は図1(C)のQ部を拡大して示した断面図であ
る。ただし、各断面図では、図面が複雑化するのを回避
するために断面を示すハッチングを一部省略してある
(以下の他の断面図において同じ。)。1. First Embodiment First, an example in which the present invention is applied to a top emission type LED array will be described. Moreover, the P having one strip-shaped shallow junction portion
An example in which individual light emitting units are configured by N junctions will be described. First, the structure will be described. This will be described with reference to FIGS. Here, FIG.
FIG. 1A is a plan view showing a part of the LED array 10 according to the first embodiment, and FIG. 1B is a sectional view taken along a line II in FIG.
Line cross-sectional view (however, a view showing the cut end; the same applies hereinafter), FIG. 1
1C is a sectional view taken along line II-II in FIG.
FIG. 2D is an enlarged cross-sectional view of a portion Q in FIG. However, in each cross-sectional view, hatching indicating a cross-section is partially omitted in order to avoid complicating the drawing (the same applies to other cross-sectional views below).
【0013】図1において、11は第1導電型の半導体
下地である。この実施の形態では、N型の半導体下地1
1としている。詳細には、N型のガリウム・砒素(Ga
As)基板11aと、このN型GaAs基板11a上に
エピタキシャル成長させたN型のガリウム・砒素・燐
(N型GaAsP)層11bとで、N型半導体下地11
を構成している。13はN型半導体下地11に所定間隔
(LEDの配列ピッチに応じた間隔)で形成してあるP
型GaAsP層である。また13aは、P型GaAsP
層13を形成する際に不純物が横方向に拡散して生じた
横方向拡散領域の輪郭を示す。このP型GaAsP層1
3とN型GaAsP層11bとでPN接合部15が構成
される(図1(D)参照)。そしてこのPN接合部15
それぞれでLEDアレイ10の個々の発光部が構成され
る。ただし、このPN接合部15は、接合深さが他の部
分より浅くされていてかつPN接合が形成された領域を
第1の方向に沿って横切っている帯状の浅接合部15x
を有したものとしてある。特にこの例の場合のPN接合
部15は、PN接合が形成された領域の中央点を通って
かつ発光部が並ぶ方向(この例ではこの方向がこの発明
でいう第1の方向に当たる。図1(D)では紙面に垂直
な方向))に沿って帯状の浅接合部15xを具えたPN
接合部となっている。そのため、このPN接合部15で
は、帯状の浅接合部15xの両側のPN接合部分15y
a,15ybそれぞれが接合深さが他より深くなった領
域となるので、これら領域15ya,15xおよび15
ybにより接合界面が凹凸になっているPN接合部15
が構成される。In FIG. 1, reference numeral 11 denotes a semiconductor substrate of the first conductivity type. In this embodiment, an N-type semiconductor underlayer 1 is used.
It is set to 1. In detail, N-type gallium arsenide (Ga
An As-type substrate 11a and an N-type gallium-arsenic-phosphorus (N-type GaAsP) layer 11b epitaxially grown on the N-type GaAs substrate 11a form an N-type semiconductor underlayer 11.
Is composed. Reference numeral 13 denotes P formed on the N-type semiconductor base 11 at a predetermined interval (an interval corresponding to the arrangement pitch of the LEDs).
Type GaAsP layer. 13a is a P-type GaAsP
The outline of the lateral diffusion region generated by the lateral diffusion of impurities when forming the layer 13 is shown. This P-type GaAsP layer 1
3 and the N-type GaAsP layer 11b constitute a PN junction 15 (see FIG. 1D). And this PN junction 15
Each of the individual light emitting units of the LED array 10 is configured. However, the PN junction 15 has a band-shaped shallow junction 15x whose junction depth is shallower than other portions and crosses the region where the PN junction is formed along the first direction.
Is provided. In particular, the PN junction 15 in this example passes through the center point of the region where the PN junction is formed and the direction in which the light emitting units are arranged (in this example, this direction corresponds to the first direction in the present invention. (D) is a PN having a strip-shaped shallow junction 15x along the direction perpendicular to the paper surface))).
It is a joint. Therefore, in the PN junction portion 15, the PN junction portions 15y on both sides of the strip-shaped shallow junction portion 15x.
Since a and 15yb are regions where the junction depth is deeper than the others, these regions 15ya, 15x and 15yb
PN junction 15 whose junction interface is uneven due to yb
Is configured.
【0014】また図1において17はP側電極、19は
N側電極である。P側電極17は対応するP型GaAs
P層13上に一端が接するように設けてある。しかも、
P側電極17は、上記の2つの領域15ya,15yb
双方の表面に接するように、P型GaAsP層13上に
設けてある。またN側電極19は半導体下地11の裏面
に設けてある。In FIG. 1, reference numeral 17 denotes a P-side electrode, and 19 denotes an N-side electrode. The P-side electrode 17 is made of a corresponding P-type GaAs
It is provided on the P layer 13 such that one end is in contact therewith. Moreover,
The P-side electrode 17 is connected to the two regions 15ya and 15yb.
It is provided on the P-type GaAsP layer 13 so as to be in contact with both surfaces. The N-side electrode 19 is provided on the back surface of the semiconductor base 11.
【0015】また図1において21で示したものは絶縁
膜である。この絶縁膜21は、LEDアレイを製造する
段階では、N型GaAsP層11bに選択的にP型不純
物を導入して上記P型GaAsP層13を形成するため
の拡散防止マスクとして機能し(詳細は後述する)、L
EDアレイ完成後はP側電極17とN型半導体下地11
とを電気的に分離する膜として機能するものである。こ
の絶縁膜21を特に後の製造方法の説明においては拡散
防止マスク21ともいう。また図1において21a,2
1bで示したものは、絶縁膜21に設けられた開口部で
ある。これらの開口部21a,21bは、LEDアレイ
を製造する段階ではP型GaAsP層13形成のための
不純物導入用窓として機能し、LEDアレイ完成後はP
側電極17と発光部との接続用窓として機能するもので
ある。なお、この絶縁膜21上にこれとは別に絶縁膜を
さらに設けて、P側電極17とN型半導体下地11との
絶縁性の一層の信頼性を高めることも行なえる。In FIG. 1, reference numeral 21 denotes an insulating film. The insulating film 21 functions as a diffusion prevention mask for selectively introducing a P-type impurity into the N-type GaAsP layer 11b to form the P-type GaAsP layer 13 at the stage of manufacturing the LED array (for details, see FIG. L)
After the ED array is completed, the P-side electrode 17 and the N-type semiconductor base 11
And a film that electrically separates the above. This insulating film 21 is also referred to as a diffusion prevention mask 21 particularly in the description of the manufacturing method later. Also, in FIG.
What is indicated by 1 b is an opening provided in the insulating film 21. These openings 21a and 21b function as impurity introduction windows for forming the P-type GaAsP layer 13 at the stage of manufacturing the LED array.
It functions as a connection window between the side electrode 17 and the light emitting unit. In addition, an insulating film may be further provided on the insulating film 21 to further enhance the reliability of the insulating property between the P-side electrode 17 and the N-type semiconductor base 11.
【0016】この第1の実施の形態のLEDアレイ10
では、一部が帯状の浅接合部15xとなっているPN接
合部15で発光部を構成してある。従来のPN接合部で
あると図1(D)に15xで示した部分は、15ya,
15ybに連なるほぼ平坦面になっていたのであるが、
本発明では凸状になっているのである。そのため接合界
面が凹凸になるので、その分、単位平面積あたりの接合
面積が増えることになる。したがって、例えば従来と同
様の発光量を得るとしたなら、発光部の平面積を従来に
比べ小さくできる。このため、LEDアレイを構成する
際に各発光部をより高密度に配置できるし、またLED
の第2の方向の寸法を増大させることなく所望の発光量
を得ることができる。The LED array 10 according to the first embodiment
In the figure, the light emitting section is constituted by the PN junction 15 which is partially a strip-shaped shallow junction 15x. The portion indicated by 15x in FIG. 1D as a conventional PN junction is 15ya,
Although it was almost a flat surface connected to 15yb,
In the present invention, it is convex. As a result, the bonding interface becomes uneven, so that the bonding area per unit flat area increases accordingly. Therefore, for example, if a light emission amount similar to that of the related art is obtained, the plane area of the light emitting unit can be smaller than that of the related art. For this reason, when forming the LED array, each light emitting section can be arranged at a higher density, and
A desired light emission amount can be obtained without increasing the dimension in the second direction.
【0017】次に、この第1の実施の形態のLEDアレ
イを製造する際の好ましい製造方法について、図2〜図
4を参照して説明する。ここで、図2、図3の各図は、
製造工程中の主な工程でのウエハの様子をその一部断面
によって示した工程図である。一部断面とはちょうど、
図1(C)と同様な切断位置に対応する断面図であっ
て、然も、ウエハ上の2列のLEDアレイ形成予定部分
の断面図である。また、図4は図3(B)の工程をさら
に説明する平面図である。なお、図4中に示したハッチ
ングは該当領域を他の領域と明確に区分けする意味で付
したもので断面を意味しないことを付記する。Next, a preferred method of manufacturing the LED array according to the first embodiment will be described with reference to FIGS. Here, FIG. 2 and FIG.
FIG. 4 is a process diagram showing a state of a wafer in a main process in a manufacturing process by a partial cross section thereof. Just a partial cross section,
FIG. 2 is a cross-sectional view corresponding to a cutting position similar to FIG. 1C, and is a cross-sectional view of a portion where two rows of LED arrays are to be formed on a wafer. FIG. 4 is a plan view for further explaining the step of FIG. It should be noted that hatching shown in FIG. 4 indicates that the relevant area is clearly separated from other areas, and does not mean a cross section.
【0018】先ず、N型半導体下地11上に、下地11
の発光部(PN接合部)形成予定部分を露出する開口部
を有した拡散防止マスク21を形成する(図2
(A))。ただし、この実施の形態の場合の拡散防止マ
スク21は、1つの発光部を形成するための開口部が2
つの独立した開口部21a,21bによって構成され
た、マスクである。しかも、発光部の並ぶ方向とは直交
する方向(図2(A)では横方向)に、これら2つの開
口部21a,21bが配置されるように拡散防止マスク
21を形成してある。しかも、この2つ開口部21a,
21bの互いに近接する側の端同士の距離d(図2
(A)における拡大図参照)が、これら開口部21a,
21bを通してN型半導体下地11に導入されるP型不
純物の横方向拡散距離の2倍以内に納まるよう、これら
開口部21a,21bを配置してある。このように距離
dを規定しておくと、後の不純物拡散領域形成工程にお
いてこれら開口部21a,21b下に形成されるP型不
純物拡散領域の横方向拡散領域同士が接するようにな
る。このため、開口部21a,21b下の半導体下地部
分それぞれには、図1(D)に示した領域15ya,1
5ybが形成出来、かつ、開口部21a,21b間の半
導体下地部分には帯状の浅接合部15xが形成でき、し
かも、これら領域15ya,15yb,15xは連続し
た状態になる。なおこの拡散防止マスク21の形成に当
たっては、1つの受発光部を形成するための開口部を1
つの開口部で構成するとした場合に予定されていた面積
より小さい範囲に、開口21a,21bが納まるよう
に、開口部21a,21b配置するのが良い。具体例で
いえば、従来技術では1つの発光部を形成する際に面積
Aの1つの開口部を用いていたとしたならば、本願で
は、この面積Aより小さい範囲に開口21a,21bが
納まるように、開口部21a,21bを配置する。こう
すると従来に比べて平面積の小さなPN接合部が形成で
きるからである。またそのようにしても、既に図1
(D)を参照して説明したようにこの発明にかかるPN
接合部15は接合界面15sが凹凸となるので、接合面
積自体は従来のPN接合部のそれと同等に出来るからで
ある。もちろん、開口部21a,21bの面積が小さす
ぎては、PN接合部15の接合界面15sがいくら凹凸
となっていても所望の接合面積は得られないから、開口
部21a,21bの大きさはこの点をも考慮する。この
拡散防止マスク21は公知の成膜方法、例えばスパッタ
法、CVD法などの成膜方法と、ホトリソグラフィ技術
およびエッチング技術により、形成出来る。また、この
拡散防止マスク21は、例えばアルミナ膜、窒化珪素
膜、酸化珪素膜、PSG(Phospho-Silicate Glass)膜
などから選ばれる膜で構成できる。またその膜厚は、例
えば50〜500nmの範囲の好適な膜厚とできる。First, on the N-type semiconductor base 11, the base 11
A diffusion prevention mask 21 having an opening exposing a portion where a light emitting portion (PN junction) is to be formed is formed (FIG. 2).
(A)). However, the diffusion prevention mask 21 in this embodiment has two openings for forming one light emitting part.
This is a mask constituted by two independent openings 21a and 21b. Moreover, the diffusion prevention mask 21 is formed so that these two openings 21a and 21b are arranged in a direction (horizontal direction in FIG. 2A) orthogonal to the direction in which the light emitting units are arranged. Moreover, these two openings 21a,
The distance d between the ends of the sides 21b adjacent to each other (FIG. 2
(Refer to the enlarged view in (A)).
These openings 21a and 21b are arranged so as to fall within twice the lateral diffusion distance of the P-type impurity introduced into the N-type semiconductor base 11 through the base 21b. When the distance d is defined in this manner, the lateral diffusion regions of the P-type impurity diffusion regions formed below these openings 21a and 21b come into contact with each other in the subsequent impurity diffusion region formation step. Therefore, the semiconductor base portions below the openings 21a and 21b are respectively provided in the regions 15ya and 15ya shown in FIG.
5yb can be formed, and a band-shaped shallow junction 15x can be formed in the semiconductor base portion between the openings 21a and 21b, and these regions 15ya, 15yb, and 15x are continuous. In forming the diffusion prevention mask 21, an opening for forming one light emitting / receiving section is formed by one.
The openings 21a and 21b are preferably arranged such that the openings 21a and 21b are accommodated in a range smaller than the area that is expected when the openings 21a and 21b are configured with one opening. In a specific example, if it is assumed that one opening having an area A is used when forming one light emitting unit in the related art, in the present application, the openings 21a and 21b fall within a range smaller than the area A. , The openings 21a and 21b are arranged. This is because a PN junction having a smaller plane area can be formed as compared with the related art. Even so, already
As described with reference to (D), the PN according to the present invention is used.
This is because the bonding area 15s of the bonding portion 15 becomes uneven, so that the bonding area itself can be made equal to that of the conventional PN bonding portion. Of course, if the areas of the openings 21a and 21b are too small, a desired bonding area cannot be obtained no matter how much the bonding interface 15s of the PN junction 15 becomes uneven. This point is also taken into account. The diffusion prevention mask 21 can be formed by a known film forming method, for example, a film forming method such as a sputtering method or a CVD method, and a photolithography technique and an etching technique. The diffusion preventing mask 21 can be formed of a film selected from, for example, an alumina film, a silicon nitride film, a silicon oxide film, a PSG (Phospho-Silicate Glass) film, and the like. Further, the film thickness can be set to a suitable film thickness in the range of, for example, 50 to 500 nm.
【0019】拡散防止マスク21の形成が済んだN型半
導体下地11上に、次に、拡散制御膜23を形成する
(図2(A))。この拡散制御膜23は公知の成膜方
法、例えばスパッタ法、CVD法などで形成出来る。こ
の拡散制御膜23は、例えばアルミナ膜、窒化珪素膜、
酸化珪素膜、PSG(Phospho-Silicate Glass)膜など
から選ばれる膜で構成できる。またその膜厚は、例えば
10〜300nmの範囲の好適な膜厚とできる。この拡
散制御膜23は、拡散時のN型半導体下地への不純物導
入に伴う損傷を低減させるために用いるものであり、拡
散制御膜を用いない工程も可能である。Next, a diffusion control film 23 is formed on the N-type semiconductor base 11 on which the diffusion prevention mask 21 has been formed (FIG. 2A). The diffusion control film 23 can be formed by a known film forming method, for example, a sputtering method, a CVD method, or the like. The diffusion control film 23 includes, for example, an alumina film, a silicon nitride film,
It can be composed of a film selected from a silicon oxide film, a PSG (Phospho-Silicate Glass) film and the like. Further, the film thickness can be a suitable film thickness in the range of, for example, 10 to 300 nm. The diffusion control film 23 is used to reduce damage due to the introduction of impurities into the N-type semiconductor base during diffusion, and a process without using the diffusion control film is also possible.
【0020】次に、P型不純物として例えば亜鉛(Z
n)を、拡散制御膜23および拡散防止マスク21の各
開口部を通してN型GaAsP層11bに導入する。こ
の不純物導入は例えば気相拡散法あるいは固相拡散法で
行なう。この結果、N型GaAsP層11bの一部はP
型GaAsP層13になる。またこの拡散工程に当た
り、既に説明したように、拡散防止マスクとして、1つ
の発光部形成のための開口部を2つの開口部21a,2
1bで構成した拡散防止マスク21を用いるので、開口
部21a,21b下のN型GaAsP層部分それぞれに
は、図1(D)に示した領域15ya,15ybが形成
出来、開口部21a,21b間のN型GaAsP層部分
には帯状の浅接合部15xが形成できることになる(図
2(B))。よって、図1(D)を参照して説明したP
N接合部15が簡易に形成できる。Next, for example, zinc (Z
n) is introduced into the N-type GaAsP layer 11b through each opening of the diffusion control film 23 and the diffusion prevention mask 21. This impurity introduction is performed by, for example, a vapor phase diffusion method or a solid phase diffusion method. As a result, part of the N-type GaAsP layer 11b becomes P-type.
GaAsP layer 13. In the diffusion step, as described above, an opening for forming one light emitting portion is formed as two diffusion openings 21a and 2a as a diffusion prevention mask.
1D, the regions 15ya and 15yb shown in FIG. 1D can be formed in the N-type GaAsP layer below the openings 21a and 21b, respectively. A strip-shaped shallow junction 15x can be formed in the N-type GaAsP layer (FIG. 2B). Therefore, P described with reference to FIG.
The N junction 15 can be easily formed.
【0021】次に、拡散制御膜23を公知のエッチング
方法例えばウエットエッチング方法やドライエッチング
方法により除去する(図2(B))。Next, the diffusion control film 23 is removed by a known etching method, for example, a wet etching method or a dry etching method (FIG. 2B).
【0022】次に、P型GaAsP層13に接続される
P側電極17を、蒸着法、スパッタ法などの好適な成膜
方法および微細加工技術により形成する(図3
(A))。この実施の形態のP側電極17は、拡散防止
マスク21上から2つの開口部21a,21b下のP型
GaAsP層それぞれの上を経由した後再び拡散防止マ
スク21上に及ぶように形成してある。このP側電極1
7は、2つの開口部21a,21b下のP型GaAsP
層それぞれに接するように形成した方が好ましい。PN
接合部15における領域15ya,15ybそれぞれと
P側電極17との電気的接続がより確保されるからであ
る。しかし、P側電極17の、拡散防止マスク21上に
形成される部分については、ボンディングパッド側のみ
でも良い。P側電極17の構成材料としては、P側電極
17およびP型GaAsP層13間でオーミックコンタ
クトが行なわれるなら、特に限定されない。例えばアル
ミニウムはP側電極17を構成する材料として挙げられ
る。Next, a P-side electrode 17 connected to the P-type GaAsP layer 13 is formed by a suitable film forming method such as an evaporation method or a sputtering method and a fine processing technique (FIG. 3).
(A)). The P-side electrode 17 of this embodiment is formed so as to pass from above the diffusion prevention mask 21 to the P-type GaAsP layer below the two openings 21a and 21b and then to reach the diffusion prevention mask 21 again. is there. This P-side electrode 1
7 is a P-type GaAsP under the two openings 21a and 21b.
It is preferable to form the layers so as to be in contact with the respective layers. PN
This is because electrical connection between each of the regions 15ya and 15yb in the joint 15 and the P-side electrode 17 is further ensured. However, the portion of the P-side electrode 17 formed on the diffusion prevention mask 21 may be only on the bonding pad side. The constituent material of the P-side electrode 17 is not particularly limited as long as an ohmic contact is made between the P-side electrode 17 and the P-type GaAsP layer 13. For example, aluminum is cited as a material forming the P-side electrode 17.
【0023】次に、N型半導体下地11の裏面にN側電
極19を形成する(図3(B))。なお、特性向上のた
めに、N型半導体11の裏面を研磨した後にN側電極1
9を形成しても良い。また、P側電極17とN側電極1
9の形成順序はこの逆でも良い。Next, an N-side electrode 19 is formed on the back surface of the N-type semiconductor base 11 (FIG. 3B). To improve the characteristics, the N-side electrode 1 is polished after polishing the back surface of the N-type semiconductor 11.
9 may be formed. Also, the P-side electrode 17 and the N-side electrode 1
The order of forming 9 may be reversed.
【0024】また、各発光部上に保護膜を形成しても良
い。また不純物拡散の工程が済んだ後においては、後に
なされるダイシング工程中での拡散防止マスク21の剥
離が生じる危険性をより低減させる意味で、拡散マスク
21のダイシング予定領域に当たる部分31を除去する
ことも可能である。この実施の形態ではその例を示して
ある(図3(B))。図4はこれをより理解し易くする
ための平面図である。図4(A)中のY−Y線に沿った
断面図が図3(B)に相当する。Further, a protective film may be formed on each light emitting section. After the impurity diffusion step is completed, the portion 31 of the diffusion mask 21 which corresponds to the planned dicing region is removed in order to further reduce the risk of the peeling of the diffusion prevention mask 21 occurring in the dicing step performed later. It is also possible. This embodiment shows an example (FIG. 3B). FIG. 4 is a plan view for making this easier to understand. A cross-sectional view along a line YY in FIG. 4A corresponds to FIG.
【0025】次に、プロービングにより個々の発光部の
発光特性・電気特性の検査を行なう。次に、ダイシング
ソーを用い、ウエハから個々のLEDアレイ10を分離
する(図3(C))。Next, the light emission characteristics and electrical characteristics of each light emitting unit are inspected by probing. Next, the individual LED arrays 10 are separated from the wafer using a dicing saw (FIG. 3C).
【0026】その後、上述のプロービングによる検査結
果を基に良品LEDアレイのみを選別して、例えば電子
写真方式のプリンタヘッド組み立てに用いる。Thereafter, only non-defective LED arrays are selected on the basis of the inspection results obtained by the above-described probing, and are used, for example, for assembling an electrophotographic printer head.
【0027】なお、上述の例では1つの発光部を構成す
るためのマスク開口部を2つの開口部21a,21bで
構成した例を示したが、3つ以上の開口部で構成しても
良い。1つの発光部を形成するための開口部を3つ以上
(例えばn個)の開口部で構成した場合は、帯状の浅接
合部15xをn−1個具えたPN接合部を簡易に形成出
来る。また、上述の例では発光部が並ぶ方向に直交する
方向に沿って2以上の開口部を配置する例であったが、
発光部が並ぶ方向に沿って2以上の開口部を配置するよ
うにしても良い。こうした場合は、PN接合が形成され
た領域を発光部が並ぶ方向に直交する方向に沿って横切
っている帯状の浅接合部を簡易に形成出来る。In the above-described example, the mask opening for forming one light emitting section is shown as an example in which the openings are formed of two openings 21a and 21b. However, the mask opening may be formed of three or more openings. . When three or more (for example, n) openings for forming one light emitting portion are formed, a PN junction having n-1 strip-shaped shallow junctions 15x can be easily formed. . In the above example, two or more openings are arranged along a direction orthogonal to the direction in which the light emitting units are arranged.
Two or more openings may be arranged along the direction in which the light emitting units are arranged. In such a case, a strip-shaped shallow junction that crosses the region where the PN junction is formed along the direction orthogonal to the direction in which the light emitting units are arranged can be easily formed.
【0028】2.第2の実施の形態 次に、第2の実施の形態として、上面発光型のLEDア
レイであって、個々の発光部を、交差状の浅接合部を具
えたPN接合部によって構成してあるLEDアレイの例
を説明する。この説明を図5(A)〜(C)を参照して
説明する。ここで図5(A)はこの第2の実施の形態の
LEDアレイ40の一部を示した平面図、図5(B)は
図5(A)におけるI−I線断面図、図5(C)は図5
(A)におけるII−II線断面図である。2. Second Embodiment Next, as a second embodiment, in a top-emission type LED array, each light-emitting portion is constituted by a PN junction having a cross-shaped shallow junction. An example of an LED array will be described. This will be described with reference to FIGS. Here, FIG. 5A is a plan view showing a part of the LED array 40 according to the second embodiment, FIG. 5B is a sectional view taken along line II in FIG. 5A, and FIG. C) is FIG.
FIG. 2A is a sectional view taken along line II-II in FIG.
【0029】この第2の実施の形態のLEDアレイ40
の第1の実施の形態との主な違いはPN接合部41にお
ける接合界面の構造と、絶縁膜43(特に製造では拡散
防止マスクともいう)における開口部の配置にある。そ
こで、以下、これら相違点について主に説明する。The LED array 40 according to the second embodiment
The main differences from the first embodiment are the structure of the junction interface at the PN junction 41 and the arrangement of the openings in the insulating film 43 (particularly also referred to as a diffusion prevention mask in manufacturing). Thus, hereinafter, these differences will be mainly described.
【0030】この第2の実施の形態においても、LED
アレイ40のそれぞれの発光部を構成しているPN接合
部41は、N型GaAsP層11bとP型GaAsP層
13とで構成してある。ただしこの第2の実施の形態で
は、それぞれのPN接合部41は、接合深さが他の部分
より浅くされていてかつPN接合が形成される領域の中
央点を通って第1の方向および第2の方向に沿っ該領域
を横切っている浅接合部(交差状の浅接合部41x。こ
こでは十字状の浅接合部41x)を具えたものとなって
いる。そのため、このPN接合部41では、交差状の浅
接合部41xの周囲に接合深さが他より深くなった4つ
の領域が構成される。これら4つの領域のうちの3つの
領域41ya〜41ycを図4(B)、(C)に示して
ある。Also in the second embodiment, the LED
The PN junction 41 constituting each light emitting unit of the array 40 is composed of an N-type GaAsP layer 11b and a P-type GaAsP layer 13. However, in the second embodiment, each of the PN junctions 41 has a junction depth smaller than that of the other portion and passes through the center point of the region where the PN junction is formed in the first direction and the PN junction. A shallow junction (cross-shaped shallow junction 41x; here, a cross-shaped shallow junction 41x) crossing the region in the direction of No. 2 is provided. Therefore, in the PN junction 41, four regions having junctions deeper than the others are formed around the cross-shaped shallow junction 41x. Three regions 41ya to 41yc of these four regions are shown in FIGS.
【0031】この第2の実施の形態のLEDアレイ40
では、接合深さが浅くなった交差状の浅接合部41xを
具えたPN接合部41によって各発光部が構成される。
そのため、第1の実施の形態に比べ、PN接合部におけ
る接合界面の凹凸はさらに多くなるから、単位平面積当
たりの接合面積を第1の実施の形態に比べさらに広くで
きる。The LED array 40 according to the second embodiment
In the embodiment, each light-emitting portion is constituted by a PN junction portion 41 having a cross-shaped shallow junction portion 41x having a reduced junction depth.
Therefore, as compared with the first embodiment, the unevenness of the junction interface at the PN junction is further increased, so that the junction area per unit flat area can be made wider than that of the first embodiment.
【0032】次に、この第2の実施の形態のLEDアレ
イを製造する際の好ましい製造方法について上記の図5
を参照して説明する。なおこの製造方法の、第1の実施
の形態において説明した製造方法との相違点は、拡散防
止マスク43における開口部の配置にある。拡散防止マ
スク43を形成する際に、1つの発光部形成用の開口部
を4つの開口部43a〜43dを2次元配置、具体的に
は4つの開口部43a〜43dを略田の字状に配置す
る。それ以外は、第1の実施の形態において図2、図3
を参照して説明した製造手順を実施する。Next, a preferred method of manufacturing the LED array according to the second embodiment will be described with reference to FIG.
This will be described with reference to FIG. Note that this manufacturing method is different from the manufacturing method described in the first embodiment in the arrangement of the openings in the diffusion prevention mask 43. When forming the diffusion prevention mask 43, four openings 43a to 43d are two-dimensionally arranged with one opening for forming one light emitting unit, and more specifically, the four openings 43a to 43d are formed in a substantially square shape. Deploy. 2 and 3 in the first embodiment.
The manufacturing procedure described with reference to FIG.
【0033】4つの開口部43a〜43dの形成に当た
っては、それらの間隔やその面積に関して、第1の実施
の形態における開口部21a,21を形成する際の考え
を適用する。In forming the four openings 43a to 43d, the concept of forming the openings 21a and 21 in the first embodiment is applied to the interval and the area thereof.
【0034】この第2の実施の形態の製造方法によれ
ば、平面形状が十字状の浅接合部41xを具えたPN接
合部41を簡易に形成することができる。そのため、第
2の実施の形態に係るLEDアレイを簡易に製造するこ
とができる。According to the manufacturing method of the second embodiment, the PN junction 41 having the cross-shaped shallow junction 41x having a cross shape can be easily formed. Therefore, the LED array according to the second embodiment can be easily manufactured.
【0035】なお、ここでは2次元方向に2個ずつ合計
4つの開口部を配置する例を説明したが、配置個数はこ
れに限られずさらに多い場合があっても良い。また、各
方向の開口部数が異なる場合があってももちろん良い。Here, an example in which a total of four openings are arranged two by two in the two-dimensional direction has been described, but the number of arrangements is not limited to this and may be larger. Also, the number of openings in each direction may be different.
【0036】3.第3の実施の形態 上述の第1および第2の実施の形態は、この発明を上面
発光型のLEDアレイに適用した例であった。しかし、
この発明は端面発光型のLEDアレイに対しても適用で
きる。まず第3の実施の形態として、上記第1の実施の
形態の考えを端面発光型に適用した例を説明する。この
説明を図6(A)〜(C)を参照して行なう。ここで、
図6(A)は第3の実施の形態のLEDアレイ50の一
部を示した平面図、図6(B)は図6(A)におけるI
−I線断面図、図6(C)は図6(A)におけるII−II
線断面図である。3. Third Embodiment The first and second embodiments described above are examples in which the present invention is applied to a top emission type LED array. But,
The present invention can be applied to an edge emitting type LED array. First, as a third embodiment, an example in which the concept of the first embodiment is applied to an edge emission type will be described. This description will be made with reference to FIGS. here,
FIG. 6A is a plan view showing a part of the LED array 50 according to the third embodiment, and FIG.
FIG. 6C is a sectional view taken along line II-II in FIG.
It is a line sectional view.
【0037】図6において、50aは発光端面を示す。
発光端面50aの構造は製造方法に関係する部分が多い
ので後の製法説明の際に説明する。この第3の実施の形
態のLEDアレイの場合も、第1の実施の形態と同様、
各発光部を構成している各PN接合部は帯状の浅接合部
15x(図6(C)参照)を有したPN接合部15によ
って構成してある。そのため、第1の実施の形態の場合
と同様に単位平面積当たりの接合面積が従来に比べ広く
出来る。In FIG. 6, reference numeral 50a denotes a light emitting end face.
Since the structure of the light emitting end face 50a has many parts related to the manufacturing method, it will be described later in the description of the manufacturing method. Also in the case of the LED array of the third embodiment, similar to the first embodiment,
Each PN junction constituting each light emitting unit is constituted by a PN junction 15 having a strip-shaped shallow junction 15x (see FIG. 6C). Therefore, as in the case of the first embodiment, the bonding area per unit flat area can be made wider than in the conventional case.
【0038】またこの第3の実施の形態のLEDアレイ
を製造するに当たっての特徴的な工程は、第1、第2の
実施の形態における製造方法の場合と同様に、拡散防止
マスクにおける1つの発光部形成用開口部を2以上の開
口部により構成する点にある。すなわち拡散防止マスク
21における1つの発光部形成用の開口部を、この第3
の実施の形態の場合も第1の実施の形態での製造方法と
同様に2つの開口部21a,21bで構成する。ただ
し、発光端面側に当たる開口部は、この下方の半導体下
地に形成されるPN接合の一部が端面に露出されるよう
その大きさを考慮する。それ以外は図2〜図4を用いて
説明した製造手順で製造を行なえば良い。ただし、発光
端面を形成するための工程は付加される。この付加され
る工程について以下、図7を参照して簡単に説明する。The characteristic process for manufacturing the LED array of the third embodiment is the same as that of the manufacturing method of the first and second embodiments. The point is that the opening for forming a portion is constituted by two or more openings. That is, the opening for forming one light emitting portion in the diffusion prevention mask 21 is
Also in the case of the embodiment, two openings 21a and 21b are formed in the same manner as in the manufacturing method of the first embodiment. However, the size of the opening corresponding to the light emitting end face side is taken into consideration so that a part of the PN junction formed under the semiconductor base below this is exposed to the end face. Otherwise, the manufacturing may be performed according to the manufacturing procedure described with reference to FIGS. However, a step for forming the light emitting end face is added. The added step will be briefly described below with reference to FIG.
【0039】先ず、図2の(A)〜図3(B)を参照し
て説明した手順と同様の手順で各工程を実施して、拡散
防止膜21のダイシング予定領域に当たる部分を除去し
た構造体を得る(図7(A))。First, each of the steps is performed in the same procedure as that described with reference to FIGS. 2A to 3B to remove a portion of the diffusion preventing film 21 corresponding to a dicing area. A body is obtained (FIG. 7 (A)).
【0040】次に、この図7(A)に示した構造体上
に、この構造体における隣り合う2つのLEDアレイ間
のダイシング予定領域51のみを露出するエッチングマ
スク53を形成する(図7(B))。このエッチングマ
スク51は例えばホトレジストで構成出来る。Next, on the structure shown in FIG. 7A, an etching mask 53 for exposing only a dicing area 51 between two adjacent LED arrays in the structure is formed (FIG. 7 (A)). B)). This etching mask 51 can be composed of, for example, a photoresist.
【0041】次に、例えばリン酸:過酸化水素系エッチ
ング液、あるいはクエン酸系エッチング液、あるいはフ
ッ酸系エッチング液、あるいは硫酸系エッチング液など
を用いたウエットエッチング手法によって、半導体層1
1bの、エッチングマスク51で覆われていない部分を
エッチングする。このエッチングの際は、P型GaAs
P層13とN型GaAsP層11bとで構成されるPN
接合界面を越える深さまでエッチングをする。後のダイ
シングがPN接合界面よりも下方から開始されるように
するためである。こうしておくとダイシング時の衝撃が
PN接合界面に及ぶのを防止できるからである。このエ
ッチングにより、N型GaAsp層11bの所定部分に
凹部55を形成出来る。しかも、発光端面50aが形成
出来る(図7(C))。なおこの図7(C)の例では凹
部55としてその断面形状が逆テーパー状の凹部を形成
しているが、この凹部55は断面形状が順テーパ状の凹
部でも、側壁が半導体下地面に垂直になった凹部でも良
い。また凹部形成のエッチングはドライエッチング手法
を用いることも可能である。Next, the semiconductor layer 1 is formed by a wet etching method using, for example, a phosphoric acid: hydrogen peroxide-based etching solution, a citric acid-based etching solution, a hydrofluoric acid-based etching solution, or a sulfuric acid-based etching solution.
The portion of 1b that is not covered with the etching mask 51 is etched. At the time of this etching, P-type GaAs
PN composed of a P layer 13 and an N-type GaAsP layer 11b
Etch to a depth beyond the junction interface. This is because the later dicing is started from below the PN junction interface. This is because it is possible to prevent the impact at the time of dicing from reaching the PN junction interface. By this etching, a concave portion 55 can be formed in a predetermined portion of the N-type GaAsp layer 11b. In addition, the light emitting end face 50a can be formed (FIG. 7C). In the example shown in FIG. 7C, a concave portion having a reverse tapered cross section is formed as the concave portion 55. Even if the concave portion 55 has a forward tapered cross section, the side wall is perpendicular to the semiconductor base surface. It may be a concave part. Further, the etching for forming the concave portion may be performed by a dry etching method.
【0042】次に、半導体下地11裏面にN側電極19
を形成する(図示せず)。次に、プロービングにより個
々の発光部の発光特性・電気特性の検査を行なう。次
に、ダイシングソーを用い、ウエハから個々のLEDア
レイを分離する。Next, an N-side electrode 19 is formed on the back surface of the semiconductor underlayer 11.
(Not shown). Next, the light emission characteristics and electrical characteristics of each light emitting unit are inspected by probing. Next, the individual LED arrays are separated from the wafer using a dicing saw.
【0043】その後、上述のプロービングによる検査結
果を基に良品LEDアレイのみを選別して、例えば電子
写真方式のプリンタヘッド組み立てに用いる。Thereafter, only non-defective LED arrays are selected based on the inspection results obtained by the above-described probing, and are used, for example, for assembling an electrophotographic printer head.
【0044】4.第4の実施の形態 第4の実施の形態として、上記第2の実施の形態の考え
を端面発光型に適用した例を説明する。この説明を図8
(A)〜(C)参照して行なう。ここで、図8(A)は
第4の実施の形態のLEDアレイ60の一部を示した平
面図、図8(B)は図8(A)におけるI−I線断面
図、図8(C)は図8(A)におけるII−II線断面図で
ある。4. Fourth Embodiment As a fourth embodiment, an example will be described in which the idea of the second embodiment is applied to an edge emission type. This explanation is shown in FIG.
This is performed with reference to (A) to (C). Here, FIG. 8A is a plan view showing a part of the LED array 60 according to the fourth embodiment, FIG. 8B is a cross-sectional view taken along the line II in FIG. FIG. 8C is a sectional view taken along line II-II in FIG.
【0045】図8において60aは、発光端面を示す。
この第4の実施の形態のLEDアレイ60の場合も、第
2の実施の形態と同様、各発光部を構成している各PN
接合部は交差状の(ここでは十字状の)浅接合部41x
を有したPN接合部41によって構成してある。そのた
め、第2の実施の形態の場合と同様に単位平面積当たり
の接合面積が従来に比べ広く出来る。In FIG. 8, reference numeral 60a denotes a light emitting end face.
In the case of the LED array 60 according to the fourth embodiment, as in the second embodiment, each PN constituting each light-emitting unit is used.
The junction is a cross-shaped (here, cross-shaped) shallow junction 41x
PN junction 41 having Therefore, as in the case of the second embodiment, the bonding area per unit flat area can be made wider than in the conventional case.
【0046】またこの第4の実施の形態のLEDアレイ
を製造するに当たっての特徴的な工程は、第1、2の実
施の形態における製造方法の場合と同様に、拡散防止マ
スクにおける1つの発光部形成用開口部を2以上の開口
部により構成する点にある。すなわち拡散防止マスク4
3における1つの発光部形成用の開口部を、この第4の
実施の形態の場合も第2の実施の形態での製造方法と同
様に4つの開口部43a〜43dで構成する。ただし、
発光端面側に当たる開口部43c,43dは、この下方
の半導体下地に形成されるPN接合の一部が端面に露出
されるようその大きさを考慮する。それ以外は図2〜図
4および図7を用いて説明した製造手順で製造を行なえ
ば良いので、製造方法の詳細な説明はここでは省略す
る。The characteristic steps in manufacturing the LED array according to the fourth embodiment are the same as those in the manufacturing method according to the first and second embodiments. The point is that the formation opening is constituted by two or more openings. That is, the diffusion prevention mask 4
In the third embodiment, one opening for forming a light emitting unit in 3 is formed of four openings 43a to 43d in the same manner as in the manufacturing method of the second embodiment. However,
The size of the openings 43c and 43d corresponding to the light emitting end face side is taken into consideration so that a part of the PN junction formed below the semiconductor base is exposed to the end face. Otherwise, the manufacturing may be performed according to the manufacturing procedure described with reference to FIGS. 2 to 4 and FIG. 7, and a detailed description of the manufacturing method will be omitted here.
【0047】5.第5の実施の形態 次に、第5の実施の形態のLEDアレイについて説明す
る。なおこの第5の実施の形態は、端面受発光型の受発
光素子アレイ(ここでは端面発光型のLEDアレイ)に
この発明を適用する場合に特に好ましい構造およびその
製造方法の例である。5. Fifth Embodiment Next, an LED array according to a fifth embodiment will be described. The fifth embodiment is an example of a particularly preferable structure and a manufacturing method thereof when the present invention is applied to an end face light emitting / receiving element array (here, an edge emitting type LED array).
【0048】先ず、構造について図9(A)〜(C)を
参照して説明する。ここで、図9(A)は第5の実施の
形態のLEDアレイ70の一部を示した平面図、図9
(B)は図9(A)におけるI−I線断面図、図9
(C)は図9(A)におけるII−II線断面図である。First, the structure will be described with reference to FIGS. 9 (A) to 9 (C). Here, FIG. 9A is a plan view showing a part of the LED array 70 according to the fifth embodiment, and FIG.
9B is a cross-sectional view taken along the line II in FIG.
FIG. 10C is a sectional view taken along line II-II in FIG.
【0049】図9において70aは発光端面を示す。さ
らに71は絶縁膜である。この絶縁膜71は上記絶縁膜
21と同様のもので、LEDアレイを製造する段階で
は、N型GaAsP層11bに選択的にP型不純物を導
入して上記P型GaAsP層13するための拡散防止マ
スクとして機能し、LEDアレイ完成後はP側電極17
とN型半導体下地11とを電気的に分離する膜として機
能するものである。この絶縁膜71を特に後の製造方法
の説明においては拡散防止マスク71ともいう。また、
また図9において71a〜71cで示したものは、絶縁
膜71に設けられた開口部である。これらの開口部71
a〜71cは、LEDアレイを製造する段階ではP型G
aAsP層13形成のための不純物導入用窓として機能
し、LEDアレイ完成後はP側電極17と発光部との接
続用窓および光取り出し用窓として機能するものであ
る。In FIG. 9, reference numeral 70a denotes a light emitting end face. Further, reference numeral 71 denotes an insulating film. The insulating film 71 is the same as the insulating film 21. At the stage of manufacturing the LED array, a P-type impurity is selectively introduced into the N-type GaAsP layer 11b to prevent diffusion for forming the P-type GaAsP layer 13. Functions as a mask, and after the LED array is completed, the P-side electrode 17
It functions as a film that electrically separates the N-type semiconductor base 11 from the N-type semiconductor base 11. This insulating film 71 is also referred to as a diffusion prevention mask 71 in the description of the manufacturing method in particular. Also,
In FIG. 9, reference numerals 71a to 71c denote openings provided in the insulating film 71. These openings 71
a to 71c are P-type G at the stage of manufacturing the LED array.
It functions as an impurity introduction window for forming the aAsP layer 13, and functions as a connection window between the P-side electrode 17 and the light emitting unit and a light extraction window after the LED array is completed.
【0050】この第5の実施の形態のLEDアレイ70
の第1〜第4の実施の形態のものとの主な相違点は、P
N接合部73にある。この第5の実施の形態では、接合
界面が凹凸になっておりかつ、凸部を2以上含んでお
り、然もこれら凸部の拡散深さを互いに違えてあるPN
接合部73によって、各受発光部を構成してある。詳細
には、図9(C)に示したように、接合深さが他の部分
より浅くされていてかつPN接合が形成された領域を発
光部が並ぶ方向(図9(C)では紙面に垂直な方向)に
沿って横切っている帯状の2つの浅接合部73xa,7
3xbを具え、かつ、これら浅接合部73xa,73x
bの接合深さを互いに違えてあるPN接合部73によっ
て各受発光部を構成してある。この図9(C)に示した
例では、浅接合部73xa,73xbのうちの、発光端
面70a側の浅接合部73xbは接合深さがJ2である
浅接合部となっており、発光端面70aから離れた浅接
合部73xaは接合深さがJ1(J1<J2)である浅
接合部となっている。The LED array 70 according to the fifth embodiment
The main difference from the first to fourth embodiments is that P
At the N junction 73. In the fifth embodiment, the junction interface is uneven and includes two or more convex portions, and the diffusion depths of these convex portions are different from each other.
Each of the light receiving and emitting sections is constituted by the joining section 73. More specifically, as shown in FIG. 9C, the region where the junction depth is shallower than other portions and where the PN junction is formed is aligned with the direction in which the light emitting portions are arranged (in FIG. 9C, Two shallow junctions 73xa, 7
3xb, and these shallow junctions 73xa, 73x
Each light receiving / emitting portion is constituted by a PN junction portion 73 having a different junction depth b. In the example shown in FIG. 9C, of the shallow junctions 73xa and 73xb, the shallow junction 73xb on the light emitting end face 70a side is a shallow junction having a junction depth of J2, and the light emitting end face 70a The junction 73xa apart from the junction is a shallow junction having a junction depth of J1 (J1 <J2).
【0051】この第5の実施の形態のLEDアレイ70
によれば、接合界面が凹凸であるPN接合部73によっ
て発光部を構成してあるので、第1〜第4の各実施の形
態同様に、単位平面積当たりの接合面積を従来に比べて
大きくできる。さらにこの第5の実施の形態の場合は、
発光端面からPN接合部73をみると浅接合部73xa
における接合界面と、浅接合部73xbにおける接合界
面とが重ならない部分が生じる。この重ならない接合部
分から発光端面側にそれぞれ発光を取り出せるという、
第1〜第4の実施の形態ではなかった第5の実施の形態
独特の効果が得られる。The LED array 70 according to the fifth embodiment
According to the embodiment, since the light emitting portion is formed by the PN junction portion 73 having an uneven bonding interface, the bonding area per unit flat area is larger than that of the related art as in the first to fourth embodiments. it can. Further, in the case of the fifth embodiment,
Looking at the PN junction 73 from the light emitting end face, the shallow junction 73xa
And the junction interface at the shallow junction 73xb does not overlap. It is possible to extract light from the non-overlapping joint to the light emitting end face side,
An effect unique to the fifth embodiment, which is not the first to fourth embodiments, can be obtained.
【0052】またこの第5の実施の形態のLEDアレイ
を製造するに当たっての特徴的な工程は、拡散防止マス
ク71における1つの発光部形成用開口部を3つの開口
部71a,71b,71cにより構成すると共にこれら
開口部間隔を違える点にある。詳細には、図9(A)に
示したように、拡散防止マスク71における1つの発光
部を形成するための開口部を、発光端面側から発光部が
並ぶ方向と垂直な方向に沿って配置した71a,71
b,71cで示した3つの開口部によって、構成する。
然も、開口部71aと開口部71bとの間隔(両開口部
間に残存させる絶縁膜の幅)をd2とし、開口部71b
と開口部71cとの間隔(両開口部間に残存させる絶縁
膜の幅)をd1(d1>d2)としている。もちろん、
これらd1、d2は、隣接する開口部それぞれを通って
半導体下地に導入されるP型不純物の横方向拡散距離の
2倍以内の値から選ばれる。d1、d2を上記のごとく
しておくと、開口部71b、71cそれぞれを不純物が
通って横方向に拡散して形成される横方向拡散領域同士
は、間隔d1が比較的広いのですぐには接することな
く、それぞれの横方向拡散領域の接合深さが浅くなった
所で接する。そのため、これら開口部71b,71c間
の半導体下地部分に生じる浅接合部73xaの接合深さ
は、開口部71a,71b間の半導体下地部分に生じる
浅接合部73xbに比べて浅くなる。したがって、この
拡散防止マスク71を用いると、拡散深さが異なる浅接
合部73xa,73xbを有したPN接合部73を簡易
に形成することができる。A characteristic step in manufacturing the LED array of the fifth embodiment is that one opening for forming a light emitting portion in the diffusion prevention mask 71 is constituted by three openings 71a, 71b and 71c. In addition, the distance between the openings is different. More specifically, as shown in FIG. 9A, an opening for forming one light emitting unit in the diffusion prevention mask 71 is arranged along the direction perpendicular to the direction in which the light emitting units are arranged from the light emitting end face side. 71a, 71
It is constituted by three openings indicated by b and 71c.
Of course, the distance between the opening 71a and the opening 71b (the width of the insulating film remaining between the two openings) is d2, and the opening 71b
The distance between the opening and the opening 71c (the width of the insulating film remaining between the openings) is d1 (d1> d2). of course,
These d1 and d2 are selected from values within twice the lateral diffusion distance of the P-type impurity introduced into the semiconductor base through each of the adjacent openings. When d1 and d2 are set as described above, the lateral diffusion regions formed by the impurities passing through the openings 71b and 71c and diffused in the horizontal direction are in immediate contact with each other because the distance d1 is relatively large. Instead, the contact is made at a point where the junction depth of each lateral diffusion region is reduced. Therefore, the junction depth of the shallow junction 73xa generated in the semiconductor base between the openings 71b and 71c is smaller than the shallow junction 73xb generated in the semiconductor base between the openings 71a and 71b. Therefore, using this diffusion prevention mask 71, the PN junction 73 having shallow junctions 73xa and 73xb having different diffusion depths can be easily formed.
【0053】なお、この第5の実施の形態では1つの発
光部を形成するための開口部を3つの開口部で形成する
例を示したが、4つ以上の開口部で構成しても良い。In the fifth embodiment, an example is shown in which an opening for forming one light emitting portion is formed by three openings. However, the opening may be formed by four or more openings. .
【0054】また、上述の各実施の形態ではこの出願の
各発明をLEDアレイに適用する例を説明したが、これ
ら発明はPN接合部で受光部を構成する受光素子や受光
素子アレイとその製法にも適用出来、その場合は単位平
面積当たりの受光面積が従来より大きい受光素子(受光
素子アレイ)を実現出来、またそのような素子を簡易に
製造することができる。In each of the embodiments described above, examples have been described in which each invention of this application is applied to an LED array. However, these inventions relate to a light receiving element, a light receiving element array, and a method for manufacturing the light receiving element which constitute a light receiving section with a PN junction. In this case, a light-receiving element (light-receiving element array) having a larger light-receiving area per unit flat area than conventional can be realized, and such an element can be easily manufactured.
【0055】[0055]
【発明の効果】上述した説明から明らかなようにこの発
明の受発光素子によれば、接合界面が凹凸になっている
PN接合部によって受発光部を構成してある。また、こ
の発明の受発光素子アレイによれば、接合界面が凹凸に
なっているPN接合部によって各々の受発光部を構成し
てある。そのため、単位平面積当たりの接合面積を従来
に比べ大きくできるので、従来に比べ受発光部の平面積
を狭くした場合でも所望の発光量もしくは受光量を示す
受発光素子、受発光素子アレイが構成出来る。したがっ
て、受発光を高密度に並べることや、チップサイズを小
さくすることが可能になる。As is clear from the above description, according to the light emitting / receiving element of the present invention, the light emitting / receiving section is constituted by the PN junction having the uneven junction interface. Further, according to the light emitting / receiving element array of the present invention, each light emitting / receiving section is constituted by the PN junction having the uneven bonding interface. Therefore, since the bonding area per unit flat area can be made larger than before, the light emitting and receiving element and the light receiving and emitting element array exhibiting a desired light emitting amount or light receiving amount even when the plane area of the light emitting and receiving section is narrower than before. I can do it. Therefore, it is possible to arrange the light receiving and emitting at a high density and to reduce the chip size.
【0056】またこの出願の製造方法の発明によれば、
1つの受発光部を形成するための開口部を2以上の開口
部で構成した拡散防止マスクを用い第1導電型の半導体
下地に第2導電型の不純物拡散領域を形成する。そのた
め、各開口部下方の半導体下地部分には所定深さの第2
導電型の不純物拡散領域が形成出来、かつ、各開口部間
の半導体下地部分には横方向拡散に起因する浅接合部が
形成出来る。したがって、接合界面が凹凸になっている
PN接合部を容易に形成出来るので、この出願の受発光
素子、受発光素子アレイを簡易に製造することができ
る。According to the manufacturing method of the present invention,
An impurity diffusion region of a second conductivity type is formed in a semiconductor base of a first conductivity type by using a diffusion prevention mask in which an opening for forming one light emitting / receiving section is constituted by two or more openings. For this reason, the semiconductor base portion below each opening is provided with a second predetermined depth.
A conductive impurity diffusion region can be formed, and a shallow junction caused by lateral diffusion can be formed in a semiconductor base portion between the openings. Therefore, a PN junction having an uneven junction interface can be easily formed, so that the light emitting and receiving element and the light emitting and receiving element array of this application can be easily manufactured.
【図1】第1の実施の形態の説明図であり、第1の実施
の形態のLEDアレイの要部平面図、要部断面図であ
る。FIG. 1 is an explanatory diagram of a first embodiment, and is a plan view and a cross-sectional view of a main part of an LED array according to the first embodiment.
【図2】製造方法の説明に供する工程図である。FIG. 2 is a process chart for explaining a manufacturing method.
【図3】製造方法の説明に供する図2に続く工程図であ
る。FIG. 3 is a process drawing following FIG. 2 for explaining a manufacturing method;
【図4】製造方法の説明に供する図3に続く工程図であ
る。FIG. 4 is a process drawing following FIG. 3 for describing a manufacturing method;
【図5】第2の実施の形態の説明図であり、第2の実施
の形態のLEDアレイの要部平面図、要部断面図であ
る。FIG. 5 is an explanatory diagram of the second embodiment, and is a plan view and a cross-sectional view of main parts of an LED array according to the second embodiment.
【図6】第3の実施の形態の説明図であり、第3の実施
の形態のLEDアレイの要部平面図、要部断面図であ
る。FIG. 6 is an explanatory diagram of the third embodiment, and is a plan view and a cross-sectional view of a main part of an LED array according to the third embodiment.
【図7】端面発光型の場合に付加される製造工程の説明
図である。FIG. 7 is an explanatory diagram of a manufacturing process added in the case of an edge emission type.
【図8】第4の実施の形態の説明図であり、第4の実施
の形態のLEDアレイの要部平面図、要部断面図であ
る。FIG. 8 is an explanatory diagram of the fourth embodiment, and is a plan view and a cross-sectional view of a main part of an LED array according to the fourth embodiment.
【図9】第5の実施の形態の説明図であり、第5の実施
の形態のLEDアレイの要部平面図、要部断面図であ
る。FIG. 9 is an explanatory diagram of the fifth embodiment, and is a plan view and a cross-sectional view of a main part of the LED array according to the fifth embodiment.
10:第1の実施の形態の受発光素子アレイ(LEDア
レイ) 11:第1導電型半導体下地 11a:N型GaAs基板 11b:N型GaAsP層 13:第2導電型不純物拡散領域(P型GaAsP層) 13a:輪郭(P型GaAsP層の輪郭) 15:PN接合部 15s:接合界面 15x:帯状の浅接合部 15ya,15yb:接合深さが深くなっている領域 17:P側電極 19:N側電極 21:絶縁膜(拡散防止マスクともいう) 21a,21b:開口部 23:拡散制御膜 31:ダイシング予定領域 40:第2の実施の形態の受光発光素子アレイ(LED
アレイ) 41:PN接合部 41s:接合界面 41x:交差状の浅接合部 41ya〜41yc:接合深さが深くなっている領域 43:絶縁膜(拡散防止マスクともいう) 43a〜43d:開口部 50:第3の実施の形態の受光発光素子アレイ(LED
アレイ) 50a:発光端面 51:ダイシング予定領域 53:エッチングマスク 60:第4の実施の形態の受光発光素子アレイ(LED
アレイ) 60a:発光端面 70:第5の実施の形態の受光発光素子アレイ(LED
アレイ) 70a:発光端面 71:絶縁膜(拡散防止マスクともいう) 73:接合深さが異なる2以上の浅接合部を具えたPN
接合部 73xa,73xb:帯状の浅接合部 d1,d2:開口部間の間隔 J1,J2:接合深さ10: Light receiving / emitting element array (LED array) according to the first embodiment 11: First conductive type semiconductor base 11a: N-type GaAs substrate 11b: N-type GaAsP layer 13: Second conductive type impurity diffusion region (P-type GaAsP) 13a: contour (outline of P-type GaAsP layer) 15: PN junction 15s: junction interface 15x: strip-shaped shallow junction 15ya, 15yb: region where junction depth is deep 17: P-side electrode 19: N Side electrode 21: Insulating film (also referred to as diffusion prevention mask) 21a, 21b: Opening 23: Diffusion control film 31: Planned dicing area 40: Light receiving / emitting element array (LED in the second embodiment)
Array) 41: PN junction 41s: junction interface 41x: cross-shaped shallow junction 41ya to 41yc: region with deep junction 43: insulating film (also referred to as diffusion prevention mask) 43a to 43d: opening 50 : Light receiving / emitting element array (LED according to third embodiment)
Array: 50a: Light-emitting end face 51: Planned dicing area 53: Etching mask 60: Light-receiving / light-emitting element array (LED in the fourth embodiment)
Array: 60a: Light-emitting end face 70: Light-receiving and light-emitting element array (LED in the fifth embodiment)
(Array) 70a: Light-emitting end face 71: Insulating film (also referred to as diffusion prevention mask) 73: PN having two or more shallow junctions having different junction depths
Junction 73xa, 73xb: Strip-shaped shallow junction d1, d2: Spacing between openings J1, J2: Junction depth
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 幸夫 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Yukio Nakamura 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd.
Claims (12)
によって受発光部を構成してあることを特徴とする受発
光素子。1. A light emitting / receiving element, wherein a light receiving / emitting unit is constituted by a PN junction having a concave / convex junction interface.
かつPN接合が形成された領域を第1の方向に沿って横
切っている帯状の浅接合部を少なくとも1つ具えたPN
接合部によって、受発光部を構成してあることを特徴と
する受発光素子。2. A PN having at least one band-shaped shallow junction having a junction depth shallower than other portions and crossing a region where a PN junction is formed along a first direction.
A light emitting / receiving element, wherein a light emitting / receiving section is constituted by the joining portion.
かつPN接合が形成された領域を第1の方向および該第
1の方向と交差する第2の方向に沿って横切っている交
差状の浅接合部を少なくとも1つ具えたPN接合部によ
って、受発光部を構成してあることを特徴とする受発光
素子。3. An intersection in which the junction depth is shallower than other portions and crosses the region where the PN junction is formed in a first direction and a second direction intersecting the first direction. A light emitting / receiving element comprising a PN junction having at least one shallow junction in a shape of a light.
を2以上含んでおり、然もこれら凸部の拡散深さを互い
に違えてあるPN接合部によって、受発光部を構成して
あることを特徴とする端面受発光型の受発光素子。4. A light-emitting / receiving section is formed by a PN junction having a junction interface that is uneven and includes two or more projections, and of which the diffusion depths of the projections are different from each other. A light emitting / receiving element of an end face light emitting / receiving type.
かつPN接合が形成された領域を第1の方向に沿って横
切っている帯状の浅接合部を2以上具え、かつ、これら
浅接合部の接合深さを互いに違えてあるPN接合部によ
って受発光部を構成してあることを特徴とする端面受発
光型の受発光素子。5. A semiconductor device comprising two or more strip-shaped shallow junctions having a junction depth shallower than other portions and traversing a region in which a PN junction is formed along a first direction. A light emitting / receiving element of an end face light emitting / receiving type, wherein a light receiving / emitting section is constituted by PN junctions having different junction depths of the junctions.
光素子アレイにおいて、 請求項1〜3のいずれか1項に記載のPN接合部によっ
て各々の受発光部を構成してあることを特徴とする受発
光素子アレイ。6. A light emitting / receiving element array having a large number of light receiving / emitting sections in an array, wherein each of the light receiving / emitting sections is constituted by the PN junction according to any one of claims 1 to 3. A light receiving / emitting element array characterized by the above-mentioned.
受発光型の受発光素子アレイにおいて、 請求項4または5に記載のPN接合部によって各々の受
発光部を構成してあることを特徴とする端面受発光型の
受発光素子アレイ。7. An end face light receiving / emitting type light emitting / receiving element array having a large number of light emitting / receiving sections in an array, wherein each of the light receiving / emitting sections is constituted by the PN junction according to claim 4 or 5. A light emitting / receiving element array of an end face light receiving / emitting type.
地の受発光部形成予定領域を露出する開口部を有した拡
散防止マスクを形成する工程と、該開口部を通して前記
半導体下地に第2導電型の不純物を導入することにより
該半導体下地に第2導電型不純物拡散領域を形成して受
発光部構成用のPN接合部を得る工程と、を含む受発光
素子の製造方法において、 拡散防止マスクとして、1つの受発光部を形成するため
の前記開口部が2以上の開口部で構成されている拡散防
止マスクを用いることを特徴とする受発光素子の製造方
法。8. A step of forming an anti-diffusion mask having an opening exposing a region where a light emitting / receiving section is to be formed in the semiconductor base on the semiconductor base of the first conductivity type; Forming a second conductivity type impurity diffusion region in the semiconductor base by introducing a two conductivity type impurity to obtain a PN junction for forming a light emitting / receiving section. A method for manufacturing a light emitting / receiving element, wherein a diffusion prevention mask in which the opening for forming one light emitting / receiving section is formed of two or more openings is used as the prevention mask.
において、 前記拡散防止マスクとして、前記2以上の開口部を一次
元方向に配置してある拡散防止マスクを用いることを特
徴とする受発光素子の製造方法。9. The method for manufacturing a light emitting / receiving element according to claim 8, wherein a diffusion prevention mask in which the two or more openings are arranged in a one-dimensional direction is used as the diffusion prevention mask. A method for manufacturing a light receiving / emitting element.
法において、 前記拡散防止マスクとして、前記2以上の開口部を3以
上の開口部としてありかつこれら3以上の開口部を二次
元配置してある拡散防止マスクを用いることを特徴とす
る受発光素子の製造方法。10. The method for manufacturing a light emitting / receiving element according to claim 8, wherein the two or more openings are three or more openings, and the three or more openings are two-dimensionally arranged as the diffusion prevention mask. A method for manufacturing a light emitting / receiving element, comprising using a diffusion prevention mask described above.
法において、 前記拡散防止マスクとして、前記2以上の開口部を3以
上の開口部としてありかつこれら3以上の開口部を一次
元方向に然も開口部間の間隔を違えて配置してある拡散
防止マスクを用いることを特徴とする受発光素子の製造
方法。11. The method for manufacturing a light receiving / emitting element according to claim 8, wherein the two or more openings are three or more openings as the diffusion prevention mask, and the three or more openings are one-dimensionally arranged. A method for manufacturing a light emitting / receiving element, wherein a diffusion preventing mask arranged with a different interval between openings is used.
法において、 前記2つ以上の開口部の互いに近接する側の端同士の距
離が、これら開口部を通して前記半導体下地に導入され
る前記第2導電型の不純物の横方向拡散距離の2倍以内
に納まるよう、これら開口部を配置してあることを特徴
とする受発光素子の製造方法。12. The method for manufacturing a light emitting and receiving element according to claim 8, wherein a distance between ends of the two or more openings that are close to each other is introduced into the semiconductor base through these openings. A method for manufacturing a light emitting / receiving element, characterized in that these openings are arranged so as to be within twice the lateral diffusion distance of a second conductivity type impurity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16617796A JPH1012919A (en) | 1996-06-26 | 1996-06-26 | Light-receiving/emitting device, light-receiving/emitting device array, and manufacture of light-receiving/ emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16617796A JPH1012919A (en) | 1996-06-26 | 1996-06-26 | Light-receiving/emitting device, light-receiving/emitting device array, and manufacture of light-receiving/ emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1012919A true JPH1012919A (en) | 1998-01-16 |
Family
ID=15826513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16617796A Withdrawn JPH1012919A (en) | 1996-06-26 | 1996-06-26 | Light-receiving/emitting device, light-receiving/emitting device array, and manufacture of light-receiving/ emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1012919A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345998A (en) * | 2000-06-02 | 2001-12-14 | Minolta Co Ltd | Reading device, reading system and reading method |
-
1996
- 1996-06-26 JP JP16617796A patent/JPH1012919A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345998A (en) * | 2000-06-02 | 2001-12-14 | Minolta Co Ltd | Reading device, reading system and reading method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5905275A (en) | Gallium nitride compound semiconductor light-emitting device | |
KR100707955B1 (en) | Light emitting diode and manufacturing method for the same | |
US7442966B2 (en) | Electromagnetic radiation emitting semiconductor chip and procedure for its production | |
JP3863569B2 (en) | Method for manufacturing a semiconductor substrate having a row of MOVPE layers | |
US8155162B2 (en) | Nitride semiconductor laser device and method of manufacturing the same | |
JP2004514285A (en) | Laser isolation die with tapered sidewalls to improve light extraction | |
US5869848A (en) | End face light-emitting-type LED, end face light-emitting-type LED array and methods of manufacturing them | |
KR101262226B1 (en) | Manufacturing method of semiconductor light emitting element | |
JP3874701B2 (en) | Semiconductor light emitting device and semiconductor light emitting device | |
US10014445B2 (en) | Light-emitting device and manufacturing method thereof | |
US7754512B2 (en) | Method of fabricating semiconductor light-emitting devices with isolation trenches | |
KR20140065105A (en) | High efficiency light emitting diode | |
JPH11214749A (en) | Semiconductor light-emitting device | |
US20020142506A1 (en) | Surface emission type semiconductor light-emitting device and method of manufacturing the same | |
JPH10242507A (en) | Light emitting diode and its manufacture | |
KR20070043296A (en) | Method of producing light emitting diode having vertical structure | |
JPH1012919A (en) | Light-receiving/emitting device, light-receiving/emitting device array, and manufacture of light-receiving/ emitting device | |
JP3053750B2 (en) | Method for manufacturing edge-emitting LED | |
JP2008282979A (en) | Semiconductor light-emitting element, and manufacturing method thereof | |
US6063644A (en) | Light-emitting element and array with etched surface, and fabrication method thereof | |
JPH08204233A (en) | Fabrication and inspection method of end face emission led | |
US20220190222A1 (en) | Optoelectronic semiconductor device comprising a dielectric layer and a transparent conductive layer and method for manufacturing the optoelectronic semiconductor device | |
JPH0945958A (en) | Side emission led array and fabrication thereof | |
JP3219463B2 (en) | Light emitting diode array | |
JP2024526040A (en) | Optoelectronic semiconductor devices, arrays of optoelectronic semiconductor devices, and methods of manufacturing optoelectronic semiconductor devices - Patents.com |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |