JPH1012820A - 半導体チップ用セキュリティーデバイス - Google Patents
半導体チップ用セキュリティーデバイスInfo
- Publication number
- JPH1012820A JPH1012820A JP9078095A JP7809597A JPH1012820A JP H1012820 A JPH1012820 A JP H1012820A JP 9078095 A JP9078095 A JP 9078095A JP 7809597 A JP7809597 A JP 7809597A JP H1012820 A JPH1012820 A JP H1012820A
- Authority
- JP
- Japan
- Prior art keywords
- key
- security device
- chip
- resistance
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/08—Payment architectures
- G06Q20/10—Payment architectures specially adapted for electronic funds transfer [EFT] systems; specially adapted for home banking systems
- G06Q20/108—Remote banking, e.g. home banking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Finance (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Economics (AREA)
- General Business, Economics & Management (AREA)
- Strategic Management (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Development Economics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ、即ち、保護チップに含まれる
機密情報に対するアクセスを防止するセキュリティーデ
バイスを提供する。 【解決手段】 デバイスは、被保護チップ（１０）と、
保護チップ（２０）を備える。これらの半導体チップ
は、互いに面し、また、通信端子（３０）によって互い
に接続されている。被保護チップは、保護チップによっ
て外部回路に接続されており、また、これらの半導体チ
ップは、不均質な電気抵抗率を有する半導体樹脂（４
０）によって分離されている。保護チップ（２０）に
は、複数の抵抗を半導体樹脂（４０）を通じて測定する
手段が設けられており、更に、機密情報を保護するため
に被保護チップ（１０）へ伝達されることが予定された
暗号キーを少なくとも測定抵抗から決定する手段が設け
られている。
機密情報に対するアクセスを防止するセキュリティーデ
バイスを提供する。 【解決手段】 デバイスは、被保護チップ（１０）と、
保護チップ（２０）を備える。これらの半導体チップ
は、互いに面し、また、通信端子（３０）によって互い
に接続されている。被保護チップは、保護チップによっ
て外部回路に接続されており、また、これらの半導体チ
ップは、不均質な電気抵抗率を有する半導体樹脂（４
０）によって分離されている。保護チップ（２０）に
は、複数の抵抗を半導体樹脂（４０）を通じて測定する
手段が設けられており、更に、機密情報を保護するため
に被保護チップ（１０）へ伝達されることが予定された
暗号キーを少なくとも測定抵抗から決定する手段が設け
られている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップに含
まれる機密情報にアクセスすることを防止するように設
計されたセキュリティーデバイスに関する。
まれる機密情報にアクセスすることを防止するように設
計されたセキュリティーデバイスに関する。
【０００２】
【従来の技術】本発明は、暗号化テレビに使用される安
全電子メモリシステムや、或いは、携帯型支払端末装置
のような会計業務を行う分野での使用が特に有益である
ことが分かっている。これらのシステムは、一般に、セ
キュリティーアプリケーションモジュール（ＳＡＭ）と
して知られる電子モジュールに取り付けられたセキュリ
ティーデバイスを有する。これらのデバイスは、銀行キ
ーのようにその発見が全ての電子トランザクションシス
テムへのアクセスを可能ならしめる機密情報を含んでい
ることから非常に重要である。保護されるべき機密情報
は、通常、半導体チップやマイクロチップの電子層に書
き込まれており、パシベーション層が、一般に、この感
知され易い電子層を覆っている。
全電子メモリシステムや、或いは、携帯型支払端末装置
のような会計業務を行う分野での使用が特に有益である
ことが分かっている。これらのシステムは、一般に、セ
キュリティーアプリケーションモジュール（ＳＡＭ）と
して知られる電子モジュールに取り付けられたセキュリ
ティーデバイスを有する。これらのデバイスは、銀行キ
ーのようにその発見が全ての電子トランザクションシス
テムへのアクセスを可能ならしめる機密情報を含んでい
ることから非常に重要である。保護されるべき機密情報
は、通常、半導体チップやマイクロチップの電子層に書
き込まれており、パシベーション層が、一般に、この感
知され易い電子層を覆っている。
【０００３】取り分け、パシベーション層を通じて情報
を読み出すために、高性能な手段が使用された場合に、
パシベーション層は、機密情報へのアクセスを妨げるの
に十分でないことがある。このような読出し手段には、
例えば、粒子ビーム型の走査技術が利用され得る。前記
機密情報を保護するための現存のセキュリティーデバイ
スには、情報を含む導体チップを含んだ閉鎖容器を保護
するようにされた従来の侵入センサを用いるデバイスが
含まれる。それら自体知られている他のデバイスは、２
タイプの手段を使用することによって外部読出しから半
導体チップを直接的に保護する。第１の手段は、保護さ
れるべき半導体チップのパターンを、例えば、金属被覆
や、ダミー回路のグリッド、或いは、ダイヤモンドカー
ボン層によってマスクすることから成る。
を読み出すために、高性能な手段が使用された場合に、
パシベーション層は、機密情報へのアクセスを妨げるの
に十分でないことがある。このような読出し手段には、
例えば、粒子ビーム型の走査技術が利用され得る。前記
機密情報を保護するための現存のセキュリティーデバイ
スには、情報を含む導体チップを含んだ閉鎖容器を保護
するようにされた従来の侵入センサを用いるデバイスが
含まれる。それら自体知られている他のデバイスは、２
タイプの手段を使用することによって外部読出しから半
導体チップを直接的に保護する。第１の手段は、保護さ
れるべき半導体チップのパターンを、例えば、金属被覆
や、ダミー回路のグリッド、或いは、ダイヤモンドカー
ボン層によってマスクすることから成る。
【０００４】第２の手段は、機密情報を揮発性ＲＡＭタ
イプのメモリに記憶し、この機密情報を連続的に変更さ
れるランダムな数と可能に組み合わせることから成る。
この情報は、その後は、アクセスを制御する操作システ
ムによってのみアクセスし得る。使用される原理は、マ
イクロプロセッサカードの原理と同じである。第２のタ
イプの保護手段を使用した場合、ＲＡＭに含まれる情報
は、半導体チップに対する電源が途切れた場合に常に喪
失される。この場合、以下のことを知っていれば、情報
にアクセスすることは総合的には不可能ではない。即
ち、 ・動作中の場合に、情報を喪失させるような短絡を引き
起こすことなく半導体チップパッケージのカバーをどの
ように取り除くのか ・半導体チップの正確なセマンティック ・メモリスクランブルテーブル ・メモリ中の機密情報のアドレス ・アドレスバスとデータバスをリアルタイムで書込み、
読み出す正確な方法、である。
イプのメモリに記憶し、この機密情報を連続的に変更さ
れるランダムな数と可能に組み合わせることから成る。
この情報は、その後は、アクセスを制御する操作システ
ムによってのみアクセスし得る。使用される原理は、マ
イクロプロセッサカードの原理と同じである。第２のタ
イプの保護手段を使用した場合、ＲＡＭに含まれる情報
は、半導体チップに対する電源が途切れた場合に常に喪
失される。この場合、以下のことを知っていれば、情報
にアクセスすることは総合的には不可能ではない。即
ち、 ・動作中の場合に、情報を喪失させるような短絡を引き
起こすことなく半導体チップパッケージのカバーをどの
ように取り除くのか ・半導体チップの正確なセマンティック ・メモリスクランブルテーブル ・メモリ中の機密情報のアドレス ・アドレスバスとデータバスをリアルタイムで書込み、
読み出す正確な方法、である。
【０００５】しかしながら、上に述べた様々な技術は、
高性能なタンパー手段（tamperingmeans)を使用する場
合には非効率的であり、また、取り分け、ダイヤモンド
カーボンマスクを使用する場合にはコスト高であるとい
う欠点を有する。本発明が解決すべき技術的課題は、半
導体チップ、本明細書では「被保護」チップと呼ばれ
る、に含まれる機密情報へのアクセスを防止するように
設計されたセキュリティーデバイスを提案することであ
り、このデバイスは、固定化された製造プロセスとの互
換性を残したままより実効的な保護を提供する。
高性能なタンパー手段（tamperingmeans)を使用する場
合には非効率的であり、また、取り分け、ダイヤモンド
カーボンマスクを使用する場合にはコスト高であるとい
う欠点を有する。本発明が解決すべき技術的課題は、半
導体チップ、本明細書では「被保護」チップと呼ばれ
る、に含まれる機密情報へのアクセスを防止するように
設計されたセキュリティーデバイスを提案することであ
り、このデバイスは、固定化された製造プロセスとの互
換性を残したままより実効的な保護を提供する。
【０００６】
【発明の概要】本発明によれば、上述の技術的課題に対
する解決策として、前記デバイスは、第２の半導体チッ
プ、即ち、保護チップを備えており、前記２つの半導体
チップは、互いに面し、また、通信端子によって互いに
接続されており、前記被保護チップは、前記保護チップ
によって外部回路に接続されており、前記２つの半導体
チップは、不均質な電気抵抗率を有する半導体樹脂によ
って分離されており、前記保護チップには、複数の抵抗
を半導体樹脂を通じて測定する手段が設けられており、
更に、前記機密情報を保護するために被保護チップへ伝
達されることが予定された暗号キーを少なくとも測定抵
抗から決定する手段が設けられている。本発明の第１の
実施形態において、決定手段は、暗号キーＫｒ、即ち
「抵抗キー」を確立するために測定抵抗を処理する手段
を備えている。前記処理手段は、例えば、測定抵抗を比
較する手段である。
する解決策として、前記デバイスは、第２の半導体チッ
プ、即ち、保護チップを備えており、前記２つの半導体
チップは、互いに面し、また、通信端子によって互いに
接続されており、前記被保護チップは、前記保護チップ
によって外部回路に接続されており、前記２つの半導体
チップは、不均質な電気抵抗率を有する半導体樹脂によ
って分離されており、前記保護チップには、複数の抵抗
を半導体樹脂を通じて測定する手段が設けられており、
更に、前記機密情報を保護するために被保護チップへ伝
達されることが予定された暗号キーを少なくとも測定抵
抗から決定する手段が設けられている。本発明の第１の
実施形態において、決定手段は、暗号キーＫｒ、即ち
「抵抗キー」を確立するために測定抵抗を処理する手段
を備えている。前記処理手段は、例えば、測定抵抗を比
較する手段である。
【０００７】従って、本発明のセキュリティーデバイス
が初期化された場合、保護チップの測定手段は、ある数
の抵抗を半導体樹脂を通じて測定する。この方法で測定
された複数の抵抗値は、抵抗キーＫｒを構成するために
決定手段によって処理され、この抵抗キーは、その後、
通信端子を介して被保護チップへ伝達される。キーＫｒ
は、その後、ある機密情報を不揮発性メモリに記憶する
前に該機密情報を暗号化し、また、その後、該機密情報
をそれを使用する前に解読するため、前記被保護チップ
によって使用される。この形態で、被保護チップにおけ
る物理的な攻撃は、非機密情報への、若しくは、暗号化
情報へのアクセスのみを与える。解読は、キーＫｒの知
識を必要条件とする。物理的な攻撃は、チップの動作面
へのアクセス、それ故、半導体層の破壊を予想してお
り、抵抗キーＫｒの復元を永久的に防止する。
が初期化された場合、保護チップの測定手段は、ある数
の抵抗を半導体樹脂を通じて測定する。この方法で測定
された複数の抵抗値は、抵抗キーＫｒを構成するために
決定手段によって処理され、この抵抗キーは、その後、
通信端子を介して被保護チップへ伝達される。キーＫｒ
は、その後、ある機密情報を不揮発性メモリに記憶する
前に該機密情報を暗号化し、また、その後、該機密情報
をそれを使用する前に解読するため、前記被保護チップ
によって使用される。この形態で、被保護チップにおけ
る物理的な攻撃は、非機密情報への、若しくは、暗号化
情報へのアクセスのみを与える。解読は、キーＫｒの知
識を必要条件とする。物理的な攻撃は、チップの動作面
へのアクセス、それ故、半導体層の破壊を予想してお
り、抵抗キーＫｒの復元を永久的に防止する。
【０００８】概して言えば、また、以下に記述される他
の実施形態とは無関係に、本発明のセキュリティーデバ
イスは、測定手段と決定手段が、デバイスが初期化され
るや否や作動され、この方法で決定された暗号キーが被
保護チップへ直ちに伝達されるという方法で動作する。
本発明の第２の実施形態では、決定手段は更に、保護チ
ップの不揮発性メモリに記憶される第２のキーＫE を備
えており、被保護チップへ伝達されることが予定された
前記暗号キーは、抵抗キーＫｒと第２のキーＫE の組合
せである。この実施形態は、半導体樹脂のみを取り除く
ために、例えば機械によって切断して保護チップを除去
するような、デバイス上への攻撃をうち破るものであ
る。抵抗キーＫｒは、完全な暗号キーを復元することを
可能とせずに、抵抗測定によって決定され得る。なぜな
ら、仮定によっては第２のキーＫE は知られることはな
いからである。
の実施形態とは無関係に、本発明のセキュリティーデバ
イスは、測定手段と決定手段が、デバイスが初期化され
るや否や作動され、この方法で決定された暗号キーが被
保護チップへ直ちに伝達されるという方法で動作する。
本発明の第２の実施形態では、決定手段は更に、保護チ
ップの不揮発性メモリに記憶される第２のキーＫE を備
えており、被保護チップへ伝達されることが予定された
前記暗号キーは、抵抗キーＫｒと第２のキーＫE の組合
せである。この実施形態は、半導体樹脂のみを取り除く
ために、例えば機械によって切断して保護チップを除去
するような、デバイス上への攻撃をうち破るものであ
る。抵抗キーＫｒは、完全な暗号キーを復元することを
可能とせずに、抵抗測定によって決定され得る。なぜな
ら、仮定によっては第２のキーＫE は知られることはな
いからである。
【０００９】同じ結果を目的とする他の実施形態では、
測定手段は、多数の抵抗測定を実行し、また、保護チッ
プは、それに特有の、また、抵抗キーＫｒを決定するた
めに使用されるべき抵抗のリストを定義するような、情
報ＣI を保持する。これもまた、整合による攻撃を非効
率的なものとする。なぜなら、加害者は、どのように抵
抗キーＫｒを抵抗マップから引き出すのかを知らないか
らである。後者の実施形態の変形では、測定手段は、所
望の抵抗のみを測定し、そのリストは情報ＣI に依存す
る。抵抗キーＫｒをＣI と組み合わせて、第２の抵抗キ
ーＫ’ｒを構築することさえ可能である。これら全ての
変形は整合による不正行為を防止する。第１の改良は、
非保護チップにアラーム機構を設けることから成る。こ
れは、試行された不正行為を検出し、機密情報を消去す
るようなステップを採用する。
測定手段は、多数の抵抗測定を実行し、また、保護チッ
プは、それに特有の、また、抵抗キーＫｒを決定するた
めに使用されるべき抵抗のリストを定義するような、情
報ＣI を保持する。これもまた、整合による攻撃を非効
率的なものとする。なぜなら、加害者は、どのように抵
抗キーＫｒを抵抗マップから引き出すのかを知らないか
らである。後者の実施形態の変形では、測定手段は、所
望の抵抗のみを測定し、そのリストは情報ＣI に依存す
る。抵抗キーＫｒをＣI と組み合わせて、第２の抵抗キ
ーＫ’ｒを構築することさえ可能である。これら全ての
変形は整合による不正行為を防止する。第１の改良は、
非保護チップにアラーム機構を設けることから成る。こ
れは、試行された不正行為を検出し、機密情報を消去す
るようなステップを採用する。
【００１０】この結果、保護チップの測定手段と決定手
段は、第２の抵抗キーＫA 、本明細書では「アラーム」
キーと呼ばれるを、デバイスが初期化されたときに確立
し、このキーは、保護チップの前記不揮発性メモリへ書
き込まれ、前記第２の抵抗キーは、デバイスが電源を入
れられる毎に再び測定され、メモリの値ＫA と比較さ
れ、第２のキーＫE は、比較結果が負の場合に消去さ
れ、その他の場合には、抵抗キーＫｒが決定されて被保
護チップへ伝達される。この実施形態を信頼性のあるも
のとするために様々な改良を組み入れることができる。 ・ キーＫA は、ＫｒがＫA から引き出されることを防
止するため、キーＫｒを決定するために使用される抵抗
と相互関連なしに、抵抗を基礎として測定される ・ キーＫA は、最大数まで数回測定される ・ ＫA が測定される毎に、情報が保護チップの不揮発
性メモリに書き込まれ、例えば、もし何らかの試行があ
った場合には、いまだ正当と認められる試行の回数を更
新し、また、第２のキーＫE を消去する ・ キーＫA をそっくり全部記憶するのではなく、この
キーを圧縮形態（ＣＲＣ、ハッシング）で記憶すること
も可能であり、適合試験を実行する ・ 抵抗キーＫｒは、ＫA の測定値が適合しない場合に
は測定されない 本発明の第３の実施形態において、測定手段と決定手段
は、デバイスが初期化されたときにバックアップ第２抵
抗キーＫS を確立し、このキーは、保護チップの前記不
揮発性メモリへ書き込まれる。また、この実施形態で
は、第３のキーＫ D を、抵抗キーＫｒとＫS から、前記
キーＫｒがキーＫS とＫD から計算され得るような方法
で計算するために、計算手段が設けられている。前記キ
ーＫD は、被保護チップ（１０）へ伝達され、その後、
そのメモリに記憶される。
段は、第２の抵抗キーＫA 、本明細書では「アラーム」
キーと呼ばれるを、デバイスが初期化されたときに確立
し、このキーは、保護チップの前記不揮発性メモリへ書
き込まれ、前記第２の抵抗キーは、デバイスが電源を入
れられる毎に再び測定され、メモリの値ＫA と比較さ
れ、第２のキーＫE は、比較結果が負の場合に消去さ
れ、その他の場合には、抵抗キーＫｒが決定されて被保
護チップへ伝達される。この実施形態を信頼性のあるも
のとするために様々な改良を組み入れることができる。 ・ キーＫA は、ＫｒがＫA から引き出されることを防
止するため、キーＫｒを決定するために使用される抵抗
と相互関連なしに、抵抗を基礎として測定される ・ キーＫA は、最大数まで数回測定される ・ ＫA が測定される毎に、情報が保護チップの不揮発
性メモリに書き込まれ、例えば、もし何らかの試行があ
った場合には、いまだ正当と認められる試行の回数を更
新し、また、第２のキーＫE を消去する ・ キーＫA をそっくり全部記憶するのではなく、この
キーを圧縮形態（ＣＲＣ、ハッシング）で記憶すること
も可能であり、適合試験を実行する ・ 抵抗キーＫｒは、ＫA の測定値が適合しない場合に
は測定されない 本発明の第３の実施形態において、測定手段と決定手段
は、デバイスが初期化されたときにバックアップ第２抵
抗キーＫS を確立し、このキーは、保護チップの前記不
揮発性メモリへ書き込まれる。また、この実施形態で
は、第３のキーＫ D を、抵抗キーＫｒとＫS から、前記
キーＫｒがキーＫS とＫD から計算され得るような方法
で計算するために、計算手段が設けられている。前記キ
ーＫD は、被保護チップ（１０）へ伝達され、その後、
そのメモリに記憶される。
【００１１】前記計算手段は、「排他ＯＲ」ゲートであ
ってもよい。例えば、ＫD ＝ Ｋｒ ＋ ＫS やＫｒ＝
ＫD ＋ ＫS である。チップの１つに値Ｋｒを検査
するための機構を設けることもできる。保護チップによ
って計算され、被保護チップによって記憶されたチェッ
クサムに基づく機構を使用することができる。キーＫｒ
をこのチェックサムから引き出すことが不可能であると
いうことが重要である。それ故、チェックサムの長さ
は、キーＫｒの長さに比べて非常に小さいのが好まし
い。デバイスが作動されたときに、問題となるチップが
キーＫｒを検査する。この結果が満足するものでない場
合、それはバックアップキーＫS を要求し、その後、Ｋ
D を知っているＫｒを復元するようにする。これは、Ｋ
ｒに影響を与える測定エラーやドリフトの場合に回復機
構を構築する。
ってもよい。例えば、ＫD ＝ Ｋｒ ＋ ＫS やＫｒ＝
ＫD ＋ ＫS である。チップの１つに値Ｋｒを検査
するための機構を設けることもできる。保護チップによ
って計算され、被保護チップによって記憶されたチェッ
クサムに基づく機構を使用することができる。キーＫｒ
をこのチェックサムから引き出すことが不可能であると
いうことが重要である。それ故、チェックサムの長さ
は、キーＫｒの長さに比べて非常に小さいのが好まし
い。デバイスが作動されたときに、問題となるチップが
キーＫｒを検査する。この結果が満足するものでない場
合、それはバックアップキーＫS を要求し、その後、Ｋ
D を知っているＫｒを復元するようにする。これは、Ｋ
ｒに影響を与える測定エラーやドリフトの場合に回復機
構を構築する。
【００１２】第２の改良は、被保護チップに対し、該被
保護チップがＫｒがエラーであることを検出するや否や
外部にアドバイスさせることから成る。これにより、Ｋ
S を用いて劣化モードで動作させることができ、その一
方でデバイスを置換する準備を行う。劣化モードは時間
制限されることも可能であり、劣化モードでのある回数
の使用の後に、被保護チップは自身を無効とする。本発
明の他の実施形態では、使用されるべき抵抗のリスト
が、デバイスが初期化されたときに保護チップによっ
て、また、測定された抵抗に従って、確立される。前記
リストは、保護チップの不揮発性メモリに書き込まれ、
情報ＣI を補充し、若しくは、置換する。勿論、デバイ
スの初期化後は、例えば、物理的若しくは論理的ヒュー
ズによって、前記不揮発性メモリへのリストの書込みは
全て禁止される。
保護チップがＫｒがエラーであることを検出するや否や
外部にアドバイスさせることから成る。これにより、Ｋ
S を用いて劣化モードで動作させることができ、その一
方でデバイスを置換する準備を行う。劣化モードは時間
制限されることも可能であり、劣化モードでのある回数
の使用の後に、被保護チップは自身を無効とする。本発
明の他の実施形態では、使用されるべき抵抗のリスト
が、デバイスが初期化されたときに保護チップによっ
て、また、測定された抵抗に従って、確立される。前記
リストは、保護チップの不揮発性メモリに書き込まれ、
情報ＣI を補充し、若しくは、置換する。勿論、デバイ
スの初期化後は、例えば、物理的若しくは論理的ヒュー
ズによって、前記不揮発性メモリへのリストの書込みは
全て禁止される。
【００１３】第１の適用例において、前記リストは、十
分に離れた値を有する複数の抵抗を含む。これは、抵抗
値への些細な変化にが抵抗キーＫｒを変更するのを防止
する。第２の適用例において、前記リストは、同じ大き
さのオーダにある値を有する複数の抵抗を含む。これ
は、２つの半導体チップを分離し且つ表面プローブを使
用して樹脂の抵抗を測定することによって抵抗キーＫｒ
を引き出す者を防止する。最後に、前記リストに対し、
前に述べた２つの例の組合せにおいて、ある所定範囲内
に含まれる複数の値を有する複数の抵抗を含めるように
することもできる。
分に離れた値を有する複数の抵抗を含む。これは、抵抗
値への些細な変化にが抵抗キーＫｒを変更するのを防止
する。第２の適用例において、前記リストは、同じ大き
さのオーダにある値を有する複数の抵抗を含む。これ
は、２つの半導体チップを分離し且つ表面プローブを使
用して樹脂の抵抗を測定することによって抵抗キーＫｒ
を引き出す者を防止する。最後に、前記リストに対し、
前に述べた２つの例の組合せにおいて、ある所定範囲内
に含まれる複数の値を有する複数の抵抗を含めるように
することもできる。
【００１４】
【発明の実施形態】図１に側面で示されたセキュリティ
ーデバイスは、半導体チップ１０、本明細書では「被保
護」チップと呼ばれる、に含まれる機密情報へのアクセ
スを防止するために設計されている。このチップ１０
は、電気消去メモリ（ＥＥＰＲＯＭ、若しくは、フラッ
シュＥＰＲＯＭ）や、揮発性メモリ（ＲＡＭ）、および
暗号化機能が設けられた標準的なマイクロコントローラ
であってもよい。図１から明らかなように、前記セキュ
リティーデバイスは、第２の半導体チップ２０、本明細
書では「保護」チップと呼ばれる、をも備える。「保
護」チップは、被保護チップ１０より大きくてもよい。
これら２つの半導体チップは、互いに面し、通信端子３
０によって互いに接続されている。保護チップ２０は、
チップ２０の表面上に設けられた接続端子２２に接着さ
れた接続ワイヤ２１により図示されていない外部回路に
接続されている。このように、被保護チップ１０は、保
護チップ２０の仲介を経て、通信端子３０を介して、前
記の外部回路に接続され得る。
ーデバイスは、半導体チップ１０、本明細書では「被保
護」チップと呼ばれる、に含まれる機密情報へのアクセ
スを防止するために設計されている。このチップ１０
は、電気消去メモリ（ＥＥＰＲＯＭ、若しくは、フラッ
シュＥＰＲＯＭ）や、揮発性メモリ（ＲＡＭ）、および
暗号化機能が設けられた標準的なマイクロコントローラ
であってもよい。図１から明らかなように、前記セキュ
リティーデバイスは、第２の半導体チップ２０、本明細
書では「保護」チップと呼ばれる、をも備える。「保
護」チップは、被保護チップ１０より大きくてもよい。
これら２つの半導体チップは、互いに面し、通信端子３
０によって互いに接続されている。保護チップ２０は、
チップ２０の表面上に設けられた接続端子２２に接着さ
れた接続ワイヤ２１により図示されていない外部回路に
接続されている。このように、被保護チップ１０は、保
護チップ２０の仲介を経て、通信端子３０を介して、前
記の外部回路に接続され得る。
【００１５】図１は、２個の半導体チップ１０と２０
が、不均質な電気抵抗を有する半導体樹脂４０によって
分離されていることも示している。保護チップ２０に
は、半導体樹脂を通じる複数の抵抗の少なくとも１つの
セットを測定する手段が設けられている。この樹脂は、
例えば、ランダムに分散させた金属粒子で満たされたポ
リマーベースを備えていてもよい。エロンゲート粒子を
選択するのが好ましい。ベース樹脂は、エポキシ樹脂で
あってもよい。ある１つの実施形態では、この樹脂層
は、例えば、ランダムなレーザスポットを適用すること
による不均質な熱処理を受ける。決定手段は、機密情報
を保護するために抵抗から暗号キーを構築するものであ
り、この暗号キーは、この方法で測定され、被保護チッ
プ１０へ伝達されることが予定されている。
が、不均質な電気抵抗を有する半導体樹脂４０によって
分離されていることも示している。保護チップ２０に
は、半導体樹脂を通じる複数の抵抗の少なくとも１つの
セットを測定する手段が設けられている。この樹脂は、
例えば、ランダムに分散させた金属粒子で満たされたポ
リマーベースを備えていてもよい。エロンゲート粒子を
選択するのが好ましい。ベース樹脂は、エポキシ樹脂で
あってもよい。ある１つの実施形態では、この樹脂層
は、例えば、ランダムなレーザスポットを適用すること
による不均質な熱処理を受ける。決定手段は、機密情報
を保護するために抵抗から暗号キーを構築するものであ
り、この暗号キーは、この方法で測定され、被保護チッ
プ１０へ伝達されることが予定されている。
【００１６】図１の実施形態において、前記測定手段
は、半導体樹脂４０と電気的に接触している測定端子２
３によって形成されており、抵抗は、測定端子の対にお
いて、本出願人の名で出願されたフランス特許出願第９
５／１１０７８号に記述されているものと全く同じ方法
で測定される。暗号キー決定手段は、測定された抵抗を
処理して、純粋な抵抗暗号キーＫｒを確立するようにさ
れている手段を備える。前述のフランス特許出願には特
別の処理手段も記述されているが、これについては前記
出願を参照のこと。この処理が、測定抵抗の対同志を比
較し、この比較結果が正であるか負であるかどうかによ
って１ビット、若しくは、０ビットを割り当てることは
言うに及ばない。抵抗キーＫｒを決定するために測定さ
れ、比較されるべき抵抗の対のリストは、保護チップ２
０によって、それに特有の情報ＣI を用いて確立され
る。特に、抵抗が比較されねばならない測定端子の２つ
の対は、１つの共通の測定端子を有するように選択され
てもよい。
は、半導体樹脂４０と電気的に接触している測定端子２
３によって形成されており、抵抗は、測定端子の対にお
いて、本出願人の名で出願されたフランス特許出願第９
５／１１０７８号に記述されているものと全く同じ方法
で測定される。暗号キー決定手段は、測定された抵抗を
処理して、純粋な抵抗暗号キーＫｒを確立するようにさ
れている手段を備える。前述のフランス特許出願には特
別の処理手段も記述されているが、これについては前記
出願を参照のこと。この処理が、測定抵抗の対同志を比
較し、この比較結果が正であるか負であるかどうかによ
って１ビット、若しくは、０ビットを割り当てることは
言うに及ばない。抵抗キーＫｒを決定するために測定さ
れ、比較されるべき抵抗の対のリストは、保護チップ２
０によって、それに特有の情報ＣI を用いて確立され
る。特に、抵抗が比較されねばならない測定端子の２つ
の対は、１つの共通の測定端子を有するように選択され
てもよい。
【００１７】被保護チップ１０の機密情報を暗号化する
ためのキーは、単に、それ自身の上の抵抗キーＫｒであ
ってもよい。しかしながら、デバイスをより安全にする
には、このキーＫｒを他のキーと結合することが好まし
い。ここで、他のキーには、保護チップのメモリに記憶
された第２のキーＫE や、本願の導入部に記述したキー
ＫA やＫｓ、これらについては様々な実施形態や変形に
関するより詳細な記述と説明を参照のこと、のような他
の抵抗キーのようなものがある。本発明のセキュリティ
ーデバイスのある１つの実施形態では、２個のチップ１
０と２０の間の信号伝達のために、ある測定端子２３は
端子３０の付近に存在しているが、被保護チップ１０
が、図２に示す方法で取り囲まれたシリアル入力Ｉ／Ｏ
を使用する従来のマイクロコントローラである場合に
は、測定端子２３は、この図２に示されるように、前記
の通信端子３０によって取り囲まれることさえ可能であ
る。勿論、このデバイスが複数の通信端子３０を有する
場合には、それらは各々同様の方法で保護される。
ためのキーは、単に、それ自身の上の抵抗キーＫｒであ
ってもよい。しかしながら、デバイスをより安全にする
には、このキーＫｒを他のキーと結合することが好まし
い。ここで、他のキーには、保護チップのメモリに記憶
された第２のキーＫE や、本願の導入部に記述したキー
ＫA やＫｓ、これらについては様々な実施形態や変形に
関するより詳細な記述と説明を参照のこと、のような他
の抵抗キーのようなものがある。本発明のセキュリティ
ーデバイスのある１つの実施形態では、２個のチップ１
０と２０の間の信号伝達のために、ある測定端子２３は
端子３０の付近に存在しているが、被保護チップ１０
が、図２に示す方法で取り囲まれたシリアル入力Ｉ／Ｏ
を使用する従来のマイクロコントローラである場合に
は、測定端子２３は、この図２に示されるように、前記
の通信端子３０によって取り囲まれることさえ可能であ
る。勿論、このデバイスが複数の通信端子３０を有する
場合には、それらは各々同様の方法で保護される。
【００１８】図２は、測定端子２３は、保護されるべき
通信端子３０と保護チップ２０のエッジとの間に配置さ
れることが好ましいことをも示している。ある者が２つ
のチップ間に、端子Ｉ／Ｏまで、プローブを挿入した場
合、この挿入により、その者は、その転送時に抵抗キー
Ｋｒを測定することができ、この抵抗測定は、変調さ
れ、Ｋｒは変造される。キーＫｒが抵抗の比較から引き
出される場合、端子Ｉ／Ｏの周囲で測定された値は、プ
ローブにとってアクセスが困難なエリアで、チップ２０
の中央に向かって測定された値と比較される。測定端子
２３の寸法は、２つの隣接する端子間の距離よりも小さ
いことが好ましい。更に、測定端子２３は、サイズが小
さいのが好ましく、半導体樹脂層４０の厚みと同じオー
ダの大きさであることが好ましい。最後に、測定される
べき抵抗は、測定端子２３のサイズよりも大きな長さを
有し、半導体樹脂の厚さと半導体樹脂の厚さの２０倍の
間であることが好ましい。
通信端子３０と保護チップ２０のエッジとの間に配置さ
れることが好ましいことをも示している。ある者が２つ
のチップ間に、端子Ｉ／Ｏまで、プローブを挿入した場
合、この挿入により、その者は、その転送時に抵抗キー
Ｋｒを測定することができ、この抵抗測定は、変調さ
れ、Ｋｒは変造される。キーＫｒが抵抗の比較から引き
出される場合、端子Ｉ／Ｏの周囲で測定された値は、プ
ローブにとってアクセスが困難なエリアで、チップ２０
の中央に向かって測定された値と比較される。測定端子
２３の寸法は、２つの隣接する端子間の距離よりも小さ
いことが好ましい。更に、測定端子２３は、サイズが小
さいのが好ましく、半導体樹脂層４０の厚みと同じオー
ダの大きさであることが好ましい。最後に、測定される
べき抵抗は、測定端子２３のサイズよりも大きな長さを
有し、半導体樹脂の厚さと半導体樹脂の厚さの２０倍の
間であることが好ましい。
【００１９】図３に示されているように、測定端子２３
は、６〜１０個の端子、ここでは２３1 〜２３8 の８個
の端子、の複数のブロックにグループ分けされる。保護
チップ２０は、同じブロックの端子の２つの対の間で測
定された２つの抵抗を比較する。比較は、一般に、絶対
値を測定することが好ましい。なぜなら、それは、アナ
ログ回路を保護チップ２０に編入する必要を防ぎ、ま
た、半導体樹脂層４０の抵抗率の変更から影響を受ける
ことがより少ないからである。特に、温度の変更は、値
の階級を変更しない。概して言えば、測定端子の複数の
対は、比較されるべき２つの抵抗の長さが同じオーダの
大きさであるように選択される。例えば、図３で、好ま
しい選択は、対２３1 −２３6 を、対２３2 −２３
4 と、若しくは、対２３1 −２３4 と比較することであ
って、対２３1 −２３2 と比較することではない。
は、６〜１０個の端子、ここでは２３1 〜２３8 の８個
の端子、の複数のブロックにグループ分けされる。保護
チップ２０は、同じブロックの端子の２つの対の間で測
定された２つの抵抗を比較する。比較は、一般に、絶対
値を測定することが好ましい。なぜなら、それは、アナ
ログ回路を保護チップ２０に編入する必要を防ぎ、ま
た、半導体樹脂層４０の抵抗率の変更から影響を受ける
ことがより少ないからである。特に、温度の変更は、値
の階級を変更しない。概して言えば、測定端子の複数の
対は、比較されるべき２つの抵抗の長さが同じオーダの
大きさであるように選択される。例えば、図３で、好ま
しい選択は、対２３1 −２３6 を、対２３2 −２３
4 と、若しくは、対２３1 −２３4 と比較することであ
って、対２３1 −２３2 と比較することではない。
【００２０】図４、図５に示す実施形態では、ガードリ
ング５０が、通信端子３０と、保護チップ２０上への被
保護チップ１０の表面の少なくとも突起との間に形成さ
れる。ガードリング５０は、被保護チップ１０が取り付
けられる際、所定の電位に維持される。２つのチップ間
に、通信端子３０まで、プローブを挿入した場合、後者
が、ガードリング５０の電位まで上昇され、伝送が妨げ
られる。
ング５０が、通信端子３０と、保護チップ２０上への被
保護チップ１０の表面の少なくとも突起との間に形成さ
れる。ガードリング５０は、被保護チップ１０が取り付
けられる際、所定の電位に維持される。２つのチップ間
に、通信端子３０まで、プローブを挿入した場合、後者
が、ガードリング５０の電位まで上昇され、伝送が妨げ
られる。
【図１】本発明によるセキュリティーデバイスの側面
図。
図。
【図２】図１のセキュリティーデバイスの保護チップの
測定端子の第１の構成の上面図。
測定端子の第１の構成の上面図。
【図３】図２の測定端子の第２の構成の上面図。
【図４】図１のセキュリティーデバイスの変形例の上面
図。
図。
【図５】図４のセキュリティーデバイスの側面図。
１０ 被保護チップ ２０ 保護チップ ３０ 通信端子 ４０ 半導体樹脂
Claims (23)
- 【請求項１】 半導体チップ（１０）、即ち、被保護チ
ップに含まれる機密情報へのアクセスを防止するセキュ
リティーデバイスにおいて、前記デバイスは、第２の半
導体チップ（２０）、即ち、保護チップを備えており、
前記２つの半導体チップ（１０、２０）は、互いに面
し、また、通信端子（３０）によって互いに接続されて
おり、前記被保護チップ（１０）は、前記保護チップ
（２０）によって外部回路に接続されており、前記２つ
の半導体チップ（１０、２０）は、不均質な電気抵抗率
を有する半導体樹脂（４０）によって分離されており、
前記保護チップ（２０）には、複数の抵抗を半導体樹脂
（４０）を通じて測定する手段が設けられており、更
に、前記機密情報を保護するために被保護チップ（１
０）へ伝達されることが予定された暗号キーを少なくと
も測定抵抗から決定する手段が設けられていることを特
徴とするセキュリティーデバイス。 - 【請求項２】 前記決定手段は、暗号キーＫｒ、即ち抵
抗キー、を確立するようにされた測定抵抗を処理する手
段を備える請求項１記載のセキュリティーデバイス。 - 【請求項３】 前記処理手段は測定抵抗を比較する手段
である請求項２記載のセキュリティーデバイス。 - 【請求項４】 前記決定手段は更に、前記保護チップの
不揮発性メモリに記憶された第２のキーＫE を備えてお
り、被保護チップへ伝達されることが予定された暗号キ
ーは、抵抗キーＫｒと第２のキーＫE との組合せである
請求項２若しくは３のいずれかに記載のセキュリティー
デバイス。 - 【請求項５】 前記保護チップ（２０）は、抵抗キーＫ
ｒを決定するために使用されるべき抵抗のリストを定め
る、自身に特有の、情報ＣI を保持する請求項１〜４の
いずれかに記載のセキュリティーデバイス。 - 【請求項６】 前記測定手段は、所望の抵抗のみを測定
するものであり、そのリストは前記情報ＣI に依存する
請求項５記載のセキュリティーデバイス。 - 【請求項７】 前記抵抗キーＫｒは、第２の抵抗暗号キ
ーＫ’ｒを構成するためにＣI と組み合わされる請求項
２又は６のいずれかに記載のセキュリティーデバイス。 - 【請求項８】 前記測定手段と前記決定手段は、前記保
護チップ（２０）の前記不揮発性メモリへ書き込まれる
第２の抵抗キーＫA 、即ち「アラーム」キーを、デバイ
スが初期化されたときに確立するものであり、前記第２
の抵抗キーは、前記デバイスに電源が入れられる毎に測
定され、且つ、記憶された値ＫA と比較され、比較結果
が負の場合、第２のキーＫE は消去され、それ以外の場
合、前記記抵抗キーＫｒが決定されて、被保護チップ
（１０）へ伝達される請求項１〜７のいずれかに記載の
セキュリティーデバイス。 - 【請求項９】 前記測定手段と前記決定手段は、前記デ
バイスが初期化されたときにバックアップ第２抵抗キー
ＫS を確立するものであり、該バックアップ第２抵抗キ
ーＫs は、保護チップ（２０）の前記不揮発性メモリへ
書き込まれるものであり、また、抵抗キーＫｒとＫS か
ら第３のキーＫD を、前記キーＫｒがキーＫS とＫD か
ら計算され得るような方法で、計算するために、計算手
段が設けられており、前記キーＫD は、被保護チップ
（１０）へ伝達され、その後、そのメモリに記憶される
請求項２〜８のいずれかに記載のセキュリティーデバイ
ス。 - 【請求項１０】 使用されるべき抵抗のリストは、デバ
イスの初期化時に、測定抵抗に従って確立される請求項
１〜９のいずれかに記載のセキュリティーデバイス。 - 【請求項１１】 前記リストは保護チップ（２０）の不
揮発性のメモリへ書き込まれる請求項１０に記載のセキ
ュリティーデバイス。 - 【請求項１２】 前記不揮発性メモリへのリストのいか
なる書込みも、前記デバイスの初期化後は禁止される請
求項１１記載のセキュリティーデバイス。 - 【請求項１３】 前記リストは十分に離れた値を有する
複数の抵抗を含む請求項１０〜１２のいずれかに記載の
セキュリティーデバイス。 - 【請求項１４】 前記リストは、同じオーダの大きさの
値を有する複数の抵抗を含む請求項１０〜１２のいずれ
かに記載のセキュリティーデバイス。 - 【請求項１５】 前記リストは、ある所定範囲内に含ま
れる値を有する複数の抵抗を含む請求項１０〜１２のい
ずれかに記載のセキュリティーデバイス。 - 【請求項１６】 前記測定手段と前記決定手段は、前記
デバイスが初期化されると直ちに作動され、この方法で
決定された暗号キーは、前記被保護チップ（１０）へ直
ちに伝達される請求項１〜１５のいずれかに記載のセキ
ュリティーデバイス。 - 【請求項１７】 前記測定手段は、前記半導体樹脂（４
０）と電気的に接触している測定端子（２３）を備え、
前記抵抗は測定端子（２３）の複数の対において測定さ
れる請求項１〜１６のいずれかに記載のセキュリティー
デバイス。 - 【請求項１８】 抵抗がそれらにおいて比較される測定
端子の２つの対が、１つの共通の測定端子を有している
請求項３又は１７のいずれかに記載のセキュリティーデ
バイス。 - 【請求項１９】 前記測定端子（２３）は、６〜１０個
の複数のブロックにグループ分けされている請求項１７
又は１８のいずれかに記載のセキュリティーデバイス。 - 【請求項２０】 前記測定端子（２３）は、前記通信端
子（３０）の付近にある請求項１７〜１９のいずれかに
記載のセキュリティーデバイス。 - 【請求項２１】 前記測定端子（２０）は、前記半導体
樹脂（４０）の厚さと同じ大きさのオーダのサイズを有
する請求項１７〜２０のいずれかに記載のセキュリティ
ーデバイス。 - 【請求項２２】 測定されるべき抵抗は、前記測定端子
（２３）のサイズより大きな長さを有し、前記半導体樹
脂（４０）の厚みと該半導体樹脂（４０）の２０倍の厚
みとの間である請求項１７〜２１のいずれかに記載のセ
キュリティーデバイス。 - 【請求項２３】 ガードリング（５０）は、通信端子
（３０）と、前記保護チップ（２０）上への被保護チッ
プ（１０）の表面の少なくとも突起との間に形成されて
いる請求項１〜２２のいずれかに記載のセキュリティー
デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9604151 | 1996-04-01 | ||
| FR9604151A FR2746962B1 (fr) | 1996-04-01 | 1996-04-01 | Dispositif de securite d'une pastille semi-conductrice |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012820A true JPH1012820A (ja) | 1998-01-16 |
| JP4093610B2 JP4093610B2 (ja) | 2008-06-04 |
Family
ID=9490844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07809597A Expired - Fee Related JP4093610B2 (ja) | 1996-04-01 | 1997-03-28 | 半導体チップ用セキュリティーデバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5881155A (ja) |
| EP (1) | EP0800209B1 (ja) |
| JP (1) | JP4093610B2 (ja) |
| DE (1) | DE69715282T2 (ja) |
| ES (1) | ES2183095T3 (ja) |
| FR (1) | FR2746962B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3440763B2 (ja) * | 1996-10-25 | 2003-08-25 | 富士ゼロックス株式会社 | 暗号化装置、復号装置、機密データ処理装置、及び情報処理装置 |
| TW381057B (en) * | 1997-08-07 | 2000-02-01 | Hitachi Ltd | Semiconductor device |
| US6493825B1 (en) * | 1998-06-29 | 2002-12-10 | Emc Corporation | Authentication of a host processor requesting service in a data processing network |
| US6982642B1 (en) | 2000-11-20 | 2006-01-03 | International Business Machines Corporation | Security cloth design and assembly |
| DE10065747A1 (de) * | 2000-12-29 | 2002-07-11 | Infineon Technologies Ag | Schaltungsanordnung |
| DE10120520A1 (de) * | 2001-04-26 | 2002-11-14 | Infineon Technologies Ag | Halbleiterbauelement und Herstellungsverfahren |
| FR2829855A1 (fr) * | 2001-09-14 | 2003-03-21 | St Microelectronics Sa | Identification securisee par donnees biometriques |
| US7525330B2 (en) * | 2001-11-28 | 2009-04-28 | Nxp, B.V. | Semiconductor device, card, system, and methods of initializing and checking the authenticity and the identity of the semiconductor device |
| DE10201645B4 (de) * | 2002-01-17 | 2007-04-26 | Infineon Technologies Ag | Verfahren zur Codierung und Authentifizierung von Halbleiterschaltungen |
| US7353532B2 (en) * | 2002-08-30 | 2008-04-01 | International Business Machines Corporation | Secure system and method for enforcement of privacy policy and protection of confidentiality |
| US7401352B2 (en) * | 2002-08-30 | 2008-07-15 | International Business Machines Corporation | Secure system and method for enforcement of privacy policy and protection of confidentiality |
| US7835520B2 (en) * | 2003-02-20 | 2010-11-16 | Zoran Corporation | Unique identifier per chip for digital audio/video data encryption/decryption in personal video recorders |
| US7097107B1 (en) | 2003-04-09 | 2006-08-29 | Mobile-Mind, Inc. | Pseudo-random number sequence file for an integrated circuit card |
| EP1564680A1 (fr) * | 2004-02-12 | 2005-08-17 | Axalto S.A. | Carte comportant une puce et un élément de sécurité physique logiquement lié à la puce |
| US7119703B2 (en) * | 2004-08-26 | 2006-10-10 | Ftd Solutions Pte. Ltd. | Die anti-tampering sensor |
| US8074082B2 (en) * | 2004-10-08 | 2011-12-06 | Aprolase Development Co., Llc | Anti-tamper module |
| EP1840964A1 (en) * | 2006-03-31 | 2007-10-03 | Irvine Sensors Corp. | Semiconductor device with protected access |
| US7544578B2 (en) * | 2007-01-03 | 2009-06-09 | International Business Machines Corporation | Structure and method for stochastic integrated circuit personalization |
| EP3156947B1 (en) | 2015-10-12 | 2020-01-01 | Nxp B.V. | Electronic device |
| EP3193281B1 (en) | 2016-01-15 | 2019-11-13 | Nxp B.V. | Electronic device |
| EP3407535B1 (en) * | 2016-01-19 | 2023-08-09 | ICTK Holdings Co., Ltd. | Apparatus for generating identification key and management method thereof |
| US9859226B1 (en) | 2016-12-13 | 2018-01-02 | International Business Machines Corporation | Core-shell particles for anti-tampering applications |
| US11182509B2 (en) | 2018-04-29 | 2021-11-23 | Trilicon Llc | Hardware-based system for cybersecurity protection of microprocessor systems |
| EP3937055A1 (en) | 2020-07-10 | 2022-01-12 | Nagravision SA | Integrated circuit device with protection against malicious attacks |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591189A (en) * | 1983-12-27 | 1986-05-27 | Minnesota Mining And Manufacturing Company | Document having light-transmissive, electrically conductive authenticating interior layer |
| US4989154A (en) * | 1987-07-13 | 1991-01-29 | Mitsubishi Petrochemical Company Ltd. | Method of measuring resistivity, and apparatus therefor |
| DE4018688C2 (de) * | 1990-06-11 | 1998-07-02 | Siemens Ag | Verfahren zum Schutz einer integrierten Schaltung gegen das Auslesen sensitiver Daten |
| US5072331A (en) * | 1991-04-26 | 1991-12-10 | Hughes Aircraft Company | Secure circuit structure |
| US5245293A (en) * | 1991-12-23 | 1993-09-14 | Teledyne Ryan Aeronautical, Division Of Teledyne Industries, Inc. | Adhesive bond degradation monitor |
| US5469557A (en) * | 1993-03-05 | 1995-11-21 | Microchip Technology Incorporated | Code protection in microcontroller with EEPROM fuses |
| US5384847A (en) * | 1993-10-01 | 1995-01-24 | Advanced Micro Devices, Inc. | Method and apparatus for protecting cordless telephone account authentication information |
| US5434917A (en) * | 1993-10-13 | 1995-07-18 | Thomson Consumer Electronics S.A. | Unforgeable identification device, identification device reader and method of identification |
| FR2727227B1 (fr) * | 1994-11-17 | 1996-12-20 | Schlumberger Ind Sa | Dispositif de securite actif a memoire electronique |
| US5799080A (en) * | 1995-07-13 | 1998-08-25 | Lsi Logic Corporation | Semiconductor chip having identification/encryption code |
| US5680055A (en) * | 1995-07-19 | 1997-10-21 | Marquette University | Method and apparatus to sense changes in the state of a resin bed |
-
1996
- 1996-04-01 FR FR9604151A patent/FR2746962B1/fr not_active Expired - Fee Related
-
1997
- 1997-03-28 ES ES97400732T patent/ES2183095T3/es not_active Expired - Lifetime
- 1997-03-28 EP EP97400732A patent/EP0800209B1/fr not_active Expired - Lifetime
- 1997-03-28 JP JP07809597A patent/JP4093610B2/ja not_active Expired - Fee Related
- 1997-03-28 DE DE69715282T patent/DE69715282T2/de not_active Expired - Lifetime
- 1997-03-31 US US08/828,649 patent/US5881155A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0800209A1 (fr) | 1997-10-08 |
| JP4093610B2 (ja) | 2008-06-04 |
| US5881155A (en) | 1999-03-09 |
| FR2746962B1 (fr) | 1998-04-30 |
| EP0800209B1 (fr) | 2002-09-11 |
| DE69715282D1 (de) | 2002-10-17 |
| DE69715282T2 (de) | 2003-06-18 |
| FR2746962A1 (fr) | 1997-10-03 |
| ES2183095T3 (es) | 2003-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4093610B2 (ja) | 半導体チップ用セキュリティーデバイス | |
| KR100341665B1 (ko) | 암호및변경검출기능을갖는기밀데이타프로세서 | |
| Mori et al. | Superdistribution: the concept and the architecture | |
| US6996547B1 (en) | Method for purchasing items over a non-secure communication channel | |
| US7103782B1 (en) | Secure memory and processing system having laser-scribed encryption key | |
| TWI407745B (zh) | 安全與重播受保護之記憶儲存 | |
| US6473861B1 (en) | Magnetic optical encryption/decryption disk drive arrangement | |
| JP3813175B2 (ja) | 集積回路に関連した暗号キーを決定する方法 | |
| US7005733B2 (en) | Anti tamper encapsulation for an integrated circuit | |
| JP3886560B2 (ja) | 機能用法制御付き集積回路デバイス | |
| US20070297606A1 (en) | Multiple key security and method for electronic devices | |
| JP2000076139A (ja) | 携帯型情報記憶媒体 | |
| US9288038B2 (en) | Access-controlled data storage medium | |
| EP0596276A2 (en) | Secure memory card | |
| EP0964361A1 (en) | Protection of sensitive information contained in integrated circuit cards | |
| JP2003536154A (ja) | 電子チップ搭載システム、特にチップカードのメモリ内での敏感データの安全化保存方法と、その方法を実施する搭載システム | |
| TW201633207A (zh) | 裝置金鑰保護 | |
| JP2001513929A (ja) | 電子的なデータ処理装置およびシステム | |
| MXPA01013169A (es) | Metodo para tener acceso a una memoria y dispositivo de memoria para el mismo. | |
| EP1320803A2 (en) | Embedded security device within a nonvolatile memory device | |
| US6101605A (en) | Method and apparatus for performing a secure operation | |
| US6839837B1 (en) | Cryptosystem key updating system and method for preventing illegal use of software | |
| WO2009149715A1 (en) | Secure link module and transaction system | |
| US20030005323A1 (en) | Management of sensitive data | |
| JP4475386B2 (ja) | チップカードの初期化 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070903 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071203 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |