JPH1012734A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1012734A
JPH1012734A JP17846396A JP17846396A JPH1012734A JP H1012734 A JPH1012734 A JP H1012734A JP 17846396 A JP17846396 A JP 17846396A JP 17846396 A JP17846396 A JP 17846396A JP H1012734 A JPH1012734 A JP H1012734A
Authority
JP
Japan
Prior art keywords
gas
film
contact hole
insulating film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17846396A
Other languages
Japanese (ja)
Inventor
Tetsuya Yamane
徹也 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17846396A priority Critical patent/JPH1012734A/en
Publication of JPH1012734A publication Critical patent/JPH1012734A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a contact hole in an excellent shape by uniformly depositing a protection film on the side wall of the contact hole. SOLUTION: On a semiconductor substrate 51, an infer-layer insulating film 52 is formed of an SiO2 film and on the infer-layer insulating film 52, an Al film and a TIN film are formed in order. After those films are patterned to form Al wiring 53 and a TIN film 54 in specific shapes, an infer-layer insulating film 55 is formed of an SiO2 film over the entire surface. After a resist pattern 56 in a specific shape is formed on the infer-layer insulating film 55, the infer- layer insulating film 55 is etched by a dry etching method by using the resist pattern 56 as a mask to form the contact hole C. A mixed gas of halogen-based gas and gas containing nitrogen atoms is used as etching gas and the infer-layer insulating film 55 is etched while the protection film 57 containing nitrogen atoms is deposited on the side wall of the contact hole C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、コンタクトホールの形成に適用し
て好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method suitable for forming a contact hole.

【0002】[0002]

【従来の技術】半導体集積回路の高集積密度化に伴い、
配線の微細化が進んでいる。配線の微細化を達成するた
めに、コンタクトホールもまた微細化されている。そし
て、高アスペクト比で微細なコンタクトホールを、異方
性形状で、なおかつ、下地膜との選択性を保持しつつ加
工するために、コンタクトホールの加工技術においては
様々な工夫が試みられている。このようなコンタクトホ
ールの加工技術として、最近は、加工すべき膜とエッチ
ングガスとの反応や、レジストの分解、プラズマ中で分
解したイオンやラジカルの再結合を利用して、コンタク
トホールの側壁に保護膜を堆積させながら加工を行う方
法が主流となっている。
2. Description of the Related Art As the integration density of semiconductor integrated circuits increases,
Wiring is becoming finer. Contact holes have also been miniaturized to achieve finer wiring. In order to process a fine contact hole with a high aspect ratio in an anisotropic shape while maintaining the selectivity with the underlying film, various techniques have been attempted in the contact hole processing technology. . Recently, as a contact hole processing technology, the reaction between the film to be processed and the etching gas, the decomposition of the resist, and the recombination of ions and radicals decomposed in the plasma are used to form the contact hole side wall. A method of performing processing while depositing a protective film has become mainstream.

【0003】このようにコンタクトホールの側壁に保護
膜を堆積させながら層間絶縁膜をエッチングする、従来
の半導体装置の製造方法について説明する。ここでは、
層間絶縁膜の下層のアルミニウム(Al)配線へのコン
タクトをとるために、この層間絶縁膜にコンタクトホー
ルを形成する場合を例にとって説明する。すなわち、半
導体装置の通常の製造プロセスにしたがって、拡散層
(図示せず)などを形成したシリコン(Si)基板のよ
うな半導体基板上に、二酸化シリコン(SiO2 )膜か
らなる第1層目の層間絶縁膜を形成する。次に、この層
間絶縁膜上に、Al膜および反射防止膜としての窒化チ
タン(TiN)膜を順次形成した後、これらを所定形状
にパターニングすることによりAl配線を形成する。次
に、化学気相成長(CVD)法によりSiO2 膜からな
る第2層目の層間絶縁膜を全面に形成した後、この層間
絶縁膜上にコンタクトホール形成用の所定形状のレジス
トパターンを形成する。
A method of manufacturing a conventional semiconductor device in which an interlayer insulating film is etched while depositing a protective film on the side wall of a contact hole will be described. here,
A case will be described as an example where a contact hole is formed in the interlayer insulating film in order to make contact with an aluminum (Al) wiring under the interlayer insulating film. That is, a first layer of a silicon dioxide (SiO 2 ) film is formed on a semiconductor substrate such as a silicon (Si) substrate on which a diffusion layer (not shown) and the like are formed according to a normal manufacturing process of a semiconductor device. An interlayer insulating film is formed. Next, an Al film and a titanium nitride (TiN) film as an antireflection film are sequentially formed on the interlayer insulating film, and then these are patterned into a predetermined shape to form an Al wiring. Next, after a second interlayer insulating film made of a SiO 2 film is formed on the entire surface by a chemical vapor deposition (CVD) method, a resist pattern having a predetermined shape for forming a contact hole is formed on the interlayer insulating film. I do.

【0004】次に、このレジストパターンをマスクとし
て、ドライエッチング法により第2層目の層間絶縁膜を
エッチングする。このときのエッチング条件は、例え
ば、エッチングガスとしてCHF3 /CF4 /Ar=2
0/40/300sccmの混合ガスを用い、反応圧力
を33.3Pa、高周波電力を800Wとする。この際
に、エッチングマスクとして用いたレジストパターン
や、ドライエッチング装置の電極に取り付けられたカー
ボン電極がエッチングガスと反応することにより、炭素
(C)、水素(H)およびフッ素(F)からなる化合物
x y z (x,y,zは任意の数)がドライエッチ
ング装置の反応器内に生成される。そして、この化合物
が、層間絶縁膜に形成されたコンタクトホールの側壁に
保護膜として堆積しながら層間絶縁膜のエッチングが進
行する。これにより、層間絶縁膜の所定位置に、側壁に
保護膜が形成されたコンタクトホールが形成される。こ
の後、エッチングマスクとして用いたレジストパターン
を除去する。
Next, using the resist pattern as a mask, the second interlayer insulating film is etched by dry etching. The etching conditions at this time are, for example, CHF 3 / CF 4 / Ar = 2 as an etching gas.
Using a mixed gas of 0/40/300 sccm, the reaction pressure is 33.3 Pa, and the high frequency power is 800 W. At this time, the resist pattern used as the etching mask or the carbon electrode attached to the electrode of the dry etching apparatus reacts with the etching gas to form a compound comprising carbon (C), hydrogen (H) and fluorine (F). C x H y F z (x , y, z is an arbitrary number) is generated in the reactor of the dry etching apparatus. Then, while the compound is deposited as a protective film on the side wall of the contact hole formed in the interlayer insulating film, the etching of the interlayer insulating film proceeds. As a result, a contact hole having a protective film formed on a side wall is formed at a predetermined position of the interlayer insulating film. Thereafter, the resist pattern used as the etching mask is removed.

【0005】この従来の半導体装置の製造方法において
は、上述のようにコンタクトホールの側壁に保護膜が形
成されることにより、コンタクトホールの微細加工が可
能となっている。したがって、コンタクトホールの側壁
への保護膜の堆積をいかに制御するかが重要である。
In this conventional method for manufacturing a semiconductor device, the contact hole can be finely processed by forming the protective film on the side wall of the contact hole as described above. Therefore, it is important how to control the deposition of the protective film on the side wall of the contact hole.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
従来の半導体装置の製造方法では、コンタクトホールの
側壁に堆積する保護膜の生成に、レジストパターンとエ
ッチングガスとの反応が関与しているため、レジストパ
ターンの形状や材質によって保護膜の堆積の様子が変化
するという問題があった。図6は、実際に形成されたコ
ンタクトホールを走査型電子顕微鏡(SEM)により観
察したときの様子を模式的に示す。ここで、図6Aは平
面図、図6Bは図6AのB−B線に沿っての断面図を示
す。また、図6中、符号101はAl配線、102はT
iN膜、103は層間絶縁膜、104は保護膜、C´は
コンタクトホールをそれぞれ示す。図6に示すように、
従来の製造方法で層間絶縁膜103をエッチングするこ
とによりコンタクトホールC´を形成した場合には、コ
ンタクトホールC´の側壁に保護膜104が均一に形成
されないため、エッチング条件の最適化が困難であり、
この結果、コンタクトホールC´の側壁が荒れた形状と
なっている。また、コンタクトホールC´の形状がいび
つになるため、コンタクトホールC´の部分での配線間
の抵抗が上昇したり、加工後の検査において不具合を生
じるという問題があった。
However, in the above-described conventional method for manufacturing a semiconductor device, the reaction between the resist pattern and the etching gas is involved in the formation of the protective film deposited on the side wall of the contact hole. There is a problem that the state of deposition of the protective film changes depending on the shape and material of the resist pattern. FIG. 6 schematically shows a state when a contact hole actually formed is observed by a scanning electron microscope (SEM). Here, FIG. 6A is a plan view, and FIG. 6B is a sectional view taken along line BB of FIG. 6A. In FIG. 6, reference numeral 101 denotes an Al wiring, and 102 denotes T wiring.
An iN film, 103 is an interlayer insulating film, 104 is a protective film, and C ′ is a contact hole. As shown in FIG.
When the contact hole C ′ is formed by etching the interlayer insulating film 103 by the conventional manufacturing method, it is difficult to optimize the etching conditions because the protective film 104 is not formed uniformly on the side wall of the contact hole C ′. Yes,
As a result, the side wall of the contact hole C ′ has a rough shape. In addition, since the shape of the contact hole C ′ is distorted, there is a problem that the resistance between the wirings at the contact hole C ′ increases, and a problem occurs in an inspection after processing.

【0007】したがって、この発明の目的は、開口の側
壁への保護膜の堆積の均一化を図ることにより、良好な
形状のコンタクトホールを形成することができる半導体
装置の製造方法を提供することにある。
Accordingly, it is an object of the present invention to provide a method of manufacturing a semiconductor device capable of forming a contact hole having a good shape by making the deposition of a protective film uniform on the side wall of an opening. is there.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明は、絶縁膜を選択的にエッチングすること
により開口を形成する際に、開口の側壁に保護膜を堆積
させながらエッチングする工程を有する半導体装置の製
造方法において、エッチングに少なくともハロゲン系ガ
スおよび窒素原子を含むガスの混合ガスを用いることを
特徴とする。
According to the present invention, when an opening is formed by selectively etching an insulating film, etching is performed while depositing a protective film on a side wall of the opening. In a method for manufacturing a semiconductor device having a step, a mixed gas of at least a halogen-based gas and a gas containing a nitrogen atom is used for etching.

【0009】上述のように構成されたこの発明によれ
ば、窒素原子を含むガスを含んだエッチングガスで絶縁
膜をエッチングすることにより、窒素原子を含む保護膜
が開口の側壁に均一に形成されるため、開口の形状を良
好にすることができる。
According to the present invention having the above-described structure, the insulating film is etched with the etching gas containing the gas containing nitrogen atoms, so that the protective film containing nitrogen atoms is uniformly formed on the side wall of the opening. Therefore, the shape of the opening can be improved.

【0010】[0010]

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。まず、この一実施形
態においてコンタクトホールの形成に用いられるドライ
エッチング装置について説明する。図1は、このドライ
エッチング装置の構成を示す略線図である。図1に示す
ように、このドライエッチング装置においては、反応器
1内に、上部電極2および下部電極3が互いに対向する
ように設けられている。上部電極2にはカーボン電極4
が取り付けられている。また、上部電極2および下部電
極3のそれぞれには、コンデンサ5,6を介して高周波
電源7,8が接続されている。符号9は排気口、10は
ガス供給口、11はマスフローコントローラを示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. First, a dry etching apparatus used for forming a contact hole in this embodiment will be described. FIG. 1 is a schematic diagram showing the configuration of this dry etching apparatus. As shown in FIG. 1, in this dry etching apparatus, an upper electrode 2 and a lower electrode 3 are provided in a reactor 1 so as to face each other. The upper electrode 2 has a carbon electrode 4
Is attached. Further, high-frequency power sources 7 and 8 are connected to the upper electrode 2 and the lower electrode 3 via capacitors 5 and 6, respectively. Reference numeral 9 denotes an exhaust port, 10 denotes a gas supply port, and 11 denotes a mass flow controller.

【0011】このドライエッチング装置を用いてエッチ
ングを行う際には、下部電極3上にウエハ12を設置す
る。このウエハ12上には、コンタクトホールが形成さ
れる被エッチング膜として層間絶縁膜(図示せず)が形
成されている。そして、排気口9を通して反応器1内の
真空排気を行った後、ガス供給口10からマスフローコ
ントローラ11により流量制御されたエッチングガスを
反応器1内に導入し、反応器1内の圧力を一定に保持す
る。そして、下部電極3と上部電極2との間に、高周波
電源8により高周波を印加して放電させ、エッチングガ
スを励起させることにより、ウエハ12上の層間絶縁膜
のエッチングを行い、コンタクトホールを形成する。こ
のドライエッチング装置では、ウエハ12上の層間絶縁
膜をエッチングする際に、上部電極2に取り付けられた
カーボン電極4に、高周波電源7により高周波が印加さ
れ、このカーボン電極4がエッチングされる。これによ
り、このカーボン電極4が炭素原子の供給源となり、炭
素原子を含んだ化合物を保護膜としてコンタクトホール
の側壁に堆積させながら、層間絶縁膜のエッチングが進
行する。
When etching is performed using this dry etching apparatus, a wafer 12 is placed on the lower electrode 3. On this wafer 12, an interlayer insulating film (not shown) is formed as a film to be etched in which a contact hole is formed. Then, after evacuating the inside of the reactor 1 through the exhaust port 9, an etching gas whose flow rate is controlled by the mass flow controller 11 is introduced into the reactor 1 from the gas supply port 10, and the pressure inside the reactor 1 is kept constant. To hold. Then, between the lower electrode 3 and the upper electrode 2, a high frequency is applied by a high frequency power supply 8 to discharge and excite an etching gas, thereby etching the interlayer insulating film on the wafer 12 to form a contact hole. I do. In this dry etching apparatus, when etching the interlayer insulating film on the wafer 12, a high frequency is applied to the carbon electrode 4 attached to the upper electrode 2 by the high frequency power supply 7, and the carbon electrode 4 is etched. As a result, the carbon electrode 4 serves as a source of carbon atoms, and etching of the interlayer insulating film proceeds while depositing a compound containing carbon atoms on the side wall of the contact hole as a protective film.

【0012】次に、この一実施形態による半導体装置の
製造方法について説明する。図2〜図4は、この一実施
形態による半導体装置の製造方法を示す。ここでは、層
間絶縁膜の下層のAl配線へのコンタクトをとるため
に、この層間絶縁膜にコンタクトホールを形成する場合
を例にとって説明する。すなわち、この半導体装置の製
造方法においては、まず、図2に示すように、半導体装
置の通常の製造プロセスにしたがって、拡散層(図示せ
ず)などを形成したSi基板のような半導体基板51上
の全面に、例えば、CVD法などによりSiO2 膜から
なる第1層目の層間絶縁膜52を形成する。次に、この
層間絶縁膜52上の全面に、例えば、スパッタリング法
などによりAl膜および反射防止膜としてのTiN膜を
順次形成する。次に、リソグラフィー法によりTiN膜
上に、配線形成用の所定形状のレジストパターン(図示
せず)を形成した後、このレジストパターンをマスクと
してTiN膜およびAl膜をエッチングする。これによ
り、層間絶縁膜52上にAl配線53を形成する。符号
54は、TiN膜を示す。次に、例えばCVD法により
SiO2 膜からなる第2層目の層間絶縁膜55を全面に
形成する。
Next, a method of manufacturing the semiconductor device according to the embodiment will be described. 2 to 4 show a method of manufacturing the semiconductor device according to the embodiment. Here, a case will be described as an example where a contact hole is formed in the interlayer insulating film in order to make contact with the Al wiring under the interlayer insulating film. That is, in this method of manufacturing a semiconductor device, first, as shown in FIG. 2, a semiconductor substrate 51 such as a Si substrate on which a diffusion layer (not shown) and the like are formed according to a normal semiconductor device manufacturing process. A first-layer interlayer insulating film 52 made of a SiO 2 film is formed by, for example, a CVD method or the like. Next, an Al film and a TiN film as an antireflection film are sequentially formed on the entire surface of the interlayer insulating film 52 by, for example, a sputtering method. Next, after a resist pattern (not shown) having a predetermined shape for forming a wiring is formed on the TiN film by lithography, the TiN film and the Al film are etched using the resist pattern as a mask. Thus, an Al wiring 53 is formed on the interlayer insulating film 52. Reference numeral 54 denotes a TiN film. Next, a second-layer interlayer insulating film 55 made of a SiO 2 film is formed on the entire surface by, eg, CVD.

【0013】次に、図3に示すように、リソグラフィー
法により層間絶縁膜55上にコンタクトホール形成用の
所定形状のレジストパターン56を形成する。符号56
aは、このレジストパターン56に形成された開口を示
す。
Next, as shown in FIG. 3, a resist pattern 56 having a predetermined shape for forming a contact hole is formed on the interlayer insulating film 55 by lithography. Code 56
“a” indicates an opening formed in the resist pattern 56.

【0014】次に、図4に示すように、レジストパター
ン56をマスクとして層間絶縁膜55を、ドライエッチ
ング法によりエッチングする。このエッチングには、図
1に示したドライエッチング装置が用いられる。また、
このときのエッチングには、少なくともハロゲン系ガス
および窒素(N)原子を含むガスの混合ガスがエッチン
グガスとして用いられる。ここで、ハロゲン系ガスとし
ては、好適にはフッ素(F)系ガスが用いられ、典型的
には、フルオロカーボン(Cx y ,ただしy≧1)系
ガスが用いられる。また、窒素原子を含むガスとして
は、例えばN2 ガスが用いられる。この場合、具体的に
は、例えば、エッチングガスとしてCHF3 /CF4
Ar/N2 =20/40/300/20sccmの混合
ガスを用い、反応圧力を33.3Pa、高周波電力を8
00Wとする。これにより、開口56aに対応する部分
の層間絶縁膜55にコンタクトホールCが形成される。
このとき、コンタクトホールCの側壁には、後述のよう
に窒素原子を含む保護膜57が形成される。
Next, as shown in FIG. 4, the interlayer insulating film 55 is etched by a dry etching method using the resist pattern 56 as a mask. For this etching, the dry etching apparatus shown in FIG. 1 is used. Also,
In the etching at this time, a mixed gas of a gas containing at least a halogen-based gas and a nitrogen (N) atom is used as an etching gas. Here, as the halogen-based gas, a fluorine (F) -based gas is preferably used, and typically, a fluorocarbon (C x F y , where y ≧ 1) -based gas is used. As the gas containing a nitrogen atom, for example, N 2 gas is used. In this case, specifically, for example, CHF 3 / CF 4 /
Using a mixed gas of Ar / N 2 = 20/40/300/20 sccm, a reaction pressure of 33.3 Pa and a high frequency power of 8
00W. As a result, a contact hole C is formed in the portion of the interlayer insulating film 55 corresponding to the opening 56a.
At this time, a protective film 57 containing nitrogen atoms is formed on the side wall of the contact hole C as described later.

【0015】この後、図示は省略するが、エッチングマ
スクとして用いたレジストパターン56を除去し、上層
のAl配線を形成し、さらにこのAl配線を覆うように
絶縁膜を形成して、目的とする半導体装置を製造する。
Thereafter, although not shown, the resist pattern 56 used as an etching mask is removed, an upper Al wiring is formed, and an insulating film is formed so as to cover the Al wiring. A semiconductor device is manufactured.

【0016】図5は、この半導体装置の製造方法におい
て、層間絶縁膜55に実際に形成されたコンタクトホー
ルCをSEMにより観察したときの様子を模式的に示
す。ここで、図5Aは平面図、図5Bは図4AのB−B
線に沿っての断面図である。図5を図6とを比較する
と、図6では、保護膜104が不均一に形成され、コン
タクトホールC´の側壁の形状が荒れているのに対し
て、図5では、保護膜57の堆積の様子が改善され、均
一に形成されている。そして、コンタクトホールCの形
状が良好となっているのがわかる。ところで、この保護
膜57は、エッチングマスクとして用いたレジストパタ
ーン56や、ドライエッチング装置の上部電極2に取り
付けられたカーボン電極4がエッチングガスと反応する
ことにより生成された化合物が、コンタクトホールCの
側壁に堆積することにより形成されたものである。この
場合には、層間絶縁膜55のエッチングに用いられるエ
ッチングガスにN2 ガスが含まれているため、生成され
た化合物は窒素(N)原子を含んだ組成Cx y z
w (x,y,z,wは任意の数)のポリマーになると考
えられる。これにより、コンタクトホールCの側壁に窒
素原子を含んだ保護膜57が均一に形成されるようにな
ると考えられる。
FIG. 5 schematically shows a state when a contact hole C actually formed in the interlayer insulating film 55 is observed by SEM in this method of manufacturing a semiconductor device. Here, FIG. 5A is a plan view, and FIG. 5B is BB of FIG. 4A.
It is sectional drawing along a line. When FIG. 5 is compared with FIG. 6, in FIG. 6, the protection film 104 is formed unevenly and the shape of the side wall of the contact hole C ′ is rough, whereas in FIG. Is improved and uniform. It can be seen that the shape of the contact hole C is good. Incidentally, the protective film 57 is formed by a resist pattern 56 used as an etching mask or a compound generated by a reaction of the carbon electrode 4 attached to the upper electrode 2 of the dry etching apparatus with an etching gas. It is formed by depositing on the side wall. In this case, since the etching gas used for etching the interlayer insulating film 55 contains N 2 gas, the generated compound has a composition C x H y F z N containing nitrogen (N) atoms.
w (x, y, z, and w are arbitrary numbers). Thus, it is considered that the protective film 57 containing nitrogen atoms is uniformly formed on the side wall of the contact hole C.

【0017】以上のように、この一実施形態によれば、
層間絶縁膜55にコンタクトホールCを形成する際に、
2 ガスを含んだエッチングガスで層間絶縁膜55をエ
ッチングしていることにより、コンタクトホールCの側
壁に窒素原子を含んだ保護膜57が形成される。これに
より、コンタクトホールCの側壁に、この保護膜7を均
一に堆積させることができ、コンタクトホールCの形状
を良好にすることができる。また、これにより、微細な
コンタクトホールCを安定に加工することができる。
As described above, according to this embodiment,
When forming the contact hole C in the interlayer insulating film 55,
By etching the interlayer insulating film 55 with an etching gas containing N 2 gas, a protective film 57 containing nitrogen atoms is formed on the side wall of the contact hole C. Thereby, the protective film 7 can be uniformly deposited on the side wall of the contact hole C, and the shape of the contact hole C can be improved. Further, thereby, the fine contact hole C can be stably processed.

【0018】以上この発明の一実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。例えば、上述の一実施形態において
挙げた数値、材料などはあくまで例にすぎず、これに限
定されるものではない。また、上述の一実施形態におい
て、エッチングガスに用いられるハロゲン系ガスとして
は、SF6 ガスやNF3 ガスなどのフッ素系ガスを用い
てもよい。また、エッチングガスに用いられる窒素原子
を含むガスとしては、N2 ガスのほかに、NH3 ガス、
NO2 ガスまたはN2 Oガスを用いてもよい。また、上
述の一実施形態において、コンタクトホールCの形成に
用いられるドライエッチング装置はあくまで一例であ
り、他のドライエッチング装置を用いてもよい。
Although one embodiment of the present invention has been specifically described above, the present invention is not limited to the above embodiment, and various modifications based on the technical idea of the present invention are possible. For example, the numerical values, materials, and the like described in the above-described embodiment are merely examples, and the present invention is not limited thereto. In the above-described embodiment, a fluorine-based gas such as SF 6 gas or NF 3 gas may be used as the halogen-based gas used for the etching gas. As the gas containing nitrogen atoms used for etching gas, in addition to the N 2 gas, NH 3 gas,
NO 2 gas or N 2 O gas may be used. In the above-described embodiment, the dry etching device used for forming the contact hole C is merely an example, and another dry etching device may be used.

【0019】[0019]

【発明の効果】以上説明したように、この発明によれ
ば、エッチングに少なくともハロゲン系ガスおよび窒素
原子を含むガスの混合ガスを用いることにより、コンタ
クトホールの側壁への保護膜の堆積の均一化を図ること
ができ、コンタクトホールの形状を良好にすることがで
きる。
As described above, according to the present invention, by using a mixed gas of at least a halogen-based gas and a gas containing a nitrogen atom for etching, the deposition of the protective film on the side wall of the contact hole can be made uniform. And the shape of the contact hole can be made favorable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施形態による半導体装置の製
造方法において、コンタクトホールの形成に用いられる
ドライエッチング装置の構成を示す略線図である。
FIG. 1 is a schematic diagram illustrating a configuration of a dry etching apparatus used for forming a contact hole in a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】 この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to one embodiment of the present invention;

【図3】 この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。
FIG. 3 is a cross-sectional view for explaining the method for manufacturing the semiconductor device according to one embodiment of the present invention;

【図4】 この発明の一実施形態による半導体装置の製
造方法を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to one embodiment of the present invention;

【図5】 この発明の一実施形態による半導体装置の製
造方法により形成されたコンタクトホールの形状を模式
的に示す平面図および断面図である。
5A and 5B are a plan view and a sectional view schematically showing the shape of a contact hole formed by the method for manufacturing a semiconductor device according to one embodiment of the present invention;

【図6】 従来の半導体装置の製造方法により形成され
たコンタクトホールの形状を模式的に示す平面図および
断面図である。
6A and 6B are a plan view and a sectional view schematically showing the shape of a contact hole formed by a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

51・・・半導体基板、52,55・・・層間絶縁膜、
53・・・Al配線、54・・・TiN膜、56・・・
レジストパターン、57・・・保護膜、C・・・コンタ
クトホール
51: semiconductor substrate, 52, 55: interlayer insulating film,
53 ... Al wiring, 54 ... TiN film, 56 ...
Resist pattern, 57: protective film, C: contact hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁膜を選択的にエッチングすることに
より開口を形成する際に、上記開口の側壁に保護膜を堆
積させながらエッチングする工程を有する半導体装置の
製造方法において、 上記エッチングに少なくともハロゲン系ガスおよび窒素
原子を含むガスの混合ガスを用いることを特徴とする半
導体装置の製造方法。
1. A method for manufacturing a semiconductor device, comprising the steps of: performing etching while depositing a protective film on a side wall of the opening when forming an opening by selectively etching an insulating film; A method for manufacturing a semiconductor device, comprising using a mixed gas of a system gas and a gas containing a nitrogen atom.
【請求項2】 上記窒素原子を含むガスは、N2 ガス、
NH3 ガス、NO2ガスまたはN2 Oガスであることを
特徴とする請求項1記載の半導体装置の製造方法。
2. The gas containing a nitrogen atom is N 2 gas,
2. The method according to claim 1, wherein the gas is NH 3 gas, NO 2 gas, or N 2 O gas.
【請求項3】 上記ハロゲン系ガスはフッ素系ガスであ
ることを特徴とする請求項1記載の半導体装置の製造方
法。
3. The method according to claim 1, wherein the halogen-based gas is a fluorine-based gas.
【請求項4】 上記ハロゲン系ガスはフルオロカーボン
系ガスであることを特徴とする請求項1記載の半導体装
置の製造方法。
4. The method according to claim 1, wherein the halogen-based gas is a fluorocarbon-based gas.
【請求項5】 上記エッチングにCHF3 ガス、CF4
ガス、ArガスおよびN2 ガスの混合ガスを用いること
を特徴とする請求項1記載の半導体装置の製造方法。
5. The method according to claim 1, wherein the etching is performed using CHF 3 gas or CF 4 gas.
2. The method according to claim 1, wherein a mixed gas of a gas, an Ar gas and a N 2 gas is used.
JP17846396A 1996-06-19 1996-06-19 Manufacture of semiconductor device Pending JPH1012734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17846396A JPH1012734A (en) 1996-06-19 1996-06-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17846396A JPH1012734A (en) 1996-06-19 1996-06-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1012734A true JPH1012734A (en) 1998-01-16

Family

ID=16048965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17846396A Pending JPH1012734A (en) 1996-06-19 1996-06-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1012734A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413518B1 (en) * 2001-06-28 2003-12-31 동부전자 주식회사 Method for forming a contact hall of a semiconductor device
KR100453864B1 (en) * 2001-03-13 2004-10-26 산요덴키가부시키가이샤 Semiconductor device and manufacturing method thereof
JP2006128245A (en) * 2004-10-27 2006-05-18 Sony Corp Method of processing insulating film
JP2007049069A (en) * 2005-08-12 2007-02-22 Nec Electronics Corp Method of manufacturing semiconductor device, and semiconductor device
JP2012079792A (en) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453864B1 (en) * 2001-03-13 2004-10-26 산요덴키가부시키가이샤 Semiconductor device and manufacturing method thereof
US7084463B2 (en) 2001-03-13 2006-08-01 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
KR100413518B1 (en) * 2001-06-28 2003-12-31 동부전자 주식회사 Method for forming a contact hall of a semiconductor device
JP2006128245A (en) * 2004-10-27 2006-05-18 Sony Corp Method of processing insulating film
JP2007049069A (en) * 2005-08-12 2007-02-22 Nec Electronics Corp Method of manufacturing semiconductor device, and semiconductor device
JP2012079792A (en) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US11404272B2 (en) Film deposition apparatus for fine pattern forming
CN101064244B (en) Etch methods to form anisotropic features for high aspect ratio applications
US5811357A (en) Process of etching an oxide layer
US20030054656A1 (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
WO1995002076A1 (en) Method for forming thin film
JPH05102107A (en) Manufacture of semiconductor device
US11335565B2 (en) Systems and methods to form airgaps
US20050009356A1 (en) Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor
JP4058669B2 (en) Method for forming conductive silicide layer on silicon substrate and method for forming conductive silicide contact
JPH10178014A (en) Method for manufacturing semiconductor device
JPH1012734A (en) Manufacture of semiconductor device
US6651678B2 (en) Method of manufacturing semiconductor device
KR100464579B1 (en) Method of making semiconductor device
KR100434887B1 (en) Process for Manufacturing Semiconductor Device
WO2000054328A1 (en) Production method for semiconductor device
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
JP4060450B2 (en) Dry etching method
JPH05144779A (en) Dry etching method of silicon oxide film
US5951879A (en) Method of etching polysilicon layer
US6329294B1 (en) Method for removing photoresist mask used for etching of metal layer and other etching by-products
JP2003086568A (en) Method for etching
US6103634A (en) Removal of inorganic anti-reflective coating using fluorine etch process
JPH0855838A (en) Cleaning method of fine machining apparatus
JPH05109702A (en) Manufacture of semiconductor device
JPH10125654A (en) Manufacture of semiconductor device