JPH1012721A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1012721A
JPH1012721A JP16717896A JP16717896A JPH1012721A JP H1012721 A JPH1012721 A JP H1012721A JP 16717896 A JP16717896 A JP 16717896A JP 16717896 A JP16717896 A JP 16717896A JP H1012721 A JPH1012721 A JP H1012721A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
single crystal
insulating film
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16717896A
Other languages
Japanese (ja)
Inventor
Yoshifumi Shirai
良史 白井
Masahiko Suzumura
正彦 鈴村
Yoshiki Hayazaki
嘉城 早崎
Yuji Suzuki
裕二 鈴木
Takashi Kishida
貴司 岸田
Masamichi Takano
仁路 高野
Takeshi Yoshida
岳司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16717896A priority Critical patent/JPH1012721A/en
Publication of JPH1012721A publication Critical patent/JPH1012721A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide manufacture of a semiconductor device which enables formation of an SOI substrate having an insulating film with an arbitrary thickness and a thin activated silicon layer, isolation between elements, and planarization of the surface. SOLUTION: LOCOS oxidation is carried out on a single crystal silicon substrate 1, thereby forming a silicon oxide film 5 for element isolation. A polysilicon layer 6 is deposited on the side of the single crystal silicon substrate 1 where LOCOS oxidation has been carried out. Subsequently, the polysilicon layer 6 is transformed into a silicon oxide film 7 by thermal oxidation. Then, a single crystal silicon substrate 8 having a silicon oxide film 9 on one main surface thereof is separately prepared, and is bonded with the single crystal silicon substrate 1 in such a manner that the silicon oxide films 7, 9 face each other. The single crystal silicon substrate 1 is ground and abraded until at least a part of the silicon oxide film 5 is exposed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、特にSOI基板における素子
間分離方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for separating elements on an SOI substrate.

【0002】[0002]

【従来の技術】従来より、素子間分離を行う材料として
SOI(Silicon on Insulator)基板が用いられてい
る。
2. Description of the Related Art Conventionally, an SOI (Silicon on Insulator) substrate has been used as a material for separating elements.

【0003】図2は、従来例に係るSOI基板の製造方
法を示す略断面図である。図2に示すSOI基板の製造
方法は、SIMOX(Silicon Implanted Oxidatio
n)法と呼ばれるものであり、単結晶シリコン基板に酸
素イオンをイオン注入及び熱処理を施すことにより、支
持体シリコン基板10とシリコン酸化膜11と活性シリ
コン層12とから成るSOI基板を形成する。
FIG. 2 is a schematic sectional view showing a method for manufacturing an SOI substrate according to a conventional example. The method for manufacturing the SOI substrate shown in FIG. 2 is based on SIMOX (Silicon Implanted Oxidatio).
This is called an n) method, in which an SOI substrate including a support silicon substrate 10, a silicon oxide film 11, and an active silicon layer 12 is formed by ion implantation of oxygen ions into a single crystal silicon substrate and heat treatment.

【0004】また、SOI基板の製造方法としては、貼
り合わせSOI法と呼ばれるものがあり、図3は、従来
例に係るSOI基板の製造工程を示す略断面図である。
単結晶シリコン基板1a上にシリコン酸化膜2aを形成
したものと、単結晶シリコン基板1b上にシリコン酸化
膜2bを形成したものを用意し(図3(a))、シリコ
ン酸化膜2a,2b同士を貼り合わせ(図3(b))、
単結晶シリコン基板1bを薄膜化加工を施す(図3
(c))ことによりSOI基板を製造する。
Further, as a method of manufacturing an SOI substrate, there is a method called a bonded SOI method, and FIG. 3 is a schematic cross-sectional view showing a manufacturing process of an SOI substrate according to a conventional example.
A silicon oxide film 2a formed on a single crystal silicon substrate 1a and a silicon oxide film 2b formed on a single crystal silicon substrate 1b are prepared (FIG. 3A). (FIG. 3B),
The single crystal silicon substrate 1b is thinned (see FIG. 3).
(C)) to manufacture an SOI substrate.

【0005】[0005]

【発明が解決しようとする課題】ところが、SIMOX
法を用いてSOI基板を製造する場合、活性シリコン層
12の厚み精度を極めて高精度に制御することができる
という利点があるが、シリコン酸化膜11の厚みは、酸
素イオンの注入量に依存しており、注入電流の限界から
くる注入量限界と、活性シリコン層12の格子欠陥抑制
の観点から0.5μm以上の厚みのシリコン酸化膜11
を形成することが困難とされており、シリコン酸化11
の厚みが0.5μm以下に制約されるという問題があっ
た。
SUMMARY OF THE INVENTION However, SIMOX
When an SOI substrate is manufactured by using the method, there is an advantage that the thickness accuracy of the active silicon layer 12 can be controlled with extremely high accuracy. However, the thickness of the silicon oxide film 11 depends on the amount of implanted oxygen ions. The silicon oxide film 11 has a thickness of 0.5 μm or more from the viewpoint of the injection amount limit due to the limit of the injection current and the suppression of lattice defects in the active silicon layer 12.
It is considered difficult to form silicon oxide 11
There is a problem that the thickness is limited to 0.5 μm or less.

【0006】また、貼り合わせSOI法を用いてSOI
基板を製造する場合、シリコン酸化膜2a,2bを貼り
合わせるため、酸化膜厚を任意に設定することができる
という利点があるが、単結晶シリコン基板1bの薄膜化
加工に機械的研磨を用いると、膜厚制御が±5μmある
ため、活性シリコン層の1μm以下の薄膜化が精度的に
不可能であるという問題があった。
Further, an SOI method using a bonding SOI method is used.
When the substrate is manufactured, the silicon oxide films 2a and 2b are bonded to each other, so that there is an advantage that the oxide film thickness can be set arbitrarily. In addition, since the thickness control is ± 5 μm, there is a problem that it is impossible to accurately reduce the thickness of the active silicon layer to 1 μm or less.

【0007】ここで、膜厚測定結果をフィードバックし
て、局所的に化学的エッチングを行うようにすれば、膜
厚制御が±0.01μm以下のため、活性シリコン層の
薄膜化は原理的に可能であるが、シリコン酸化膜11の
膜厚が厚い場合には、それに比例して反りが大きくなり
膜厚測定誤差を無視することができず、また、反りを緩
和するために、支持体シリコン基板1にシリコン酸化膜
を形成するようにすれば、プラズマが不安定になり、エ
ッチング加工が不可能になるという問題があった。
Here, if the chemical etching is performed locally by feeding back the measurement result of the film thickness, the thickness of the active silicon layer is reduced in principle because the film thickness control is ± 0.01 μm or less. Although it is possible, when the thickness of the silicon oxide film 11 is large, the warpage increases in proportion to the thickness, and a measurement error of the film thickness cannot be neglected. If a silicon oxide film is formed on the substrate 1, there is a problem that the plasma becomes unstable and etching cannot be performed.

【0008】また、図4に示すように、SOI基板の活
性シリコン層12をLOCOS酸化により素子間分離し
た際に、LOCOS酸化を行うことにより形成されたシ
リコン酸化膜5が活性シリコン層12より盛り上がって
形成され、この盛り上がった部分に配線をする場合に、
配線のための堆積金属がこの盛り上がった部分で薄膜化
し断線する恐れがあった。
As shown in FIG. 4, when the active silicon layer 12 of the SOI substrate is separated between elements by LOCOS oxidation, the silicon oxide film 5 formed by performing LOCOS oxidation rises above the active silicon layer 12. When wiring in this raised part,
There is a risk that the deposited metal for wiring may become thinner at the raised portion and break.

【0009】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、任意の膜厚の絶縁膜
を有し、かつ、薄膜化された活性シリコン層を有するS
OI基板を形成するとともに、素子間分離を行い、か
つ、表面を平坦化することのできる半導体装置の製造方
法を提供することにある。
The present invention has been made in view of the above points, and has as its object to provide an S film having an insulating film of an arbitrary thickness and having a thinned active silicon layer.
An object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming an OI substrate, performing element isolation, and planarizing the surface.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明は、
第一単結晶シリコン基板の一主表面をLOCOS酸化を
行うことにより第一絶縁膜を形成し、前記単結晶シリコ
ン基板のLOCOS酸化を行った面側に表面が平坦化す
るまで第二絶縁膜を形成し、一主表面に第三絶縁膜を有
する第二単結晶シリコン基板を、前記第二絶縁膜と前記
第三絶縁膜とが対向するように貼り合わせ、前記第一単
結晶シリコン基板を、前記第一絶縁膜の少なくとも一部
が露出するまで研磨するようにしたことを特徴とするも
のである。
According to the first aspect of the present invention,
A first insulating film is formed by performing LOCOS oxidation on one main surface of the first single crystal silicon substrate, and a second insulating film is formed on the side of the single crystal silicon substrate on which LOCOS oxidation has been performed until the surface is flattened. Formed, a second single-crystal silicon substrate having a third insulating film on one main surface is attached so that the second insulating film and the third insulating film face each other, the first single-crystal silicon substrate, The polishing is performed until at least a part of the first insulating film is exposed.

【0011】請求項2記載の発明は、請求項1記載の半
導体装置の製造方法において、前記第二絶縁膜として、
CVD法を用いて形成されたシリコン酸化膜を用いたこ
とを特徴とするものである。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the second insulating film is
It is characterized by using a silicon oxide film formed by a CVD method.

【0012】請求項3記載の発明は、請求項1記載の半
導体装置の製造方法において、前記第二絶縁膜として、
ポリシリコン層を形成した後、熱酸化を行うことにより
変化させたシリコン酸化膜を用いたことを特徴とするも
のである。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the second insulating film is
It is characterized in that a silicon oxide film changed by performing thermal oxidation after forming a polysilicon layer is used.

【0013】[0013]

【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図1は、本発明の一実施形態
に係るSOI基板の素子間分離の製造工程を示す略断面
図である。先ず、単結晶シリコン基板1を900℃,2
0分のパイロジェニック(Pyrogenic)酸化を行うこと
により、約0.7μmのシリコン酸化膜2を形成する
(図1(a))。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic cross-sectional view illustrating a manufacturing process of isolation between elements of an SOI substrate according to an embodiment of the present invention. First, a single-crystal silicon substrate 1 was heated at 900 ° C. for 2 hours.
By performing pyrogenic oxidation for 0 minutes, a silicon oxide film 2 of about 0.7 μm is formed (FIG. 1A).

【0014】続いて、減圧CVD法等を用いてシリコン
窒化膜3を約0.2μm堆積させた後、シリコン窒化膜
3上にフォトレジスト(図示せず)を塗布し、露光,現
像を行うことによりフォトレジストを所定形状にパター
ニングする。所定形状にパターニングされたフォトレジ
ストをマスクとして、シリコン窒化膜3のプラズマエッ
チングを行うことにより、シリコン窒化膜3の所望の位
置に開口部4を形成し、プラズマアッシング等によりフ
ォトレジストを除去する(図1(b))。
Subsequently, after depositing a silicon nitride film 3 to a thickness of about 0.2 μm by using a low pressure CVD method or the like, a photoresist (not shown) is applied on the silicon nitride film 3 and exposed and developed. Is used to pattern the photoresist into a predetermined shape. Using the photoresist patterned in a predetermined shape as a mask, plasma etching of the silicon nitride film 3 is performed to form an opening 4 at a desired position in the silicon nitride film 3 and the photoresist is removed by plasma ashing or the like ( FIG. 1 (b).

【0015】次に、開口部4が形成されたシリコン窒化
膜3をマスクとして、1100℃,100分のパイロジ
ェニック酸化を行うことにより、素子間分離用の約1μ
mのシリコン酸化膜5を形成し(図1(c))、プラズ
マエッチングによりシリコン窒化膜3を除去する(図1
(d))。ここで、シリコン酸化膜5の約1/2は、単
結晶シリコン基板1からの寄与となるので、開口部6の
下の単結晶シリコン基板1の約0.5μmの部分は、シ
リコン酸化膜5に置換される。
Next, pyrogenetic oxidation is performed at 1100 ° C. for 100 minutes using the silicon nitride film 3 in which the opening 4 is formed as a mask to obtain about 1 μm for element isolation.
m silicon oxide film 5 is formed (FIG. 1C), and the silicon nitride film 3 is removed by plasma etching (FIG. 1).
(D)). Here, about half of the silicon oxide film 5 contributes from the single crystal silicon substrate 1, so that a portion of about 0.5 μm of the single crystal silicon substrate 1 below the opening 6 is Is replaced by

【0016】次に、エピタキシャル成長装置を用いてポ
リシリコン層6を約3μm形成する(図1(e))。こ
の際、シリコン酸化膜5を形成したことによる盛り上が
りは、ポリシリコン層6を約3μm堆積させることによ
り平坦化される。
Next, a polysilicon layer 6 is formed to a thickness of about 3 μm using an epitaxial growth apparatus (FIG. 1E). At this time, the rise due to the formation of the silicon oxide film 5 is flattened by depositing the polysilicon layer 6 by about 3 μm.

【0017】次に、1100℃,300分のパイロジェ
ニック酸化を行うことにより、ポリシリコン層8をシリ
コン酸化膜9に変化させる(図1(f))。ここで、ポ
リシリコン層8の酸化レートは、単結晶シリコンの約2
倍である。
Next, by performing pyrogenic oxidation at 1100 ° C. for 300 minutes, the polysilicon layer 8 is changed to a silicon oxide film 9 (FIG. 1F). Here, the oxidation rate of the polysilicon layer 8 is about 2 times that of single crystal silicon.
It is twice.

【0018】なお、本実施形態においては、エピタキシ
ャル成長装置を用いてポリシリコン層6を形成した後
に、パイロジェニック酸化を行うことによりポリシリコ
ン層6をシリコン酸化膜7に変化させるようにしたが、
これに限定される必要はなく、CVD法等により直接シ
リコン酸化膜7を形成するようにすれば、図1(e)の
工程を省略することができる。
In this embodiment, after the polysilicon layer 6 is formed using the epitaxial growth apparatus, the polysilicon layer 6 is changed to the silicon oxide film 7 by performing pyrogenic oxidation.
The invention is not limited to this. If the silicon oxide film 7 is directly formed by the CVD method or the like, the step of FIG. 1E can be omitted.

【0019】次に、単結晶シリコン基板8を別途用意
し、1100℃,150分のパイロジェニック酸化を行
うことにより約1μmのシリコン酸化膜9を形成し(図
1(g))、図1(f)と図1(g)で形成された2枚
のウェハを、シリコン酸化膜7,9が対向するように貼
り合わせる(図1(h))。
Next, a single-crystal silicon substrate 8 is separately prepared, and pyrogenous oxidation is performed at 1100 ° C. for 150 minutes to form a silicon oxide film 9 of about 1 μm (FIG. 1 (g)). f) and the two wafers formed in FIG. 1G are bonded so that the silicon oxide films 7 and 9 face each other (FIG. 1H).

【0020】最後に、単結晶シリコン基板1をシリコン
酸化膜5の少なくとも一部が露出するまで研削,研磨を
行うことにより表面の平坦化を行う。
Finally, the surface of the single crystal silicon substrate 1 is flattened by grinding and polishing until at least a portion of the silicon oxide film 5 is exposed.

【0021】従って、本実施形態においては、シリコン
酸化膜7とシリコン酸化膜9とを貼り合わせるようにし
たので、任意の厚さのシリコン酸化膜を有するSOI基
板を形成することができる。また、本実施形態において
は素子形成領域の厚さが、LOCOS酸化を行うことに
より形成されたシリコン酸化膜5の膜厚の約1/2であ
るので、LOCOS酸化の条件を制御することにより高
精度に素子形成領域を薄膜化することができる。また、
LOCOS酸化により形成されたシリコン酸化膜5が上
下反転するように、シリコン酸化膜7とシリコン酸化膜
9とを貼り合わせているので、素子形成領域の面積が従
来より大きくなり、パターン形成のための有効面積を従
来より大きくすることができる。更に、シリコン酸化膜
5の少なくとも一部が露出するまで単結晶シリコン基板
1の研削,研磨を行うようにして表面を平坦化したの
で、素子形成領域間の配線が薄膜化するのを防止するこ
とができる。
Therefore, in this embodiment, since the silicon oxide film 7 and the silicon oxide film 9 are bonded together, an SOI substrate having a silicon oxide film having an arbitrary thickness can be formed. In the present embodiment, the thickness of the element formation region is about 1 / of the thickness of the silicon oxide film 5 formed by performing the LOCOS oxidation. The element formation region can be thinned accurately. Also,
Since the silicon oxide film 7 and the silicon oxide film 9 are bonded so that the silicon oxide film 5 formed by LOCOS oxidation is turned upside down, the area of the element formation region becomes larger than before, and the The effective area can be made larger than before. Further, since the surface is flattened by grinding and polishing the single crystal silicon substrate 1 until at least a part of the silicon oxide film 5 is exposed, it is possible to prevent the wiring between the element formation regions from being thinned. Can be.

【0022】なお、本実施形態における各層の膜厚は、
本実施形態の膜厚に限定されるものではない。
The thickness of each layer in this embodiment is:
It is not limited to the film thickness of the present embodiment.

【0023】[0023]

【発明の効果】請求項1乃至請求項3記載の発明は、第
一単結晶シリコン基板の一主表面をLOCOS酸化を行
うことにより第一絶縁膜を形成し、単結晶シリコン基板
のLOCOS酸化を行った面側に表面が平坦化するまで
第二絶縁膜を形成し、一主表面に第三絶縁膜を有する第
二単結晶シリコン基板を、第二絶縁膜と第三絶縁膜とが
対向するように貼り合わせ、第一単結晶シリコン基板
を、第一絶縁膜の少なくとも一部が露出するまで研磨す
るようにしたので、第二絶縁膜と第三絶縁膜とを貼り合
わせることにより任意の厚さの絶縁膜を形成することが
でき、また、素子形成領域の厚さが、LOCOS酸化を
行うことにより形成された第一絶縁膜の膜厚の約1/2
であるので、LOCOS酸化の条件を制御することによ
り高精度に素子形成領域を薄膜化することができ、ま
た、第二絶縁膜と第三絶縁膜とが対向するように貼り合
わせているので、第一絶縁膜が上下反転することにな
り、素子形成領域の面積が従来より大きくなり、パター
ン形成のための有効面積を従来より大きくすることがで
き、更に、第一単結晶シリコン基板を、第一絶縁膜の少
なくとも一部が露出するまで研磨するようにしているの
で、表面が良好な平坦性を有しており、任意の膜厚の絶
縁膜を有し、かつ、薄膜化された活性シリコン層を有す
るSOI基板を形成するとともに、素子間分離を行い、
かつ、表面を平坦化することのできる半導体装置の製造
方法を提供することができた。
According to the present invention, the first insulating film is formed by performing LOCOS oxidation on one main surface of the first single crystal silicon substrate, and the LOCOS oxidation of the single crystal silicon substrate is performed. The second insulating film is formed until the surface is flattened on the surface side on which the second monocrystalline silicon substrate having the third insulating film on one main surface is opposed to the second insulating film and the third insulating film. As described above, the first single crystal silicon substrate is polished until at least a part of the first insulating film is exposed, so that the second insulating film and the third insulating film are bonded to each other to have an arbitrary thickness. And the thickness of the element formation region is about の of the thickness of the first insulating film formed by performing LOCOS oxidation.
Therefore, by controlling the LOCOS oxidation conditions, the element formation region can be thinned with high precision, and since the second insulating film and the third insulating film are bonded to face each other, The first insulating film is turned upside down, the area of the element formation region becomes larger than before, the effective area for pattern formation can be made larger than before, and further, the first single crystal silicon substrate is Since at least a portion of one insulating film is polished until it is exposed, the surface has good flatness, an insulating film having an arbitrary thickness, and thinned active silicon. Forming an SOI substrate having a layer, separating elements,
In addition, a method for manufacturing a semiconductor device capable of planarizing a surface can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るSOI基板の素子間
分離の製造工程を示す略断面図である。
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of isolation between elements of an SOI substrate according to an embodiment of the present invention.

【図2】従来例に係るSOI基板の製造方法を示す略断
面図である。
FIG. 2 is a schematic cross-sectional view illustrating a method for manufacturing an SOI substrate according to a conventional example.

【図3】従来例に係るSOI基板の製造工程を示す略断
面図である。
FIG. 3 is a schematic sectional view showing a manufacturing process of an SOI substrate according to a conventional example.

【図4】従来例に係るSOI基板の素子間分離方法を示
す略断面図である。
FIG. 4 is a schematic cross-sectional view showing a method for separating elements of an SOI substrate according to a conventional example.

【符号の説明】[Explanation of symbols]

1,1a,1b 単結晶シリコン基板 2,2a,2b シリコン酸化膜 3 シリコン窒化膜 4 開口部 5 シリコン酸化膜 6 ポリシリコン層 7 シリコン酸化膜 8 単結晶シリコン基板 9 シリコン酸化膜 10 支持体シリコン基板 11 シリコン酸化膜 12 活性シリコン層 1, 1a, 1b Single-crystal silicon substrate 2, 2a, 2b Silicon oxide film 3 Silicon nitride film 4 Opening 5 Silicon oxide film 6 Polysilicon layer 7 Silicon oxide film 8 Single crystal silicon substrate 9 Silicon oxide film 10 Supporting silicon substrate 11 silicon oxide film 12 active silicon layer

フロントページの続き (72)発明者 鈴木 裕二 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 岸田 貴司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 高野 仁路 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 吉田 岳司 大阪府門真市大字門真1048番地松下電工株 式会社内Continuing on the front page (72) Inventor Yuji Suzuki 1048, Kazuma Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works Co., Ltd. Person Hitoshi Takano 1048 Kadoma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Works, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第一単結晶シリコン基板の一主表面をL
OCOS酸化を行うことにより第一絶縁膜を形成し、前
記単結晶シリコン基板のLOCOS酸化を行った面側に
表面が平坦化するまで第二絶縁膜を形成し、一主表面に
第三絶縁膜を有する第二単結晶シリコン基板を、前記第
二絶縁膜と前記第三絶縁膜とが対向するように貼り合わ
せ、前記第一単結晶シリコン基板を、前記第一絶縁膜の
少なくとも一部が露出するまで研磨するようにしたこと
を特徴とする半導体装置の製造方法。
1. A method according to claim 1, wherein one main surface of the first single crystal silicon substrate is L
Forming a first insulating film by performing OCOS oxidation, forming a second insulating film on the side of the single crystal silicon substrate on which the LOCOS oxidation has been performed until the surface is planarized, and forming a third insulating film on one main surface Are bonded so that the second insulating film and the third insulating film face each other, and the first single crystal silicon substrate is exposed at least a part of the first insulating film. A method of manufacturing a semiconductor device, wherein the semiconductor device is polished until it is finished.
【請求項2】 前記第二絶縁膜として、CVD法を用い
て形成されたシリコン酸化膜を用いたことを特徴とする
請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein a silicon oxide film formed by a CVD method is used as the second insulating film.
【請求項3】 前記第二絶縁膜として、ポリシリコン層
を形成した後、熱酸化を行うことにより変化させたシリ
コン酸化膜を用いたことを特徴とする請求項1記載の半
導体装置の製造方法。
3. The method according to claim 1, wherein a silicon oxide film changed by performing thermal oxidation after forming a polysilicon layer is used as the second insulating film. .
JP16717896A 1996-06-27 1996-06-27 Manufacture of semiconductor device Pending JPH1012721A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16717896A JPH1012721A (en) 1996-06-27 1996-06-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16717896A JPH1012721A (en) 1996-06-27 1996-06-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1012721A true JPH1012721A (en) 1998-01-16

Family

ID=15844875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16717896A Pending JPH1012721A (en) 1996-06-27 1996-06-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1012721A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580128B2 (en) * 2000-01-07 2003-06-17 Sony Corporation Semiconductor substrate, semiconductor device, and processes of production of same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580128B2 (en) * 2000-01-07 2003-06-17 Sony Corporation Semiconductor substrate, semiconductor device, and processes of production of same

Similar Documents

Publication Publication Date Title
US5152857A (en) Method for preparing a substrate for semiconductor devices
JP3395661B2 (en) Method for manufacturing SOI wafer
US5646053A (en) Method and structure for front-side gettering of silicon-on-insulator substrates
JPH01315159A (en) Dielectric-isolation semiconductor substrate and its manufacture
JPH07326664A (en) Filling method of dielectric isolation trench of wafer
JP3413516B2 (en) Method for manufacturing semiconductor device
JPH10223497A (en) Manufacture of laminated substrate
JP3120275B2 (en) Method for manufacturing SOI substrate
JP2976929B2 (en) Method for manufacturing semiconductor device
JPH10125881A (en) Laminated soi substrate, its forming method and mos transistor formed on the substrate
JPH05198667A (en) Planar technique of isolation region
JP2699359B2 (en) Semiconductor substrate manufacturing method
EP0559405A2 (en) Vertical and lateral isolation for a semiconductor device
JPH1012721A (en) Manufacture of semiconductor device
JP2004096044A (en) Substrate and manufacturing method thereof
JPH04206757A (en) Manufacture of semiconductor substrate
JP2002057309A (en) Method of forming soi substrate
JPH06163677A (en) Manufacture of semiconductor device
JPH07226433A (en) Manufacture of semiconductor device
JPH10125880A (en) Method of forming laminated soi substrate
JPH1012720A (en) Manufacture of semiconductor device
JP2001053257A (en) Formation of laminated soi substrate
KR100286776B1 (en) Method of manufacturing silicon on insulator wafer
JP2570729B2 (en) Method for manufacturing semiconductor device
JP2770681B2 (en) Semiconductor substrate manufacturing method