JPH10126421A - 固定サイズパケットでのデータの伝送用通信リンク - Google Patents
固定サイズパケットでのデータの伝送用通信リンクInfo
- Publication number
- JPH10126421A JPH10126421A JP20085997A JP20085997A JPH10126421A JP H10126421 A JPH10126421 A JP H10126421A JP 20085997 A JP20085997 A JP 20085997A JP 20085997 A JP20085997 A JP 20085997A JP H10126421 A JPH10126421 A JP H10126421A
- Authority
- JP
- Japan
- Prior art keywords
- link
- packets
- communication link
- length
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 中間リンクの外部より高い全データレートで
中間リンクに沿ってデータストリームが伝送される場
合、データを複数のストリームに分割するには、リンク
に沿う伝播時間の不一致を補正するために制御パケット
をリンクに挿入する必要があり、中間リンクの異なる量
子化と制御パケット送る必要のために出力ストリームの
セルが入力セルのストリームより２つのセル位置分まで
変化し得る結果を招くセル遅延の変動を除去するため
に、中間リンクに伝送する前の及び中間リンクの端部で
受信した後のデータパケット用のバッファを含むＩＭＡ
1 及びＩＭＡ2 のようなインタフェースが必要である。 【解決手段】 入力バッファ及び出力バッファにおける
待ち行列が、例えば入力バッファの長さに関する情報を
制御セルで送ることによって、一定数のセルに保持され
るように構成し、固定の追加の２つのセルの遅延だけ遅
延されるけれど、再構成されたデータストリームが到来
データストリームと正確に同じになるようにする。
中間リンクに沿ってデータストリームが伝送される場
合、データを複数のストリームに分割するには、リンク
に沿う伝播時間の不一致を補正するために制御パケット
をリンクに挿入する必要があり、中間リンクの異なる量
子化と制御パケット送る必要のために出力ストリームの
セルが入力セルのストリームより２つのセル位置分まで
変化し得る結果を招くセル遅延の変動を除去するため
に、中間リンクに伝送する前の及び中間リンクの端部で
受信した後のデータパケット用のバッファを含むＩＭＡ
1 及びＩＭＡ2 のようなインタフェースが必要である。 【解決手段】 入力バッファ及び出力バッファにおける
待ち行列が、例えば入力バッファの長さに関する情報を
制御セルで送ることによって、一定数のセルに保持され
るように構成し、固定の追加の２つのセルの遅延だけ遅
延されるけれど、再構成されたデータストリームが到来
データストリームと正確に同じになるようにする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、固定サイズのパ
ケットでデータを伝送するための通信リンクに関する。
この発明は、特に、ノード間で、例えばコンピュータ間
で通信リンクを使用して、ＩＴＵ（国際電気通信連合）
−Ｔ推奨Ｉ．１５０に従って、遅延感知デバイスにとっ
ては十分に短いが（殆ど遅延を感知できないが）、デー
タには十分の長さであるセルとして知られた、代表的に
は５３バイトの長さの小さなパケットで情報を伝送する
ためのＡＴＭ（非同期転送モード）に関する。
ケットでデータを伝送するための通信リンクに関する。
この発明は、特に、ノード間で、例えばコンピュータ間
で通信リンクを使用して、ＩＴＵ（国際電気通信連合）
−Ｔ推奨Ｉ．１５０に従って、遅延感知デバイスにとっ
ては十分に短いが（殆ど遅延を感知できないが）、デー
タには十分の長さであるセルとして知られた、代表的に
は５３バイトの長さの小さなパケットで情報を伝送する
ためのＡＴＭ（非同期転送モード）に関する。
【０００２】ＡＴＭは代表的には広帯域リンク、例えば
２５〜６２０Ｍビット／秒及びそれ以上の光ファイバを
使用するため、そのようなリンクが利用できないときに
問題が生じる。
２５〜６２０Ｍビット／秒及びそれ以上の光ファイバを
使用するため、そのようなリンクが利用できないときに
問題が生じる。
【０００３】この問題を克服するために開発された技術
の１つはいわゆるインバース・マルチプレクシング（反
転多重化）である（米国特許第５，２５１，２１０号参
照）。（ＡＴＭ用のインバース・マルチプレクシング
（ＩＭＡ）に対する仕様はＡＴＭフォーラムにおいて審
議中である。）図１を参照すると、例えば３０Ｍビット
／秒でクロック同期された到来するデータストリームは
第１のインタフェースＩＭＡ1 （ＡＴＭ用のインバース
・マルチプレクシング）に入力される。この第１のイン
タフェースＩＭＡ1 は２Ｍビット／秒で動作する１６の
標準の低速度リンクＬ1 、Ｌ2 、Ｌ3 、・・・間にセル
を循環的に分配する。インタフェースＩＭＡ1 は制御回
路及び送信機を有し、第２のインタフェースＩＭＡ
2 は、オリジナルデータストリームをリアセンブル（再
組み立て）するために、受信機及び制御回路を備えてい
る。このように、複数の低速度リンクにより１つの高速
度リンクをエミュレーションしている（１つの高速度リ
ンクに匹敵させている）。
の１つはいわゆるインバース・マルチプレクシング（反
転多重化）である（米国特許第５，２５１，２１０号参
照）。（ＡＴＭ用のインバース・マルチプレクシング
（ＩＭＡ）に対する仕様はＡＴＭフォーラムにおいて審
議中である。）図１を参照すると、例えば３０Ｍビット
／秒でクロック同期された到来するデータストリームは
第１のインタフェースＩＭＡ1 （ＡＴＭ用のインバース
・マルチプレクシング）に入力される。この第１のイン
タフェースＩＭＡ1 は２Ｍビット／秒で動作する１６の
標準の低速度リンクＬ1 、Ｌ2 、Ｌ3 、・・・間にセル
を循環的に分配する。インタフェースＩＭＡ1 は制御回
路及び送信機を有し、第２のインタフェースＩＭＡ
2 は、オリジナルデータストリームをリアセンブル（再
組み立て）するために、受信機及び制御回路を備えてい
る。このように、複数の低速度リンクにより１つの高速
度リンクをエミュレーションしている（１つの高速度リ
ンクに匹敵させている）。
【０００４】これらリンクは物理的には別個のパス（経
路）であり、実際にキャラクタが全く相違することがあ
る。例えば、Ｌ1 は電話ラインであり、Ｌ2 はマイクロ
波ランドリンクであり、Ｌ3 はサテライトリンクである
という場合がある。従って、伝播遅延は広い範囲で相違
することになる。例えば、最も速い場合は２ミリ秒とな
り、最も遅い場合は１８ミリ秒となる。
路）であり、実際にキャラクタが全く相違することがあ
る。例えば、Ｌ1 は電話ラインであり、Ｌ2 はマイクロ
波ランドリンクであり、Ｌ3 はサテライトリンクである
という場合がある。従って、伝播遅延は広い範囲で相違
することになる。例えば、最も速い場合は２ミリ秒とな
り、最も遅い場合は１８ミリ秒となる。
【０００５】上記理由のため、インバース・マルチプレ
クシング技術は、Ｍデータセル毎に（ここでＭは代表的
には３２〜２５６の範囲である）リンクＬ1 、・・・に
一定間隔で制御セルを追加する必要がある。これら制御
セルはデータストリームが第２のインタフェースＩＭＡ
2 において正しい順序にリアセンブルされることを可能
にするタイミング情報を含む。
クシング技術は、Ｍデータセル毎に（ここでＭは代表的
には３２〜２５６の範囲である）リンクＬ1 、・・・に
一定間隔で制御セルを追加する必要がある。これら制御
セルはデータストリームが第２のインタフェースＩＭＡ
2 において正しい順序にリアセンブルされることを可能
にするタイミング情報を含む。
【０００６】これは、ＩＭＡ1 からＩＭＡ2 へのリンク
を通る全データレートが全体として通信リンクを通るデ
ータレート、即ち、ＩＭＡ1 の前とＩＭＡ2 の後の通信
リンクを通るデータレートを超えねばならないというこ
とを意味する。データレートが高いから、量子化ステッ
プ（時間における）は小さく、全体として通信リンクに
対するものと歩調を合わせることはできない。
を通る全データレートが全体として通信リンクを通るデ
ータレート、即ち、ＩＭＡ1 の前とＩＭＡ2 の後の通信
リンクを通るデータレートを超えねばならないというこ
とを意味する。データレートが高いから、量子化ステッ
プ（時間における）は小さく、全体として通信リンクに
対するものと歩調を合わせることはできない。
【０００７】図２を参照すると、ＩＭＡ1 は送信機Ｔｘ
を具備する。この送信機Ｔｘは到来するトラヒックセル
（使用しないセル（アイドルセル）が散在する）を分配
し、制御回路（「コントロール」）の命令下でラウンド
ロビン態様で順次に各リンクＬ1 、・・・に対する連続
ストリーム（「トラヒック」）を形成する。
を具備する。この送信機Ｔｘは到来するトラヒックセル
（使用しないセル（アイドルセル）が散在する）を分配
し、制御回路（「コントロール」）の命令下でラウンド
ロビン態様で順次に各リンクＬ1 、・・・に対する連続
ストリーム（「トラヒック」）を形成する。
【０００８】図３はこれらタイムスロットをシンボル的
に示す。時間は図３に示すように、垂直方向に下側に向
かって増大する。従って、ＩＭＡ1 に到着するＡＴＭス
トリームは、アイドル（未使用）セルＩが散在するトラ
ヒックセルｃ1 、ｃ2 、・・・よりなる。これらは到来
ＡＴＭストリームのデータレートで到着する。
に示す。時間は図３に示すように、垂直方向に下側に向
かって増大する。従って、ＩＭＡ1 に到着するＡＴＭス
トリームは、アイドル（未使用）セルＩが散在するトラ
ヒックセルｃ1 、ｃ2 、・・・よりなる。これらは到来
ＡＴＭストリームのデータレートで到着する。
【０００９】図３におけるＩＭＡ1 とＩＭＡ2 間のタイ
ムスロットはトラヒック及びアイドルパケットが中間リ
ンクＬ1 〜Ｌ16へ入力する時間を示す。これらスロット
は到来ＡＴＭストリームのスロットより互いに僅かに狭
い。かくして、トラヒックパケットｃ2 に対して図示す
るように、トラヒックパケットｃ2 が伝送に利用できる
前に、特定のリンク、例えばＬ2 、に対するタイムスロ
ットが既に到来しているという事態が起こり得る。よっ
て、ＩＭＡ1 はフィラー（充満）パケット（「フィラ
ー」）を生成する手段（図２参照）を備えており、中間
リンクに沿うデータのストリームを連続状態に維持す
る。トラヒックパケットｃ2 は次のタイムスロットで第
３のリンクに沿って伝送される。
ムスロットはトラヒック及びアイドルパケットが中間リ
ンクＬ1 〜Ｌ16へ入力する時間を示す。これらスロット
は到来ＡＴＭストリームのスロットより互いに僅かに狭
い。かくして、トラヒックパケットｃ2 に対して図示す
るように、トラヒックパケットｃ2 が伝送に利用できる
前に、特定のリンク、例えばＬ2 、に対するタイムスロ
ットが既に到来しているという事態が起こり得る。よっ
て、ＩＭＡ1 はフィラー（充満）パケット（「フィラ
ー」）を生成する手段（図２参照）を備えており、中間
リンクに沿うデータのストリームを連続状態に維持す
る。トラヒックパケットｃ2 は次のタイムスロットで第
３のリンクに沿って伝送される。
【００１０】トラヒックスロットｃ5 が伝送に利用でき
るようになった後で別の問題が発生する。リンクＬ7 に
下がって伝送される代わりに、３１のデータセルがこの
リンクに供給されている状態となり、制御セルが挿入さ
れる必要がある。それ故、トラヒックセルｃ5 は次に利
用できるリンクＬ8 に沿って伝送される。
るようになった後で別の問題が発生する。リンクＬ7 に
下がって伝送される代わりに、３１のデータセルがこの
リンクに供給されている状態となり、制御セルが挿入さ
れる必要がある。それ故、トラヒックセルｃ5 は次に利
用できるリンクＬ8 に沿って伝送される。
【００１１】ＩＭＡ2 は、セルが制御セルに含まれる情
報を利用してオリジナルストリームの順序にリアセンブ
ルされるということにおいて、図２に示すＩＭＡ1 の構
成を反転したものである。図３においてＩＭＡ2 の垂直
ラインの右側のトラヒック及びアイドルパケットの量子
化ステップは到来データストリームの量子化ステップと
同じであるが、図３には例示されていない中間リンクに
沿う伝播遅延のために、明らかにそれら間にかなりの時
間差が存在するということが理解できよう。リンクＬ1
に沿うトラヒックセルｃ1 の伝送は再結合されたＡＴＭ
ストリームにトラヒックセルｃ1 をもたらすということ
に気がつくであろう。しかしながら、伝送された次のセ
ルはフィラーセルであり、これはＩＭＡ2 において捨て
られる。送るべきセルが存在しないから、受信機はアイ
ドルセル、即ち、未使用セルを生成し、これがトラヒッ
クセルｃ1 の後に伝送される。
報を利用してオリジナルストリームの順序にリアセンブ
ルされるということにおいて、図２に示すＩＭＡ1 の構
成を反転したものである。図３においてＩＭＡ2 の垂直
ラインの右側のトラヒック及びアイドルパケットの量子
化ステップは到来データストリームの量子化ステップと
同じであるが、図３には例示されていない中間リンクに
沿う伝播遅延のために、明らかにそれら間にかなりの時
間差が存在するということが理解できよう。リンクＬ1
に沿うトラヒックセルｃ1 の伝送は再結合されたＡＴＭ
ストリームにトラヒックセルｃ1 をもたらすということ
に気がつくであろう。しかしながら、伝送された次のセ
ルはフィラーセルであり、これはＩＭＡ2 において捨て
られる。送るべきセルが存在しないから、受信機はアイ
ドルセル、即ち、未使用セルを生成し、これがトラヒッ
クセルｃ1 の後に伝送される。
【００１２】また、制御セルは受信機において捨てられ
るが、しかし、このときにトラヒックセルｃ4 は既に到
着しており、従って、アイドルセルを生成する必要がな
いということに気がつかれよう。
るが、しかし、このときにトラヒックセルｃ4 は既に到
着しており、従って、アイドルセルを生成する必要がな
いということに気がつかれよう。
【００１３】ＩＭＡ1 とＩＭＡ2 は両方ともトラヒック
及びアイドルセルの待ち行列を作るためのバッファを含
む。ＩＭＡ1 のバッファは、データレート間の量子化の
不一致のためと、制御セルを生成する必要があるため
に、設けられている。出力側のバッファは同様に、量子
化レートの不一致のためと、再構成されたＡＴＭストリ
ームにギャップを生じることなしに、フィラー又は制御
セルを放棄する必要があるために、設けられている。
及びアイドルセルの待ち行列を作るためのバッファを含
む。ＩＭＡ1 のバッファは、データレート間の量子化の
不一致のためと、制御セルを生成する必要があるため
に、設けられている。出力側のバッファは同様に、量子
化レートの不一致のためと、再構成されたＡＴＭストリ
ームにギャップを生じることなしに、フィラー又は制御
セルを放棄する必要があるために、設けられている。
【００１４】
【発明が解決しようとする課題】たとえこれらバッファ
を備えていても、再構成されたストリームの個々のセル
は上述したようにアイドルセルを挿入するために、転置
され得る。その結果、いわゆるセル遅延が生じ、このセ
ル遅延は２つのセルの長さまでの量だけ変化し得る。２
つのセルの最大遅延は、セルが伝送されるリンクを得る
機会を丁度失い、次のリンクが制御セルを伝送すること
になっている場合に、起こり得る。このセル遅延の変動
（ＣＤＶ）は、許容された性能の限界の近くで動作して
いるサービスに対して問題を生じさせ、また、ネットワ
ークにおける引き続くポリシング点において問題を生じ
得る。
を備えていても、再構成されたストリームの個々のセル
は上述したようにアイドルセルを挿入するために、転置
され得る。その結果、いわゆるセル遅延が生じ、このセ
ル遅延は２つのセルの長さまでの量だけ変化し得る。２
つのセルの最大遅延は、セルが伝送されるリンクを得る
機会を丁度失い、次のリンクが制御セルを伝送すること
になっている場合に、起こり得る。このセル遅延の変動
（ＣＤＶ）は、許容された性能の限界の近くで動作して
いるサービスに対して問題を生じさせ、また、ネットワ
ークにおける引き続くポリシング点において問題を生じ
得る。
【００１５】
【課題を解決するための手段】この発明はこのセルの遅
延の変動を除去しようとするものであるが、簡単にはイ
ンバース・マルチプレクシングを備えた非同期転送モー
ドに適用することができない。しかし、この発明は、全
体としてオリジナルデータストリームよりも高いデータ
レートを有する１つ又はそれ以上の中間リンクを含む任
意の通信リンクに対して、より一般的に適用することが
できる。
延の変動を除去しようとするものであるが、簡単にはイ
ンバース・マルチプレクシングを備えた非同期転送モー
ドに適用することができない。しかし、この発明は、全
体としてオリジナルデータストリームよりも高いデータ
レートを有する１つ又はそれ以上の中間リンクを含む任
意の通信リンクに対して、より一般的に適用することが
できる。
【００１６】この発明は、固定サイズのパケットでデー
タを伝送するための通信リンクを提供するものであり、
この通信リンクは、少なくとも１つの中間リンクであっ
て、その合計のデータレートが当該通信リンクのデータ
レートを超える中間リンクと、この中間リンクの一端に
パケットを伝送する前にこれらパケットの待ち行列を作
るためのバッファと、前記中間リンクの他端においてパ
ケットを受信した後で、これらパケットの待ち行列を作
るためのバッファと、伝送する前の待ち行列の長さにつ
いての情報を前記中間リンクに沿って伝送し、入力側の
待ち行列の長さと出力側の待ち行列の長さとの和を一定
の数のパケットに保持するための行列の長さ手段とを具
備している。
タを伝送するための通信リンクを提供するものであり、
この通信リンクは、少なくとも１つの中間リンクであっ
て、その合計のデータレートが当該通信リンクのデータ
レートを超える中間リンクと、この中間リンクの一端に
パケットを伝送する前にこれらパケットの待ち行列を作
るためのバッファと、前記中間リンクの他端においてパ
ケットを受信した後で、これらパケットの待ち行列を作
るためのバッファと、伝送する前の待ち行列の長さにつ
いての情報を前記中間リンクに沿って伝送し、入力側の
待ち行列の長さと出力側の待ち行列の長さとの和を一定
の数のパケットに保持するための行列の長さ手段とを具
備している。
【００１７】上記行列の長さ手段は、中間リンクの後
で、中間リンクの異なる量子化にもかかわらず、中間リ
ンクの前のパケットストリームを正確に再現することを
可能にする。
で、中間リンクの異なる量子化にもかかわらず、中間リ
ンクの前のパケットストリームを正確に再現することを
可能にする。
【００１８】この発明に従って構成された固定サイズの
パケットでトラヒックを伝送するための通信リンクの一
実施形態について、以下、添付図面を参照して説明す
る。
パケットでトラヒックを伝送するための通信リンクの一
実施形態について、以下、添付図面を参照して説明す
る。
【００１９】
【発明の実施の形態】この発明による通信リンクは、添
付図面の非同期転送モード（ＡＴＭ）に対する既知のイ
ンバース・マルチプレクシング（ＩＭＡ）の適用例を示
す図１及び図２を参照して記載した通信リンクの全ての
特徴を有している。単一の到来データストリームは、図
１及び図２に示されるように、送信機を使用してＭの低
速データリンクに循環的に分割され、これら複数の中間
リンクにより到来ＡＴＭストリームより高いデータレー
トの単一のリンクをエミュレーションする。Ｍのリンク
は異なる伝播遅延を有するから、複数の中間リンクＭ
（リンクＬ1 、・・・と同じ）に沿って送られる予め定
められた数のトラヒック又はアイドルセル毎に、制御セ
ルがこれら複数の中間リンクＭのそれぞれに沿って送ら
れる。これら制御セルは、オリジナルＡＴＭデータスト
リームがＩＭＡ2 の受信機で正しい順序に再結合される
ようにする情報を含む。図３を参照して記載した理由の
ために、フィラーセルが同様に生成される。
付図面の非同期転送モード（ＡＴＭ）に対する既知のイ
ンバース・マルチプレクシング（ＩＭＡ）の適用例を示
す図１及び図２を参照して記載した通信リンクの全ての
特徴を有している。単一の到来データストリームは、図
１及び図２に示されるように、送信機を使用してＭの低
速データリンクに循環的に分割され、これら複数の中間
リンクにより到来ＡＴＭストリームより高いデータレー
トの単一のリンクをエミュレーションする。Ｍのリンク
は異なる伝播遅延を有するから、複数の中間リンクＭ
（リンクＬ1 、・・・と同じ）に沿って送られる予め定
められた数のトラヒック又はアイドルセル毎に、制御セ
ルがこれら複数の中間リンクＭのそれぞれに沿って送ら
れる。これら制御セルは、オリジナルＡＴＭデータスト
リームがＩＭＡ2 の受信機で正しい順序に再結合される
ようにする情報を含む。図３を参照して記載した理由の
ために、フィラーセルが同様に生成される。
【００２０】図１〜図３の既知のＩＭＡの適用例におい
て設けられたように、同じく中間リンクへ伝送する前に
セルの待ち行列を作るための１つのバッファ及びこれら
中間リンクの他端において受信した後、セルの待ち行列
を作るための別のバッファが設けられる。図５はこの通
信リンクの本質的な特徴部分を示す。
て設けられたように、同じく中間リンクへ伝送する前に
セルの待ち行列を作るための１つのバッファ及びこれら
中間リンクの他端において受信した後、セルの待ち行列
を作るための別のバッファが設けられる。図５はこの通
信リンクの本質的な特徴部分を示す。
【００２１】この発明によれば、図５の通信リンクは行
列の長さ手段（図示せず）を具備している。この行列の
長さ手段は、入力側バッファの行列の長さに関する情報
を中間リンクに沿って伝送し、入力待ち行列の長さと出
力待ち行列の長さとの和を一定数のセルに保持するよう
に機能する。図６を参照すると、入力側バッファは、出
力側バッファと同様に、２セルのファーストイン・ファ
ーストアウト（ＦＩＦＯ）バッファ（先入れ先出しバッ
ファ）であり、そして行列の長さ手段は、２つのセルの
みがこれら２つのバッファ間に全体として蓄積されるよ
うにする機能を有する。
列の長さ手段（図示せず）を具備している。この行列の
長さ手段は、入力側バッファの行列の長さに関する情報
を中間リンクに沿って伝送し、入力待ち行列の長さと出
力待ち行列の長さとの和を一定数のセルに保持するよう
に機能する。図６を参照すると、入力側バッファは、出
力側バッファと同様に、２セルのファーストイン・ファ
ーストアウト（ＦＩＦＯ）バッファ（先入れ先出しバッ
ファ）であり、そして行列の長さ手段は、２つのセルの
みがこれら２つのバッファ間に全体として蓄積されるよ
うにする機能を有する。
【００２２】図６のＩＭＡ制御機能（図２の「コントロ
ール」に対応する）は図７に例示されたプロトコルに従
って動作する。これは、セルの受信時のアクションと、
セルがリンクに送られることになっている時のアクショ
ンの２つの部分に分かれている。これら部分は入力側の
ＦＩＦＯバッファによって分離される。受信機はＦＩＦ
Ｏバッファに加える。センダ（送出器）はＦＩＦＯバッ
ファからセルを除去する。選択ユニット（図２の送信機
Ｔｘに対応する）はバッファからのセル、制御セル又は
フィラーセルの適切のものを送る。受信端における対応
する制御機能が図８に示す動作を実行する。図８の上部
は中間リンクに沿うセルの受信に関係しており、下部は
セルを再結合ＡＴＭストリームに送ることに関係してい
る。出力側のＦＩＦＯバッファはこれら２つの要素を分
離する。
ール」に対応する）は図７に例示されたプロトコルに従
って動作する。これは、セルの受信時のアクションと、
セルがリンクに送られることになっている時のアクショ
ンの２つの部分に分かれている。これら部分は入力側の
ＦＩＦＯバッファによって分離される。受信機はＦＩＦ
Ｏバッファに加える。センダ（送出器）はＦＩＦＯバッ
ファからセルを除去する。選択ユニット（図２の送信機
Ｔｘに対応する）はバッファからのセル、制御セル又は
フィラーセルの適切のものを送る。受信端における対応
する制御機能が図８に示す動作を実行する。図８の上部
は中間リンクに沿うセルの受信に関係しており、下部は
セルを再結合ＡＴＭストリームに送ることに関係してい
る。出力側のＦＩＦＯバッファはこれら２つの要素を分
離する。
【００２３】このように、制御セルは、受信機が入力バ
ッファの待ち行列及び出力バッファの待ち行列が正確に
２つのセルに等しいか否かをチェックすることを可能に
するために使用される。情報はリンクスタッフ指示バイ
トの２つのスペアビットに、或いは任意の他の好都合な
フィールドに含ませることができる。始動時の状態の場
合のように、待ち行列の結合された長さが短か過ぎる場
合には、受信機は２つのアイドルセルを受信バッファに
ロードする。出力バッファのセルが多過ぎて２つのバッ
ファ間に２つのセルの結合長さを生成できない場合に
は、これはエラーを表し、次のアイドルセルは捨てられ
る。正常な動作状態の下で、エラーが存在しない場合、
入力待ち行列は、制御セルが送出されるときに、決して
２つのセルの長さを有してはならない。
ッファの待ち行列及び出力バッファの待ち行列が正確に
２つのセルに等しいか否かをチェックすることを可能に
するために使用される。情報はリンクスタッフ指示バイ
トの２つのスペアビットに、或いは任意の他の好都合な
フィールドに含ませることができる。始動時の状態の場
合のように、待ち行列の結合された長さが短か過ぎる場
合には、受信機は２つのアイドルセルを受信バッファに
ロードする。出力バッファのセルが多過ぎて２つのバッ
ファ間に２つのセルの結合長さを生成できない場合に
は、これはエラーを表し、次のアイドルセルは捨てられ
る。正常な動作状態の下で、エラーが存在しない場合、
入力待ち行列は、制御セルが送出されるときに、決して
２つのセルの長さを有してはならない。
【００２４】システムを混乱させ得る２つの形式のエラ
ーがある。複数の制御又はフィラーセルが損なわれて通
常のトラヒックのように見える場合、これは出力ＦＩＦ
Ｏに多過ぎるセルを蓄積させるであろう。１つの損なわ
れたセルが制御セル（或いは恐らくフィラーセル）とし
て取り扱われる場合、これは、損なわれたセルが他のメ
カニズムを通じて検出される可能性があるけれど、ＦＩ
ＦＯに少な過ぎるセルを蓄積させるであろう。
ーがある。複数の制御又はフィラーセルが損なわれて通
常のトラヒックのように見える場合、これは出力ＦＩＦ
Ｏに多過ぎるセルを蓄積させるであろう。１つの損なわ
れたセルが制御セル（或いは恐らくフィラーセル）とし
て取り扱われる場合、これは、損なわれたセルが他のメ
カニズムを通じて検出される可能性があるけれど、ＦＩ
ＦＯに少な過ぎるセルを蓄積させるであろう。
【００２５】システムが動作しているときに、出力ＦＩ
ＦＯの始動を制御し、そのサイズをチェックする必要が
ある。中間リンクを通じてセルを送る前の入力ＦＩＦＯ
と、リンクを通じて転送した後の（そしてリンクのリタ
イミングを可能にする）出力ＦＩＦＯの長さはいつで
も、上述したように合計で正確に２つのセルであるべき
である。
ＦＯの始動を制御し、そのサイズをチェックする必要が
ある。中間リンクを通じてセルを送る前の入力ＦＩＦＯ
と、リンクを通じて転送した後の（そしてリンクのリタ
イミングを可能にする）出力ＦＩＦＯの長さはいつで
も、上述したように合計で正確に２つのセルであるべき
である。
【００２６】入力側では、リンクが使用できるまで、ト
ラヒックは捨てられるであろうから、初期条件は、単に
２つのアイドルセルを出口側のＦＩＦＯにロードするだ
けで、正しく満たされることになる。動作中、２つのＦ
ＩＦＯのロード状態をチェックすることができる若干改
良されたシステムは入力ＦＩＦＯの長さをコード化して
制御セルに入れ、出口側ＦＩＦＯが正しい長さであるこ
とを確実にするために（それが望まれるときに）着信端
にそれを残す。情報はリンクスタッフ指示バイトの２つ
のスペアビットで送ることができる。
ラヒックは捨てられるであろうから、初期条件は、単に
２つのアイドルセルを出口側のＦＩＦＯにロードするだ
けで、正しく満たされることになる。動作中、２つのＦ
ＩＦＯのロード状態をチェックすることができる若干改
良されたシステムは入力ＦＩＦＯの長さをコード化して
制御セルに入れ、出口側ＦＩＦＯが正しい長さであるこ
とを確実にするために（それが望まれるときに）着信端
にそれを残す。情報はリンクスタッフ指示バイトの２つ
のスペアビットで送ることができる。
【００２７】正常な動作状態の下で、入力ＦＩＦＯはゼ
ロ個のセルを含み、出力ＦＩＦＯは２つのセルを含む。
入力ＦＩＦＯと出力ＦＩＦＯがそれぞれ１つのセルを含
むときが時々あり、また、入力ＦＩＦＯが２つのセルを
含み、出力ＦＩＦＯがセルを含まないときが時々ある。
後者の状態は、フィラーセルが送られ、続いて制御セル
が送られた場合に、即ち、量子化と制御に起因して、起
こり得る。一般に、待ち行列は、中間リンクの全体のレ
ートがより速いので、入力から出力に移動する傾向があ
る。
ロ個のセルを含み、出力ＦＩＦＯは２つのセルを含む。
入力ＦＩＦＯと出力ＦＩＦＯがそれぞれ１つのセルを含
むときが時々あり、また、入力ＦＩＦＯが２つのセルを
含み、出力ＦＩＦＯがセルを含まないときが時々ある。
後者の状態は、フィラーセルが送られ、続いて制御セル
が送られた場合に、即ち、量子化と制御に起因して、起
こり得る。一般に、待ち行列は、中間リンクの全体のレ
ートがより速いので、入力から出力に移動する傾向があ
る。
【００２８】この発明の構成によれば、受信端において
制御及びフィラーセルはアイドルセルをトラヒックに加
えることなしに、除去される。以前より知られたＩＭＡ
システムによれば、制御セル及びフィラーセルは捨てら
れたが、いずれかのセルは、図３に例示された例におけ
るように、出力データストリームにアイドルセルを生成
する可能性があった。
制御及びフィラーセルはアイドルセルをトラヒックに加
えることなしに、除去される。以前より知られたＩＭＡ
システムによれば、制御セル及びフィラーセルは捨てら
れたが、いずれかのセルは、図３に例示された例におけ
るように、出力データストリームにアイドルセルを生成
する可能性があった。
【００２９】図４を参照すると、行列の長さ手段の使用
は、正常な状態の下では、出力バッファは、たとえフィ
ラー及び制御セルが連続的に送られても、再構成された
ＡＴＭストリームにアイドルセルを（例えば、図３のｃ
1 とｃ2 との間に）生成する必要がないように、２つの
セルを蓄積しなければならないということを意味する
（２つのセルの最大遅延は、セルが丁度リンクを伝播す
る機会を失い、次のリンクが制御セルを送ることになっ
ているということに起因して生じ得る）。
は、正常な状態の下では、出力バッファは、たとえフィ
ラー及び制御セルが連続的に送られても、再構成された
ＡＴＭストリームにアイドルセルを（例えば、図３のｃ
1 とｃ2 との間に）生成する必要がないように、２つの
セルを蓄積しなければならないということを意味する
（２つのセルの最大遅延は、セルが丁度リンクを伝播す
る機会を失い、次のリンクが制御セルを送ることになっ
ているということに起因して生じ得る）。
【００３０】以上は２つのセルが入力及び出力バッファ
に組み合わせた状態で蓄積される場合について述べた
が、任意の一定数のセルを蓄積することが可能である。
蓄積セルが１つの場合には相互作用を断つ（デカップリ
ング）（量子化の不一致を克服する）には十分かも知れ
ないが、制御セルの問題を克服することはできないであ
ろう。３つ以上のセルは待ち行列化することができる
が、不必要に固定の遅延を増加させるであろう。例えば
より多くの制御セルが送られる他のシステムにおいて
は、セルの遅延の変動を除去するために待ち行列化され
る必要のあるセルの最小数は３又はそれ以上であり得
る。
に組み合わせた状態で蓄積される場合について述べた
が、任意の一定数のセルを蓄積することが可能である。
蓄積セルが１つの場合には相互作用を断つ（デカップリ
ング）（量子化の不一致を克服する）には十分かも知れ
ないが、制御セルの問題を克服することはできないであ
ろう。３つ以上のセルは待ち行列化することができる
が、不必要に固定の遅延を増加させるであろう。例えば
より多くの制御セルが送られる他のシステムにおいて
は、セルの遅延の変動を除去するために待ち行列化され
る必要のあるセルの最小数は３又はそれ以上であり得
る。
【００３１】以上においては非同期転送モードに対する
インバース・マルチプレクシングを例に取ってこの発明
を記載したが、この発明は、中間リンクの異なる量子化
に起因する変動する遅延を避けるために、メインリンク
よりも高速のデータレートの任意の中間リンクに適用で
きるものである。
インバース・マルチプレクシングを例に取ってこの発明
を記載したが、この発明は、中間リンクの異なる量子化
に起因する変動する遅延を避けるために、メインリンク
よりも高速のデータレートの任意の中間リンクに適用で
きるものである。
【図１】インバース・マルチプレクシングを使用する既
知のＡＴＭ（ＩＭＡ）をシンボル化して表す図である。
知のＡＴＭ（ＩＭＡ）をシンボル化して表す図である。
【図２】ＡＴＭ1 をシンボル化して表す図である。
【図３】図１及び図２に対応する中間リンク及びメイン
ＡＴＭストリームのタイムスロットをシンボル化して表
す図である。
ＡＴＭストリームのタイムスロットをシンボル化して表
す図である。
【図４】この発明による通信リンクを使用したときの図
３に対応する図である。
３に対応する図である。
【図５】この発明による通信リンクの一実施形態を表す
図である。
図である。
【図６】図５の通信リンクにおいてデータリンクをより
詳細に表す図である。
詳細に表す図である。
【図７】入力側のバッファによって実行されるべきルー
チンを示すアルゴリズムの一例を示す流れ図である。
チンを示すアルゴリズムの一例を示す流れ図である。
【図８】出力側のバッファによって実行されるべきルー
チンを示すアルゴリズムの一例を示す流れ図である。
チンを示すアルゴリズムの一例を示す流れ図である。
ＩＭＡ1 ：第１のインタフェース ＩＭＡ2 ：第２のインタフェース Ｌ1 〜Ｌ16：低速リンク ｃ1 〜ｃ7 ：トラヒックセル Ｔｘ：送信機
Claims (7)
- 【請求項１】 固定サイズのパケットでデータを伝送す
るための通信リンクであって、 少なくとも１つの中間リンクであって、その合計のデー
タレートが当該通信リンクのデータレートを超える中間
リンクと、 該中間リンクの一端にパケットを伝送する前にこれらパ
ケットの待ち行列を作るためのバッファと、 前記中間リンクの他端においてパケットを受信した後
で、これらパケットの待ち行列を作るためのバッファ
と、 伝送する前の待ち行列の長さについての情報を前記中間
リンクに沿って伝送し、入力側の待ち行列の長さと出力
側の待ち行列の長さとの和を一定の数のパケットに保持
するための行列の長さ手段とを具備することを特徴とす
る通信リンク。 - 【請求項２】 前記一定の数のパケットは２つであるこ
とを特徴とする請求項１に記載の通信リンク。 - 【請求項３】 前記行列の長さ手段は、始動時に両バッ
ファが空であるときには、受信パケットを蓄積するため
のバッファが２つの未使用のパケットで満たされるよう
に構成されていることを特徴とする請求項１又は請求項
２に記載の通信リンク。 - 【請求項４】 前記伝送する前の待ち行列の長さについ
ての情報は制御セルにコード化され、前記中間リンクに
沿って送られることを特徴とする請求項１乃至３のいず
れか１つに記載の通信リンク。 - 【請求項５】 複数の中間リンクが存在し、各中間リン
クは当該通信リンクのデータレートよりも低いデータレ
ートを有することを特徴とする請求項１乃至４のいずれ
か１つに記載の通信リンク。 - 【請求項６】 当該リンクは、未使用のパケットが散在
する連続するストリームのトラヒックパケットが伝送さ
れる非同期転送モードにおけるインバース・マルチプレ
クシングに適合しており、パケットを前記中間リンクの
一端に伝送するための送信機は、予め定められた数のパ
ケットが各中間リンクに沿って送られた後で、それぞれ
の制御パケットをその中間リンクに伝送するように構成
されており、前記制御パケットは各リンクの異なる伝播
遅延が補正されるようにする情報を含んでおり、前記中
間リンクの他端の受信機は、前記制御パケットを捨てて
それが出力側のバッファに送られないように構成されて
いることを特徴とする請求項５に記載の通信リンク。 - 【請求項７】 前記送信機は、到来パケットが伝送に利
用できない場合に、フィラーパケットを次の中間リンク
に伝送するように構成されており、前記他端の受信機
は、前記フィラーパケットを捨ててそれが出力側のバッ
ファに送られないように構成されていることを特徴とす
る請求項５又は請求項６に記載の通信リンク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9614814.3 | 1996-07-13 | ||
| GBGB9614814.3A GB9614814D0 (en) | 1996-07-15 | 1996-07-15 | Communication links for transmission of data in fixed size packets |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10126421A true JPH10126421A (ja) | 1998-05-15 |
Family
ID=10796922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20085997A Pending JPH10126421A (ja) | 1996-07-13 | 1997-07-10 | 固定サイズパケットでのデータの伝送用通信リンク |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0818941A3 (ja) |
| JP (1) | JPH10126421A (ja) |
| CN (1) | CN1173772A (ja) |
| AU (1) | AU2864097A (ja) |
| GB (2) | GB9614814D0 (ja) |
| NO (1) | NO973211L (ja) |
| RU (1) | RU97111724A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6330248B1 (en) * | 1997-12-05 | 2001-12-11 | Advanced Micro Devices, Inc. | Arrangement for transmitting data packets from a media access controller across multiple physical links |
| US6134246A (en) * | 1998-01-26 | 2000-10-17 | Samsung Electronics Co., Ltd. | Inverse multiplexing within asynchronous transfer mode communication networks |
| EP1108344A2 (de) * | 1998-08-24 | 2001-06-20 | Siemens Aktiengesellschaft | Verfahren zum übertragen eines atm orientierten zellenstroms über zumindest zwei virtuelle verbindungen eines atm kommunikationsnetzes |
| US6621794B1 (en) | 1999-02-18 | 2003-09-16 | Nokia Corporation | Method and apparatus for measuring the timing difference between physical IMA links and for delivering a time difference to the IMA layer |
| GB2350757A (en) * | 1999-06-03 | 2000-12-06 | Nokia Telecommunications Oy | Delay compensation buffer |
| GB2353174B (en) * | 1999-08-09 | 2003-09-10 | Mitel Corp | Inverse multiplexer |
| US6985503B1 (en) | 1999-08-09 | 2006-01-10 | Zarlink Semiconductor Inc. | Inverse multiplexer |
| US6822960B1 (en) * | 1999-12-01 | 2004-11-23 | Cisco Technology, Inc. | Asynchronous transfer mode (ATM) switch and method |
| US6941252B2 (en) * | 2001-03-14 | 2005-09-06 | Mcdata Corporation | Striping data frames across parallel fibre channel links |
| CN101035079B (zh) * | 2007-04-10 | 2010-04-21 | 华为技术有限公司 | 一种异步转发方法、系统及设备 |
| US8527677B1 (en) * | 2010-06-25 | 2013-09-03 | Altera Corporation | Serial communications links with bonded first-in-first-out buffer circuitry |
| CN107786299B (zh) | 2016-08-25 | 2021-06-08 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络系统 |
| CN107526643A (zh) * | 2017-07-20 | 2017-12-29 | 郑州云海信息技术有限公司 | 一种消息延迟发送的方法及系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9001295D0 (en) * | 1990-01-19 | 1990-03-21 | British Broadcasting Corp | Buffer resynchronisation |
| US5617417A (en) * | 1994-09-07 | 1997-04-01 | Stratacom, Inc. | Asynchronous transfer mode communication in inverse multiplexing over multiple communication links |
| US5608733A (en) * | 1994-11-29 | 1997-03-04 | Valle; Richard | ATM inverse multiplexing |
-
1996
- 1996-07-15 GB GBGB9614814.3A patent/GB9614814D0/en active Pending
-
1997
- 1997-05-29 GB GB9711101A patent/GB2315391B/en not_active Expired - Fee Related
- 1997-06-23 EP EP97304381A patent/EP0818941A3/en not_active Withdrawn
- 1997-07-10 NO NO973211A patent/NO973211L/no unknown
- 1997-07-10 JP JP20085997A patent/JPH10126421A/ja active Pending
- 1997-07-11 RU RU97111724/09A patent/RU97111724A/ru not_active Application Discontinuation
- 1997-07-12 CN CN 97113954 patent/CN1173772A/zh active Pending
- 1997-07-14 AU AU28640/97A patent/AU2864097A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1173772A (zh) | 1998-02-18 |
| GB9711101D0 (en) | 1997-07-23 |
| AU2864097A (en) | 1998-01-22 |
| NO973211L (no) | 1998-01-14 |
| GB2315391B (en) | 2000-10-25 |
| RU97111724A (ru) | 1999-06-27 |
| GB2315391A (en) | 1998-01-28 |
| GB9614814D0 (en) | 1996-09-04 |
| NO973211D0 (no) | 1997-07-10 |
| EP0818941A3 (en) | 1999-08-11 |
| EP0818941A2 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10341261B2 (en) | Bonding device and method | |
| US5729529A (en) | Timing and synchronization technique for ATM system | |
| US6788686B1 (en) | Method of maintaining packet order in multipath transmission systems having non-uniform traffic splitting | |
| US6775305B1 (en) | System and method for combining multiple physical layer transport links | |
| EP0963630B1 (en) | Method for controlling quality of service in an ATM network | |
| US6256323B1 (en) | Method and apparatus for efficiently transporting asynchronous characters over an ATM network | |
| JPH10126421A (ja) | 固定サイズパケットでのデータの伝送用通信リンク | |
| US6195346B1 (en) | Method and system for processing an HDLC message | |
| US5987030A (en) | Transparent circuit emulation for packet switching network | |
| US6587436B1 (en) | Method and apparatus for allocation of available bandwidth | |
| US6912224B1 (en) | Adaptive playout buffer and method for improved data communication | |
| Andrikopoulos et al. | Providing rate guarantees for internet application traffic across ATM networks | |
| WO1997002687A1 (en) | Timing and synchronization technique for atm system | |
| US7505467B1 (en) | Method and apparatus for dynamic bandwidth management for voice traffic in a digital communications network | |
| CA2276381C (en) | Method and apparatus for controlling quality of service in an atm network | |
| Sheu et al. | An adaptive cell checking controller for wireless ATM networks | |
| Sidorenko et al. | Digital Networks | |
| Barry | Design, implementation and performance investigation of packet-switching network interfaces for multi-gigabit/s fiber-optic networks | |
| Milway | This work was partly funded by Esprit project OSI 95: High performance OSI protocols with multimedia support on HSLANs and B-ISDN. Many thanks are due to Cosmos Nicolaou and | |
| Mehrpour | Congestion and flow control techniques in interconnected LANs carrying mixed traffic of voice and data |