JPH1012610A - Semiconductor process simulation - Google Patents

Semiconductor process simulation

Info

Publication number
JPH1012610A
JPH1012610A JP16446296A JP16446296A JPH1012610A JP H1012610 A JPH1012610 A JP H1012610A JP 16446296 A JP16446296 A JP 16446296A JP 16446296 A JP16446296 A JP 16446296A JP H1012610 A JPH1012610 A JP H1012610A
Authority
JP
Japan
Prior art keywords
mesh
simulation
oxide film
semiconductor
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16446296A
Other languages
Japanese (ja)
Inventor
Toshihiro Hyodo
敏宏 兵頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP16446296A priority Critical patent/JPH1012610A/en
Publication of JPH1012610A publication Critical patent/JPH1012610A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide semiconductor simulation capable of executing high accuracy simulation in a short time without requiring high knowledge concerning the simulation. SOLUTION: Semiconductor process simulation of a fabrication process of a semiconductor device including a semiconductor substrate having a junction includes a mesh formation step of determining position of the junction on the basis of one dimensional impurity concentration obtained by predetermined one dimensional simulation, and finely dividing meshes located in the vicinity of the junction and roughly dividing meshes other than the neighbourhood of the junction to form basic meshes, and an at least one calculation step of executing simulation of each fabrication process using set conditions of each fabrication process and each fabrication process model of a semiconductor device prepared beforehand on the basis of the base meshes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体デバイスの
構造を、モデル化された各製造工程と製造条件を用いて
シミュレーションをする半導体プロセスシミュレーショ
ン方法に関する。
The present invention relates to a semiconductor process simulation method for simulating the structure of a semiconductor device by using modeled manufacturing steps and manufacturing conditions.

【0002】[0002]

【従来の技術】近年、集積回路の規模の拡大に伴い、集
積回路の開発において、仕様決定から設計・製造までに
要する時間と労力は、膨大なものになってきている。こ
れに対処するためにプロセス、デバイス、回路の設計の
領域では、計算機を用いたシミュレーションが盛んに行
われるようになってきている。これらの中の1つである
プロセスシミュレーションは、所定の条件に設定された
各製造工程を経た後の不純物分布やデバイス形状を、計
算機を用いて求めるものであって、半導体製造工程にお
ける主要なプロセスであるイオン注入、酸化、拡散、エ
ピタキシャル成長等を基板材料等の物理的、化学的性質
に基づいてモデル化して、設定された工程の各条件を用
いてシミュレーションをするものである。このプロセス
シミュレーションにおいて、計算機上の実際の計算は、
半導体素子構造をメッシュ分割によって離散化して、分
割されたメッシュに基づいて実行される。
2. Description of the Related Art In recent years, as the scale of integrated circuits has increased, the time and labor required from specification determination to design and manufacture in the development of integrated circuits has become enormous. In order to deal with this, in the domain of process, device, and circuit design, simulations using computers have been actively performed. The process simulation, which is one of these, is to obtain, using a computer, the impurity distribution and the device shape after each manufacturing process set under predetermined conditions. The ion implantation, oxidation, diffusion, epitaxial growth, and the like are modeled based on the physical and chemical properties of the substrate material and the like, and the simulation is performed using the set conditions of the process. In this process simulation, the actual calculation on the computer is
The semiconductor element structure is discretized by mesh division, and is executed based on the divided mesh.

【0003】プロセスシミュレーションにおける計算精
度を向上させるためには、分割するメッシュを微細化す
ればよいが、微細化に伴い計算時間が長くなるという問
題点があった。特に2次元や3次元の多次元シミュレー
ションを行う場合、メッシュの微細化により、計算量が
膨大になり、実際には、総ての部分のメッシュを微細化
して計算することは不可能である。そこで、予め簡単な
シミュレーションを実行することにより、例えば、接合
位置、Si/SiO2界面位置を求め、当該位置と表面
等の計算すべき物理または化学量の変化が大きい部分の
みを細かいメッシュに分割し、他の部分のメッシュの分
割を粗くすることにより、計算量を少なくしてかつ計算
精度を向上させるように工夫していた(以下、第1の従
来例という)。また、特開平5−114569におい
て、熱処理工程で計算を繰り返すタイムステップごとに
不純物濃度勾配に応じてメッシュを再分割する手法が提
案されている(以下、第2の従来例という)。
In order to improve the calculation accuracy in the process simulation, it is only necessary to make the mesh to be divided finer, but there is a problem that the calculation time becomes longer with the finer size. In particular, when performing a two-dimensional or three-dimensional multidimensional simulation, the amount of calculation becomes enormous due to the refinement of the mesh, and it is actually impossible to perform the computation with the refinement of the mesh of all parts. Therefore, by executing a simple simulation in advance, for example, the bonding position and the Si / SiO 2 interface position are obtained, and only the portion where the physical or stoichiometric amount to be calculated such as the position and the surface is large is divided into fine meshes. However, the division of the meshes of the other parts is roughened to reduce the amount of calculation and improve the calculation accuracy (hereinafter referred to as a first conventional example). Japanese Patent Application Laid-Open No. 5-114569 proposes a method of subdividing a mesh in accordance with an impurity concentration gradient at each time step in which a calculation is repeated in a heat treatment process (hereinafter referred to as a second conventional example).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、第1の
従来例は、どの程度の細かさにメッシュを刻めば、数値
計算上の誤差を少なくできるのかについて判断する必要
があるので、分割にあたってはシミュレーションに関す
る高い知識を必要とし、一般ユーザーにとっては困難な
作業であるという問題点があった。また、計算精度を向
上させるために、メッシュを微細化すべきSi/SiO
2界面や表面の位置は、シミュレーションの過程で変化
するので、予め広い範囲にわたってメッシュを微細化す
る必要があり、計算効率が悪くなるという問題点があっ
た。また、第2の従来例は、タイムステップ毎にメッシ
ュを刻み直すので、計算時間がかかるという問題点があ
った。
However, in the first conventional example, it is necessary to judge how finely the mesh should be cut to reduce the numerical calculation error. There is a problem that it requires a high knowledge of the operation and is a difficult task for general users. Also, in order to improve the calculation accuracy, Si / SiO for which the mesh should be fined
(2) Since the positions of interfaces and surfaces change in the course of the simulation, it is necessary to refine the mesh over a wide range in advance, and there has been a problem that the calculation efficiency is deteriorated. Further, the second conventional example has a problem that it takes a long calculation time because the mesh is re-carved every time step.

【0005】本発明の目的は、以上の問題点を解決し
て、シミュレーションに関する高い知識を必要とせず
に、短時間でかつ精度の高いシミュレーションを実行で
きる半導体プロセスシミュレーション方法を提供するこ
とにある。
An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor process simulation method capable of executing a highly accurate simulation in a short time without requiring high knowledge about the simulation.

【0006】[0006]

【課題を解決するための手段】本発明は、以上の問題点
を解決するために、半導体デバイスの各製造工程のシミ
ュレーションを実行する上で、細かいメッシュの分割を
必要とする半導体基板の内部の接合部付近のメッシュを
細かく刻んだ基本メッシュをまず生成した後、各製造工
程のシミュレーションを実行しようとするものである。
すなわち、本発明は、内部に互いに異なる導電型の領域
が接するように形成された接合部を有する半導体基板を
備えた半導体デバイスの製造工程をシミュレーションす
るための半導体プロセスシミュレーションであって、所
定の1次元方向のシミュレーションによって得られる上
記半導体基板の上記1次元方向の不純物濃度に基づいて
上記半導体基板の接合部の位置を決定し、当該接合部付
近のメッシュを微細に分割し、かつ上記接合部付近以外
のメッシュを粗く刻むことにより基本メッシュを生成す
るメッシュ生成ステップと、上記基本メッシュに基づい
て、予め作成された半導体デバイスの各製造工程モデル
と当該各製造工程の設定条件とを用いて、当該各製造工
程のシミュレーションを実行する少なくとも1つの計算
ステップとを含むことを特徴とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention simulates each manufacturing process of a semiconductor device. A first step is to generate a basic mesh obtained by finely chopping a mesh near the joint, and then to execute a simulation of each manufacturing process.
That is, the present invention is a semiconductor process simulation for simulating a manufacturing process of a semiconductor device having a semiconductor substrate having a junction formed such that regions of different conductivity types are in contact with each other, and includes a predetermined process. Determining the position of the junction of the semiconductor substrate based on the one-dimensional impurity concentration of the semiconductor substrate obtained by the simulation in the one-dimensional direction, finely dividing the mesh near the junction, and A mesh generation step of generating a basic mesh by coarsely chopping a mesh other than the above, based on each of the manufacturing process models of the semiconductor device created in advance and the setting conditions of each of the manufacturing processes based on the basic mesh, At least one calculation step for performing a simulation of each manufacturing process. And wherein the door.

【0007】また、本発明は、上記計算ステップとし
て、酸化工程のシミュレーションを実行する酸化工程計
算ステップを含む場合には、酸化工程のシミュレーショ
ンの精度を向上させるために、上記酸化工程計算ステッ
プにおいて、酸化膜の厚さ方向の1次元シミュレーショ
ンによって上記酸化膜厚を決定し、当該酸化膜厚に基づ
いて上記基本メッシュの上記半導体基板の表面から所定
の深さまでのメッシュをさらに細かく分割して、当該分
割されたメッシュを用いて酸化工程をシミュレーション
することが好ましい。
Further, in the present invention, in the case where the calculation step includes an oxidation step calculation step of executing a simulation of the oxidation step, in order to improve the accuracy of the simulation of the oxidation step, in the oxidation step calculation step, The oxide film thickness is determined by a one-dimensional simulation in the thickness direction of the oxide film, and a mesh from the surface of the semiconductor substrate of the basic mesh to a predetermined depth of the basic mesh is further finely divided based on the oxide film thickness. It is preferable to simulate the oxidation process using the divided meshes.

【0008】また、酸化計算が終了した後に計算される
他の工程のシミュレーションを効率良く実行するため
に、上記酸化工程計算ステップにおいてさらに、酸化計
算の終了後に上記半導体基板の表面、当該表面と酸化膜
との境界及び上記接合部の各付近以外のメッシュを粗く
することを含むことが好ましい。
In order to efficiently execute a simulation of another process calculated after the completion of the oxidation calculation, the oxidation step calculation step further includes the step of: It is preferable to include roughening the mesh other than the boundary with the film and the vicinity of each of the joints.

【0009】また、上記計算ステップとして、拡散工程
のシミュレーションを実行する拡散工程計算ステップを
含む場合は、拡散工程のシミュレーションの精度を向上
させるために、上記拡散工程計算ステップにおいて、上
記半導体基板の表面に酸化膜が形成されているか否かを
判断して、酸化膜が形成されていない場合に、上記基本
メッシュの上記半導体基板の表面から所定の深さまでの
メッシュをさらに細かく分割して、当該分割されたメッ
シュを用いて拡散工程をシミュレーションすることが好
ましい。
In the case where the calculation step includes a diffusion step calculation step of executing a diffusion step simulation, the diffusion step calculation step includes the steps of: It is determined whether an oxide film is formed on the base mesh, and if no oxide film is formed, the mesh from the surface of the semiconductor substrate of the basic mesh to a predetermined depth is further finely divided, and the division is performed. It is preferable to simulate the diffusion process using the set mesh.

【0010】[0010]

【発明の実施の形態】以下、図面を参照して発明の実施
の形態について説明する。図1は、本発明に係る一実施
形態の半導体プロセスシミュレーション方法のフローチ
ャートである。実施形態の半導体プロセスシミュレーシ
ョン方法は、ステップS2に示す酸化工程、ステップS
7に示す拡散工程及びステップS11に示す他工程の各
工程シミュレーションを含み、当該各工程のシミュレー
ションに先立って、ステップS1で、1次元シミュレー
ションをすることによって、半導体デバイスの接合位置
を求め、求めた接合位置付近のメッシュを細かく刻み、
他の部分を粗く刻むように基本メッシュを作成すること
を特徴とする。ここで、ステップS11の他工程として
は、例えば、リソグラフィー、デポジション、イオン注
入等の工程がある。また、刻む基本メッシュは、格子状
のメッシュ、三角メッシュ等のいずれでもよい。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flowchart of a semiconductor process simulation method according to one embodiment of the present invention. In the semiconductor process simulation method according to the embodiment, the oxidation step shown in step S2, the step S2
7 including the diffusion process shown in FIG. 7 and the simulation of other processes shown in step S11. Prior to the simulation in each of the processes, a one-dimensional simulation was performed in step S1 to determine the bonding position of the semiconductor device. Finely chop the mesh near the joint position,
It is characterized in that a basic mesh is created so that other parts are roughly carved. Here, as other processes of step S11, for example, there are processes such as lithography, deposition, and ion implantation. Further, the basic mesh to be cut may be any of a grid-like mesh, a triangular mesh, and the like.

【0011】さらに詳細に説明すると、実施形態の半導
体プロセスシミュレーション方法において、ステップS
1では、まず、例えば、半導体基板の表面からイオン注
入を行った場合の、厚み方向の不純物の濃度分布をシミ
ュレーションによって求めて、当該不純物の濃度分布に
基づいて厚み方向の接合位置(基板の表面からの深さx
j)を求める。次に、例えば、基板の表面が例えばマス
ク等に覆われていて、直接にイオンが注入されることの
ない部分におけるマスク端から接合位置までの距離yj
を、上記深さxjに所定の定数rを乗じることにより求
め、半導体基板の幅方向の接合位置を決定する。この幅
方向の接合位置を求めるための定数rについては、実施
例の説明で詳述する。そして、以上のようにして求めた
厚み方向の接合位置付近と幅方向の接合位置付近のメッ
シュを細かく刻み、各接合位置以外の部分のメッシュを
粗く刻むことにより、以下の工程シミュレーションのた
めの基本メッシュを作成する。
More specifically, in the semiconductor process simulation method of the embodiment, step S
In the first method, first, for example, when ion implantation is performed from the surface of a semiconductor substrate, the concentration distribution of impurities in the thickness direction is obtained by simulation, and the bonding position in the thickness direction (surface of the substrate Depth x
j ). Next, for example, the distance y j from the mask end to the bonding position in a portion where the surface of the substrate is covered with, for example, a mask or the like and ions are not directly implanted.
Is determined by multiplying the depth x j by a predetermined constant r to determine the bonding position in the width direction of the semiconductor substrate. The constant r for obtaining the bonding position in the width direction will be described in detail in the description of the embodiment. Then, the meshes near the joining position in the thickness direction and the joining position in the width direction obtained as described above are finely cut, and the meshes other than the respective joining positions are coarsely cut. Create a mesh.

【0012】次にステップS2の酸化工程シミュレーシ
ョンについて説明する。このステップS2の酸化工程が
選択されたときには、すでにステップS1において、基
本メッシュが作成されている。まず、ステップS3で、
1次元シミュレーションを実行して酸化膜厚tを求め、
この酸化膜厚tに変数aを乗じることにより、基板表面
からメッシュを細かく刻むべき深さt×aを求め、基本
メッシュにおいてさらに、基板の表面から深さt×aま
での領域を細かく刻む。変数aについては、実施例の説
明で詳述する。これによって、酸化工程シミュレーショ
ンにおける最適な酸化工程用メッシュが作成される。
Next, the oxidation process simulation in step S2 will be described. When the oxidation step in step S2 is selected, the basic mesh has already been created in step S1. First, in step S3,
A one-dimensional simulation is performed to obtain an oxide film thickness t,
By multiplying the oxide film thickness t by the variable a, a depth t × a at which the mesh is to be finely cut from the substrate surface is obtained. Further, in the basic mesh, a region from the substrate surface to the depth t × a is further finely cut. The variable a will be described in detail in the description of the embodiment. Thereby, an optimal mesh for the oxidation step in the oxidation step simulation is created.

【0013】ステップS4では、ステップS3で作成さ
れた酸化工程用メッシュをもとに酸化工程シミュレーシ
ョンを実行してその過程で、半導体基板とその酸化膜と
の界面での不純物の輸送を正確にシミュレーションする
ために、酸化膜厚の増加に伴って、酸化膜厚doxごと
に酸化膜中に1つのメッシュを作成する。次に、ステッ
プS5で、酸化時間が終了したか否かを判断して、終了
した場合には、ステップS6に進み、終了していない場
合には、ステップS4を繰り返す。
In step S4, an oxidation process simulation is performed based on the mesh for the oxidation process created in step S3, and in the process, the transport of impurities at the interface between the semiconductor substrate and the oxide film is accurately simulated. In order to do so, one mesh is created in the oxide film for each oxide film thickness dox as the oxide film thickness increases. Next, in step S5, it is determined whether or not the oxidation time has ended. If the oxidation time has ended, the process proceeds to step S6, and if not, step S4 is repeated.

【0014】ステップS6では、半導体基板とその酸化
膜との界面及び接合位置付近以外のメッシュを粗くし
て、ステップS12に進む。ステップS12では、全工
程のシミュレーションが終了したか否かを判断して、終
了していない場合には次の工程に進み、終了した場合に
はシミュレーションを終了する。
In step S6, meshes other than the interface between the semiconductor substrate and the oxide film and the vicinity of the bonding position are roughened, and the process proceeds to step S12. In step S12, it is determined whether or not the simulation of all the processes has been completed. If the simulation has not been completed, the process proceeds to the next process. If the simulation has been completed, the simulation ends.

【0015】次にステップS7の拡散工程のシミュレー
ションについて説明する。ここでは、まず、ステップS
8で、半導体基板の表面に酸化膜が形成されているか否
かを判断して、酸化膜が形成されている場合にはステッ
プS10に進み、酸化膜が形成されていない場合には、
ステップS9に進む。ステップS9では、半導体基板表
面から深さdsiまでのメッシュを細かく刻んで、ステ
ップS10に進む。ここで、深さdsiは、種々のプロ
セス条件のもとで実行されたシミュレーション結果に基
づいて、シミュレーションの精度が向上するように設定
する。ステップS10では、所定の拡散方程式に従って
拡散シミュレーションを実行して、ステップS12に進
む。すなわち、拡散工程のシミュレーションでは、酸化
膜が形成されている場合には、酸化工程のステップS3
において、すでに半導体基板と酸化膜の界面付近のメッ
シュは細かく刻まれているので、そのメッシュをそのま
ま用いて、拡散計算を実行し、酸化膜が形成されていな
い場合には、半導体基板とその酸化膜との界面付近にお
いて、メッシュは細かく刻まれていないので、ステップ
S9で当該界面付近のメッシュ細かく刻んでから拡散計
算を実行する。これによって、いずれの場合も、半導体
基板とその酸化膜との界面付近において細かく刻まれた
メッシュを用いて、拡散計算が実行されるので、半導体
基板と雰囲気との間における不純物の輸送を正確に計算
することができる。
Next, a simulation of the diffusion process in step S7 will be described. Here, first, step S
In step 8, it is determined whether or not an oxide film is formed on the surface of the semiconductor substrate. If an oxide film is formed, the process proceeds to step S10. If the oxide film is not formed, the process proceeds to step S10.
Proceed to step S9. In step S9, the mesh from the surface of the semiconductor substrate to the depth dsi is finely cut, and the process proceeds to step S10. Here, the depth dsi is set based on simulation results executed under various process conditions so as to improve the accuracy of the simulation. In step S10, a diffusion simulation is performed according to a predetermined diffusion equation, and the process proceeds to step S12. That is, in the simulation of the diffusion step, if an oxide film is formed, step S3 of the oxidation step is performed.
Since the mesh near the interface between the semiconductor substrate and the oxide film is already finely cut, diffusion calculation is performed using the mesh as it is, and when the oxide film is not formed, the semiconductor substrate and the Since the mesh is not finely cut in the vicinity of the interface with the film, the diffusion calculation is executed after finely cutting the mesh in the vicinity of the interface in step S9. In this case, in any case, the diffusion calculation is performed using a finely cut mesh in the vicinity of the interface between the semiconductor substrate and the oxide film, so that the transport of impurities between the semiconductor substrate and the atmosphere can be accurately performed. Can be calculated.

【0016】ステップS12では、全工程のシミュレー
ションが終了したか否かを判断して、終了していない場
合には次の工程に進み、終了した場合にはシミュレーシ
ョンを終了する。
In step S12, it is determined whether or not the simulation has been completed for all the processes. If the simulation has not been completed, the process proceeds to the next process. If the simulation has been completed, the simulation ends.

【0017】以上のように、本実施形態の半導体プロセ
スシミュレーション方法では、各工程のシミュレーショ
ンを実行する前に、1次元のシミュレーションを実行す
ることにより半導体基板の厚み方向及び幅方向の接合位
置を求めて、当該接合位置に基づいて、適切なメッシュ
を作成して各製造工程のシミュレーションを実行してい
る。これによって、容易に各工程のシミュレーションに
適した基本メッシュを生成することができ、当該メッシ
ュを用いて正確なシミュレーションを高速で実行でき
る。
As described above, in the semiconductor process simulation method according to the present embodiment, before the simulation of each step, the bonding position in the thickness direction and the width direction of the semiconductor substrate is obtained by executing the one-dimensional simulation. Then, an appropriate mesh is created based on the joining position, and a simulation of each manufacturing process is executed. As a result, a basic mesh suitable for the simulation of each process can be easily generated, and an accurate simulation can be executed at high speed using the mesh.

【0018】また、本実施形態のステップS2の酸化工
程シミュレーションでは、酸化計算に先立って、ステッ
プS3において、1次元シミュレーションを実行して酸
化膜厚tを求て、基板表面からメッシュを細かく刻むべ
き深さt×aまでの領域を細かく刻むようにメッシュを
形成しているので、酸化工程シミュレーションにおける
最適な酸化工程用メッシュを形成できる。
In the oxidation process simulation in step S2 of the present embodiment, prior to the oxidation calculation, in step S3, a one-dimensional simulation is performed to obtain an oxide film thickness t, and a mesh should be finely cut from the substrate surface. Since the mesh is formed so as to finely cut the region up to the depth t × a, it is possible to form an optimal oxidation step mesh in the oxidation step simulation.

【0019】さらに、本実施形態のステップS2の酸化
工程シミュレーションでは、ステップS4では、ステッ
プS3で作成された酸化工程用メッシュをもとに酸化工
程シミュレーションを実行してその過程で、酸化膜厚の
増加に伴って、酸化膜厚doxごとに1つのメッシュを
作成しているので、半導体基板とその酸化膜との界面で
の不純物の輸送を正確にシミュレーションすることがで
きる。
Further, in the oxidation process simulation in step S2 of the present embodiment, in step S4, an oxidation process simulation is executed based on the oxidation process mesh created in step S3, and in the process, the oxide film thickness is reduced. With the increase, one mesh is created for each oxide film thickness dox, so that the transport of impurities at the interface between the semiconductor substrate and the oxide film can be accurately simulated.

【0020】また、本実施形態の酸化工程シミュレーシ
ョンでは、計算終了後にステップS6で半導体基板とそ
の酸化膜との界面及び接合位置付近以外のメッシュを粗
くしているので、次に計算される工程における、不必要
な計算を除くことができ、次の工程における計算時間を
短くできる。
In the oxidation process simulation of the present embodiment, the mesh other than the interface between the semiconductor substrate and the oxide film and the vicinity of the bonding position is coarsened in step S6 after the calculation is completed. , Unnecessary calculations can be eliminated, and the calculation time in the next step can be shortened.

【0021】また、本実施形態の拡散工程シミュレーシ
ョンでは、ステップS9において、半導体基板の表面か
ら所定の深さの部分のメッシュが細かく刻まれていない
場合に、ステップS9において、所定の深さdsiまで
のメッシュを細かく刻むようにしているので、半導体基
板と雰囲気との間における不純物の輸送を正確に計算す
ることができる。
In the diffusion process simulation of the present embodiment, if the mesh at a predetermined depth from the surface of the semiconductor substrate is not finely cut in step S9, the process proceeds to step S9 until the predetermined depth dsi is reached. Since the mesh is finely cut, the transport of impurities between the semiconductor substrate and the atmosphere can be accurately calculated.

【0022】以上のように、本実施形態では、各製造工
程のシミュレーションに先立って、各工程に適した基本
メッシュを作成し、各製造工程のシミュレーションにお
いて、必要な場合には、基本メッシュにおいてさらに必
要な部分のみに、新たに細かいメッシュを作成して各製
造工程のシミュレーションを実行しているので、効率よ
く各工程のシミュレーションを実行することができる。
As described above, in this embodiment, prior to the simulation of each manufacturing process, a basic mesh suitable for each process is created, and in the simulation of each manufacturing process, if necessary, the basic mesh is further added to the basic mesh. Since a new fine mesh is newly created only for a necessary part and the simulation of each manufacturing process is executed, the simulation of each process can be efficiently executed.

【0023】[0023]

【実施例】次に、図2(a)に示すMOS電界効果トラ
ンジスタを用いて、本発明に係る半導体プロセスシミュ
レーション方法の実施例を説明する。図2(a)のMO
S電界効果トランジスタは、p型シリコン基板1の上面
の所定の位置にゲート酸化膜2を介してゲート電極3が
形成され、p型シリコン基板1のゲート電極3の両側に
は、Asイオンが比較的高濃度にドープされたn+領域
(ソース及びドレイン領域が形成されたNMOS型の構
造を有する。ここで、図2(a)ではソース領域側の一
部分を示している。この図2(a)のMOS電界効果ト
ランジスタの製造方法を簡単に説明すると、まず、p型
シリコン基板1の表面に所定の厚さのシリコン酸化膜
(SiO2)を形成する。次に、ゲート酸化膜2上に例
えばポリSiからなる膜を形成し、当該膜に例えばP
(リン)を多量にドープしてシート抵抗を下げてること
によりゲート電極3を形成する。そして、ゲート電極3
を形成した後、ゲート電極3及びゲート酸化膜2とをマ
スクとして、Asイオンを注入して、n+ソース領域1
a及びn+ドレイン領域を形成する。
Next, an embodiment of a semiconductor process simulation method according to the present invention will be described using a MOS field effect transistor shown in FIG. MO of FIG. 2 (a)
In the S field effect transistor, a gate electrode 3 is formed at a predetermined position on an upper surface of a p-type silicon substrate 1 via a gate oxide film 2, and As ions are compared on both sides of the gate electrode 3 of the p-type silicon substrate 1. 2 (a), which has an NMOS type structure in which an n + region (a source and a drain region) is formed at a very high concentration. Here, FIG. 2 (a) shows a part on the source region side. In brief, the method of manufacturing a MOS field-effect transistor described in ( 1 ) will be described. First, a silicon oxide film (SiO 2 ) having a predetermined thickness is formed on the surface of a p-type silicon substrate 1. Next, a gate oxide film 2 For example, a film made of poly-Si is formed, and a film such as P
The gate electrode 3 is formed by doping a large amount of (phosphorus) to lower the sheet resistance. And the gate electrode 3
Is formed, As ions are implanted using the gate electrode 3 and the gate oxide film 2 as a mask, and the n + source region 1 is formed.
a and n + drain regions are formed.

【0024】以上のように形成される図2(a)のMO
S電界効果トランジスタに対して、本発明の半導体プロ
セスシミュレーション方法を適用する場合の実施例を、
図1のフローチャートに従って説明する。 ステップS1 (S1−1)まず、最初に、p型シリコン半導体基板1
の厚さ方向(x方向)に1次元シミュレーションをする
ことによって、不純物濃度分布を求める。図2(b)
は、上述の1次元シミュレーションによって得られた、
p型シリコン基板1における、深さxに対するネットド
ーパント濃度を示すグラフの概念図であり、図6は、深
さに対するネットドーパント濃度の実際のシミュレーシ
ョンの例を示すグラフである。
The MO of FIG. 2A formed as described above
An embodiment in which the semiconductor process simulation method of the present invention is applied to an S field effect transistor,
This will be described with reference to the flowchart of FIG. Step S1 (S1-1) First, the p-type silicon semiconductor substrate 1
The impurity concentration distribution is obtained by performing a one-dimensional simulation in the thickness direction (x direction). FIG. 2 (b)
Is obtained by the above-described one-dimensional simulation,
FIG. 6 is a conceptual diagram of a graph showing a net dopant concentration with respect to a depth x in a p-type silicon substrate 1, and FIG. 6 is a graph showing an example of an actual simulation of a net dopant concentration with respect to a depth.

【0025】ここで、図6に示すグラフは、1次元の解
析領域を表面から4μmの深さまでの部分とし、当該部
分をメッシュ幅が50Åになるように均一にメッシュを
刻んでシミュレーションを実行し、基板のB(ボロン)
濃度を、7×1014/cm3に設定して、As(ひ素)
を90keV,5×1015/cm2の条件で注入した
後、950℃の温度で50分拡散した後のネットドーパ
ントプロファイルである。
Here, in the graph shown in FIG. 6, a simulation is performed by setting a one-dimensional analysis region to a portion from the surface to a depth of 4 μm and uniformly meshing the portion so that the mesh width becomes 50 °. , Substrate B (boron)
The concentration was set to 7 × 10 14 / cm 3 and As (arsenic)
Is a net dopant profile after implanting at 90 keV and 5 × 10 15 / cm 2 and then diffusing at a temperature of 950 ° C. for 50 minutes.

【0026】(S1−2)次に、求めた不純物濃度分布
に基づいて、接合部4の深さ方向(x方向)の接合位置
xjを求める。ここで、接合位置xjは、図2(b)の
グラフにおけるドーパント濃度の最小値に対応するxの
値として求めることができる。 (S1−3)次に、深さ方向の接合位置xjに係数rを
乗じて、p型シリコン半導体基板1の幅方向(y方向)
の接合部4の接合位置yjを求める。ここで、接合位置
yjは、マスクとして働くゲート酸化膜2の直下に形成
される接合位置を示し、ゲート酸化膜2の端からの接合
位置までの距離で表される。また係数rは、種々のプロ
セス条件のもとで実行されたシミュレーション結果に基
づいて、シミュレーションの精度が向上するように設定
する。
(S1-2) Next, a junction position xj in the depth direction (x direction) of the junction 4 is determined based on the determined impurity concentration distribution. Here, the junction position xj can be obtained as the value of x corresponding to the minimum value of the dopant concentration in the graph of FIG. (S1-3) Next, the junction position xj in the depth direction is multiplied by a coefficient r to obtain a p-type silicon semiconductor substrate 1 in the width direction (y direction).
The joining position yj of the joining portion 4 is determined. Here, the bonding position yj indicates a bonding position formed immediately below the gate oxide film 2 serving as a mask, and is represented by a distance from an end of the gate oxide film 2 to the bonding position. The coefficient r is set based on the results of simulations performed under various process conditions so that the simulation accuracy is improved.

【0027】(S1−4)そして、p型シリコン基板1
の断面を、図3(a)に示すように、接合位置xj,y
j付近が細かくなるように格子状のメッシュに刻む。こ
こで、接合位置xj,yjの上下又は左右のどの範囲ま
でのメッシュを、どの程度細かく刻むのかについては、
種々のプロセス条件のもとで実行されたシミュレーショ
ン結果に基づいて、シミュレーションの精度が向上する
ように設定する。
(S1-4) Then, the p-type silicon substrate 1
3A, the joining positions xj, y
Engrave in a grid-like mesh so that the vicinity of j becomes fine. Here, as to how finely the mesh up and down or left and right of the joining positions xj and yj is carved,
Based on the simulation results executed under various process conditions, settings are made to improve the accuracy of the simulation.

【0028】以上のようにして、ステップS1では、接
合位置xj,yj付近のメッシュが細かくなるように刻
むことができる。また、ステップS1では、(S1−
1)〜(S1−4)は予めプログラム化されていて、所
定の初期値である各条件を入力することにより自動的に
メッシュが作成される。
As described above, in step S1, the mesh near the joining positions xj and yj can be cut so as to be fine. In step S1, (S1-
1) to (S1-4) are programmed in advance, and a mesh is automatically created by inputting each condition that is a predetermined initial value.

【0029】次に、ステップS2の酸化工程が選択され
たとする。ここでは、まず、ステップS3で1次元シミ
ュレーションにて酸化膜厚tを計算し、p型シリコン基
板1の表面から深さt×aまでの表面付近のメッシュを
細かく刻む。ここで、係数aは、種々のプロセス条件の
もとで実行されたシミュレーション結果に基づいて、シ
ミュレーションの精度が向上するように設定する。これ
によって、図3(b)に示すような酸化工程の計算に最
適なメッシュが生成される。次にステップS4で、酸化
工程の計算を実行して、酸化膜厚doxの酸化膜が形成
されるごとに、メッシュをいれて、ステップS5に進ん
で酸化時間が終了するまでステップS4が繰り返され
る。これによって、酸化膜中に酸化膜厚doxごとに1
本のメッシュが形成されて、Si/SiO2界面での不
純物の輸送を正確に解くことができる。ここで、単位酸
化膜厚doxは、種々のプロセス条件のもとで実行され
たシミュレーション結果に基づいて、シミュレーション
の精度が向上するように設定する。以上のように単位酸
化膜厚doxごとに一本のメッシュを形成しているの
で、酸化時間が終了した後のメッシュは、図4(a)に
示すようになる。
Next, it is assumed that the oxidation step of step S2 is selected. Here, first, in step S3, the oxide film thickness t is calculated by one-dimensional simulation, and a mesh near the surface from the surface of the p-type silicon substrate 1 to a depth t × a is finely cut. Here, the coefficient a is set based on the simulation results executed under various process conditions so that the simulation accuracy is improved. Thus, a mesh optimal for the calculation of the oxidation step as shown in FIG. 3B is generated. Next, in step S4, a calculation of an oxidation process is performed, and every time an oxide film having an oxide film thickness dox is formed, a mesh is formed, and the process proceeds to step S5 to repeat step S4 until the oxidation time ends. . As a result, one oxide film thickness dox
The mesh of the book is formed, so that the transport of impurities at the Si / SiO 2 interface can be accurately solved. Here, the unit oxide film thickness dox is set based on simulation results executed under various process conditions so as to improve the accuracy of the simulation. As described above, since one mesh is formed for each unit oxide film thickness dox, the mesh after the oxidation time is completed is as shown in FIG.

【0030】次に、酸化時間が終了した後、ステップS
6で、図4(b)に示すように、接合部4付近及びSi
/SiO2界面付近以外のメッシュを粗くして、余分な
メッシュを削除する。このように、酸化計算直前に酸化
計算に最適なメッシュを生成しているので、短時間でか
つ高精度の酸化計算を実行することができる。また、酸
化計算後に他の工程の計算をする上で、必要のない余分
なメッシュを削除するようにしているので、他工程にお
ける計算を効率的に進めることができる。
Next, after the oxidation time is over, step S
6, as shown in FIG.
/ Make the mesh other than the vicinity of the SiO 2 interface coarse and delete the extra mesh. As described above, since the mesh optimal for the oxidation calculation is generated immediately before the oxidation calculation, the oxidation calculation can be performed in a short time and with high accuracy. In addition, since unnecessary meshes are eliminated when performing calculations in other steps after the oxidation calculation, calculations in other steps can be performed efficiently.

【0031】次に、ステップS7の拡散工程が選択され
た場合について説明する。ここでは、まずステップS8
でp型シリコン基板1の表面が剥き出しか否かを判断し
て、剥き出しである場合には、ステップS9でメッシュ
を細かく刻んだ後ステップS10で拡散計算を実行し、
剥き出しでない場合にはメッシュをさらに細かく刻むこ
となく拡散計算を実行する。すなわち、p型シリコン基
板1の表面が剥き出しでない場合とは、例えば、先に酸
化工程の計算が実行されている場合であって、この場合
は、上述したように、すでに接合部4近辺とSi/Si
2界面付近のメッシュが細かく刻まれているので、そ
のメッシュをそのまま用いて拡散工程の計算を実行して
も高精度に計算をすることができる。しかしながら、p
型シリコン基板1の表面が剥き出しの場合には、接合部
4付近のメッシュのみが細かく刻まれた図3(a)に示
すメッシュである。従って、ステップS9で、p型シリ
コン基板1の表面から所定の深さのdsiまでのメッシ
ュを細かく刻んで、図5に示すメッシュを生成した後、
ステップS10で拡散計算を実行する。これによって、
いずれの場合においても、接合部4付近と基板1の表面
付近又はSi/SiO2界面付近のメッシュが細かく刻
まれているので、拡散工程を高精度にシミュレーション
することができる。このように、ステップS7の拡散工
程では、基板表面が剥き出しの場合にのみ、新たなメッ
シュを生成するようにしているので、効率よくシミュレ
ーションできる。
Next, the case where the diffusion step of step S7 is selected will be described. Here, first, step S8
It is determined whether or not the surface of the p-type silicon substrate 1 is exposed. If the surface is exposed, the mesh is finely cut in step S9, and then diffusion calculation is executed in step S10.
If it is not exposed, the diffusion calculation is performed without cutting the mesh more finely. That is, the case where the surface of the p-type silicon substrate 1 is not exposed is, for example, the case where the calculation of the oxidation step has been performed first, and in this case, as described above, / Si
Since the mesh in the vicinity of the O 2 interface is finely cut, the calculation can be performed with high accuracy even if the calculation of the diffusion step is performed using the mesh as it is. However, p
When the surface of the mold silicon substrate 1 is exposed, only the mesh in the vicinity of the joint 4 is the mesh shown in FIG. Therefore, in step S9, the mesh from the surface of the p-type silicon substrate 1 to the predetermined depth dsi is finely chopped to generate the mesh shown in FIG.
In step S10, a diffusion calculation is performed. by this,
In any case, since the mesh near the joint 4 and near the surface of the substrate 1 or near the Si / SiO 2 interface is finely cut, the diffusion process can be simulated with high accuracy. As described above, in the diffusion step of step S7, a new mesh is generated only when the substrate surface is exposed, so that simulation can be performed efficiently.

【0032】[0032]

【発明の効果】以上、説明してきたことから明らかなよ
うに、本発明によれば、所定の1次元方向のシミュレー
ションによって得られる不純物濃度に基づいて上記半導
体基板の接合部の位置を決定し、当該接合部の位置をも
とにして上記基本メッシュを生成するメッシュ生成ステ
ップを含んでいるので、各製造工程を精度よくシミュレ
ーションすることができる。また、上記メッシュ生成ス
テップは、容易にプログラム化できるので、計算機を用
いて自動的に計算することができ、シミョレーションに
関する深い知識を必要とせずにシミュレーションを実行
できる。
As is apparent from the above description, according to the present invention, the position of the junction of the semiconductor substrate is determined based on the impurity concentration obtained by a predetermined one-dimensional simulation. Since the method includes a mesh generation step of generating the basic mesh based on the position of the joint, each manufacturing process can be accurately simulated. Further, since the mesh generation step can be easily programmed, it can be automatically calculated using a computer, and a simulation can be executed without requiring deep knowledge of simulation.

【0033】また、本発明は、上記計算ステップとし
て、酸化工程のシミュレーションを実行する酸化工程計
算ステップを含む場合には、上記酸化工程計算ステップ
が、酸化膜の厚さ方向の1次元シミュレーションによっ
て上記酸化膜厚を決定し、当該酸化膜厚に基づいて上記
基本メッシュの上記半導体基板の表面から所定の深さま
でのメッシュをさらに細かく分割して、当該分割された
メッシュを用いて酸化工程をシミュレーションすること
によって、酸化工程のシミュレーションの精度を向上さ
せることができる。また、上記酸化膜厚を決定する1次
元シミュレーションは、容易にプログラム化できるの
で、計算機を用いて自動的に計算することができ、シミ
ョレーションに関する深い知識を必要とせずにシミュレ
ーションを実行できる。
In the present invention, when the calculation step includes an oxidation step calculation step of executing a simulation of an oxidation step, the oxidation step calculation step is performed by a one-dimensional simulation in the thickness direction of the oxide film. The oxide film thickness is determined, the mesh from the surface of the semiconductor substrate of the basic mesh to a predetermined depth is further finely divided based on the oxide film thickness, and the oxidation process is simulated using the divided mesh. This can improve the accuracy of the simulation of the oxidation process. In addition, since the one-dimensional simulation for determining the oxide film thickness can be easily programmed, the one-dimensional simulation can be automatically calculated using a computer, and the simulation can be executed without requiring deep knowledge about the simulation.

【0034】またさらに、本発明において、上記酸化工
程計算ステップが、酸化計算の過程で、所定の酸化膜厚
ごとに酸化膜中にメッシュを刻みながら、酸化工程のシ
ミュレーションをすることにより、酸化工程のシミュレ
ーションの精度をさらに向上させることができる。ま
た、酸化計算の過程で、所定の酸化膜厚ごとにメッシュ
を刻んでいるので、計算過程で自動的にメッシュを作成
することができ、シミョレーションに関する深い知識を
必要とせずにシミュレーションを実行できる。
Further, in the present invention, the oxidizing step calculation step includes simulating the oxidizing step while carving a mesh in the oxide film for each predetermined oxide film thickness in the course of the oxidation calculation. Simulation accuracy can be further improved. In addition, in the process of oxidation calculation, a mesh is cut for each predetermined oxide film thickness, so the mesh can be created automatically in the calculation process, and simulation can be performed without requiring deep knowledge of simulation it can.

【0035】また、本発明において、酸化計算が終了し
た後に計算される他の工程のシミュレーションを効率良
く実行するために、上記酸化工程計算ステップがさら
に、酸化計算の終了後に上記半導体基板の表面、当該表
面と酸化膜との境界及び上記接合部の各付近以外のメッ
シュを粗くすることを含むことにより、酸化工程計算ス
テップ後に実行される他の工程の計算を効率よく実行で
きる。また、上記半導体基板の表面、当該表面と酸化膜
との境界及び上記接合部の各付近以外のメッシュを粗く
するステップは、容易にプログラム化できるので、計算
機を用いて自動的に実行でき、シミョレーションに関す
る深い知識を必要とせずにシミュレーションを実行でき
る。
In the present invention, in order to efficiently execute a simulation of another process calculated after the completion of the oxidation calculation, the oxidation process calculation step further includes the step of: By including the roughening of the mesh other than the boundary between the surface and the oxide film and the vicinity of each of the above-mentioned joints, it is possible to efficiently perform calculations in other steps performed after the oxidation step calculation step. Further, the step of roughening the mesh other than the surface of the semiconductor substrate, the boundary between the surface and the oxide film, and the vicinity of each of the bonding portions can be easily programmed, and can be automatically executed by using a computer. Perform simulations without the need for in-depth knowledge of migration.

【0036】また、本発明は、上記計算ステップとし
て、拡散工程のシミュレーションを実行する拡散工程計
算ステップを含む場合は、拡散工程のシミュレーション
の精度を向上させるために、上記拡散工程計算ステップ
において、上記半導体基板の表面に酸化膜が形成されて
いるか否かを判断して、酸化膜が形成されていない場合
に、上記基本メッシュの上記半導体基板の表面から所定
の深さまでのメッシュをさらに細かく分割して、当該分
割されたメッシュを用いて拡散工程をシミュレーション
することによって、拡散工程のシミュレーションの精度
を向上させることができる。また、上記基本メッシュの
上記半導体基板の表面から所定の深さまでのメッシュを
さらに細かく分割することは、容易にプログラム化でき
るので、計算機を用いて自動的に実行でき、シミョレー
ションに関する深い知識を必要とせずに実行できる。
Further, in the present invention, when the calculation step includes a diffusion step calculation step of executing a simulation of the diffusion step, in order to improve the accuracy of the simulation of the diffusion step, in the diffusion step calculation step, Judge whether or not an oxide film is formed on the surface of the semiconductor substrate, and when the oxide film is not formed, further divide the mesh of the basic mesh from the surface of the semiconductor substrate to a predetermined depth into finer meshes. By simulating the diffusion process using the divided meshes, the simulation accuracy of the diffusion process can be improved. Further, since the division of the mesh from the surface of the semiconductor substrate of the basic mesh to a predetermined depth into smaller pieces can be easily programmed, it can be automatically executed by using a computer, and deep knowledge on simulation can be obtained. Can be performed without need.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る実施形態の半導体プロセスシミ
ュレーションのフローチャートである。
FIG. 1 is a flowchart of a semiconductor process simulation according to an embodiment of the present invention.

【図2】 (a)は実施例の半導体プロセスシミュレー
ションに用いたMOS電界効果トランジスタの模式図で
あり、(b)は(a)のp型シリコン基板1の深さ方向
xに対するネットドーパント濃度を示すグラフである。
FIG. 2A is a schematic diagram of a MOS field effect transistor used in a semiconductor process simulation of an embodiment, and FIG. 2B is a graph showing a net dopant concentration in a depth direction x of a p-type silicon substrate 1 in FIG. It is a graph shown.

【図3】 (a)はステップS1で接合部付近が細かく
刻まれた初期メッシュ構造を示す図であり、(b)はス
テップS3で初期メッシュ構造においてさらに、表面か
ら所定の深さt×aの部分が細かく刻まれた酸化工程直
前のメッシュ構造を示す図である。
FIG. 3A is a diagram showing an initial mesh structure in which the vicinity of a joint is finely cut in a step S1, and FIG. 3B is a diagram showing a predetermined depth t × a from the surface in the initial mesh structure in a step S3. FIG. 4 is a diagram showing a mesh structure immediately before an oxidation step in which a portion is finely cut.

【図4】 (a)はステップS4で酸化膜厚doxごと
に1本のメッシュが形成された酸化工程中のメッシュ構
造を示す図であり、(b)はステップS6でSi/Si
2界面及び接合部付近以外の部分を粗くした酸化工程
後のメッシュ構造を示す図である。
FIG. 4A is a diagram showing a mesh structure in an oxidation step in which one mesh is formed for each oxide film thickness dox in step S4, and FIG. 4B is a diagram showing Si / Si in step S6.
FIG. 3 is a diagram showing a mesh structure after an oxidation step in which a portion other than the vicinity of the O 2 interface and the vicinity of the joint is roughened.

【図5】 拡散工程のステップS9で、初期メッシュ構
造においてさらに、表面から所定の深さdsiの部分が
細かく刻まれた拡散工程直前のメッシュ構造を示す図で
ある。
FIG. 5 is a diagram showing a mesh structure immediately before the diffusion step in which a portion having a predetermined depth dsi from the surface is further finely cut in the initial mesh structure in step S9 of the diffusion step.

【図6】 基板の深さ方向に対するネットドーパント濃
度のシミュレーション結果を示すグラフである。
FIG. 6 is a graph showing a simulation result of a net dopant concentration in a depth direction of a substrate.

【符号の説明】[Explanation of symbols]

1…p型シリコン基板、 1a…n+ソース領域、 2…ゲート酸化膜、 3…ゲート電極、 4…接合部。DESCRIPTION OF SYMBOLS 1 ... p-type silicon substrate, 1a ... n + source region, 2 ... gate oxide film, 3 ... gate electrode, 4 ... junction

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 内部に互いに異なる導電型の領域が接す
るように形成された接合部を有する半導体基板を備えた
半導体デバイスの製造工程をシミュレーションするため
の半導体プロセスシミュレーションであって、 所定の1次元方向のシミュレーションによって得られる
上記半導体基板の上記1次元方向の不純物濃度に基づい
て上記半導体基板の接合部の位置を決定し、当該接合部
付近のメッシュを微細に分割し、かつ上記接合部付近以
外のメッシュを粗く刻むことにより基本メッシュを生成
するメッシュ生成ステップと、 上記基本メッシュに基づいて、予め作成された半導体デ
バイスの各製造工程モデルと当該各製造工程の設定条件
とを用いて、当該各製造工程のシミュレーションを実行
する少なくとも1つの計算ステップとを含むことを特徴
とする半導体プロセスシミュレーション方法。
1. A semiconductor process simulation for simulating a manufacturing process of a semiconductor device having a semiconductor substrate having a junction formed such that regions of different conductivity types are in contact with each other, the semiconductor device comprising: Determining the position of the junction of the semiconductor substrate based on the one-dimensional impurity concentration of the semiconductor substrate obtained by the simulation of the direction, finely dividing the mesh near the junction, and excluding the portion near the junction. A mesh generation step of generating a basic mesh by coarsely chopping the mesh of each of the above, based on the above-mentioned basic mesh, using each manufacturing process model of a semiconductor device created in advance and setting conditions of each of the manufacturing processes, At least one calculation step for performing a simulation of the manufacturing process. Semiconductor process simulation method and butterflies.
【請求項2】 上記計算ステップが、酸化膜の厚さ方向
の1次元シミュレーションによって上記酸化膜厚を決定
し、当該酸化膜厚に基づいて上記基本メッシュの上記半
導体基板の表面から所定の深さまでのメッシュをさらに
細かく分割し、当該分割されたメッシュを用いて酸化工
程をシミュレーションする酸化工程計算ステップを含む
請求項1記載の半導体プロセスシミュレーション方法。
2. The method according to claim 1, wherein the calculating step determines the oxide film thickness by one-dimensional simulation in a thickness direction of the oxide film, and based on the oxide film thickness, extends from a surface of the semiconductor substrate of the basic mesh to a predetermined depth. 2. The semiconductor process simulation method according to claim 1, further comprising an oxidizing step calculating step of further dividing the mesh into smaller pieces and simulating an oxidizing step using the divided mesh.
【請求項3】 上記酸化工程計算ステップがさらに、酸
化計算の過程で、所定の単位酸化膜厚ごとに酸化膜中に
メッシュを刻むことを含む請求項2記載の半導体プロセ
スシミュレーション方法。
3. The semiconductor process simulation method according to claim 2, wherein said oxidation step calculation step further includes carving a mesh in the oxide film for each predetermined unit oxide film thickness in the course of the oxidation calculation.
【請求項4】 上記酸化工程計算ステップがさらに、酸
化計算の終了後に上記半導体基板の表面、当該表面と酸
化膜との境界及び上記接合部の各付近以外のメッシュを
粗くすることを含む請求項3記載の半導体プロセスシミ
ュレーション方法。
4. The method according to claim 1, wherein the step of calculating the oxidation step further includes roughening a mesh other than the surface of the semiconductor substrate, a boundary between the surface and the oxide film, and the vicinity of each of the joints after the completion of the oxidation calculation. 4. The semiconductor process simulation method according to 3.
【請求項5】 上記計算ステップが、上記半導体基板の
表面に酸化膜が形成されているか否かを判断して、酸化
膜が形成されていない場合に、上記基本メッシュの上記
半導体基板の表面から所定の深さまでのメッシュをさら
に細かく分割して、当該分割されたメッシュを用いて拡
散工程をシミュレーションする拡散工程計算ステップを
含む請求項1記載の半導体プロセスシミュレーション方
法。
5. The method according to claim 1, wherein the calculating step determines whether an oxide film is formed on the surface of the semiconductor substrate. If the oxide film is not formed, the calculation step starts from the surface of the semiconductor substrate of the basic mesh. 2. The semiconductor process simulation method according to claim 1, further comprising: a diffusion step calculation step of further dividing a mesh up to a predetermined depth into smaller parts and simulating a diffusion step using the divided mesh.
JP16446296A 1996-06-25 1996-06-25 Semiconductor process simulation Pending JPH1012610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16446296A JPH1012610A (en) 1996-06-25 1996-06-25 Semiconductor process simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16446296A JPH1012610A (en) 1996-06-25 1996-06-25 Semiconductor process simulation

Publications (1)

Publication Number Publication Date
JPH1012610A true JPH1012610A (en) 1998-01-16

Family

ID=15793640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16446296A Pending JPH1012610A (en) 1996-06-25 1996-06-25 Semiconductor process simulation

Country Status (1)

Country Link
JP (1) JPH1012610A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372066B2 (en) 2002-06-04 2008-05-13 Nitride Semiconductors Co., Ltd. Gallium nitride compound semiconductor device and manufacturing method
US10055520B2 (en) 2015-08-07 2018-08-21 Toshiba Memory Corporation Process simulator, layout editor, and simulation system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372066B2 (en) 2002-06-04 2008-05-13 Nitride Semiconductors Co., Ltd. Gallium nitride compound semiconductor device and manufacturing method
US10055520B2 (en) 2015-08-07 2018-08-21 Toshiba Memory Corporation Process simulator, layout editor, and simulation system

Similar Documents

Publication Publication Date Title
JP3585681B2 (en) Semiconductor simulation method and semiconductor simulation device
CN107741684B (en) Method for correcting photomask
JP2005085856A (en) Method for designing and design-supporting production process
Borucki et al. FEDSS—A 2D semiconductor fabrication process simulator
JPH1012610A (en) Semiconductor process simulation
JP5527315B2 (en) Ion implantation distribution generation method and simulator
Dutton Modeling of the silicon integrated-circuit design and manufacturing process
KR100297157B1 (en) Method for simulating diffusion of impurities in a semiconductor
Suzuki Analysis of ion implantation profiles for accurate process/device simulation: ion implantation profile database based on tail function
O'Brien et al. Two-dimensional process modeling: A description of the SAFEPRO program
TW201606546A (en) 3D TCAD simulation
JPH10256172A (en) Method of determining amorphous region
JP3720247B2 (en) Device simulation equipment
Ceric Numerical techniques in modern TCAD
Baccus et al. IMPACT-4, a general two-dimensional multi-layer process simulator
WO2001057740A2 (en) Calibration software tool and method
Tielert Numerical simulation of impurity redistribution near mask edges
JPH07153712A (en) Method of deciding semiconductor device manufacturing condition
JPH05114569A (en) Simulation of impurity in semiconductor element
JPH0864821A (en) Simulation method of semiconductor device
JP2000012410A (en) Method and device for supporting semiconductor design and computer-readable recording medium recording semiconductor design support program
JPH07115071A (en) Designing method for semiconductor device
Nassif Extensions to an integrated circuit manufacturing process simulator
Depeursinge et al. SIMULATION OF COUPLED IMPURITIES DIFFUSION UNDER OXIDIZING CONDITIONS. APPLICATION TO THE OPTIMIZATION OF THE p‐WELLS IN CMOS TECHNOLOGY
Sheridan et al. Industrial Application of TCAD for SiGe Development