JPH07153712A - Method of deciding semiconductor device manufacturing condition - Google Patents
Method of deciding semiconductor device manufacturing conditionInfo
- Publication number
- JPH07153712A JPH07153712A JP29811693A JP29811693A JPH07153712A JP H07153712 A JPH07153712 A JP H07153712A JP 29811693 A JP29811693 A JP 29811693A JP 29811693 A JP29811693 A JP 29811693A JP H07153712 A JPH07153712 A JP H07153712A
- Authority
- JP
- Japan
- Prior art keywords
- dimensional
- simulation
- result
- process simulation
- dimensional process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000004088 simulation Methods 0.000 claims abstract description 123
- 239000012535 impurity Substances 0.000 claims abstract description 71
- 238000009826 distribution Methods 0.000 claims abstract description 28
- 238000004364 calculation method Methods 0.000 claims abstract description 23
- 238000005259 measurement Methods 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000004458 analytical method Methods 0.000 abstract description 15
- 238000000137 annealing Methods 0.000 description 19
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000012937 correction Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体設計技術、更に
は不純物拡散層の不純物濃度分布を予測するプロセス・
シミュレーションに適用して特に有効な技術に関し、例
えばイオン打込み工程及びアニール工程により形成され
る不純物拡散層のシミュレーションに利用して有用な技
術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor design technique, a process for predicting an impurity concentration distribution in an impurity diffusion layer, and
The present invention relates to a technique that is particularly effective when applied to a simulation, for example, a technique that is useful when used for a simulation of an impurity diffusion layer formed by an ion implantation process and an annealing process.
【０００２】[0002]
【従来の技術】半導体装置を製造するに当たっては、所
望のデバイス特性が得られるように、過去の実験データ
等に基いて構築された、プロセス・シミュレーション用
ツールに従ったシミュレーションが行われる。2. Description of the Related Art In manufacturing a semiconductor device, a simulation is carried out according to a process simulation tool constructed based on past experimental data or the like so that desired device characteristics can be obtained.
【０００３】プロセス・シミュレーションの一例として
は、半導体基板に不純物のイオン打込みを行い、これに
アニールを施して、不純物拡散層を形成する際の製造条
件のシミュレーションがあげられる。このシミュレーシ
ョンでは、イオン打込み条件（例えば、不純物の種類、
打込み時のエネルギー、打ち込み角度、打ち込み量等）
及び、アニール条件（アニール温度、アニール時間）等
の製造条件に基いて、不純物拡散層の濃度分布が予測さ
れる。このとき用いられるシミュレーション用ツール
は、一定の不純物のイオン打ち込み条件、アニール条件
で実際に半導体基板に不純物を導入し、この導入された
不純物の深さ方向（縦方向）の濃度を、二次イオン質量
分析（ＳＩＭＳ分析）等で検出し、この検出結果に基い
てその算出式が決定される。けだし、１次元（デバイス
構造の縦方向）の不純物分布状態の測定は、ＳＩＭＳ分
析法等によって確立されており、そのデータも豊富であ
るため、この１次元のデータに基づいた精度の高い１次
元シミュレーション用ツールが構築される。As an example of the process simulation, there is a simulation of manufacturing conditions when an impurity is ion-implanted into a semiconductor substrate and annealed to form an impurity diffusion layer. In this simulation, ion implantation conditions (for example, type of impurities,
(Energy at the time of driving, driving angle, driving amount, etc.)
The concentration distribution of the impurity diffusion layer is predicted based on manufacturing conditions such as annealing conditions (annealing temperature, annealing time). The simulation tool used at this time is to actually introduce impurities into the semiconductor substrate under constant ion implantation conditions and annealing conditions, and to determine the concentration of the introduced impurities in the depth direction (longitudinal direction) of the secondary ions. It is detected by mass spectrometry (SIMS analysis) or the like, and the calculation formula is determined based on the detection result. However, since the measurement of the one-dimensional impurity distribution state (vertical direction of the device structure) has been established by SIMS analysis method, etc., and the data is abundant, the one-dimensional highly accurate measurement based on this one-dimensional data A simulation tool is built.
【０００４】又、上記１次元のプロセス・シミュレーシ
ョンによって得られた結果に基いて、更に、差分法、有
限要素法、境界要素法等を行って、２次元の不純物濃度
分布状態（縦方向及び横方向）、３次元の濃度分布状態
を、数値計算するプロセス・シミュレーションも公知で
ある。Further, based on the result obtained by the one-dimensional process simulation, a difference method, a finite element method, a boundary element method, etc. are further applied to perform a two-dimensional impurity concentration distribution state (vertical direction and horizontal direction). Direction) A process simulation for numerically calculating a three-dimensional concentration distribution state is also known.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかにされた。即ち、半導体装置の製造分野
においては、製造条件の変化が大きい。例えば、不純物
の濃度に関しては、１０15〜１０21（個／ｃｍ3）の間
でその導入量が変化し、又、アニール時間に関しては、
１分〜２時間の間でその処理時間が変化する。しかし
て、これら変化する全ての製造条件に適応した２次元，
３次元のプロセス・シミュレーション用ツールを構築す
ることはできない。更に、上記１次元のプロセス・シミ
ュレーションに基く、２次元、３次元のプロセス・シミ
ュレーションにあっては、２次元、３次元の不純物の濃
度分布を実際に測定するのが困難であるため、これらの
シミュレーションに関しては、不純物濃度分布の実測値
に基いて、シミュレーション用ツールを修正することが
できなかった。特に、サブミクロン化が図られたデバイ
スの２次元，３次元の濃度分布の測定法は確立されてお
らず、シミュレーション用ツールの実測値との比較によ
る修正ができなかった。However, the present inventors have clarified that the above-mentioned technique has the following problems. That is, in the field of manufacturing semiconductor devices, the manufacturing conditions are largely changed. For example, regarding the concentration of impurities, the introduction amount changes between 10 15 and 10 21 (pieces / cm 3 ), and regarding the annealing time,
The processing time varies between 1 minute and 2 hours. So, two-dimensional, which is adapted to all these changing manufacturing conditions,
It is not possible to build a 3D process simulation tool. Further, in the two-dimensional and three-dimensional process simulations based on the one-dimensional process simulation, it is difficult to actually measure the two-dimensional and three-dimensional impurity concentration distributions. Regarding the simulation, the simulation tool could not be modified based on the measured value of the impurity concentration distribution. In particular, a method for measuring the two-dimensional and three-dimensional concentration distribution of a device whose size has been made submicron has not been established, and correction by comparison with the actual measurement value of a simulation tool could not be made.
【０００６】本発明は、かかる事情に鑑みてなされたも
ので、半導体装置の製造条件が大幅に変化した場合であ
っても、当該製造条件に適した２次元，３次元のシミュ
レーションを適宜行うことができる半導体装置の製造条
件決定方法を提供することをその主たる目的とする。こ
の発明の前記ならびにそのほかの目的と新規な特徴につ
いては、本明細書の記述および添附図面から明らかにな
るであろう。The present invention has been made in view of the above circumstances. Even when the manufacturing conditions of a semiconductor device change significantly, two-dimensional and three-dimensional simulations suitable for the manufacturing conditions are appropriately performed. The main object of the present invention is to provide a method for determining the manufacturing conditions of a semiconductor device, which is capable of achieving the above. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【０００７】[0007]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明は、半導体基板に不純物導入
層を形成するに当り、不純物の導入条件を決定し、斯く
決定した導入条件に基いて１次元のプロセス・シミュレ
ーションを行い、一方で、この導入条件に従って試験的
に不純物導入層を形成し、この不純物導入領域内に、上
記１次元のプロセス・シミュレーションによる不純物の
濃度分布と、２次元若くは３次元のプロセス・シミュレ
ーションによる不純物の濃度分布とが略一致する領域を
設定し、該領域の不純物濃度を測定し、その測定結果と
上記１次元のプロセス・シミュレーションの結果とを比
較し、この比較結果に基いて、２次元若くは３次元のプ
ロセス・シミュレーションに用いる方程式の係数を修正
するようにしたものである。The typical ones of the inventions disclosed in the present application will be outlined below. That is, according to the present invention, when forming an impurity introduction layer on a semiconductor substrate, impurity introduction conditions are determined, and one-dimensional process simulation is performed based on the thus determined introduction conditions. An impurity introduction layer is formed experimentally, and the impurity concentration distribution obtained by the one-dimensional process simulation and the impurity concentration distribution obtained by the two-dimensional or three-dimensional process simulation are substantially matched in the impurity introduction region. Area is set, the impurity concentration in the area is measured, the measurement result is compared with the one-dimensional process simulation result, and the two-dimensional or three-dimensional process simulation is based on the comparison result. It is intended to modify the coefficients of the equation used for.
【０００８】[0008]
【作用】不純物拡散層の１次元の濃度分布、即ち基板の
ある点における深さ方向の濃度分布変化が、例えば、Ｓ
ＩＭＳ分析等によって正確に測定できるため、１次元の
プロセス・シミュレーション結果と２次元若くは３次元
のプロセス・シミュレーション結果とが略一致する領域
での、当該シミュレーション結果と１次元のＳＩＭＳ分
析結果とを比較して、シミュレーション用ツールの算出
式の係数を修正することにより、これら２次元，３次元
のプロセス・シミュレーションの精度向上を図ることが
できる。The one-dimensional concentration distribution of the impurity diffusion layer, that is, the change in the concentration distribution in the depth direction at a certain point of the substrate is, for example, S
Since it can be accurately measured by IMS analysis or the like, the simulation result and the one-dimensional SIMS analysis result in the area where the one-dimensional process simulation result and the two-dimensional or three-dimensional process simulation result substantially match. In comparison, by correcting the coefficient of the calculation formula of the simulation tool, it is possible to improve the accuracy of these two-dimensional and three-dimensional process simulations.
【０００９】[0009]
【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、本実施例のプロセス・シミュレー
ションにより不純物濃度分布の予測が行われる半導体構
造を示す断面図、図２は図１の断面構造の半導体構造を
形成する手順を示すフローチャート、図３〜図７は、図
２のフローチャートの各ステップで形成されるデバイス
構造を示す断面図である。尚、この実施例では、素子分
離用酸化膜（ＬＯＣＯＳ膜）、及びその下に形成された
素子分離用不純物導入層に対して、不純物の濃度分布の
２次元シミュレーションが行われる（図１）。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a sectional view showing a semiconductor structure in which the impurity concentration distribution is predicted by the process simulation of the present embodiment, FIG. 2 is a flow chart showing a procedure for forming the semiconductor structure having the sectional structure of FIG. 1, and FIGS. 7 is a sectional view showing a device structure formed in each step of the flowchart of FIG. In this embodiment, a two-dimensional simulation of impurity concentration distribution is performed on the element isolation oxide film (LOCOS film) and the element isolation impurity introduction layer formed thereunder (FIG. 1).
【００１０】図１に示す素子分離構造は、以下の手順に
従って形成され、その製造条件に従った２次元シミュレ
ーションが行われる。即ち、図２に示すように、先ず、
ステップ１では、シリコン基板１上に窒化膜２のＣＶＤ
による膜付け工程が行われ（図３）、次のステップ２で
は上記窒化膜２上にレジスト３が塗布された後、該レジ
スト３が所定形状にエッチングされる（ホトリソグラフ
ィ工程；図４）。次のステップ３では、上記レジスト３
をマスクとしたドライエッチングが行われ（図５）、ス
テップ４で、エッチングされた後の窒化膜２をマスクに
してシリコン基板１へのイオン打込みが行われる（図
６）。このイオン打込みに引き続いて、熱処理工程（ア
ニール）が行われて、窒化膜２以外の部位に厚い酸化膜
５が形成され、その後、当該窒化膜２が除去されて、図
７に示す半導体構造が得られる。上記ステップ１〜５の
処理が終了すると、上記と同様の手順による他の不純物
導入層の形成処理を行なうか否かが判別される（ステッ
プ６）。そして、この判別結果が“Ｙｅｓ”であるうち
は、上記したステップ１〜５の処理を繰り返して、半導
体基板上に他の拡散層の形成が行われる。一方、ステッ
プ６の判別結果が“Ｎｏ”に転じたときには、上記一連
の処理を終了する。The element isolation structure shown in FIG. 1 is formed according to the following procedure, and a two-dimensional simulation is performed according to its manufacturing conditions. That is, as shown in FIG.
In step 1, the CVD of the nitride film 2 is performed on the silicon substrate 1.
(FIG. 3), the resist 3 is applied to the nitride film 2 and then the resist 3 is etched into a predetermined shape (photolithography process; FIG. 4). In the next step 3, the above resist 3
Is used as a mask (FIG. 5), and in step 4, the nitride film 2 after etching is used as a mask to implant ions into the silicon substrate 1 (FIG. 6). Following this ion implantation, a heat treatment step (annealing) is performed to form a thick oxide film 5 on a portion other than the nitride film 2, and then the nitride film 2 is removed, so that the semiconductor structure shown in FIG. can get. When the processes of steps 1 to 5 are completed, it is determined whether or not another impurity introduction layer forming process is to be performed by the same procedure as described above (step 6). Then, as long as this determination result is “Yes”, the processes of steps 1 to 5 described above are repeated to form another diffusion layer on the semiconductor substrate. On the other hand, when the determination result of step 6 turns to "No", the series of processes described above is ended.
【００１１】次に、上記した手順によって得られた半導
体構造の実際の濃度分布を例えばＳＩＭＳ分析法によっ
て測定し、その結果を、プロセス・シミュレーションに
反映させる方法について説明する。この実施例では、Ｓ
ＩＭＳ分析の結果と、１次元若くは２次元シミュレーシ
ョン結果とを比較し、その比較結果を用いて、シミュレ
ーションの算出式の係数を修正している。Next, a method of measuring the actual concentration distribution of the semiconductor structure obtained by the above-described procedure by, for example, SIMS analysis method and reflecting the result in the process simulation will be described. In this embodiment, S
The result of the IMS analysis is compared with the one-dimensional or two-dimensional simulation result, and the coefficient of the calculation formula of the simulation is corrected using the comparison result.
【００１２】即ち、２次元のシミュレーション用ツール
に、従って、当該拡散層内の不純物濃度分布の算出が行
われる。この２次元のシミュレーションは、図８に示す
不純物濃度の数値計算用メッシュを用いて行われる。こ
の計算用メッシュでは、各格子点が基板内での位置を表
し、格子点の不純物が、互いに隣接する格子との間で、
移動し得るものとし、その不純物濃度が平均化されると
仮定して、そのシミュレーションの演算が行われる。即
ち、この計算用メッシュを用いたシミュレーションにお
いては、各格子の濃度は、隣接する格子との間でその濃
度勾配が滑らかに変化するものとする。例えば、縦方向
に点在する図中ａ，ｂ，ｃ点間の濃度の差分をとり
（）、同様にｂ，ｃ，ｄ点間の差分（）、ｃ，ｄ，
ｅ点間の差分（）を夫々とって、これを連立させた差
分方程式（２次元拡散方程式）にて、各点での濃度状態
を算出する。同様の手法で、図中、水平方向の濃度勾配
を求める。これにより２次元の不純物の濃度分布の計算
が可能となる。しかして、不純物濃度は、アニール工程
に於ける時間経過に従って徐々に変化するものであるか
ら、２次元シミュレーションにかかる濃度状態の算出
は、一定時間経過毎に、当該アニール時間に対応する期
間が経過するまで繰り返し行われ、この結果、アニール
工程における時間経過毎の不純物の分布状態をシミュレ
ートすることができる。しかして、格子点Ｌ１を境に、
その右側（Ｌ１，Ｌ２…）部分に、仮に、不純物が打ち
込まれていない場合には、上記した水平方向の濃度の差
分をとった微分方程式を解くことによって、この領域へ
の不純物の２次元の移動状態が算出できる。尚、同様の
手順によって、３次元の濃度分布を算出することもでき
る。That is, the impurity concentration distribution in the diffusion layer is calculated using the two-dimensional simulation tool. This two-dimensional simulation is performed using the mesh for numerical calculation of the impurity concentration shown in FIG. In this calculation mesh, each lattice point represents a position in the substrate, and the impurities at the lattice points are between adjacent lattices,
The calculation of the simulation is performed on the assumption that the impurities can be moved and their impurity concentrations are averaged. That is, in the simulation using this calculation mesh, the density of each grid is such that the density gradient between adjacent grids changes smoothly. For example, the difference in the density between points a, b, and c in the figure scattered in the vertical direction is calculated (), and similarly, the difference between the points b, c, and d (), c, d, and
The difference () between the points e is obtained, and the concentration state at each point is calculated by a difference equation (two-dimensional diffusion equation) that is a simultaneous equation. In the same manner, the horizontal density gradient in the figure is obtained. This makes it possible to calculate the two-dimensional impurity concentration distribution. However, since the impurity concentration gradually changes with the lapse of time in the annealing process, the calculation of the concentration state in the two-dimensional simulation requires that the period corresponding to the anneal time elapses at regular time intervals. It is repeated until the temperature is increased, and as a result, it is possible to simulate the distribution state of the impurities with the passage of time in the annealing process. Then, with the grid point L1 as a boundary,
If no impurities are implanted in the right side (L1, L2 ...) Of the two-dimensional region of impurities into this region by solving the above-mentioned differential equation taking the difference in the horizontal concentration. The movement state can be calculated. A three-dimensional density distribution can be calculated by the same procedure.
【００１３】上記手法によって、図１に示す半導体構造
における、不純物の濃度分布状態を算出した場合、Ａ−
Ｂ線とＣ−Ｄ線の外側の領域（イオン打込み時に窒化膜
で覆われて、不純物が導入されなかった領域から２μｍ
以上離れた領域）では、２次元のシミュレーションによ
る濃度の算出値と、１次元のシミュレーションによって
得られた濃度の算出値とが略一致することが分かった。
これは、Ａ−Ｂ線及びＣ−Ｄ線の外側の領域では、同一
条件でイオン打込み、アニールが行われるため、かりに
アニールによって、不純物が、１つの格子点に対応する
所定領域から隣接する他の格子点の領域に移動したとき
でも、その移動量と等しい量の不純物が、当該他の領域
から移動し、これら移動量が相殺されるからである。When the impurity concentration distribution state in the semiconductor structure shown in FIG. 1 is calculated by the above method, A-
Areas outside the lines B and CD (2 μm from the region where no impurities were introduced, covered with a nitride film during ion implantation)
It has been found that the calculated values of the density obtained by the two-dimensional simulation and the calculated values of the density obtained by the one-dimensional simulation are substantially the same in the areas separated from each other.
This is because the ion implantation and annealing are performed under the same conditions in the regions outside the A-B line and the C-D line, so that the impurities are adjacent to the predetermined region corresponding to one lattice point by the annealing. This is because even if the impurities move to the area of the lattice points, the amount of impurities equal to the amount of the movement moves from the other areas, and these movement amounts are offset.
【００１４】これに対して、このＡ−Ｂ線及びＣ−Ｄ線
の内側の領域では、イオン打込みされた、不純物が、打
ち込まれなかった領域（窒化膜で覆われていた領域）に
も広がっていく、１次元のシミュレーション結果と、２
次元のシミュレーション結果とが不一致となる。On the other hand, in the regions inside the lines A-B and C-D, the ion-implanted impurities also spread to the region not implanted (the region covered with the nitride film). 1-dimensional simulation results and 2
There is a discrepancy with the dimensional simulation results.
【００１５】図９は、２次元のシミュレーション結果と
１次元のシミュレーション結果とが略一致する上記領域
（例えば図１のＡ−Ｂ線に沿った微小領域）における、
シミュレーション結果（Ｓ）と、上記したＳＩＭＳ分析
法によって検出された１次元の不純物濃度分布測定結果
（Ｒ）とを比較したグラフである。この領域では、２次
元のシミュレーション結果と１次元のシミュレーション
結果とが略一致するのであるから、Ｓ値と、Ｒ値とが不
一致の場合には、これらの比（Ｓ／Ｒ）を、上記した２
次元のシミュレーションに用いられる算出式の係数の修
正に用いて、当該比較結果を、２次元シミュレーション
に組み込む。FIG. 9 shows the above-mentioned region (for example, a minute region along the line AB in FIG. 1) in which the two-dimensional simulation result and the one-dimensional simulation result substantially match.
It is a graph which compared the simulation result (S) with the one-dimensional impurity concentration distribution measurement result (R) detected by the above-mentioned SIMS analysis method. In this region, the two-dimensional simulation result and the one-dimensional simulation result substantially match each other. Therefore, when the S value and the R value do not match, the ratio (S / R) of them is as described above. Two
The comparison result is incorporated in the two-dimensional simulation by using the correction of the coefficient of the calculation formula used for the two-dimensional simulation.
【００１６】係数の修正方法としては、上記Ｓ／Ｒの比
が「１」となるように、算出式の係数を設定することが
考えられる。尚、このＳ／Ｒ値は、シミュレーションを
行なうコンピュータの記憶部（ＲＡＭ）に格納され、そ
の後に行われる２次元シミュレーション及びその係数の
修正に適宜用いられる。このようにＳ／Ｒ値を累積して
記憶させておくことにより、当該データを統計的に用い
て、より精度の高い２次元シミュレーションを構築する
ことができる。As a method of correcting the coefficient, it is conceivable to set the coefficient of the calculation formula so that the S / R ratio becomes "1". The S / R value is stored in the storage unit (RAM) of the computer that performs the simulation, and is appropriately used for the subsequent two-dimensional simulation and the correction of its coefficient. By accumulating and storing the S / R values in this way, it is possible to construct a more accurate two-dimensional simulation by statistically using the data.
【００１７】図１０は、上記したＳＩＭＳ分析による１
次元方向の不純物濃度の実測値を、データベース化した
様式を示す。このデータベースは、一定条件下で製造さ
れた半導体デバイス構造に対して、その１次元の不純物
濃度を、例えばＳＩＭＳ分析法によって測定したもの
で、そのデータは高精度である。又、かかるデータは、
容易に得られ、蓄積されたデータ量も豊富である。２次
元のシミュレーションに用いられる算出式の、各係数
は、これらデータベース化された多量のデータに基い
て、適宜修正される。FIG. 10 shows 1 according to the SIMS analysis described above.
Shown is a database format of the measured values of the impurity concentration in the dimension. This database is obtained by measuring the one-dimensional impurity concentration of a semiconductor device structure manufactured under a certain condition by, for example, SIMS analysis method, and the data is highly accurate. Also, such data is
The amount of data that can be easily obtained and accumulated is plentiful. Each coefficient of the calculation formula used for the two-dimensional simulation is appropriately modified based on the large amount of data stored in the database.
【００１８】この結果、製造条件が大幅に変化した場合
であっても、２次元のシミュレーションが、当該条件に
最適のデータベースに従ってその算出式の係数が修正さ
れるため、常に、正確な２次元シミュレーションを行う
ことができる。As a result, even when the manufacturing conditions are changed significantly, the two-dimensional simulation always corrects the accurate two-dimensional simulation because the coefficient of the calculation formula is corrected according to the database optimum for the conditions. It can be performed.
【００１９】このデータベースは、各々の製造条件（不
純物の種類、イオン打込み量、熱処理温度、熱処理時
間、熱処理雰囲気、基板の種類、基板抵抗値）に基い
て、異なる組合せでデータベース化され、２次元シミュ
レーションを行うときには、当該製造条件に一番近い条
件のデータベースが選択されて、その算出式の係数の修
正が行わる。斯く修正された算出式に基くシミュレーシ
ョンは高精度のものとなる。This database is made into a database in different combinations based on respective manufacturing conditions (type of impurities, amount of ion implantation, heat treatment temperature, heat treatment time, heat treatment atmosphere, type of substrate, substrate resistance value), and is two-dimensional. When performing the simulation, the database having the condition closest to the manufacturing condition is selected, and the coefficient of the calculation formula is corrected. The simulation based on the modified formula is highly accurate.
【００２０】データベースの一例としては、不純物がボ
ロン（Ｂ）で、アニール温度９００度、アニール時間１
０分として、ドライ酸化処理を行ったときに形成される
不純物拡散層の濃度分布を、０．００５μｍ毎に分析し
て、これをデータベース化することが考えられる。尚、
不純物は、リン（Ｐ）、砒素（Ａｓ）としてもよい。As an example of the database, the impurity is boron (B), the annealing temperature is 900 degrees, and the annealing time is 1
It is conceivable that the concentration distribution of the impurity diffusion layer formed when the dry oxidation process is performed is analyzed every 0.005 μm at 0 minutes and the database is created. still,
The impurities may be phosphorus (P) or arsenic (As).
【００２１】図１１は、本実施例の２次元のプロセス・
シミュレーションを行うためのフローチャートである。
尚、このプログラムは、プロセス・シミュレーション用
のコンピュータにより行われる。又、このプログラム
は、一定時間経過毎に、シミュレーション計算が更新し
て行われるものであり、これによって、例えばアニール
工程等のように時間経過に伴って、不純物の拡散状態が
変化する工程のシミュレーションを行うことができる。
しかして、上記一定時間毎の処理は、上記アニール時間
に相当する期間が経過するまで繰り返される。FIG. 11 shows a two-dimensional process of this embodiment.
It is a flowchart for performing a simulation.
Note that this program is executed by a computer for process simulation. In addition, this program is performed by updating the simulation calculation every time a certain period of time elapses. This allows simulation of a process in which the diffusion state of impurities changes with time, such as an annealing process. It can be performed.
Then, the process for every fixed time is repeated until the period corresponding to the annealing time elapses.
【００２２】この２次元シミュレーションが開始される
と、先ず、ステップ１１で、１つの製造工程分（例えば
イオン打込み工程、アニール工程毎）の、シミュレーシ
ョンが行われる。ステップ１２では、今回、２次元プロ
セスシミュレーションが行われた構造中に、その結果が
１次元のシミュレーション結果と一致するような領域
（例えば図１のＡ−Ｂ線上の微小領域）を含んでいるか
否かが判別される。When this two-dimensional simulation is started, first, in step 11, the simulation for one manufacturing process (for example, each of the ion implantation process and the annealing process) is performed. In step 12, whether or not the structure in which the two-dimensional process simulation has been performed this time includes a region whose result matches the one-dimensional simulation result (for example, a minute region on the line AB in FIG. 1). Is determined.
【００２３】一致する領域があるときには（Ｙｅｓ）、
ステップ１３に進んで、ステップ１１で行われた２次元
シミュレーション結果と、これに対応する実測データ
（ＳＩＭＳ分析によるデータ）とを比較する。この実測
データは、上記したデータベースから読み出される。
尚、この時点での比較結果を、従来のデータと更に比較
して、シミュレーション自体の機能判定（適，不適の判
定）を行うこともできる。When there is a matching area (Yes),
Proceeding to step 13, the two-dimensional simulation result performed in step 11 is compared with the actual measurement data (data by SIMS analysis) corresponding thereto. This actual measurement data is read from the above-mentioned database.
The comparison result at this point may be further compared with the conventional data to perform the function determination (appropriate / inappropriate determination) of the simulation itself.
【００２４】ステップ１４では、この比較結果に基く補
間計算にて、当該シミュレーションに用いられた係数の
修正を行なう。この補間計算は、図９に示したＳ／Ｒ値
が「１」となるように各係数を修正することにより行わ
れる。この修正された係数は、ＲＡＭ等の記憶部に記憶
されて、その後の２次元シミュレーションに用いられ、
シミュレーションの精度が向上する。In step 14, the coefficient used in the simulation is corrected by the interpolation calculation based on the comparison result. This interpolation calculation is performed by correcting each coefficient so that the S / R value shown in FIG. 9 becomes "1". The corrected coefficient is stored in a storage unit such as a RAM and used for the subsequent two-dimensional simulation,
Simulation accuracy is improved.
【００２５】ステップ１５では、上記一定時間毎に行わ
れたシミュレーションを終了させるべきであるか否か
（アニール時間に相当する期間が経過したか）が判別さ
れる。一方、上記ステップ１２の判別結果が“Ｎｏ”の
ときには、ステップ１６に進んで、上記ステップ１５と
同様の判別を行なう。In step 15, it is determined whether or not the simulation performed at regular intervals should be terminated (whether a period corresponding to the annealing time has elapsed). On the other hand, when the result of the determination in step 12 is "No", the process proceeds to step 16 and the same determination as in step 15 is performed.
【００２６】上記ステップ１５又はステップ１６の判別
結果が“Ｎｏ”のときには、上記したステップ１１に戻
って、当該工程における、一定時間毎の２次元シミュレ
ーションが継続される。上記ステップ１５又はステップ
１６の判別結果が“Ｙｅｓ”となったときには、ステッ
プ１７に進んで、更にシミュレーションを行うべき、他
の処理工程があるか否かが判別される。このステップ１
７の判別結果が“Ｙｅｓ”であるうちは、上記したステ
ップ１１に戻って、次の処理工程に係るシミュレーショ
ンを、上記と同様の手順で繰り返し行なう（ステップ１
１〜１６）。一方、全ての工程に係るシミュレーション
が終了すると（ステップ１７が“Ｎｏ”）、本プログラ
ムが終了する。When the determination result of step 15 or step 16 is "No", the process returns to step 11 and the two-dimensional simulation in the process is continued at regular time intervals. When the determination result of step 15 or step 16 is "Yes", the process proceeds to step 17 and it is determined whether or not there is another processing step for which the simulation should be further performed. This step 1
While the determination result of 7 is "Yes", the process returns to the above step 11, and the simulation related to the next processing step is repeated in the same procedure as the above (step 1
1-16). On the other hand, when the simulations related to all the processes are completed (step 17 is “No”), this program ends.
【００２７】以上説明したように、本実施例の半導体装
置の製造条件決定方法によれば、プロセス・シミュレー
ションを行うに当り、シミュレーションに用いられる算
出式の各係数の設定に用いられるデータを、当該製造条
件別に、データベース化し、実際にシミュレーションを
行うに当たっては、対応するデータベースから適宜、係
数設定用のデータ（１次元シミュレーション結果と２次
元シミュレーション結果が一致する領域での実測値）を
読み出すようにしているので、２次元シミュレーション
結果とこの実測結果を比較して、常に、精度の高い２次
元シミュレーションを可能とすることができる。As described above, according to the semiconductor device manufacturing condition determining method of the present embodiment, in performing the process simulation, the data used for setting each coefficient of the calculation formula used for the simulation is Create a database for each manufacturing condition, and when actually performing a simulation, read data for coefficient setting (measured values in an area where the one-dimensional simulation result and the two-dimensional simulation result match) from the corresponding database as appropriate. Therefore, by comparing the two-dimensional simulation result with the actual measurement result, it is possible to always perform a highly accurate two-dimensional simulation.
【００２８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、不純物拡散層の形成時のイオン打込み処
理、アニール処理を例にあげて説明したが、ホトリソグ
ラフィ工程、エッチング工程に於ける２次元シミュレー
ションに用いられるデータをデータベース化してもよ
い。又、本実施例では、２次元シミュレーションの結果
と実測値とを比較した結果を、１次元の数式（Ｓ／Ｒ）
で表し、この値が「１」となるように２次元シミュレー
ションの算出式の係数を修正する例を示したが、上記比
較結果を、２次元の数式にて表わし、この数式に従って
上記係数の修正を行うようにしてもよい。又、本実施例
では、１次元のシミュレーション結果と２次元のシミュ
レーション結果とが一致する領域を、１つ選択し（図１
のＡ−Ｂ線上の領域）、この領域でのＳＩＭＳ分析結果
と２次元シミュレーション結果とを比較して、係数の修
正を行うようにしたが、上記比較を行なう領域を複数箇
所選択し（例えば図１のＡＡ’−Ｂ’線，Ｃ−Ｄ線，
Ｃ’−Ｄ’線上）これらの領域に於ける比較結果に基い
て当該係数の修正を行うようにしてもよい。又、上記実
施例では、２次元シミュレーションについて説明した
が、この発明は３次元シミュレーションにもそのまま適
用できることな勿論である。この場合、数値算出用メッ
シュは３次元のものが用いられる。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in the above embodiment, the ion implantation process and the annealing process at the time of forming the impurity diffusion layer have been described as an example, but the data used for the two-dimensional simulation in the photolithography process and the etching process may be made into a database. Good. Further, in the present embodiment, the result of comparison between the two-dimensional simulation result and the actually measured value is the one-dimensional mathematical expression (S / R).
The example of modifying the coefficient of the calculation formula of the two-dimensional simulation so that this value becomes “1” has been shown, but the above comparison result is represented by a two-dimensional formula and the coefficient is modified according to this formula. May be performed. Further, in the present embodiment, one area in which the one-dimensional simulation result and the two-dimensional simulation result match is selected (see FIG.
The area on the AB line of FIG. 2) is compared with the SIMS analysis result in this area and the two-dimensional simulation result, and the coefficient is corrected. 1 AA'-B 'line, CD line,
The coefficient may be corrected based on the comparison result in these areas (on the C′-D ′ line). Further, although the two-dimensional simulation has been described in the above embodiment, it goes without saying that the present invention can be directly applied to the three-dimensional simulation. In this case, a three-dimensional numerical calculation mesh is used.
【００２９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である不純物
拡散層の形成時に行われるシミュレーションに適用した
場合について説明したが、この発明はそれに限定される
ものでなく、応力シミュレーション等の他のシミュレー
ション技術一般に利用することができる。In the above description, the case where the invention made by the present inventor is mainly applied to the simulation performed at the time of forming the impurity diffusion layer which is the field of application of the invention has been described, but the present invention is not limited thereto. However, it can be used for general simulation techniques such as stress simulation.
【００３０】[0030]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。即ち、半導体装置の製造条件が大幅に
変化した場合であっても、精度の高い２次元，３次元シ
ミュレーションを行うことができる。The effects obtained by the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, even if the manufacturing conditions of the semiconductor device are significantly changed, highly accurate two-dimensional and three-dimensional simulations can be performed.
【図１】本実施例のプロセス・シミュレーションにより
不純物濃度分布の予測が行われる半導体構造を示す断面
図である。FIG. 1 is a cross-sectional view showing a semiconductor structure in which an impurity concentration distribution is predicted by a process simulation of this embodiment.
【図２】図１の断面構造の半導体構造を形成する手順を
示すフローチャートである。FIG. 2 is a flowchart showing a procedure for forming a semiconductor structure having the cross-sectional structure of FIG.
【図３】図２のフローチャートの膜付け工程がなされた
デバイス構造を示す断面図である。FIG. 3 is a cross-sectional view showing a device structure subjected to a film forming process in the flowchart of FIG.
【図４】ホトリソグラフィ工程がなされたデバイス構造
を示す断面図である。FIG. 4 is a cross-sectional view showing a device structure subjected to a photolithography process.
【図５】ドライエッチング工程がなされたデバイス構造
を示す断面図である。FIG. 5 is a cross-sectional view showing a device structure subjected to a dry etching process.
【図６】イオン打込み工程がなされたデバイス構造を示
す断面図である。FIG. 6 is a cross-sectional view showing a device structure subjected to an ion implantation process.
【図７】アニール工程がなされたデバイス構造を示す断
面図である。FIG. 7 is a cross-sectional view showing a device structure subjected to an annealing process.
【図８】不純物濃度の数値計算用メッシュを示す説明図
である。FIG. 8 is an explanatory diagram showing a mesh for numerical calculation of impurity concentration.
【図９】シミュレーション結果（Ｓ）とＳＩＭＳ分析結
果（Ｒ）とを比較したグラフである。FIG. 9 is a graph comparing a simulation result (S) with a SIMS analysis result (R).
【図１０】ＳＩＭＳ分析による１次元方向の不純物濃度
の実測値を、データベース化した様式を示す説明図であ
る。FIG. 10 is an explanatory diagram showing a form in which a measured value of an impurity concentration in a one-dimensional direction by SIMS analysis is made into a database.
【図１１】本実施例の２次元のプロセス・シミュレーシ
ョンを行うためのフローチャートである。FIG. 11 is a flowchart for performing a two-dimensional process simulation according to this embodiment.
Ｓ シミュレーション結果 Ｒ ＳＩＭＳ分析による測定結果 S simulation result R SIMS analysis measurement result
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8724−5Ｌ Ｇ０６Ｆ 15/20 Ｄ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location 8724-5L G06F 15/20 D
Claims (3)
当り、不純物の導入条件を決定し、斯く決定した導入条
件に基いて１次元のプロセス・シミュレーションを行
い、このプロセス・シミュレーションの結果を保存し、
２次元のプロセス・シミュレーションを行なう半導体装
置の製造条件決定方法において、予め試験的に拡散層の
形成を行って、斯く形成された不純物導入領域内に、１
次元のプロセス・シミュレーションによる不純物濃度分
布と、２次元のプロセス・シミュレーションによる不純
物濃度分布とが略一致する領域を設定し、該領域の不純
物濃度を測定し、この測定結果と上記１次元のプロセス
・シミュレーションの結果とを比較し、この比較結果に
基いて２次元のプロセス・シミュレーションに用いる算
出式の係数の修正を行なうことを特徴とする半導体装置
の製造条件決定方法。1. When forming an impurity introduction layer on a semiconductor substrate, an impurity introduction condition is determined, a one-dimensional process simulation is performed based on the determined introduction condition, and the result of this process simulation is saved. Then
In a method for determining a manufacturing condition for a semiconductor device that performs a two-dimensional process simulation, a diffusion layer is preliminarily formed on a trial basis, and 1 is formed in the impurity introduction region thus formed.
A region in which the impurity concentration distribution obtained by the two-dimensional process simulation and the impurity concentration distribution obtained by the two-dimensional process simulation are set to be substantially the same, the impurity concentration in the region is measured, and the measurement result and the one-dimensional process A method for determining a manufacturing condition for a semiconductor device, comprising: comparing with a result of a simulation, and modifying a coefficient of a calculation formula used for a two-dimensional process simulation based on the comparison result.
当り、不純物の導入条件を決定し、斯く決定した導入条
件に基いて１次元のプロセス・シミュレーションを行
い、このプロセス・シミュレーションの結果を保存し、
３次元のプロセス・シミュレーションを行なう半導体装
置の製造条件決定方法において、予め試験的に拡散層を
形成し、斯く形成された不純物導入領域内に、１次元の
プロセス・シミュレーションによる不純物濃度分布と、
３次元のプロセス・シミュレーションによる不純物濃度
分布とが略一致する領域を設定し、該領域の不純物濃度
を測定し、この測定結果と上記１次元のプロセス・シミ
ュレーションの結果とを比較し、この比較結果に基いて
３次元のプロセス・シミュレーションに用いる算出式の
係数の修正を行なうことを特徴とする半導体装置の製造
条件決定方法。2. When forming an impurity introduction layer on a semiconductor substrate, an impurity introduction condition is determined, a one-dimensional process simulation is performed based on the determined introduction condition, and the result of this process simulation is saved. Then
In a method for determining a semiconductor device manufacturing condition for performing a three-dimensional process simulation, a diffusion layer is experimentally formed in advance, and an impurity concentration distribution by a one-dimensional process simulation is formed in an impurity introduction region thus formed,
A region in which the impurity concentration distribution obtained by the three-dimensional process simulation is substantially the same is set, the impurity concentration in the region is measured, and the measurement result is compared with the result of the one-dimensional process simulation. A method for determining a manufacturing condition of a semiconductor device, characterized in that a coefficient of a calculation formula used for a three-dimensional process simulation is corrected based on the above.
類、イオン打込み量、熱処理温度、熱処理時間、熱処理
雰囲気、基板の種類、基板抵抗の少なくとも１つである
ことを特徴とする請求項１又は２に記載の半導体装置の
製造条件決定方法。3. The impurity introduction condition is at least one of the type of impurities, the amount of ion implantation, the heat treatment temperature, the heat treatment time, the heat treatment atmosphere, the type of substrate, and the substrate resistance. 2. The method for determining the manufacturing conditions of a semiconductor device according to 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29811693A JPH07153712A (en) | 1993-11-29 | 1993-11-29 | Method of deciding semiconductor device manufacturing condition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29811693A JPH07153712A (en) | 1993-11-29 | 1993-11-29 | Method of deciding semiconductor device manufacturing condition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153712A true JPH07153712A (en) | 1995-06-16 |
Family
ID=17855383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29811693A Pending JPH07153712A (en) | 1993-11-29 | 1993-11-29 | Method of deciding semiconductor device manufacturing condition |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153712A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274050A (en) * | 2000-03-23 | 2001-10-05 | Mitsubishi Electric Corp | Data structure, data base system, and designing and manufacturing method of semiconductor device |
-
1993
- 1993-11-29 JP JP29811693A patent/JPH07153712A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274050A (en) * | 2000-03-23 | 2001-10-05 | Mitsubishi Electric Corp | Data structure, data base system, and designing and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402412B2 (en) | Process simulation input data setting device | |
| US5502643A (en) | Method of and an apparatus for setting up parameters which are used to manufacture a semiconductor device | |
| CN109709774B (en) | Method for improving warping degree of silicon wafer and improving alignment precision | |
| US20070026544A1 (en) | Impurity diffusion simulation method, impurity diffusion simulation apparatus, and impurity diffusion simulation program | |
| US7635602B2 (en) | Simulator of ion implantation and method for manufacturing semiconductor device | |
| KR100245969B1 (en) | Method for impurity distribution | |
| JPH07153712A (en) | Method of deciding semiconductor device manufacturing condition | |
| JP3050290B2 (en) | Amorphized area determination method | |
| JP3102556B2 (en) | Ion implantation simulation method | |
| KR100297157B1 (en) | Method for simulating diffusion of impurities in a semiconductor | |
| Marchiando et al. | Boron diffusion in silicon | |
| JPH10189472A (en) | Method and system for simulating semiconductor impurities | |
| Morris et al. | An accurate and efficient model for boron implants through thin oxide layers into single-crystal silicon | |
| WO2001057740A2 (en) | Calibration software tool and method | |
| JPH07115071A (en) | Designing method for semiconductor device | |
| JP2000235957A (en) | Manufacture process controller and its method and computer-readable recording medium with manufacture process control program stored therein | |
| JP2004079655A (en) | Semiconductor simulation equipment and method | |
| JP2001244210A (en) | Method for deciding model parameter for process simulation | |
| JPH1012610A (en) | Semiconductor process simulation | |
| JP3546759B2 (en) | Semiconductor process simulation method | |
| JP3707807B2 (en) | Impurity simulation method | |
| JPH0653155A (en) | Method and device for simulating semiconductor element | |
| JPH06290240A (en) | Simulation method | |
| JP3003392B2 (en) | Simulation method of ion implantation process | |
| Li et al. | Accurate and computationally efficient analytical 1-d and 2-d ion implantation models based on Legendre polynomials |