JPH10124641A - Pad pair bit information card dealing with - Google Patents

Pad pair bit information card dealing with

Info

Publication number
JPH10124641A
JPH10124641A JP8209397A JP20939796A JPH10124641A JP H10124641 A JPH10124641 A JP H10124641A JP 8209397 A JP8209397 A JP 8209397A JP 20939796 A JP20939796 A JP 20939796A JP H10124641 A JPH10124641 A JP H10124641A
Authority
JP
Japan
Prior art keywords
pad
card
state
bit
pat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8209397A
Other languages
Japanese (ja)
Inventor
Sukenori Ueda
典則 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP8209397A priority Critical patent/JPH10124641A/en
Publication of JPH10124641A publication Critical patent/JPH10124641A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To inexpensively supply a pad-bit correspondence information card capable of substantially making forgery or illegal use difficult by storing information in a pad pair as two-dimensional coordinates in addition to bit information. SOLUTION: An under pad pattern electrode (under pad) 2 is molded on the surface of a card substrate 1 by evaporation, sputtering, printing, etc., an insulating layer (resistor layer) 4 is applied to the surface of the electrode 2 so as to leave a detection electrode, an upper pad 3 is molded on a position opposed to the under pad 2 by a similar means and pad-bit correspondence information is stored. Data are recorded by a pad pair and data of which reading is made unnecessary are destructed by an electric or mechanical means to fix a bit state. Namely a circuit for impressing voltage to the pad pair and changing an electric signal is formed, an insulating state is detected and allowed to correspond to a binary number '1' (or '0') and a conductive state is allowed to correspond to '0' (or '1') to operate information.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、パット対を1ビットの
情報源とした電気式情報カードに関わり、情報の記録と
消滅およびメモリー機能をもち、改竄、偽造、不正使用
を不可能にするためのパット対ビット対応情報カードに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electric information card using a pad pair as a 1-bit information source, and has a function of recording and erasing information and a memory function, and prevents tampering, forgery, and unauthorized use. To a bit-to-bit correspondence information card.

【0002】[0002]

【従来の技術】従来より一般に使用されている情報カー
ドは、磁気カードの磁気層に磁気記録できるもので、デ
ータの書き込みと、読み取りの双方を前提として製作さ
れたものである。このため改竄、偽造された不正カード
が使用され、カード発行会社や運営システムが巨額の損
害を被り、信用機構の信頼性の低下するなど、社会問題
化している。このため磁気層を2重、3重に塗布しダミ
ー信号でカムフラージュして改竄、偽造を防止し、不正
使用を排除する手段を講じているが、この秘匿技術はす
ぐに解明され、改竄、偽造されたカードの使用を防止で
きない磁気カードを使用されている現状である。
2. Description of the Related Art Conventionally, generally used information cards can be magnetically recorded on a magnetic layer of a magnetic card, and are manufactured on the premise of both data writing and data reading. For this reason, a falsified or forged fraudulent card is used, causing a huge amount of damage to a card issuing company and an operation system, and causing a decrease in the reliability of a credit mechanism, which has become a social problem. For this reason, the magnetic layer is coated two or three times, and camouflage is performed with a dummy signal to prevent tampering and forgery, and measures are taken to eliminate unauthorized use. At present, magnetic cards that cannot prevent the use of such cards are used.

【0003】しかるに、さらなる不具合として、従来の
磁気カードでは、運用している磁気カードリーダ・ライ
タを使用して改竄、偽造が身近で簡単にできるので、そ
の現場を摘発することが困難な状態にある。
However, as a further problem, in the conventional magnetic card, tampering and forgery can be performed easily and easily using the operating magnetic card reader / writer, so that it is difficult to detect the site. is there.

【0004】この状態を改善するため、電気式コンデン
サーフューズ方式等が提案されているが実用に供されて
いない状況である。
In order to improve this state, an electric condenser fuse system and the like have been proposed, but they have not been put to practical use.

【0005】さらに、改竄、偽造、不正使用のできにく
いICカードの導入が検討されているが、秘匿性は期待
できるが、高価であるため現在大量に磁気カードの様に
使い捨て用途には適さないものである。
Further, introduction of an IC card which is difficult to falsify, counterfeit, and illegally use is being studied. However, confidentiality can be expected, but it is expensive and is not suitable for disposable use like a magnetic card at present. Things.

【0006】[0006]

【発明が解決しようとしている課題】ところで、上記の
ような磁気カードでは、改竄、偽造、不正使用ができな
いものを造る課題を解決する必要がある。
By the way, it is necessary to solve the problem of producing a magnetic card as described above which cannot be falsified, forged, or illegally used.

【0007】本発明は、上記の難点に鑑みなされたもの
で、従来の磁気カードとは根本的に異なる電気方式を取
ることにより、改竄、偽造や不正使用を本質的に困難に
するパット対ビット対応情報カードを低価額で供給する
ことを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and adopts a fundamentally different electric system from the conventional magnetic card, so that tampering, forgery and unauthorized use are essentially difficult. The purpose is to supply a corresponding information card at a low price.

【0008】[0008]

【課題を解決するための手段】本発明によるパット対ビ
ット対応情報カードは、上記の欠点をすべてカバーする
ものである。
SUMMARY OF THE INVENTION A put-to-bit information card according to the present invention covers all of the above disadvantages.

【0009】すなわち、カード基材の上にアンダーパッ
トに相当する金属電極層を蒸着、スパッター、印刷等で
成形せしめ、その上に検出電極を残す形で絶縁層あるい
は抵抗層を塗布し、さらに、アンダーパットに対向する
位置に上記の同様の手段でアッパーパットを成形せしめ
た、従来方法とは著しく異なったパット対ビット対応の
情報を保持する構造を有するものである。パット対によ
り、データを記録せしめ、データの読み取り、不要にな
ったデータを熱、電気あるいは 機械的手段で破壊して
ビット状態を固定できる。この情報固定状態はパット対
内部においてなされるので外部から再び絶縁状態に戻す
ことは不可能であり、使用済みカードの改竄、偽造や不
正使用が不可能なカードとなる。
That is, a metal electrode layer corresponding to an underpad is formed on a card substrate by vapor deposition, sputtering, printing, or the like, and an insulating layer or a resistive layer is applied thereon while leaving a detection electrode. An upper pad is formed at a position facing the under pad by the same means as described above, and has a structure for holding information corresponding to a pad to bit which is significantly different from the conventional method. A pad pair allows data to be recorded, data to be read, and data that is no longer needed to be destroyed by thermal, electrical or mechanical means to fix the bit state. Since this information fixing state is performed inside the pad pair, it is impossible to return the insulating state again from the outside, and the used card cannot be falsified, forged, or illegally used.

【0010】しかるに本発明は、前述された手法で製作
されたパット対ビット対応情報カードは上記のビット情
報に加え、パット対が2次元座標としても情報を保持し
ているので検出器の位置情報をも利用できるものであ
る。
However, according to the present invention, since the pad-to-bit correspondence information card manufactured by the above-described method holds information in two-dimensional coordinates in addition to the above-mentioned bit information, the position information of the detector Can also be used.

【0011】もちろん、絶縁層や抵抗層は熱的、電気あ
るいは機械的破壊手段の具体的方法としてサーマルヘッ
ド、レーザー、光加熱装着、放電破壊装置、大電流ショ
ートあるいは機械的摩滅装置等の手段を装着して目的を
達成することができる。
Of course, the insulating layer and the resistive layer may be formed by thermal, electric or mechanical destruction means such as thermal head, laser, light heating mounting, discharge destruction device, large current short-circuit or mechanical abrasion device. The purpose can be achieved by mounting.

【0012】[0012]

【作用】上記のごとく製作されたパット対ビット対応情
報カードは、以下のとおり作用する。すなわち、本発明
においては、例えば、本発明の「請求項1」の事例につ
いて説明すれば、パット対に電圧を印加して電気信号が
変化する回路を設け、絶縁状態を検出して2進数の1
(0)に対応せしめ、導通状態を0(1)に対応せしめ
て情報を操作することができる。この操作において情報
状態の変化は一過性のものであり、再びもとの状態に戻
す事はできない。
The pad-to-bit correspondence information card manufactured as described above operates as follows. That is, in the present invention, for example, in the case of the "claim 1" of the present invention, a circuit in which a voltage is applied to a pad pair to change an electric signal is provided, an insulation state is detected, and a binary number is detected. 1
Information can be manipulated by associating with (0) and by setting the conduction state to 0 (1). In this operation, the change in the information state is transient, and cannot be returned to the original state again.

【0013】パット対を多数配置した場合には、ICの
ヒューズROMと比較して、記憶手段は異なるが、作用
は同様であると類推しても良い。フューズROMがミク
ロ構造の記憶媒体であるとすれば本発明のパット対ビッ
ト対応情報カードはマクロ構造の記憶媒体である。
When a large number of pat pairs are arranged, the storage means is different from that of the fuse ROM of the IC, but the operation may be analogized. If the fuse ROM is a storage medium having a micro structure, the pad-to-bit correspondence information card of the present invention is a storage medium having a macro structure.

【0014】さらなる特徴として、このパット対ビット
対応情報カードは、秘匿事項が多数あり尋常な手段では
改竄や新カードの製作は、経済的にも著しく不利な条件
があり実際上できないものである。
As a further feature, this putt-to-bit information card has a lot of confidential matters and cannot be falsified or produced by an ordinary means due to economically extremely disadvantageous conditions.

【0015】また、上記のごとく作られたパット対ビッ
ト対応情報カードは製作するときに、目的に適合した情
報量を特定できるため、発行時の条件を変造することは
困難である。
[0015] Further, since the amount of information suitable for the purpose can be specified at the time of manufacturing the pat / bit correspondence information card produced as described above, it is difficult to modify the conditions at the time of issuance.

【0016】[0016]

【実施例1】以下に、本発明のパット対ビット対応情報
カード「請求項1」の望ましい一実施例を図面にもとず
き説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of a put-to-bit correspondence information card "claim 1" of the present invention will be described below with reference to the drawings.

【0017】第一図はパット対についての一実施例の断
面図である。
FIG. 1 is a sectional view of one embodiment of a pad pair.

【0018】第二図はパット対が熱によって破壊され、
導通状態になった場合を示す断面図である。
FIG. 2 shows that the putt pair is destroyed by heat,
It is sectional drawing which shows the case where it became a conduction state.

【0019】第三図はパット対を4個を1ブロックにし
た一実施例の上面図である。
FIG. 3 is a top view of an embodiment in which four putt pairs are formed into one block.

【0020】第四図はパット対ビット対応情報カードの
使用時のビット情報を得るための等価回路図である。
FIG. 4 is an equivalent circuit diagram for obtaining bit information when the pad-to-bit correspondence information card is used.

【0021】[0021]

【実施例2】以下に、本発明のパット対ビット対応情報
カード「請求項3」の望ましい一実施例を図面にもとず
き説明する。
[Embodiment 2] A preferred embodiment of a put-to-bit correspondence information card "claim 3" of the present invention will be described below with reference to the drawings.

【0022】第五図はコイルパット対を4個を1ブロッ
クにした一実施例の上面図である。
FIG. 5 is a top view of an embodiment in which four coil pad pairs are formed into one block.

【0023】第六図はコイルパット対についての一実施
例の断面図である。
FIG. 6 is a sectional view of one embodiment of the coil pad pair.

【発明の効果】以上の説明からも明らかなように、本発
明によるパット対ビット対応情報カードは、極めて経済
的なカードシステムを構築でき、使用済みカードは改竄
不可能となりカードシステムの信頼性を著しく高めるも
のである。
As is apparent from the above description, the put-to-bit information card according to the present invention can construct an extremely economical card system, and the used card cannot be tampered with, and the reliability of the card system can be reduced. This is a significant increase.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing one embodiment of the present invention.

【図2】本発明の断面図である。FIG. 2 is a cross-sectional view of the present invention.

【符号の説明】[Explanation of symbols]

1 カード基板 2 アンダーパットパターン電極 3 対向アッパーパットパターン電極 4 絶縁層(抵抗層) 5 パット対 6 コイルパット対 7 検出端子 8 抵抗 9 電子回路 DESCRIPTION OF SYMBOLS 1 Card board 2 Under pad pattern electrode 3 Opposite upper pad pattern electrode 4 Insulating layer (resistive layer) 5 Pad pair 6 Coil pad pair 7 Detection terminal 8 Resistance 9 Electronic circuit

【手続補正書】[Procedure amendment]

【提出日】平成9年11月7日[Submission date] November 7, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の1実施例を示す図である。FIG. 1 is a diagram showing one embodiment of the present invention.

【図2】 本発明の断面図である。FIG. 2 is a sectional view of the present invention.

【図3】 パット対を4個を1ブロックにした1実施例
の上面図である。
FIG. 3 is a top view of one embodiment in which four pat pairs are formed into one block.

【図4】 パット対ビット対応情報カードの使用時のビ
ット情報を得るための等価回路図である。
FIG. 4 is an equivalent circuit diagram for obtaining bit information when a pat-to-bit correspondence information card is used.

【符号の説明】 1 カード基板 2 アンダーパットパターン電極 3 対抗アッパーパットパターン電極 4 絶縁層(抵抗層) 5 パット対 6 コイルパット対 7 検出端子 8 抵抗 9 電子回路[Description of Signs] 1 Card substrate 2 Under pad pattern electrode 3 Counter upper pad pattern electrode 4 Insulating layer (resistance layer) 5 Pad pair 6 Coil pad pair 7 Detection terminal 8 Resistance 9 Electronic circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 カード基板上にアンダーパットに相当す
る金属電極層を蒸着、スパッター、印刷等の手段で成型
し、表面に検出電極を露出する形で絶縁層を塗布しアン
ダーパットに対向する位置上にアッパーパットを上記と
同様の方法で成型せしめたパット対を有し、ビット対応
できる情報カードである。パット対に通電し、絶縁状態
を二進法の1(0)に、熱、電気あるいは機械的手段に
より絶縁破壊した導通状態を0(1)に対応せしめたパ
ット対ビット対応情報カード。
A metal electrode layer corresponding to an underpad is formed on a card substrate by means of vapor deposition, sputtering, printing, or the like, and an insulating layer is applied so as to expose a detection electrode on the surface, and a position facing the underpad. This is an information card that has a pair of pats on which an upper pat is molded in the same manner as described above, and that can handle bits. A pat-to-bit correspondence information card in which a pat pair is energized and the insulation state is set to 1 (0) in binary system, and the continuity state in which insulation has been broken down by thermal, electric or mechanical means is set to 0 (1).
【請求項2】 カード基板上にアンダーパットに相当す
る金属電極層を、蒸着、スパッター、印刷等の手段で成
型し、抵抗層を塗布し、さらにアンダーパットに対向す
る位置に、アッパーパットを上記と同様の方法で成型せ
しめたパット対を有する情報カードである。パット対に
通電し、カード製造時の条件で規定される抵抗値に対応
した電気的状態を二進法の1(0)に、熱、電気あるい
は機械的手段で抵抗層を破壊した導通状態を0(1)対
応せしめたパット対ビット対応情報カード
2. A metal electrode layer corresponding to an underpad is formed on a card substrate by means of vapor deposition, sputtering, printing, or the like, a resistive layer is applied, and an upper pad is placed at a position facing the underpad. This is an information card having a pad pair molded in the same manner as in the above. When the pad pair is energized, the electrical state corresponding to the resistance value defined by the conditions at the time of card production is set to 1 (0) in binary system, and the conductive state in which the resistance layer is broken by thermal, electric or mechanical means is set to 0 ( 1) Corresponding pat-bit correspondence information card
【請求項3】 カード基板上にアンダーパットに相当す
る表面パターンコイル状金属電極層を、蒸着、スパッタ
ー、印刷等の手段で成型し、絶縁層を塗布し、さらにア
ンダーパットに対向する位置に、表面コイル金属層をア
ッパーパットを上記と同様の方法で成型せしめたコイル
パット対を有する情報カードである。パット対に高周波
通電し、相互インダクタンスによりカード製造時の条件
で規定されるインダクタンスに対応したインピーダンス
の変化で生じる電気的状態を二進法の1(0)に、熱、
電気あるいは機械的手段でコイルを破壊するかパット対
を短絡せしめてノーインダクタンス状態を0(1)に対
応せしめるコイルパット対ビット対応情報カード。
3. A surface-pattern coil-shaped metal electrode layer corresponding to an underpad is formed on a card substrate by means of vapor deposition, sputtering, printing, or the like, an insulating layer is applied, and at a position facing the underpad, This is an information card having a coil pad pair in which a surface coil metal layer is formed by molding an upper pad in the same manner as described above. A high-frequency current is applied to the pad pair, and the electrical state generated by the change in impedance corresponding to the inductance defined by the conditions at the time of card production due to the mutual inductance is converted into a binary 1 (0) by heat,
A coil pad / bit correspondence information card in which a coil is destroyed by electric or mechanical means or a pad pair is short-circuited so that a no-inductance state corresponds to 0 (1).
【請求項4】 パット対複数個をカード上に配置し、多
数ビットを有するパターンとし、パット対の状態秩序を
変化せしめて情報の記録、識別、消滅機能をもつパット
対多ビット対応情報カード。
4. A pat-to-multi-bit information card having a plurality of pat-pairs arranged on a card to form a pattern having a large number of bits and changing the state order of the pat-pairs to record, identify, and erase information.
【請求項5】 「請求項4」のパット対多ビット対応情
報カードにおいて、パット対の片方をあらかじめ欠損せ
しめておき、熱、電気あるいは機械的手段で絶縁層、抵
抗層あるいはコイルを破壊せしめても初期の状態を保持
する機能を有するものである。このため特定パット対が
状態変化しないので状態を保持する機能が生じ、IDカ
ード、発行年月日、等の情報をあらかじめ固定でき、改
竄、偽造、不正使用を不可能にしたパット対多ビット対
応情報カード。
5. The pad-to-multi-bit information card according to claim 4, wherein one of the pad pairs is cut in advance, and the insulating layer, the resistive layer, or the coil is destroyed by heat, electric or mechanical means. Also has a function of maintaining the initial state. For this reason, a specific pad pair does not change the state, so that a function of maintaining the state is generated, and information such as an ID card, date of issue, etc. can be fixed in advance, and tamper, forgery, and unauthorized use of pat-to-multi-bit can be prevented. Information card.
JP8209397A 1996-07-22 1996-07-22 Pad pair bit information card dealing with Pending JPH10124641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8209397A JPH10124641A (en) 1996-07-22 1996-07-22 Pad pair bit information card dealing with

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8209397A JPH10124641A (en) 1996-07-22 1996-07-22 Pad pair bit information card dealing with

Publications (1)

Publication Number Publication Date
JPH10124641A true JPH10124641A (en) 1998-05-15

Family

ID=16572226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8209397A Pending JPH10124641A (en) 1996-07-22 1996-07-22 Pad pair bit information card dealing with

Country Status (1)

Country Link
JP (1) JPH10124641A (en)

Similar Documents

Publication Publication Date Title
US20060273149A1 (en) Capacitive data storing method, and various systems using the method, and various goods
US20070075138A1 (en) System for encoding and/or deconding data
JPH10124641A (en) Pad pair bit information card dealing with
JPH10143626A (en) Pat pair bit corresponding information card
JPS6113282B2 (en)
JP2001202491A (en) Ic card with improved forgery prevention effect
JP3032832B2 (en) Information recording medium
JP3390484B2 (en) Record carrier card authenticity judgment device
JP2779958B2 (en) Magnetic recording media
WO1996030880A1 (en) Security system for documents with a magnetic track for recording information
JP3485627B2 (en) Media authentication method
JP3002690B2 (en) Information recording medium
JP2829422B2 (en) Magnetic card
JP3221626B2 (en) Magnetic recording medium with identification information
JP3243482B2 (en) Information recording medium and information reading device
JPS5844586A (en) Magnetic card device
JPH0634150Y2 (en) Magnetic card
JPH1069603A (en) Magnetic card and method for preventing illegality of magnetic card
JPH09134558A (en) Magnetic recording medium and magnetic recording/ reproducing method
JPH10340416A (en) Magnetic recording medium and its recording method
JP2613854B2 (en) Composite magnetic recording media
JPH08263834A (en) Magnetic card and recording-reproducing device therefor
JPH10340411A (en) Magnetic recording medium and its use method
JPH0863563A (en) Magnetic card and its usage method
JP2003187214A (en) Recording carrier card