JPH10116200A - ディジタルコンピュータシステムにおける所定の型の例外の回避を容易にするためのシステム及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 プログラムを実行するための実行環境とフィ
ックスアップコード生成サブシステムを具備したプログ
ラムの実行時に例外条件を回避するためのシステムを提
供する。 【解決手段】 プログラムは一連の命令を含む命令スト
リームよりなり、例外環境は命令ストリーム中の各命令
の実行に関連して少なくとも１つの所定の型の例外条件
を検出するための例外条件検出器を含む。フィックスア
ップコード生成サブシステムは、実行環境による命令ス
トリーム中の命令の実行に関連した所定の型の例外条件
の検出に応答して、処理されると該所定の型の例外条件
を回避し、該少なくとも１つの例外条件が検出された命
令ストリーム中の命令を命令ストリーム中のフィックス
アップコードによって置換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルコンピ
ュータに関し、より詳しくはディジタルコンピュータシ
ステムにおける所与の型の例外の回避を容易にするシス
テム及び方法に関する。本発明は、特に非整列メモリ参
照を処理するのに例外ハンドラの使用が必要なマイクロ
プロセッサによる非整列メモリ参照を伴うメモリアクセ
ス動作の効率的な処理を容易にするためのシステム及び
方法に関する。

【０００２】

【従来の技術】ディジタルコンピュータは、各々のプロ
グラムがコンピュータがデータの特定の要素に関連して
特定の演算を行うことができるようにする一連の命令を
含む多種多様なプログラムを処理する。ディジタルコン
ピュータシステムでは多種多様なプロセッサを利用する
ことができ、各々のタイプのプロセッサは、アーキテク
チャに従って構成され、アーキテクチャは、とりわけ、
アーキテクチャに従って構成されたプロセッサが実行す
ることを期待される命令のセット、種々のフォーマッ
ト、処理することが可能なデータのタイプ及びフォーマ
ット、命令処理時に使用される種々のレジスタに関する
定義、コンピュータのメモリ中の情報にアクセスする仕
方、並びにアーキテクチャに従って構成されたプロセッ
サが命令処理時に検出する可能性がある例外条件の処理
の仕方を記述する。

【０００３】「エミュレーテッドプロセッサ」としての
一つのタイプのプロセッサを「ホストプロセッサ」とし
ての別のタイプのプロセッサによってエミュレートでき
るようにすることが望ましいことがしばしばある。ホス
トプロセッサは、一般に、エミュレーテッドプロセッサ
用に書かれたプログラムを処理することによってエミュ
レーテッドプロセッサをエミュレートして、エミュレー
テッドプロセッサによって発生すると思われる出力に事
実上相当する出力を発生する。一般に、エミュレーショ
ンは、エミュレーテッドプロセッサによって実行するた
めに生成されたプログラム（「オリジナル」プログラ
ム）をホストプロセッサによって処理することができる
プログラム（「変換済み」プログラム）に変換すること
によって行われる。この変換プロセスには、たとえば、
オリジナルプログラムの命令及びその他の要素からホス
トプロセッサのアーキテクチャに基づいた命令及びその
他の要素を生成することによって変換済みプログラムを
得るプロセスが含まれる。この変換は、たとえば、変換
プログラムの制御下で、ホストプロセッサ自体によっ
て、同じコンピュータシステム内の他のプロセッサによ
って、あるいは他のコンピュータシステムによって実行
され、かつプログラムを処理しようとするホストプロセ
ッサが利用できるようにする。変換を行う場合、オリジ
ナルプログラム（すなわちエミュレーテッドプロセッサ
のアーキテクチャに基づくプログラム）中の各命令また
はシーケンスあるいは種々の命令グループは、ホストプ
ロセッサによる処理のために１つまたは一連の命令ある
いは命令グループにに変換することができる。この変換
プロセスは、通常、プロセッサがオリジナルプログラム
の処理を開始するとき、オリジナルプログラムの全ての
部分または選択された部分について行われるが、オリジ
ナルプログラムの命令または命令グループを処理の進行
につれて変換することも可能であることは理解できよ
う。さらに、エミュレーテッドプロセッサのデータフォ
ーマットがホストプロセッサによって直接使用すること
ができない場合は、データをエミュレーテッドプロセッ
サのフォーマットからホストプロセッサによって使用可
能なフォーマットに変換するよう処理することも可能で
ある。

【０００４】上に述べたように、アーキテクチャの定義
には、アーキテクチャに従って構成されたプロセッサが
コンピュータのメモリ中のハードウェアをアクセスする
仕方の記述も含まれる。通常、データは一連の記憶場所
を含むメモリサブシステムに記憶され、それらの各記憶
場所は８ビットからなる１バイトのデータを記憶する容
量を有し、それらの一連の記憶場所には対応する一連の
逐次的アドレス値が対応付けられている。通常、プロセ
ッサは、各々たとえば１バイト、２バイト、４バイト、
８バイトなどのバイト数（一般に２ⁿの量、ただし
“ｎ”は整数）よりなるデータのアイテムを処理するこ
とができ、最新のプロセッサアーキテクチャでは、通
常、データアイテムを「整列」方式で記憶することが要
求される。すなわち、最新アーキテクチャは、２バイト
のデータアイテムは２で割り切れるアドレスを有するア
クセスされる記憶場所に記憶し、４バイト及び８バイト
のデータアイテムは４で割り切れるアドレスを有するア
クセスされる記憶場所に記憶することを要求する。デー
タアイテムが正しく整列されていないと、通常、メモリ
サブシステムまたはプロセッサは、検索動作中に１つ以
上の記憶場所の内容が検索して取り出された後、一連の
動作を行って、それらの内容を再編成し、検索によって
取り出された内容から所望のデータアイテムを抽出する
ことが必要になり、あるいは記憶動作時には、データア
イテムを再編成して、１つ以上の記憶場所に記憶するこ
とが必要になる。

【０００５】上記のような最新のアーキテクチャに従っ
て構成されたプロセッサの場合、メモリアクセスで正し
く整列されていないアドレスを使用しようとすると、通
常、例外ハンドラがその動作を処理するために呼び出さ
れる。例外ハンドラは、プロセッサを制御して、検索動
作時には、たくさんの記憶場所の記憶内容を検索して取
り出し、かつそれらの検索で取り出された内容の部分か
らデータアイテムを組み立てることができるようにし、
あるいは記憶動作では、データアイテムの様々な部分を
分解してそれぞれの記憶場所に記憶することができるよ
うにするいくつかの動作を行わせる。あるいは、例外ハ
ンドラを呼び出し、修復動作を行い、プログラムに戻る
際に生じると思われる相当大きなオーバヘッドを回避す
るために、例外ハンドラは、単にプロセッサに非整列ア
ドレス参照を使用したプログラムを終了させるだけの場
合もある。これらのどちらをも回避するため、通常、コ
ンパイラは、データを非整列参照が確実に回避されるよ
うにしてメモリ中に配列するようになっている。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
多くのアーキテクチャ、たとえば現在では８０８６、８
０８８、８０２８６、８０３８６、８０４８６及び「Ｐ
ｅｎｔｉｕｍ^TM」ラインのマイクロプロセッサを含むイ
ンテル・コーポレーション（Ｉｎｔｅｌ Ｃｏｒｐｏｒ
ａｔｉｏｎ）のｘ８６ファミリーのマイクロプロセッサ
では、非整列参照が許容される。しかしながら、メモリ
アクセスが整列方式であることが要求される最新のアー
キテクチャの一つに従って構成された「ホスト」プロセ
ッサがそのような整列を必要としないエミュレーテッド
プロセッサをエミュレートできるようにすることが望ま
しい場合には、エミュレーション中に非整列参照が生じ
るので、問題が生起する。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
めになされた本発明は、ディジタルコンピュータシステ
ムにおける所定の型の例外の回避を容易にするシステム
及び方法にあり、特に非整列メモリ参照を処理するのに
例外ハンドラの使用が必要なマイクロプロセッサによる
非整列メモリ参照を伴うメモリアクセスの効率的処理を
容易にするためのシステム及び方法にある。

【０００８】要約すると、本発明は、プログラムの実行
中の例外条件を回避するためのシステムがそのプログラ
ムを実行するための実行環境及びフィックスアップ（fi
x-up）コード生成サブシステムを具備したものである。
プログラムは、一連の命令からなる命令ストリームより
なり、実行環境は命令ストリーム中の各命令の実行と関
連して少なくとも１つの型の例外条件を検出するための
例外条件検出器を含む。フィックスアップコード生成サ
ブシステムは、命令ストリーム中の命令の実行と関連し
た実行環境による所定の型の例外条件の検出に応答し
て、実行されると該所定の型の例外条件を回避するフィ
ックスアップコードを生成し、該例外条件が検出された
命令ストリーム中の命令を該命令ストリームの中で該フ
ィックスアップコードに置換する。その結果、例外を生
じさせた命令がループ中等にある場合、その命令が処理
される代わりに、フィックスアップコード処理されるこ
とになり、例外条件は回避される。

【０００９】このように、本発明のシステムは、効率的
に使用することができが非整列メモリ参照のような例外
条件が生じ得る命令を命令ストリームで使用すること、
及びそれらの命令より効率は劣るかもしれないが、オリ
ジナル命令の処理で例外条件が検出された場合に確実に
例外条件が回避されるようにする「フィックスアップ」
コードでそれらの命令を置換することができるようにな
っている。従って、命令がループの部分をなすような場
合に起こるように、例外条件を生じさせた命令を含むプ
ログラムの部分が何回も処理される場合でも、例外条件
は１回または所定の回数しか生ぜず、例外条件が生じた
後は、代替コードが処理されることによって、例外条件
は確実に回避される。

【００１０】本発明は、特許請求の範囲に明確に記載す
るとおりのものである。以下、本発明を実施形態に基づ
き添付図面を参照しつつ詳細に説明する。

【００１１】

【発明の実施の形態】図１は、非整列メモリ参照を処理
するのに例外ハンドラの使用が必要なマイクロプロセッ
サによる非整列メモリ参照を伴うメモリアクセス動作の
効率的処理を容易にするためのシステムを含むディジタ
ルコンピュータシステム１０の機能ブロック図である。
図１において、ディジタルコンピュータシステム１０は
マイクロプロセッサ１１を有し、マイクロプロセッサ１
１は、メモリ管理ユニット１４を介してメモリサブシス
テム１２及び全体を符号１３で示す１つ以上の入出力サ
ブシステムと通信する。メモリサブシステム１２は、た
くさんの物理アドレス指定可能記憶場所を含み、これら
の記憶場所にはマイクロプロセッサ１１によって処理さ
れるデータ及び命令（本願においてはまとめて「情報」
と称する）が記憶される。さらに、マイクロプロセッサ
１１は、データを処理した後、それらの処理したデータ
をメモリサブシステム１２に転送して記憶することがで
きる。

【００１２】ディジタルコンピュータシステム１０は、
大容量記憶サブシステム、オペレータ入力及び出力サブ
システム、ネットワークポート等を含む様々な種類の入
出力サブシステム１３を具備することが可能である。大
容量記憶サブシステムは、一般に、マイクロプロセッサ
１１によって処理される情報の長期間記憶のための手段
として用いられる。大容量記憶サブシステムは、ディス
クまたはテープサブシステム、光ディスク記憶装置及び
ＣＤ−ＲＯＭ装置のような装置を含み、そこに情報を記
憶することができると共に、そこから情報を検索して取
り出すことができる。１つ以上の大容量記憶サブシステ
ムで、オペレータが着脱できる取り外し可能記憶媒体を
使用し、これによって、プログラム及びデータをディジ
タルコンピュータシステム１０にロードし、そこから処
理されたデータを得ることも可能である。マイクロプロ
セッサ１１によって供給される制御情報の制御下で、大
容量記憶サブシステムに記憶された情報をメモリサブシ
ステム１２に転送して記憶することもできる。情報がメ
モリサブシステム１２に記憶された後、マイクロプロセ
ッサ１１はそれらの情報をメモリサブシステム１２から
検索して取り出し、処理することができる。また、マイ
クロプロセッサ１１は、処理済みデータが生成された
後、大容量記憶サブシステムにメモリサブシステム１２
から処理済みデータを検索して取り出させ、比較的長期
間記憶させることも可能である。

【００１３】オペレータ入力及び出力サブシステムは、
一般に、ディジタルコンピュータシステム１０に対する
オペレータインタフェース手段として機能する。特に、
オペレータ入力サブシステムは、たとえば、キーボード
及びマウス装置を含み、オペレータはこれらを用いて情
報をディジタルコンピュータシステム１０に対話式で入
力し、処理させることができる。さらに、オペレータ入
力サブシステムは、オペレータがそれによってディジタ
ルコンピュータシステム１０を制御することができる仕
組みを与えることができる。オペレータ出力サブシステ
ムは、たとえば、ビデオ表示装置のような装置を含み、
ディジタルコンピュータシステム１０は、これによっ
て、マイクロプロセッサ１１の制御下で処理の結果をオ
ペレータに表示することができる。さらに、オペレータ
にハードコピー出力を与えるためのプリンタを具備する
こともできる。

【００１４】ネットワークポートは、ディジタルコンピ
ュータシステム１０を通信リンクと接続することによっ
て、コンピュータシステム１０をコンピュータネットワ
ーク内に接続できるようにするためのものである。ネッ
トワークポートによって、コンピュータシステム１０
は、情報（プログラム命令及びデータの両方を含む）を
ネットワーク内の他のコンピュータシステムや他の装置
（図示せず）へ送り、かつそこから情報を受け取ること
ができる。たとえば、クライアント−サーバ方式に従っ
て構成された典型的なネットワークにおいては、ネット
ワーク中の一部のコンピュータシステムはサーバと呼ば
れて、他のクライアントコンピュータシステムによって
処理される情報を記憶し、これによってクライアントコ
ンピュータシステムが情報を具合よく共用できるように
なっている。ある特定のサーバが保持する情報へのアク
セスを必要とするクライアントコンピュータシステム
は、そのサーバからネットワークを介して情報をダウン
ロードさせる。データを処理した後、クライアントコン
ピュータシステムはそれらの処理したデータをサーバに
返して記憶させることも可能である。これらのコンピュ
ータシステム（上記のサーバ及びクライアントを含む）
の他、ネットワークは、たとえばプリンタ及びファクシ
ミリ装置、ディジタルオーディオまたはビデオ記憶及び
分配装置を含む場合があり、これらの装置は、ネットワ
ークに接続された種々のコンピュータシステム間で共用
することができる。ネットワーク内のコンピュータシス
テムを相互接続する通信リンクは、従来同様、ケーブ
ル、光ファイバまたはその他コンピュータシステム間で
信号を伝送するための媒体を含む任意の適切な媒体で構
成することが可能である。コンピュータシステムは、通
信リンクを介して転送されるメッセージによってネット
ワークを介して情報を転送し、各メッセージには情報と
それらのメッセージを受け取る装置を識別する識別子が
含まれる。

【００１５】従来同様、各入出力サブシステム１３は、
通常、各入出力サブシステム１３によって行われる動作
を制御し、かつその動作状態を指示するために用いられ
る制御、状態及びその他の情報を記憶するレジスタ及び
その他のデータ記憶要素（図示省略）を含む。マイクロ
プロセッサ１１は、メモリサブシステム１２に情報を記
憶するのと同様の仕方でそれらのレジスタ及びその他の
データ記憶要素に情報を記憶することによって、各入出
力サブシステム１３を制御することができる。同様に、
マイクロプロセッサ１１は、メモリサブシステム１２中
の情報を検索して取り出すのと同様の仕方で入出力サブ
システム１３に記憶された情報を検索して取り出すこと
により、各入出力サブシステム１３の動作状態を確認す
ることができる。

【００１６】メモリ管理ユニット１４は、いくつかの動
作を行う。特に、メモリ管理ユニット１４は、マイクロ
プロセッサ１１によってメモリサブシステム１２から取
り出すよう要求された情報をキャッシュ記憶するメモリ
キャッシュを有する。その上、通常のごとく、マイクロ
プロセッサ１１がたとえばメモリサブシステム１２から
情報を取り出すよう要求するか、あるいは処理済みデー
タをたとえば、メモリサブシステム１２に記憶させるた
めに出すとき、そのマイクロプロセッサ１１は仮想アド
レス空間のアドレスをメモリ管理ユニット１４に与え
る。マイクロプロセッサによって処理される種々のアプ
リケーションプログラムには、各々の仮想アドレス空間
を具備することも可能である。仮想アドレス空間は「ペ
ージ」に分割される。それらの各ページは、各仮想アド
レス指定可能記憶場所が情報を記憶する選択された数の
仮想アドレス指定可能記憶場所を有する。アプリケーシ
ョンプログラムの仮想アドレス空間のこれらのページ
は、通常大容量記憶サブシステムに記憶され、マイクロ
プロセッサ１１は、ここのページをメモリサブシステム
１２へコピーさせ、処理時に修正されたページについて
は、マイクロプロセッサ１１はそれらのページを長期間
の記憶のために大容量記憶装置サブシステムにコピーさ
せる。

【００１７】仮想アドレス空間の各ページは、物理アド
レスによって指定されるメモリサブシステム１２中の物
理記憶場所に圧縮して記憶することができ、マイクロプ
ロセッサ１１からの要求に応答して特定の仮想アドレス
空間と関連するアクセス動作（すなわち特定の物理記憶
場所からの情報の検索、取り出し、または特定の物理記
憶場所への情報記憶）を実行する際、メモリ管理ユニッ
ト１４は仮想アドレスの変換を行って、メモリサブシス
テム１２と関連したアクセス動作を実行する際に使用す
るための物理アドレスを得る。さらに、メモリ管理ユニ
ット１４は、ページがメモリサブシステム１２内にある
かどうか、アプリケーションプログラムがそのページへ
のアクセス（すなわちデータの読み出し、または書き込
み）する権利を持っているかどうか、要求されたページ
が仮想アドレス空間における有効なページであるかどう
か、等々を確かめるためのチェックを含めいくつかのチ
ェック動作を行うことができる。このチェック動作でメ
モリ管理ユニット１４が否定判断をした場合、すなわ
ち、たとえばページがメモリサブシステム１２にない、
アプリケーションプログラムが適切なアクセス権を持た
ない、あるいは仮想アドレス空間ページの要求されたペ
ージがアプリケーションプログラムの仮想アドレス空間
における有効なページではないと判断した場合、メモリ
管理ユニットはＡＣＣＥＳＳ ＦＡＵＬＴ指示を出すこ
とができ、マイクロプロセッサ１１はこれを受け取っ
て、選択された障害処理動作を行う際に用いることがで
きる。

【００１８】本発明の一実施形態においては、システム
１０で使用するのに好適なマイクロプロセッサ１１は、
ＳＰＡＲＣ Ｉｎｔｅｒｎａｔｉｏｎａｌ， Ｉｎｃ．
社のＴｈｅ ＳＰＡＲＣ Ａｒｃｈｉｔｅｃｔｕｒｅ
Ｍａｎｕａｌ Ｖｅｒｓｉｏｎ９（Ｐｒｅｎｔｉｃｅ−
Ｈａｌｌ）［デデヴィッド・エル・ウィーバー（Ｄａｖ
ｉｄ Ｌ． Ｗｅａｖｅｒ）及びトム・ガーモンド（Ｔ
ｏｍ Ｇｅｒｍｏｎｄ）編］（以下、「ＳＰＡＲＣアー
キテクチャマニュアル バージョン９（ＳＰＡＲＣ Ａ
ｒｃｈｉｔｅｃｔｕｒｅ Ｍａｎｕａｌ， Ｖｅｒｓｉ
ｏｎ ９）」とする）に記載されているＳＰＡＲＣバー
ジョン９（ＳＰＡＲＣ Ｖｅｒｓｉｏｎ９）アーキテク
チャに従って構成されたマイクロプロセッサよりなる。
マイクロプロセッサ１１は、一般に、レジスタセット２
０、１つ以上の機能ユニット２１、バスインタフェース
２２及び制御回路２３を含む数多くの要素を有する。制
御回路２３は、プログラムによって与えられる命令の制
御下で、マイクロプロセッサ１１により行われる処理動
作を制御する。一般に、バスインタフェース２２は、制
御回路２３の制御下で、メモリ管理ユニット１４と協同
してメモリサブシステム１２または特定の入出力サブシ
ステム１３が保持するデータ記憶要素から命令及びデー
タを処理のために検索して取り出し、それらの取り出し
たデータをレジスタセット２０中のレジスタにロードす
る。やはり制御回路２３の制御下で、機能ユニット２１
は、制御回路２３がレジスタセット２０から機能ユニッ
ト２１へ転送させるデータに関連して論理演算、整数及
び浮動小数点算術演算及びその他の処理動作を行って、
処理済みデータを生成し、それらの処理済みデータはレ
ジスタセット２０に転送されて記憶される。また、制御
回路２３は、バスインタフェース２２にやはりメモリ管
理ユニット１４と協同してレジスタセット２０からメモ
リサブシステム１２または特定の入出力サブシステム１
３が保持するデータ記憶要素へ処理済みデータを転送さ
せ、記憶させる。ＳＰＡＲＣバージョン９アーキテクチ
ャは、「ロード／ストア」アーキテクチャと呼ばれるア
ーキテクチャのクラスの一つで、このアーキテクチャに
おいては、たとえばメモリサブシステム１２または入出
力サブシステム１３の中のレジスタ（図示省略）からデ
ータが検索して取り出され、あるいはそこへ記憶される
メモリアクセス動作が、「メモリアクセス命令」と総称
される「ロード」及び「ストア」命令を用いて処理され
る。

【００１９】本発明によれば、メモリ参照が整列アドレ
ス境界上にあることが要求され、かつ非整列メモリ参
照、すなわち整列アドレス境界上にないメモリ参照が例
外をトリガーするマイクロプロセッサ１１のようなマイ
クロプロセッサが、メモリ参照がそのように整列する必
要のないＩｎｔｅｌのｘ８６ファミリーのマイクロプロ
セッサのようなマイクロプロセッサを効率的にエミュレ
ートすることができる構成が得られる。整列及び非整列
メモリ参照について図２及び３により一般的に説明す
る。まず、図２において、ワード記憶場所５０は、たと
えばメモリサブシステム１２中の記憶場所でもよく、レ
ジスタ５１はレジスタセット２０中のレジスタよりな
る。記憶場所５０は４つのバイト記憶場所５０（０）〜
５０（３）を有し、これらの各記憶場所は各々のアドレ
ス“０”乃至“３”によって識別される。レジスタ５１
は、４つのバイト記憶場所Ｂ₀〜Ｂ₃を有する。マイクロ
プロセッサ１１がたとえば「ロードワード」動作のよう
なメモリアクセス動作を開始して、記憶場所５０の４バ
イトよりなるデータアイテムを検索し、取り出そうとす
る場合、記憶場所５０のバイト記憶場所５０（０）〜５
０（３）の内容がレジスタ５１の各々の記憶場所Ｂ₀〜
Ｂ₃に転送される。このようなメモリアクセス動作の場
合、マイクロプロセッサ１１は記憶場所５０の「基底」
である値“０”をアドレスとして使用する。

【００２０】他方、「ロード・ハーフワード」動作
（「ハーフワード」は２バイトのデータアイテムであ
る）のようなメモリアクセス動作を開始する場合は、バ
イト記憶場所５０（ｉ）及び５０（ｉ＋１）の内容がレ
ジスタ５１の各々のバイト記憶場所Ｂ₀及びＢ₁に転送さ
れる。ただし、添え字“ｉ”はマイクロプロセッサ１１
がその動作で使用するアドレスに対応する整数である。
“ｉ”の値、すなわちメモリアクセス動作で使用される
アドレスが“０”または“２”であれば、その参照は
「整列」参照である。これに対して、“ｉ”の値が
“１”または“３”の場合、その参照は「非整列」参照
である。「ストア・ハーフワード」動作についても同様
の動作が行われ、レジスタ５１のバイト記憶場所Ｂ₀及
びＢ₁の内容が記憶場所５０のバイト記憶場所５０
（ｉ）及び５０（ｉ＋１）に転送される。このように、
アドレスが“１”である非整列メモリ参照を伴うメモリ
アクセス動作を表す図２に示すような矢印５２で表され
るメモリアクセス動作においては、データアイテムは、
ロード動作時にはレジスタ５１のバイト記憶場所Ｂ₀及
びＢ₁に転送され、ストア動作時にはレジスタ５１のバ
イト記憶場所Ｂ₀及びＢ₁から転送される。

【００２１】さらに、マイクロプロセッサが「ロード・
バイト」動作のようなメモリアクセス動作を開始する場
合は、記憶場所５０（ｉ）の内容はレジスタ５１のバイ
ト記憶場所Ｂ₀に転送される。ただし、“ｉ”はマイク
ロプロセッサ１１がその動作で使用するアドレスに対応
する整数である。このようなメモリアクセスでは、アド
レスとして用いられる値“ｉ”に関わらず、動作は整列
動作となる。「ストア・バイト」動作でも同様の動作が
行われ、レジスタ５１のバイト記憶場所Ｂ₀の内容が記
憶場所５０のバイト記憶場所５０（ｉ）に転送される。

【００２２】図３により以下に説明するように、「ロー
ド・ワード」または「ストア・ワード」メモリアクセス
動作でも非整列メモリ参照が起こり得る。図３には、た
とえばメモリサブシステム１２の連続する２つのワード
記憶場所６０及び６１と、レジスタセット２０のレジス
タ６２が示されている。記憶場所６０は、“０”乃至
“３”の各アドレスによってそれぞれ識別される４つの
バイト記憶場所６０（１）乃至６０（３）よりなる。同
様に、ワード記憶場所６１は、“４”乃至“７”の各ア
ドレスによってそれぞれ識別される４つのバイト記憶場
所６１（４）乃至６１（７）からなる。レジスタ６２
は、４つのバイト記憶場所Ｂ₀乃至Ｂ₃からなる。マイク
ロプロセッサ１１が「ロードワード」動作のようなメモ
リアクセス動作を開始する場合、マイクロプロセッサ１
１がその動作のために使用するアドレスに対応するアド
レス“ｉ”を有するバイト記憶場所で始まる４つの連続
したバイト記憶場所の内容がレジスタ６２のバイト記憶
場所Ｂ₀乃至Ｂ₃に転送される。“ｉ”の値、すなわちそ
のメモリアクセス動作に使用されるアドレスが“０”ま
たは“４”であれば、その参照は「整列」参照である。
これに対して、“ｉ”の値が“０”または“４”以外の
値であれば、その参照は非整列参照である。「ストア・
ワード」動作でも同様の動作が行われ、バイト記憶場所
Ｂ₀乃至Ｂ₃の内容がアドレス“ｉ”によって識別される
バイト記憶場所で始まる記憶場所６０の４つの連続した
バイト記憶場所に転送される。このように、アドレスが
“３”である非整列メモリ参照を伴うメモリアクセス動
作を表す図３に示されているような矢印で表されるメモ
リアクセス動作においては、データアイテムは、ロード
動作時にはバイト記憶場所６０（３）及び６１（１）乃
至６１（２）からレジスタ５１のバイト記憶場所Ｂ₀乃
至Ｂ₃へ、あるいはストア動作時にはレジスタ５１のバ
イト記憶場所Ｂ₀乃至Ｂ₃から転送される。

【００２３】再び図１において、メモリ参照が整列参照
であることが要求されるマイクロプロセッサ１１を本願
では「ホスト」マイクロプロセッサ１１と称し、、非整
列メモリ参照を許容するマイクロプロセッサを本願では
「エミュレーテッド」マイクロプロセッサと称する。通
常、マイクロプロセッサ１１は、プログラムを処理中に
整列されていないメモリ参照を含むメモリアクセス命令
に遭遇すると、その例外を処理するために例外ハンドラ
を呼び出すが、通常、その例外ハンドラを呼び出し、処
理を行い、例外ハンドラから復帰する動作は相当大きな
処理時間を取ることが多い。従って、非整列メモリ参照
を含む命令を処理するためにマイクロプロセッサ１１が
例外ハンドラを呼び出す必要があることによって、エミ
ュレーテッドマイクロプロセッサのエミュレーションが
非効率的になることがある。本発明は、特にそのような
命令がループに入っているときに起こり得るように、そ
のような命令が選択された回数以上生じた場合に、マイ
クロプロセッサ１１がそのような命令に対して例外ハン
ドラを呼び出さなければならない回数を少なくすること
ができる構成を提供するものである。本発明によれば、
エミュレーテッドマイクロプロセッサをエミュレートす
るホストマイクロプロセッサとしてのマイクロプロセッ
サ１１が非整列メモリ参照を有するエミュレート中のプ
ログラムの命令に遭遇すると、コードジェネレータがエ
ミュレート中のプログラムについて付加コードを生成す
ることができ、その命令の代わりにそのコードが実行さ
れる。その付加コードは、マイクロプロセッサ１１にそ
の命令を処理する際に例外ハンドラによって行われる動
作を行わせる。この付加コードはプログラムエミュレー
ションの一部として処理されるので、例外ハンドラを呼
び出す必要はなく、これによってエミュレーションの効
率を改善することができる。

【００２４】より詳しく説明すると、本発明は、ホスト
マイクロプロセッサ１１が、実行環境３０で変換プログ
ラム３２によって生成される「変換済み」プログラム３
１を処理する際に、エミュレーテッドマイクロプロセッ
サ用に書かれた「オリジナル」プログラム３３を処理す
るのにエミュレーテッドマイクロプロセッサ（図示省
略）によって行われる動作をエミュレートすることがで
きる構成、特に、ホストマイクロプロセッサ１１が、エ
ミュレーテッドマイクロプロセッサが非整列メモリ参照
を使用するメモリアクセス命令を処理する仕方を効率的
にエミュレートすることができるようにした構成を提供
するものである。本発明によれば、ホストマイクロプロ
セッサ１１は、変換済みプログラム中で非整列メモリ参
照を含むメモリアクセス命令にはじめて遭遇すると、ま
ずその例外を処理し、そのメモリアクセス命令を事実上
エミュレートするために、例外ハンドラ３６を呼び出
す。

【００２５】さらに、例外ハンドラ３６は、例外を処理
するために最初に呼び出されたとき、そのメモリアクセ
ス命令と関連したカウンタ３７を設定し、初期化する。
その後、たとえばループ中の同じ命令について例外ハン
ドラ３６が呼び出される毎に、例外ハンドラ３６はカウ
ンタ３７をインクリメントし、カウンタ３７により与え
られるカウント値を所定のスレッショルド値と比較す
る。そして、カウンタ３７により与えられるカウント値
がスレッショルド値と所定の対応関係になると（たとえ
ば、カウント値がスレッショルド値と等しいか、スレッ
ショルド値より大きくなると）、例外ハンドラ３６は、
やはり実行環境３０の一部として設けられるコードジェ
ネレータ３５に付加コードを生成させる。このコード
は、やはり変換済みプログラムの一部として処理され
て、非整列メモリ参照を処理するよう実際にメモリアク
セス命令をエミュレートする。その後は、メモリアクセ
ス命令を処理する代わりに、この付加コードが処理され
ることによって、例外ハンドラ３６を呼び出す必要なく
そのメモリアクセス命令をエミュレートすることができ
る。このようにしてメモリアクセス命令をエミュレーシ
ョンすることによって、例外ハンドラを呼び出し、例外
ハンドラから復帰するためのオーバヘッドが不要となる
ため、処理効率を改善することができる。例外ハンドラ
３６が呼び出されるとき付加コードが生成されるように
すれば、カウンタ３７は設ける必要がないということは
理解できよう。

【００２６】次に、具体例によって本発明の動作説明を
行う。この例においては、変換済みプログラム３１は下
記のコードセグメントＡのプログラムコードを含むもの
と仮定する。 コードセグメントＡ (1) <misc code> (2) ld uh [r1], r2 ; レジスタｒ１中のアドレ
スにより識別される記憶場所からレジスタｒ２への無符
号ハーフワードのロード (3) <misc code> ここで、ｒ１及びｒ２はマイクロプロセッサのレジスタ
セット２０の中のレジスタである。“ｍｉｓｃ ｃｏｄ
ｅ”によって指示されるコードセグメントＡ中のプログ
ラムコードは、行（１）の場合、変換済みプログラム３
１の行（２）のコードの前にあるプログラムコードに対
応し、行（３）の場合は、行（２）のコードの後にある
プログラムコードに対応する。

【００２７】コードセグメントＡの命令は、アドレスが
レジスタｒ１に書き込まれた記憶場所からハーフワード
データアイテムを検索して取り出し、レジスタｒ２にロ
ードするメモリアクセス動作を起動する。レジスタｒ１
中のアドレスが偶数ならば、データアイテムは整列状態
にあり、その場合、メモリアクセス動作は例外を生じる
ことなく進行することができる。しかしながら、レジス
タｒ１中のアドレスが奇数であると、データアイテムは
整列されていない。その場合は、命令を処理するために
例外ハンドラ３６が呼び出され、実際には、マイクロプ
ロセッサ１１に下記のコードセグメントＢの一連の命令
を実行させる。 コードセグメントＢ (1) ld ub [r1], r2 ; レジスタｒ１中のアドレス
によって指示される記憶場所から無符号バイトをレジス
タｒ２にロードする (2) ld ub [r1+1], r3 ; レジスタｒ１中のアドレス
により指示される記憶場所の次の記憶場所から無符号バ
イトをレジスタｒ３にロードする (3) shl r2,8,r2 ; レジスタｒ２中の値を左方
に１バイト（８ビット）桁送りする (4) or r2,r3,r2 ; レジスタｒ２とｒ３の内容
の論理和を取り、レジスタｒ２にロードする 行（１）及び（２）によって表される動作を行う際、マ
イクロプロセッサ１１は、例外ハンドラ３６の制御下
で、レジスタｒ１に入っているアドレス値により指示さ
れるバイト記憶場所から（行（１））、そして次の記憶
場所、すなわち１だけインクリメントされたレジスタｒ
１中のアドレス値により指示されるバイト記憶場所から
（行（２））データアイテムの各部分よりなるデータの
バイトを検索して取り出し、それらの取り出されたバイ
トをレジスタｒ２及びｒ３にロードする。レジスタセッ
ト２０中の各レジスタは、所定数のバイトデータ記憶場
所＜Ｂ_N．．．Ｂ₀＞からなり、行（１）及び（２）の命
令は取り出された各バイトを下位バイト記憶場所Ｂ₀に
記憶させる。さらに、各レジスタｒ２及びｒ３中の他の
のバイトデータ記憶場所＜Ｂ_N．．．Ｂ₁＞ には、各々
２進値“０”を有するビットが書き込まれる。

【００２８】コードセグメントＢの行（３）によって表
される動作を行う際、マイクロプロセッサ１１は、やは
り例外ハンドラ３６の制御下で、下位バイト記憶場所Ｂ
₀から取り出されたバイトをレジスタｒ２の次のバイト
記憶場所Ｂ₁に桁送りし、各々値“０”を有するビット
を下位バイト記憶場所Ｂ₀にロードする。行（４）によ
って表される動作を行う際、マイクロプロセッサ１１
は、レジスタｒ２とｒ３の内容の包含的ＯＲ（論理和）
を取り、その結果をレジスタＲ２に記憶する。実際に
は、この動作は、Ｂ₀以外のバイト記憶場所＜Ｂ_N．．．
Ｂ₁＞には全ての論理値“０”が入っており、従って
「包含的」論理和演算では対応するレジスタｒ２のバイ
ト記憶場所＜Ｂ_N．．．Ｂ₁＞は変更されないので、レジ
スタｒ２の下位バイト記憶場所Ｂ₀にレジスタｒ３の下
位バイト記憶場所Ｂ₀の内容が書き込まれる結果にな
る。従って、コードセグメントＢと関連して説明した動
作を実行した後においては、マイクロプロセッサ１１
は、ハーフワードの各部分を得るための２つの検索動作
（行（１）及び（２））と実際にそれらの各部分からハ
ーフワードを組み立てるための各動作（行（３）及び
（４））を実行することによって、レジスタｒ１中のア
ドレスにより指示されるメモリサブシステム１２の記憶
場所に非整列ハーフワード（２バイト）データアイテム
を構築したことになる。

【００２９】コードセグメントＢとの関連で上に説明し
た対応する動作は、記憶動作と関連して実行して、非整
列ハーフワードをメモリサブシステム１２の記憶場所に
記憶することができるということは理解できよう。すな
わち、マイクロプロセッサ１１は、レジスタｒ２のバイ
ト記憶場所Ｂ₁及びＢ₀に書き込まれているようなレジス
タ中の２バイトデータアイテムをレジスタｒ３のような
レジスタにコピーし、レジスタｒ３の下位バイト記憶場
所Ｂ₀の内容がレジスタｒ２の内容に合致するよう右に
桁送りすることができる。その後、マイクロプロセッサ
は、レジスタｒ１中のアドレスを用いてストア「バイ
ト」記憶動作を実行して、レジスタｒ２のバイト記憶場
所Ｂ₀の内容をレジスタｒ１によって指示されるメモリ
サブシステム１２中の記憶場所に記憶し、次にレジスタ
ｒ１中のインクリメントしたアドレスを用いて２回目の
ストア「バイト」記憶動作を実行して、レジスタｒ３の
バイト記憶場所Ｂ₀の内容をインクリメントしたアドレ
スによって指示されるメモリサブシステム１２中の記憶
場所に記憶することができる。

【００３０】さらに、例外ハンドラ３６は、マイクロプ
ロセッサ１１に４バイトワードよりなるデータワードと
関連したロードまたはストア動作と関連して同様の動作
を実行させることができるということも理解できよう。
例外ハンドラ３６は、マイクロプロセッサ１１に４つの
メモリアクセス動作を実行させて、各々の動作でそのワ
ードの各バイトを取り出させるかまたは記憶させること
ができるはずである。ロード動作の場合、例外ハンドラ
３６は、マイクロプロセッサ１１に取り出された各バイ
トを各レジスタにコピーさせ、それらのバイトが各レジ
スタのそれぞれのバイト記憶場所Ｂ₃乃至Ｂ₀に入るよう
桁送り動作を実行させ、レジスタの内容の論理和をとっ
て、検索されたワードを入れる単一のレジスタに入れる
ためのＯＲ動作を実行させることになる。

【００３１】しかしながら、図３において、非整列ワー
ドメモリ参照と関連したメモリアクセス動作は、たとえ
ばそのメモリ参照が“２”または“６”をアドレスとし
て使う場合は２つの整列ハーフワードアクセスを用い
て、あるいはたとえばそのメモリ参照がアドレスとして
“１”、“３”、“５”または“７”をを使う場合は、
１つのハーフワードアクセスと２つのバイトアクセスと
してより効率的に処理することができる。このように、
メモリアクセス動作がメモリ参照がアドレスとして
“２”を用いるロード動作であると、マイクロプロセッ
サ１１は、例外ハンドラ３６の制御下で、アドレス
“２”及び“４”を用いて各々整列参照である２つのハ
ーフワードロード動作を実行させ、取り出されたハーフ
ワードはレジスタセット２０の各レジスタに記憶され
る。その後、例外ハンドラ３６はアドレス“４”を用い
て検索されたハーフワードの入ったレジスタの内容をバ
イト記憶場所Ｂ₂及びＢ₃へ桁送りさせ、これら２つのレ
ジスタの内容の論理和を取らせる。同様に、メモリアク
セス動作がメモリ参照がアドレスとして“２”を用いる
ストア動作の場合、例外ハンドラ３６は、マイクロプロ
セッサにワードが書き込まれたレジスタの内容をコピー
させて第２のレジスタに記憶させる。その第２のレジス
タの内容を最初にバイト記憶場所Ｂ₃及びＢ₂に入ってい
たバイトがそれぞれバイト記憶場所Ｂ₁及びＢ₀に入るよ
うに第２のレジスタの内容を桁送りさせ、これらの２つ
のレジスタの内容に関連してストアハーフワード動作を
実行させて各ハーフワードをアドレス“２”及び“４”
によってそれぞれ指示されるメモリの記憶場所に記憶さ
せる。

【００３２】一方、メモリアクセス動作がメモリ参照が
アドレスとして“１”を用いるロード動作の場合は、例
外ハンドラはマイクロプロセッサ１１に、（ｉ）“１”
をアドレスとして用いてその記憶場所のバイトを取り出
し、第１のレジスタに記憶するロードバイト動作、（i
i）アドレスとして“２”（すなわち、最初の動作
（ｉ）はアドレス指定された１つの記憶場所に記憶され
たバイトに対するものであるから、アドレス“１”を
“１”だけインクリメントしたアドレス）を用いて、そ
の記憶場所で始まるハーフワードを検索して取り出し、
第２のレジスタに記憶するロードハーフワード動作、
（iii）さらにインクリメントしたアドレス“４”（す
なわち、第２の動作（ii）は２つの連続する記憶場所に
記憶されたハーフワードについてのものであるから、ア
ドレス“２”を“２”だけインクリメントしたアドレ
ス）を用いて、その記憶場所のバイトを検索して取り出
し、第３のレジスタに記憶するロードバイト動作、を実
行させる。その後、例外ハンドラ３６は、マイクロプロ
セッサに各レジスタのバイトを適切な記憶場所に桁送り
させ、レジスタの内容の論理和を取ってワードを生成さ
せることができる。例外ハンドラ３６は、非整列メモリ
参照がアドレス“３”、“５”または“７”を使用する
場合には、マイクロプロセッサ１１に同様の動作を実行
させることができる。その他、ストア動作と関連して例
外ハンドラ３６により実行させられる動作は、当業者に
は自明であろう。さらに、より大きいデータアイテム及
び／または他のアドレスと関連したロード及びストア動
作に関連して例外ハンドラにより実行させられる動作に
ついても、当業者にとっては自明であろう。

【００３３】本発明によれば、例外ハンドラ３６は、マ
イクロプロセッサ１１がコードセグメントＢと関連して
上に説明した動作を実行するのを制御する他、一般に、
コードジェネレータ３５にコードセグメントＣに関連し
て以下に説明するコードを生成させる（非整列メモリ参
照を伴うハーフワードロードの場合）。 コードセグメントＣ （１） <misc code> （２） ba Fixup ; 「常に」ラベル“Ｆ
ｉｘｕｐ”を用いてコーディングする無条件分岐 （３） resume <misc code> （４） Fixup ld ub [r1],r2 ; レジスタｒ１中の
アドレスによって指示される記憶場所の次の記憶場所か
ら無符号バイトをレジスタｒ３にロードする （５） ld ub [r1+1],r3 ; レジスタｒ１中の
アドレスによって指示される記憶場所の次の記憶場所か
ら無符号バイトをレジスタｒ３にロードする （６） shl r2,8,r2 ; レジスタｒ２中の
値を左方に１バイト（８ビット）桁送りする （７） or r2,r3,r2 ; レジスタｒ２及び
ｒ３中のバイトの論理和を取りレジスタｒ２にロードす
る （８） ba resume ; 「常に」ラベル
“ｒｅｓｕｍｅ”を用いてコーディングする無条件分岐 コードセグメントＣの行（１）及び（３）の“ｍｉｓｃ
ｃｏｄｅ”によって指示されるコードは、変換済みプ
ログラム３１のコードセグメントＡの対応する番号の行
におけるオリジナル変換済みプログラム３１と対応す
る。行（４）乃至（７）によって指示されるコードは、
コードセグメントＢと対応する。行（２）のコードは、
コードジェネレータ３５が変換済みプログラムのコード
セグメントＡの行（２）中のコードを置換するコードで
あり、マイクロプロセッサ１１を命令セグメントＢ中の
最初の命令に対応する“Ｆｉｘｕｐ”とラベルされた命
令に分岐させ、実際上マイクロプロセッサ１１にコード
セグメントＢの命令を処理させる。コードセグメントＣ
の行（７）のコードは、コードセグメントＢと関連して
上に説明した最後の動作を行わせ、コードセグメントＣ
の行（８）の命令はマイクロプロセッサ１１をオリジナ
ル変換済みプログラムコード３１の行（３）の＜ｍｉｓ
ｃｏｄｅ＞中の第１の命令に対応する“ｒｅｓｕｍ
ｅ”とラベルされた変換済みプログラムコードの命令に
分岐させる。従って、コードジェネレータ３５は、変換
済みプログラム３１でコードセグメントＡの行（２）の
コードをコードセグメントＣの行（２）及び（４）乃至
（８）のコードと置換する。

【００３４】その結果、たとえばコードセグメントＡが
ループの一部をなす場合のように、マイクロプロセッサ
１１がコードセグメントＣを処理する場合、マイクロプ
ロセッサ１１は、例外ハンドラ３６を呼び出す結果とな
るコードセグメントＡの行（２）の命令のような命令に
遭遇するのではなく、コードジェネレータ３５により生
成されたコードセグメントＣを実行することになり、そ
の結果例外ハンドラ３６を呼び出す必要なしに置換され
た命令のエミュレーションが容易化される。マイクロプ
ロセッサ１１はこれらの動作を例外ハンドラ３６を呼び
出す必要なしに行うので、マイクロプロセッサ１１は、
例外ハンドラ３６を呼び出すことによって別途必要とな
るオーバヘッドを回避できることから、変換済みプログ
ラムの処理効率が改善される。

【００３５】また、コードジェネレータ３５は、ストア
動作やワード及び他のサイズのデータアイテムのための
対応するプログラムコードを生成することができるが、
それらの具体的なコードについては、当業者には自明で
あろう。

【００３６】以上の背景に基づいて、次に本発明に関連
して例外ハンドラ３６及びコードジェネレータ３５によ
り実行される詳細な動作を図４のフローチャートを参照
しつつ説明する。図４において、マイクロプロセッサ１
１は、実行環境３０で変換済みプログラムを処理中に非
整列メモリ参照を伴うメモリアクセス命令に遭遇すると
（ステップ１００）、例外ハンドラ３６を呼び出してそ
のメモリアクセス命令の処理を制御する（ステップ１０
１）。その呼び出しの一部として、例外ハンドラ３６
は、その非整列メモリ参照を伴う変換プログラム３１中
のメモリアクセス命令のメモリアドレス（マイクロプロ
セッサのプログラムカウンタ（図示省略）の現在値に対
応する）、そのメモリアクセス命令に続く変換プログラ
ム中の次の命令のメモリアドレス（通常は、マイクロプ
ロセッサのプログラムカウンタ２４の所定値だけインク
リメントされた現在値に対応する）、及び非整列メモリ
参照を生じたデータアイテムのメモリアドレスよりなる
パラメータを与えられる。

【００３７】例外ハンドラ３６は、ステップ１０１で呼
び出されると、まず、メモリアクセス命令が、コードセ
グメントＣと関連して上に説明したような「フィックス
アップ」ルーチンの生成を容易にしようとする種類の命
令であるかどうかを確かめる（より詳しくはマイクロプ
ロセッサに確かめさせる）（ステップ１０２）。一実施
形態においては、例外ハンドラ３６は、変換済みプログ
ラム３１と関連して与えられる命令ばかりでなく、非整
列メモリ参照を伴うメモリアクセス命令と関連して使用
することができ、例外ハンドラ３６は変換済みプログラ
ム３１と関連して与えられる命令用のフィックスアップ
ルーチンの生成を容易にするだけである。例外ハンドラ
３６は、ステップ１０２でメモリアクセス命令が「フィ
ックスアップ」ルーチンの生成を容易にしようとする種
類の命令ではないと判断すると、ステップ１０３に進ん
で、マイクロプロセッサ１１に所定の例外処理動作を実
行させる。この所定の例外処理動作は、非整列メモリ参
照を有するメモリアクセス命令を処理するために選択さ
れる各特定の方針によって決まり、たとえば、命令セグ
メントＢと関連して上に説明した動作を行う、その命令
を含むプログラムを終了させる等々の動作からなる。

【００３８】ステップ１０２に戻って、例外ハンドラ３
６は、メモリアクセス命令がフィックスアップルーチン
の生成を容易にしようとする種類の命令であると判断す
ると、まず、その特定のメモリアクセス命令に対して例
外カウンタ３７があるかどうかを確かめ（ステップ１１
０）、例外カウンタがない場合は、そのための例外カウ
ンタ３７を設定して初期化する（ステップ１１１）。こ
れに対して、例外ハンドラ３６は、その特定のメモリア
クセス命令のための例外カウンタ３７があることを確認
した場合、その例外カウンタをインクリメントさせる
（ステップ１１２）。例外ハンドラ３５は、ステップ１
１１または１１２の後、例外カウンタ３７によって与え
られる値が所定のスレッショルド値より大きいかどうか
を確かめる（ステップ１１３）。例外ハンドラ３６は、
ステップ１１３で否定判断をすると、マイクロプロセッ
サ１１を制御して、コードセグメントＢと関連して上に
説明した動作を実行させて、ロード動作時にはデータア
イテムを検索して、組立させ、ストア動作時にはデータ
アイテムを分解して、記憶させることによって命令をエ
ミュレートし（ステップ１１４）、例外を生じさせた命
令の次の命令で、そのメモリアクセス命令の後の変換済
みプログラム中の次の命令のメモリアドレスを用いて変
換済みプログラムに制御権を戻す（ステップ１１５）。

【００３９】他方、例外ハンドラ３６は、ステップ１１
３で肯定判断をした場合、コードジェネレータ３５にコ
ードセグメントＣと関連して上に説明したような「フィ
ックスアップ」コードを生成させ、その生成されたコー
ドを変換済みプログラムに挿入させる（ステップ１１
６）。その動作において、コードジェネレータ３５は、
例外を生じさせた命令と次の命令のメモリアドレス、及
び非整列メモリ参照のメモリアドレスを受け取る。コー
ドジェネレータ３５は、例外を生じさせた命令のメモリ
アドレスを用いて命令の種類、すなわちその命令がロー
ド命令かストア命令か、そしてその命令がハーフワード
用か、ワード用か、等々を調べることができる。さら
に、コードジェネレータは、非整列メモリ参照のメモリ
アドレスを用いて、参照がどのように非整列になってい
るかを確かめることができる。コードジェネレータ３５
は、この情報から実行すべき特定の動作、及びそれらの
動作を実行するために生成すべきコードを容易に決定す
ることができる。本発明の一実施形態においては、コー
ドジェネレータ３５は、動作及びデータアイテムの各々
のタイプに必要なプログラムコード及び参照アドレスが
どのように非整列になっているかを表す一組のテンプレ
ートまたはマクロを基本的に具備していて、それらのテ
ンプレートまたはマクロは、組み立ててフィックスアッ
プコードとしての変換済みプログラム３１に添付するこ
とができ、フィックスアップコードへの必要な分岐命
令、及びフィックスアップコードからのリターン分岐命
令を与える。

【００４０】コードジェネレータ３５は、ステップ１１
６と関連して上に説明した動作を実行した後、制御権を
例外ハンドラ３６に返し（ステップ１２０）、その後、
例外ハンドラ３６は変換プログラム３１に制御権を返す
ことができる（ステップ１２１）。このリターン動作で
は、例外ハンドラ３６は、例外ハンドラ３６の呼び出し
を生じさせたメモリアクセス命令のメモリアドレス（例
外ハンドラ３６が呼び出されたときこれに与えられた）
を使用する。従って、例外ハンドラ３６は、例外条件が
検出された変換済みプログラム３１の中のポイント、素
ｃコードセグメントＣの行（３）の分岐命令に制御権を
返す。このように、制御権が変換済みプログラム３１に
返された後、たとメモリアクセス命令がループ中に置か
れている場合に起こるように、非整列メモリ参照例外を
生じさせたメモリアクセス命令が入っていた変換済みプ
ログラム３１の部分が再度処理されると、そのメモリア
クセス命令を処理する代わりに、行（４）乃至（８）の
フィックスアップコードが処理され、これによって例外
ハンドラ３６を呼び出す必要を回避することができる。

【００４１】本発明にはいくつかの長所がある。特に、
本発明によれば、他の場合には例外ハンドラを呼び出す
ことが必要になるような様々な種類の条件を処理するた
めのコードを生成することが可能であり、これによって
例外ハンドラ３６を呼び出すことによって生じると考え
られるオーバヘッドを回避することができる。従って、
本発明によれば、非整列メモリ参照のような例外条件が
生じて、例外ハンドラの呼び出しが必要とならない限り
は一般に効率的に実行することができるコードセグメン
トＡのようなコードを用いて、オリジナルプログラム３
３から変換済みプログラム３１を生成することが可能で
ある。変換済みコード３１の処理中に例外条件が実際に
起こった場合にのみ、その例外条件を生じさせた命令を
命令セグメントＣのようなコードによって置換する。こ
の代替コードはより効率は低いが、置換後は、例外条件
を生じさせた命令について例外ハンドラを呼び出す必要
がなくなる。

【００４２】上に説明した本発明については、様々な修
正態様、変更態様が可能である。たとえば、例外が生じ
たとき常にフィックスアップコードを生成するのであれ
ば、例外ハンドラ３６とコードジェネレータ３５を元々
１つの部品に組み込み、例外が生じたときこれを呼び出
して、フィックスアップコードを生成させるようにして
もよい。その場合は、図４で、ステップ１０２及び１０
３は実行する必要がないので、動作はステップ１０１か
ら直接１１０へ進むことができる。

【００４３】さらに、例外ハンドラ３６が例外が最初に
発生したときフィックスアップコードの発生を行わせる
ようにするのであれば、例外カウンタ３７は設ける必要
がないということは理解できよう。

【００４４】さらに、本発明は、プログラムの処理に関
連して生じ得る様々な型の例外または異常条件と関連し
て用いることができる。さらに、本発明は、エミュレー
ションに関連するもの以外に、種々のプログラム及びプ
ログラミング環境と関連して用いることが可能である。

【００４５】本発明によるシステムは、あらゆる部分を
適切なプログラムによって制御することが可能な特定目
的ハードウェアまたは汎用コンピュータシステムでその
全体もしくは一部を構成することができるということは
明白であろう。全てのプログラムは、その全部または一
部を従来の方法で、本発明のシステムの一部で構成する
ことができるし、本発明のシステムに記憶することもで
き、あるいは従来の方法で情報を転送するためのネット
ワークまたはその他の機構を介してその全部または一部
を本発明のシステムに与えることができる。さらに、本
発明のシステムは、該システムに直接接続することがで
きる、あるいは従来の方法で情報を転送するためのネッ
トワークまたはその他の機構を介してシステムに情報を
転送することができる入力要素（図示省略）を用いてオ
ペレータが供給する情報によって動作させる、あるいは
その他の形で制御することが可能なことは理解できよ
う。

【００４６】上記実施形態は、コンピュータのハードウ
エアによって実施される。そのハードウエアシステムで
用いられるプログラムは当然のことながら記録媒体に記
録された状態で提供される。このプログラムを記憶させ
た媒体としては、例えばフレキシブルディスク、ＣＤ−
ＲＯＭ、メモリカードその他あらゆる媒体を使用でき
る。媒体に記録されたプログラムは、ハードウエアに組
み込まれている記憶装置、例えばハードディスクなどに
インストールされることにより、プログラムが実行でき
るようになる。

【００４７】上記説明は、本発明の特定の実施形態に限
定して説明を行った。しかしながら、本発明には種々の
変更態様及び修正態様が可能であり、それらの変更態様
や修正態様によっても本発明の長所の一部もしくは全部
を達成することができる。従って、それらの変更態様並
びに修正態様は、特許請求の範囲の記載に基づき、本発
明の精神及び範囲に包括されるものである。

【図面の簡単な説明】

【図１】 本発明に従い構成されたディジタルコンピュ
ータシステムを示す機能ブロック図である。

【図２】 本発明の説明を解りやすくするための説明図
である。

【図３】 図２同様、本発明の説明を解りやすくするた
めの説明図である。

【図４】 本発明と関連してディジタルコンピュータシ
ステムにより行われる動作を示すフローチャートであ
る。

【図５】 本発明と関連してディジタルコンピュータシ
ステムにより行われる動作を示すフローチャートであ
る。

【図６】 本発明と関連してディジタルコンピュータシ
ステムにより行われる動作を示すフローチャートであ
る。

【符号の説明】

１０ コンピュータシステム、１１ マイクロプロセッ
サ、１２ メモリサブシステム、１３ 入出力サブシス
テム、１４ メモリ管理ユニット。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成９年８月１５日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

───────────────────────────────────────────────────── フロントページの続き (71)出願人 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡＤ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303，Ｕ. Ｓ．Ａ. (72)発明者 デイヴィッド・エル・リース アメリカ合衆国・01581・マサチューセッ ツ州・ウエストボロー・メープル サーク ル・１

Claims (6)

【特許請求の範囲】
1. 【請求項１】 プログラムの実行時に所定の型の例外条
   件の回避を容易にするための例外条件回避システムにお
   いて： Ａ．一連の命令を含む命令ストリームよりなるプログラ
   ムを実行するための実行環境で、その一連の命令の中の
   １つ命令の実行と関連して少なくとも１つの例外条件を
   検出する例外条件検出器を含む実行環境と； Ｂ．前記命令ストリーム中の前記１つの命令の実行と関
   連した少なくとも１つの例外条件の実行環境による検出
   に応答して、処理されると前記少なくとも１つの例外条
   件を回避するフィックスアップコードを生成し、前記命
   令ストリーム中のフィックスアップコードによって前記
   １つの命令を置換するフィックスアップコード生成サブ
   システムと；を具備した例外条件回避システム。
2. 【請求項２】 プログラムの実行時に所定の型の例外条
   件の回避を容易にするためのコンピュータで実施される
   方法において： Ａ．一連の命令を含む命令ストリームよりなるプログラ
   ムを実行するための実行環境で、その一連の命令の中の
   １つ命令の実行と関連して少なくとも１つの例外条件を
   検出するための例外条件検出器を含む実行環境を形成す
   るステップと； Ｂ．前記命令ストリーム中の１つの命令の実行と関連し
   た前記少なくとも１つの例外条件の該実行環境による検
   出に応答して、処理されると少なくとも１つの例外条件
   を回避するフィックスアップコードを生成し、前記命令
   ストリーム中のフィックスアップコードによって１つの
   命令を置換するステップと；を具備した方法。
3. 【請求項３】 プログラムの実行時に所定の型の例外条
   件の回避を容易にするための、コンピュータで使用する
   例外条件回避コンピュータプログラムであって、前記コ
   ンピュータが、一連の命令を含む命令ストリームよりな
   るプログラムを実行するための実行環境で、その一連の
   命令の中の１つ命令の実行と関連して少なくとも１つの
   例外条件を検出するための例外条件検出器を含む実行環
   境を与える例外条件回避コンピュータプログラムを記録
   した媒体において、前記コンピュータに、前記命令スト
   リーム中の１つの命令の実行と関連した前記少なくとも
   １つの例外条件の該実行環境による検出に応答して、処
   理されるとその少なくとも１つの例外条件を回避するフ
   ィックスアップコードを生成させ、前記命令ストリーム
   中のフィックスアップコードによって前記１つの命令を
   置換させるフィックスアップコード生成コード手段が記
   録されたコンピュータ可読記録媒体。
4. 【請求項４】 Ａ．コンピュータと； Ｂ． ｉ．一連の命令を含む命令ストリームよりなるプ
   ログラムをそのコンピュータに実行させるための実行環
   境で、その一連の命令の中の各命令の実行と関連して少
   なくとも１つの例外条件を検出するための例外条件検出
   器を含む実行環境と； ii．前記命令ストリーム中の命令の実行と関連した前記
   少なくとも１つの例外条件の該実行環境による検出に応
   答して、処理されるとその少なくとも１つの例外条件を
   回避するフィックスアップコードを生成し、その少なく
   とも１つの例外条件が検出された命令ストリームの中の
   命令を前記命令ストリーム中のフィックスアップコード
   によって置換するフィックスアップコード生成サブシス
   テムと；を有するコンピュータを制御するための制御サ
   ブシステムと；を具備した例外条件回避システム。
5. 【請求項５】 コンピュータを制御する制御サブシステ
   ムにおいて： Ａ．一連の命令を含む命令ストリームよりなるプログラ
   ムを前記コンピュータに実行させるための実行環境で、
   前記一連の命令の中の各命令の実行と関連して少なくと
   も１つの例外条件を検出するための例外条件検出器を含
   む実行環境と； Ｂ．前記命令ストリーム中の命令の実行と関連した前記
   少なくとも１つの例外条件の検出に応答して、前記コン
   ピュータに処理されるとその少なくとも１つの例外条件
   を回避するフィックスアップコードを生成させ、前記少
   なくとも１つの例外条件が検出された前記命令ストリー
   ムの中の命令を前記命令ストリーム中のフィックスアッ
   プコードによって置換させるフィックスアップコード生
   成サブシステムと；を具備した制御サブシステム。
6. 【請求項６】 コンピュータを制御するフィックスアッ
   プコード生成制御サブシステムであって、前記コンピュ
   ータが、一連の命令を含む命令ストリームよりなるプロ
   グラムを前記コンピュータに実行させるための実行環境
   を与え、その実行環境は前記一連の命令の中の各命令の
   実行と関連して少なくとも１つの例外条件を検出するた
   めの例外条件検出器を含む、コンピュータを制御するフ
   ィックスアップコード生成制御サブシステムにおいて： Ａ．コード生成要求に応答して、処理されると前記少な
   くとも１つの例外条件を回避するフィックスアップコー
   ドを前記コンピュータに生成させ、前記命令ストリーム
   の中の１つの命令を前記命令ストリームの中のフィック
   スアップコードによって置換させるコードジェネレータ
   要素と； Ｂ．前記少なくとも１つの例外条件の検出に応答して、
   前記コンピュータにコード生成要求を発生させる例外条
   件ハンドラ要素と；を具備したフィックスアップコード
   生成制御サブシステム。