JPH1011354A - アドレスデータ生成装置 - Google Patents

Abstract

(57)【要約】 【目的】水平／垂直に各所定数の画素を配列した２次元
画像領域の任意画素に対し、水平／垂直の配列数が異な
る２次元アドレス配列を想定た仮想面を持つメモリ空間
に上記任意画素に対応するアドレスを無駄なく割り当て
られるようにして、画素データのメモリへの格納やラン
ダムアクセスを容易にする。 【構成】２次元画像領域の原点画素から任意画素までの
総画素数を一旦求め、この総画素数を水平／垂直の配列
数が異なる２次元アドレス配列の水平アドレス数で除し
た商によって垂直アドレスを、剰余によって水平アドレ
スを算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば画像の拡
大，縮小，回転などの各種の特殊効果を得る所謂ディジ
タルビデオエフェクト装置等の画像処理システムなどに
おいて、水平／垂直方向に各所定数の画素を配列してな
る２次元の画像領域に属する任意の画素に対し、この２
次元の画素配列とは水平／垂直の配列数が必ずしも等し
くない２次元のアドレス配列を想定してなるメモリ空間
に上記画像領域の画素に対応するアドレスを不足なく簡
単に割り当てられるようにして、画素データのメモリへ
の無駄のない格納を可能にし、また、ランダムアクセス
を容易にしたアドレスデータ生成装置に関する。

【０００２】

【従来の技術】近年、例えば画像の拡大，縮小，回転な
どの各種の特殊効果を得る所謂ディジタルビデオエフェ
クト装置が開発されている。この種の装置における特殊
効果を得るための画像処理は、処理対象となる画像デー
タを一旦メモリに格納し、読み出す際に、読み出し座標
を書き込み時の座標とは異なったものに変換するといっ
たものである。

【０００３】上記画像の拡大，縮小，回転などの各種の
特殊効果を得る処理のために画像データを一旦メモリに
格納するに際しては、当該メモリのメモリ空間に画像デ
ータによって表される画像空間が、相互の水平／垂直の
形態を変えないようにして格納されることが必要であ
る。図５は画像処理の対象となる画像空間を表わす概念
図である。図示の例では、例えばＶＧＡ等と同様コンピ
ュータ画像処理に関する方式の一つであるＸＧＡの画面
８００×６００×８が、シリアル／パラレル変換により
水平方向ＨG （ＨG＝４００）画素、垂直方向にＶG
（ＶG ＝６００）画素の広がりを持つ２次元画像領域を
持って画像空間を構成しており、これが画像処理の対象
とされる。

【０００４】図５の画像空間について上記各種の特殊効
果を得るためにメモリに格納するには、この画像空間の
各画素が不足なくメモリ空間の各画素対応のアドレスに
割り当てられることが必要であり、従って、画像空間の
水平方向の画素数ＨG がメモリ空間の水平方向の画素数
（アドレス数）ＨM 以下であり且つ画像空間の垂直方向
画素数ＶG がメモリ空間の垂直方向の画素数（アドレス
数）ＶM 以下となる条件を満たすようにするのが普通で
あった。

【０００５】

【発明が解決しようとする課題】図６は、図５について
説明したような画像空間を従来の方法によってメモリ空
間に格納した様子を示す概念図である。図示の通り、図
５の画像空間を上述の条件を満たすようにメモリに格納
するために容量の大きいメモリ（例えば、１６Ｍbit の
ＤＲＡＭ：１０２４×１０２４×１６）を適用しなくて
はならず、メモリ容量の大きな部分が余ってしまい無駄
となる。

【０００６】図７は、図５について説明したような画像
空間を図４のものよりも容量が１段階下の等級のメモリ
に格納する様子を示す概念図である。図７のように、容
量が図６のものよりも１段階下の等級の容量のメモリ
（例えば、４Ｍbit のＤＲＡＭ：５１２×５１２×１
６）を用いる場合、メモリ１個で画像空間の全画素のデ
ータを格納できるできるだけの容量（ＨG ×ＶG ＝２４
０，０００）を越える容量（ＨM2×ＶM2＝２６２，１４
４）を持っているにも拘らず、ＨM2（＝５１２）はＨG
（＝４００）をカバーするもののＶM2（＝５１２）がＶ
G （＝６００）に満たないために、このメモリを２個用
いなくてはならず、回路の大型化やコストアップを招来
してしてしまうといった問題があった。

【０００７】本発明は上述の問題点に鑑みてなされたも
のであり、水平／垂直方向に各所定数の画素を配列して
なる２次元の画像領域に属する任意の画素に対し、この
２次元の画素配列とは水平／垂直の配列数が必ずしも等
しくない２次元のアドレス配列を想定してなる仮想面を
持つメモリ空間に上記画像領域の画素に対応するアドレ
スを無駄なく簡単に割り当てられるようにして、画素デ
ータのメモリへの無駄のない格納やランダムアクセスを
容易にしたアドレスデータ生成装置を提供することを目
的とする。

【０００８】

【課題を解決するための手段および作用】上記課題を解
決するため、一つの本願発明は：水平方向にＨG （ＨG
は自然数）画素、垂直方向にＶG （ＶG は自然数）画素
の広がりを持つ２次元画像領域において、この画像領域
の左上端位置の画素を原点（０，０）としたとき、該原
点画素から水平右方向にＧx （Ｇx は自然数）画素、垂
直下方向にＧy （Ｇy は自然数）画素の座標位置にある
任意の画素Ａに対し、水平方向にＨM （ＨM は画素に対
応したアドレスの数を表わす自然数）、垂直方向にＶM
（ＶM は画素に対応したアドレスの数を表わす自然数）
のアドレスを想定してなりＨM とＶM との積がＨG とＶ
G との積以上である２次元の仮想面を持つメモリ空間に
おいて、該仮想面の左上端位置のアドレスを原点（０，
０）とし、上記画素Ａの座標位置に対応する該仮想面に
おける画素データの格納アドレスＢの座標を該原点のア
ドレスから水平右方向にＭx （Ｍx は自然数）、垂直下
方向にＭy （Ｍy は自然数）の座標位置にあるものとし
たとき、上記２次元画像領域に属する任意の画素Ａ（Ｇ
x ，Ｇy ）の座標データの供給を受けて該座標データに
対応する上記２次元の仮想面に属する格納アドレスＢの
座標（Ｍx ，Ｍy ）を表わすデータを生成するようにな
されたアドレスデータ生成装置であって、上記Ｍx を
（Ｇy ×ＨG ＋Ｇx ）÷ＨM に相応する演算の剰余を表
わすデータとして生成し、且つ、上記Ｍy を（Ｇy ×Ｈ
G ＋Ｇx ）÷ＨM に相応する演算の商を表わすデータと
して生成する演算手段を備えてなることを特徴とするア
ドレスデータ生成装置というものである。……（１）

【０００９】また、他の一つの本願発明は：水平方向に
ＨG （ＨG は自然数）画素、垂直方向にＶG （ＶG は自
然数）画素の広がりを持つ２次元画像領域において、こ
の画像領域の左上端位置の画素を原点（０，０）とした
とき、該原点画素から水平右方向にＧx （Ｇx は自然
数）画素、垂直下方向にＧy （Ｇy は自然数）画素の座
標位置にある任意の画素Ａに対し、水平方向にＨM （Ｈ
M は画素に対応したアドレスの数を表わす自然数）、垂
直方向にＶM （ＶM は画素に対応したアドレスの数を表
わす自然数）のアドレスを想定してなりＨM とＶM との
積がＨG とＶG との積以上である２次元の仮想面を持つ
メモリ空間において、該仮想面の左上端位置のアドレス
を原点（０，０）とし、上記画素Ａの座標位置に対応す
る該仮想面における画素データの格納アドレスＢの座標
を該原点のアドレスから水平右方向にＭx （Ｍx は自然
数）、垂直下方向にＭy （Ｍy は自然数）の座標位置に
あるものとしたとき、上記２次元画像領域に属する任意
の画素Ａ（Ｇx ，Ｇy ）の座標データの供給を受けて該
座標データに対応する上記２次元の仮想面に属する格納
アドレスＢの座標（Ｍx ，Ｍy ）を表わすデータを生成
するようになされたアドレスデータ生成装置であって、
上記２次元画像領域内に想定した水平ライン各Ｎ行（Ｎ
は自然数）でなる複数の仮想画像区画に対し上記メモリ
空間の２次元の仮想面内に想定した水平アドレス各Ｍ行
（Ｍは自然数）でなる同数の仮想メモリ区画が夫々区画
毎に対応するものとし、当該供給された画素Ａ（Ｇx ，
Ｇy ）の座標データに対しＧy ÷Ｎに相応する演算を実
行し、その演算による商並びに剰余を利用して該座標デ
ータに対応する上記２次元の仮想面に属する格納アドレ
スＢの座標（Ｍx ，Ｍy ）を表わすデータを生成する演
算手段を備えてなることを特徴とするアドレスデータ生
成装置というものである。……（２）

【００１０】また、更に他の一つの本願発明は：上記Ｎ
を２のｎ乗（ｎは自然数）の値に設定してなることを特
徴とする上記（２）に記載のアドレスデータ生成装置と
いうものである。

【００１１】

【実施の形態】図１は本発明の第１の実施の形態として
のアドレスデータ生成装置のブロック図である。また、
図２は図１の装置により２次元画像領域上の任意の画素
Ａのアドレスがメモリ空間の特定のアドレスＢに変換さ
れる様子を説明するための模式図である。図２の左側に
示すものは、水平方向にＨG （ＨG は自然数）画素、垂
直方向にＶG （ＶG は自然数）画素の広がりを持つ２次
元画像領域ＧＳＰであり、この画像領域の左上端位置の
画素を原点（０，０）としてある。この原点画素（０，
０）から水平右方向にＧx （Ｇx は自然数）画素、垂直
下方向にＧy （Ｇy は自然数）画素の座標位置（Ｇx ，
Ｇy ）にある任意の画素を画素Ａとしてある。

【００１２】また、図２の右側に示すものは、水平方向
にＨM （ＨM は画素に対応したアドレスの数を表わす自
然数）、垂直方向にＶM （ＶM は画素に対応したアドレ
スの数を表わす自然数）のアドレスを想定してなりＨM
とＶM との積がＨG とＶG との積以上である２次元の仮
想面を持つメモリ空間の、この仮想面ＭＳＰである。そ
して、仮想面ＭＳＰの左上端位置のアドレスを原点
（０，０）とし、上記画素Ａの座標位置（Ｇx ，Ｇy ）
に対応する該仮想面ＭＳＰにおける画素データの格納ア
ドレスＢの座標を該原点のアドレスから水平右方向にＭ
x （Ｍx は自然数）、垂直下方向にＭy （Ｍy は自然
数）の座標位置（Ｍx ，Ｍy ）にあるものとしている。

【００１３】上述した２次元画像領域ＧＳＰ（ＨG ×Ｖ
G ）およびメモリ空間の２次元の仮想面ＭＳＰ（ＨM ×
ＶM ）について： ＨM ＞ＨG ＶM ＜ＶG ＨM ×ＶM ＞ＨG ×ＶG なる条件が満たされている。

【００１４】図１の装置は、上記２次元画像領域ＧＳＰ
に属する任意の画素Ａの座標データ（Ｇx ，Ｇy ）の供
給を受けて該座標データ（Ｇx ，Ｇy ）に対応する上記
メモリ空間の２次元の仮想面ＭＳＰに属する格納アドレ
スＢの座標を表わすデータ（Ｍx ，Ｍy ）を生成するよ
うに構成されている。

【００１５】図１において、アドレスデータ生成装置１
００には上述した２次元画像領域ＧＳＰに属する任意の
画素Ａの座標データ（Ｇx ，Ｇy ）が各対応する信号ラ
インを通して供給される。座標データＧy は乗算器１０
１に供給され、この乗算器１０１で２次元画像領域ＧＳ
Ｐの水平方向の画素数の値ＨG が乗ぜられる。この乗算
器１０１の出力である演算結果の積Ｓ１は、２次元画像
領域ＧＳＰの上述した原点を（０，０）を０個目、同じ
行の隣の画素（１，０）を１個目として、上記同様に画
素を順次計数したときの、読み出し対象となる画素Ａ
（Ｇx ，Ｇy ）の属する行の左端の画素（０，Ｇy ）ま
での総画素数に相当する。

【００１６】乗算器１０１のこの出力Ｓ１は、次段の加
算器１０２に供給され、ここで入力座標データＧx が加
算される。この加算器１０２による演算結果である和Ｓ
２は原点を（０，０）を０個目、同じ行の隣の画素
（１，０）を１個目として、上記同様に画素を順次計数
したときの画素Ａ（Ｇx ，Ｇy ）までの総画素数に相当
する。

【００１７】上記加算器１０２の出力Ｓ２は次段の除算
器１０３に被除数として供給され、この除算器１０３に
除数として供給されるＨM （メモリ空間の２次元の仮想
面ＭＳＰの水平方向のアドレス数）によって除算され
る。この除算による剰余が画素Ａ（Ｇx ，Ｇy ）を格納
すべきアドレスＢ（Ｍx ，Ｍy ）の水平方向のアドレス
Ｍx であり、商が垂直方向のアドレスＭy である。

【００１８】以上のように、このアドレスデータ生成装
置１００に２次元画像領域ＧＳＰに属する任意の画素Ａ
の座標データ（Ｇx ，Ｇy ）を供給すると、同装置１０
０の出力として画素Ａ（Ｇx ，Ｇy ）を格納すべきアド
レスＢ（Ｍx ，Ｍy ）の水平方向のアドレスＭx ，垂直
方向のアドレスＭy を各表わすデータが自動的に生成さ
れる。従ってこのアドレスデータ生成装置１００を利用
すれば、２次元画像領域ＧＳＰ上で見た画素の座標デー
タ（Ｇx ，Ｇy ）を順次供給するだけで、これら画素に
対応したメモリ内のアドレスを順次アクセスすることが
できることとなり、メモリに格納した画像の拡縮や回転
等の特殊効果を得るための操作が容易に行われ得る。

【００１９】また、画像データをメモリに機械的に格納
するような場合でも、このアドレスデータ生成装置１０
０を利用すれば、画像データのアドレスをラスタスキャ
ンで順次隙間なく詰めてメモリに格納するに適合した順
次のアドレスデータが得られることになる。従って、図
１の装置によれば、図６或いは図７について説明したよ
うなメモリ容量の無駄が発生せず、メモリの容量を最大
限有効に利用できることになる。

【００２０】図３は本発明の第２の実施の形態としての
アドレスデータ生成装置を示すブロック図である。ま
た、図４は図３の装置により２次元画像領域上の任意の
画素Ａのアドレスがメモリ空間の特定のアドレスＢに変
換される様子を説明するための模式図である。図４の左
側に示すものは、図２の左側に示されたものと略同様の
２次元画像領域内を水平方向の行で５行分のデータブロ
ックを１つの仮想画像区画として複数の仮想画像区画に
区分した様子を示している。図示のように最も上の行を
第０行とし、次を第２行として、順次の行を称呼すると
き、第０行から第４行までの５行分のデータブロックで
１つの仮想画像区画が構成され、以下同様に複数の仮想
画像区画が構成される。ｎを整数とし、最上段の仮想画
像区画を０番目とすると、これより下方のｎ番目の仮想
画像区画では第５ｎ＋０行から第５ｎ＋４行までの５行
分のデータブロックで１つの仮想画像区画が構成されて
いる。図示の例では、この仮想画像区画（ブロック）に
属する第５ｎ＋２行にある任意の画素を図２の場合と同
様に画素Ａ（Ｇx ，Ｇy ）としてある。

【００２１】また、図４の右側に示すものは、図２の右
側に示されたものと略同様のメモリ空間の２次元の仮想
面を水平方向の行で４行分のデータブロックを１つの仮
想メモリ区画として複数の仮想メモリ区画に区分した様
子を示している。図示のように最も上の行を第０行と
し、次を第２行として、順次の行を称呼するとき、第０
行から第３行までの４行分のデータブロックで１つの仮
想メモリ区画が構成され、以下同様に複数の仮想メモリ
区画が構成されている。ｎを整数とし、最上段の仮想メ
モリ区画を０番目とすると、これより下方のｎ番目の仮
想メモリ区画では第４ｎ＋０行から第４ｎ＋４行までの
４行分のデータブロックで１つの仮想メモリ区画が構成
されている。尚、図４の例では、右側に示す２次元の仮
想面の水平方向（行方向）のアドレス数ＨM は左側に示
す２次元画像領域の水平方向（行方向）の画素数よりも
大きい場合が示されている。そして、右側に示す２次元
の仮想面の第４ｎ＋２行に画素Ａ（Ｇx ，Ｇy ）の座標
に対応するアドレスＢ（ＨM ，ＶM ）が存在する場合が
示してある。

【００２２】図３のアドレスデータ生成装置２００は、
図４について上述した画素Ａの座標を表わすデータ（Ｇ
x ，Ｇy ）の供給を受けて、メモリ空間の２次元の仮想
面でこれに対応するアドレスＢ（ＨM ，ＶM ）のデータ
を生成する。この場合、上記２次元画像領域内に想定し
た水平ライン各Ｎ行（Ｎは自然数、上記のように図示の
場合はＮ＝５）でなる複数の仮想画像区画に対し上記メ
モリ空間の２次元の仮想面内に想定した水平のアドレス
の並び各Ｍ行（Ｍは自然数、上記のように図示の場合は
Ｎ＝４）でなる同数の仮想メモリ区画が夫々区画毎に対
応する関係にあり、各該当区画毎に画素の座標を表わす
データ（Ｇx ，Ｇy ）に対してアドレス（ＨM ，ＶM ）
のデータを生成する。

【００２３】図３のアドレスデータ生成装置２００につ
いて詳細に説明する。このアドレスデータ生成装置２０
０には仮想メモリ区画のアクセス対象となる画素の座標
を表わすデータ（Ｇx ，Ｇy ）が各該当する信号ライン
から供給される。このようにして供給された一方のデー
タＧy は除算器２０１にその被除数入力端から入力され
る。除算器２０１の除数入力端には、上記仮想画像区画
の水平ライン数Ｎ（Ｎは自然数であり、上記のように図
示の場合はＮ＝５）が供給されて除算が実行される。

【００２４】除算器２０１でのこの除算による商の出力
ｎは、入力された座標データ（Ｇx，Ｇy ）の画素Ａが
属する上記仮想画像区画が図４での表現でｎ番目の区画
であることを意味している。一方、除算器２０１でのこ
の除算による剰余の出力Ｓ３は、図示の例ではＳ３＝２
であり、これは画素Ａが上記ｎ番目の区画中での第５ｎ
＋２行目の水平ライン中に含まれていることを意味して
いる。

【００２５】次に、除算器２０１でのこの除算による商
の出力ｎを乗算器２０２に供給し、ここで上記水平のア
ドレスの並びの数、即ち行数Ｍ（Ｍは自然数であり、上
記のように図示の場合はＭ＝４）を乗ずる。この乗算の
結果である積Ｓ４は、アドレスＢの属するブロック（仮
想メモリ区画）の先頭アドレス（垂直方向アドレスであ
り、この場合は４ｎ＋０）を表わす。これは１つの仮想
メモリ区画は各４行で構成されるため、このブロックを
上から０番目，１番目，…と計数したときにはｎ番目の
ブロック中での垂直方向の先頭アドレス（即ち、このブ
ロック中での左上端のアドレス）は４ｎ＋０（番目）と
なるからである。

【００２６】乗算器２０２の出力であるＳ４は、加算器
２０３に供給される。加算器２０３ではこのＳ４に対し
てセレクタ２０４から発せられる定数Ｓ５を加算する。
上述したようにＳ４はアドレスＢの属するブロック（仮
想メモリ区画）の先頭アドレス（垂直方向の先頭アドレ
ス）である。従ってアドレスＢの垂直方向のアドレス自
体を求めるには、この垂直方向の先頭アドレスから幾つ
下の行にアドレスＢの垂直方向のアドレスが該当するか
を表わす数を加算すればよい。この数が上記の定数Ｓ５
である。このＳ５は、上記仮想画像区画の水平ライン数
Ｎと仮想メモリ区画中の各水平のアドレスの並びの行数
Ｍとの関係、および、既述の剰余Ｓ３との関係で定まる
ものであり、本例（Ｎ＝５，Ｍ＝４）では以下のような
値をとる： Ｓ３＝０のとき：Ｓ５＝０ Ｓ３＝１のとき：Ｓ５＝０ Ｓ３＝２のとき：Ｓ５＝１ Ｓ３＝３のとき：Ｓ５＝２ Ｓ３＝４のとき：Ｓ５＝３ 本装置では、このような定数Ｓ５が、既述の除算器２０
１の剰余出力Ｓ３によってセレクタ２０４から発する定
数を切り換えることにより得られるように構成されてい
る。

【００２７】加算器２０３での上記演算の出力Ｓ６は後
述の加算器２１１に供給される。加算器２０３の出力Ｓ
６は、画像領域で画素Ａの属する仮想画像区画中の該当
する１つの水平方向の行（図４に示す例では（ｎ番目）
の仮想画像区画中の５ｎ＋２の行）の先頭の画素が、２
次元画像領域に対応するメモリ空間の仮想面では図４の
表現で見て上から第１行，第２行，…と計数したときに
第何行に属するか（垂直方向のアドレス）を表わす暫定
的値となる。図示の例では、画像領域で画素Ａの属する
ｎ番目の仮想画像区画中にある第５ｎ＋２行の先頭画素
が、メモリ空間の仮想面ではｎ番目の仮想メモリ画中に
ある第４ｎ＋２行に属することになる。上記に言う暫定
的の意については後述する。

【００２８】次に、画素Ａに対応するアドレスＢの水平
方向アドレスについて説明する。既述のように、画像領
域で画素Ａの属する仮想画像区画中の該当する１つの水
平方向の行の先頭の画素が、２次元画像領域に対応する
メモリ空間の仮想面では図４の表現で見て上から第１
行，第２行，…と計数したときに第何行に属するか（垂
直方向のアドレス）を意味するＳ６の値は、上記仮想画
像区画の水平ライン数Ｎと仮想メモリ区画中の各水平の
アドレスの並びの行数Ｍとの関係、および、既述の剰余
Ｓ３との関係で定まる或る定数となる。

【００２９】今、ｎ番目の仮想画像区画での第５ｎ＋０
行から第５ｎ＋４行までの５行分のデータブロック内で
の各行の先頭の画素について、これら先頭画素に対応す
る上記メモリ空間の仮想面上での各アドレスの水平方向
のアドレス値をそれぞれＳＴ１，ＳＴ２，ＳＴ３，ＳＴ
４とする。このような定義によるＳＴ１，ＳＴ２，ＳＴ
３，ＳＴ４の値は、既述のとおり定数として得られるも
のである。従って、この値に画像領域での画素Ａの水平
方向座標位置Ｇｘを加算すれば上記メモリ空間の仮想面
上での画素Ａ対応のアドレスＢの水平方向アドレス値が
暫定的値Ｓ８として求められることになる。この暫定的
の意については後述する。

【００３０】図３の装置では、上述したように水平方向
アドレスの暫定的値Ｓ８を求めるために、既述の除算器
２０１の剰余の出力Ｓ３に基づいて定数ＳＴ１，ＳＴ
２，ＳＴ３，ＳＴ４の値が選択的に出力されるように構
成されたセレクタ２０５の出力値Ｓ７を、当該供給され
た画素Ａの水平方向座標位置のデータＧｘに対し加算器
２０６によって加算するように構成されている。

【００３１】上述において、図４のように、仮想画像区
画中の１つの水平方向の行の画素数ＨG と上記メモリ空
間の仮想面の１つの水平方向のアドレス数ＨM とは異な
っており（本例ではＨG ＜ＨM ）、このために仮想画像
区画中の１つの水平方向の行の画素は、場合によっては
（本例では上記各仮想画像区画中の第２行以降は）上記
メモリ空間の仮想面の２つの水平方向のアドレスの並び
（行）に跨がって格納される。従って、上述した水平方
向アドレスの暫定的値Ｓ８自体ではメモリ空間の仮想面
での正規の水平方向アドレス値を表わすことにならな
い。正規の水平方向アドレス値を求めるためには、先ず
画素Ａが属する仮想画像区画中の１つの水平方向の行の
先頭画素に対応するメモリ空間の仮想面の１つのの行と
上記画素Ａに対応するアドレスＢが属する行が同じ１つ
の行となるか否かを判別する必要がある。

【００３２】この判別は上記先頭画素に対応するメモリ
空間の仮想面の水平方向アドレスと当該供給された画素
Ａの水平方向座標位置のデータＧｘとを加算した値が上
記メモリ空間の仮想面の１つの水平方向のアドレス数Ｈ
M を越えるか否かを識別することにより行われ得る。図
３の装置では、この判別を実行するために上記加算器２
０５の出力Ｓ８をコンパレータ２０７に供給し、ここで
値Ｓ８と上記アドレス数ＨM の値との比較を行なう構成
がとられている。

【００３３】コンパレータ２０７で値Ｓ８が上記アドレ
ス数ＨM を越えないと判別されたときには、上記アドレ
スＢの垂直方向のアドレス値は、画像領域での画素Ａの
属する行の上記先頭画素に対応する、メモリ空間の仮想
面での行（水平方向のアドレスの行）の垂直方向アドレ
ス（上から何行目かに相応）と等しいこととなり、他方
値Ｓ８が上記アドレス数ＨM を越えると判別されたとき
には、該垂直方向アドレスよりも１行下の垂直方向アド
レスになる。

【００３４】図３の装置では、このコンパレータ２０７
の判別出力Ｓ９に応じてアドレスＢの暫定的値（Ｓ７，
Ｓ６）を補正して正規のアドレスＢの値（Ｍx ，Ｍy ）
を算出するように構成している。先ず、コンパレータ２
０７で値Ｓ８が上記アドレス数ＨM を越えないと判別さ
れたときには、上記暫定的な水平方向のアドレス値Ｓ８
はそのままで正規のアドレス値Ｍx に等しく、また上記
暫定的な垂直方向のアドレス値Ｓ６もそのままで正規の
アドレス値Ｍy に等しい。一方、コンパレータ２０７で
値Ｓ８が上記アドレス数ＨM を越えると判別されたとき
には、上記暫定的な水平方向のアドレス値Ｓ８はＨM を
越える分が正規のアドレス値Ｍx となり、また上記暫定
的な垂直方向のアドレス値Ｓ６はこれに１を加算したも
のが正規のアドレス値Ｍy となる。

【００３５】図３の装置では、コンパレータ２０７の判
別出力Ｓ９に応じてセレクタ２０８およびセレクタ２０
９を切り換え操作することにより、セレクタ２０８から
は上記ＨM または０を選択的に出力Ｓ１０として出力
し、セレクタ２０９からは１または０を選択的に出力Ｓ
１１として出力するように構成し、上記出力Ｓ１０の値
を上記暫定的な水平方向のアドレス値Ｓ８から減算器２
１０で減算して正規のアドレス値Ｍx を得るようにし、
且つ、上記出力Ｓ１１の値を上記暫定的な垂直方向のア
ドレス値Ｓ６に加算器２１１で加算して正規のアドレス
値Ｍy を得るようにしている。

【００３６】以上のように、このアドレスデータ生成装
置２００に２次元画像領域に属する任意の画素Ａの座標
データ（Ｇx ，Ｇy ）を供給すると、同装置２００の出
力として画素Ａ（Ｇx ，Ｇy ）を格納すべきアドレスＢ
（Ｍx ，Ｍy ）の水平方向のアドレスＭx ，垂直方向の
アドレスＭy を各表わすデータが自動的に生成される。
従ってこのアドレスデータ生成装置２００を利用すれ
ば、２次元画像領域上で見た画素の座標データ（Ｇx ，
Ｇy ）を順次供給するだけで、これら画素に対応したメ
モリ内のアドレスを順次アクセスすることができること
となり、画素毎との画像データをメモリに無駄なく書き
込むことができ、また、メモリに格納した画像の拡縮や
回転等の特殊効果を得るための操作が容易に行われ得
る。

【００３７】図３の実施の形態を更に進めた実施の形態
として、図４で説明した１つの仮想画像区画内の水平方
向の行数Ｎの値を２のｎ乗（ｎは２以上の整数）とする
ことによって、除算器２０１での除数が２のｎ乗となる
ことから、この除算器２０１をビットシフトを行なうだ
けの極めて簡単な構成で実現するような構成を提案す
る。この構成によれば、一層回路規模を縮小することが
可能となる。

【００３８】

【発明の効果】本願発明によれば、水平／垂直方向に各
所定数の画素を配列してなる２次元の画像領域に属する
任意の画素に対し、この２次元の画素配列とは水平／垂
直の配列数が必ずしも等しくない２次元のアドレス配列
を想定してなる仮想面を持つメモリ空間に上記画像領域
の画素に対応するアドレスを無駄なく簡単に割り当てら
れるようにして、画素データのメモリへの無駄のない格
納やランダムアクセスを容易にしたアドレスデータ生成
装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態としてのアドレスデ
ータ生成装置のブロック図である。

【図２】図１の装置により２次元画像領域上の任意の画
素Ａのアドレスがメモリ空間の特定のアドレスＢに変換
される様子を説明するための模式図である。

【図３】本発明の第２の実施の形態としてのアドレスデ
ータ生成装置を示すブロック図である。

【図４】図３の装置により２次元画像領域上の任意の画
素Ａのアドレスがメモリ空間の特定のアドレスＢに変換
される様子を説明するための模式図である。

【図５】画像処理の対象となる画像空間を表わす概念図
である。

【図６】図５について説明したような画像空間を従来の
方法によってメモリ空間に格納した様子を示す概念図で
ある。

【図７】図５について説明したような画像空間を図４の
ものよりも容量が１段階下の等級のメモリに格納する様
子を示す概念図である。

【符号の説明】

１００ アドレスデータ生成装置 １０１ 乗算器 １０２ 加算器 １０３ 除算器 ２００ アドレスデータ生成装置 ２０１ 除算器 ２０２ 乗算器 ２０３ 加算器 ２０４ セレクタ ２０５ セレクタ ２０６ 加算器 ２０７ コンパレータ ２０８ セレクタ ２０９ セレクタ ２１０ 減算器 ２１１ 加算器

Claims (3)

【特許請求の範囲】
1. 【請求項１】水平方向にＨG （ＨG は自然数）画素、垂
   直方向にＶG （ＶG は自然数）画素の広がりを持つ２次
   元画像領域において、この画像領域の左上端位置の画素
   を原点（０，０）としたとき、該原点画素から水平右方
   向にＧx （Ｇx は自然数）画素、垂直下方向にＧy （Ｇ
   y は自然数）画素の座標位置にある任意の画素Ａに対
   し、 水平方向にＨM （ＨM は画素に対応したアドレスの数を
   表わす自然数）、垂直方向にＶM （ＶM は画素に対応し
   たアドレスの数を表わす自然数）のアドレスを想定して
   なりＨM とＶM との積がＨG とＶG との積以上である２
   次元の仮想面を持つメモリ空間において、該仮想面の左
   上端位置のアドレスを原点（０，０）とし、上記画素Ａ
   の座標位置に対応する該仮想面における画素データの格
   納アドレスＢの座標を該原点のアドレスから水平右方向
   にＭx （Ｍx は自然数）、垂直下方向にＭy （Ｍy は自
   然数）の座標位置にあるものとしたとき、 上記２次元画像領域に属する任意の画素Ａ（Ｇx ，Ｇy
   ）の座標データの供給を受けて該座標データに対応す
   る上記２次元の仮想面に属する格納アドレスＢの座標
   （Ｍx ，Ｍy ）を表わすデータを生成するようになされ
   たアドレスデータ生成装置であって、 上記Ｍx を（Ｇy ×ＨG ＋Ｇx ）÷ＨM に相応する演算
   の剰余を表わすデータとして生成し、且つ、 上記Ｍy を（Ｇy ×ＨG ＋Ｇx ）÷ＨM に相応する演算
   の商を表わすデータとして生成する演算手段を備えてな
   ることを特徴とするアドレスデータ生成装置。
2. 【請求項２】水平方向にＨG （ＨG は自然数）画素、垂
   直方向にＶG （ＶG は自然数）画素の広がりを持つ２次
   元画像領域において、この画像領域の左上端位置の画素
   を原点（０，０）としたとき、該原点画素から水平右方
   向にＧx （Ｇx は自然数）画素、垂直下方向にＧy （Ｇ
   y は自然数）画素の座標位置にある任意の画素Ａに対
   し、 水平方向にＨM （ＨM は画素に対応したアドレスの数を
   表わす自然数）、垂直方向にＶM （ＶM は画素に対応し
   たアドレスの数を表わす自然数）のアドレスを想定して
   なりＨM とＶM との積がＨG とＶG との積以上である２
   次元の仮想面を持つメモリ空間において、該仮想面の左
   上端位置のアドレスを原点（０，０）とし、上記画素Ａ
   の座標位置に対応する該仮想面における画素データの格
   納アドレスＢの座標を該原点のアドレスから水平右方向
   にＭx （Ｍx は自然数）、垂直下方向にＭy （Ｍy は自
   然数）の座標位置にあるものとしたとき、 上記２次元画像領域に属する任意の画素Ａ（Ｇx ，Ｇy
   ）の座標データの供給を受けて該座標データに対応す
   る上記２次元の仮想面に属する格納アドレスＢの座標
   （Ｍx ，Ｍy ）を表わすデータを生成するようになされ
   たアドレスデータ生成装置であって、 上記２次元画像領域内に想定した水平ライン各Ｎ行（Ｎ
   は自然数）でなる複数の仮想画像区画に対し上記メモリ
   空間の２次元の仮想面内に想定した水平アドレス各Ｍ行
   （Ｍは自然数）でなる同数の仮想メモリ区画が夫々区画
   毎に対応するものとし、 当該供給された画素Ａ（Ｇx ，Ｇy ）の座標データに対
   しＧy ÷Ｎに相応する演算を実行し、その演算による商
   並びに剰余を利用して該座標データに対応する上記２次
   元の仮想面に属する格納アドレスＢの座標（Ｍx ，Ｍy
   ）を表わすデータを生成する演算手段を備えてなるこ
   とを特徴とするアドレスデータ生成装置。
3. 【請求項３】上記Ｎを２のｎ乗（ｎは自然数）の値に設
   定してなることを特徴とする請求項２に記載のアドレス
   データ生成装置。