JPH10107550A - Mute circuit - Google Patents
Mute circuitInfo
- Publication number
- JPH10107550A JPH10107550A JP8259633A JP25963396A JPH10107550A JP H10107550 A JPH10107550 A JP H10107550A JP 8259633 A JP8259633 A JP 8259633A JP 25963396 A JP25963396 A JP 25963396A JP H10107550 A JPH10107550 A JP H10107550A
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- circuit
- transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、制御信号に応じて
入力信号を導通、減衰及び遮断するミュート回路に関す
るもので、特に差動増幅器を使用してミュートを行う際
になだらかにミュート可能なミュート回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mute circuit for conducting, attenuating and cutting off an input signal in response to a control signal, and more particularly to a mute circuit which can smoothly mute when using a differential amplifier. Circuit.
【０００２】[0002]
【従来の技術】２重平衡型差動増幅器を使用して入力信
号のミュートを行うミュート回路が考えられる。２重平
衡型差動増幅器は、制御を行っても出力信号のＤＣレベ
ルが変動することがないため用いられる。図２は、その
ような２重平衡型差動増幅器を使用して入力信号のミュ
ートを行うミュート回路を示す。図２の（１）は、２重
平衡型差動増幅器を示し、（２）は２重平衡型差動増幅
器（１）を制御する制御信号を発生する制御部である。
入力端子（３）（４）には入力信号が印加され、トラン
ジスタＱ１０とトランジスタＱ５を介して出力端子
（５）に導出される。2. Description of the Related Art A mute circuit for muting an input signal using a double balanced differential amplifier is considered. The double balanced differential amplifier is used because the DC level of the output signal does not fluctuate even when control is performed. FIG. 2 shows a mute circuit for muting an input signal using such a double balanced differential amplifier. FIG. 2A illustrates a double balanced differential amplifier, and FIG. 2B illustrates a control unit that generates a control signal for controlling the double balanced differential amplifier.
An input signal is applied to the input terminals (3) and (4) and is led out to the output terminal (5) via the transistor Q10 and the transistor Q5.
【０００３】２重平衡型差動増幅器（１）は、トランジ
スタＱ３乃至Ｑ６を備えており、トランジスタＱ３乃至
Ｑ６の働きにより、出力端子（５）の直流レベルが調整
されるようになっている。２重平衡型差動増幅器（１）
の動作は、一般に知られているので、その詳細な説明は
省略する。トランジスタＱ３及びＱ６のベース電圧を増
加させることにより、出力信号レベルは大きくなり、逆
にトランジスタＱ３及びＱ６のベース電圧を低下させる
ことにより、出力信号レベルは小さくなる。The double-balanced differential amplifier (1) includes transistors Q3 to Q6, and the DC level of the output terminal (5) is adjusted by the functions of the transistors Q3 to Q6. Double balanced differential amplifier (1)
Is generally known, and a detailed description thereof will be omitted. By increasing the base voltages of the transistors Q3 and Q6, the output signal level increases, and conversely, by decreasing the base voltages of the transistors Q3 and Q6, the output signal level decreases.
【０００４】制御部（２）の制御端子（６）には図３
（ａ）の如き矩形波が印加される。図３（ａ）の矩形波
は、スイッチ（７）（８）を開閉する。インバータ
（９）の働きにより、スイッチ（７）とスイッチ（８）
は、逆の動作となる。例えば、図３の期間Ｔ０には、ス
イッチ（７）が閉じて、スイッチ（８）が開く。スイッ
チ（７）が閉じると、定電流源（１０）の定電流がコン
デンサ（１１）に流れ、スイッチ（８）が開くと定電流
源（１５）の定電流は遮断される。[0004] FIG.
A rectangular wave as shown in FIG. The rectangular wave in FIG. 3A opens and closes the switches (7) and (8). By the operation of the inverter (9), the switch (7) and the switch (8)
Is the reverse operation. For example, in a period T0 in FIG. 3, the switch (7) is closed and the switch (8) is opened. When the switch (7) is closed, the constant current of the constant current source (10) flows to the capacitor (11), and when the switch (8) is opened, the constant current of the constant current source (15) is cut off.
【０００５】定電流源（１０）の定電流がコンデンサ
（１１）に流れると、コンデンサ（１１）が充電され、
その端子電圧は図３（ｂ）のように上昇する。期間Ｔ１
となり、スイッチ（７）が開いて、スイッチ（８）が閉
じるとコンデンサ（１１）は放電する。この為、トラン
ジスタ（１２）のベースには図３（ｂ）の信号が印加さ
れる。図３（ｂ）の信号は、トランジスタ（１２）のコ
レクタを介してトランジスタＱ１のベースに印加され
る。トランジスタＱ１及びＱ２は、差動増幅器（１３）
を構成する。When a constant current of the constant current source (10) flows through the capacitor (11), the capacitor (11) is charged,
The terminal voltage rises as shown in FIG. Period T1
When the switch (7) opens and the switch (8) closes, the capacitor (11) is discharged. Therefore, the signal shown in FIG. 3B is applied to the base of the transistor (12). The signal in FIG. 3B is applied to the base of the transistor Q1 via the collector of the transistor (12). The transistors Q1 and Q2 are a differential amplifier (13)
Is configured.
【０００６】差動増幅器（１３）の利得は、非常に低く
設定されておりトランジスタＱ１及びＱ２のコレクタか
らミュート用の制御信号が発生する。具体的には、トラ
ンジスタＱ１のコレクタ電圧が高くなり、トランジスタ
Ｑ２のコレクタ電圧が低くなる。すると、トランジスタ
Ｑ３の導通度が低下し、トランジスタＱ１０のコレクタ
信号が伝達されなくなる。The gain of the differential amplifier (13) is set very low, and a mute control signal is generated from the collectors of the transistors Q1 and Q2. Specifically, the collector voltage of the transistor Q1 increases, and the collector voltage of the transistor Q2 decreases. Then, the conductivity of transistor Q3 decreases, and the collector signal of transistor Q10 is not transmitted.
【０００７】従って、図２の回路によれば、２重平衡型
差動増幅器を使用して入力信号のミュートを行うミュー
ト回路が提供できる。Therefore, according to the circuit of FIG. 2, a mute circuit for muting an input signal using a double balanced differential amplifier can be provided.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、図２の
回路では、ミュートを行う際になだらかにミュートする
ことができない、という問題があった。その様子を図３
及び図４を利用して説明する。図４（ａ）は入力信号を
示し、図４（ｂ）はミュートされた該入力信号を示す。
期間Ｔ２及びＴ３は、ミュートの移行期間を示してい
る。期間Ｔ２は信号を減衰させる時、Ｔ３は信号をミュ
ート解除させる時である。この期間Ｔ２及びＴ３は、希
望によりある一定時間が必要となる。However, the circuit shown in FIG. 2 has a problem that the muting cannot be performed smoothly when muting is performed. Figure 3
This will be described with reference to FIG. FIG. 4A shows the input signal, and FIG. 4B shows the muted input signal.
The periods T2 and T3 indicate a transition period of the mute. The period T2 is when the signal is attenuated, and the period T3 is when the signal is unmuted. These periods T2 and T3 require a certain period of time if desired.
【０００９】ところが、図２の回路でミュートを行う際
には図３（ｃ）に示すように移行期間がＴ４のように狭
くなってしまう、という問題がある。これは、差動増幅
器（１３）を使用していることに起因する。差動増幅器
（１３）は、２重平衡型差動増幅器（１）を制御するに
は欠かせない。そこで、図２の回路ではできるだけ差動
増幅器（１３）の利得を低下させているが十分ではな
い。However, when muting is performed in the circuit shown in FIG. 2, there is a problem that the transition period becomes short as T4 as shown in FIG. 3C. This is due to the use of the differential amplifier (13). The differential amplifier (13) is indispensable for controlling the double balanced differential amplifier (1). Therefore, in the circuit of FIG. 2, the gain of the differential amplifier (13) is reduced as much as possible, but it is not sufficient.
【００１０】[0010]
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、エミッタに入力信号が印加されベー
スに制御信号が印加されるトランジスタを含み、前記制
御信号に応じて前記入力信号をミュートする差動増幅器
と、ミュート用の制御信号に応じて傾斜信号を作成する
傾斜信号作成回路と、該傾斜信号作成回路からの傾斜信
号に応じた２つの信号電流を発生する電流ミラー回路
と、該電流ミラー回路の一方の電流の変化量が逆極性に
変化する電流を発生する電流変換回路と、前記電流ミラ
ー回路の他方の電流変化を電圧変化に変換する第２のＰ
Ｎ接合素子と、前記電流変換回路の出力電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とす
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and includes a transistor in which an input signal is applied to an emitter and a control signal is applied to a base, and the input signal is applied in response to the control signal. A differential amplifier for muting a signal, a gradient signal generating circuit for generating a gradient signal according to a control signal for muting, and a current mirror circuit for generating two signal currents according to the gradient signal from the gradient signal generating circuit A current conversion circuit for generating a current in which the amount of change of one current of the current mirror circuit changes in the opposite polarity; and a second P for converting the other current change of the current mirror circuit to a voltage change.
An N-junction element, and a first PN junction element that converts a change in output current of the current conversion circuit into a voltage change, wherein the voltage change of the first and second PN junction elements is used as the control signal as the differential signal. It is characterized in that it is applied to an amplifier.
【００１１】[0011]
【発明の実施の形態】図１は、本発明の論理回路を示す
もので、（２０）はミュート用の制御信号に応じて傾斜
信号を作成する傾斜信号作成回路、（２１）はトランジ
スタＱ１乃至Ｑ５を備え傾斜信号作成回路（２０）から
の傾斜信号に応じた２つの信号電流を発生する電流ミラ
ー回路、（Ｑ９）はベースに定電圧が印加されエミッタ
に電流ミラー回路（２１）の一方の電流が供給される第
１トランジスタ、（Ｑ８）はベースに前記電流ミラー回
路（２１）の他方の電流が供給される第２トランジス
タ、（Ｑ６）は該第２トランジスタ（Ｑ８）のコレクタ
電流の電流変化を電圧変化に変換する第２のＰＮ接合素
子、（Ｑ７）は前記第１トランジスタ（Ｑ９）のコレク
タ電流の電流変化を電圧変化に変換する第１のＰＮ接合
素子、（２２）（２３）はダイオード接続されたトラン
ジスタ、（２４）は電圧リミッタ、（２５）はレベルシ
フト用のトランジスタである。（Ｑ１０）乃至（Ｑ１
３）は図２の２重平衡型差動増幅器（１）を構成する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a logic circuit according to the present invention. (20) is a gradient signal generation circuit for generating a gradient signal in accordance with a mute control signal, and (21) is a transistor Q1 to Q1. A current mirror circuit including Q5 and generating two signal currents according to the gradient signal from the gradient signal generation circuit (20); (Q9) a constant voltage is applied to the base, and one of the current mirror circuits (21) to the emitter. A first transistor to which a current is supplied, (Q8) is a second transistor whose base is supplied with the other current of the current mirror circuit (21), and (Q6) is a current of a collector current of the second transistor (Q8). A second PN junction element for converting a change into a voltage change; (Q7) a first PN junction element for converting a current change in the collector current of the first transistor (Q9) into a voltage change; (22) (2) ) Is diode-connected transistor, (24) a voltage limiter (25) is a transistor for level shift. (Q10) through (Q1
3) constitutes the double balanced differential amplifier (1) of FIG.
【００１２】図１の回路では、２重平衡型差動増幅器
（１）を制御するのに差動増幅器は使用していない。２
重平衡型差動増幅器（１）を制御するのに傾斜信号に応
じた２つの信号電流を発生する電流ミラー回路（２１）
と、第１トランジスタ（Ｑ９）と、第２トランジスタ
（Ｑ８）を使用している。電流ミラー回路（２１）によ
り、傾斜信号に応じた２つの信号電流を発生させる。該
２つの信号電流は、そのままでは同一極性なので２重平
衡型差動増幅器（１）を安定に制御できない。In the circuit of FIG. 1, no differential amplifier is used to control the double balanced differential amplifier (1). 2
A current mirror circuit (21) for generating two signal currents according to the tilt signal to control the double balanced differential amplifier (1)
And a first transistor (Q9) and a second transistor (Q8). The current mirror circuit (21) generates two signal currents according to the tilt signal. Since the two signal currents have the same polarity as they are, the double balanced differential amplifier (1) cannot be stably controlled.
【００１３】そこで、第１トランジスタ（Ｑ９）のエミ
ッタに定電流が流れるように設定し、そのエミッタに２
つの信号電流の一方を流し込んでいる。すると、第１ト
ランジスタ（Ｑ９）のコレクタには、電流の変化量が逆
極性に変化する電流を発生させることができる。この
為、第１トランジスタ（Ｑ９）と、第２トランジスタ
（Ｑ８）のコレクタ電流により、２重平衡型差動増幅器
（１）を制御できる。Therefore, a setting is made such that a constant current flows through the emitter of the first transistor (Q9), and 2
One of the two signal currents is flowing. Then, it is possible to generate, at the collector of the first transistor (Q9), a current in which the amount of change in the current changes to the opposite polarity. For this reason, the double balanced differential amplifier (1) can be controlled by the collector currents of the first transistor (Q9) and the second transistor (Q8).
【００１４】（非ミュート時）まず、入力端子（３）
（４）に入力信号を印加し、出力端子（５）に導出させ
る場合について説明する。この場合には、スイッチ
（７）が開いて、スイッチ（８）が閉じる。スイッチ
（８）が閉じると、コンデンサ（１１）の一端Ａの電圧
が低下し、定電流源（１５）を構成するトランジスタの
電圧ＶCEsat（飽和電圧）まで低下する。すると、トラ
ンジスタ（１２）のエミッタには電圧ＶCEsatを抵抗
（２６）の値で割った電流が流れる。しかし、この電流
は微少値であり、電流ミラー回路（２１）は、実質的に
不動作となる。(When not muted) First, the input terminal (3)
A case where an input signal is applied to (4) and led out to an output terminal (5) will be described. In this case, the switch (7) opens and the switch (8) closes. When the switch (8) is closed, the voltage at one end A of the capacitor (11) drops and drops to the voltage V CEsat (saturation voltage) of the transistor constituting the constant current source (15). Then, a current obtained by dividing the voltage VCEsat by the value of the resistor (26) flows through the emitter of the transistor (12). However, this current has a very small value, and the current mirror circuit (21) becomes substantially inoperative.
【００１５】電流ミラー回路（２１）が不動作となる
と、第１トランジスタ（Ｑ９）のエミッタと、第２トラ
ンジスタ（Ｑ８）のベースには電流が流れ込まなくな
る。すると、第１トランジスタ（Ｑ９）のコレクタには
トランジスタ（２２）（２３）のバイアスにより定まる
電流が全て流れる。点Ｂの電圧は、第１のＰＮ接合素子
（Ｑ７）に流れる電流で定まるので、第１トランジスタ
（Ｑ９）のコレクタ電流値が大きいと、点Ｂの電圧は低
下する。When the current mirror circuit (21) becomes inactive, no current flows into the emitter of the first transistor (Q9) and the base of the second transistor (Q8). Then, all the currents determined by the biases of the transistors (22) and (23) flow through the collector of the first transistor (Q9). Since the voltage at the point B is determined by the current flowing through the first PN junction element (Q7), the voltage at the point B decreases when the collector current value of the first transistor (Q9) is large.
【００１６】一方、第２トランジスタ（Ｑ８）のベース
に電流が流れ込まなくなると、第２トランジスタ（Ｑ
８）はオフする。第２トランジスタ（Ｑ８）がオフする
と、第２のＰＮ接合素子（Ｑ６）のエミッタ電流は、全
てトランジスタＱ１０のベースに流れる。その結果、２
重平衡型差動増幅器（１）のトランジスタ（Ｑ１０）
（Ｑ１３）がオンし、トランジスタ（Ｑ１１）（Ｑ１
２）がオフする。すると、トランジスタ（Ｑ１４）から
の信号は、トランジスタ（Ｑ１０）のコレクタ・エミッ
タ路を介して出力端子（５）に導出される。On the other hand, when the current stops flowing into the base of the second transistor (Q8), the second transistor (Q8)
8) turns off. When the second transistor (Q8) turns off, the emitter current of the second PN junction device (Q6) all flows to the base of the transistor Q10. As a result, 2
Transistor (Q10) of double balanced differential amplifier (1)
(Q13) turns on, and the transistors (Q11) (Q1
2) turns off. Then, the signal from the transistor (Q14) is led to the output terminal (5) via the collector-emitter path of the transistor (Q10).
【００１７】（ミュート時）次にミュート時となると、
図１のコンデンサ（１１）の一端には傾斜信号作成回路
（２０）の働きにより図２のそれと同様の電圧が発生す
る。尚、電圧リミッタ（２４）は、コンデンサ（１１）
の一端Ａの電圧が所定値以上にならないように制限す
る。その様子を図５に示す。図５の基準電源（３０）の
電圧はＶCC/２に設定されている。トランジスタ（３
１）乃至（３３）のベース・エミッタ間電圧をＶBEとす
ると、端子（３４）には電圧（ＶCC/２−ＶBE）が発生
し、それ以上にはならないように動作する。この為、点
Ａの電圧はミュート時、ＶCC/２−ＶBEとなり、トラン
ジスタ（１２）のベース電圧はＶCC/２となる。そこ
で、抵抗（２６）の値をＲとすると、ＶCC/（２Ｒ）の
電流が電流ミラー回路（２１）に流れる。(At the time of mute) Next, at the time of mute,
A voltage similar to that of FIG. 2 is generated at one end of the capacitor (11) of FIG. 1 by the function of the tilt signal generation circuit (20). The voltage limiter (24) is a capacitor (11)
Is limited so that the voltage at one end A does not exceed a predetermined value. This is shown in FIG. The voltage of the reference power supply (30) in FIG. 5 is set to VCC / 2. Transistor (3
Assuming that the base-emitter voltage of 1) to (33) is VBE, a voltage (Vcc / 2-VBE) is generated at the terminal (34), and the operation is performed so as not to exceed it. For this reason, the voltage at the point A becomes VCC / 2−VBE when muted, and the base voltage of the transistor (12) becomes VCC / 2. Therefore, assuming that the value of the resistor (26) is R, a current of VCC / (2R) flows through the current mirror circuit (21).
【００１８】電流ミラー回路（２１）に前記定電流が流
れると、第１トランジスタ（Ｑ９）のエミッタと、第２
トランジスタ（Ｑ８）のコレクタに前記定電流が流れ
る。更に第２のＰＮ接合素子（Ｑ６）のエミッタにも前
記定電流が流れる。この為、点Ｃの電圧は低下する。第
１トランジスタ（Ｑ９）のベースには電圧ＶCC/２が印
加されるようにしており、抵抗（２７）の値をＲに設定
すると、第１トランジスタ（Ｑ９）のエミッタにも前記
定電流と同じ電流が流れる。（トランジスタ（Ｑ５）の
コレクタ電流がないとき）いま、トランジスタ（Ｑ５）
のコレクタから抵抗（２７）に定電流が流し込まれたす
ると、第１トランジスタ（Ｑ９）のコレクタにはほとん
ど電流が流れなくなり、点Ｂの電圧は上昇する。When the constant current flows through the current mirror circuit (21), the emitter of the first transistor (Q9) and the second
The constant current flows through the collector of the transistor (Q8). Further, the constant current also flows through the emitter of the second PN junction element (Q6). Therefore, the voltage at the point C decreases. The voltage VCC / 2 is applied to the base of the first transistor (Q9). When the value of the resistor (27) is set to R, the same current as the constant current is applied to the emitter of the first transistor (Q9). Electric current flows. (When there is no collector current of transistor (Q5))
When a constant current flows from the collector of the first transistor (27) to the resistor (27), almost no current flows to the collector of the first transistor (Q9), and the voltage at the point B rises.
【００１９】従って、トランジスタ（Ｑ１４）からの信
号は、トランジスタ（Ｑ１１）をパスすることになり、
出力端子（５）には導出されない。Therefore, the signal from the transistor (Q14) passes through the transistor (Q11),
It is not led out to the output terminal (5).
【００２０】[0020]
【発明の効果】以上述べた如く、本発明によれば、電流
ミラー回路により、傾斜信号に応じた２つの信号電流を
発生させ、一方の電流の変化量が逆極性に変化する電流
を発生させている。そして、該電流と他方の電流とによ
り差動増幅器でミュートを行っているので、ゆるやかな
変化量でミュートを行うことができる。As described above, according to the present invention, the current mirror circuit generates two signal currents corresponding to the tilt signal, and generates a current in which the amount of change of one current changes to the opposite polarity. ing. Then, since the mute is performed by the differential amplifier using the current and the other current, the mute can be performed with a gradual change amount.
【図１】本発明のミュート回路を示す回路図である。FIG. 1 is a circuit diagram showing a mute circuit of the present invention.
【図２】従来のミュート回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional mute circuit.
【図３】図２の説明をするための波形図である。FIG. 3 is a waveform chart for explaining FIG. 2;
【図４】図２の説明をするための波形図である。FIG. 4 is a waveform chart for explaining FIG. 2;
【図５】電圧リミッタ（２４）の具体回路を説明するた
めの回路図である。FIG. 5 is a circuit diagram illustrating a specific circuit of a voltage limiter (24).
（１） ２重平衡型差動増幅器 （２０） 傾斜信号作成回路 （２１） 電流ミラー回路 （Ｑ６） 第２のＰＮ接合素子 （Ｑ７） 第１のＰＮ接合素子 （Ｑ８） 第２トランジスタ （Ｑ９） 第１トランジスタ (1) Double balanced differential amplifier (20) Gradient signal generation circuit (21) Current mirror circuit (Q6) Second PN junction element (Q7) First PN junction element (Q8) Second transistor (Q9) 1st transistor
Claims (3)
制御信号が印加されるトランジスタを含み、前記制御信
号に応じて前記入力信号をミュートする差動増幅器と、 ミュート用の制御信号に応じて傾斜信号を作成する傾斜
信号作成回路と、 該傾斜信号作成回路からの傾斜信号に応じた２つの信号
電流を発生する電流ミラー回路と、 該電流ミラー回路の一方の電流の変化量が逆極性に変化
する電流を発生する電流変換回路と、 前記電流ミラー回路の他方の電流変化を電圧変化に変換
する第２のＰＮ接合素子と、 前記電流変換回路の出力電流変化を電圧変化に変換する
第１のＰＮ接合素子と、を備え、該第１及び第２のＰＮ
接合素子の電圧変化を前記制御信号として前記差動増幅
器に印加するようにしたことを特徴とするミュート回
路。1. A differential amplifier that includes a transistor to which an input signal is applied to an emitter and a control signal is applied to a base, and that mutes the input signal in accordance with the control signal, and a slope in accordance with a control signal for muting. A tilt signal generating circuit for generating a signal; a current mirror circuit for generating two signal currents according to the tilt signal from the tilt signal generating circuit; and a change amount of one current of the current mirror circuit changes to a reverse polarity. A second PN junction element for converting the other current change of the current mirror circuit into a voltage change, and a first PN junction element for converting the output current change of the current conversion circuit into a voltage change. And a PN junction element.
A mute circuit, wherein a voltage change of a junction element is applied to the differential amplifier as the control signal.
制御信号が印加されるトランジスタを含み、前記制御信
号に応じて前記入力信号をミュートする差動増幅器と、 ミュート用の制御信号に応じて傾斜信号を作成する傾斜
信号作成回路と、 該傾斜信号作成回路からの傾斜信号に応じた２つの信号
電流を発生する電流ミラー回路と、 ベースに定電圧が印加されエミッタに電流ミラー回路の
一方の電流が供給される第１トランジスタと、 前記電流ミラー回路の他方の電流変化を電圧変化に変換
する第２のＰＮ接合素子と、 前記第１トランジスタのコレクタ電流の電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とする
ミュート回路。2. A differential amplifier that includes a transistor to which an input signal is applied to an emitter and a control signal to be applied to a base, wherein the differential amplifier mutes the input signal according to the control signal, and a slope according to a control signal for muting. A tilt signal generating circuit for generating a signal; a current mirror circuit for generating two signal currents corresponding to the tilt signal from the tilt signal generating circuit; a constant voltage applied to the base and one current of the current mirror circuit to the emitter , A second PN junction element that converts the other current change of the current mirror circuit into a voltage change, and a first PN junction element that converts the current change of the collector current of the first transistor into a voltage change. And a voltage change of the first and second PN junction elements is applied to the differential amplifier as the control signal. Mute circuit.
制御信号が印加されるトランジスタを含み、前記制御信
号に応じて前記入力信号をミュートする差動増幅器と、 ミュート用の制御信号に応じて傾斜信号を作成する傾斜
信号作成回路と、 該傾斜信号作成回路からの傾斜信号に応じた２つの信号
電流を発生する電流ミラー回路と、 ベースに定電圧が印加されエミッタに電流ミラー回路の
一方の電流が供給される第１トランジスタと、 ベースに前記電流ミラー回路の他方の電流が供給される
第２トランジスタと、 該第２トランジスタのコレクタ電流の電流変化を電圧変
化に変換する第２のＰＮ接合素子と、 前記第１トランジスタのコレクタ電流の電流変化を電圧
変化に変換する第１のＰＮ接合素子とを備え、該第１及
び第２のＰＮ接合素子の電圧変化を前記制御信号として
前記差動増幅器に印加するようにしたことを特徴とする
ミュート回路。3. A differential amplifier including a transistor to which an input signal is applied to an emitter and a control signal to be applied to a base, wherein the differential amplifier mutes the input signal in response to the control signal, and a slope in response to a control signal for muting. A tilt signal generating circuit for generating a signal; a current mirror circuit for generating two signal currents corresponding to the tilt signal from the tilt signal generating circuit; a constant voltage applied to the base and one current of the current mirror circuit to the emitter A second transistor having a base supplied with the other current of the current mirror circuit, and a second PN junction element for converting a current change in a collector current of the second transistor into a voltage change. And a first PN junction element for converting a current change in the collector current of the first transistor into a voltage change, wherein the first and second PN junction elements are provided. Wherein said voltage change is applied to said differential amplifier as said control signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25963396A JP3485733B2 (en) | 1996-09-30 | 1996-09-30 | Mute circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25963396A JP3485733B2 (en) | 1996-09-30 | 1996-09-30 | Mute circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107550A true JPH10107550A (en) | 1998-04-24 |
| JP3485733B2 JP3485733B2 (en) | 2004-01-13 |
Family
ID=17336786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25963396A Expired - Fee Related JP3485733B2 (en) | 1996-09-30 | 1996-09-30 | Mute circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485733B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067548A (en) * | 2005-08-29 | 2007-03-15 | Sanyo Electric Co Ltd | Mute circuit |
| JP2009017045A (en) * | 2007-07-02 | 2009-01-22 | Toshiba Corp | Integrated circuit device and audio system |
-
1996
- 1996-09-30 JP JP25963396A patent/JP3485733B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067548A (en) * | 2005-08-29 | 2007-03-15 | Sanyo Electric Co Ltd | Mute circuit |
| JP4712489B2 (en) * | 2005-08-29 | 2011-06-29 | 三洋電機株式会社 | Mute circuit |
| JP2009017045A (en) * | 2007-07-02 | 2009-01-22 | Toshiba Corp | Integrated circuit device and audio system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3485733B2 (en) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| JP3340250B2 (en) | Buffer circuit | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| JPS58209210A (en) | Amplifier | |
| JP3485733B2 (en) | Mute circuit | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US5140282A (en) | Current amplifier arrangement | |
| US5889433A (en) | Amplifier having a high current efficiency | |
| US4803442A (en) | Low power buffer amplifier | |
| JP3537571B2 (en) | Audio signal amplifier circuit | |
| JPS6122345Y2 (en) | ||
| JPH0452994B2 (en) | ||
| KR970068140A (en) | Electronic volume circuit with output characteristics adjusted | |
| JPH0543210B2 (en) | ||
| JP2797694B2 (en) | Electronic switch circuit | |
| JPS6145654Y2 (en) | ||
| JP3317922B2 (en) | Switch circuit for built-in semiconductor device | |
| JPH0145252B2 (en) | ||
| JP2960809B2 (en) | Attenuator circuit | |
| JPH0878979A (en) | Signal processor | |
| JPS6340406A (en) | Muting circuit | |
| JPH0786895A (en) | Output circuit | |
| JPH0531360U (en) | Miute circuit | |
| JPH053419A (en) | Attenuation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |