JPH10107282A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH10107282A JPH10107282A JP27902696A JP27902696A JPH10107282A JP H10107282 A JPH10107282 A JP H10107282A JP 27902696 A JP27902696 A JP 27902696A JP 27902696 A JP27902696 A JP 27902696A JP H10107282 A JPH10107282 A JP H10107282A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- semiconductor device
- electrode
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000001514 detection method Methods 0.000 claims abstract description 108
- 229910052710 silicon Inorganic materials 0.000 abstract description 21
- 239000010703 silicon Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 86
- 229920006395 saturated elastomer Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、たとえば絶縁ゲ
ート構造を有する半導体装置に関するもので、特に、過
電流検出機能付きの電力用素子に用いられるものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having, for example, an insulated gate structure, and more particularly to a power device having an overcurrent detection function.
【０００２】[0002]
【従来の技術】従来、過電流による破壊を防止する構造
をもつ電力用素子として電流センス付きＩＧＢＴが知ら
れている。図７は、従来の電流センス付きＩＧＢＴの概
略を示すものである。2. Description of the Related Art Conventionally, an IGBT with a current sense is known as a power element having a structure for preventing destruction due to an overcurrent. FIG. 7 schematically shows a conventional IGBT with a current sense.
【０００３】この電流センス付きＩＧＢＴは、主電流が
流れるＩＧＢＴセル１と、これに並列に接続された、有
効面積が上記ＩＧＢＴセル１の１／１０００（〜１／１
００００）程度とされたセンシング用の電流検出セル２
とを有して構成されている。The IGBT with current sensing has an IGBT cell 1 in which a main current flows and an effective area of 1/1000 (up to 1/1) of the IGBT cell 1 connected in parallel with the IGBT cell.
0000) current sensing cell 2 for sensing
And is configured.
【０００４】この場合、ＩＧＢＴセル１に１００Ａの主
電流が流れると、電流検出セル２には、その１／１００
０の０．１Ａの電流が流れる。すなわち、この電流セン
ス付きＩＧＢＴでは、主電流に比例して、上記電流検出
セル２に流れる電流を、この電流検出セル２に直列に接
続された抵抗の両端の電圧（電流センス信号）として検
出する。そして、電流検出セル２に過電流が流れた場合
に、ゲート信号を通じてＩＧＢＴセル１にフィードバッ
クをかけることで、過電流による破壊から上記ＩＧＢＴ
セル１を保護するようになっている。In this case, when a main current of 100 A flows through the IGBT cell 1, 1/100 of the current flows into the current detection cell 2.
A current of 0.1 A flows. That is, in the IGBT with current sensing, the current flowing through the current detection cell 2 is detected as the voltage (current sense signal) across the resistor connected in series with the current detection cell 2 in proportion to the main current. . When an overcurrent flows through the current detection cell 2, feedback is applied to the IGBT cell 1 through a gate signal to prevent the IGBT from being destroyed due to the overcurrent.
The cell 1 is protected.
【０００５】しかしながら、このような方法によって主
電流をモニタする場合、上記電流センス信号の温度依存
性により、主電流をモニタするための過電流の検出の精
度が悪いという問題があった。However, when the main current is monitored by such a method, there is a problem that the accuracy of detecting the overcurrent for monitoring the main current is poor due to the temperature dependency of the current sense signal.
【０００６】特に、ＩＧＢＴの通電時には、いつも電流
検出セル２に電流が流れるようになっているため、そこ
で消費する電力のロスが大きい。たとえば、４０００Ａ
（定格）クラスの大容量の素子において、過電流の検出
の精度をあげようとすると、このロスは無視できなくな
る。In particular, when the IGBT is energized, a current always flows through the current detection cell 2, so that the power consumed there is large. For example, 4000A
In a large-capacity element of the (rated) class, if an attempt is made to increase the accuracy of overcurrent detection, this loss cannot be ignored.
【０００７】また、過電流の検出には電流検出セル２の
アナログの電流値を用いるため、この電流検出セル２に
つながるゲート制御回路（ＲＴＣ）には、通常、バイポ
ーラトランジスタが使用される。したがって、ＩＧＢＴ
とＲＴＣとをモノリシックに集積化するのが困難である
という欠点があった。Since an analog current value of the current detection cell 2 is used for detecting an overcurrent, a bipolar transistor is usually used for a gate control circuit (RTC) connected to the current detection cell 2. Therefore, IGBT
There is a disadvantage that it is difficult to monolithically integrate the IC and the RTC.
【０００８】[0008]
【発明が解決しようとする課題】上記したように、従来
においては、過電流の検出精度が悪く、過電流検出のた
めの電力の消費が大きい、モノリシック化が困難である
などの問題があった。そこで、この発明は、過電流検出
で消費する電力のロスを抑えつつ、過電流の検出の精度
を向上できるとともに、モノリシック化が容易に可能な
半導体装置を提供することを目的としている。As described above, in the prior art, there have been problems such as poor detection accuracy of overcurrent, large power consumption for overcurrent detection, and difficulty in monolithicization. . Accordingly, it is an object of the present invention to provide a semiconductor device which can improve the accuracy of overcurrent detection while suppressing loss of power consumed in overcurrent detection, and can easily be made monolithic.
【０００９】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、第１のスイッ
チング素子群からなる主素子部と、この主素子部を流れ
る主電流の飽和電流よりも、飽和電流の小さな検出電流
が流れる、第２のスイッチング素子群からなる検出素子
部とから構成されている。In order to achieve the above object, in a semiconductor device according to the present invention, a main element comprising a first switching element group and a main current flowing through the main element are provided. And a detection element portion including a second switching element group, through which a detection current having a smaller saturation current than the saturation current flows.
【００１０】この発明の半導体装置によれば、主素子部
を流れる主電流が飽和する前に、検出素子部によって確
実に過電流を検出できるようになる。これにより、主素
子部に過電流が流れるのをあらかじめ予測することが可
能となるものである。According to the semiconductor device of the present invention, the overcurrent can be reliably detected by the detection element before the main current flowing through the main element is saturated. This makes it possible to predict in advance that an overcurrent will flow in the main element portion.
【００１１】[0011]
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる、過電流検出機能付きの電力用素子
としての導電変調型ＭＯＳＦＥＴ（電流センス付きＩＧ
ＢＴ）の概略構成を示すものである。なお、同図（ａ）
は該ＩＧＢＴの要部を素子の表面を透視して示す平面
図、同図（ｂ）は同図（ａ）のIa−Ia線に沿う断面図で
ある。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a conductive modulation type MOSFET (IG with current sensing) as a power element with an overcurrent detection function according to a first embodiment of the present invention.
3 shows a schematic configuration of the BT). In addition, FIG.
FIG. 2 is a plan view showing a main part of the IGBT seen through the surface of the element, and FIG. 2B is a cross-sectional view taken along line Ia-Ia in FIG.
【００１２】すなわち、この電流センス付きＩＧＢＴ１
０は、たとえば、ＩＧＢＴセル部（主素子部）２１とセ
ンシング用の電流検出セル部（検出素子部）２２とから
構成されている。That is, the IGBT 1 with current sense
Numeral 0 includes, for example, an IGBT cell section (main element section) 21 and a current detection cell section (detection element section) 22 for sensing.
【００１３】上記ＩＧＢＴセル部２１は、半導体層とし
ての高抵抗のｎ- シリコン層（ドリフト層）３１、この
シリコン層３１の一表面に選択的に形成された低抵抗な
ｐ型ベース層３２、このベース層３２の表面に選択的に
形成されたｎ型ソース層３３、このソース層３３および
上記ベース層３２の相互間にそれぞれゲート絶縁膜３４
を介して設けられたトレンチ構造のゲート電極３５、こ
のゲート電極３５上にそれぞれ設けられたＣＶＤ保護膜
３６を介して上記シリコン層３１の表面に形成された、
上記ベース層３２および上記ソース層３３につながるソ
ース電極３７、および、上記シリコン層３１の他の一表
面にｐ型エミッタ層３８を介して設けられたアノード電
極３９からなる、複数のセル（第１のスイッチング素
子）２１ａを有して形成されている。The IGBT cell section 21 includes a high-resistance n - silicon layer (drift layer) 31 as a semiconductor layer, a low-resistance p-type base layer 32 selectively formed on one surface of the silicon layer 31, An n-type source layer 33 selectively formed on the surface of the base layer 32, and a gate insulating film 34 between the source layer 33 and the base layer 32, respectively.
Formed on the surface of the silicon layer 31 via a CVD protective film 36 provided on the gate electrode 35 provided on the gate electrode 35, respectively.
A plurality of cells (first cells) each including a source electrode 37 connected to the base layer 32 and the source layer 33 and an anode electrode 39 provided on another surface of the silicon layer 31 via a p-type emitter layer 38. Switching element) 21a.
【００１４】一方、電流検出セル部２２は、たとえば、
上記ＩＧＢＴセル部２１の各セル２１ａに囲まれるよう
にして設けられている。上記電流検出セル部２２は、た
とえば、上記シリコン層３１の一表面に選択的に形成さ
れた低抵抗なｐ型ベース層３２、このベース層３２の表
面に選択的に形成されたｎ+ 型の電圧検出端子層（ドレ
イン層）４１、上記ベース層３２の相互間にそれぞれゲ
ート絶縁膜３４を介して設けられたトレンチ構造のゲー
ト電極３５、ＣＶＤ保護膜４２を介して上記シリコン層
３１の表面に形成され、上記ゲート電極３５間の電圧検
出端子層４１にのみ接続された電圧検出電極４３、およ
び、上記シリコン層３１の他の一表面にｐ型エミッタ層
３８を介して設けられたアノード電極３９からなる、少
なくとも１つのセル（第２のスイッチング素子）２２ａ
を有して形成されている。On the other hand, the current detecting cell section 22
The IGBT cell unit 21 is provided so as to be surrounded by the cells 21a. The current detection cell section 22 includes, for example, a low-resistance p-type base layer 32 selectively formed on one surface of the silicon layer 31 and an n + -type base layer selectively formed on the surface of the base layer 32. A voltage detection terminal layer (drain layer) 41, a gate electrode 35 having a trench structure provided between the base layer 32 via a gate insulating film 34, and a surface of the silicon layer 31 via a CVD protective film 42. A voltage detection electrode 43 formed and connected only to the voltage detection terminal layer 41 between the gate electrodes 35; and an anode electrode 39 provided on the other surface of the silicon layer 31 via a p-type emitter layer 38. At least one cell (second switching element) 22a
Is formed.
【００１５】この場合、電圧検出電極４３は、検出の精
度を高めるために、上記ゲート電極３５のトレンチの方
向と直交する方向に引き出されるようにして配設するの
が望ましい。In this case, it is desirable to arrange the voltage detection electrode 43 so as to be drawn out in a direction perpendicular to the direction of the trench of the gate electrode 35 in order to increase the detection accuracy.
【００１６】また、ＣＶＤ保護膜４２を、隣り合う２つ
のゲート電極３５とその相互間の上記ベース層３２とに
かけて形成することにより、電流検出セル部２２のセル
２２ａのサイズが、ＩＧＢＴセル部２１のセル２１ａの
サイズの約２倍となるように設計されている。The size of the cell 22a of the current detecting cell section 22 is reduced by forming the CVD protective film 42 over the two adjacent gate electrodes 35 and the base layer 32 therebetween. Is designed to be about twice the size of the cell 21a.
【００１７】すなわち、電流検出セル部２２のセルサイ
ズが、ＩＧＢＴセル部２１のセルサイズに対して実質的
に拡がるように形成する。すると、電流検出セル部２２
におけるセル２２ａの単位面積あたりのチャネル密度が
減少するため、セルサイズの比に応じて、電流検出セル
部２２に流れる電流の飽和電流（飽和特性）を小さく抑
えることが可能となる。これにより、ＩＧＢＴセル部２
１のセル２１ａに流れる主電流が飽和する以前に、電流
検出セル部２２に流れる過電流を検出できるようにな
る。That is, the cell size of the current detection cell section 22 is formed so as to be substantially larger than the cell size of the IGBT cell section 21. Then, the current detection cell unit 22
, The channel density per unit area of the cell 22a decreases, so that the saturation current (saturation characteristic) of the current flowing through the current detection cell unit 22 can be reduced according to the cell size ratio. Thereby, the IGBT cell unit 2
Before the main current flowing through one cell 21a is saturated, an overcurrent flowing through the current detection cell unit 22 can be detected.
【００１８】なお、本ＩＧＢＴ１０においては、たとえ
ば、電流検出セル部２２における電圧検出端子層４１の
幅を２Ｗ、電圧検出端子層４１間の距離を２Ｃ、ベース
層３２の下面からのゲート電極３５の先端までの距離を
Ｄとしたとき、次式により表されるトレンチの形状パラ
メータＸが１．０×１０3 cm-1よりも小さくなるように
設計されている。In the IGBT 10, for example, the width of the voltage detection terminal layer 41 in the current detection cell section 22 is 2 W, the distance between the voltage detection terminal layers 41 is 2 C, and the width of the gate electrode 35 from the lower surface of the base layer 32. When the distance to the tip is D, the trench shape parameter X represented by the following equation is designed to be smaller than 1.0 × 10 3 cm −1 .
【００１９】Ｘ＝Ｗ／Ｄ・Ｃ さて、上記した構成のＩＧＢＴ１０においては、たとえ
ば、ソース電極３７を接地電位に接続するとともに、ゲ
ート電極３５およびアノード電極３９にそれぞれ正の所
定の電圧を印加する。X = W / D · C In the IGBT 10 having the above-described configuration, for example, the source electrode 37 is connected to the ground potential, and a predetermined positive voltage is applied to the gate electrode 35 and the anode electrode 39, respectively. .
【００２０】すると、ベース層３２の側面の、ゲート電
極３５との接面付近が反転してチャネルが形成され、ア
ノード電流が流れる。このとき、ソース層３３とは独立
して設けられ、フローティング状態にある上記電圧検出
端子層４１は、チャネルを介してアノード電圧に引かれ
て正電位となる。Then, the side surface of the base layer 32 near the contact surface with the gate electrode 35 is inverted to form a channel, and an anode current flows. At this time, the voltage detection terminal layer 41, which is provided independently of the source layer 33 and is in a floating state, is pulled to the anode voltage via the channel to have a positive potential.
【００２１】したがって、このアノード電圧に等価なド
レイン電圧を電圧検出電極４３によって検出すること
で、間接的にアノード電流に等価なドレイン電流を検出
できる。Therefore, by detecting the drain voltage equivalent to the anode voltage by the voltage detection electrode 43, the drain current equivalent to the anode current can be indirectly detected.
【００２２】すなわち、このＩＧＢＴ１０の場合、ＭＯ
ＳＦＥＴがオンした際にソース電極３７およびベース層
３２が接地されていても、電圧検出端子層４１はチャネ
ルを介してドレイン電圧に追随して上昇するように構成
されている。That is, in the case of the IGBT 10, the MO
Even when the source electrode 37 and the base layer 32 are grounded when the SFET is turned on, the voltage detection terminal layer 41 is configured to rise following the drain voltage via the channel.
【００２３】このため、電圧検出電極４３によってドレ
イン電圧を検出することが可能となり、過電流検出に必
要なドレイン電流を正確、かつ、リニアにモニタでき
る。しかも、ＭＯＳＦＥＴのゲート電極３５をトレンチ
構造としているため、電流検出セル部２２を小面積化で
きるとともに、寄生効果と電流検出セル部２２で消費す
る電力のロスとを小さくできる一方、破壊耐量は大きく
できる。Therefore, the drain voltage can be detected by the voltage detection electrode 43, and the drain current required for overcurrent detection can be accurately and linearly monitored. Moreover, since the gate electrode 35 of the MOSFET has a trench structure, the area of the current detection cell section 22 can be reduced, and the parasitic effect and the loss of power consumed by the current detection cell section 22 can be reduced. it can.
【００２４】図２は、上記したＩＧＢＴ１０の過電流検
出にかかる制御装置の例を示すものである。たとえば、
電圧検出電極４３の出力（電流センス信号）をゲート制
御回路としてのＭＯＳＦＥＴ５１のゲートに入力させ、
これによりＩＧＢＴ１０の各ゲート電極３５に印加され
るゲート電圧（１５．０Ｖ）のオン／オフを制御させる
ことで、ＩＧＢＴ１０を過電流による破壊から保護でき
るようになる。FIG. 2 shows an example of a control device for detecting the overcurrent of the IGBT 10 described above. For example,
The output (current sense signal) of the voltage detection electrode 43 is input to the gate of the MOSFET 51 as a gate control circuit,
Thus, by controlling on / off of the gate voltage (15.0 V) applied to each gate electrode 35 of the IGBT 10, the IGBT 10 can be protected from destruction due to overcurrent.
【００２５】すなわち、電流検出セル部２２を流れるド
レイン電流（ｄ）は、たとえば図３に示すように、ＩＧ
ＢＴセル部２１を流れる主電流（ｍ）よりも飽和電流が
小さい。このため、主電流（ｍ）が飽和する前にドレイ
ン電流（ｄ）は飽和し、このドレイン電流（ｄ）の飽和
に応じてＭＯＳＦＥＴ５１がゲート電圧をしぼるように
働く。That is, the drain current (d) flowing through the current detecting cell section 22 is, for example, as shown in FIG.
The saturation current is smaller than the main current (m) flowing through the BT cell unit 21. Therefore, the drain current (d) is saturated before the main current (m) is saturated, and the MOSFET 51 acts to reduce the gate voltage according to the saturation of the drain current (d).
【００２６】この結果、ＩＧＢＴセル部２１を流れる主
電流が飽和する前に過電流（ドレイン電流の飽和）を確
実に検出でき、主電流を飽和させることなしに、ＩＧＢ
Ｔ１０を安定に動作させることが可能となる。As a result, the overcurrent (saturation of the drain current) can be reliably detected before the main current flowing through the IGBT cell section 21 is saturated, and the IGB can be detected without saturating the main current.
T10 can be operated stably.
【００２７】このＩＧＢＴ１０の場合、電圧検出電極４
３の電位は、ゲート電位から素子のしきい値を引いた値
以上になるとチャネルが消失するため、それ以上に上昇
することはない。In the case of the IGBT 10, the voltage detection electrode 4
When the potential of 3 becomes equal to or higher than the value obtained by subtracting the threshold value of the element from the gate potential, the channel disappears, so that it does not rise further.
【００２８】したがって、本ＩＧＢＴ１０とともに同一
半導体層上にＭＯＳＦＥＴ５１などを集積させることに
よって、論理回路（たとえば、ＲＴＣ）を含むモノリシ
ック化が容易に可能となるとともに、電圧検出電極４３
の出力によって該論理回路による高精度な過電流制御が
実現できる。Therefore, by integrating MOSFET 51 and the like on the same semiconductor layer together with the present IGBT 10, it is possible to easily realize a monolithic structure including a logic circuit (for example, RTC), and to realize the voltage detection electrode 43.
With this output, highly accurate overcurrent control by the logic circuit can be realized.
【００２９】上記したように、ＩＧＢＴセル部を流れる
主電流が飽和する前に、電流検出セル部によって確実に
過電流を検出できるようにしている。すなわち、電流検
出セル部のセルサイズが、ＩＧＢＴセル部のセルサイズ
よりも大きくなるように設計されている。これにより、
電流検出セル部を流れるドレイン電流の飽和電流を主電
流よりも小さくすることが可能となるため、ＩＧＢＴセ
ル部に流れる主電流が飽和する以前に、電流検出セル部
に流れる過電流（ドレイン電流の飽和）を検出できるよ
うになる。したがって、ドレイン電流をモニタすること
で、ＩＧＢＴセル部に過電流が流れるのをあらかじめ予
測することが可能となり、ＩＧＢＴセル部を過電流によ
る破壊から容易に保護できるようになるものである。As described above, the overcurrent can be reliably detected by the current detection cell section before the main current flowing through the IGBT cell section is saturated. That is, the cell size of the current detection cell unit is designed to be larger than the cell size of the IGBT cell unit. This allows
Since the saturation current of the drain current flowing through the current detection cell section can be made smaller than the main current, the overcurrent (the drain current of the drain current) flowing through the current detection cell section before the main current flowing through the IGBT cell section is saturated. Saturation) can be detected. Therefore, by monitoring the drain current, it is possible to predict in advance that an overcurrent will flow in the IGBT cell portion, and the IGBT cell portion can be easily protected from destruction due to the overcurrent.
【００３０】しかも、ゲート電極の形状をトレンチ構造
としているため、電流検出セル部を小面積化できるとと
もに、寄生効果と電流検出セル部でのロスとを小さく、
かつ、破壊耐量を大きくすることができる。Moreover, since the gate electrode has a trench structure, the area of the current detection cell can be reduced, and the parasitic effect and the loss in the current detection cell can be reduced.
In addition, the breakdown strength can be increased.
【００３１】また、ＩＧＢＴセル部と電流検出セル部と
の間に存在する寄生抵抗が大きくなるように設計するこ
とで、より過電流検出の精度をあげることが可能であ
る。特に、ゲート制御回路などを含んだモノリシック化
が容易に可能となるため、インバータ、ＳＶＣ、また
は、各種のパワーデバイスの制御装置に用いた場合に有
用となる。Further, by designing such that the parasitic resistance existing between the IGBT cell section and the current detection cell section is increased, it is possible to further improve the accuracy of overcurrent detection. In particular, since monolithic integration including a gate control circuit and the like can be easily performed, the present invention is useful when used in a control device of an inverter, an SVC, or various power devices.
【００３２】図４は、本発明の実施の第二の形態にかか
る、過電流検出機能付きの電力用素子としての導電変調
型ＭＯＳＦＥＴ（電流センス付きＩＧＢＴ）の概略構成
を示すものである。なお、同図（ａ）は該ＩＧＢＴの要
部を素子の表面を透視して示す平面図、同図（ｂ）は同
図（ａ）のIVa −IVa 線に沿う断面図である。FIG. 4 shows a schematic configuration of a conductive modulation type MOSFET (IGBT with current sensing) as a power element with an overcurrent detection function according to a second embodiment of the present invention. FIG. 2A is a plan view showing a main part of the IGBT seen through the surface of the element, and FIG. 2B is a cross-sectional view taken along line IVa-IVa in FIG.
【００３３】この電流センス付きＩＧＢＴ１０´は、た
とえば、ＩＧＢＴセル部２１においては、互いに隣接す
る、高抵抗のｎ- シリコン層３１および低抵抗なｐ型ベ
ース層３２上に、それぞれゲート絶縁膜６１を介して、
ゲート電極幅ＬG21 を有するゲート電極６２が設けられ
てなる構成とされている。In the IGBT 10 'with current sensing, for example, in the IGBT cell portion 21, a gate insulating film 61 is formed on a high-resistance n - silicon layer 31 and a low-resistance p-type base layer 32 adjacent to each other. Through,
The configuration is such that a gate electrode 62 having a gate electrode width L G21 is provided.
【００３４】一方、たとえば、上記ＩＧＢＴセル部２１
の各セル２１ａに囲まれるようにして設けられるセンシ
ング用の電流検出セル部２２においては、互いに隣接す
る、高抵抗のｎ- シリコン層３１および低抵抗なｐ型ベ
ース層３２上に、それぞれゲート絶縁膜７１を介して、
ゲート電極幅ＬG22 を有するゲート電極７２が設けられ
てなる構成とされている。On the other hand, for example, the IGBT cell unit 21
In the current detecting cell section 22 for sensing provided so as to be surrounded by the respective cells 21a, a gate insulating layer is formed on the high-resistance n - silicon layer 31 and the low-resistance p-type base layer 32 adjacent to each other. Through the membrane 71,
The configuration is such that a gate electrode 72 having a gate electrode width L G22 is provided.
【００３５】この場合、ＩＧＢＴセル部２１のゲート電
極幅ＬG21 に対し、電流検出セル部２２のゲート電極幅
ＬG22 が実質的に長くなるように形成することで、電流
検出セル部２２におけるセル２２ａの単位面積あたりの
チャネル密度を減少させるようにしている。In this case, by forming the gate electrode width L G22 of the current detection cell section 22 to be substantially longer than the gate electrode width L G21 of the IGBT cell section 21, the cell in the current detection cell section 22 is formed. The channel density per unit area of 22a is reduced.
【００３６】このような構成によっても、電流検出セル
部２２に流れるドレイン電流の飽和特性を小さく抑える
ことができるため、たとえば図５に示すように、ＩＧＢ
Ｔセル部２１のセル２１ａに流れる主電流ｍが飽和する
以前に、電圧検出端子層４１に対して直交する方向に引
き出された電圧検出端子４３によって、電流検出セル部
２２に流れる過電流（ドレイン電流ｄの飽和）を高精度
に検出できるようになる。With such a configuration, the saturation characteristics of the drain current flowing through the current detection cell section 22 can be suppressed to a small value. For example, as shown in FIG.
Before the main current m flowing through the cell 21a of the T cell portion 21 is saturated, the overcurrent (drain) flowing through the current detection cell portion 22 is caused by the voltage detection terminal 43 drawn in a direction orthogonal to the voltage detection terminal layer 41. (Saturation of the current d) can be detected with high accuracy.
【００３７】図６は、本発明の実施の第三の形態にかか
る、過電流検出機能付きの電力用素子としての導電変調
型ＭＯＳＦＥＴ（電流センス付きＩＧＢＴ）の概略構成
を示すものである。なお、同図（ａ）は該ＩＧＢＴの要
部を素子の表面を透視して示す平面図、同図（ｂ）は同
図（ａ）のVIa −VIa 線に沿う断面図、同図（ｃ）は同
図（ａ）のVIb −VIb 線に沿う断面図である。FIG. 6 shows a schematic configuration of a conductive modulation type MOSFET (IGBT with current sense) as a power element having an overcurrent detection function according to a third embodiment of the present invention. 2A is a plan view showing a main part of the IGBT seen through the surface of the element, FIG. 2B is a sectional view taken along line VIa-VIa in FIG. () Is a sectional view taken along the line VIb-VIb in FIG.
【００３８】この電流センス付きＩＧＢＴ１０''は、た
とえば同図（ａ）に示すように、ＩＧＢＴセル部２１と
センシング用の電流検出セル部２２とから構成されてい
る。上記電流検出セル部２２は、たとえば同図（ｂ）に
示すように、高抵抗のｎ-シリコン層３１、このシリコ
ン層３１の一表面に選択的に形成された低抵抗なｐ型ベ
ース層３２、このベース層３２の表面に形成されたｎ+
型の電圧検出端子層４１、上記ベース層３２の相互間に
それぞれゲート絶縁膜３４を介して設けられたトレンチ
構造のゲート電極３５、ＣＶＤ保護膜４２を介して上記
シリコン層３１の表面に形成され、上記ゲート電極３５
間の電圧検出端子層４１にそれぞれ接続された電圧検出
電極４３、および、上記シリコン層３１の他の一表面に
ｐ型エミッタ層３８を介して設けられたアノード電極３
９からなる、少なくとも１つのセル２２ａを有して形成
されている。The IGBT 10 ″ with current sensing is composed of, for example, an IGBT cell section 21 and a sensing current detection cell section 22 as shown in FIG. As shown in FIG. 1B, for example, the current detection cell section 22 includes a high-resistance n − silicon layer 31 and a low-resistance p-type base layer 32 selectively formed on one surface of the silicon layer 31. , N + formed on the surface of the base layer 32
Type voltage detection terminal layer 41, a gate electrode 35 having a trench structure provided between the base layer 32 via a gate insulating film 34, and a CVD protection film 42 formed on the surface of the silicon layer 31. , The gate electrode 35
A voltage detection electrode 43 connected to a voltage detection terminal layer 41 between the first and second electrodes, and an anode electrode 3 provided on the other surface of the silicon layer 31 via a p-type emitter layer 38.
9 and at least one cell 22a.
【００３９】一方、上記電流検出セル部２２を囲むよう
にして設けられた、上記ＩＧＢＴセル部２１は、たとえ
ば同図（ｃ）に示すように、上記シリコン層３１の一表
面に選択的に形成された低抵抗なｐ型ベース層３２、こ
のベース層３２の表面に選択的に形成されたｎ型ソース
層３３、このソース層３３および上記ベース層３２の相
互間にそれぞれゲート絶縁膜３４を介して設けられたト
レンチ構造のゲート電極３５、このゲート電極３５上に
それぞれ設けられたＣＶＤ保護膜３６を介して上記シリ
コン層３１の表面に形成された、上記ベース層３２およ
び上記ソース層３３につながるソース電極３７、およ
び、上記シリコン層３１の他の一表面にｐ型エミッタ層
３８を介して設けられたアノード電極３９からなる、複
数のセル２１ａを有して形成されている。On the other hand, the IGBT cell section 21 provided so as to surround the current detection cell section 22 is selectively formed on one surface of the silicon layer 31 as shown in FIG. A low-resistance p-type base layer 32, an n-type source layer 33 selectively formed on the surface of the base layer 32, and a gate insulating film 34 provided between the source layer 33 and the base layer 32, respectively. A gate electrode 35 having a trench structure, and a source electrode connected to the base layer 32 and the source layer 33 formed on the surface of the silicon layer 31 via a CVD protective film 36 provided on the gate electrode 35, respectively. 37, and a plurality of cells 21a including an anode electrode 39 provided on the other surface of the silicon layer 31 via a p-type emitter layer 38. It is formed Te.
【００４０】この場合も、電圧検出電極４３をゲート電
極３５のトレンチ方向と直交する方向に引き出すように
することで、高精度の電圧検出が可能となる。また、電
流検出セル部２２のセル２２ａが、ＩＧＢＴセル部２１
のセル２１ａとほぼ同一サイズとなるように設計されて
いるため、ＩＧＢＴセル部２１に流れる主電流が飽和す
る以前に、電流検出セル部２２に流れる過電流を検出す
るのは難しいものの、ゲート電極３５の形状にトレンチ
構造を採用している分だけ、電流検出セル部２２を小面
積化できるとともに、寄生効果と電流検出セル部２２で
消費する電力のロスとを小さく、かつ、破壊耐量を大き
くできる。Also in this case, by extracting the voltage detection electrode 43 in a direction perpendicular to the trench direction of the gate electrode 35, highly accurate voltage detection becomes possible. Also, the cell 22a of the current detection cell unit 22 is replaced with the IGBT cell unit 21.
It is difficult to detect an overcurrent flowing in the current detection cell unit 22 before the main current flowing in the IGBT cell unit 21 is saturated, but it is difficult to detect the By adopting the trench structure in the shape of 35, the current detection cell section 22 can be reduced in area, the parasitic effect and the power loss consumed by the current detection cell section 22 are reduced, and the breakdown strength is increased. it can.
【００４１】なお、上記した本発明の実施の第一，第
二，第三の形態においては、いずれもアノード電極とソ
ース電極とをシリコン層の異なる面にそれぞれ設けるよ
うにした場合を例に説明したが、これに限らず、たとえ
ばシリコン層の同一面に形成する横型構造のＩＧＢＴに
も同様に適用できる。この場合、ソース層側のベース層
内に、該ソース層とは独立に電圧検出端子層を設けるよ
うにすれば良い。In the first, second, and third embodiments of the present invention, the case where the anode electrode and the source electrode are respectively provided on different surfaces of the silicon layer will be described as an example. However, the present invention is not limited to this, and can be similarly applied to, for example, a lateral IGBT formed on the same surface of a silicon layer. In this case, a voltage detection terminal layer may be provided in the base layer on the source layer side independently of the source layer.
【００４２】また、シリコン層とｐ型エミッタ層との間
にｎ型のバッファ層を設けてなる構成のＩＧＢＴにも同
様に適用可能である。さらに、ＩＧＢＴに限らず、たと
えば、ＭＣＴ、ＩＥＧＴ、ＥＳＴ、ＭＯＳＦＥＴなどの
各種のスイッチング素子に適用できる。その他、この発
明の要旨を変えない範囲において、種々変形実施可能な
ことは勿論である。The present invention can be similarly applied to an IGBT having an n-type buffer layer provided between a silicon layer and a p-type emitter layer. Further, the present invention is not limited to the IGBT, and can be applied to various switching elements such as MCT, IEGT, EST, and MOSFET. Of course, various modifications can be made without departing from the scope of the present invention.
【００４３】[0043]
【発明の効果】以上、詳述したようにこの発明によれ
ば、過電流検出で消費する電力のロスを抑えつつ、過電
流の検出の精度を向上できるとともに、モノリシック化
が容易に可能な半導体装置を提供できる。As described above in detail, according to the present invention, it is possible to improve the accuracy of overcurrent detection while suppressing the loss of power consumed in overcurrent detection, and to easily implement a monolithic semiconductor. Equipment can be provided.
【図１】この発明の実施の第一の形態にかかる、電流セ
ンス付きＩＧＢＴの概略を示す構成図。FIG. 1 is a configuration diagram schematically showing an IGBT with current sensing according to a first embodiment of the present invention.
【図２】同じく、ＩＧＢＴの過電流検出にかかる制御装
置の例を示す構成図。FIG. 2 is a block diagram showing an example of a control device for detecting an overcurrent of the IGBT.
【図３】同じく、かかる動作を説明するために示す概略
図。FIG. 3 is a schematic diagram similarly illustrating the operation.
【図４】本発明の実施の第二の形態にかかる、電流セン
ス付きＩＧＢＴの概略を示す構成図。FIG. 4 is a configuration diagram schematically showing an IGBT with current sensing according to a second embodiment of the present invention.
【図５】同じく、かかる動作を説明するために示す概略
図。FIG. 5 is a schematic view similarly illustrating the operation.
【図６】本発明の実施の第三の形態にかかる、電流セン
ス付きＩＧＢＴの概略を示す構成図。FIG. 6 is a configuration diagram schematically showing an IGBT with a current sense according to a third embodiment of the present invention.
【図７】従来技術とその問題点を説明するために示す、
電流センス付きＩＧＢＴの概略構成図。FIG. 7 is shown to explain the prior art and its problems;
FIG. 2 is a schematic configuration diagram of an IGBT with a current sense.
１０，１０´，１０''…電流センス付きＩＧＢＴ ２１…ＩＧＢＴセル部 ２２…電流検出セル部 ３１…ｎ- シリコン層 ３２…ｐ型ベース層 ３３…ｎ型ソース層 ３４，６１，７１…ゲート絶縁膜 ３５，６２，７２…ゲート電極 ３６，４２…ＣＶＤ保護膜 ３７…ソース電極 ３８…ｐ型エミッタ層 ３９…アノード電極 ４１…ｎ+ 型電圧検出端子層 ４３…電圧検出電極 ５１…ＭＯＳＦＥＴ10, 10 ', 10''IGBT 21 with current sense 21 IGBT cell section 22 Current detection cell section 31 n - silicon layer 32 p-type base layer 33 n-type source layer 34, 61, 71 gate insulation Film 35, 62, 72 Gate electrode 36, 42 CVD protective film 37 Source electrode 38 P-type emitter layer 39 Anode electrode 41 N + type voltage detection terminal layer 43 Voltage detection electrode 51 MOSFET
Claims (15)
子部と、 この主素子部を流れる主電流の飽和電流よりも、飽和電
流の小さな検出電流が流れる、第２のスイッチング素子
群からなる検出素子部とを具備したことを特徴とする電
流検出機能付きの半導体装置。1. A main element section comprising a first switching element group, and a detection section comprising a second switching element group, wherein a detection current having a saturation current smaller than a saturation current of a main current flowing through the main element section flows. A semiconductor device with a current detection function, comprising: an element portion.
イッチング素子は、前記主素子部を構成する前記第１の
スイッチング素子よりも広い間隔をもって配設されてい
ることを特徴とする請求項１に記載の電流検出機能付き
の半導体装置。2. The semiconductor device according to claim 1, wherein the second switching elements forming the detection element section are arranged at a wider interval than the first switching elements forming the main element section. 2. The semiconductor device with a current detection function according to 1.
ッチング素子のそれぞれは、高抵抗半導体層の表面に選
択的に形成された第１導電型のベース層と、このベース
層の表面領域に選択的に形成された第２導電型のソース
層と、互いに隣接する、前記半導体層および前記ベース
層上にゲート絶縁膜を介して設けられたゲート電極とか
らなることを特徴とする請求項１に記載の電流検出機能
付きの半導体装置。3. Each of the first switching elements constituting the main element section, a first conductivity type base layer selectively formed on a surface of a high resistance semiconductor layer, and a surface region of the base layer. A source layer of the second conductivity type selectively formed on the semiconductor layer and a gate electrode provided adjacent to each other on the semiconductor layer and the base layer via a gate insulating film. 2. The semiconductor device with a current detection function according to 1.
隣接する、前記ベース層および前記ソース層にそれぞれ
接続されてソース電極が設けられることを特徴とする請
求項３に記載の電流検出機能付きの半導体装置。4. The current detection function according to claim 3, wherein a source electrode is provided on the surface of the high-resistance semiconductor layer and connected to the base layer and the source layer, respectively, adjacent to each other. With semiconductor device.
イッチング素子のそれぞれは、高抵抗半導体層の表面に
選択的に形成された第１導電型のベース層と、このベー
ス層の表面領域に選択的に形成された第２導電型の電圧
検出端子層と、互いに隣接する、前記半導体層および前
記ベース層上にゲート絶縁膜を介して設けられたゲート
電極とからなることを特徴とする請求項１に記載の電流
検出機能付きの半導体装置。5. Each of the second switching elements constituting the detection element section has a first conductivity type base layer selectively formed on a surface of a high resistance semiconductor layer, and a surface region of the base layer. And a gate electrode provided on the semiconductor layer and the base layer adjacent to each other with a gate insulating film interposed therebetween. A semiconductor device with a current detection function according to claim 1.
圧検出端子層にそれぞれ接続されて電圧検出電極が設け
られることを特徴とする請求項５に記載の電流検出機能
付きの半導体装置。6. The semiconductor device with a current detection function according to claim 5, wherein a voltage detection electrode connected to the voltage detection terminal layer is provided on a surface of the high resistance semiconductor layer.
層と直交するようにして配設されることを特徴とする請
求項６に記載の電流検出機能付きの半導体装置。7. The semiconductor device with a current detection function according to claim 6, wherein the voltage detection electrode is disposed so as to be orthogonal to the voltage detection terminal layer.
ッチング素子のそれぞれは、高抵抗半導体層の表面に選
択的に形成された第１導電型のベース層と、このベース
層の表面領域に選択的に形成された第２導電型のソース
層と、前記ベース層の相互間にそれぞれゲート絶縁膜を
介して埋め込まれたトレンチ構造のゲート電極とからな
ることを特徴とする請求項１に記載の電流検出機能付き
の半導体装置。8. Each of the first switching elements constituting the main element portion, a first conductivity type base layer selectively formed on a surface of a high resistance semiconductor layer, and a surface region of the base layer. 2. The semiconductor device according to claim 1, further comprising a second conductivity type source layer selectively formed in the semiconductor device, and a trench gate electrode buried between the base layers with a gate insulating film interposed therebetween. A semiconductor device having a current detection function as described in the above.
ース層および前記ソース層にそれぞれ接続されてソース
電極が設けられることを特徴とする請求項８に記載の電
流検出機能付きの半導体装置。9. The semiconductor device with a current detection function according to claim 8, wherein a source electrode is provided on a surface of said high-resistance semiconductor layer so as to be connected to said base layer and said source layer, respectively. .
スイッチング素子のそれぞれは、高抵抗半導体層の表面
に選択的に形成された第１導電型のベース層と、このベ
ース層の表面領域に選択的に形成された第２導電型の電
圧検出端子層と、前記ベース層の相互間にそれぞれゲー
ト絶縁膜を介して埋め込まれたトレンチ構造のゲート電
極とからなることを特徴とする請求項１に記載の電流検
出機能付きの半導体装置。10. Each of the second switching elements constituting the detection element section has a first conductivity type base layer selectively formed on a surface of a high resistance semiconductor layer, and a surface region of the base layer. And a gate electrode having a trench structure embedded between the base layers with a gate insulating film interposed therebetween. 2. The semiconductor device with a current detection function according to 1.
電圧検出端子層にそれぞれ接続されて電圧検出電極が設
けられることを特徴とする請求項１０に記載の電流検出
機能付きの半導体装置。11. The semiconductor device with a current detection function according to claim 10, wherein a voltage detection electrode is provided on a surface of said high-resistance semiconductor layer and connected to said voltage detection terminal layer.
と直交するようにして配設されることを特徴とする請求
項１１に記載の電流検出機能付きの半導体装置。12. The semiconductor device with a current detection function according to claim 11, wherein the voltage detection electrode is disposed so as to be orthogonal to the gate electrode.
スイッチング素子を流れる検出電流を検出し、その飽和
電流に応じて、前記第１のスイッチング素子のゲート電
流を制御する制御手段をさらに備えてなることを特徴と
する請求項１に記載の電流検出機能付きの半導体装置。13. A control means for detecting a detection current flowing through the second switching element via the voltage detection electrode and controlling a gate current of the first switching element according to the saturation current. The semiconductor device with a current detection function according to claim 1, wherein:
導電型のドレイン層を介してドレイン電極が設けられる
ことを特徴とする請求項３、５、８または１０のいずれ
かに記載の電流検出機能付きの半導体装置。14. A first surface of the high-resistance semiconductor layer,
11. The semiconductor device with a current detection function according to claim 3, wherein a drain electrode is provided via a conductive type drain layer.
との間には、第２導電型のバッファ層がさらに設けられ
ることを特徴とする請求項１４に記載の電流検出機能付
きの半導体装置。15. The semiconductor device according to claim 14, further comprising a second conductivity type buffer layer between the high-resistance semiconductor layer and the drain layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27902696A JP3504085B2 (en) | 1996-09-30 | 1996-09-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27902696A JP3504085B2 (en) | 1996-09-30 | 1996-09-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107282A true JPH10107282A (en) | 1998-04-24 |
| JP3504085B2 JP3504085B2 (en) | 2004-03-08 |
Family
ID=17605367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27902696A Expired - Fee Related JP3504085B2 (en) | 1996-09-30 | 1996-09-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3504085B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194660A (en) * | 2007-04-02 | 2007-08-02 | Renesas Technology Corp | Trench gate-type semiconductor device |
| JP2008078375A (en) * | 2006-09-21 | 2008-04-03 | Denso Corp | Semiconductor device with mos power element and ignition equipment equipped with same |
| EP1959499A2 (en) | 2007-02-16 | 2008-08-20 | Power Integrations, Inc. | Semiconductor device with vertical field-effect transistor and current-sensing field-effect transistor |
| DE112009004805T5 (en) | 2009-05-28 | 2012-09-20 | Toyota Jidosha K.K. | SEMICONDUCTOR DEVICE |
| JP2012253391A (en) * | 2008-01-29 | 2012-12-20 | Fuji Electric Co Ltd | Semiconductor device |
| US8552493B2 (en) | 2007-02-16 | 2013-10-08 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| JP2015179705A (en) * | 2014-03-19 | 2015-10-08 | 富士電機株式会社 | trench MOS semiconductor device |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| JP2018113475A (en) * | 2018-04-03 | 2018-07-19 | 富士電機株式会社 | Trench mos semiconductor device |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| JP2020031224A (en) * | 2019-10-24 | 2020-02-27 | 富士電機株式会社 | Trench mos semiconductor device |
| WO2022004807A1 (en) * | 2020-07-03 | 2022-01-06 | 株式会社デンソー | Semiconductor device |
| US11239234B2 (en) | 2017-12-14 | 2022-02-01 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1996
- 1996-09-30 JP JP27902696A patent/JP3504085B2/en not_active Expired - Fee Related
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078375A (en) * | 2006-09-21 | 2008-04-03 | Denso Corp | Semiconductor device with mos power element and ignition equipment equipped with same |
| US8552493B2 (en) | 2007-02-16 | 2013-10-08 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| EP1959499A2 (en) | 2007-02-16 | 2008-08-20 | Power Integrations, Inc. | Semiconductor device with vertical field-effect transistor and current-sensing field-effect transistor |
| JP2008205482A (en) * | 2007-02-16 | 2008-09-04 | Power Integrations Inc | Detection transistor integrated by high-voltage vertical transistor |
| EP1959499A3 (en) * | 2007-02-16 | 2010-07-14 | Power Integrations, Inc. | Semiconductor device with vertical field-effect transistor and current-sensing field-effect transistor |
| CN102376768A (en) * | 2007-02-16 | 2012-03-14 | 电力集成公司 | Sensing fet integrated with high-voltage vertical transistor |
| JP2013141005A (en) * | 2007-02-16 | 2013-07-18 | Power Integrations Inc | Sensing transistor integrated with high-voltage vertical transistor |
| CN102376768B (en) * | 2007-02-16 | 2015-08-19 | 电力集成公司 | With the sensing FET that high-voltage vertical transistor is integrated |
| JP2007194660A (en) * | 2007-04-02 | 2007-08-02 | Renesas Technology Corp | Trench gate-type semiconductor device |
| JP2012253391A (en) * | 2008-01-29 | 2012-12-20 | Fuji Electric Co Ltd | Semiconductor device |
| US9466711B2 (en) | 2008-01-29 | 2016-10-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| US11749675B2 (en) | 2008-01-29 | 2023-09-05 | Fuji Electric Co., Ltd. | Semiconductor device |
| US10916541B2 (en) | 2008-01-29 | 2021-02-09 | Fuji Electric Co., Ltd. | Semiconductor device |
| DE112009004805T5 (en) | 2009-05-28 | 2012-09-20 | Toyota Jidosha K.K. | SEMICONDUCTOR DEVICE |
| DE112009004805B4 (en) | 2009-05-28 | 2019-03-28 | Toyota Jidosha Kabushiki Kaisha | SEMICONDUCTOR DEVICE |
| US8933483B2 (en) | 2009-05-28 | 2015-01-13 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US8809986B2 (en) | 2009-05-28 | 2014-08-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| JP2015179705A (en) * | 2014-03-19 | 2015-10-08 | 富士電機株式会社 | trench MOS semiconductor device |
| US11239234B2 (en) | 2017-12-14 | 2022-02-01 | Fuji Electric Co., Ltd. | Semiconductor device |
| US11810914B2 (en) | 2017-12-14 | 2023-11-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2018113475A (en) * | 2018-04-03 | 2018-07-19 | 富士電機株式会社 | Trench mos semiconductor device |
| JP2020031224A (en) * | 2019-10-24 | 2020-02-27 | 富士電機株式会社 | Trench mos semiconductor device |
| WO2022004807A1 (en) * | 2020-07-03 | 2022-01-06 | 株式会社デンソー | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3504085B2 (en) | 2004-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5589042B2 (en) | Semiconductor device | |
| JP2698645B2 (en) | MOSFET | |
| JP6320808B2 (en) | Trench MOS semiconductor device | |
| JP4506808B2 (en) | Semiconductor device | |
| JP2973588B2 (en) | MOS type semiconductor device | |
| US5557128A (en) | Insulated-gate type bipolar transistor | |
| US4686551A (en) | MOS transistor | |
| JP2002305207A (en) | Lateral semiconductor component by thin-film soi technology | |
| US6441432B1 (en) | High voltage lateral semiconductor device | |
| JPH10326897A (en) | Trench gate semiconductor device with current-detecting cell | |
| JP3504085B2 (en) | Semiconductor device | |
| JP6610696B2 (en) | Trench MOS semiconductor device | |
| JPH10132871A (en) | Semiconductor device | |
| JP4778467B2 (en) | Trench gate type semiconductor device | |
| JP3997126B2 (en) | Trench gate type semiconductor device | |
| JPH07169868A (en) | Circuit pattern having at least one bipolar power device | |
| JPH06188424A (en) | Semiconductor structural part | |
| JP2722453B2 (en) | Semiconductor device | |
| JP6391863B2 (en) | Trench MOS semiconductor device | |
| KR940008225B1 (en) | Mos transistor for power switch | |
| JP6774529B2 (en) | Semiconductor devices and semiconductor modules | |
| EP1209752B1 (en) | Semiconductor device | |
| JP2020031224A (en) | Trench mos semiconductor device | |
| JPH09162391A (en) | Insulated gate bipolar transistor | |
| JP2021002683A (en) | Semiconductor device and semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20121219 |
|
| LAPS | Cancellation because of no payment of annual fees |