JPH10107199A - Semiconductor package device - Google Patents

Semiconductor package device

Info

Publication number
JPH10107199A
JPH10107199A JP8280125A JP28012596A JPH10107199A JP H10107199 A JPH10107199 A JP H10107199A JP 8280125 A JP8280125 A JP 8280125A JP 28012596 A JP28012596 A JP 28012596A JP H10107199 A JPH10107199 A JP H10107199A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
lead frame
mounting portion
package device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8280125A
Other languages
Japanese (ja)
Inventor
Katsuki Nakaniwa
克樹 中庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP8280125A priority Critical patent/JPH10107199A/en
Publication of JPH10107199A publication Critical patent/JPH10107199A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor package device in which a stress is relaxed when a sealing resin part is molded, and in which a semiconductor chip as a whole can be coated with a junction coating material, by a method wherein the semiconductor chip is housed inside a housing recessed part, at a semiconductor mounting part, which is formed to be a nearly shallow dish shape. SOLUTION: A semiconductor mounting part 16 is constituted of a rectangular main face part 16a on which a semiconductor chip 2 is mounted and of outer circumferential wall parts 16a which are formed so as to be erected integrally from the outer circumference of the main face part 16a, and it is connected integrally to tip parts of a tab suspension part 15a and a tab suspension part 15b at upper edge parts of both outer circumferential wall parts 16b. Alternatively, when the respective outer circumferential wall parts 16b are formed as tilted walls which are tilted gradually to the inside toward lower parts, the semiconductor mounting part 16 is constituted to be a nearly shallow dish shape in which the opening part of a housing space part 17 displays an inverted trapezoid so as to be a little larger than the outer size of the main face part 16a, and the semiconductor chip is housed in its inside. As a result, a stress is relaxed when a sealing resin part is molded, and the semiconductor chip 2 as a whole can be coated surely with a junction coating material.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多数個のリード端
子片が形成されたリードフレームにタブ吊り片を介して
連設されたチップ実装部上に半導体チップを実装すると
ともに、この半導体チップとリード端子片の基端部とを
封止樹脂をモールド成形して封止してなる半導体パッケ
ージ装置に関する。
The present invention relates to a method for mounting a semiconductor chip on a chip mounting portion connected to a lead frame on which a number of lead terminal pieces are formed via tab suspension pieces, and a method for mounting the semiconductor chip on the lead frame. The present invention relates to a semiconductor package device in which a base end of a lead terminal piece and a sealing resin are molded and sealed.

【0002】[0002]

【従来の技術】半導体装置は、一般に運搬、取扱性、半
導体チップの保護、プリント基板等に対する実装性等を
目的としてパッケージ化されて構成されている。
2. Description of the Related Art A semiconductor device is generally packaged for the purpose of transportation, handling, protection of a semiconductor chip, mountability on a printed circuit board or the like.

【0003】このパッケージには、金属フレーム上に半
導体チップを実装した後に封止樹脂をモールド成形して
なる樹脂封止パッケージ型が提供されている。この樹脂
封止型の半導体パッケージ装置は、量産に適しかつ低価
格であるといった特徴を有している。すなわち、この半
導体パツケージ装置は、長尺のメタルリボンを素材とし
て精密プレス機に連続して供給し、これに打抜き工程を
施して半導体形成領域である多数個のリードフレームが
連続して形成されてなり、このリードフレームの所定領
域にそれぞれ半導体チップを実装した後に封止樹脂のモ
ールド成形が行われ、さらに切り離しが行われて形成さ
れる。
As this package, there is provided a resin-sealed package type formed by molding a sealing resin after mounting a semiconductor chip on a metal frame. This resin-encapsulated semiconductor package device has features such as being suitable for mass production and being inexpensive. That is, in this semiconductor package device, a long metal ribbon is continuously supplied as a raw material to a precision press machine, and a punching process is performed thereon to form a large number of lead frames which are semiconductor forming regions continuously. After a semiconductor chip is mounted on each of the predetermined regions of the lead frame, molding of a sealing resin is performed, followed by separation and formation.

【0004】半導体パッケージ装置1は、図8及び図9
に示すように、半導体チップ2を封止した矩形を呈する
封止樹脂部3の外周側面から多数個のリード端子4が突
出形成されて構成されている。半導体チップ2は、各リ
ード端子4とともにリードフレームに形成された半導体
実装部5の表面上に実装され、さらに各リード端子4と
リードワイヤ6によるリードボンディングが行われる。
封止樹脂部3は、例えばエポキシ樹脂、シリコーン樹脂
或いはフェノール樹脂等の熱可塑性合成樹脂を素材とし
て、射出成形機によって半導体チップ2やリード端子4
の基端部を一括して封止する。
The semiconductor package device 1 is shown in FIGS.
As shown in FIG. 1, a large number of lead terminals 4 are formed so as to protrude from the outer peripheral side surface of a rectangular sealing resin portion 3 in which a semiconductor chip 2 is sealed. The semiconductor chip 2 is mounted on the surface of a semiconductor mounting portion 5 formed on a lead frame together with each lead terminal 4, and further, lead bonding with each lead terminal 4 and a lead wire 6 is performed.
The sealing resin portion 3 is made of a thermoplastic synthetic resin such as an epoxy resin, a silicone resin or a phenol resin.
Are sealed at once.

【0005】上述した半導体パッケージ装置1を構成す
る従来のリードフレームは、リード端子4を構成する図
示しない多数個の短冊状片が両側に配列形成された中央
領域に、一対のタブ吊り片51a、51bを介して半導
体実装部50を一体に連設してなる。この半導体実装部
50は、図5乃至図7に示すように、矩形平板状を呈す
るとともにリードフレームの形成時に、タブ吊り片51
a、51bとの連設部52a、52bがクランク状に折
曲されて構成されている。リードフレームには、このよ
うにして形成された半導体実装部50の主面53上に半
導体チップ2が実装される。リードフレームには、半導
体チップ2を半導体実装部50上に実装した状態で封止
樹脂部3のモールド成形が行われるとともに、次工程へ
と搬送されてプレス装置によりリード端子4を構成する
短冊状片の先端部の切断及び折曲げ処理が施されて半導
体パッケージ装置1を構成する。
The conventional lead frame constituting the above-described semiconductor package device 1 has a pair of tab hanging pieces 51a in a central region where a plurality of strip-shaped pieces (not shown) constituting the lead terminals 4 are arranged on both sides. The semiconductor mounting section 50 is integrally connected via a 51b. As shown in FIGS. 5 to 7, the semiconductor mounting portion 50 has a rectangular flat plate shape, and has a tab hanging piece 51 when a lead frame is formed.
The connecting portions 52a and 52b connected to a and 51b are bent in a crank shape. On the lead frame, the semiconductor chip 2 is mounted on the main surface 53 of the semiconductor mounting portion 50 thus formed. In the lead frame, the molding of the sealing resin portion 3 is performed in a state where the semiconductor chip 2 is mounted on the semiconductor mounting portion 50, and the lead frame is conveyed to the next step to form the lead terminal 4 by a press device. The semiconductor package device 1 is configured by cutting and bending the tip of the piece.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述した従
来のリードフレームにおいては、半導体チップ2を封止
する封止樹脂部3がエポキシ樹脂等の熱可塑性合成樹脂
を材料とすることから、この熱可塑性合成樹脂の硬化時
に半導体実装部50の主面53上に実装した半導体チッ
プ2に対して熱応力が作用される。また、このリードフ
レームには、封止樹脂部3のモールド成形時に半導体実
装部50の主面53上に実装した半導体チップ2が動か
ないように何らかの処置を施す必要がある。
In the above-described conventional lead frame, the sealing resin portion 3 for sealing the semiconductor chip 2 is made of a thermoplastic synthetic resin such as an epoxy resin. When the plastic synthetic resin is cured, thermal stress is applied to the semiconductor chip 2 mounted on the main surface 53 of the semiconductor mounting part 50. In addition, it is necessary to perform some measure on the lead frame so that the semiconductor chip 2 mounted on the main surface 53 of the semiconductor mounting portion 50 does not move during the molding of the sealing resin portion 3.

【0007】したがって、リードフレームには、図6に
示すように、半導体実装部50の主面53上に実装され
た半導体チップ2の表面を被覆するようにしてジャンク
ションコート材7が塗布される。半導体チップ2は、こ
のジャンクションコート材7によって半導体実装部50
の主面53上に保持されるとともに、封止樹脂部3のモ
ールド成形時の応力緩和が図られる。
Therefore, as shown in FIG. 6, the junction coat material 7 is applied to the lead frame so as to cover the surface of the semiconductor chip 2 mounted on the main surface 53 of the semiconductor mounting portion 50. The semiconductor chip 2 is mounted on the semiconductor mounting portion 50 by the junction coat material 7.
Of the sealing resin portion 3 at the time of molding.

【0008】ところで、リードフレームは、上述したよ
うに半導体チップ2を実装する半導体実装部50が矩形
平板状に形成されていることから、塗布されるジャンク
ションコート材7がその粘性が小さい場合にこの半導体
実装部50から流れ落ちてしまうといった問題を生じさ
せる。リードフレームは、このようにジャンクションコ
ート材7流れ落ちてしまうために半導体チップ2の充分
なコーティングが不能となることから上述したジャンク
ションコート材7の所望の作用が奏せられないといった
問題があった。
In the lead frame, since the semiconductor mounting portion 50 on which the semiconductor chip 2 is mounted is formed in a rectangular plate shape as described above, when the junction coat material 7 to be applied has a low viscosity, This causes a problem of flowing down from the semiconductor mounting unit 50. The lead frame has a problem that the desired action of the junction coat material 7 cannot be exhibited because the semiconductor chip 2 cannot be sufficiently coated because the junction coat material 7 flows down in this way.

【0009】一方、リードフレームは、かかる問題点を
解消するために例えば粘性をやや大きくしたジャンクシ
ョンコート材7が用いられた場合に、流れ難いことから
半導体チップ2の外周部を全体に亘って充分にコーティ
ングすることができないといった問題を生じさせる。ま
た、リードフレームは、予め半導体実装部50の主面5
3上にジャンクションコート材7を塗布する場合におい
ても、このジャンクションコート材7が半導体実装部5
0から漏れ落ちるといった問題を生じさせる。したがっ
て、従来のリードフレームにおいては、使用するジャン
クションコート材7についての粘度の設定及びその管理
が必要とされ、またこのジャンクションコート材7を半
導体実装部50に実装した半導体チップ2に塗布するた
めに面倒な工程を必要とさせていた。
On the other hand, in the case of a lead frame, for example, when a junction coat material 7 having a slightly increased viscosity is used in order to solve such a problem, it does not easily flow, so that the entire outer peripheral portion of the semiconductor chip 2 is sufficiently extended. This causes a problem that the coating cannot be performed. In addition, the lead frame is mounted on the main surface 5 of the semiconductor mounting section 50 in advance.
In the case where the junction coat material 7 is coated on the semiconductor mounting portion 5,
This causes a problem such as leakage from zero. Therefore, in the conventional lead frame, it is necessary to set and manage the viscosity of the junction coat material 7 to be used, and to apply this junction coat material 7 to the semiconductor chip 2 mounted on the semiconductor mounting portion 50. This required a cumbersome process.

【0010】したがって、本発明は、半導体チップの外
周部がジャンクションコート材によって確実にコーティ
ングされるようにして封止樹脂をモールドする際の応力
緩和が図られるようにした半導体装置を提供することを
目的とする。
[0010] Accordingly, the present invention provides a semiconductor device in which the outer periphery of a semiconductor chip is reliably coated with a junction coat material so as to reduce stress when molding a sealing resin. Aim.

【0011】[0011]

【課題を解決するための手段】この目的を達成した本発
明に係る半導体パッケージ装置は、多数個のリード端子
片とタブ吊り片を介して連設された半導体実装部とを有
するリードフレームの半導体実装部に半導体チップを実
装するとともにこの半導体チップにジャンクションコー
ト材を塗布しかつ上記リード端子片の基端部及び半導体
実装部とを含んで封止樹脂部によって封装して構成す
る。上記半導体実装部は、半導体チップが実装される主
面部に上記タブ吊り片と連続する外周壁が一体に立ち上
がり形成されてなる略浅皿状を呈して形成され、その内
部に半導体チップを収納する収納凹部が構成されたこと
を特徴とする。
A semiconductor package device according to the present invention which has achieved the above object has a semiconductor device of a lead frame having a large number of lead terminal pieces and a semiconductor mounting portion continuously provided via tab suspension pieces. A semiconductor chip is mounted on the mounting portion, a junction coat material is applied to the semiconductor chip, and the semiconductor chip is sealed with a sealing resin portion including the base end of the lead terminal piece and the semiconductor mounting portion. The semiconductor mounting portion is formed in a substantially shallow dish shape in which an outer peripheral wall continuous with the tab suspending piece is integrally formed on a main surface portion on which the semiconductor chip is mounted, and houses the semiconductor chip therein. A storage recess is formed.

【0012】以上のように構成された本発明に係る半導
体パッケージ装置によれば、半導体チップが略浅皿状を
呈して形成された半導体実装部の収納凹部内に収納され
ることから、封止樹脂部をモールドする際の応力緩和を
図るために半導体チップに塗布されるジャンクションコ
ート材が半導体実装部から流れ落ちることが阻止され
て、半導体チップの全体を確実にコーティングする。し
たがって、半導体パッケージ装置は、このジャンクショ
ンコート材の作用が確実に奏される。また、半導体パッ
ケージ装置は、ジャンクションコート材の粘度管理等を
不要とするとともに塗布工程を簡易化し、半導体チップ
の実装精度が向上されて高精度に形成される。
According to the semiconductor package device of the present invention configured as described above, the semiconductor chip is housed in the housing recess of the semiconductor mounting portion formed in a substantially shallow dish shape. Junction coat material applied to the semiconductor chip to reduce stress when molding the resin portion is prevented from flowing down from the semiconductor mounting portion, and the entire semiconductor chip is reliably coated. Therefore, in the semiconductor package device, the function of the junction coat material is reliably achieved. In addition, the semiconductor package device eliminates the need to control the viscosity of the junction coat material, simplifies the application process, improves the mounting accuracy of the semiconductor chip, and forms the semiconductor chip with high accuracy.

【0013】[0013]

【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照して詳細に説明する。半導体パッ
ケージ装置1は、上述した従来のリードフレーム10と
基本的な構成を同様とされたリードフレーム10が用い
られる。すなわち、リードフレーム10は、長尺のメタ
ルリボンを素材としてこれに精密プレス機による打抜き
工程を施して図1に示すように形成されてなる。半導体
パッケージ装置1は、このリードフレーム10の後述す
る半導体実装部16に半導体チップ2を実装するととも
に合成樹脂材料によって封止樹脂部3をモールド成形
し、さらにリード端子4を構成する短冊状のリード端子
形成片14の先端部側を切断するとともにこれを折曲げ
処理して形成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. The semiconductor package device 1 uses a lead frame 10 having a basic configuration similar to that of the conventional lead frame 10 described above. That is, the lead frame 10 is formed as shown in FIG. 1 by using a long metal ribbon as a raw material and performing a punching process by a precision press machine. The semiconductor package device 1 mounts the semiconductor chip 2 on a later-described semiconductor mounting portion 16 of the lead frame 10, molds the sealing resin portion 3 with a synthetic resin material, and further forms strip-shaped leads forming the lead terminals 4. It is formed by cutting the tip end side of the terminal forming piece 14 and bending it.

【0014】リードフレーム10は、両側縁に沿って互
いに平行な一対のリード部11a、11bの内側に、図
1に示した半導体形成領域Hが連続して形成される。こ
れらリード部11a、11bには、一定の間隔を以って
搬送用のパーホレーション12がそれぞれ設けられてい
る。半導体形成領域Hは、所定の間隔を以ってリード部
11a、11b間を直交状態で連結する互いに平行なブ
リッジ片13a、13bと、これらブリッジ片13a、
13bの相対する側縁部から同一面内において適宜に折
曲された状態でそれぞれ一体に突出形成された多数個の
リード端子形成片14を有する。また、リードフレーム
10は、ブリッジ片13a、13bの中央部に位置する
リード部11a、11bから互いに対向するようにして
一体に突設されたタブ吊り片15a、15bと、これら
タブ吊り片15a、15bの基端部に一体に連設された
半導体実装部16とから構成されている。
In the lead frame 10, the semiconductor formation region H shown in FIG. 1 is continuously formed inside a pair of lead portions 11a and 11b parallel to each other along both side edges. Each of the leads 11a and 11b is provided with a perforation 12 for conveyance at a predetermined interval. The semiconductor formation region H includes bridge pieces 13a and 13b parallel to each other that connect the lead portions 11a and 11b at a predetermined interval in an orthogonal state, and the bridge pieces 13a and 13b.
13b has a plurality of lead terminal forming pieces 14 which are integrally bent and protruded from the opposing side edges in the same plane. Further, the lead frame 10 has tab hanging pieces 15a, 15b integrally protruding from the lead portions 11a, 11b located at the center of the bridge pieces 13a, 13b so as to face each other, and these tab hanging pieces 15a, The semiconductor mounting section 16 is integrally provided at the base end of the semiconductor mounting section 15b.

【0015】各リード端子形成片14は、図1に示すよ
うに、それぞれの先端部が、半導体実装部16の外周部
に適宜近接して延在するようにしてブリッジ片13a、
13bから一体に突設されている。各リード端子形成片
14は、これら先端部が後述するように半導体実装部1
6に実装された半導体チップ2とリードワイヤ6により
ワイヤボンディングされる接続部を構成する。また、各
リード端子形成片14は、後述するようにブリッジ片1
3a、13bから突出されるそれぞれの先端部が切断さ
れることによってリード端子4を構成する。
As shown in FIG. 1, each of the lead terminal forming pieces 14 has a bridge portion 13 a having a tip portion extending appropriately close to the outer peripheral portion of the semiconductor mounting portion 16.
13b so as to protrude integrally therewith. Each of the lead terminal forming pieces 14 has a tip portion of the semiconductor mounting portion 1 as described later.
6 constitutes a connection portion which is wire-bonded to the semiconductor chip 2 mounted on the semiconductor chip 2 and the lead wires 6. Each of the lead terminal forming pieces 14 is a bridge piece 1 as described later.
The lead terminals 4 are formed by cutting the respective tips protruding from 3a and 13b.

【0016】リードフレーム10は、図1において1点
鎖線Lで示す半導体実装部16及び各リード端子形成片
14の基端部を含む内周領域に封止樹脂部3がモールド
成形される。また、リードフレーム10は、同図におい
て2点鎖線Mで示す各リード端子形成片14のブリッジ
片13側の基端部を含む外周領域が、封止樹脂部3のモ
ールド成形後にプレス機により切断及び折曲げ処理が施
されることによって、図8に示すように封止樹脂部3の
外周部に沿ってそれぞれL字状に折曲された状態で突出
される半導体パッケージ装置1を完成させる。
In the lead frame 10, a sealing resin part 3 is molded in an inner peripheral area including a semiconductor mounting part 16 and a base end of each lead terminal forming piece 14 indicated by a dashed line L in FIG. In the lead frame 10, the outer peripheral region including the base end of each lead terminal forming piece 14 on the bridge piece 13 side indicated by the two-dot chain line M in FIG. By performing the bending process, the semiconductor package device 1 that is protruded in an L-shaped state along the outer peripheral portion of the sealing resin portion 3 as shown in FIG. 8 is completed.

【0017】半導体パッケージ装置1は、半導体実装部
16の構成に大きな特徴を有している。すなわち、半導
体実装部16は、図2乃至図4に示すように、半導体チ
ップ2が載置される矩形の主面部16aと、この主面部
16aの外周から一体に立ち上がり形成された外周壁部
16bとからなり、内部に半導体チップ2を収納する収
納空間部17を構成している。半導体実装部16は、長
手方向の両外周壁部16bの上縁部でタブ吊り部15
a、15bの先端部と一体に連結されている。
The semiconductor package device 1 has a significant feature in the configuration of the semiconductor mounting section 16. That is, as shown in FIGS. 2 to 4, the semiconductor mounting portion 16 includes a rectangular main surface portion 16a on which the semiconductor chip 2 is mounted, and an outer peripheral wall portion 16b integrally formed from the outer periphery of the main surface portion 16a. And a storage space portion 17 for storing the semiconductor chip 2 therein. The semiconductor mounting portion 16 is provided with tab suspension portions 15 at upper edges of both outer peripheral wall portions 16b in the longitudinal direction.
a and 15b are integrally connected with the tip portions.

【0018】半導体実装部16は、各外周壁部16bが
下方に向かって次第に内方に傾斜された傾斜壁として構
成されることによって、収納空間部17がその開口部分
を主面部16aの外形寸法よりもやや大とされた逆台形
を呈する略浅皿状に構成される。また、半導体実装部1
6は、収納空間部17を構成する主面部16aの外形寸
法が半導体チップ2の載置面の外形寸法よりもやや大と
されるとともに、外周壁部16bの高さ寸法が半導体チ
ップ2の厚みよりもやや小とされている。したがって、
半導体実装部16は、後述するように収納空間部17に
実装された半導体チップ2の上方部が外周壁部16bか
ら突出露呈している。
The semiconductor mounting portion 16 is configured such that each outer peripheral wall portion 16b is formed as an inclined wall which is gradually inclined inward downward, so that the storage space portion 17 defines an opening portion thereof as an outer dimension of the main surface portion 16a. It is configured in a substantially shallow dish shape with a slightly larger inverted trapezoidal shape. Also, the semiconductor mounting unit 1
6, the outer dimensions of the main surface 16a constituting the storage space 17 are slightly larger than the outer dimensions of the mounting surface of the semiconductor chip 2, and the height of the outer peripheral wall 16b is the thickness of the semiconductor chip 2. It is slightly smaller than that. Therefore,
As described later, the semiconductor mounting portion 16 has an upper portion of the semiconductor chip 2 mounted in the storage space portion 17 protruding and exposed from the outer peripheral wall portion 16b.

【0019】以上のように構成された半導体実装部16
は、メタルリボンから精密プレス機によってリードフレ
ーム10を打抜き形成した後に、対応領域にスタンピン
グ加工を施すことによって形成される。勿論、半導体実
装部16は、リードフレーム10の打抜き工程の際に、
プレス金型中に組み込まれたスタンピングロッドを下型
に押し当てて対応領域を絞り形成することによって外形
抜きと同時に形成するようにしてもよい。
The semiconductor mounting section 16 configured as described above
Is formed by punching and forming the lead frame 10 from a metal ribbon by a precision press machine, and then stamping the corresponding area. Needless to say, the semiconductor mounting portion 16 is used in the step of punching the lead frame 10.
The stamping rod incorporated in the press die may be pressed against the lower die to form the corresponding area by drawing, so that the stamping rod may be formed at the same time as the outer shape is removed.

【0020】リードフレーム10は、自動実装機へと搬
送されて、図4に示すように、上方部から半導体実装部
16の主面部16a上へと半導体チップ2が供給されて
装填される。リードフレーム10は、半導体実装部16
を略浅皿状に形成したことにより、主面部16a上に供
給された半導体チップ2が外周壁部16bによって係止
され次工程への搬送途中での脱落や位置ズレが防止され
る。なお、リードフレーム10には、半導体チップ2を
確実に保持するために半導体実装部16の主面部16a
上に予め接着剤を塗布する。この場合、接着剤は、略浅
皿状に形成した半導体実装部16の構成によって、主面
部16aから流れ落ちることは無い。
The lead frame 10 is transported to an automatic mounting machine, and the semiconductor chip 2 is supplied and loaded from above into the main surface 16a of the semiconductor mounting section 16 as shown in FIG. The lead frame 10 is mounted on the semiconductor mounting section 16.
Is formed in a substantially shallow dish shape, the semiconductor chip 2 supplied onto the main surface portion 16a is locked by the outer peripheral wall portion 16b, so that the semiconductor chip 2 is prevented from dropping and being displaced during transportation to the next step. The lead frame 10 has a main surface portion 16a of the semiconductor mounting portion 16 for securely holding the semiconductor chip 2.
An adhesive is applied on the top in advance. In this case, the adhesive does not flow down from the main surface portion 16a due to the configuration of the semiconductor mounting portion 16 formed in a substantially shallow dish shape.

【0021】リードフレーム10は、このようにして半
導体チップ2が半導体実装部16上に装填された状態
で、自動布線機へと搬送されてこの半導体チップ2のパ
ッドとリード端子形成片14の先端部との間にリードワ
イヤ6の布線が施されることにより相互の電気的な接続
が行われる。さらに、リードフレーム10は、ジャンク
ションコート材供給部へと搬送されることによって、半
導体実装部16に実装された半導体チップ2の表面上に
SiO等を素材とした適宜の粘性を有するジャンクショ
ンコート材7が塗布される。ジャンクションコート材7
は、半導体チップ2の表面からその一部が側周面へと流
れ出す。
With the semiconductor chip 2 loaded on the semiconductor mounting portion 16 in this manner, the lead frame 10 is transported to an automatic wiring machine, and the pads of the semiconductor chip 2 and the lead terminal forming pieces 14 When the lead wires 6 are laid between the wire and the tip portion, mutual electrical connection is performed. Further, the lead frame 10 is conveyed to the junction coat material supply unit, so that the surface of the semiconductor chip 2 mounted on the semiconductor mounting unit 16 has a junction coat material 7 of appropriate viscosity made of SiO or the like. Is applied. Junction coat material 7
, A part thereof flows out from the surface of the semiconductor chip 2 to the side peripheral surface.

【0022】リードフレーム10は、上述したように半
導体実装部16を略浅皿状に形成したことから、その外
周壁部16bによって半導体チップ2の側周面から流れ
出したジャンクションコート材7が受け止められて主面
部16aからの流れ落ちが防止される。したがって、半
導体チップ2は、図3に示すように、その外周部全体が
ジャンクションコート材7によって確実にコーティング
される。
Since the semiconductor mounting portion 16 of the lead frame 10 is formed in a substantially shallow dish shape as described above, the junction coat material 7 flowing out from the side peripheral surface of the semiconductor chip 2 is received by the outer peripheral wall portion 16b. As a result, run-down from the main surface 16a is prevented. Therefore, as shown in FIG. 3, the entire outer peripheral portion of the semiconductor chip 2 is reliably coated with the junction coat material 7.

【0023】リードフレーム10は、モールド成形機へ
と搬送されて半導体チップ2を封止する封止樹脂部3の
モールド成形が行われる。モールド成形機は、型開き状
態の成形金型中にリードフレーム10が位置決めされた
状態で装填されると、この成形金型の型締めを行う。成
形金型には、ポット内から溶融状態の上述したエポキシ
樹脂等の熱可塑性合成樹脂材料がそのキャビティに射出
充填される。リードフレーム10には、これによって上
述した図1において1点鎖線Lで示す所定の領域に封止
樹脂部3がアウトサート成形される。
The lead frame 10 is conveyed to a molding machine where the molding of the sealing resin portion 3 for sealing the semiconductor chip 2 is performed. When the mold forming machine is loaded in a state where the lead frame 10 is positioned in the molding die in an open state, the molding die is clamped. Into the molding die, a cavity is filled with a thermoplastic synthetic resin material such as the above-mentioned epoxy resin in a molten state by injection from a pot. As a result, the sealing resin portion 3 is outsert-molded in the lead frame 10 in a predetermined region indicated by a dashed line L in FIG.

【0024】リードフレーム10は、半導体実装部16
に実装された半導体チップ2の外周部がジャンクション
コート材7によってコーティングされている。熱可塑性
合成樹脂材料は、硬化して封止樹脂部3を形成する際に
発生する熱応力を封止する半導体チップ2に対して作用
させる。しかしながら、半導体チップ2は、ジャンクシ
ョンコート材7によって全体をコーティングされている
ことからこの熱応力が確実に緩和され、内部回路が損傷
される等の不都合の発生が防止されるとともに半導体実
装部16上の実装精度の向上が図られる。
The lead frame 10 includes a semiconductor mounting portion 16
The outer peripheral portion of the semiconductor chip 2 mounted on the substrate is coated with a junction coat material 7. The thermoplastic synthetic resin material acts on the semiconductor chip 2 to seal thermal stress generated when the sealing resin portion 3 is formed by curing. However, since the entire semiconductor chip 2 is coated with the junction coat material 7, the thermal stress is surely alleviated, the occurrence of inconvenience such as damage to internal circuits is prevented, and the semiconductor chip 2 is mounted on the semiconductor mounting portion 16. Is improved in mounting accuracy.

【0025】リードフレーム10は、プレス機へと搬送
されて、各領域から形成された半導体パッケージ装置1
の切り離しを行う。リードフレーム10は、上述した図
1において2点鎖線Mで示すように、各リード端子形成
片14がそれぞれブリッジ片13a、13bの突出部の
近傍において切断されるとともに、封止樹脂部3の側面
に沿って折曲されてリード端子4を構成する。
The lead frame 10 is transported to a press machine, and the semiconductor package device 1 formed from each region is
To disconnect. In the lead frame 10, as shown by the two-dot chain line M in FIG. 1 described above, each lead terminal forming piece 14 is cut in the vicinity of the protruding portion of each of the bridge pieces 13a and 13b, and the side surface of the sealing resin portion 3 is formed. To form the lead terminal 4.

【0026】以上のようにして形成された半導体パッケ
ージ装置1は、リードフレーム10の半導体実装部16
に実装された半導体チップ2がジャンクションコート材
7によって全体を確実にコーティングされていることか
ら、実装精度の向上が図られる。したがって、半導体パ
ッケージ装置1は、半導体チップ2のパッドと各リード
端子4とがリードワイヤ6によって確実に接続され、高
精度に形成されるとともに歩留り率の向上が図られる。
また、半導体パッケージ装置1は、封止樹脂部3のモー
ルド成形に際して発生して半導体チップ2に作用する熱
応力がジャンクションコート材7によって緩和されるこ
とから、半導体チップ2のダメージ発生が防止される。
さらにまた、半導体パッケージ装置1は、半導体チップ
2にジャンクションコート材7を塗布するに際して、そ
の精密さを不要とするとともにこのジャンクションコー
ト材7の高精度の管理を不要とすることから、塗布工程
の合理化が図られる。
The semiconductor package device 1 formed as described above is mounted on the semiconductor mounting portion 16 of the lead frame 10.
Since the entire semiconductor chip 2 mounted on the substrate is reliably coated with the junction coat material 7, the mounting accuracy is improved. Therefore, in the semiconductor package device 1, the pads of the semiconductor chip 2 and the respective lead terminals 4 are reliably connected by the lead wires 6, so that the semiconductor package device 1 is formed with high precision and the yield rate is improved.
Further, in the semiconductor package device 1, the thermal stress acting on the semiconductor chip 2 generated during the molding of the sealing resin portion 3 and being applied to the semiconductor chip 2 is reduced by the junction coat material 7, thereby preventing the semiconductor chip 2 from being damaged. .
Furthermore, the semiconductor package device 1 eliminates the need for precision when applying the junction coat material 7 to the semiconductor chip 2 and eliminates the need for high-precision management of the junction coat material 7. Streamlining is achieved.

【0027】なお、上述した半導体パッケージ装置1に
おいては、半導体実装部16を略矩形浅皿状に形成した
が、その形状については実装する半導体チップ2の形状
に対応して適宜形成される。また、半導体パッケージ装
置1においては、半導体実装部16の主面部16aに半
導体チップ2を実装固定するために、例えば導電性接着
剤を用いてもよい。
In the semiconductor package device 1 described above, the semiconductor mounting portion 16 is formed in a substantially rectangular shallow dish shape, but the shape is appropriately formed corresponding to the shape of the semiconductor chip 2 to be mounted. Further, in the semiconductor package device 1, for example, a conductive adhesive may be used to mount and fix the semiconductor chip 2 on the main surface 16a of the semiconductor mounting portion 16.

【0028】[0028]

【発明の効果】以上詳細に説明したように、本発明に係
る半導体パッケージ装置によれば、リードフレームの基
本的な構成を変更することなく、封止樹脂部のモールド
成形に際して発生する応力を緩和するためのジャンクシ
ョンコート材が半導体チップの全体に亘って塗布される
ことから、その作用効果が確実に達成されて高精度でか
つ歩留りよく製造される。また、半導体パッケージ装置
は、ジャンクションコート材の塗布を簡易に行うことが
できるとともに、その高精度の粘度管理等を不要とする
ことからジャンクションコート材の塗布工程の合理化が
図られ、コストダウンが達成される。
As described above in detail, according to the semiconductor package device of the present invention, the stress generated during the molding of the sealing resin portion can be reduced without changing the basic structure of the lead frame. Since the junction coat material is applied over the entire semiconductor chip, the function and effect can be reliably achieved, and the semiconductor chip can be manufactured with high accuracy and high yield. In addition, the semiconductor package device can simplify the application of the junction coat material, and eliminates the need for high-precision viscosity management, thereby streamlining the application process of the junction coat material and achieving cost reduction. Is done.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体パッケージ装置に使用され
るリードフレームの要部平面図である。
FIG. 1 is a plan view of a main part of a lead frame used in a semiconductor package device according to the present invention.

【図2】同リードフレームの半導体実装部の構成を説明
する要部平面図である。
FIG. 2 is a plan view of an essential part for explaining a configuration of a semiconductor mounting part of the lead frame.

【図3】同半導体実装部の要部縦断面図である。FIG. 3 is a longitudinal sectional view of a main part of the semiconductor mounting unit.

【図4】同半導体実装部の要部分解斜視図である。FIG. 4 is an exploded perspective view of a main part of the semiconductor mounting unit.

【図5】従来のリードフレームの半導体実装部の構成を
説明する要部平面図である。
FIG. 5 is a plan view of an essential part for explaining a configuration of a semiconductor mounting part of a conventional lead frame.

【図6】同半導体実装部の要部縦断面図である。FIG. 6 is a vertical sectional view of a main part of the semiconductor mounting part.

【図7】同半導体実装部の要部斜視図である。FIG. 7 is a perspective view of a main part of the semiconductor mounting unit.

【図8】半導体パッケージ装置の斜視図である。FIG. 8 is a perspective view of a semiconductor package device.

【図9】半導体パッケージ装置の縦断面図である。FIG. 9 is a longitudinal sectional view of the semiconductor package device.

【符号の説明】[Explanation of symbols]

1 半導体パッケージ装置 2 半導体チップ 3 封止樹脂部 4 リード端子 5 半導体実装部 6 リードワイヤ 10 リードフレーム 11a,11b リード部 13a,13b ブリッジ片 14 リード端子形成片 15a,15b タブ吊り片 16 半導体実装部 16a 主面部 16b 外周壁部 17 収納凹部 H 半導体形成領域 DESCRIPTION OF SYMBOLS 1 Semiconductor package device 2 Semiconductor chip 3 Sealing resin part 4 Lead terminal 5 Semiconductor mounting part 6 Lead wire 10 Lead frame 11a, 11b Lead part 13a, 13b Bridge piece 14 Lead terminal formation piece 15a, 15b Tab suspension piece 16 Semiconductor mounting part 16a Main surface portion 16b Outer peripheral wall portion 17 Housing recess H Semiconductor formation region

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 多数個のリード端子片とタブ吊り片に連
設されたチップ実装部とを有するリードフレームの、上
記チップ実装部上に半導体チップを実装するとともに、
この半導体チップにジャンクションコート材を塗布した
後、上記リード端子片の基端部及びチップ実装部とを含
む領域を封止する封止樹脂部をモールド成形してなり、 上記チップ実装部は、半導体チップが実装される主面部
に上記タブ吊り片と連続する外周壁が一体に立ち上がり
形成されてなる略浅皿状を呈して形成され、その内部に
半導体チップを収納する収納凹部が構成されたことを特
徴とする半導体パッケージ装置。
1. A semiconductor chip is mounted on a chip mounting portion of a lead frame having a plurality of lead terminal pieces and a chip mounting portion connected to a tab suspending piece,
After applying a junction coat material to the semiconductor chip, a sealing resin portion for sealing a region including the base end portion of the lead terminal piece and the chip mounting portion is molded, and the chip mounting portion is formed of a semiconductor. An outer peripheral wall continuous with the tab suspending piece is formed on a main surface portion on which the chip is mounted so as to have a substantially shallow dish shape in which the outer peripheral wall is integrally formed and formed therein, and a housing recess for housing the semiconductor chip is formed therein. A semiconductor package device.
JP8280125A 1996-09-30 1996-09-30 Semiconductor package device Pending JPH10107199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8280125A JPH10107199A (en) 1996-09-30 1996-09-30 Semiconductor package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8280125A JPH10107199A (en) 1996-09-30 1996-09-30 Semiconductor package device

Publications (1)

Publication Number Publication Date
JPH10107199A true JPH10107199A (en) 1998-04-24

Family

ID=17620690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8280125A Pending JPH10107199A (en) 1996-09-30 1996-09-30 Semiconductor package device

Country Status (1)

Country Link
JP (1) JPH10107199A (en)

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6509636B1 (en) Semiconductor package
US8258613B1 (en) Semiconductor memory card
US7220615B2 (en) Alternative method used to package multimedia card by transfer molding
US5686698A (en) Package for electrical components having a molded structure with a port extending into the molded structure
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
JP2000156433A (en) Electronic device
WO1998044547A1 (en) Method for manufacturing semiconductor device
KR100428271B1 (en) Integrated circuit package and its manufacturing method
JPH05299530A (en) Resin sealed semiconductor device and manufacturing mehtod thereof
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JPH10107199A (en) Semiconductor package device
JPH0484452A (en) Resin-sealed semiconductor device
JP2596606B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2503360Y2 (en) Resin-sealed semiconductor integrated circuit device
JPH065928A (en) Resin-sealed electronic component
JP2752803B2 (en) Method for manufacturing semiconductor device
KR0124790B1 (en) Integrated circuit package of surface mounting type
JP2000304638A (en) Connection structure of sensor chip
JP2005081695A (en) Resin molding mold
JPH0346358A (en) Resin-sealed semiconductor device and manufacture thereof
KR900001988B1 (en) Leadframe for semiconductor device
JPH01208851A (en) Mounting structure for electronic part
JPH11102924A (en) Semiconductor device manufacturing method
JPH08181270A (en) Lead frame for resin-sealed semiconductor device and semiconductor device employing the lead frame and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130