JPH0998349A - Solid-state image pickup device - Google Patents

Solid-state image pickup device

Info

Publication number
JPH0998349A
JPH0998349A JP7253399A JP25339995A JPH0998349A JP H0998349 A JPH0998349 A JP H0998349A JP 7253399 A JP7253399 A JP 7253399A JP 25339995 A JP25339995 A JP 25339995A JP H0998349 A JPH0998349 A JP H0998349A
Authority
JP
Japan
Prior art keywords
pixel
signal
charges
shift
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP7253399A
Other languages
Japanese (ja)
Inventor
Koichi Sekine
根 弘 一 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7253399A priority Critical patent/JPH0998349A/en
Publication of JPH0998349A publication Critical patent/JPH0998349A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the resolution and to reduce moire by compensating deficient signals at positions corresponding to element isolation regions with in horizontal and vertical directions. SOLUTION: Signal picture elements generated corresponding to signal outputs of one line of an object and stored in picture element arrays 130, 160 are transferred to adjacent picture element arrays 140, 170, the charges are photoelectric- converted corresponding to signal outputs of the same line of an object. Then the signal picture elements stored in the picture element arrays 140, 170 are transferred to adjacent picture element arrays 150, 180, in which the charges are photoelectric-converted similarly. Then the charges in the picture element arrays 150, 180 are transferred to memory arrays 260, 270, from which the charges are transferred to a shift register 30. Then the charges are outputted serially externally via an output circuit 31 by the shift register 30. Thus, the 1st and 2nd picture elements are interpolated with each other by the picture elements shifted in the shift register 30 in this way. Thus, the resolution is improved and moire is redued.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はリニアセンサを構成する
半導体装置に関するもので、特にTDI(Time Delay In
tegration)モードのリニアセンサに使用されるものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device constituting a linear sensor, and more particularly to a TDI (Time Delay In
It is used for a linear sensor in the integration mode.

【0002】[0002]

【従来の技術】まず、リニアセンサの基本原理について
説明する。図3はこのリニアセンサの構成を示すもので
ある。同図において、このリニアセンサは画素11〜1
4からなる画素列10とシフト電極21〜24からなる
電極列20とCCDシフトレジスタ3と出力回路4とを
備えている。画素11〜14は水平方向に一次元配列さ
れ、シフト電極21〜24は画素11〜14に対設さ
れ、CCDシフトレジスタ3はシフト電極21〜24に
沿うように配置され、出力回路4はCCDシフトレジス
タ3の出力端に配置されている。
2. Description of the Related Art First, the basic principle of a linear sensor will be described. FIG. 3 shows the structure of this linear sensor. In this figure, this linear sensor has pixels 11 to 1
The pixel array 10 is composed of 4 pixels, the electrode array 20 is composed of shift electrodes 21 to 24, the CCD shift register 3 and the output circuit 4. The pixels 11 to 14 are one-dimensionally arranged in the horizontal direction, the shift electrodes 21 to 24 are provided to face the pixels 11 to 14, the CCD shift register 3 is arranged along the shift electrodes 21 to 24, and the output circuit 4 is a CCD. It is arranged at the output end of the shift register 3.

【0003】光電変換により蓄積された画素11〜14
の電荷はシフト電極21〜24によってCCDシフトレ
ジスタ3へ転送され、CCDシフトレジスタ3の電荷は
出力回路4から外部へ転送される。このCCDシフトレ
ジスタ3における1ライン分の電荷転送動作の最中に次
のラインの電荷蓄積を画素11〜14において行なうよ
うになっている。
Pixels 11-14 accumulated by photoelectric conversion
Are transferred to the CCD shift register 3 by the shift electrodes 21 to 24, and the charges in the CCD shift register 3 are transferred from the output circuit 4 to the outside. During the charge transfer operation for one line in the CCD shift register 3, charge accumulation for the next line is performed in the pixels 11-14.

【0004】ところで、この種のセンサには画素列を複
数列設け感度向上を図ったTDIモードと呼ばれるもの
がある。図4はその構造を示すものである。同図に示す
ものは、画素51〜54からなる画素列50と画素71
〜74からなる画素列70と画素91〜94からなる画
素列90とCCDシフトレジスタ11と出力回路12と
画素51〜54の電荷を画素71〜74へ転送するシフ
ト電極61〜64からなる電極列60と画素71〜74
の電荷を画素91〜94へ転送するシフト電極81〜8
4からなる電極列80と画素91〜94の電荷をCCD
シフトレジスタ11へ転送するシフト電極101〜10
4からなる電極列100とCCDシフトレジスタ11の
電荷を外部へ転送する出力回路12とを備えている。
By the way, this type of sensor has a so-called TDI mode in which a plurality of pixel rows are provided to improve the sensitivity. FIG. 4 shows the structure. What is shown in the figure is a pixel column 50 composed of pixels 51 to 54 and a pixel 71.
To 74, a pixel column 90 including pixels 91 to 94, a CCD shift register 11, an output circuit 12, and an electrode column including shift electrodes 61 to 64 for transferring charges of the pixels 51 to 54 to the pixels 71 to 74. 60 and pixels 71 to 74
Shift electrodes 81 to 8 for transferring the electric charges of the pixels to the pixels 91 to 94
The charge of the electrode array 80 composed of four and the pixels 91 to 94 is CCD
Shift electrodes 101 to 10 transferred to the shift register 11
It is provided with an electrode array 100 composed of 4 and an output circuit 12 for transferring the charges of the CCD shift register 11 to the outside.

【0005】このような構成における実際の動作は、シ
フト電極101〜104を開き、一ラインの信号の読出
しが完了したCCDシフトレジスタ11へ画素91〜9
4の信号電荷列を転送し、次にシフト電極101〜10
4を閉じた後にシフト電極81〜84を開き、画素71
〜74の信号電荷列を画素91〜94へ転送し、しかる
後にシフト電極81〜84を閉じてシフト電極61〜6
4を開き、画素51〜54の信号電荷列を画素71〜7
4へ転送した後にシフト電極61〜64を閉じ、各画素
列にて光電変換を行わせる。
In the actual operation in such a configuration, the shift electrodes 101 to 104 are opened, and the pixels 91 to 9 are transferred to the CCD shift register 11 which has completed the reading of the signal of one line.
4 of the signal charge train, and then shift electrodes 101 to 10
4, the shift electrodes 81 to 84 are opened, and the pixel 71
To 74 of the signal charges are transferred to the pixels 91 to 94, and then the shift electrodes 81 to 84 are closed and the shift electrodes 61 to 6 are closed.
4 is opened, and the signal charge sequence of the pixels 51 to 54 is set to the pixels 71 to 7
After transferring to No. 4, the shift electrodes 61 to 64 are closed, and photoelectric conversion is performed in each pixel column.

【0006】TDIモードのリニアセンサは以上のよう
な動作によって光電変換期間を画素列の本数分である3
倍だけ長くとることができ、感度を増やすことができる
こととなる。
In the TDI mode linear sensor, the photoelectric conversion period is equal to the number of pixel rows by the above operation.
It can be doubled and the sensitivity can be increased.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、この従
来のTDIモードのラインセンサは次のような問題があ
る。
However, the conventional TDI mode line sensor has the following problems.

【0008】まず、水平方向のピッチPh0は画素幅Wh
、素子分離幅Gh の和になる。すなわち、 Ph0=Wh +Gh となる。
First, the horizontal pitch Ph0 is the pixel width Wh.
, The element isolation width Gh. That is, Ph0 = Wh + Gh.

【0009】したがって、素子分離幅Gh だけ無効領域
ができる。これはTDI方式の場合、垂直方向のピッチ
が垂直方向の画素幅Gv0で決まるのに対し、水平方向の
解像度がこの素子分離分だけ低くなることを意味する。
Therefore, an invalid area is formed by the element isolation width Gh. This means that in the case of the TDI method, the vertical pitch is determined by the vertical pixel width Gv0, but the horizontal resolution is reduced by this element separation.

【0010】また、各画素列を構成する画素は互いに独
立しているため、画素列に結像された際に画素ピッチと
同程度の縦縞の被写体が入射されると、被写体像と画素
列との間でモアレ現像を生じ、濃淡がビード状の繰返し
パターンとなり画質を劣化させることにもなる。
Further, since the pixels constituting each pixel row are independent from each other, when an object having vertical stripes of about the same pitch as the pixel pitch is incident on the pixel row, an image of the object and the pixel row are formed. Moire development occurs between them, resulting in a bead-like repeating pattern of light and shade, which deteriorates the image quality.

【0011】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは、水平方
向の素子分離領域による集積度劣化を防止し、かつ、モ
アレ現象を低減させるTDIモードのリニアセンサを構
成する固体撮像装置を提供することにある。
The present invention has been made in view of the above problems of the prior art, and an object of the present invention is to prevent the deterioration of the degree of integration due to the element isolation region in the horizontal direction and to reduce the moire phenomenon. An object of the present invention is to provide a solid-state imaging device that constitutes a mode linear sensor.

【0012】[0012]

【課題を解決するための手段】本発明の固体撮像装置
は、複数の画素からなる第1の画素列と、該第1の画素
列に対し水平方向及び垂直方向に半ピッチずらされて配
置された複数の画素からなる第2の画素列と、信号処理
手段へ転送する信号電荷を蓄積する電荷蓄積部と、前記
第1の画素列の信号電荷を前記第2の画素列に転送する
第1のシフト電極と、前記第2の画素列の信号電荷を前
記電荷蓄積部に転送する第2のシフト電極とを備えてい
ることを特徴とする。
A solid-state image pickup device according to the present invention is arranged with a first pixel row composed of a plurality of pixels and a half-pitch offset in the horizontal and vertical directions with respect to the first pixel row. A second pixel column composed of a plurality of pixels, a charge storage section for storing signal charges to be transferred to the signal processing means, and a first pixel line to transfer the signal charges of the first pixel column to the second pixel column. Shift electrode and a second shift electrode for transferring the signal charge of the second pixel column to the charge storage section.

【0013】電荷蓄積部は、第1、第2の画素列両方の
信号電荷全てを蓄積するように構成することができる。
The charge storage section can be configured to store all the signal charges of both the first and second pixel columns.

【0014】また電荷蓄積部は、それぞれ第1の画素列
を構成する各画素に対応する信号電荷を蓄積する第1の
メモリと、それぞれ第2の画素列を構成する各画素に対
応する信号電荷を蓄積する第2のメモリとを備える構成
とすることができる。
The charge storage section stores a signal charge corresponding to each pixel forming the first pixel column and a signal charge corresponding to each pixel forming the second pixel column. And a second memory that stores the data.

【0015】さらに電荷蓄積部は、第1、第2のメモリ
の信号電荷を蓄積するCCDシフトレジスタを備える構
成とすることができる。
Further, the charge storage section can be configured to include a CCD shift register for storing the signal charges of the first and second memories.

【0016】次に信号処理手段は、第1の画素列及び第
2の画素列の一方の信号出力にて他方の信号出力を補間
する補間手段を備えるのが望ましい。
Next, the signal processing means preferably comprises an interpolating means for interpolating the signal output of one of the first pixel row and the signal output of the second pixel row.

【0017】[0017]

【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。図1は本発明の一実施例に係る固体撮像
装置の構造を示すものである。同図に示すものは、画素
131,132,…からなる画素列130と画素14
1,142,…からなる画素列140と画素151,1
52,…からなる画素列150とが第1の画素列に相当
し、画素161,162,…からなる画素列160と画
素171,172,…からなる画素列170と画素18
1,182,…からなる画素列180とが第2の画素列
に相当する。第1、第2の画素列は水平方向及び垂直方
向に半ピッチずらされて配置されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the structure of a solid-state imaging device according to an embodiment of the present invention. In the figure, a pixel array 130 including pixels 131, 132, ...
1, 142, ..., and a pixel array 140 and pixels 151, 1
A pixel row 150 composed of 52, ... Corresponds to a first pixel row, and a pixel row 160 composed of pixels 161, 162, ... And a pixel row 170 composed of pixels 171, 172 ,.
A pixel row 180 including 1, 182, ... Corresponds to the second pixel row. The first and second pixel columns are arranged with a half pitch shift in the horizontal and vertical directions.

【0018】画素列130と画素列160との間には、
シフト電極191,192,…からなるシフト電極列1
90が設けられ、前者から後者への電荷転送を担うよう
になっている。同様に画素列160と画素列140との
間には、シフト電極201,202,…からなるシフト
電極列200が設けられ、画素列140と画素列170
との間には、シフト電極211,212,…からなるシ
フト電極列210が設けられ、画素列170と画素列1
50との間には、シフト電極221,222,…からな
るシフト電極列220が設けられ、画素列150と画素
列180との間には、シフト電極231,232,…か
らなるシフト電極列190が設けられ、それぞれの画素
列の組において前者から後者への電荷転送を担うように
なっている。
Between the pixel row 130 and the pixel row 160,
A shift electrode array 1 including shift electrodes 191, 192, ...
90 is provided and is responsible for charge transfer from the former to the latter. Similarly, a shift electrode row 200 including shift electrodes 201, 202, ... Is provided between the pixel row 160 and the pixel row 140, and the pixel row 140 and the pixel row 170 are provided.
A shift electrode array 210 including shift electrodes 211, 212, ... Is provided between the pixel array 170 and the pixel array 170.
A shift electrode array 220 composed of shift electrodes 221, 222, ... Is provided between the pixel array 150 and the pixel array 50, and a shift electrode array 190 composed of shift electrodes 231, 232 ,. Are provided, and each pair of pixel columns is responsible for charge transfer from the former to the latter.

【0019】画素列180の出力側にはメモリ261,
262,…からなるメモリ列260とメモリ271,2
72,…からなるメモリ列270とが配置され、画素列
180を構成する画素181,182,…それぞれに、
2つのメモリ列260,270を構成するメモリが一つ
ずつ割当てられている。画素列180とメモリ列260
との間にはシフト電極241,242,…からなるシフ
ト電極列240が設けられ、この電極により前者から後
者への電荷転送がなされるようになっている。画素列1
80とメモリ列270との間にはシフト電極251,2
52,…からなるシフト電極列250が設けられ、この
電極により前者から後者への電荷転送がなされるように
なっている。メモリ列260,270の出力側にはシフ
トレジスタ30が配置され、メモリ列260とシフトレ
ジスタ30との間にはシフト電極281,282,…か
らなるシフト電極列280が配置され、メモリ列270
とシフトレジスタ30との間にはシフト電極291,2
92,…からなるシフト電極列290が配置されてい
る。メモリ列260,270の電荷はこのシフト電極列
280,290によりシフトレジスタ30へ転送され
る。このシフトレジスタ30の出力側には出力回路31
が配置され、この出力回路31によってシフトレジスタ
30の電荷が外部の信号処理回路へシリアル出力される
ようになっている。この信号処理手段は第1の画素列及
び第2の画素列の一方の信号出力にて他方の信号出力を
補間する補間回路を含む。この補間回路は、例えば、第
1の画素列140の出力を第2の画素列160,170
の出力によって補間するもので、このとき、画素142
に注目した場合、例えばこれの周辺であって一点鎖線で
囲まれる領域Aがその補間対象領域になる。この場合、
画素142の4辺に隣接する各第2の画素161,16
2,172,171の信号を使用し、画素142の信号
の不十分を補うことになる。
A memory 261 is provided on the output side of the pixel array 180.
A memory array 260 composed of 262, ...
A memory column 270 composed of 72, ... Is arranged, and each of the pixels 181, 182 ,.
One memory is allocated to each of the two memory arrays 260 and 270. Pixel column 180 and memory column 260
A shift electrode array 240 composed of shift electrodes 241, 242, ... Is provided between and, and charges are transferred from the former to the latter by this electrode. Pixel row 1
80 and the memory column 270 between the shift electrodes 251, 25.
A shift electrode array 250 composed of 52, ... Is provided, and charges are transferred from the former to the latter by this electrode. The shift register 30 is disposed on the output side of the memory columns 260 and 270, the shift electrode column 280 including the shift electrodes 281, 282, ... Is disposed between the memory column 260 and the shift register 30, and the memory column 270.
Between the shift register 30 and the shift register 30.
A shift electrode array 290 composed of 92, ... Is arranged. The charges in the memory columns 260 and 270 are transferred to the shift register 30 by the shift electrode columns 280 and 290. An output circuit 31 is provided on the output side of the shift register 30.
The output circuit 31 serially outputs the electric charge of the shift register 30 to an external signal processing circuit. The signal processing means includes an interpolation circuit that interpolates the signal output of one of the first pixel row and the signal output of the other pixel row. This interpolation circuit outputs the output of the first pixel row 140 to the second pixel rows 160 and 170, for example.
Of the pixel 142
When paying attention to, for example, the area A surrounded by this and surrounded by the alternate long and short dash line becomes the interpolation target area. in this case,
Each of the second pixels 161 and 16 adjacent to the four sides of the pixel 142
2,172,171 signals will be used to make up for the insufficient signal of pixel 142.

【0020】次に、以上説明したように構成されたTD
Iモードのリニアセンサの動作について説明する。被写
体の1ラインの信号出力に対応して発生した画素列13
0,画素列160に蓄積された信号画素列を隣接する画
素列140,170へ転送し、ここで被写体の同じライ
ンの信号出力に対応した光電変換を行わせる。その後、
この画素列140,170に蓄積された信号画素列を隣
接する画素列150,180へ転送し、ここで被写体の
同じラインの信号出力に対応した光電変換を行わせるこ
ととなる。しかる後に、画素列150,180の電荷を
メモリ列260,270に転送させ、続いてこのメモリ
列260,270からシフトレジスタ30へ転送する。
そして、このシフトレジスタ30を作動させ、電荷を出
力回路31より外部へシリアル出力させる。このような
シフトレジスタ30への画素列一本化により第1、第2
の画素列が互いに補間し合って、水平方向の解像度を向
上させることができるようになる。
Next, the TD constructed as described above
The operation of the I-mode linear sensor will be described. Pixel row 13 generated corresponding to the signal output of one line of the subject
0, the signal pixel row accumulated in the pixel row 160 is transferred to the adjacent pixel rows 140 and 170, and photoelectric conversion corresponding to the signal output of the same line of the subject is performed here. afterwards,
The signal pixel rows accumulated in the pixel rows 140 and 170 are transferred to the adjacent pixel rows 150 and 180, and photoelectric conversion corresponding to the signal output of the same line of the subject is performed here. After that, the charges of the pixel columns 150 and 180 are transferred to the memory columns 260 and 270, and then transferred from the memory columns 260 and 270 to the shift register 30.
Then, the shift register 30 is operated, and the charge is serially output from the output circuit 31 to the outside. By unifying the pixel columns to the shift register 30 as described above, the first and second pixels are integrated.
It becomes possible to improve the resolution in the horizontal direction by interpolating the pixel rows of.

【0021】通常のTDIと同様に本発明の構造のTD
Iモードのリニアセンサでも実際の動作としては制御電
極281,291を開き、メモリ電極列261,271
の信号電荷列を一ラインの信号の読出しが完了したCC
Dシフトレジスタへ転送した後、制御電極281,29
1を閉じ、シフト電極241を閉じた状態でシフト電極
251を開き画素列181の信号電荷列をメモリ電極列
261,271下に転送し、次に、シフト電極251を
閉じ、シフト電極241,231を開き、画素列151
の信号電荷列をメモリ電極列271下へ転送する。次に
シフト電極241を閉じた後にシフト電極231,22
1を開き、画素列171の信号電荷列を画素列181へ
転送し、以下同様に画素列141から画素列151へ、
画素列161から画素列171へ、画素列131から画
素列141への信号電荷の転送を行い、それぞれの対応
する画素列へ被写体の像の移動を行って、次の光電変換
を行う。
The TD of the structure of the present invention is the same as the conventional TDI.
Even in the I-mode linear sensor, in actual operation, the control electrodes 281 and 291 are opened and the memory electrode rows 261 and 291 are opened.
CC for which the signal line of the signal charge train of is completely read
After transferring to the D shift register, the control electrodes 281, 29
1 is closed and the shift electrode 241 is closed, the shift electrode 251 is opened to transfer the signal charge sequence of the pixel column 181 to below the memory electrode column 261 and 271, and then the shift electrode 251 is closed and the shift electrodes 241 and 231. Open the pixel column 151
The signal charge train of is transferred below the memory electrode train 271. Next, after closing the shift electrode 241, the shift electrodes 231 and 22
1 is opened, the signal charge column of the pixel column 171 is transferred to the pixel column 181, and thereafter, similarly from the pixel column 141 to the pixel column 151,
The signal charge is transferred from the pixel row 161 to the pixel row 171, and from the pixel row 131 to the pixel row 141, and the image of the subject is moved to the corresponding pixel row, and the next photoelectric conversion is performed.

【0022】以降、順に上記動作を繰返し、TDIモー
ドの転送を行う。
After that, the above operation is sequentially repeated to transfer in the TDI mode.

【0023】以上説明した本実施例による利点を下記に
示す。
The advantages of this embodiment described above are shown below.

【0024】一つの画素列の画素間の素子分離領域の情
報を隣接する第2の画素列にて拾うことができ、解像度
が向上する。
Information on the element isolation region between the pixels of one pixel column can be picked up by the adjacent second pixel column, and the resolution is improved.

【0025】図3はその効果を説明するためのもので、
この図において、Ph0は従来の水平方向解像度ピッチ、
Pv0は従来の垂直方向解像度ピッチ、Ph1は本発明の水
平方向解像度ピッチ、Pv1は本発明の垂直方向解像度ピ
ッチである。同図(A)に示すように、従来の画素配置
では、画素がずれていないため、画素間の情報を読み取
ることができない、これに対し、同図(B)に示す本発
明においては画素間の情報を隣接する画素列で拾うこと
ができ、被写体の走査速度と同期させることにより従来
の解像度を2倍に上げることができる。
FIG. 3 is for explaining the effect,
In this figure, Ph0 is the conventional horizontal resolution pitch,
Pv0 is the conventional vertical resolution pitch, Ph1 is the horizontal resolution pitch of the present invention, and Pv1 is the vertical resolution pitch of the present invention. As shown in FIG. 3A, in the conventional pixel arrangement, since the pixels are not displaced, information between pixels cannot be read. In contrast, in the present invention shown in FIG. Information can be picked up by adjacent pixel rows, and the conventional resolution can be doubled by synchronizing with the scanning speed of the subject.

【0026】そして、垂直方向の解像度についても隣接
画素列が半ピッチずれているため、垂直方向についても
従来の解像度を2倍近くに上げることができる。
Further, since the adjacent pixel rows are displaced by a half pitch also in the vertical direction resolution, the conventional resolution can be almost doubled also in the vertical direction.

【0027】また、本発明において、画素列間の転送の
際に蛇行状の転送になるため、隣接画素列での滞留時間
を長くすることにより、画素の感度分布の水平方向の幅
を拡大することができる。このため、各画素間の感度の
裾野の重なりを生じ、モアレを低減することができる。
Further, in the present invention, since transfer is performed in a meandering shape when transferring between pixel columns, the horizontal width of the sensitivity distribution of pixels is expanded by lengthening the residence time in adjacent pixel columns. be able to. For this reason, the skirts of the sensitivities of the respective pixels overlap with each other, and moire can be reduced.

【0028】本発明はいくつかの変形例が可能である。
以下、変形例につき説明する。 (1) 上記説明では画素列151,181の信号電荷
列はCCDシフトレジスタ30へ転送し、これを出力回
路より一本の時系列的な信号電荷列として取出し、画素
列150の画素間を画素列180の画素にて補間する方
式であるが、本発明は画素列150,画素列180を独
立した信号電荷列として用いてもよい。即ち、画素列1
50,180にて一本の信号電荷列とせず、別個の二本
の信号電荷列として用い、画素配置に対応して記録させ
ても良い。この場合でも画素列150の間は画素列18
0にて補間しており、水平方向の解像度は高いままであ
る。かつ、垂直方向の解像度も独立して読出し記録する
ことにより劣化させなくて済む。 (2) 水平CCDシフトレジスタを各画素列と転送段
数を揃えることにより、各画素列毎に読出しを行ない、
メモリ電極、制御電極を省略してもよい。 (3) 第1の画素列、第2の画素列は上記説明ではそ
れぞれ3列にて説明したがこの数は任意に取れ、各々一
つでも良い。 (4) 画素列とシフト電極の組み合わせはCCDの転
送電極構造でよい。
The invention is capable of several variants.
Hereinafter, modified examples will be described. (1) In the above description, the signal charge sequences of the pixel columns 151 and 181 are transferred to the CCD shift register 30 and taken out as one time-series signal charge sequence from the output circuit, and the pixels between the pixel columns 150 are separated by pixels. Although the interpolation is performed by the pixels in the column 180, the present invention may use the pixel column 150 and the pixel column 180 as independent signal charge columns. That is, pixel row 1
It is also possible to use 50 and 180 as two separate signal charge sequences instead of one signal charge sequence, and record according to the pixel arrangement. Even in this case, the pixel rows 18 are provided between the pixel rows 150.
Interpolation is performed at 0, and the horizontal resolution remains high. Moreover, the resolution in the vertical direction does not have to be deteriorated by reading and recording independently. (2) The horizontal CCD shift register is read out for each pixel column by making the number of transfer stages equal to that of each pixel column,
The memory electrode and the control electrode may be omitted. (3) The first pixel row and the second pixel row have been described as three rows in the above description, but this number can be arbitrarily set and may be one for each. (4) The combination of the pixel column and the shift electrode may be a CCD transfer electrode structure.

【0029】[0029]

【発明の効果】以上説明したように本発明によれば、画
面中における第1の画素列及び第2の画素列それぞれに
よってはカバーできない箇所、すなわち水平方向及び垂
直方向に関する素子分離領域に対応する箇所の信号不足
分を相互に補償するようになるため、解像度の向上を図
ることができるとともに、画素列間の転送は蛇行状の転
送になるため、モアレ現象の低減を図ることができる。
As described above, according to the present invention, it corresponds to a portion which cannot be covered by the first pixel row and the second pixel row in the screen, that is, the element isolation region in the horizontal direction and the vertical direction. Since the signal shortages at the locations are mutually compensated, the resolution can be improved, and the transfer between the pixel columns is a meandering transfer, and thus the moire phenomenon can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る固体撮像装置の構造を
示す模式図。
FIG. 1 is a schematic diagram showing a structure of a solid-state imaging device according to an embodiment of the present invention.

【図2】本発明の効果を示す模式図。FIG. 2 is a schematic diagram showing the effect of the present invention.

【図3】従来の画素一列の固体撮像装置の構造を示す模
式図。
FIG. 3 is a schematic diagram showing a structure of a conventional solid-state imaging device having one row of pixels.

【図4】従来の画素複数列のTDIモード固体撮像装置
の構造を示す模式図。
FIG. 4 is a schematic diagram showing a structure of a conventional TDI mode solid-state imaging device having a plurality of columns of pixels.

【符号の説明】[Explanation of symbols]

130〜150 第1の画素列 160〜180 第2の画素列 190〜250,280,290 シフト電極 260,270 メモリ 30 シフトレジスタ 31 出力回路 130-150 1st pixel row 160-180 2nd pixel row 190-250,280,290 Shift electrode 260,270 Memory 30 Shift register 31 Output circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】複数の画素からなる第1の画素列と、 該第1の画素列に対し水平方向及び垂直方向に半ピッチ
ずらされて配置された複数の画素からなる第2の画素列
と、 信号処理手段へ転送する信号電荷を蓄積する電荷蓄積部
と、 前記第1の画素列の信号電荷を前記第2の画素列に転送
する第1のシフト電極と、 前記第2の画素列の信号電荷を前記電荷蓄積部に転送す
る第2のシフト電極とを備えていることを特徴とする固
体撮像装置。
1. A first pixel column composed of a plurality of pixels, and a second pixel column composed of a plurality of pixels arranged at a half pitch in the horizontal and vertical directions with respect to the first pixel column. A charge storage unit that stores signal charges to be transferred to the signal processing unit; a first shift electrode that transfers the signal charges of the first pixel column to the second pixel column; A solid-state imaging device comprising: a second shift electrode that transfers a signal charge to the charge storage unit.
【請求項2】電荷蓄積部は、 第1、第2の画素列両方の信号電荷全てを蓄積すること
を特徴とする請求項1記載の固体撮像装置。
2. The solid-state imaging device according to claim 1, wherein the charge storage section stores all signal charges of both the first and second pixel columns.
【請求項3】電荷蓄積部は、 それぞれ第1の画素列を構成する各画素に対応する信号
電荷を蓄積する第1のメモリと、 それぞれ第2の画素列を構成する各画素に対応する信号
電荷を蓄積する第2のメモリとを備えていることを特徴
とする請求項1記載の固体撮像装置。
3. The charge storage section includes a first memory for storing signal charges corresponding to respective pixels forming the first pixel column, and a signal corresponding to respective pixels forming the second pixel column. The solid-state imaging device according to claim 1, further comprising a second memory that stores electric charges.
【請求項4】電荷蓄積部は、 第1、第2のメモリの信号電荷を蓄積するCCDシフト
レジスタを備えていることを特徴とする請求項1〜3の
うちいずれか1項記載の固体撮像装置。
4. The solid-state imaging device according to claim 1, wherein the charge storage unit includes a CCD shift register that stores signal charges of the first and second memories. apparatus.
【請求項5】信号処理手段は、 第1の画素列及び第2の画素列の一方の信号出力にて他
方の信号出力を補間する補間手段を備えていることを特
徴とする請求項1〜3のうちいずれか1項記載の固体撮
像装置。
5. The signal processing means comprises an interpolating means for interpolating the signal output of one of the first pixel row and the signal output of the other of the second pixel row. 3. The solid-state imaging device according to any one of 3.
JP7253399A 1995-09-29 1995-09-29 Solid-state image pickup device Abandoned JPH0998349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7253399A JPH0998349A (en) 1995-09-29 1995-09-29 Solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7253399A JPH0998349A (en) 1995-09-29 1995-09-29 Solid-state image pickup device

Publications (1)

Publication Number Publication Date
JPH0998349A true JPH0998349A (en) 1997-04-08

Family

ID=17250842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7253399A Abandoned JPH0998349A (en) 1995-09-29 1995-09-29 Solid-state image pickup device

Country Status (1)

Country Link
JP (1) JPH0998349A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0932296A2 (en) * 1998-01-23 1999-07-28 Canon Kabushiki Kaisha Image reading apparatus
JP2009150699A (en) * 2007-12-19 2009-07-09 Seiko Npc Corp System for measuring position of object to be measured
CN107251544A (en) * 2015-03-18 2017-10-13 索尼公司 Solid state image pickup device, driving method and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0932296A2 (en) * 1998-01-23 1999-07-28 Canon Kabushiki Kaisha Image reading apparatus
EP0932296A3 (en) * 1998-01-23 2000-07-05 Canon Kabushiki Kaisha Image reading apparatus
US6567189B1 (en) 1998-01-23 2003-05-20 Canon Kabushiki Kaisha Image reading apparatus
JP2009150699A (en) * 2007-12-19 2009-07-09 Seiko Npc Corp System for measuring position of object to be measured
CN107251544A (en) * 2015-03-18 2017-10-13 索尼公司 Solid state image pickup device, driving method and electronic equipment
CN107251544B (en) * 2015-03-18 2021-07-20 索尼公司 Solid-state imaging device, driving method, and electronic apparatus

Similar Documents

Publication Publication Date Title
EP0527004B1 (en) Image recording apparatus
US7830431B2 (en) Simultaneous readout of CMOS APS imagers
EP0262665A2 (en) CCD Area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same
KR100347507B1 (en) CCD solid-state imaging device and its driving method
US5926215A (en) Fast readout of a color image sensor
US20100245628A1 (en) Imaging apparatus and imaging system
US5793071A (en) Solid-State imaging device
JPH0998349A (en) Solid-state image pickup device
US4577232A (en) Line addressed charge coupled imager
US4879601A (en) System and method of providing images from solid state sensor
JPH0690407A (en) Solid-state image pickup element
JP2001352554A (en) Color image pickup device
JPH0521773A (en) Ccd image pick-up element
JPH01238384A (en) Solid-state image pickup device
JP2983864B2 (en) Solid-state imaging device and driving method thereof
JPH02268062A (en) Photoelectric converter
JPH09205520A (en) Three-line linear sensor
JPS6231161A (en) Solid-state image pickup device
JP3481822B2 (en) Solid-state imaging device and color linear image sensor
JP2652256B2 (en) High-definition still image camera system
JP2940802B2 (en) Solid-state imaging device and driving method thereof
JPH07203308A (en) Infrared image pickup device
JP2940801B2 (en) Solid-state imaging device and driving method thereof
JPH0269082A (en) Solid-state image pickup element
JPS62147766A (en) Solid-state image pickup device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20041027