JPH0998030A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH0998030A
JPH0998030A JP25603595A JP25603595A JPH0998030A JP H0998030 A JPH0998030 A JP H0998030A JP 25603595 A JP25603595 A JP 25603595A JP 25603595 A JP25603595 A JP 25603595A JP H0998030 A JPH0998030 A JP H0998030A
Authority
JP
Japan
Prior art keywords
feedback
circuit
substrate
resistance
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25603595A
Other languages
Japanese (ja)
Inventor
Taku Harada
卓 原田
Satoshi Ueno
聡 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP25603595A priority Critical patent/JPH0998030A/en
Publication of JPH0998030A publication Critical patent/JPH0998030A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate amplification factor variation within the range that is caused by the influence of the anti-semiconductor substrate parasitic elements existing in a transistor when a semiconductor integrated circuit is produced for construction of a feedback amplifier. SOLUTION: A resistor Rx and a capacitor Cx construct a feedback circuit FC having the same frequency characteristic as that of the parallel impedance set between the anti-semiconductor substrate parasitic elements (substrate resistance Rs, substrate capacity Cs and collector-substrate capacity Cts) and the impedance load (load resistance RL) exisien in a transistor Q. The resistor Rx and the capacitor Cx are mounted on a semiconductor substrate, so that they are connected in parallel to a feedback resistor RE of a feedback amplifier. In such a constitution, the frequency characteristic due to the anti-semiconductor substrate parasitic elements is compensated by the circuit FC. Thus it is possible to prevent the deterioration of amplification factor G even in the intermediate frequency band MB that exceeds the intermediate frequency of.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、半導体基板に形成したトランジスタを含む
複数の回路素子によって帰還増幅器を構成する場合に、
トランジスタに内在する対半導体基板寄生素子の影響を
防止する半導体集積回路に適用して有効な技術に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit, and more particularly, when a feedback amplifier is composed of a plurality of circuit elements including transistors formed on a semiconductor substrate,
The present invention relates to a technique effectively applied to a semiconductor integrated circuit for preventing the influence of a parasitic element with respect to a semiconductor substrate which is inherent in a transistor.

【0002】[0002]

【従来の技術】最近、特に超高周波領域で使用するLS
Iの要求が高まっている。この超高周波用LSIは、例
えばベースバンド光通信のように10(Gbit/s)
もの伝送速度を必要とする光伝送用の広帯域増幅器を構
成する場合に用いられる。
2. Description of the Related Art Recently, an LS used particularly in an ultra high frequency range
The demand for I is increasing. This ultra-high-frequency LSI is, for example, 10 (Gbit / s) like baseband optical communication.
It is used when constructing a broadband amplifier for optical transmission that requires a high transmission rate.

【0003】このようなLSIを通常広く用いられてい
るSi基板を用いて製造した場合、Si基板は抵抗値が
絶縁物に比較して小さいので、寄生素子として基板抵抗
Rsおよび基板容量Csが形成されるようになり、等価
的にこれら基板抵抗Rsと基板容量Csとの並列回路が
形成されるようになる。例えば、ISSCC DIGE
ST OF TECHNICAL PAPERS、pp
202−203、Feb.1992には、そのように基
板抵抗Rsと基板容量Csとの並列回路がモデル化され
たSi基板が示されている。
When such an LSI is manufactured using a Si substrate that is generally widely used, the Si substrate has a smaller resistance value than an insulator, so that a substrate resistance Rs and a substrate capacitance Cs are formed as parasitic elements. As a result, a parallel circuit of the substrate resistance Rs and the substrate capacitance Cs is equivalently formed. For example, ISSCC DIGE
ST OF TECHNICAL PAPERS, pp
202-203, Feb. 1992 shows a Si substrate in which a parallel circuit of the substrate resistance Rs and the substrate capacitance Cs is modeled in this way.

【0004】また、Si基板に例えばバイポーラ型トラ
ンジスタ(以下、単にトランジスタと称する)を形成す
ると、Si基板とコレクタとの間に他の寄生素子として
コレクタ・基板間容量Ctsが形成されるようになる。
従って、Si基板にトランジスタを形成したとすると、
基板抵抗Rs、基板容量Csおよびコレクタ・基板間容
量Ctsからなる対半導体基板寄生素子が形成されるよ
うになり、これらの寄生素子はトランジスタに内在して
いることになる。
When, for example, a bipolar transistor (hereinafter simply referred to as a transistor) is formed on the Si substrate, a collector-substrate capacitance Cts is formed as another parasitic element between the Si substrate and the collector. .
Therefore, if a transistor is formed on the Si substrate,
A parasitic element with respect to the semiconductor substrate, which is composed of the substrate resistance Rs, the substrate capacitance Cs, and the collector-substrate capacitance Cts, is formed, and these parasitic elements are inherent in the transistor.

【0005】このため、Si基板にトランジスタおよび
このコレクタに接続されるようにインピーダンス負荷と
して負荷抵抗RLを形成するとともに、そのエミッタに
接続されるように帰還抵抗REを形成した半導体集積回
路を製造して、エミッタ接地型のエミッタ帰還増幅器を
構成したとすると、この帰還増幅器のトランジスタのイ
ンピーダンス負荷は、対半導体基板寄生素子の影響を受
けて負荷抵抗RL以外の回路素子が接続された形にな
る。すなわち、この場合の帰還増幅器の等価回路は、前
記のような基板抵抗Rsと基板容量Csとの並列回路に
コレクタ・基板間容量Ctsが直列に接続されて、この
直列回路が負荷抵抗RLに並列に接続された形になる。
Therefore, a semiconductor integrated circuit in which a load resistor RL is formed as an impedance load so as to be connected to a transistor and its collector on a Si substrate and a feedback resistor RE is formed so as to be connected to its emitter is manufactured. Assuming that a grounded-emitter-type emitter feedback amplifier is configured, the impedance load of the transistor of this feedback amplifier is affected by the parasitic element to the semiconductor substrate, and circuit elements other than the load resistance RL are connected. That is, in the equivalent circuit of the feedback amplifier in this case, the collector-substrate capacitance Cts is connected in series to the parallel circuit of the substrate resistance Rs and the substrate capacitance Cs as described above, and this series circuit is parallel to the load resistor RL. It becomes the form connected to.

【0006】このように、負荷抵抗RLに他の回路素子
が並列接続されると、信号の周波数に応じてインピーダ
ンス負荷が変化するようになり、帰還増幅器の増幅率が
周波数依存性を有するようになる。
As described above, when another circuit element is connected in parallel to the load resistor RL, the impedance load changes according to the frequency of the signal, and the amplification factor of the feedback amplifier has frequency dependency. Become.

【0007】帰還増幅器は、この増幅率がインピーダン
ス負荷(負荷抵抗RL)と帰還抵抗REとの比(負荷抵
抗RL/帰還抵抗RE)によって決定されるので、広帯
域にわたってフラットな増幅率が期待できるため前記し
たようなベースバンド光通信のような広帯域増幅器に好
んで用いられている。
Since the amplification factor of the feedback amplifier is determined by the ratio of the impedance load (load resistance RL) and the feedback resistance RE (load resistance RL / feedback resistance RE), a flat amplification factor can be expected over a wide band. It is preferably used in wide band amplifiers such as the base band optical communication described above.

【0008】なお、通常において、基板抵抗Rsは負荷
抵抗RLよりも十分に大きく(Rs≫RL)、分離容量
Ctsは基板容量Csよりも十分に大きく(Cts≫C
s)なっている。
In general, the substrate resistance Rs is sufficiently larger than the load resistance RL (Rs >> RL), and the separation capacitance Cts is sufficiently larger than the substrate capacitance Cs (Cts >> C).
s).

【0009】[0009]

【発明が解決しようとする課題】前記のように帰還増幅
器を構成しているトランジスタのインピーダンス負荷が
負荷抵抗RL以外に対半導体基板寄生素子の影響を受け
るようになると、帰還増幅器の増幅率対周波数の関係を
示す周波数特性において、増幅率は周波数依存性を有す
るようになり、特に中間周波数帯域の増幅率は低周波数
帯域の増幅率よりも低下するようになって、いわゆる増
幅率の帯域内偏差が生ずるという問題がある。
When the impedance load of the transistor forming the feedback amplifier is affected by the parasitic element on the semiconductor substrate other than the load resistance RL as described above, the amplification factor of the feedback amplifier vs. frequency. In the frequency characteristics showing the relationship, the amplification factor becomes frequency dependent, and in particular, the amplification factor in the intermediate frequency band becomes lower than the amplification factor in the low frequency band. There is a problem that occurs.

【0010】このように、増幅率の帯域内偏差が生ずる
と、帰還増幅器を広帯域増幅器として用いているシステ
ムでは増幅率の変化がそのまま伝送特性の劣化として現
われるので、情報を正確かつ高速に伝送する上で支障が
生じるようになる。
In this way, when an in-band deviation of the amplification factor occurs, in a system using a feedback amplifier as a wide band amplifier, a change in the amplification factor appears as it is as a deterioration of the transmission characteristic, so that information is transmitted accurately and at high speed. It will cause problems in the above.

【0011】増幅率の帯域内偏差が生じる理由について
より詳細に説明する。増幅率対周波数の関係を示す周波
数特性において、低周波数帯域ではインピーダンス負荷
はほとんど対半導体基板寄生素子の影響を受けないの
で、ほぼ負荷抵抗RLのみとなるため、増幅率は(RL
/RE)で与えられる。
The reason why the in-band deviation of the amplification factor occurs will be described in more detail. In the frequency characteristic showing the relationship between the amplification factor and the frequency, since the impedance load is hardly affected by the parasitic element on the semiconductor substrate in the low frequency band, almost only the load resistance RL is set.
/ RE).

【0012】次に、1/(2π・Rs・Cts)で示さ
れる中間周波数foを越える中間周波数帯域では基板容
量Csの影響はほとんどなく、コレクタ・基板間容量C
tsがショートして見えるため、インピーダンス負荷は
負荷抵抗RLと基板抵抗Rsとの並列合成抵抗{(RL
・Rs)/(RL+Rs)}となる。よって、増幅率は
(RL/RE)・{Rs/(RL+Rs)}で与えられ
る。さらに、高周波数帯域では基板容量Csおよびベー
ス・コレクタ間容量Ctcがショートして見えるため、
増幅率は0に漸近する。
Next, in the intermediate frequency band exceeding the intermediate frequency fo represented by 1 / (2π · Rs · Cts), there is almost no influence of the substrate capacitance Cs, and the collector-substrate capacitance C
Since ts appears to be short-circuited, the impedance load is a parallel combined resistance of the load resistance RL and the substrate resistance Rs {(RL
・ Rs) / (RL + Rs)}. Therefore, the amplification factor is given by (RL / RE) · {Rs / (RL + Rs)}. Furthermore, in the high frequency band, the substrate capacitance Cs and the base-collector capacitance Ctc appear to be short-circuited,
The amplification factor approaches 0.

【0013】従って、増幅率対周波数の関係を示す周波
数特性において、低周波数帯域の増幅率(RL/RE)
と、中間周波数foを越える中間周波数帯域の増幅率
(RL/RE)・{Rs/(RL+Rs)}とを比較す
れば明らかなように、中間周波数帯域の増幅率は低周波
数帯域の増幅率よりも低下するので、増幅率の帯域内偏
差が避けられなくなる。このため、広帯域にわたってフ
ラットな増幅率が得られなくなる。
Therefore, in the frequency characteristic showing the relationship between the amplification factor and the frequency, the amplification factor (RL / RE) in the low frequency band is obtained.
And the amplification factor (RL / RE) · {Rs / (RL + Rs)} of the intermediate frequency band that exceeds the intermediate frequency fo, it is clear that the amplification factor of the intermediate frequency band is lower than that of the low frequency band. Since it also decreases, in-band deviation of the amplification factor cannot be avoided. Therefore, a flat amplification factor cannot be obtained over a wide band.

【0014】本発明の目的は、帰還増幅器を構成する半
導体集積回路を製造する場合、トランジスタに内在する
対半導体基板寄生素子の影響を受けて生ずる増幅率の帯
域内偏差をなくすことが可能な技術を提供することにあ
る。
An object of the present invention is, when manufacturing a semiconductor integrated circuit forming a feedback amplifier, a technique capable of eliminating an in-band deviation of an amplification factor caused by an influence of a parasitic element with respect to a semiconductor substrate existing in a transistor. To provide.

【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, typical ones are briefly described as follows.

【0017】本発明の半導体集積回路は、入力信号を増
幅して出力するトランジスタおよびこのトランジスタの
出力側に接続されるインピーダンス負荷を含む複数の回
路素子によって帰還増幅器が構成され、前記複数の回路
素子が共通の半導体基板に形成される半導体集積回路で
あって、前記トランジスタに内在する対半導体基板寄生
素子と前記インピーダンス負荷との並列インピーダンス
の周波数特性に対して、これと同一の周波数特性を有す
る帰還回路を構成する回路素子が前記帰還増幅器の所望
の位置に接続されるように前記半導体基板に形成されて
いる。
In the semiconductor integrated circuit of the present invention, a feedback amplifier is constituted by a plurality of circuit elements including a transistor for amplifying and outputting an input signal and an impedance load connected to the output side of the transistor, and the plurality of circuit elements are provided. Is a semiconductor integrated circuit formed on a common semiconductor substrate, and has a frequency characteristic of the parallel impedance of the parasitic element to the semiconductor substrate and the impedance load, which is inherent in the transistor, and has the same frequency characteristic as the feedback characteristic. A circuit element forming a circuit is formed on the semiconductor substrate so as to be connected to a desired position of the feedback amplifier.

【0018】上述した手段によれば、本発明の半導体集
積回路は、半導体基板に形成されるトランジスタに内在
する対半導体基板寄生素子と、トランジスタの出力側に
接続されるインピーダンス負荷との並列インピーダンス
の周波数特性に対して、これと同一の周波数特性を有す
る帰還回路を構成する回路素子が帰還増幅器の所望の位
置に接続されるように半導体基板に形成されるので、対
半導体基板寄生素子に原因する周波数特性は前記帰還回
路を構成する回路素子によって補償される。従って、帰
還増幅器を構成する半導体集積回路を製造する場合、ト
ランジスタに内在する対半導体基板寄生素子の影響を受
けて生ずる増幅率の帯域内偏差をなくすことが可能とな
る。
According to the above-mentioned means, the semiconductor integrated circuit of the present invention has the parallel impedance of the parasitic element to the semiconductor substrate existing in the transistor formed on the semiconductor substrate and the impedance load connected to the output side of the transistor. As for the frequency characteristic, the circuit element forming the feedback circuit having the same frequency characteristic as this is formed on the semiconductor substrate so as to be connected to the desired position of the feedback amplifier. The frequency characteristic is compensated by the circuit element that constitutes the feedback circuit. Therefore, when manufacturing a semiconductor integrated circuit that constitutes a feedback amplifier, it is possible to eliminate the in-band deviation of the amplification factor caused by the influence of the parasitic element with respect to the semiconductor substrate existing in the transistor.

【0019】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings together with embodiments.

【0020】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
In all the drawings for describing the embodiments, parts having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0021】[0021]

【実施形態】図1は本発明の実施形態による半導体集積
回路を示す平面図で、半導体基板に例えばバイポーラ型
トランジスタおよびこのコレクタに接続されるようにイ
ンピーダンス負荷として負荷抵抗RLを形成するととも
に、そのエミッタに接続されるように帰還抵抗REを形
成した半導体集積回路を製造して、エミッタ接地型のエ
ミッタ帰還増幅器を構成した例で示している。図2は図
1のA−A断面図、図3は図1のB−B断面図、図4は
本実施形態の半導体集積回路によって構成される帰還増
幅器の等価回路を示している。なお、図1の各構成部分
のパターンは説明を簡単にするため一例を示したもので
あり、実際の半導体集積回路の製造にあたっては任意の
変更が可能である。
1 is a plan view showing a semiconductor integrated circuit according to an embodiment of the present invention, in which a load resistor RL is formed as an impedance load on a semiconductor substrate so as to be connected to, for example, a bipolar transistor and its collector, and This is an example in which a semiconductor integrated circuit in which a feedback resistor RE is formed so as to be connected to the emitter is manufactured to form a grounded-emitter type emitter feedback amplifier. 2 is a sectional view taken along the line AA of FIG. 1, FIG. 3 is a sectional view taken along the line BB of FIG. 1, and FIG. 4 shows an equivalent circuit of a feedback amplifier configured by the semiconductor integrated circuit of this embodiment. It should be noted that the pattern of each component in FIG. 1 is an example for simplifying the description, and can be arbitrarily changed in the actual manufacture of the semiconductor integrated circuit.

【0022】本実施形態の半導体集積回路1は、例えば
P型シリコン単結晶基板からなる半導体基板2に互いに
絶縁分離された複数のN型領域3A、3B、3C…が形
成され、各領域には以下のように所望の素子が形成され
ている。
In the semiconductor integrated circuit 1 of the present embodiment, a plurality of N-type regions 3A, 3B, 3C ... Insulated and separated from each other are formed on a semiconductor substrate 2 made of, for example, a P-type silicon single crystal substrate, and each region is formed. The desired element is formed as follows.

【0023】1つのN型領域3Bには能動素子として働
く例えばNPN型バイポーラ型トランジスタ(以下、単
にトランジスタと称する)Qが形成されている。4はN
+型埋込層、5はN型コレクタ領域、6はP型ベース領
域、7はN+型エミッタ領域、8はN+型コレクタコン
タクト領域、9はコレクタ電極層、10はベース電極
層、11はエミッタ電極層、12は酸化膜(SiO2
などからなる表面保護用の絶縁膜である。各電極として
はAl合金などが用いられる。
In one N-type region 3B, for example, an NPN-type bipolar transistor (hereinafter, simply referred to as transistor) Q which functions as an active element is formed. 4 is N
+ Type buried layer, 5 N type collector region, 6 P type base region, 7 N + type emitter region, 8 N + type collector contact region, 9 collector electrode layer, 10 base electrode layer, 11 emitter Electrode layer, 12 is an oxide film (SiO 2 )
It is an insulating film made of, for example, surface protection. An Al alloy or the like is used for each electrode.

【0024】また、他のN型領域3AにはP型領域14
が形成され、このP型領域13の端部はトランジスタQ
のコレクタ電極層9に接続されて負荷抵抗RLとして用
いられる。
The P-type region 14 is formed in the other N-type region 3A.
Is formed, and the end of the P-type region 13 is formed by the transistor Q.
And is used as a load resistance RL.

【0025】さらに、その他のN型領域3CにはP型領
域15が形成され、このP型領域15はトランジスタQ
のエミッタ電極層11に接続されて帰還抵抗REとして
用いられる。
Further, a P-type region 15 is formed in the other N-type region 3C, and this P-type region 15 is formed by the transistor Q.
And is used as a feedback resistor RE.

【0026】以上において、各領域4、5、6、7、
8、14、15の形成手段としては、周知の不純物イオ
ン打ち込み法、拡散法、エピタキシャル法などを利用す
ることができる。また、負荷抵抗RLおよび帰還抵抗R
Eの値は、各抵抗を構成するP型領域14および帰還抵
抗REを構成するP型領域15の不純物濃度を調整する
ことにより、ほぼ任意の値を得ることができる。ここ
で、各抵抗RL、REの構成は一例を示したものであ
り、各N型領域3A、3CにP型領域14、15を形成
することなく、絶縁膜12上に各種の抵抗膜を形成して
構成することもできる。これらの抵抗膜としては、例え
ば周知の多結晶SiやW、Mo、Ti、Taなどの高融
点材料を用いることができる。
In the above, each region 4, 5, 6, 7,
As a means for forming 8, 14, and 15, a well-known impurity ion implantation method, diffusion method, epitaxial method, or the like can be used. In addition, the load resistance RL and the feedback resistance R
The value of E can be obtained at an almost arbitrary value by adjusting the impurity concentrations of the P-type region 14 forming each resistance and the P-type region 15 forming the feedback resistor RE. Here, the configuration of each of the resistors RL and RE is an example, and various resistance films are formed on the insulating film 12 without forming the P-type regions 14 and 15 in each of the N-type regions 3A and 3C. It can also be configured. For these resistance films, for example, well-known high melting point materials such as polycrystalline Si, W, Mo, Ti, and Ta can be used.

【0027】図3に示すように、N型領域3Aに隣接し
た半導体基板2の絶縁膜12の一部12Aは薄く形成さ
れて、この絶縁薄膜12A上には配線16が形成される
とともに、この絶縁薄膜12A直下の半導体基板2には
N+領域17が形成されている。このように絶縁薄膜1
2Aの上下に導電層としての配線16およびN+領域1
7を形成することにより、容量Cxが形成される。配線
16は負荷抵抗RLを構成するP型領域15の他端部か
ら引き出されている。
As shown in FIG. 3, a part 12A of the insulating film 12 of the semiconductor substrate 2 adjacent to the N-type region 3A is thinly formed, and the wiring 16 is formed on the insulating thin film 12A, and An N + region 17 is formed on the semiconductor substrate 2 just below the insulating thin film 12A. Insulating thin film 1
Wiring 16 and N + region 1 as a conductive layer above and below 2A
By forming 7, the capacitance Cx is formed. The wiring 16 is led out from the other end of the P-type region 15 which constitutes the load resistance RL.

【0028】N+領域17の端部にはコンタクトホール
18を通じて接するように、絶縁膜12上に引き出され
た例えば多結晶SiやW、Mo、Ti、Taなどの高融
点材料からなる抵抗膜19が形成され、これにより抵抗
Rxが形成される。この抵抗膜19はトランジスタQの
エミッタ電極層11に接続されている。この結果、抵抗
Rxと容量Cxは直列に接続されることになり、かつこ
の直列回路は帰還抵抗REに並列に接続されることにな
る。この抵抗Rxと容量Cxとの直列回路は、後述する
ように、中間周波数foを越える中間周波数帯域での増
幅率の低下を防止するための帰還回路FCとして作用す
る。
A resistance film 19 made of a high melting point material such as polycrystalline Si or W, Mo, Ti, Ta or the like is drawn out onto the insulating film 12 so as to come into contact with the end of the N + region 17 through the contact hole 18. Are formed, thereby forming the resistance Rx. The resistance film 19 is connected to the emitter electrode layer 11 of the transistor Q. As a result, the resistor Rx and the capacitor Cx are connected in series, and this series circuit is connected in parallel with the feedback resistor RE. The series circuit of the resistor Rx and the capacitor Cx acts as a feedback circuit FC for preventing the decrease of the amplification factor in the intermediate frequency band exceeding the intermediate frequency fo, as described later.

【0029】以上によって、図4に示したような等価回
路を有するエミッタ帰還増幅器が構成される。ここで、
容量Cxと抵抗Rxの値は、後述のようにして設定され
る。
As described above, an emitter feedback amplifier having an equivalent circuit as shown in FIG. 4 is constructed. here,
The values of the capacitance Cx and the resistance Rx are set as described later.

【0030】次に、本発明の原理について説明する。帰
還増幅器において、増幅率の帯域内偏差が生ずる中間周
波数foを越える中間周波数帯域では、前記したように
基板容量Csおよびベース・コレクタ間容量Ctcの影
響はほとんどない。従って、これを無視して考えると、
トランジスタQのインピーダンス負荷は、図5に示すよ
うに、負荷抵抗RLに対して基板抵抗Rsとコレクタ・
基板間容量Ctsとの直列回路が、並列に接続された並
列回路となる。
Next, the principle of the present invention will be described. In the feedback amplifier, the substrate capacitance Cs and the base-collector capacitance Ctc have almost no influence in the intermediate frequency band exceeding the intermediate frequency fo in which the in-band deviation of the amplification factor occurs. Therefore, ignoring this,
The impedance load of the transistor Q is, as shown in FIG. 5, a substrate resistance Rs and a collector resistance with respect to a load resistance RL.
A series circuit with the inter-substrate capacitance Cts is a parallel circuit connected in parallel.

【0031】ここで、虚数単位をjとすると、中間周波
数fo=(1/2π・Rs・Cts)を越える中間周波
数帯域では、増幅率は次の式に比例することになる。
Here, assuming that the imaginary unit is j, the amplification factor is proportional to the following equation in the intermediate frequency band over the intermediate frequency fo = (1 / 2π · Rs · Cts).

【0032】[0032]

【数1】 {1−j(fo/f)}/(RL/Rs)+{1−j(fo/f)} … 但し、fは信号の周波数である。## EQU00001 ## {1-j (fo / f)} / (RL / Rs) + {1-j (fo / f)}, where f is the frequency of the signal.

【0033】前記式は図5を基にして導かれる。い
ま、図5の並列回路の合成抵抗をRtで示すと、この合
成抵抗Rtは次の式で示される。
The above formula is derived based on FIG. Now, when the combined resistance of the parallel circuit of FIG. 5 is represented by Rt, this combined resistance Rt is expressed by the following equation.

【0034】[0034]

【数2】 Rt=RL・{Rs+(1/jωCts)}/ RL+{Rs+(1/jωCts)} =RL・Rs{1+(1/jωRsCts)}/ RL・Rs{1+(1/jωRsCts)} … (∵ ω=2πf) ここで、Rs・Cts=1/2πfo、1/j=−jと
すると、
## EQU00002 ## Rt = RL.multidot. {Rs + (1 / j.omega.Cts)} / RL + {Rs + (1 / j.omega.Cts)} = RL.Rs {1+ (1 / j.omega.RsCts)} / RL.Rs {1+ (1 / j.omega.RsCts)} (∵ω = 2πf) Here, if Rs · Cts = 1 / 2πfo and 1 / j = −j,

【0035】[0035]

【数3】 Rt=RL・Rs{1−j(fo/f)}/ RL+Rs{1−j(fo/f)} =RL{1−j(fo/f)/ (RL/Rs)+{1−j(fo/f)} =RL・{1−j(fo/f)}/ (RL/Rs)+{1−j(fo/f)} … すなわち、合成抵抗Rtは前記式に比例することにな
る。なお、式では、DCにおける増幅率がRL/RE
となるため、RLを分けて示している。
## EQU00003 ## Rt = RL.Rs {1-j (fo / f)} / RL + Rs {1-j (fo / f)} = RL {1-j (fo / f) / (RL / Rs) + { 1-j (fo / f)} = RL.multidot. {1-j (fo / f)} / (RL / Rs) + {1-j (fo / f)} ... That is, the combined resistance Rt is proportional to the above equation. Will be done. In the equation, the amplification factor at DC is RL / RE.
Therefore, RL is shown separately.

【0036】従って、式の周波数特性に逆比例する周
波数特性を示すような帰還量を有する帰還回路を接続し
た帰還増幅器を構成すれば、対半導体基板寄生素子の影
響を防止して、中間周波数foを越える中間周波数帯域
で生ずる増幅率の低下を防止することが可能となる。
Therefore, if a feedback amplifier is constructed by connecting a feedback circuit having a feedback amount showing a frequency characteristic inversely proportional to the frequency characteristic of the equation, the influence of the parasitic element to the semiconductor substrate can be prevented and the intermediate frequency fo It is possible to prevent a decrease in the amplification factor that occurs in an intermediate frequency band that exceeds.

【0037】以上の観点から、本実施形態においては、
帰還抵抗REに並列に接続された抵抗Rxと容量Cxと
の直列回路を、前記のような帰還回路として作用させる
ため、抵抗Rxと容量Cxを次のように設定する。
From the above viewpoint, in the present embodiment,
In order to make the series circuit of the resistor Rx and the capacitor Cx connected in parallel to the feedback resistor RE act as the feedback circuit as described above, the resistor Rx and the capacitor Cx are set as follows.

【0038】[0038]

【数4】 Rx=Rs・RE/RL …## EQU00004 ## Rx = Rs.RE / RL ...

【0039】[0039]

【数5】 Cx=Rs・Cts/Rx … 次に、本実施形態の動作について説明する。## EQU00005 ## Cx = Rs.Cts / Rx ... Next, the operation of the present embodiment will be described.

【0040】図6に示すような増幅率G(縦軸)対周波
数f(横軸)の関係を示す周波数特性において、低周波
数帯域LBではインピーダンス負荷はほとんど対半導体
基板寄生素子の影響を受けず、また図4の等価回路にお
いて抵抗Rx、容量Cxは無視することができるので、
ほぼ負荷抵抗RLのみとなるため、増幅率Gは(RL/
RE)で与えられる。
In the frequency characteristic showing the relationship between the amplification factor G (vertical axis) and the frequency f (horizontal axis) as shown in FIG. 6, the impedance load is hardly affected by the parasitic element on the semiconductor substrate in the low frequency band LB. Since the resistance Rx and the capacitance Cx can be ignored in the equivalent circuit of FIG. 4,
The amplification factor G is (RL /
RE).

【0041】次に、コレクタ・基板間容量Ctsがショ
ートして見える中間周波数fo=1/(2π・Rs・C
ts)を越える中間周波数帯域MBでは、インピーダン
ス負荷は、次の式で示されるように負荷抵抗RLと基板
抵抗Rsとの並列合成抵抗Rkとなる。
Next, the intermediate frequency fo = 1 / (2πRsC, which appears when the collector-substrate capacitance Cts is short-circuited
In the intermediate frequency band MB exceeding ts), the impedance load is the parallel combined resistance Rk of the load resistance RL and the substrate resistance Rs as shown by the following equation.

【0042】[0042]

【数6】 Rk=(RL・Rs)/(RL+Rs) … また、前記、式の設定から、中間周波数帯域MBで
はトランジスタQの帰還抵抗はREでなく、帰還抵抗R
Eと抵抗Rxとの合成抵抗値(RE・Rx/RE+R
s)となる。いま、これを帰還合成抵抗Rgで示すと、
この帰還合成抵抗Rgは次の式で示される。
## EQU00006 ## Rk = (RL.Rs) / (RL + Rs) ... Further, from the setting of the above equation, in the intermediate frequency band MB, the feedback resistance of the transistor Q is not RE but the feedback resistance R.
Combined resistance value of E and resistance Rx (RE ・ Rx / RE + R
s). Now, if this is shown by the feedback combined resistance Rg,
This feedback combined resistance Rg is expressed by the following equation.

【0043】[0043]

【数7】 Rg=(RE・Rx)/(RE+Rx) =RE・(Rs・RE/RL)/RE+(Rs・RE/RL) =(RE2・Rs)/RL{RE+(Rs・RE/RL)} =(RE2・Rs)/RL・RE{1+(Rs/RL)} =(RE・Rs)/RL{1+(Rs/RL)} =(RE・Rs)/(RL+Rs) … 従って、中間周波数帯域MBにおける増幅率Gは、イン
ピーダンス負荷(並列合成抵抗Rk)/帰還合成抵抗R
g=式/式となって、次の式で示される。
[Equation 7] Rg = (RE · Rx) / (RE + Rx) = RE · (Rs · RE / RL) / RE + (Rs · RE / RL) = (RE 2 · Rs) / RL {RE + (Rs · RE / RL)} = (RE 2 · Rs) / RL · RE {1+ (Rs / RL)} = (RE · Rs) / RL {1+ (Rs / RL)} = (RE · Rs) / (RL + Rs) , The amplification factor G in the intermediate frequency band MB is the impedance load (parallel combined resistance Rk) / feedback combined resistance R
g = equation / equation, which is shown by the following equation.

【0044】[0044]

【数8】 増幅率G={(RL・Rs)/(RL+Rs)}/ {(RE・Rs)/(RL+Rs)} =RL/{1+(RL/Rs)}/ RE・Rs/(RL+Rs) =RL{1+(RL/Rs)}/ =RE{(RL/Rs)+1} =(RL/RE)・{1+(RL/Rs)}/ {1+(RL/Rs)} =RL/RE … この式から明らかなように、本実施形態によれば、
式および式を満足するように設定された抵抗Rxと容
量Cxとからなる帰還回路FCを帰還抵抗REに並列に
接続することにより、中間周波数foを越える中間周波
数帯域MBにおいても、低周波数帯LBにおける増幅率
Gと同じ増幅率Gを得ることができるようになる。
## EQU00008 ## Amplification factor G = {(RL.Rs) / (RL + Rs)} / {(RE.Rs) / (RL + Rs)} = RL / {1+ (RL / Rs)} / RE.Rs/(RL+Rs) = RL {1+ (RL / Rs)} / = RE {(RL / Rs) +1} = (RL / RE) * {1+ (RL / Rs)} / {1+ (RL / Rs)} = RL / RE ... As is clear from this formula, according to the present embodiment,
By connecting the feedback circuit FC composed of the resistor Rx and the capacitor Cx set so as to satisfy the equation and the equation in parallel to the feedback resistor RE, even in the intermediate frequency band MB exceeding the intermediate frequency fo, the low frequency band LB It becomes possible to obtain the same gain G as the gain G in.

【0045】すなわち、本実施形態においては、前記
式の周波数特性に逆比例する周波数特性を示すような帰
還量を有する帰還回路FCを帰還抵抗REに並列に接続
して帰還増幅器を構成するようにしたので、対半導体基
板寄生素子に原因する前記周波数特性は帰還回路FCを
構成す抵抗Rxと容量Cxによって補償されるようにな
る。従って、図6に示すように、低周波数帯域LBから
中間周波数帯域MBに及ぶ広い帯域にわたってフラット
な増幅率が得られるようになる。
That is, in the present embodiment, a feedback circuit FC having a feedback amount exhibiting a frequency characteristic inversely proportional to the frequency characteristic of the above equation is connected in parallel to the feedback resistor RE to form a feedback amplifier. Therefore, the frequency characteristic caused by the parasitic element with respect to the semiconductor substrate is compensated by the resistance Rx and the capacitance Cx which form the feedback circuit FC. Therefore, as shown in FIG. 6, a flat amplification factor can be obtained over a wide band from the low frequency band LB to the intermediate frequency band MB.

【0046】なお、図6において破線の特性は従来例を
示しており、中間周波数foを越える中間周波数帯域M
Bにおいて増幅率Gが、負荷抵抗RLと基板抵抗Rsと
の並列合成抵抗{(RL・Rs)/(RL+Rs)}か
らなるインピーダンス負荷に比例した値(RL/RE)
・{Rs/(RL+Rs)}となって、低下する様子を
示している。
The characteristic of the broken line in FIG. 6 shows the conventional example, and the intermediate frequency band M exceeding the intermediate frequency fo is shown.
A value (RL / RE) in which the amplification factor G in B is proportional to an impedance load formed by a parallel combined resistance {(RL · Rs) / (RL + Rs)} of the load resistance RL and the substrate resistance Rs.
・ {Rs / (RL + Rs)} is shown, which shows a decrease.

【0047】このような本実施形態によれば次のような
効果が得られる。
According to this embodiment, the following effects can be obtained.

【0048】トランジスタQに内在する対半導体基板寄
生素子(基板抵抗Rs、基板容量Csおよびコレクタ・
基板間容量Cts)とインピーダンス負荷(負荷抵抗R
L)との並列インピーダンスの周波数特性に対して、こ
れと同一の周波数特性を有する帰還回路FCを構成する
抵抗Rxと容量Cxが帰還増幅器の帰還抵抗REに並列
に接続されるように半導体基板2に形成されているの
で、中間周波数foを越える中間周波数帯域MBにおい
ても増幅率Gの低下を防止することができる。従って、
帰還増幅器を構成する半導体集積回路を製造する場合、
トランジスタQに内在する対半導体基板寄生素子の影響
を受けて生ずる増幅率の帯域内偏差をなくすことが可能
となる。
A parasitic element to the semiconductor substrate (substrate resistance Rs, substrate capacitance Cs and collector.
Inter-board capacitance Cts) and impedance load (load resistance R
With respect to the frequency characteristic of the parallel impedance with L), the semiconductor substrate 2 is configured such that the resistor Rx and the capacitor Cx forming the feedback circuit FC having the same frequency characteristic as that of the parallel impedance are connected in parallel to the feedback resistor RE of the feedback amplifier. Therefore, it is possible to prevent the amplification factor G from decreasing even in the intermediate frequency band MB that exceeds the intermediate frequency fo. Therefore,
When manufacturing a semiconductor integrated circuit that constitutes a feedback amplifier,
It is possible to eliminate the in-band deviation of the amplification factor caused by the influence of the parasitic element with respect to the semiconductor substrate, which is inherent in the transistor Q.

【0049】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
The inventions made by the present inventors are as follows.
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above embodiment, and various changes can be made without departing from the scope of the invention.

【0050】例えば、前記実施形態では対半導体基板寄
生素子に原因する周波数特性を補償する帰還回路を帰還
抵抗に並列に接続する例で説明したが、これに限らず帰
還回路は帰還増幅器の所望の位置に接続されるように形
成することができる。これは、帰還増幅器に帰還がかか
るような接続関係になっていれば良い。
For example, in the above-described embodiment, an example has been described in which the feedback circuit for compensating the frequency characteristic caused by the parasitic element to the semiconductor substrate is connected in parallel with the feedback resistor, but the present invention is not limited to this, and the feedback circuit may be a desired feedback amplifier. It can be configured to be connected in position. It suffices if the connection relationship is such that feedback is applied to the feedback amplifier.

【0051】また、エミッタ帰還増幅器に例をあげて説
明したが、これに限らずいかなる形式の帰還増幅器に対
しても適用可能である。さらに、増幅器そのものの構成
も実施形態の例に限らず、差動増幅器のような他の構成
を採用することも可能である。
Further, although the emitter feedback amplifier has been described as an example, the present invention is not limited to this and can be applied to any type of feedback amplifier. Further, the configuration of the amplifier itself is not limited to the example of the embodiment, and other configurations such as a differential amplifier can be adopted.

【0052】さらにまた、前記実施形態では帰還増幅器
を構成する能動素子としてバイポーラ型トランジスタを
形成する例で説明したが、これに限らずMOS型トラン
ジスタを形成するようにしても良い。
Furthermore, in the above-described embodiment, an example in which a bipolar transistor is formed as an active element forming a feedback amplifier has been described, but the present invention is not limited to this, and a MOS transistor may be formed.

【0053】また、帰還回路を構成する抵抗および容量
の構成は一例を示したものであり、周知のプロセス技術
を応用することにより、他の構成を選ぶことが可能であ
る。
Further, the configuration of the resistance and the capacitance constituting the feedback circuit is an example, and other configurations can be selected by applying a well-known process technique.

【0054】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路の技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも対
半導体基板寄生素子の影響を受けることなく動作させる
回路素子を形成する条件のものには適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the technology of the semiconductor integrated circuit which is the background field of application has been described, but the invention is not limited thereto. The present invention can be applied at least under the condition of forming a circuit element that operates without being affected by the parasitic element with respect to the semiconductor substrate.

【0055】[0055]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0056】トランジスタに内在する対半導体基板寄生
素子とインピーダンス負荷との並列インピーダンスの周
波数特性に対して、これと同一の周波数特性を有する帰
還回路を構成する回路素子が帰還増幅器の所望の位置に
接続されるように半導体基板に形成されているので、帰
還増幅器を構成する半導体集積回路を製造する場合、ト
ランジスタQに内在する対半導体基板寄生素子の影響を
受けて生ずる増幅率の帯域内偏差をなくすことが可能と
なる。
With respect to the frequency characteristic of the parallel impedance of the parasitic element to the semiconductor substrate and the impedance load, which is inherent in the transistor, the circuit element constituting the feedback circuit having the same frequency characteristic is connected to the desired position of the feedback amplifier. Since it is formed on the semiconductor substrate as described above, when manufacturing a semiconductor integrated circuit forming a feedback amplifier, an in-band deviation of the amplification factor caused by the influence of the parasitic element with respect to the semiconductor substrate existing in the transistor Q is eliminated. It becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態による半導体集積回路を示す
断面図である。
FIG. 1 is a sectional view showing a semiconductor integrated circuit according to an embodiment of the present invention.

【図2】図1のA−A断面図である。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】図1のB−B断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 1;

【図4】本発明の実施形態による半導体集積回路によっ
て構成される帰還増幅器の等価回路である。
FIG. 4 is an equivalent circuit of a feedback amplifier configured by the semiconductor integrated circuit according to the embodiment of the present invention.

【図5】本発明の原理を説明する等価回路である。FIG. 5 is an equivalent circuit illustrating the principle of the present invention.

【図6】本発明の実施形態による半導体集積回路のよっ
て構成される帰還増幅器によって得られる増幅率対周波
数の関係を示す周波数特性である。
FIG. 6 is a frequency characteristic showing the relationship between the amplification factor and the frequency, which is obtained by the feedback amplifier configured by the semiconductor integrated circuit according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…半導体集積回路、2…半導体基板、3、3A、3
B、3C…N型領域、4…N+型埋込層、5…N型コレ
クタ領域、6…P型ベース領域、7…N+型エミッタ領
域、8…N+型コレクタコンタクト領域、9…コレクタ
電極層、10…ベース電極層、11…エミッタ電極層、
12…絶縁膜、12A…絶縁薄膜、14、15…P型領
域、16…配線、17…N+型領域、18…コンタクト
ホール、19…抵抗膜、Rs…基板抵抗、Cs…基板容
量、Cts…コレクタ・基板間容量、Q…トランジス
タ、RL…負荷抵抗、RE…帰還抵抗、FC…帰還回
路、Rx…抵抗、Cx…容量、Ctc…ベース・コレク
タ間容量。
1 ... Semiconductor integrated circuit, 2 ... Semiconductor substrate, 3, 3A, 3
B, 3C ... N type region, 4 ... N + type buried layer, 5 ... N type collector region, 6 ... P type base region, 7 ... N + type emitter region, 8 ... N + type collector contact region, 9 ... Collector electrode layer 10 ... Base electrode layer, 11 ... Emitter electrode layer,
12 ... Insulating film, 12A ... Insulating thin film, 14, 15 ... P type region, 16 ... Wiring, 17 ... N + type region, 18 ... Contact hole, 19 ... Resistive film, Rs ... Substrate resistance, Cs ... Substrate capacitance, Cts ... Collector-substrate capacitance, Q ... Transistor, RL ... Load resistance, RE ... Feedback resistance, FC ... Feedback circuit, Rx ... Resistance, Cx ... Capacitance, Ctc ... Base-collector capacitance.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を増幅して出力するトランジス
タおよびこのトランジスタの出力側に接続されるインピ
ーダンス負荷を含む複数の回路素子によって帰還増幅器
が構成され、前記複数の回路素子が共通の半導体基板に
形成される半導体集積回路であって、前記トランジスタ
に内在する対半導体基板寄生素子と前記インピーダンス
負荷との並列インピーダンスの周波数特性に対して、こ
れと同一の周波数特性を有する帰還回路を構成する回路
素子が前記帰還増幅器の所望の位置に接続されるように
前記半導体基板に形成されることを特徴とする半導体集
積回路。
1. A feedback amplifier is constituted by a plurality of circuit elements including a transistor for amplifying and outputting an input signal and an impedance load connected to the output side of the transistor, and the plurality of circuit elements are formed on a common semiconductor substrate. A semiconductor integrated circuit to be formed, which constitutes a feedback circuit having the same frequency characteristic as the frequency characteristic of the parallel impedance of the parasitic element with respect to the semiconductor substrate existing in the transistor and the impedance load. Is formed on the semiconductor substrate so as to be connected to a desired position of the feedback amplifier.
【請求項2】 前記帰還増幅器の帰還抵抗が前記半導体
基板に形成され、前記帰還回路を構成する回路素子は前
記帰還抵抗に並列に接続されるように形成されることを
特徴とする請求項1に記載の半導体集積回路。
2. The feedback resistor of the feedback amplifier is formed on the semiconductor substrate, and the circuit element forming the feedback circuit is formed so as to be connected in parallel to the feedback resistor. The semiconductor integrated circuit according to 1.
【請求項3】 前記帰還回路を構成する回路素子は、前
記トランジスタに内在する対半導体基板寄生素子によっ
て設定される時定数と同一の時定数に設定されることを
特徴とする請求項1または2に記載の半導体集積回路。
3. The circuit element forming the feedback circuit is set to the same time constant as the time constant set by the parasitic element to the semiconductor substrate in the transistor. The semiconductor integrated circuit according to 1.
【請求項4】 前記帰還回路を構成する回路素子は、抵
抗Rxと容量Cxとの直列回路からなることを特徴とす
る請求項1乃至3のいずれか1項に記載の半導体集積回
路。
4. The semiconductor integrated circuit according to claim 1, wherein the circuit element forming the feedback circuit comprises a series circuit of a resistor Rx and a capacitor Cx.
【請求項5】 前記抵抗Rxは、Rx=Rs・RE/R
L(但し、Rs:基板抵抗、RE:帰還抵抗、RL:負
荷抵抗)を満足するように設定されることを特徴とする
請求項4に記載の半導体集積回路。
5. The resistor Rx is Rx = Rs.RE / R.
5. The semiconductor integrated circuit according to claim 4, wherein the semiconductor integrated circuit is set to satisfy L (where Rs: substrate resistance, RE: feedback resistance, RL: load resistance).
【請求項6】 前記容量Cxは、Cx=Rs・Cts/
Rx(但し、Rs:基板抵抗、Cts:コレクタ・基板
間容量、Rx:抵抗)を満足するように設定されること
を特徴とする請求項4に記載の半導体集積回路。
6. The capacitance Cx is Cx = Rs · Cts /
5. The semiconductor integrated circuit according to claim 4, wherein Rx (where Rs: substrate resistance, Cts: collector-substrate capacitance, Rx: resistance) is set.
JP25603595A 1995-10-03 1995-10-03 Semiconductor integrated circuit Pending JPH0998030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25603595A JPH0998030A (en) 1995-10-03 1995-10-03 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25603595A JPH0998030A (en) 1995-10-03 1995-10-03 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH0998030A true JPH0998030A (en) 1997-04-08

Family

ID=17287017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25603595A Pending JPH0998030A (en) 1995-10-03 1995-10-03 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0998030A (en)

Similar Documents

Publication Publication Date Title
US4626881A (en) Capacitor produced of a layer combination of metal, insulator and semiconductor
JPH05251963A (en) High-gain monolithic microwave integrated circuit amplifier
US6388511B1 (en) Filter circuit
US4786880A (en) Filter arrangement
JPH11500868A (en) Emitter ballast bypass for radio frequency power transistors
JPH0998030A (en) Semiconductor integrated circuit
US5032885A (en) Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element
JP3521064B2 (en) Light receiving amplifier circuit
JP3271436B2 (en) Semiconductor integrated circuit device
US20040081146A1 (en) Cross-point switch with equalized inputs
JPH02260561A (en) Semiconductor device
KR940006366B1 (en) Diff amplifier
JPH1022745A (en) Semiconductor device
JP4031032B2 (en) Electronic integrated circuit device having means to compensate for undesired capacitance
JP3174248B2 (en) Semiconductor amplifier
JPH0563147A (en) Integrated circuit and manufacture thereof
JPH0786512A (en) Semiconductor device
JP6504995B2 (en) Feedback amplification circuit and frequency characteristic control method thereof
JPS63120481A (en) Thin film hybrid ic
JP3147152B2 (en) Manufacturing method of bipolar transistor integrated circuit
JP2734565B2 (en) Delay circuit
JPH0570325B2 (en)
JPH07130950A (en) Semiconductor device
JPS60233850A (en) Semiconductor ic device
JPH11346123A (en) Feedback amplifier circuit