JPH0997560A - Method and device for manufacturing multi-electron source, and manufacture of image display device - Google Patents

Method and device for manufacturing multi-electron source, and manufacture of image display device

Info

Publication number
JPH0997560A
JPH0997560A JP25605195A JP25605195A JPH0997560A JP H0997560 A JPH0997560 A JP H0997560A JP 25605195 A JP25605195 A JP 25605195A JP 25605195 A JP25605195 A JP 25605195A JP H0997560 A JPH0997560 A JP H0997560A
Authority
JP
Japan
Prior art keywords
electron
forming
activation
energization
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25605195A
Other languages
Japanese (ja)
Other versions
JP3320280B2 (en
Inventor
Yoichi Ando
洋一 安藤
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25605195A priority Critical patent/JP3320280B2/en
Publication of JPH0997560A publication Critical patent/JPH0997560A/en
Application granted granted Critical
Publication of JP3320280B2 publication Critical patent/JP3320280B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a forming and activation method for uniforming the electron emitting characteristic of each element in an electron source having a number of surface conductive type emitting elements matrix-wired thereon. SOLUTION: A control device 3 performs the following control in the forming and current-carrying activation of an electron source 10. Terminals DX1 -DXm are successively selected by a pulse generating power source and control switch circuit 8, and a current-carrying forming is performed with the element group connected to a row directional wiring as a unit. For each element subjected to the current-carrying forming, terminals DY1 -DYn are successively selected by a pulse generating power source and control switch circuit 7, and a current- carrying activation is performed with the element group connected to a line directional wiring as a unit. The current-carrying activation every line is executed while the discharge current from the electron source 10 is monitored by an ammeter 116, and performed until it reaches a saturated current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はマルチ電子源の製造
方法及び装置、及び該マルチ電子源を適用した画像表示
装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for manufacturing a multi electron source, and a method for manufacturing an image display device to which the multi electron source is applied.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子(以下FE型と記
す)や、金属/絶縁層/金属型放出素子(以下MIM型
と記す)や、表面伝導型放出素子などが知られている。
2. Description of the Related Art Conventionally, two types of electron-emitting devices, known as a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), a surface conduction type emission device, and the like are known. .

【0003】FE型の例としては、たとえば、W.P.
Dyke&W.W.Dolan,”Field emi
ssion”,Advance in Electro
nPhysics,8,89(1956)や、あるい
は、C.A.Spindt,”Physicalpro
perties of thin−film fiel
d emissioncathodes with m
olybdeniumcones”,J.Appl.P
hys.,47,5248(1976)などが知られて
いる。
[0003] As an example of the FE type, for example, W.M. P.
Dyke & W. W. Dolan, "Field emi
session ", Advance in Electro
nPhysics, 8, 89 (1956) or C.I. A. Spindt, "Physicalpro
parties of thin-film field
d emissioncathodes with m
Olybdeniumcones ", J. Appl. P
hys. , 47, 5248 (1976) and the like are known.

【0004】また、MIM型の例としては、たとえば、
C.A.Mead,”Operationof tun
nel−emission Devices,J.Ap
pl.Phys.,32,646(1961)などが知
られている。
As an example of the MIM type, for example,
C. A. Mead, “Operation of tun
nel-emission Devices, J. et al. Ap
pl. Phys. , 32, 646 (1961).

【0005】また、表面伝導型放出素子としては、たと
えば、M.I.Elinson,Radio Eng.
Electron Phys.,10,1290,(1
965)や、後述する他の例が知られている。
[0005] As a surface conduction type emission element, for example, M.I. I. Elinson, Radio Eng.
Electron Phys. , 10, 1290, (1
965) and other examples described later are known.

【0006】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるSn
O2 薄膜を用いたものの他に、Au薄膜によるもの
[G.Dittmer:”Thin Solid Fi
lms”,9,317(1972)]や、In2 O3 /
SnO2 薄膜によるもの[M.Hartwell an
d C.G.Fonstad:”IEEE Tran
s.ED Conf.”,519(1975)]や、カ
ーボン薄膜によるもの[荒木久 他:真空、第26巻、
第1号、22(1983)]等が報告されている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using an O2 thin film, those using an Au thin film [G. Dittmer: "Thin Solid Fi
lms ", 9,317 (1972)] and In2O3 /
According to SnO2 thin film [M. Hartwell an
d C.I. G. Fonstad: "IEEE Tran
s. ED Conf. , 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26,
No. 1, 22 (1983)].

【0007】これらの表面伝導型放出素子の素子構成の
典型的な例として、図25に前述のM.Hartwel
lらによる素子の平面図を示す。同図において、300
1は基板で、3004はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜3004は図
示のようにH字形の平面形状に形成されている。該導電
性薄膜3004に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm],Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of the device according to I. et al. In FIG.
Reference numeral 1 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is
It is set at 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0008】M.Hartwellらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜3004に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部3005
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜3004の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
3004に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。
M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before electron emission.
It was common to form That is, the energization forming energizes by applying a constant DC voltage or a DC voltage boosting at a very slow rate of, for example, about 1 V / min to both ends of the conductive thin film 3004,
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed. Note that a part of the conductive thin film 3004 that has been locally broken, deformed, or altered includes
Cracks occur. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0009】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭64−31332において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。
The above surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is simple and the production is easy. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.

【0010】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
As for applications of the surface conduction electron-emitting device, for example, image forming devices such as image display devices and image recording devices, and charged beam sources have been studied.

【0011】特に、画像表示装置への応用としては、た
とえば本出願人によるUSP5,066,883や特開
平2−257551において開示されているように、表
面伝導型放出素子と電子ビームの照射により発光する蛍
光体とを組み合わせて用いた画像表示装置が研究されて
いる。表面伝導型放出素子と蛍光体とを組み合わせて用
いた画像表示装置は、従来の他の方式の画像表示装置よ
りも優れた特性が期待されている。たとえば、近年普及
してきた液晶表示装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。
In particular, as an application to an image display device, as disclosed in US Pat. No. 5,066,883 by the present applicant and Japanese Patent Application Laid-Open No. 2-257551, a surface conduction electron-emitting device emits light by irradiation with an electron beam. An image display device using a combination of a phosphor and a phosphor has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0012】[0012]

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。
SUMMARY OF THE INVENTION The present inventors have developed various materials, including those described in the above-mentioned prior art.
A surface conduction electron-emitting device having a manufacturing method and a structure has been tried. Furthermore, research has been conducted on a multi-electron beam source in which a number of surface conduction electron-emitting devices are arranged, and on an image display device using the multi-electron beam source.

【0013】発明者らは、たとえば図26に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を2次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。
The inventors have tried a multi-electron beam source by an electrical wiring method shown in FIG. 26, for example. That is, it is a multi-electron beam source in which a large number of surface conduction electron-emitting devices are arranged two-dimensionally and these devices are arranged in a matrix as shown in the drawing.

【0014】図中、4001は表面伝導型放出素子を模
式的に示したもの、4002は行方向配線、4003は
列方向配線である。行方向配線4002および列方向配
線4003は、実際には有限の電気抵抗を有するもので
あるが、図においては配線抵抗4004および4005
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。
In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 shows a wiring in a row direction, and 4003 shows a wiring in a column direction. The row wiring 4002 and the column wiring 4003 actually have a finite electric resistance, but in the figure, the wiring resistances 4004 and 4005
As shown. The wiring method as described above is called simple matrix wiring.

【0015】なお、図示の便宜上、6x6のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。
Although a 6 × 6 matrix is shown for convenience of illustration, the scale of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image display can be performed. It arranges and wires the elements enough to carry out.

【0016】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線4002および列方向配
線4003に適宜の電気信号を印加する。たとえば、マ
トリクスの中の任意の1行の表面伝導型放出素子を駆動
するには、選択する行の行方向配線4002には選択電
圧Vsを印加し、同時に非選択の行の行方向配線400
2には非選択電圧Vnsを印加する。これと同期して列
方向配線4003に電子ビームを出力するための駆動電
圧Veを印加する。この方法によれば、配線抵抗400
4および4005による電圧降下を無視すれば、選択す
る行の表面伝導型放出素子には、Ve−Vsの電圧が印
加され、また非選択行の表面伝導型放出素子にはVe−
Vnsの電圧が印加される。Ve,Vs,Vnsを適宜
の大きさの電圧にすれば選択する行の表面伝導型放出素
子だけから所望の強度の電子ビームが出力されるはずで
あり、また列方向配線の各々に異なる駆動電圧Veを印
加すれば、選択する行の素子の各々から異なる強度の電
子ビームが出力されるはずである。また、表面伝導型放
出素子の応答速度は高速であるため、駆動電圧Veを印
加する時間の長さを変えれば、電子ビームが出力される
時間の長さも変えることができるはずである。
In a multi-electron beam source in which surface conduction electron-emitting devices are arranged in a simple matrix, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example, in order to drive any one row of surface conduction electron-emitting devices in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and at the same time, the row direction wiring 400 of the non-selected row is applied.
2, a non-selection voltage Vns is applied. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column wiring 4003. According to this method, the wiring resistance 400
Neglecting the voltage drop due to Nos. 4 and 4005, a voltage of Ve-Vs is applied to the surface conduction type emission devices of the selected row, and Ve-Vs is applied to the surface conduction type emission devices of the non-selected row.
A voltage of Vns is applied. If Ve, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the surface conduction electron-emitting device of the selected row, and a different drive voltage is applied to each of the column wirings. If Ve is applied, each of the elements in the selected row should output a different intensity electron beam. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the driving voltage Ve is changed, the length of time for outputting the electron beam should be changed.

【0017】したがって、表面伝導型放出素子を単純マ
トリクス配線したマルチ電子ビーム源にはいろいろな用
途が考えられており、たとえば画像情報に応じた電圧信
号を適宜印加すれば、画像表示装置用の電子源として応
用できるものと期待される。
Therefore, various applications are considered for the multi-electron beam source in which the surface conduction electron-emitting devices are wired in a simple matrix. For example, if a voltage signal according to image information is appropriately applied, an electron for an image display device can be obtained. Expected to be applicable as a source.

【0018】一方、発明者らは表面伝導型放出素子の特
性を改善するための研究を鋭意行った結果、製造工程に
おいて通電活性化処理を行なうことが効果的であること
を見出した。
On the other hand, the inventors of the present invention have earnestly studied to improve the characteristics of the surface conduction electron-emitting device, and as a result, have found that conducting current activation treatment is effective in the manufacturing process.

【0019】すでに述べたように、表面伝導型放出素子
の電子放出部を形成する際には、導電性薄膜に電流を流
して該薄膜を局所的に破壊もしくは変形もしくは変質さ
せて亀裂を形成する処理(通電フォーミング処理)を行
なう。この後さらに通電活性化処理を行なうことにより
電子放出特性を大幅に改善することが可能である。
As described above, when forming the electron emitting portion of the surface conduction electron-emitting device, an electric current is applied to the conductive thin film to locally break, deform or alter the thin film to form a crack. Processing (energization forming processing) is performed. After that, the electron emission characteristic can be significantly improved by further performing the energization activation treatment.

【0020】すなわち、通電活性化処理とは通電フォー
ミング処理により形成された電子放出部に適宜の条件で
通電を行って、その近傍に炭素もしくは炭素化合物を堆
積せしめる処理のことである。例えば、適宜の分圧の有
機物が存在し、全圧が10のマイナス4乗ないし10の
マイナス5乗[torr]の真空雰囲気中において、電
圧パルスを定期的に印加することにより、電子放出部の
近傍に単結晶グラファイト、多結晶グラファイト、非晶
質カーボン、のいずれかか、もしくはその混合物を50
0[オングストローム]以下の膜厚で堆積させる。ただ
し、この条件はほんの一例であって、表面伝導型放出素
子の材質や形状により適宜変更されるべきであるのは言
うまでもない。
That is, the energization activation process is a process of energizing the electron-emitting portion formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. For example, by appropriately applying a voltage pulse in a vacuum atmosphere in which an organic substance having an appropriate partial pressure is present and the total pressure is 10 −4 to 10 −5 [torr], 50% of single crystal graphite, polycrystalline graphite, amorphous carbon, or a mixture thereof in the vicinity.
It is deposited with a film thickness of 0 [angstrom] or less. However, it is needless to say that this condition is just an example and should be appropriately changed depending on the material and shape of the surface conduction electron-emitting device.

【0021】このような処理を行なうことにより、通電
フォーミング直後と比較して、同じ印加電圧における放
出電流を典型的には100倍以上増加させることが可能
である。なお、通電活性化終了後には、真空雰囲気中の
有機物の分圧を低減させるのが望ましい。
By carrying out such a treatment, it is possible to increase the emission current at the same applied voltage typically 100 times or more as compared with immediately after the energization forming. It should be noted that it is desirable to reduce the partial pressure of the organic substance in the vacuum atmosphere after the completion of the energization activation.

【0022】したがって、上述の多数の表面伝導型放出
素子を単純マトリクス配線したマルチ電子ビーム源を製
造する際においても、各素子に通電活性化処理を行なう
のが望ましいことは言うまでもない。
Therefore, it is needless to say that it is desirable to carry out the energization activation process for each element even when manufacturing a multi-electron beam source in which a large number of the surface conduction electron-emitting elements described above are wired in a simple matrix.

【0023】しかしながら上述した従来の表面伝導型放
出素子のように、製造工程において通電によるフォーミ
ング、(活性化)を行う電子放出素子を画像形成装置に
応用する場合には、以下のような問題があった。
However, when an electron-emitting device that performs forming (activation) by energization in the manufacturing process, such as the above-mentioned conventional surface conduction electron-emitting device, is applied to an image forming apparatus, the following problems occur. there were.

【0024】平板型CRTをはじめとして、表面伝導型
放出素子を応用した各種画像形成パネルにおいては、当
然のことながら高品位・高精細な画像が望まれる。これ
を実現するには、例えば単純マトリクス配線された多数
の表面伝導型放出素子を用いる。このため、行および列
の数が数百〜数千にも達する非常に多くの素子配列が必
要となり、かつ各表面伝導型放出素子の素子特性が均一
であることが望まれる。
In a variety of image forming panels to which surface conduction electron-emitting devices are applied, including flat panel CRTs, naturally high quality and high definition images are desired. To achieve this, for example, a large number of surface conduction electron-emitting devices wired in a simple matrix are used. For this reason, a very large number of device arrays having the number of rows and columns of hundreds to thousands are required, and it is desired that the device characteristics of each surface conduction electron-emitting device be uniform.

【0025】しかしながら、例えば、印加する電圧波形
などをはじめとするフォーミングの条件によって、表面
伝導型放出素子の電子放出特性が変化する場合がある。
更に、単純マトリクス配線の場合、特定の1素子のみを
フォーミングしようとしても他の表面伝導型放出素子へ
の電流回り込みが発生してしまう。従って、他の未フォ
ーミングの表面伝導型放出素子に影響を与えずに、1素
子毎に電流を集中させてフォーミングすることは極めて
困難である。従って、全ての表面伝導型放出素子を同一
条件でフォーミングできなくなり、表面伝導型放出素子
の素子特性がばらついてしまうという問題があった。
However, the electron emission characteristics of the surface conduction electron-emitting device may change depending on the forming conditions such as the applied voltage waveform.
Further, in the case of the simple matrix wiring, even if an attempt is made to form only one specific element, current sneak into another surface conduction type emission element occurs. Therefore, it is extremely difficult to concentrate the current for each element for forming without affecting other unformed surface conduction electron-emitting devices. Therefore, there is a problem in that all the surface conduction electron-emitting devices cannot be formed under the same conditions, and the device characteristics of the surface conduction electron-emitting devices vary.

【0026】そこで、発明者らは、行列状にマトリクス
配線された表面伝導型放出素子を複数のグループに分割
し、グループ単位に順次フォーミング用の電圧を印加し
てゆく方法による高抵抗化処理を行った。
Therefore, the inventors of the present invention carry out a high resistance treatment by a method of dividing the surface conduction electron-emitting device having matrix wiring in a matrix into a plurality of groups and sequentially applying a forming voltage to each group. went.

【0027】即ち、図27に示すようなM行N列のマル
チ表面伝導型放出素子に対して、例えば1行単位で順次
フォーミング用電圧を印加した。図中EY1〜EYNおよ
びEX1〜EXMは配線取り出し電極である。
That is, for example, a forming voltage is sequentially applied to each of the M rows and N columns of multi-surface conduction electron-emitting devices as shown in FIG. In the figure, EY1 to EYN and EX1 to EXM are wiring extraction electrodes.

【0028】図28は、図27に示すマルチ表面伝導型
放出素子に対して、例えば2行目の表面伝導型放出素子
(図中、黒色で示す)にフォーミング用電圧を印加する
場合の例を示す図である。図28で示される様に電極E
X2にはフォーミング用の電圧源を接続し、他の電極に
はグランドレベル、即ち0Vを接続する。この方法によ
れば、原理的には2行目の表面伝導型放出素子だけにフ
ォーミング用電圧が印加され、他の表面伝導型放出素子
には電圧が印加されたり電流が回り込んだりすることは
ない。実際にこの方法でフォーミングを行い、さらに上
述の通電活性化を、通電フォーミングと同様に同方向か
ら同方法で順次行ったところ、表面伝導型放出素子の電
子放出特性の均一化がみられた。
FIG. 28 shows an example in which a forming voltage is applied to, for example, the surface-conduction type electron-emitting devices in the second row (shown in black in the figure) with respect to the multi-surface-conduction type electron-emitting devices shown in FIG. FIG. Electrode E as shown in FIG.
A voltage source for forming is connected to X2, and the ground level, that is, 0 V is connected to the other electrodes. According to this method, in principle, the forming voltage is applied only to the surface-conduction type electron-emitting devices in the second row, and the voltage is not applied to other surface-conduction type electron-emitting devices. Absent. When forming was actually performed by this method, and the above-described energization activation was sequentially performed in the same direction from the same direction as in energization forming, the electron emission characteristics of the surface conduction electron-emitting device were found to be uniform.

【0029】それでも電子放出特性のバラツキを完全に
なくすることは困難であり、特にマトリクスの片側に沿
って、電子放出特性の劣る素子が分布してしまうという
問題があった。より具体的には、フォーミング時に給電
端から遠かった側、即ち図28においては右側の表面伝
導型放出素子の放出特性が劣っていた。
Even so, it is difficult to completely eliminate the variation in the electron emission characteristics, and there is a problem that elements having poor electron emission characteristics are distributed especially along one side of the matrix. More specifically, the emission characteristics of the surface conduction electron-emitting device on the side farther from the feeding end during forming, that is, on the right side in FIG. 28, were inferior.

【0030】従って、このマトリクス電子源を画像形成
装置の電子源として用いた場合には、画像の片側の輝度
あるいは濃度が不足することとなり、不都合が生じてし
まっていた。
Therefore, when this matrix electron source is used as the electron source of the image forming apparatus, the brightness or density on one side of the image becomes insufficient, which causes inconvenience.

【0031】発明者等は、上述した問題点の発生原因に
ついて鋭意研究し、その発生原因を以下のように究明し
た。
The inventors diligently studied the cause of the above-mentioned problems and found the cause thereof as follows.

【0032】上述した図28に示す方法では、原理的に
は上述したように1行の表面伝導型放出素子だけにフォ
ーミング用電圧を印加することができるが、配線電極E
X1〜EXM,EY1〜EYNの電気抵抗は実際には0では
ないため、従ってそこに電流が流れる際には電圧降下が
発生する。そこで、図28においてフォーミング用電圧
を印加している2行目の表面伝導型放出素子群に着目
し、その配線抵抗を含めたモデルを図29に示す。
In the method shown in FIG. 28, the forming voltage can be applied to only one row of surface conduction electron-emitting devices in principle as described above, but the wiring electrode E
Since the electric resistances of X1 to EXM and EY1 to EYN are not actually 0, a voltage drop occurs when a current flows there. Therefore, focusing on the surface conduction electron-emitting device group in the second row to which the forming voltage is applied in FIG. 28, a model including the wiring resistance thereof is shown in FIG.

【0033】図29において、F1〜FNは表面伝導型放
出素子、r1〜rNは行方向配線EX2における各部の配
線抵抗、ryは各列配線EY1〜EYNの給電端子から表
面伝導型放出素子までの配線抵抗である。一般には、行
配線EX2は一定の線幅、厚さ、材料で形成するように
設計されるため、製造上のバラツキを除けばr1〜rNは
等しいと考えてよい。また各列配線EY1〜EYNは一般
にはどれも等しく設計されるので、製造上のバラツキを
除けば各配線の抵抗ryは等しいと考えてよい。
In FIG. 29, F1 to FN are surface conduction electron-emitting devices, r1 to rN are wiring resistances of respective parts in the row wiring EX2, and ry is from the power supply terminals of the column wirings EY1 to EYN to the surface conduction electron emitting devices. It is the wiring resistance. In general, the row wiring EX2 is designed to be formed with a constant line width, thickness, and material, and therefore r1 to rN may be considered equal except for manufacturing variations. Further, since all the column wirings EY1 to EYN are generally designed to be the same, it can be considered that the resistances ry of the wirings are the same except for manufacturing variations.

【0034】図29に示すモデルに流れる電流を説明す
るための図を、図30に示す。図30において、フォー
ミング用電源から供給される電流をI、各表面伝導型放
出素子F1〜FNに流れる電流をそれぞれi1〜iNとした
とき、
FIG. 30 is a diagram for explaining the current flowing through the model shown in FIG. In FIG. 30, when the current supplied from the forming power source is I and the currents flowing through the surface conduction electron-emitting devices F1 to FN are i1 to iN, respectively,

【0035】[0035]

【数1】 [Equation 1]

【0036】なる関係がある。There is the following relationship.

【0037】また、行方向の各部の配線抵抗r1〜rNに
流れる電流を、それぞれir1〜irNとしたとき、
When the currents flowing through the wiring resistances r1 to rN of the respective parts in the row direction are ir1 to irN, respectively,

【0038】[0038]

【数2】 [Equation 2]

【0039】と表すことができる。It can be expressed as

【0040】即ち、例えばr1に流れる電流ir1は全表
面伝導型放出素子に流れる電流の和と等しく、r2に流
れる電流ir2は全表面伝導型放出素子に流れる電流の和
から表面伝導型放出素子F1に流れる電流i1を差し引い
たものと等しい。また、rNに流れる電流irNは表面伝
導型放出素子FNに流れる電流iNと一致する。従って、
行方向配線に関しては、フォーミング用電源に近い部分
ほど大きな電流が流れることが分かる。
That is, for example, the current ir1 flowing through r1 is equal to the sum of the currents flowing through all the surface conduction electron-emitting devices, and the current ir2 flowing through r2 is calculated from the sum of the currents flowing through all the surface conduction electron-emitting devices. It is equal to the current i1 subtracted. The current irN flowing through rN matches the current iN flowing through the surface conduction electron-emitting device FN. Therefore,
Regarding the row-direction wiring, it can be seen that a larger current flows in a portion closer to the forming power supply.

【0041】各配線抵抗r1〜rNでは、各々に流れる電
流に応じて電圧降下が発生するため、各表面伝導型放出
素子にかかる電圧は図34の(a)に示すグラフの様に
なる。尚、図34の(a)において、横軸は各表面伝導
型放出素子の番号を、縦軸は各表面伝導型放出素子にか
かる電圧を示す。尚、縦軸のEfはフォーミング用電源
の出力電圧である。
Since a voltage drop occurs in each of the wiring resistances r1 to rN in accordance with the current flowing through each of them, the voltage applied to each surface conduction electron-emitting device is as shown in the graph of FIG. In FIG. 34A, the horizontal axis represents the number of each surface conduction electron-emitting device, and the vertical axis represents the voltage applied to each surface conduction electron-emitting device. Incidentally, Ef on the vertical axis is the output voltage of the forming power source.

【0042】図34の(a)によれば、フォーミング用
電源に近い表面伝導型放出素子ほど大きな電圧がかかる
ことが分かる。従って、フォーミング用電源の出力電圧
を0Vから徐々に上昇させていった場合、同一行の表面
伝導型放出素子であっても全素子同時にフォーミング
(高抵抗化)が生じるのではなく、電源に近いF1から
順にフォーミングが生じてゆくことが分かる。
According to FIG. 34 (a), it can be seen that a larger voltage is applied to the surface conduction electron-emitting device closer to the forming power source. Therefore, when the output voltage of the forming power supply is gradually increased from 0 V, forming (high resistance) does not occur at the same time for all the surface conduction electron-emitting devices in the same row, but it is close to the power supply. It can be seen that forming starts from F1.

【0043】以下、F1からFNまでがフォーミングされ
る経過を、図34の(b)を参照して順を追って説明す
る。
The process of forming from F1 to FN will be described below step by step with reference to FIG.

【0044】まず、フォーミング用電源の出力電圧E
を、図示の様に時間とともに直線的に上昇させてゆく。
すると、各表面伝導型放出素子には上述した図34の
(a)で説明したような比率で電圧が印加される。ここ
で、各表面伝導型放出素子がVformの大きさの電圧によ
りフォーミングされるものとすれば、時間Tf1におい
て、まず表面伝導型放出素子F1がフォーミングされ
る。表面伝導型放出素子F1の抵抗値は、フォーミング
された後に大幅に高くなる。モデルを簡単化するため、
フォーミング後の表面伝導型放出素子には電流が流れな
いとすれば、表面伝導型放出素子F1がフォーミングさ
れた時点でのモデルは図31に示す様になる。
First, the output voltage E of the forming power source
Is linearly increased with time as shown in the figure.
Then, a voltage is applied to each surface conduction electron-emitting device at the ratio as described with reference to FIG. Here, if each surface-conduction type electron-emitting device is formed by a voltage of Vform, the surface-conduction type electron-emitting device F1 is first formed at time Tf1. The resistance value of the surface conduction electron-emitting device F1 increases significantly after being formed. To simplify the model,
Assuming that no current flows in the surface conduction electron-emitting device after forming, the model at the time when the surface conduction electron emitting device F1 is formed is as shown in FIG.

【0045】図31に示すように表面伝導型放出素子F
1がフォーミングされても、抵抗r1で発生する電圧降下
はあまり大きく変化しない。なぜなら、例えばN=10
00であったとすれば、F1がフォーミングされても抵
抗r1には残り999素子分の電流が依然として流れて
いるため、変化の比率が小さいからである。これは言い
換えれば、表面伝導型放出素子F1がフォーミングされ
て高抵抗化した際、残りの未フォーミング素子に印加さ
れる電圧はあまり変化しないということである。
As shown in FIG. 31, a surface conduction electron-emitting device F
Even if 1 is formed, the voltage drop generated by the resistor r1 does not change much. Because, for example, N = 10
If it is 00, the ratio of change is small because the remaining 999 elements of current still flow in the resistor r1 even when F1 is formed. In other words, when the surface conduction electron-emitting device F1 is formed to have high resistance, the voltage applied to the remaining unformed devices does not change much.

【0046】そして、フォーミング用電源の出力電圧を
更に時間とともに直線的に大きくしていくと、表面伝導
型放出素子F2,F3,…の順に次々とVformの大きさの
電圧に達し、順次高抵抗化してゆく。
When the output voltage of the forming power source is further linearly increased with time, the surface conduction electron-emitting devices F2, F3, ... It will turn into.

【0047】ここで、表面伝導型放出素子FN-2までフ
ォーミングされたモデルを図32に、また表面伝導型放
出素子FN-1までフォーミングされたモデルを図33に
それぞれ示す。両モデルを比較すると、表面伝導型放出
素子FN-1がフォーミングされる前後で配線抵抗r1〜r
N-2で生ずる電圧降下が大きな比率で変化することが理
解できる。即ち、配線抵抗に流れる電流が、フォーミン
グ前後で2素子分から1素子分に、約50%変化するか
らである。これは、言い換えれば、表面伝導型放出素子
FN-1がフォーミングされて高抵抗化した瞬間に、表面
伝導型放出素子FNにかかる電圧が飛躍的に上昇すると
いうことである。
FIG. 32 shows a model formed up to the surface conduction type emission device FN-2, and FIG. 33 shows a model formed up to the surface conduction type emission device FN-1. Comparing the two models, the wiring resistances r1 to r before and after the surface conduction electron-emitting device FN-1 is formed.
It can be seen that the voltage drop across N-2 changes at a large rate. That is, the current flowing through the wiring resistance changes by about 50% from two elements to one element before and after forming. In other words, the voltage applied to the surface conduction electron-emitting device FN dramatically increases at the moment when the surface conduction electron emitting device FN-1 is formed and has a high resistance.

【0048】即ち、表面伝導型放出素子FNに印加され
る電圧は、図34の(b)のFN印加電圧のグラフに示
すように、最初は直線的に上昇するが時間の経過ととも
に急激に上昇速度が早くなり、Vformに至るわけであ
る。このように、素子への印加電圧が短時間に急速に上
昇した場合、例えば急速な電力投入による加熱などの理
由により正常なフォーミングが行われず、活性化しにく
い素子となってしまい、結果として良好な電子放出特性
が得られなくなる。
That is, as shown in the graph of FN applied voltage in FIG. 34 (b), the voltage applied to the surface conduction electron-emitting device FN initially increases linearly but increases rapidly with the passage of time. The speed becomes faster and reaches Vform. In this way, when the voltage applied to the element rapidly rises in a short time, normal forming is not performed due to heating due to rapid power input, for example, and the element becomes difficult to activate, resulting in good results. The electron emission characteristic cannot be obtained.

【0049】以上、両端の表面伝導型放出素子を例に挙
げることによりモデルを簡単化して説明を行ったが、よ
り厳密な回路モデルを用いて解析した結果でも同様の傾
向となることを、発明者らは見出している。
Although the model has been simplified by taking the surface conduction type electron-emitting devices at both ends as an example, the same tendency can be seen in the result of analysis using a more strict circuit model. Have found.

【0050】即ち、一般には行配線の給電端子から近い
表面伝導型放出素子は、他の表面伝導型放出素子がフォ
ーミングされてもその影響を受けにくく、ほぼ電源の出
力電圧に準じた電圧が印加されるが、逆に給電端子から
遠い表面伝導型放出素子では、他の表面伝導型放出素子
がフォーミングされてゆくにつれ印加電圧が急激に上昇
する傾向があるといえる。このため、上述したように給
電端子から遠い側に特性の劣る表面伝導型放出素子が分
布する結果となってしまうことが分かる。
That is, in general, the surface conduction electron-emitting device close to the power supply terminal of the row wiring is not easily affected by other surface conduction electron emission devices being formed, and a voltage substantially corresponding to the output voltage of the power supply is applied. However, conversely, it can be said that in a surface-conduction type emission device far from the power supply terminal, the applied voltage tends to rapidly increase as other surface-conduction type emission devices are formed. Therefore, as described above, it can be seen that the surface conduction electron-emitting devices having inferior characteristics are distributed on the side far from the power supply terminal.

【0051】尚、上記図29〜図33に示した各モデル
では、直流電圧を直線的に上昇して印加した場合につい
ての説明を行ったが、例えばパルス状電圧の振幅を直線
的に上昇して印加した場合にも、同様に問題が発生する
ことについて説明できる。
In each of the models shown in FIGS. 29 to 33, the description has been given of the case where the DC voltage is linearly increased and applied, but for example, the amplitude of the pulsed voltage is linearly increased. It can be explained that a problem similarly occurs even when the voltage is applied by applying.

【0052】また、以上単純マトリクス配線の片側電極
取り出しの場合について説明を行ったが、両側電極取り
出しの場合にも同様の問題が生じる。図35の(a)
に、この場合の等価配線図を示し、各素子にかかる電圧
分布を図35の(b)に示す。図35によれば、両側電
極取り出しの場合には、片側電極取り出しの場合と異な
り、両側から順次フォーミングが起こることが分かる。
この場合は、片側取り出しで説明したのと同様の理由に
より中央部の表面伝導型放出素子の特性が悪くなり、従
って輝度分布が大きい低品位の画像が表示されてしま
う。
Although the case of taking out one side electrode of the simple matrix wiring has been described above, the same problem occurs when taking out both side electrodes. FIG. 35 (a)
FIG. 35 shows an equivalent wiring diagram in this case, and FIG. 35B shows the voltage distribution applied to each element. According to FIG. 35, in the case of taking out the electrodes on both sides, unlike in the case of taking out the electrodes on one side, it is understood that forming occurs sequentially from both sides.
In this case, the characteristics of the surface conduction electron-emitting device in the central portion are deteriorated for the same reason as explained in the one-sided extraction, so that a low-quality image with a large luminance distribution is displayed.

【0053】また、マルチ表面伝導型放出素子の画像表
示装置として、図36の(a)に示す梯子状に配線した
表面伝導型放出素子を多数並べたもの(以降梯子型配線
と呼ぶ)についても、発明者らは鋭意研究を行っている
が、上述した単純マトリクス配線と同様な問題が発生し
ている(片側電極取り出しの場合)。このときの電圧分
布を図36の(b)に示すが、給電電極側から順にフォ
ーミングが起こることは明らかである。
Also, as an image display device of a multi-surface conduction electron-emitting device, a device shown in FIG. 36 (a) in which a large number of surface conduction electron-emitting devices arranged in a ladder shape are arranged (hereinafter referred to as a ladder-type wiring) is also available. The inventors of the present invention have conducted diligent research, but the same problem as that of the simple matrix wiring described above occurs (in the case of taking out one side electrode). The voltage distribution at this time is shown in (b) of FIG. 36, but it is clear that forming occurs in order from the power feeding electrode side.

【0054】また、梯子型配線基板において給電端子と
接地端子を交互に取り出した場合を図37の(a)に示
し、この場合の電圧分布を図37の(b)に示す。この
場合は、両側からフォーミングが起こることが分かる。
Further, FIG. 37 (a) shows a case where the power supply terminal and the ground terminal are alternately taken out on the ladder type wiring board, and the voltage distribution in this case is shown in FIG. 37 (b). In this case, it can be seen that forming occurs from both sides.

【0055】発明者らは以上説明したとおり種々の配線
方法の画像表示装置をフォーミング活性化、評価してき
たが、上述した問題が共通して起こり、更に高品位な画
像表示装置を得られるには至っていなかった。
As described above, the inventors have activated and evaluated the image display devices of various wiring methods, but the above-mentioned problems commonly occur, and in order to obtain an image display device of higher quality. It hasn't arrived.

【0056】本発明は上述した課題を解決するためにな
されたものであり、多数の表面伝導型放出素子をマトリ
クス配線した電子源において、各素子の電子放出特性を
均一とするフォーミング、活性化処理が可能なマルチ電
子源の製造方法及び装置を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and in an electron source in which a large number of surface conduction electron-emitting devices are arranged in a matrix, forming and activation treatments for making the electron emission characteristics of each device uniform. It is an object of the present invention to provide a method and an apparatus for manufacturing a multi-electron source capable of performing the above.

【0057】また、本発明の目的は、フォーミング処理
で与えられた特性が比較的均一となっている素子群を単
位に活性化処理を行い、活性化処理後において全素子の
特性をより均一化することを可能とすることにある。
Further, an object of the present invention is to carry out activation processing in units of element groups in which the characteristics given by the forming processing are relatively uniform, and to make the characteristics of all the elements more uniform after the activation processing. It is to be able to do.

【0058】[0058]

【課題を解決するための手段】上記の目的を達成する本
発明のマルチ電子源の製造装置は以下の構成を備える。
即ち、複数の電子源、複数の行方向配線及び列方向配線
でマトリクス回路を形成してなるマルチ電子源の製造装
置であって、前記複数の行方向配線の各行方向配線に接
続された素子群を単位として、各素子に所定の通電フォ
ーミング処理を施し、各素子に電子放出部を形成する形
成手段と、前記形成手段で電子放出部が形成された各素
子を、前記複数の列方向配線の各列方向配線に接続され
た素子群を単位として、各素子に通電活性化処理を施す
活性化手段とを備える。
The multi-electron source manufacturing apparatus of the present invention which achieves the above object has the following configuration.
That is, a multi-electron source manufacturing apparatus in which a matrix circuit is formed by a plurality of electron sources, a plurality of row-direction wirings, and a column-direction wiring, and an element group connected to each row-direction wiring of the plurality of row-direction wirings. In a unit of, each element is subjected to a predetermined energization forming process to form an electron emitting portion in each element, and each element in which the electron emitting portion is formed by the forming means is connected to the plurality of column direction wirings. An activation unit that performs energization activation processing on each element is provided with the element group connected to each column direction wiring as a unit.

【0059】上記の構成によれば、行方向配線に接続さ
れた素子群を単位として通電フォーミング処理が施され
る。そして、通電フォーミング処理が施された各素子に
ついて、今度は列方向配線に接続された素子群を単位と
して通電活性化処理が施される。行方向配線に接続され
た素子群を単位としてフォーミングを行ったので、列方
向配線に接続された素子群における各素子は、ほぼ等し
いフォーミング条件でフォーミングされている。活性化
処理が列方向配線に接続された素子群を単位として行わ
れるので、この活性化処理の結果、全ての素子について
ほぼ均一な特性を与えることができる。
According to the above structure, the energization forming process is performed in units of the element group connected to the row wiring. Then, for each element that has been subjected to the energization forming process, the energization activation process is performed for each element group connected to the column-direction wiring as a unit. Since the forming is performed by using the element group connected to the row-direction wiring as a unit, each element in the element group connected to the column-direction wiring is formed under substantially equal forming conditions. Since the activation process is performed in units of the element group connected to the column-direction wiring, as a result of the activation process, almost uniform characteristics can be given to all the elements.

【0060】また、好ましくは、前記活性化手段は、選
択された列方向配線に接続された素子群に対して、該素
子群からの電子放出量が飽和するまで通電活性化処理を
施してその飽和値を獲得し、他の列方向配線に接続され
た素子群に対して、その電子放出量が前記飽和値に達す
るまで通電活性化処理を行う。すべての素子群について
放出電流が飽和するまで活性化処理を行うことができる
からである。
Preferably, the activation means performs energization activation processing on the element group connected to the selected column direction wiring until the electron emission amount from the element group is saturated. The saturation value is obtained, and the energization activation process is performed on the element group connected to the other column-direction wiring until the electron emission amount reaches the saturation value. This is because the activation process can be performed on all the element groups until the emission current is saturated.

【0061】また、好ましくは、前記選択された列方向
配線とは、フォーミング電圧の給電端から最も遠い列方
向配線である。最もフォーミング条件の悪い素子群の飽
和電流を基準とするので、すべての素子群が確実に到達
しうる飽和電流値を得ることができるからである。
Further, preferably, the selected column-direction wiring is the column-direction wiring farthest from the feeding end of the forming voltage. This is because the saturation current of the element group having the worst forming conditions is used as a reference, and thus a saturation current value that can be reliably reached by all the element groups can be obtained.

【0062】また、好ましくは、前記活性化処理におい
て、各素子群毎に通電活性化処理の処理条件を変更する
変更手段を更に備える。フォーミング状態がほぼ等しい
素子群を単位として活性化処理を行うので、各素子群毎
に処理条件を適切に変更することで、効果的かつ良好な
活性化処理が可能となる。
Further, preferably, in the activation process, there is further provided a changing means for changing the processing condition of the energization activation process for each element group. Since the activation processing is performed in units of element groups having substantially the same forming state, it is possible to perform effective and good activation processing by appropriately changing the processing condition for each element group.

【0063】また、好ましくは、前記活性化手段は、前
記形成手段における通電フォーミングの給電端に近い順
に列方向配線を選択して通電活性化処理を実行し、選択
された列方向配線が給電端より遠ざかるのに従ってガス
圧を上昇する。ガス圧を上昇させることで、各素子が活
性化されやすくなるからである。
Further, preferably, the activating means selects column-direction wirings in an order of being closer to a power-supplying end of the energization forming in the forming means and executes a power-activating process, and the selected column-direction wirings are connected to the power-supplying end. The gas pressure increases as the distance increases. This is because each element is easily activated by increasing the gas pressure.

【0064】また、好ましくは、前記活性化手段におけ
るガス圧の上昇は、有機ガスを注入することで行う。
Preferably, the gas pressure in the activation means is raised by injecting an organic gas.

【0065】以上のように、行方向のライン単位で順次
通電フォーミングされた該素子は、その方向と直交する
列方向のライン単位で通電活性化される。以上の方法に
よると通電フォーミング時に給電端子からの距離の違い
によるライン内での素子特性のばらつきが生じても、そ
れと直交する方向、すなわち通電活性化時のライン内で
は、ほぼ均一な特性をもつ素子が得られることとなる。
そしてその素子特性に応じた条件で通電活性化を行なう
ことにより、通電活性化時のライン間での電子放出特性
を均一にすることが可能となりうる。そして結果的に全
素子の特性の均一かが可能となり、均一な電子源、つま
り高品位な画像形成装置を得ることができる。
As described above, the elements that have been sequentially energized and formed in line units in the row direction are energized and activated in line units in the column direction orthogonal to the direction. According to the above method, even if the element characteristics vary within the line due to the difference in the distance from the power supply terminal during energization forming, the characteristics are almost uniform in the direction orthogonal to that, that is, within the line when energization is activated. An element will be obtained.
Then, by performing energization activation under conditions according to the device characteristics, it may be possible to make the electron emission characteristics uniform between lines during energization activation. As a result, the characteristics of all the elements can be made uniform, and a uniform electron source, that is, a high-quality image forming apparatus can be obtained.

【0066】また、本発明によれば、上記製造装置によ
って実現される製造方法が提供される。更に、本発明に
よれば、マルチ電子源を製造する製造方法を適用した画
像表示装置の製造方法が提供される。
Further, according to the present invention, there is provided a manufacturing method realized by the above manufacturing apparatus. Further, according to the present invention, there is provided a method of manufacturing an image display device to which a manufacturing method of manufacturing a multi electron source is applied.

【0067】なお、本発明において、マトリクス配線に
おける行方向、列方向は、単にマトリクス配線における
2つの配線方向を区別するのに用いたものである。
In the present invention, the row direction and the column direction in the matrix wiring are used to simply distinguish the two wiring directions in the matrix wiring.

【0068】[0068]

【発明の実施の形態】以下に添付の図面を参照して本発
明の好適な実施の形態を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the accompanying drawings.

【0069】本発明の実施形態によるフォーミング処
理、通電活性化処理を説明する前に、本発明を適用する
マルチ電子源と該マルチ電子源を用いた画像表示装置に
ついて図13〜図23を用いて説明することにする。
Before describing the forming process and the energization activation process according to the embodiment of the present invention, a multi electron source to which the present invention is applied and an image display apparatus using the multi electron source will be described with reference to FIGS. I will explain.

【0070】(表示パネルの構成と製造法)本発明を適
用した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。
(Structure and Manufacturing Method of Display Panel) The structure and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples.

【0071】図13は、実施形態に用いた表示パネルの
斜視図である。同図では、内部構造を示すためにパネル
の1部を切り欠いて示している。
FIG. 13 is a perspective view of the display panel used in the embodiment. In the figure, a part of the panel is cut away to show the internal structure.

【0072】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏400〜500度で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
˜1007 form an airtight container for maintaining a vacuum inside the display panel. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, Sealing was achieved by baking at 400 to 500 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0073】リアプレート1005には、基板1001
が固定されているが、該基板上には表面伝導型放出素子
1002がNxM個形成されている。(N,Mは2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、N=3000,M=10
00以上の数を設定することが望ましい。本実施形態に
おいては、N=3072,M=1024とした。)前記
NxM個の表面伝導型放出素子は、M本の行方向配線1
003とN本の列方向配線1004により単純マトリク
ス配線されている。前記、1001〜1004によって
構成される部分をマルチ電子ビーム源と呼ぶ。なお、マ
ルチ電子ビーム源の製造方法や構造については、後で詳
しく述べる。
The rear plate 1005 has a substrate 1001.
Are fixed, but N × M surface conduction electron-emitting devices 1002 are formed on the substrate. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, M = 10
It is desirable to set the number to 00 or more. In this embodiment, N = 3072 and M = 1024. ) The N × M surface conduction electron-emitting devices are M row-direction wirings 1.
003 and N column-direction wirings 1004 form a simple matrix wiring. The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【0074】本実施形態においては、気密容器のリアプ
レート1005にマルチ電子ビーム源の基板1001を
固定する構成としたが、マルチ電子ビーム源の基板10
01が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板10
01自体を用いてもよい。
In this embodiment, the substrate 1001 of the multi-electron beam source is fixed to the rear plate 1005 of the airtight container, but the substrate 10 of the multi-electron beam source is fixed.
01 has sufficient strength, the substrate 10 of the multi-electron beam source is used as a rear plate of the hermetic container.
01 itself may be used.

【0075】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施形態はカ
ラー表示装置であるため、蛍光膜1008の部分にはC
RTの分野で用いられる赤、緑、青、の3原色の蛍光体
が塗り分けられている。各色の蛍光体は、たとえば図1
4の(a)に示すようにストライプ状に塗り分けられ、
蛍光体のストライプの間には黒色の導電体1010が設
けてある。黒色の導電体1010を設ける目的は、電子
ビームの照射位置に多少のずれがあっても表示色にずれ
が生じないようにする事や、外光の反射を防止して表示
コントラストの低下を防ぐ事、電子ビームによる蛍光膜
のチャージアップを防止する事などである。黒色の導電
体1010には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。
A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the present embodiment is a color display device, the fluorescent film 1008 has C
Phosphors of three primary colors of red, green and blue used in the field of RT are separately applied. The phosphors of each color are shown in FIG.
As shown in 4 (a), it is painted in stripes,
Black conductors 1010 are provided between the phosphor stripes. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. Although graphite was used as a main component for the black conductor 1010, other materials may be used as long as they are suitable for the above purpose.

【0076】また、3原色の蛍光体の塗り分け方は前記
図14の(a)に示したストライプ状の配列に限られる
ものではなく、たとえば図14の(b)に示すようなデ
ルタ状配列や、それ以外の配列であってもよい。なお、
モノクロームの表示パネルを作成する場合には、単色の
蛍光体材料を蛍光膜1008に用いればよく、また黒色
導電材料は必ずしも用いなくともよい。
The method of separately coating the phosphors of the three primary colors is not limited to the stripe-shaped arrangement shown in FIG. 14 (a), and for example, the delta arrangement shown in FIG. 14 (b). Alternatively, other arrangements may be used. In addition,
When creating a monochrome display panel, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【0077】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜100
8を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜1008を励起し
た電子の導電路として作用させる事などである。メタル
バック1009は、蛍光膜1008をフェースプレート
基板1007上に形成した後、蛍光膜表面を平滑化処理
し、その上にAlを真空蒸着する方法により形成した。
なお、蛍光膜1008に低電圧用の蛍光体材料を用いた
場合には、メタルバック1009は用いない。
Also, a metal back 1009 known in the CRT field is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon.
The metal back 1009 is not used when a low voltage fluorescent material is used for the fluorescent film 1008.

【0078】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in this embodiment, for the purpose of applying an accelerating voltage and improving the conductivity of the fluorescent film, a transparent material such as ITO is formed between the face plate substrate 1007 and the fluorescent film 1008. Electrodes may be provided.

【0079】また、Dx1〜DxmおよびDy1〜Dynおよび
Hvは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Dx1〜Dxmはマルチ電子ビーム源の行方向配線10
03と、Dy1〜Dynはマルチ電子ビーム源の列方向配線
1004と、Hvはフェースプレートのメタルバック1
009と電気的に接続している。
Dx1 to Dxm, Dy1 to Dyn, and Hv are terminals for electrical connection having an airtight structure provided for electrically connecting the display panel and an electric circuit (not shown). Dx1 to Dxm are the row wirings 10 of the multi-electron beam source.
03, Dy1 to Dyn are column direction wirings 1004 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
009 electrically.

【0080】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ゲッター膜とは、たと
えばBaを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は1x10マ
イナス5乗ないしは1x10マイナス7乗[Torr]
の真空度に維持される。
To evacuate the inside of the airtight container to a vacuum, after assembling the airtight container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the airtight container is reduced to 10 −7 [T].
orr]. Then, the exhaust pipe is sealed, but in order to maintain the degree of vacuum in the airtight container, a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorption action of the getter film, the inside of the airtight container is 1 × 10 −5 or 1 × 10 −7 [Torr].
Is maintained at a vacuum degree.

【0081】以上、本発明実施形態の表示パネルの基本
構成と製法を説明した。
The basic structure and manufacturing method of the display panel according to the embodiment of the present invention have been described above.

【0082】次に、前記実施形態の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。本画
像表示装置に用いるマルチ電子ビーム源は、表面伝導型
放出素子を単純マトリクス配線した電子源であれば、表
面伝導型放出素子の材料や形状あるいは製法に制限はな
い。しかしながら、発明者らは、表面伝導型放出素子の
中では、電子放出部もしくはその周辺部を微粒子膜から
形成したものが電子放出特性に優れ、しかも製造が容易
に行えることを見いだしている。したがって、高輝度で
大画面の画像表示装置のマルチ電子ビーム源に用いるに
は、最も好適であると言える。そこで、上記実施形態の
表示パネルにおいては、電子放出部もしくはその周辺部
を微粒子膜から形成した表面伝導型放出素子を用いた。
そこで、まず好適な表面伝導型放出素子について基本的
な構成と製法および特性を説明し、その後で多数の素子
を単純マトリクス配線したマルチ電子ビーム源の構造に
ついて述べる。
Next, a method of manufacturing the multi-electron beam source used in the display panel of the above embodiment will be described. The multi-electron beam source used in this image display device is not limited in the material, shape, or manufacturing method of the surface conduction electron-emitting device as long as it is an electron source in which surface conduction electron-emitting devices are arranged in a simple matrix. However, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used.
Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.

【0083】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Preferable Element Structure and Manufacturing Method of Surface Conduction Type Emitting Element) Typical structures of the surface conduction type emitting element in which the electron emitting portion or its peripheral portion is formed of a fine particle film include a planar type and a vertical type. There are different types.

【0084】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図15に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(a)および断
面図(b)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
(Plane Type Surface Conduction Type Emitting Element) First, the element structure and manufacturing method of the plane type surface conduction type emitting element will be described. FIG. 15 shows a plan view (a) and a cross-sectional view (b) for explaining the configuration of the flat surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 is a thin film formed by the energization activation process.

【0085】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばSiO2 を材料とする絶縁層
を積層した基板、などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and soda lime glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the above various substrates. Substrate, etc. can be used.

【0086】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2 O3 −SnO2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法(たとえ
ば印刷技術)を用いて形成してもさしつかえない。
Further, the device electrodes 1102 and 1103 provided on the substrate 1101 so as to face each other in parallel with the substrate surface are made of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
The material may be appropriately selected from metals such as Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, and semiconductors such as polysilicon. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【0087】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0088】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual particles are spaced apart, a structure in which the particles are adjacent to each other, or a structure in which the particles overlap each other is observed.

【0089】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極11
02あるいは1103と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and the range of 10 angstroms to 200 angstroms is particularly preferable. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0090】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
Specifically, it is set within the range of several angstroms to several thousand angstroms, but the range of 10 angstroms to 500 angstroms is particularly preferable.

【0091】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,などをはじめとする金属や、PdO,S
nO2 ,In2 O3 ,PbO,Sb2 O3 ,などをはじ
めとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,C
eB6 ,YB4 ,GdB4 ,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO2, In2 O3, PbO, Sb2 O3, etc .; HfB2, ZrB2, LaB6, C
Borides such as eB6, YB4, GdB4, etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0092】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].

【0093】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図15の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG. 15, the overlapping manner is
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0094】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図15においては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle diameter of several angstroms to several hundred angstroms may be arranged in the cracks. Since it is difficult to precisely and accurately show the actual position and shape of the electron emitting portion, the electron emitting portion is schematically shown in FIG.

【0095】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0096】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。
The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0097】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図15においては模式
的に示した。また、平面図(a)においては、薄膜11
13の一部を除去した素子を図示した。
Since it is difficult to accurately illustrate the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.

【0098】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。
Although the basic structure of a preferable element has been described above, the following element is used in the embodiment.

【0099】すなわち、基板1101には青板ガラスを
用い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメーター]とした。
That is, soda lime glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0100】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
Pd or P as the main material of the fine particle film
The thickness of the fine particle film was about 100 [angstrom] and the width W was 100 [micrometer] using dO.

【0101】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図16の(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図15と同一である。
Next, a method of manufacturing a suitable flat surface-conduction type electron-emitting device will be described. 16 (a) to 16 (d)
[FIG. 15] is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0102】1)まず、図16の(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。
1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed over a substrate 1101.

【0103】形成するにあたっては、あらかじめ基板1
101を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。)その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
Before forming, the substrate 1
After sufficiently washing 101 with a detergent, pure water and an organic solvent,
The material of the device electrode is deposited. (As a deposition method, for example, a vacuum film forming technique such as a vapor deposition method or a sputtering method may be used.) Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and as shown in FIG. The illustrated pair of device electrodes (1102 and 110)
Form 3).

【0104】2)次に、同図(b)に示すように、導電
性薄膜1104を形成する。
2) Next, a conductive thin film 1104 is formed as shown in FIG.

【0105】形成するにあたっては、まず前記(a)の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である(具体的に
は、本実施形態では主要元素としてPdを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい。)。
In forming the film, first, an organic metal solution is applied to the substrate of (a), dried, and heated and baked to form a fine particle film, which is then patterned into a predetermined shape by photolithography and etching. . here,
The organic metal solution is a solution of an organic metal compound whose main element is a material of fine particles used for the conductive thin film (specifically, Pd is used as a main element in the present embodiment. In the embodiment, coating is performed. As the method, a dipping method was used, but other methods such as a spinner method and a spray method may be used.)

【0106】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施形態で用いた有機金属溶液の塗
布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
As a method of forming a conductive thin film formed of a fine particle film, other than the method of applying the organic metal solution used in this embodiment, for example, a vacuum vapor deposition method, a sputtering method, or a chemical vapor deposition method. The law may be used.

【0107】3)次に、同図(c)に示すように、フォ
ーミング用電源1110から素子電極1102と110
3の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部1105を形成する。
3) Next, as shown in FIG. 7C, the forming power supply 1110 to the device electrodes 1102 and 110 are removed.
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105.

【0108】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜1104に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分(すなわち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment means that the electroconductive thin film 1104 made of a fine particle film is energized so that a part of it is appropriately destroyed, deformed or altered to change into a structure suitable for electron emission. It is a process that causes it. A portion of the conductive thin film made of a fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electric resistance measured between the element electrodes 1102 and 1103 after the formation is significantly increased as compared with before the formation of the electron emission portion 1105.

【0109】通電方法をより詳しく説明するために、図
17に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅T1の三角波パルスをパルス間隔T2で連続的に印加
した。その際には、三角波パルスの波高値Vpfを、順
次昇圧した。また、電子放出部1105の形成状況をモ
ニターするためのモニターパルスPmを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
1111で計測した。
In order to explain the energizing method in more detail, FIG. 17 shows an example of an appropriate voltage waveform applied from the forming power supply 1110. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable, and in the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously formed at a pulse interval T2 as shown in FIG. Applied to. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. In addition, a monitor pulse Pm for monitoring the state of formation of the electron-emitting portion 1105 was inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time was measured by an ammeter 1111.

【0110】実施形態においては、たとえば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、た
とえばパルス幅T1を1[ミリ秒]、パルス間隔T2を
10[ミリ秒]とし、波高値Vpfを1パルスごとに
0.1[V]ずつ昇圧した。そして、三角波を5パルス
印加するたびに1回の割りで、モニターパルスPmを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Vpmは0.1[V]に
設定した。そして、素子電極1102と1103の間の
電気抵抗が1x10の6乗[オーム]になった段階、す
なわちモニターパルス印加時に電流計1111で計測さ
れる電流が1x10のマイナス7乗[A]以下になった
段階で、フォーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [millisecond], and the peak value Vpf is The voltage was increased by 0.1 [V] for each pulse. Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1 × 10 −7 [A] or less. At this stage, the energization related to the forming process was terminated.

【0111】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode spacing L is changed. In this case, it is desirable to appropriately change the energization conditions accordingly.

【0112】4)次に、図16の(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。
4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
The electron emission characteristics are improved.

【0113】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。(図においては、炭
素もしくは炭素化合物よりなる堆積物を部材1113と
して模式的に示した。)なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には100倍以上に増加させることがで
きる。
The energization activation process is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0114】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 to the minus 4th power or 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0115】通電方法をより詳しく説明するために、図
18の(a)に、活性化用電源1112から印加する適
宜の電圧波形の一例を示す。本実施形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は1[ミリ秒],パルス間隔T4
は10[ミリ秒]とした。なお、上述の通電条件は、本
実施形態の表面伝導型放出素子に関する好ましい条件で
あり、表面伝導型放出素子の設計を変更した場合には、
それに応じて条件を適宜変更するのが望ましい。
In order to explain the energization method in more detail, FIG. 18A shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave of a constant voltage. Specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed,
It is desirable to change the conditions accordingly.

【0116】図16の(d)に示す1114は該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる。)活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニターし、活性化用電源11
12の動作を制御する。電流計1116で計測された放
出電流Ieの一例を図18の(b)に示すが、活性化電
源1112からパルス電圧を印加しはじめると、時間の
経過とともに放出電流Ieは増加するが、やがて飽和し
てほとんど増加しなくなる。このように、放出電流Ie
がほぼ飽和した時点で活性化用電源1112からの電圧
印加を停止し、通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 16 (d) is an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power source 1115 and an ammeter 1116 are connected. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as. While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process.
12 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG. 18B. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the elapse of time, but the emission current Ie is saturated soon. And then almost no increase. Thus, the emission current Ie
When the voltage is almost saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0117】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。
The above energization conditions are preferable conditions for the surface-conduction type electron-emitting device of this embodiment, and when the design of the surface-conduction type electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0118】以上のようにして、図16の(e)に示す
平面型の表面伝導型放出素子を製造した。
As described above, the plane type surface conduction electron-emitting device shown in FIG. 16 (e) was manufactured.

【0119】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical type surface conduction type emission device) Next, another typical structure of the surface conduction type emission device in which the electron emission portion or its periphery is formed of a fine particle film, that is, vertical type surface conduction type emission device. The configuration of the element will be described.

【0120】図19は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の1201は基板、1
202と1203は素子電極、1206は段差形成部
材、1204は微粒子膜を用いた導電性薄膜、1205
は通電フォーミング処理により形成した電子放出部、1
213は通電活性化処理により形成した薄膜、である。
FIG. 19 is a schematic sectional view for explaining the basic structure of the vertical type, in which 1201 is a substrate.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【0121】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図15の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2 のような電気的に絶
縁性の材料を用いる。
The vertical type is different from the above-described flat type in that one of the device electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 covers the side surface of the step forming member 1206. The point is that they are covered. Therefore, the device electrode spacing L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO2 is used.

【0122】次に、垂直型の表面伝導型放出素子の製法
について図20を参照して説明する。図20の(a)〜
(f)は、製造工程を説明するための断面図で、各部材
の表記は前記図106と同一である。
Next, a method of manufacturing a vertical type surface conduction electron-emitting device will be described with reference to FIG. 20 (a)-
(F) is a cross-sectional view for explaining the manufacturing process, and the notation of each member is the same as that in FIG. 106.

【0123】1)まず、図20の(a)に示すように、
基板1201上に素子電極1203を形成する。
1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.

【0124】2)次に、同図(b)に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
2) Next, as shown in FIG. 11B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.

【0125】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 13C, the device electrode 1202 is formed on the insulating layer.

【0126】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 10D, a part of the insulating layer is removed by using, for example, an etching method to expose the device electrode 1203.

【0127】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 7E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0128】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
(図16の(c)を用いて説明した平面型の通電フォー
ミング処理と同様の処理を行えばよい。) 7)次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。(図16の(d)を用いて説明した平面型の
通電活性化処理と同様の処理を行えばよい。) 以上のようにして、図20の(f)に示す垂直型の表面
伝導型放出素子を製造した。
6) Next, as in the case of the flat type, an energization forming process is performed to form an electron emitting portion.
(The same process as the planar energization forming process described with reference to FIG. 16C may be performed.) 7) Next, as in the case of the planar type, energization activation process is performed to emit electrons. Carbon or a carbon compound is deposited near the portion. (The same process as the planar energization activation process described with reference to FIG. 16D may be performed.) As described above, the vertical surface conduction type emission shown in FIG. The device was manufactured.

【0129】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Type Emitting Element Used in Display Device) The element structure and manufacturing method of the plane type and vertical type surface conduction type emitting element have been described above. I will describe.

【0130】図21に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素
子電流If)対(素子印加電圧Vf)特性の典型的な例
を示す。なお、放出電流Ieは素子電流Ifに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、2本の
グラフは各々任意単位で図示した。
FIG. 21 shows typical examples of the (emission current Ie) vs. (device applied voltage Vf) characteristic and the (device current If) vs. (device applied voltage Vf) characteristic of the device used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【0131】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0132】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。
First, a certain voltage (this is the threshold voltage Vth
The emission current Ie sharply increases when a voltage of the above magnitude is applied to the element, while the emission current Ie is hardly detected at a voltage lower than the threshold voltage Vth.

【0133】すなわち、放出電流Ieに関して、明確な
閾値電圧Vthを持った非線形素子である。
That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0134】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie at the voltage Vf.
The magnitude of e can be controlled.

【0135】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Thirdly, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the charge amount of electrons emitted from the element depends on the length of time the voltage Vf is applied. You can control.

【0136】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vt
h以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Vth未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。
Due to the above-mentioned characteristics, the surface conduction electron-emitting device could be suitably used for the display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vt according to a desired light emission luminance.
h or higher, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0137】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, by utilizing the second characteristic or the third characteristic, the emission brightness can be controlled, so that gradation display can be performed.

【0138】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
(Structure of multi-electron beam source in which a large number of elements are wired in a simple matrix) Next, the structure of a multi-electron beam source in which the above surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0139】図22に示すのは、前記図13の表示パネ
ルに用いたマルチ電子ビーム源の平面図である。基板上
には、前記図15で示したものと同様な表面伝導型放出
素子が配列され、これらの素子は行方向配線電極100
3と列方向配線電極1004により単純マトリクス状に
配線されている。行方向配線電極1003と列方向配線
電極1004の交差する部分には、電極間に絶縁層(不
図示)が形成されており、電気的な絶縁が保たれてい
る。
FIG. 22 is a plan view of the multi-electron beam source used in the display panel of FIG. Surface conduction electron-emitting devices similar to those shown in FIG. 15 are arranged on the substrate, and these devices are arranged in the row-direction wiring electrode 100.
3 and the column-direction wiring electrodes 1004 are wired in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0140】図22のA−A’に沿った断面を、図23
に示す。
A cross section taken along the line AA 'of FIG. 22 is shown in FIG.
Shown in

【0141】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
The multi-electron source having such a structure is
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row-direction wiring electrode 1003 and column-direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【0142】以上説明したように、本実施形態のマルチ
電子源の製造過程においては、フォーミング処理と通電
活性化処理が存在し、これらの処理が表示パネルを形成
した後の電子放出(即ち表示特性)に大きな影響を与え
る。以下、図1〜図12を参照して本発明の実施形態を
説明するが、以下の実施形態の説明では、これらフォー
ミング処理、通電活性化処理を適切に行うための装置、
方法を示す。
As described above, in the manufacturing process of the multi-electron source of this embodiment, the forming process and the energization activation process exist, and these processes emit electrons (that is, display characteristics) after forming the display panel. ) Has a great effect on. Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 12. In the following description of the embodiments, an apparatus for appropriately performing these forming processing and energization activation processing,
Show the method.

【0143】<実施形態1>図1は、本実施形態におけ
るフォーミング、活性化を行なうための電気回路の概略
構成を示したブロック図である。図1において9は表面
伝導型放出素子であり、電子放出部形成用薄膜にフォー
ミング、活性化処理を実行することにより電子放出部を
含む薄膜を形成するようにしたものである。表面伝導型
放出素子9はm×nのマトリクス配置となっており、表
面伝導型放出素子9を多数個備えるマルチ電子ビーム源
10(以下電子源10と称する)を構成する。
<Embodiment 1> FIG. 1 is a block diagram showing a schematic configuration of an electric circuit for performing forming and activation in the present embodiment. In FIG. 1, reference numeral 9 denotes a surface conduction electron-emitting device, which is formed by forming and activating the thin film for forming an electron emitting portion to form a thin film including the electron emitting portion. The surface conduction electron-emitting devices 9 are arranged in a matrix of m × n and constitute a multi-electron beam source 10 (hereinafter referred to as an electron source 10) including a large number of surface conduction electron-emitting devices 9.

【0144】7、8はパルス発生電源及び制御スイッチ
ング回路である。パルス発生電源及び制御スイッチング
回路7は、 行方向に並ぶ端子DY1〜DYn(これらの端子は
夫々列方向配線に接続される)に通電フォーミングパル
スを印加するかグランドにするかを切り換えるスイッチ
素子と、 通電フォーミング、通電活性化を行なうために端子
DY1〜DYnを選択するスイッチ素子と、 それらの切り換え動作及びパルスの波高、幅、周
期、発生タイミングなどを制御する回路からなる。
Reference numerals 7 and 8 are a pulse generating power supply and a control switching circuit. The pulse generation power supply and control switching circuit 7 includes a switch element that switches between applying the energization forming pulse or grounding the terminals DY1 to DYn (these terminals are connected to the column direction wirings) arranged in the row direction, A switch element for selecting the terminals DY1 to DYn for performing energization forming and energization activation, and a circuit for controlling their switching operation and pulse height, width, period, generation timing and the like.

【0145】パルス発生電源及び制御スイッチング回路
8は列方向に並ぶ端子DX1〜DXn(これらの端子
は、夫々行方向配線に接続される)に対してパルス発生
電源及び制御スイッチング回路7と同じ働きをする。ま
た、パルス発生電源及び制御スイッチング回路7、8
は、複数の端子を同時に選択する事も可能である。ま
た、11は、制御用CPUであり、パルス発生電源及び
制御スイッチング回路7、8による通電処理、接続切換
を制御する。
The pulse generating power supply and control switching circuit 8 has the same function as the pulse generating power supply and control switching circuit 7 for the terminals DX1 to DXn (these terminals are connected to the row direction wirings) arranged in the column direction. To do. In addition, the pulse generating power supply and control switching circuits 7 and 8
It is also possible to select multiple terminals at the same time. Reference numeral 11 is a control CPU, which controls energization processing and connection switching by the pulse generation power source and the control switching circuits 7 and 8.

【0146】図2は、電子源10の全マトリクス中の6
×6マトリクスを抽出した図である。説明上各表面伝導
型放出素子を区別するためにD(1,1)、D(2,
1)ないしはD(6,6)のように、各素子の位置を示
す(X,Y)座標を示している。
FIG. 2 shows 6 of the entire matrix of the electron source 10.
It is the figure which extracted the x6 matrix. For the sake of explanation, in order to distinguish each surface conduction electron-emitting device, D (1,1), D (2,
1) to D (6, 6) indicate the (X, Y) coordinates indicating the position of each element.

【0147】本実施形態では、行方向に沿って1ライン
ずつ順に通電フォーミングする。まず、図2のDX1上
に接続されたD(1,1)、D(1,2),D(1,
3)、D(1,4)、D(1,5)、D(1,6)の各
表面伝導型放出素子を通電フォーミングするために、パ
ルス発生電源及び制御スイッチング回路8により端子D
X1を選択してフォーミングパルスを印加する。ここで
DX1以外の端子(DX2〜DX6、DY1〜DY6)
はGNDとする。このような電位の与え方により単純マ
トリクス配線において所望の表面伝導型放出素子だけに
電圧を印加することができる。
In the present embodiment, energization forming is performed line by line along the row direction. First, D (1,1), D (1,2), D (1,
3), D (1,4), D (1,5), and D (1,6), in order to perform energization forming on the surface conduction electron-emitting devices, the pulse generating power source and the control switching circuit 8 cause the terminal D
X1 is selected and a forming pulse is applied. Here, terminals other than DX1 (DX2 to DX6, DY1 to DY6)
Is GND. By applying such a potential, a voltage can be applied only to a desired surface conduction electron-emitting device in the simple matrix wiring.

【0148】フォーミングパルスは、図17におけるT
1(パルス幅)を1ミリ秒、T2(パルス間隔)を10
ミリ秒として三角波を印加するようにして、波高値の昇
圧レートは毎秒0.1Vとする。そして、約1×10マ
イナス6乗torrの真空雰囲気下で、波高値0Vから
14Vまでフォーミングパルスの印加を行った。なお、
上述の通電条件は、本実施形態の表面伝導型放出素子に
関する好ましい方法であり、表面伝導型放出素子の設計
を変更した場合には、それに応じて条件を適宜変更する
のが望ましい。
The forming pulse is T in FIG.
1 (pulse width) for 1 millisecond, T2 (pulse interval) for 10
A triangular wave is applied in milliseconds, and the step-up rate of the peak value is 0.1 V per second. Then, a forming pulse was applied from a peak value of 0 V to 14 V in a vacuum atmosphere of about 1 × 10 -6 torr. In addition,
The above-mentioned energization condition is a preferable method for the surface-conduction type electron-emitting device of the present embodiment, and when the design of the surface-conduction type electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.

【0149】つづいて、DX2上に接続されたD(2,
1)、D(2,2)、D(2,3)、D(2,4)、D
(2,5)、D(2,6)の各表面伝導型放出素子を通
電フォーミングするために、端子DX2を選択し、その
他の素子はGNDとして同様にしてフォーミングパルス
を印加する。
Subsequently, D (2,2 connected to DX2
1), D (2,2), D (2,3), D (2,4), D
The terminal DX2 is selected in order to perform energization forming on each of the surface conduction electron-emitting devices (2, 5) and D (2, 6), and the other devices are similarly grounded and the forming pulse is applied.

【0150】以上のような処理を繰り返して、図2にお
いて上から下に向かってDX6まで1ラインずつ順にフ
ォーミングを完了させる。図3は6×6マトリクスを通
電フォーミングする際のタイムチャートである。
By repeating the above processing, forming is completed line by line from top to bottom in FIG. 2 up to DX6. FIG. 3 is a time chart when conducting energization forming on a 6 × 6 matrix.

【0151】以上の通電フォーミング処理を完了した時
点では、課題で述べたとおり、給電端子DXmからの距
離の違いによって行方向配線に沿ったライン内(図2に
おいては横方向)では、特性にばらつきがあることが考
えられる。
When the energization forming process described above is completed, as described in the problem, the characteristics vary within the line along the row wiring (horizontal direction in FIG. 2) due to the difference in distance from the power supply terminal DXm. It is possible that

【0152】しかしながら、上記通電フォーミング処理
によれば、列方向配線に沿ったライン内(図2において
は縦方向)では、ほぼ同様の通電フォーミングが実行さ
れることになるから、ほぼ特性のそろった表面伝導型放
出素子が並ぶことになる。従って、本実施形態1では、
次の通電活性化におて、フォーミング時のラインと直交
する方向、つまりほぼ特性のそろった表面伝導型放出素
子が並ぶ列方向配線に沿って(図2の縦方向)通電活性
化を行なう。
However, according to the energization forming process, almost the same energization forming is executed in the line along the column-direction wiring (vertical direction in FIG. 2), so that the characteristics are almost uniform. The surface conduction electron-emitting devices will be lined up. Therefore, in the first embodiment,
In the next energization activation, energization is performed in the direction orthogonal to the line at the time of forming, that is, along the column-direction wiring in which the surface conduction electron-emitting devices having substantially the same characteristics are arranged (vertical direction in FIG. 2).

【0153】即ち、まず図2のDY6上に接続されたD
(1,6)、D(2,6)、D(3,6)、D(4,
6)、D(5,6)、D(6,6)の各表面伝導型放出
素子を通電活性化するために、図1のパルス発生電源及
び制御スイッチング回路7、8により端子DY6を選択
して活性化パルスを印加する。ここで、その他の端子は
GNDに接続される。
That is, first, D connected on DY6 in FIG.
(1,6), D (2,6), D (3,6), D (4,
6), D (5,6), and D (6,6) to activate each of the surface conduction electron-emitting devices by energization, the terminal DY6 is selected by the pulse generating power supply and control switching circuits 7 and 8 in FIG. Apply an activation pulse. Here, the other terminals are connected to GND.

【0154】活性化パルスは、図18の(a)における
矩形波の、T1(パルス幅)を1ミリ秒、T2(パルス
間隔)を10ミリ秒、波高値Vacを14Vとして、約
1×10マイナス5乗torrの真空雰囲気下で印加し
た。また活性化中は、後述する方法で放出電流Ieをモ
ニタしながら行った。そして、Ie値が完全に飽和する
まで十分に時間をかけ(本実施形態では90分)活性化
した。
The activation pulse is approximately 1 × 10 when the rectangular wave in FIG. 18A has T1 (pulse width) of 1 ms, T2 (pulse interval) of 10 ms and a peak value Vac of 14 V. It was applied in a vacuum atmosphere of minus 5 torr. During activation, the emission current Ie was monitored by the method described later. Then, the activation was performed for a sufficient time (90 minutes in the present embodiment) until the Ie value was completely saturated.

【0155】つづいて、図2のDY5上に接続されたD
(1,5)、D(2,5)、D(3,5)、D(4,
5)、D(5,5)、D(6,5)の各表面伝導型放出
素子を通電活性化するために、DY5を選択し活性化パ
ルスを印加し、その他の端子はGNDとする。以下同様
にして、図2において右から左に向かってDY1まで1
ラインずつ順に活性化していく。ここで2ライン目以降
(本実施形態ではDY5からDY1)を活性化する際
は、DY6のラインで飽和したIeの値に到達したとこ
ろで終了する。図4は、6×6マトリクスを通電活性化
する際のタイムチャートである。
Subsequently, D connected on DY5 in FIG.
(1,5), D (2,5), D (3,5), D (4,
5), D (5,5), and D (6,5), in order to energize and activate the surface conduction electron-emitting devices, DY5 is selected and an activation pulse is applied, and the other terminals are GND. Similarly, 1 to DY1 from right to left in FIG.
The lines are activated one by one. Here, when activating the second and subsequent lines (DY5 to DY1 in this embodiment), the process is terminated when the value of Ie saturated in the line of DY6 is reached. FIG. 4 is a time chart when the 6 × 6 matrix is energized and activated.

【0156】またこの場合の各列の活性化時間とIeの
関係を図5に示す。活性化列が進むに従って、すなわち
通電フォーミング時の給電端子に近づくに従って、通電
活性化時間が短くなっていくことがわかる。
FIG. 5 shows the relationship between the activation time of each column and Ie in this case. It can be seen that the energization activation time becomes shorter as the activation sequence advances, that is, as the power supply terminal at the time of energization forming approaches.

【0157】上述のような方法を、全マトリクス中で行
なうことにより、均一な電子源を作成することが可能と
なる。特に、通電フォーミング処理において条件の悪い
素子(本例ではDY6の列方向配線上に並ぶ素子)の飽
和値に合わせて他の素子をフォーミングするので、各素
子の特性をより確実にそろえることができる。
By performing the method as described above in the entire matrix, it becomes possible to produce a uniform electron source. In particular, in the energization forming process, the other elements are formed in accordance with the saturation value of the element with bad conditions (in this example, the elements arranged on the column-direction wiring of DY6), so that the characteristics of each element can be more surely aligned. .

【0158】図6は上述した実施形態1による通電フォ
ーミング処理、通電活性化処理を実現するための構成を
表すブロック図である。同図において、パルス発生電源
及び制御スイッチング回路7、8と、電子源10は図1
で説明した通りである。また、アノード1114、電流
計1116、高圧電源1115は、通電活性化処理にお
ける放出電流Ieを計測するための構成であり、図16
の(d)で上述した通りである。
FIG. 6 is a block diagram showing a configuration for realizing the energization forming process and the energization activation process according to the first embodiment described above. In FIG. 1, the pulse generating power supply and control switching circuits 7 and 8 and the electron source 10 are shown in FIG.
As described in the above. In addition, the anode 1114, the ammeter 1116, and the high-voltage power supply 1115 have a configuration for measuring the emission current Ie in the energization activation process, and FIG.
(D) is as described above.

【0159】4は排気系であり、上述したフォーミング
処理時の真空雰囲気(10のマイナス6乗Torr)や
通電活性化処理時の真空雰囲気(10のマイナス5乗T
orr)を提供する。
Reference numeral 4 denotes an exhaust system, which is a vacuum atmosphere (10 −6 Torr) during the forming process and a vacuum atmosphere (10 −5 T T during the energization activation process).
orr) is provided.

【0160】3は制御装置であり、上述したフォーミン
グ処理、通電活性化処理の実行を制御する。制御装置3
としては、例えばパーソナルコンピュータを用いること
ができる。1はCPUであり、メモリ2に格納された制
御プログラムに従って、上述のフォーミング処理、通電
活性化処理を実行する。なお、排気系4による排気処理
も制御装置3によって制御されるように構成してもよ
い。この場合、電子源を納めたチャンバー内の圧力を制
御装置3に取り込むようにして、当該チャンバー内の圧
力状態を制御でき、以下に説明するフォーミング処理か
ら活性化処理までの工程を自動的に実行させることがで
きる。
A control device 3 controls the execution of the above-mentioned forming process and energization activation process. Control device 3
For example, a personal computer can be used. Reference numeral 1 denotes a CPU, which executes the above-described forming process and energization activation process according to a control program stored in the memory 2. The exhaust process by the exhaust system 4 may be controlled by the control device 3. In this case, the pressure inside the chamber housing the electron source can be taken into the control device 3 so that the pressure inside the chamber can be controlled, and the steps from forming processing to activation processing described below are automatically executed. Can be made.

【0161】以上のような構成における本実施形態1の
処理を図7、図8のフローチャートを参照して説明す
る。図7、図8は実施形態1におけるフォーミング処
理、活性化処理の手順を表すフローチャートである。な
お、このフローチャートで示される制御を実現するため
の制御プログラムはメモリ2に格納され、CPU1によ
って実行される。
The processing of the first embodiment having the above configuration will be described with reference to the flowcharts of FIGS. 7 and 8. 7 and 8 are flowcharts showing the procedure of the forming process and the activation process in the first embodiment. A control program for realizing the control shown in this flowchart is stored in the memory 2 and executed by the CPU 1.

【0162】図7のステップS11〜ステップS15で
は、フォーミング処理が実行される。まず、ステップS
11において処理カウンタkに初期値1をセットする。
なお、処理カウンタkはフォーミング処理においてどの
行方向配線を選択するかを決定するものである。また、
上記図6における制御装置3が排気系4を制御するよう
に構成した場合は、通電フォーミング処理の開始に先立
って、排気系4を駆動し、チャンバー内をフォーミング
処理に適した圧力にセットする。
The forming process is executed in steps S11 to S15 in FIG. First, step S
At 11, the processing counter k is set to the initial value 1.
The processing counter k determines which row-direction wiring is selected in the forming processing. Also,
When the control device 3 in FIG. 6 is configured to control the exhaust system 4, the exhaust system 4 is driven to set the pressure inside the chamber to a pressure suitable for the forming process prior to the start of the energization forming process.

【0163】ステップS12では、フォーミングを行う
行方向配線として端子DXk(kは処理カウンタkの
値)を選択するとともに、他の端子をGNDに接続す
る。この状態で、ステップS13においてフォーミング
パルスを印加する。以上の処理は、制御装置3がパルス
発生電源及び制御スイッチング回路7及び8を制御する
ことで実現する。
In step S12, the terminal DXk (k is the value of the processing counter k) is selected as the row-direction wiring for forming, and the other terminals are connected to GND. In this state, a forming pulse is applied in step S13. The above processing is realized by the control device 3 controlling the pulse generating power supply and the control switching circuits 7 and 8.

【0164】フォーミングパルスの印加を終了すると、
ステップS14へ進み、次の行方向配線を選択するため
に処理カウンタkを1つ増加する。そして、ステップS
15において、全行方向配線についてフォーミング処理
を終えたか否かを判断し、未処理の行方向配線があれば
ステップS12へ戻る。一方、全ての行についてフォー
ミング処理を終えたら、引き続き通電活性化処理を行う
ためにステップS16へ進む。
When the application of the forming pulse is finished,
In step S14, the process counter k is incremented by 1 in order to select the next row-direction wiring. And step S
At 15, it is determined whether or not the forming process has been completed for all the row-direction wirings, and if there is an unprocessed row-direction wiring, the process returns to step S12. On the other hand, when the forming process is completed for all the rows, the process proceeds to step S16 to continue the energization activation process.

【0165】ステップS16では、処理カウンタkに列
方向配線の数nをセットする。通電活性化処理では、処
理カウンタkは処理すべき列方向配線を選択するのに用
いられる。なお、上記図6における制御装置3が排気系
4を制御するように構成した場合は、通電フォーミング
処理の終了後、通電活性化処理の開始前に排気系4を駆
動し、チャンバー内を通電活性化処理に適した圧力にセ
ットする。
In step S16, the process counter k is set to the number n of column-direction wirings. In the energization activation process, the process counter k is used to select the column-direction wiring to be processed. When the control device 3 in FIG. 6 is configured to control the exhaust system 4, the exhaust system 4 is driven after the end of the energization forming process and before the start of the energization activation process to energize the inside of the chamber. Set to a pressure suitable for chemical treatment.

【0166】ステップS17〜S24では通電活性化処
理が実行される。まず、ステップS17では処理カウン
タkに従って処理すべき列方向配線DYkを選択し、他
の端子をGNDに接続する。そして、ステップS18に
おいて、選択した列方向配線(DYk)に対して通電活
性化処理のための電圧を印加する。以上の処理は、制御
装置3がパルス発生電源及び制御スイッチング回路7及
び8を制御することで実現されることは、フォーミング
処理と同じである。
In steps S17 to S24, energization activation processing is executed. First, in step S17, the column wiring DYk to be processed is selected in accordance with the processing counter k, and the other terminals are connected to GND. Then, in step S18, a voltage for energization activation processing is applied to the selected column direction wiring (DYk). The above processing is realized by the control device 3 controlling the pulse generating power supply and the control switching circuits 7 and 8, like the forming processing.

【0167】ステップS19では現在選択されている列
方向配線がn番目であるか否かを判断する。選択中の列
方向配線がn番目(DYn)であれば、処理はステップ
S20へ進む。ここで、n番目の列方向配線とは、フォ
ーミング電圧を印加した端子(DX1〜DXm)から一
番遠い列方向配線である。ステップS20では、電流計
1116によって放出電流Ieをモニタし、Ieが飽和
するまで活性化処理を行う。なお、Ieが飽和したか否
かの判定は、Ieの変化率が所定値以下になったか否か
で行う。
In step S19, it is determined whether or not the currently selected column-direction wiring is the nth wiring. If the selected column-directional wiring is the nth wiring (DYn), the process proceeds to step S20. Here, the n-th column-direction wiring is the column-direction wiring farthest from the terminals (DX1 to DXm) to which the forming voltage is applied. In step S20, the emission current Ie is monitored by the ammeter 1116, and the activation process is performed until Ie is saturated. The determination as to whether or not Ie is saturated is made based on whether or not the rate of change of Ie is below a predetermined value.

【0168】Ieが飽和したと判定されるとステップS
20からステップS21へ進み、その飽和値をαとして
記憶する。その後ステップS23へ進み、次の列方向配
線を選択するために処理カウンタkを1つ増加する。
If it is determined that Ie is saturated, step S
The process proceeds from step 20 to step S21, and the saturation value is stored as α. After that, the process proceeds to step S23, and the process counter k is incremented by 1 in order to select the next column-direction wiring.

【0169】一方、処理カウンタkが2以上の場合は、
ステップS19からステップS22へ進む。ステップS
22では、活性化電圧を印加しながら電流計1116の
値をモニタし、計測された放出電流が先のステップS2
1で獲得した飽和電流値αに到達したか否かを判断す
る。放出電流が飽和電流αを越えると、当該列方向配線
における活性化処理を終え、ステップS23へ進む。上
述したようにステップS23では、次の列方向配線を選
択するために処理カウンタkを1つ増加する。
On the other hand, when the processing counter k is 2 or more,
The process proceeds from step S19 to step S22. Step S
In 22, the value of the ammeter 1116 is monitored while applying the activation voltage, and the measured emission current is the same as in the previous step S2.
It is determined whether or not the saturation current value α obtained in 1 has been reached. When the emission current exceeds the saturation current α, the activation process for the column-direction wiring is completed, and the process proceeds to step S23. As described above, in step S23, the processing counter k is incremented by 1 to select the next column-direction wiring.

【0170】ステップS24では、すべての列について
活性化処理を終えたか否かを判断し、未処理の列が存在
すればステップS17へ戻る。一方、すべての列につい
て処理を終了していれば、そのまま本処理を終了する。
In step S24, it is determined whether or not the activation processing has been completed for all the columns, and if there is any unprocessed row, the process returns to step S17. On the other hand, if the processing has been completed for all the columns, this processing is ended as it is.

【0171】以上のように本実施形態1によれば、行単
位でフォーミング処理を行い、その後の活性化処理をフ
ォーミング処理が比較的同一条件で実行された列単位で
行うので、フォーミング処理と活性化処理を経た後の各
表面伝導型放出素子の特性を揃えることが可能となる。
また、活性化処理の終了を、放出電流が所定値に達した
か否かで管理するので、効果的に素子の特性を揃えるこ
とができる。更に、活性化処理の終了を決定するための
放出電流の値を、最もフォーミング条件の悪い素子列に
よる放出電流の飽和値としたので、すべての素子列にお
いてこの飽和値に到達することが可能となり、各素子の
特性をより確実に揃えることが可能である。
As described above, according to the first embodiment, the forming process is performed in row units, and the subsequent activation process is performed in column units in which the forming process is performed under relatively the same conditions. The characteristics of each surface conduction electron-emitting device after the chemical conversion treatment can be made uniform.
Further, since the termination of the activation process is controlled by whether or not the emission current has reached the predetermined value, the characteristics of the elements can be effectively aligned. Furthermore, since the value of the emission current for determining the end of the activation process is set to the saturation value of the emission current due to the element row having the worst forming condition, it becomes possible to reach this saturation value in all the element rows. It is possible to more surely match the characteristics of each element.

【0172】なお上述の通電条件は、本実施形態の表面
伝導型放出素子に関する好ましい方法であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。
The above energization condition is a preferable method for the surface conduction electron-emitting device of this embodiment, and when the design of the surface conduction electron emission device is changed, it is desirable to appropriately change the condition accordingly. .

【0173】また本実施形態の通電フォーミングはライ
ン単位であれば上記の限りではなく、複数ライン同時で
も、またそれらをパルス間隔の間に走査して行ってもよ
い。通電活性化においても同様で、通電フォーミングし
たラインと直交するライン単位であれば、ばらつきが許
容される範囲内で複数ラインでもよく、また走査して行
ってもよい。もちろん上記実施形態で、行と列が逆でも
よい。
Further, the energization forming of the present embodiment is not limited to the above as long as it is a line unit, and a plurality of lines may be simultaneously performed or they may be scanned during a pulse interval. The same applies to energization activation, and as long as the line unit is orthogonal to the energized forming line, a plurality of lines may be used within a range in which variations are allowed, or scanning may be performed. Of course, the rows and columns may be reversed in the above embodiment.

【0174】<実施形態2>以下に添付の図面を参照し
て本発明の第2の実施形態についてフォーミング、活性
化処理の部分のみ説明する。
<Embodiment 2> With reference to the accompanying drawings, a second embodiment of the present invention will be described below only in terms of forming and activation processing.

【0175】図9は実施形態2におけるフォーミング、
活性化処理を行なうための電子回路の概略構成を示した
ブロック図である。実施形態1によるフォーミング、活
性化処理の構成(図1)と異なる点は、列方向に並ぶ端
子DX1とDX1’ないしDXnとDXn’のように、
行方向配線の取り出し端子が両側に設けられている点で
ある。
FIG. 9 shows forming in the second embodiment,
FIG. 3 is a block diagram showing a schematic configuration of an electronic circuit for performing activation processing. The difference from the configuration of the forming and activation processing according to the first embodiment (FIG. 1) is that, like the terminals DX1 and DX1 ′ or DXn and DXn ′ arranged in the column direction,
This is the point that lead-out terminals for the row-direction wiring are provided on both sides.

【0176】通電フォーミング方法も、実施形態1と全
く同じであるが、本実施形態では両側取り出しのため、
図35で述べた通り、通電フォーミング後、給電端子か
ら離れた中央寄りになるほど活性化しにくい表面伝導型
放出素子が並ぶこととなる。ただし列方向配線に沿った
ライン内(図9における縦方向)では、ほぼ特性が揃う
のは実施形態1と同じである。
The energization forming method is exactly the same as that of the first embodiment, but in this embodiment, since both sides are taken out,
As described with reference to FIG. 35, after the energization forming, the surface conduction electron-emitting devices that are less likely to be activated are arranged closer to the center away from the power supply terminal. However, as in the first embodiment, the characteristics are almost the same in the line along the column-direction wiring (the vertical direction in FIG. 9).

【0177】次にフォーミング時のラインと直交する方
向、つまりほぼ特性のそろった表面伝導型放出素子が並
ぶ列方向(図9の縦方向)に沿って通電活性化を行な
う。活性化する表面伝導型放出素子の選択方法、活性化
パルスは実施形態1と同じである。通電活性化する順番
は、まず約1×10マイナス5乗torrの真空雰囲気
下において、DY1、つまり活性化しやすいラインより
はじめ、ほぼIeが飽和したところで終了する。そして
次にDY6、DY2、DY5と内側に向かって、つまり
活性化しにくいラインに向かって行い、DY1のIeに
到達したところで終了する。
Next, energization activation is carried out in the direction orthogonal to the forming line, that is, in the column direction (vertical direction in FIG. 9) in which the surface conduction electron-emitting devices having substantially the same characteristics are arranged. The method of selecting the surface conduction electron-emitting device to be activated and the activation pulse are the same as those in the first embodiment. The order of energization activation starts with DY1, that is, a line that is easily activated, and ends when Ie is saturated in a vacuum atmosphere of about 1 × 10 −5 torr. Then, next, DY6, DY2, and DY5 are performed inward, that is, toward a line that is hard to be activated, and the process ends when Ie of DY1 is reached.

【0178】その際、活性化ラインが内側に進むに従っ
て真空雰囲気下に有機ガス(本実施形態の場合アセトン
を用いた。)を徐々に圧力が高くなるよう導入し、最終
的に約1×10マイナス2乗torrとした。この圧力
範囲においては、圧力が高いほど活性化時間が短く、ま
た放出電流Ieの到達する飽和電流値も大きくなること
を、本発明者らは実験的に確かめている。なお、1×1
0マイナス2乗torr程度の圧力であれば、放出電流
に対する影響はない。
At this time, an organic gas (acetone was used in this embodiment) was introduced under a vacuum atmosphere so that the pressure was gradually increased as the activation line proceeded inward, and finally about 1 × 10 6 was obtained. The value was minus squared torr. In this pressure range, the present inventors experimentally confirmed that the higher the pressure, the shorter the activation time and the larger the saturation current value reached by the emission current Ie. 1 × 1
If the pressure is about 0 minus 2 torr, there is no influence on the emission current.

【0179】つまり本実施形態2の通電活性化では、1
ライン目を図3のDY1のように行った後、他のライン
をその時間−Ieカーブに近くなるように有機ガスを導
入しながら行なわれる。
That is, in the energization activation of the second embodiment, 1
After the line DY1 shown in FIG. 3, the other line is introduced while introducing the organic gas so as to be close to the time-Ie curve.

【0180】図10は実施形態2におけるフォーミング
処理、活性化処理を実現するための構成を表すブロック
図である。同図において、実施形態1(図6)と同じ構
成には同一の参照番号が付してあり、ここではそれらの
説明を省略する。
FIG. 10 is a block diagram showing a configuration for realizing the forming process and activation process in the second embodiment. In the figure, the same components as those in the first embodiment (FIG. 6) are designated by the same reference numerals, and the description thereof will be omitted here.

【0181】図10において、11は導入ガスであるア
セトンが貯えられている容器である。流量系12は制御
装置16からの制御信号に従って、容器11に貯えられ
ている導入ガス(アセトン)を電子源10が格納されて
いるチャンバー(不図示)へ供給する。13は圧力系で
あり、電子源10を格納するチャンバー内の圧力を計測
し、その結果を制御装置16へ出力する。なお、行方向
配線の両側取り出しは図示を省略してある。
In FIG. 10, reference numeral 11 is a container in which acetone as an introduction gas is stored. The flow rate system 12 supplies the introduction gas (acetone) stored in the container 11 to a chamber (not shown) in which the electron source 10 is stored according to a control signal from the control device 16. Reference numeral 13 denotes a pressure system, which measures the pressure in the chamber that houses the electron source 10 and outputs the result to the control device 16. It should be noted that the drawing of both sides of the row direction wiring is omitted.

【0182】16は制御装置であり、例えばパーソナル
コンピュータ等で実現できる。制御装置16は、CPU
14を有し、メモリ15に格納された制御プログラムを
実行する。メモリ15には、後述する図11のフローチ
ャートで示される制御を実現するための制御プログラム
が格納されている。制御装置16は、圧力計13より得
られるチャンバー内の圧力に基づいて、排気系4を制御
し、チャンバー内の圧力を適正に保つ。
Reference numeral 16 is a control device, which can be realized by, for example, a personal computer or the like. The control device 16 is a CPU
14 and executes the control program stored in the memory 15. The memory 15 stores a control program for realizing the control shown in the flowchart of FIG. 11 described later. The control device 16 controls the exhaust system 4 based on the pressure in the chamber obtained from the pressure gauge 13 to keep the pressure in the chamber proper.

【0183】なお導入ガスはアセトンに限ったわけでは
なく、カーボン系のガスが適宜選択して用いられる。導
入ガスとしては、例えば次のようなもの化合物が挙げら
れる。即ち、アルカン、アルケン、アルキンの脂肪属炭
化水素類、芳香属炭化水素類、アルコール類、アルデヒ
ド類、ケトン類、アミン類、フェノール、カルボン、ス
ルホン酸等の有機酸類等を用いることができる。
The introduced gas is not limited to acetone, and a carbon-based gas is appropriately selected and used. Examples of the introduced gas include the following compounds. That is, aliphatic hydrocarbons such as alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, organic acids such as phenol, carvone, and sulfonic acid can be used.

【0184】具体的には、メタン、エタン、エチレン、
プロパン、ブタン、ブタジエン、n−ヘキサン、1−ヘ
キセン、n−オクタン、n−デカン、n−ドデカン、ベ
ンゼン、ニトロベンゼン、トルエン、o−キシレン、ベ
ンゾニトリル、クロロエチレン、トリクロロエチレン、
メタノール、エタノール、イソプロピルアルコール、エ
チレングリコール、グリセリン、ホルムアルデヒト、ア
セトアルデヒド、プロパナール、アセトン、エチルメチ
ルケトン、ジエチルケトン、メチルアミン、エチルアミ
ン、エチレンジアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が挙げられる。
Specifically, methane, ethane, ethylene,
Propane, butane, butadiene, n-hexane, 1-hexene, n-octane, n-decane, n-dodecane, benzene, nitrobenzene, toluene, o-xylene, benzonitrile, chloroethylene, trichloroethylene,
Methanol, ethanol, isopropyl alcohol, ethylene glycol, glycerin, formaldehyde, acetaldehyde, propanal, acetone, ethylmethylketone, diethylketone, methylamine, ethylamine, ethylenediamine, phenol, formic acid, acetic acid, propionic acid and the like can be mentioned.

【0185】図11は実施形態2における通電活性化処
理の手順を表すフローチャートである。ステップS50
で示されるように、通電フォーミング処理(図9に示し
たように行方向配線の両端に電圧を印加する)を終了す
ると、ステップS51〜ステップS62で示される通電
活性化処理が行われる。なお、上記図10における制御
装置16が排気系4を制御するように構成した場合は、
通電フォーミング処理の開始に先立って、排気系4を駆
動し、チャンバー内をフォーミング処理に適した圧力に
セットしてから、フォーミング処理を行う。そして、通
電フォーミング処理の終了後、通電活性化処理の開始前
に排気系4を駆動し、チャンバー内を通電活性化処理に
適した圧力にセットする。
FIG. 11 is a flow chart showing the procedure of the energization activation process in the second embodiment. Step S50
As shown in FIG. 9, when the energization forming process (voltage is applied to both ends of the row-direction wiring as shown in FIG. 9) is completed, the energization activation process shown in steps S51 to S62 is performed. When the control device 16 in FIG. 10 is configured to control the exhaust system 4,
Prior to the start of the energization forming process, the exhaust system 4 is driven to set the pressure in the chamber to a pressure suitable for the forming process, and then the forming process is performed. After the energization forming process is completed and before the energization activation process is started, the exhaust system 4 is driven to set the pressure in the chamber to a pressure suitable for the energization activation process.

【0186】まず、ステップS51では、処理カウンタ
kに初期値である1をセットする。そして、ステップS
52において、処理カウンタkの値に基づいて活性化電
圧を印加する列方向配線(DYk)を選択するととも
に、他の端子を全てGNDに接続する。ステップS53
では、選択した列方向配線に活性化電圧を印加する。
First, in step S51, the processing counter k is set to an initial value of 1. And step S
At 52, the column-direction wiring (DYk) to which the activation voltage is applied is selected based on the value of the processing counter k, and all other terminals are connected to GND. Step S53
Then, the activation voltage is applied to the selected column-direction wiring.

【0187】ステップS54では、現在の処理カウンタ
kが1であるかどうかを判断し、k=1であれば、各列
毎の活性化処理の完了を判断するための放出電流の飽和
値αを決定するためにステップS55へ進む。ステップ
S55では、電流計1116によって放出電流Ieをモ
ニタしながら第1番目の列の活性化処理を行い、Ieが
飽和したか否かを判断する。Ieが飽和したと判断され
たら、ステップS56へ進み、その時点のIeの値を飽
和値αとして保持する。
In step S54, it is determined whether or not the current processing counter k is 1, and if k = 1, the saturation value α of the emission current for determining the completion of the activation processing for each column is set. Proceed to step S55 to determine. In step S55, the activation process of the first column is performed while monitoring the emission current Ie by the ammeter 1116, and it is determined whether or not Ie is saturated. If it is determined that Ie is saturated, the process proceeds to step S56, and the value of Ie at that time is held as the saturation value α.

【0188】ステップS54でk=1でなければ、ステ
ップS57へ進み、電流計1116によってIeを監視
し、Ieがαに到達した時点で、その列に対する活性化
処理を終了する。
If k = 1 is not set in step S54, the process proceeds to step S57, where Ie is monitored by the ammeter 1116, and when Ie reaches α, the activation process for that column is terminated.

【0189】ステップS58〜ステップS61では、活
性化処理を施すべき列の選択と、導入ガスの注入制御を
行う。活性化処理を施すべき列の選択順序は、ステップ
S58〜S60で決定されるように、k=1、n、2、
n−1、3、n−2、…というように選択する。即ち、
両外側の列方向配線から順次中央の列方向配線へと選択
される。そして、活性化処理を行う列方向配線が1段内
側へ進むごとに、ステップS61によって、アセトンが
導入される。
In steps S58 to S61, the column to be activated is selected and the introduction gas injection is controlled. The order of selecting the columns to be activated is k = 1, n, 2 ,, as determined in steps S58 to S60.
Select n-1, 3, n-2, and so on. That is,
The column direction wirings on both outer sides are sequentially selected to the center column direction wiring. Then, every time the column-direction wiring to be activated is moved inward by one step, acetone is introduced in step S61.

【0190】ステップS62では、全ての列について通
電活性化処理を行ったか否かを判断し、未処理の列があ
ればステップS52へ戻る。ステップS62ですべての
列について通電活性化処理を終えていれば本処理を終了
する。以上のように、実施形態2ではフォーミング条件
のよい素子の活性化電流の飽和値αを用いるが、これは
徐々に注入される有機ガスによって活性化条件が良好に
なるからである。即ち、フォーミング条件のよい素子
を、相対的には活性化条件の悪い状態で活性化を行って
飽和電流値αを求め、これを目標とすることで、活性化
処理による均一な電子放出特性の獲得を行うものであ
る。
In step S62, it is determined whether or not energization activation processing has been performed for all columns, and if there is any unprocessed row, the process returns to step S52. If the energization activation process has been completed for all columns in step S62, this process ends. As described above, in the second embodiment, the saturation value α of the activation current of the element having a good forming condition is used, because the organic gas gradually injected makes the activation condition favorable. That is, an element having a good forming condition is activated in a relatively bad activation condition to obtain a saturation current value α, and by setting this as a target, a uniform electron emission characteristic of the activation process can be obtained. It is to acquire.

【0191】図12は実施形態2における導入ガスの注
入制御を説明する図である。図12では、図2に示した
ような6×6マトリクスの電子源に対する注入制御を表
す。通電活性化処理を行う列方向配線の選択順序は、上
述したように、両外側の配線から順次選択してくので、
DY1、DY6、DY2、…、DY4となる。そして、
処理が内側へ進むごとに、即ち、DY2、DY3が選択
されるタイミングで導入ガスの注入が行われる。
FIG. 12 is a diagram for explaining the injection control of the introduced gas in the second embodiment. FIG. 12 shows the injection control for the electron source of the 6 × 6 matrix as shown in FIG. As described above, the order of selecting the column-direction wirings for performing the energization activation process is to sequentially select the wirings on both outer sides.
DY1, DY6, DY2, ..., DY4. And
The introduction gas is injected every time the process proceeds inward, that is, at the timing when DY2 and DY3 are selected.

【0192】上述のような方法を、全マトリクス中で行
なうことにより、均一な電子源を作成することが可能と
なる。
By performing the method as described above in the entire matrix, it becomes possible to form a uniform electron source.

【0193】なお上述の通電条件は、本実施形態の表面
伝導型放出素子に関する好ましい方法であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。
The above energization condition is a preferable method for the surface conduction electron-emitting device of this embodiment, and when the design of the surface conduction electron emission device is changed, it is desirable to appropriately change the condition accordingly. .

【0194】また本実施形態の通電フォーミングはライ
ン単位であれば上記の限りではなく、複数ライン同時で
も、またそれをパルス間隔の間に走査して行ってもよ
い。通電活性化においても同様で、通電フォーミングし
たラインと直交するライン単位であれば、ばらつきが許
容される範囲内で複数ラインでもよく、また走査して行
ってもよい。もちろん上記実施形態で、行と列が逆でも
よい。
Further, the energization forming of the present embodiment is not limited to the above as long as it is a line unit, and a plurality of lines may be simultaneously performed or may be scanned during a pulse interval. The same applies to energization activation, and as long as the line unit is orthogonal to the energized forming line, a plurality of lines may be used within a range in which variations are allowed, or scanning may be performed. Of course, the rows and columns may be reversed in the above embodiment.

【0195】なお本発明の実施形態では1)通電活性化
時間、2)真空雰囲気、を変化させた例を説明したが、
これに限らずたとえば通電パルスのdutyや電圧など
を変化させても、またそれらを複数組み合わせることも
考えられ、要はライン間のIeをそろえられるような活
性化法であればよい。もちろん、実施形態1の活性化手
順を、有機ガス一定圧力雰囲気中(例えば1×10のマ
イナス2乗Torr)で行うようにしても良い。
In the embodiment of the present invention, an example in which 1) energization activation time and 2) vacuum atmosphere are changed has been described.
Not limited to this, for example, the duty of the energizing pulse, the voltage, or the like may be changed, or a plurality of them may be combined, and the point is that the activation method is such that Ie between the lines can be aligned. Of course, the activation procedure of the first embodiment may be performed in an atmosphere with a constant organic gas pressure (for example, 1 × 10 minus squared Torr).

【0196】<画像形成装置への応用例>図24は、前
記説明の製造方法による表面伝導型放出素子を電子ビー
ム源として用いたディスプレイパネルに、例えばテレビ
ジョン放送をはじめとする種々の画像情報源より提供さ
れる画像情報を表示できるように構成した多機能表示装
置の一例を示すための図である。
<Application Example to Image Forming Apparatus> FIG. 24 shows a display panel using the surface conduction electron-emitting device according to the above-described manufacturing method as an electron beam source, and various image information such as television broadcasting. It is a figure for showing an example of a multi-functional display device constituted so that image information provided from a source may be displayed.

【0197】図中、2100はディスプレイパネル、2
101はディスプレイパネルの駆動回路、2102はデ
ィスプレイコントローラ、2103はマルチプレクサ、
2104はデコーダ、2105は入出力インターフェー
ス回路、2106はCPU、2107は画像生成回路、
2108および2109および2110は画像メモリイ
ンターフェース回路、2111は画像入力インターフェ
ース回路、2112および2113はTV信号受信回
路、2114は入力部である。
In the figure, 2100 is a display panel and 2 is a display panel.
101 is a display panel drive circuit, 2102 is a display controller, 2103 is a multiplexer,
2104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 2107 is an image generation circuit,
Reference numerals 2108, 2109 and 2110 are image memory interface circuits, 2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit.

【0198】なお、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明の特徴と直接関係しない音声情
報の受信,分離,再生,処理,記憶などに関する回路や
スピーカなどについては説明を省略する。
When the display device receives a signal including both video information and audio information, such as a television signal, it naturally reproduces audio at the same time as displaying video. Descriptions of circuits, speakers, etc. relating to reception, separation, reproduction, processing, and storage of audio information that are not directly related to the features of the invention will be omitted.

【0199】以下、画像信号の流れに沿って各部の機能
を説明してゆく。
The functions of the respective parts will be described below along the flow of image signals.

【0200】まず、TV信号受信回路2113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の処方式でもよい。また、これらよりさらに多数の走査
線よりなるTV信号(例えばMUSE方式をはじめとす
るいわゆる高品位TV)は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。TV信号受信回路2113で受信された
TV信号は、デコーダ2104に出力される。
First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The TV signal system to be received is not particularly limited, and may be a prescription system such as an NTSC system, a PAL system, or a SECAM system. Further, a TV signal (for example, a so-called high-definition TV such as the MUSE method) including a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. It is a signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.

【0201】また、TV信号受信回路2112は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるTV画像信号を受信するための回路
である。前記TV信号受信回路2113と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ2104に出力
される。
The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wire transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.

【0202】また、画像入力インターフェース回路21
11は、例えばTVカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ2104に
出力される。
Further, the image input interface circuit 21
Reference numeral 11 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 2104.

【0203】また、画像メモリインターフェース回路2
110は、ビデオテープレコーダ(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ2104に出力される。
The image memory interface circuit 2
110 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for capturing the image signal stored in the decoder 2104. The captured image signal is output to the decoder 2104.

【0204】また、画像メモリインターフェース回路2
109は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ2104に出力される。
The image memory interface circuit 2
Reference numeral 109 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 2104.

【0205】また、画像メモリインターフェース回路2
108は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ21
04に出力される。
The image memory interface circuit 2
Reference numeral 108 denotes a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
It is output to 04.

【0206】また、入出力インターフェース回路210
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるCPU2106と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
Further, the input / output interface circuit 210
Reference numeral 5 denotes a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. .

【0207】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
2106より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだ出し専用
メモリや、画像処理を行うためのプロセッサなどをはじ
めとして画像の生成に必要な回路が組み込まれている。
Further, the image generation circuit 2107 is provided with image data, character / graphic information inputted from the outside through the input / output interface circuit 2105, or a CPU.
A circuit for generating display image data based on the image data and character / graphic information output from 2106.
Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, a memory for performing image processing, etc. The circuits required for image generation, such as the processor, are incorporated.

【0208】本回路により生成された表示用画像データ
は、デコーダ2104に出力されるが、場合によっては
前記入出力インターフェース回路2105を介して外部
のコンピュータネットワークやプリンタ入出力すること
も可能である。
The display image data generated by this circuit is output to the decoder 2104, but in some cases, it is also possible to input / output to / from an external computer network or printer via the input / output interface circuit 2105.

【0209】また、CPU2106は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
Further, the CPU 2106 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image.

【0210】例えば、マルチプレクサ2103に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ2102に対して制御信号を発生し、画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)や一画面の走査線の数など表示装置の動作を適
宜制御する。
For example, a control signal is output to the multiplexer 2103 to appropriately select or combine image signals to be displayed on the display panel. At that time, a control signal is generated for the display panel controller 2102 according to the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines in one screen, etc. are displayed. The operation of the device is controlled appropriately.

【0211】また、前記画像生成回路2107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路2105を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。
Image data or character / graphic information may be directly output to the image generation circuit 2107, or an external computer or memory may be accessed via the input / output interface circuit 2105 to generate image data or character / figure information. Enter graphic information.

【0212】なお、CPU2106は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
Of course, the CPU 2106 may also be involved in work for other purposes. For example,
It may be directly related to a function of generating and processing information, such as a personal computer or a word processor.

【0213】あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。
Alternatively, as described above, the computer may be connected to an external computer network through the input / output interface circuit 2105, and work such as numerical calculation may be performed in cooperation with an external device.

【0214】また、入力部2114は、前記CPU21
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック,バーコードリーダー,音
声認識装置など多様な入力機器を用いる事が可能であ
る。
The input unit 2114 is the CPU 21
06 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0215】また、デコーダ2104は、前記2107
ないし2113より入力される種々の画像信号を3原色
信号、または輝度信号とI信号,Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ2104は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路2107およびCPU2106と協同してがぞの
間引き,補間,拡大,縮小,合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。
Further, the decoder 2104 has the above-mentioned 2107.
And 2113 are circuits for inversely converting various image signals inputted from 2113 into three primary color signals or luminance signals and I and Q signals. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is to handle a television signal that requires an image memory for reverse conversion, such as the MUSE method. Further, the provision of the image memory makes it easy to display a still image, or cooperates with the image generation circuit 2107 and the CPU 2106 to perform image processing and editing such as thinning, interpolation, enlargement, reduction, and composition. This is because there is an advantage that it can be easily performed.

【0216】また、マルチプレクサ2103は、前記C
PU2106より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
2103はデコーダ2104から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路2101に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。
Further, the multiplexer 2103 has the C
A display image is appropriately selected based on a control signal input from the PU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0217】また、ディスプレイパネルコントローラ2
102は、前記CPU2106より入力される制御信号
に基づき駆動回路2101の動作を制御するための回路
である。
Further, the display panel controller 2
Reference numeral 102 denotes a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.

【0218】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。
First, as a device related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power source (not shown) for driving the display panel is output to the drive circuit 2101.

【0219】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路2101に対して出力する。
Further, regarding the driving method of the display panel, for example, a signal for controlling the screen display frequency and the scanning method (for example, interlace or non-interlace) is output to the drive circuit 2101.

【0220】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路2101に対して出力する場
合もある。
In some cases, control signals relating to image quality adjustment such as brightness, contrast, color tone and sharpness of a display image may be output to the drive circuit 2101.

【0221】また、駆動回路2101は、ディスプレイ
パネル2100に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ2103から入力される
画像信号と、前記ディスプレイパネルコントローラ21
02より入力される制御信号に基づいて動作するもので
ある。
The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 2100, and the image signal input from the multiplexer 2103 and the display panel controller 21.
02 operates based on a control signal input from the control unit 02.

【0222】以上、各部の機能を説明したが、図24に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル2
100に表示する事が可能である。
The function of each unit has been described above. With the configuration illustrated in FIG. 24, the display panel 2 displays image information input from various image information sources in this display device.
100 can be displayed.

【0223】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ2104において逆変換さ
れた後、マルチプレクサ2103において適宜選択さ
れ、駆動回路2101に入力される。一方、ディスプレ
イコントローラ2102は、表示する画像信号に応じて
駆動回路2101の動作を制御するための制御信号を発
生する。駆動回路2101は、上記画像信号と制御信号
に基づいてディスプレイパネル2100に駆動信号を印
加する。
That is, various image signals such as television broadcasts are inversely converted by the decoder 2104, appropriately selected by the multiplexer 2103, and input to the drive circuit 2101. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The driving circuit 2101 applies a driving signal to the display panel 2100 based on the image signal and the control signal.

【0224】これにより、ディスプレイパネル2100
において画像が表示される。これらの一連の動作は、C
PU2106により統括的に制御される。
Thus, the display panel 2100
Displays an image. These series of operations are C
It is totally controlled by the PU 2106.

【0225】また、本表示装置においては、前記デコー
ダ2104に内蔵する画像メモリや、画像生成回路21
07およびCPU2106が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大,縮小,
回転,移動,エッジ強調,間引き,補間,色変換,画像
の縦横比変換などをはじめとする画像処理や、合成,消
去,接続,入れ換え,はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施形態の説明で
は特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。
Further, in the present display device, the image memory built in the decoder 2104 and the image generation circuit 21.
Due to the involvement of 07 and the CPU 2106, not only the one selected from a plurality of image information is displayed, but also the image information to be displayed is enlarged or reduced, for example.
It is also possible to perform image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, and image editing such as synthesis, erasure, connection, replacement, and fitting. is there. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided similarly to the image processing and image editing.

【0226】したがって、本表示装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,静止画像およ
び動画像を扱う画像編集機器,コンピュータの端末機
器,ワードプロセッサをはじめとする事務用端末機器,
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。
Therefore, the present display device is a display device for television broadcasting, a terminal device for a video conference, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine the functions of a game console, etc., with a very wide range of applications for industrial or consumer use.

【0227】なお、上記図24は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものではない事は言うまでもない。例えば、図24
の構成要素のうち使用目的上必要のない機能に関わる回
路は省いても差し支えない。またこれとは逆に、使用目
的によってはさらに構成要素を追加しても良い。例え
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ,音声マイク,照明機,モデムを含む
送受信回路などを構成要素に追加するのが好適である。
Note that FIG. 24 shows only an example of the configuration of a display device using a display panel having a surface conduction electron-emitting device as an electron beam source, and the present invention is not limited to this. Needless to say. For example, FIG.
Circuits related to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0228】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。
In the present display device, in particular, since the display panel using the surface conduction electron-emitting device as the electron beam source can be easily thinned, the depth of the entire display device can be reduced. In addition, the display panel using surface conduction electron-emitting devices as the electron beam source can easily enlarge the screen, and has high brightness and excellent viewing angle characteristics. It is possible to display well.

【0229】[0229]

【発明の効果】以上説明したように、本発明によれば、
多数の表面伝導型放出素子をマトリクス配線した電子源
において、各素子の電子放出特性を均一とするフォーミ
ング、活性化処理が可能となる。即ち、本発明によれ
ば、フォーミング処理で与えられた特性が比較的均一と
なっている素子群を単位に活性化処理を行い、活性化処
理後において全素子の特性をより均一化することが可能
となる。
As described above, according to the present invention,
In an electron source in which a large number of surface conduction electron-emitting devices are wired in a matrix, it is possible to perform forming and activation treatment for making the electron-emitting characteristics of each device uniform. That is, according to the present invention, it is possible to perform the activation process in units of the element group in which the properties given by the forming process are relatively uniform, and to make the properties of all the devices more uniform after the activation process. It will be possible.

【0230】[0230]

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施形態におけるフォーミング、活性化を行
なうための電気回路の概略構成を示したブロック図であ
る。
FIG. 1 is a block diagram showing a schematic configuration of an electric circuit for performing forming and activation in the present embodiment.

【図2】電子源10の全マトリクス中の6×6マトリク
スを抽出した図である。
FIG. 2 is a diagram in which a 6 × 6 matrix is extracted from the entire matrix of the electron source 10.

【図3】6×6マトリクスを通電フォーミングする際の
タイムチャートである。
FIG. 3 is a time chart when energization forming is performed on a 6 × 6 matrix.

【図4】6×6マトリクスを通電活性化する際のタイム
チャートである。
FIG. 4 is a time chart when the 6 × 6 matrix is energized and activated.

【図5】実施形態1における各列の活性化時間と放出電
流Ieの関係を示す図である。
FIG. 5 is a diagram showing the relationship between the activation time of each column and the emission current Ie in the first embodiment.

【図6】実施形態1による通電フォーミング処理、通電
活性化処理を実現するための構成を表すブロック図であ
る。
FIG. 6 is a block diagram showing a configuration for realizing energization forming processing and energization activation processing according to the first embodiment.

【図7】実施形態1におけるフォーミング処理、活性化
処理の手順を表すフローチャートである。
FIG. 7 is a flowchart showing a procedure of forming processing and activation processing in the first embodiment.

【図8】実施形態1におけるフォーミング処理、活性化
処理の手順を表すフローチャートである。
FIG. 8 is a flowchart illustrating a procedure of forming processing and activation processing according to the first embodiment.

【図9】実施形態2におけるフォーミング、活性化処理
を行なうための電子回路の概略構成を示したブロック図
である。
FIG. 9 is a block diagram showing a schematic configuration of an electronic circuit for performing forming and activation processing in the second embodiment.

【図10】実施形態2におけるフォーミング処理、活性
化処理を実現するための構成を表すブロック図である。
FIG. 10 is a block diagram showing a configuration for realizing a forming process and an activation process in the second embodiment.

【図11】実施形態2における通電活性化処理の手順を
表すフローチャートである。
FIG. 11 is a flowchart illustrating a procedure of energization activation processing according to the second embodiment.

【図12】実施形態2における導入ガスの注入制御を説
明する図である。
FIG. 12 is a diagram illustrating injection control of an introduced gas according to the second embodiment.

【図13】本発明の実施形態に用いた表示パネルの斜視
図である。
FIG. 13 is a perspective view of a display panel used in an embodiment of the present invention.

【図14】図13の表示パネルのフェースプレート上の
蛍光体、黒色導電材の配置形態を説明する図である。
FIG. 14 is a diagram illustrating an arrangement form of a phosphor and a black conductive material on a face plate of the display panel of FIG.

【図15】平面型の表面伝導型放出素子の構成を説明す
るための平面図(a)および断面図(b)である。
FIG. 15 is a plan view (a) and a cross-sectional view (b) for explaining a configuration of a flat surface conduction electron-emitting device.

【図16】図15の表面伝導型放出素子の製造工程を説
明する図である。
16 is a diagram illustrating a manufacturing process of the surface conduction electron-emitting device of FIG.

【図17】フォーミング用電源1110から印加する適
宜の電圧波形の一例を示す図である。
FIG. 17 is a diagram showing an example of an appropriate voltage waveform applied from the forming power supply 1110.

【図18】表面伝導型放出素子に対する活性化処理を説
明する図である。
FIG. 18 is a diagram illustrating an activation process for a surface conduction electron-emitting device.

【図19】垂直型の表面伝導型放出素子の模式的な断面
図である。
FIG. 19 is a schematic cross-sectional view of a vertical surface conduction electron-emitting device.

【図20】図19に示した垂直型の表面伝導型放出素子
の製造過程を説明する図である。
20 is a diagram illustrating a manufacturing process of the vertical surface conduction electron-emitting device shown in FIG.

【図21】表示装置に用いた素子の、(放出電流Ie)
対(素子印加電圧Vf)特性、および(素子電流If)
対(素子印加電圧Vf)特性の典型的な例を示す図であ
る。
FIG. 21 shows (emission current Ie) of an element used for a display device.
Pair (device applied voltage Vf) characteristics and (device current If)
FIG. 9 is a diagram showing a typical example of a pair (element applied voltage Vf) characteristic.

【図22】図13の表示パネルに適用したマルチ電子源
を表す図である。
22 is a diagram showing a multi-electron source applied to the display panel of FIG. 13. FIG.

【図23】図22のマルチ電子源におけるA−A’断面
を表す図である。
FIG. 23 is a diagram showing a cross section taken along the line AA ′ in the multi-electron source shown in FIG. 22.

【図24】本実施形態のマルチ電子ビーム源を適用した
多機能表示装置の一例を示す図である。
FIG. 24 is a diagram showing an example of a multi-function display device to which the multi-electron beam source according to the present embodiment is applied.

【図25】前述のM.Hartwellらによる素子の
平面図を示す図である。
FIG. 25. 1 is a diagram showing a plan view of an element by Hartwell et al.

【図26】電子ビーム源をマトリクス配線状に配して構
成されたマルチ電子ビーム源を表す図である。
FIG. 26 is a diagram showing a multi-electron beam source configured by arranging electron beam sources in a matrix wiring pattern.

【図27】M行N列のマルチ表面伝導型放出素子を示す
図である。
FIG. 27 is a diagram showing an M-row, N-column multi-surface conduction electron-emitting device.

【図28】図27に示すマルチ表面伝導型放出素子に対
して、2行目の表面伝導型放出素子にフォーミング用電
圧を印加する場合の例を示す図である。
28 is a diagram showing an example in which a forming voltage is applied to the surface conduction electron-emitting devices in the second row with respect to the multi-surface conduction electron emitting devices shown in FIG. 27.

【図29】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。
FIG. 29 is a model diagram for examining the potential applied to the surface conduction electron-emitting device group on the row-direction wiring to which the forming voltage is applied.

【図30】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。
FIG. 30 is a model diagram for examining the potential applied to the surface conduction electron-emitting device group on the row-direction wiring to which the forming voltage is applied.

【図31】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。
FIG. 31 is a model diagram for examining the potential applied to the surface conduction electron-emitting device group on the row-direction wiring to which the forming voltage is applied.

【図32】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。
FIG. 32 is a model diagram for examining the potential applied to the surface conduction electron-emitting device group on the row-direction wiring to which the forming voltage is applied.

【図33】フォーミング用電圧を印加している行方向配
線上の表面伝導型放出素子群に印加される電位を検討す
るためのモデル図である。
FIG. 33 is a model diagram for examining the potential applied to the surface conduction electron-emitting device group on the row-direction wiring to which the forming voltage is applied.

【図34】各素子へのフォーミング電圧の印加状態を説
明する図である。
FIG. 34 is a diagram illustrating an application state of a forming voltage to each element.

【図35】両側電極取り出しでフォーミング電圧を印加
した場合の等価配線図と各素子にかかる電圧分布を示す
図である。
FIG. 35 is a diagram showing an equivalent wiring diagram and a voltage distribution applied to each element when a forming voltage is applied by taking out both electrodes.

【図36】表面伝導型放出素子を梯子状に配置してフォ
ーミング電圧を印加した場合の等価配線図と各素子にか
かる電圧分布を示す図である。
FIG. 36 is an equivalent wiring diagram in the case where surface conduction electron-emitting devices are arranged in a ladder and a forming voltage is applied, and a diagram showing a voltage distribution applied to each device.

【図37】表面伝導型放出素子を梯子状に配置して、給
電端子と接地端子を両端に設けてフォーミング電圧を印
加した場合の等価配線図と各素子にかかる電圧分布を示
す図である。
FIG. 37 is an equivalent wiring diagram in the case where surface conduction electron-emitting devices are arranged in a ladder shape, a power supply terminal and a ground terminal are provided at both ends and a forming voltage is applied, and a diagram showing a voltage distribution applied to each device.

【符号の説明】[Explanation of symbols]

1 CPU 2 メモリ 3 制御装置 4 排気系 7、8 パルス発生電源及び制御スイッチング回路 10 電子源 1114 アノード 1115 高圧電源 1116 電流計 1 CPU 2 Memory 3 Control Device 4 Exhaust System 7, 8 Pulse Generation Power Supply and Control Switching Circuit 10 Electron Source 1114 Anode 1115 High Voltage Power Supply 1116 Ammeter

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 複数の電子源、複数の行方向配線及び列
方向配線でマトリクス回路を形成してなるマルチ電子源
の製造装置であって、 前記複数の行方向配線の各行方向配線に接続された素子
群を単位として、各素子に所定の通電フォーミング処理
を施し、各素子に電子放出部を形成する形成手段と、 前記形成手段で電子放出部が形成された各素子を、前記
複数の列方向配線の各列方向配線に接続された素子群を
単位として、各素子に通電活性化処理を施す活性化手段
とを備えることを特徴とするマルチ電子源の製造装置。
1. A multi-electron source manufacturing apparatus comprising a matrix circuit formed of a plurality of electron sources, a plurality of row-direction wirings, and a column-direction wiring, which is connected to each row-direction wiring of the plurality of row-direction wirings. In a plurality of columns, each of the plurality of columns is formed by forming means for forming an electron emitting portion in each element by subjecting each element to a predetermined energization forming process with the element group as a unit. An apparatus for manufacturing a multi-electron source, comprising: an activation unit that performs energization activation processing on each element in units of an element group connected to each column direction wiring of the direction wiring.
【請求項2】 前記活性化手段は、 選択された列方向配線に接続された素子群に対して、該
素子群からの電子放出量が飽和するまで通電活性化処理
を施してその飽和値を獲得し、 、他の列方向配線に接続された素子群に対して、その電
子放出量が前記飽和値に達するまで通電活性化処理を行
うことを特徴とする請求項1に記載のマルチ電子源の製
造装置。
2. The activation means performs energization activation processing on the element group connected to the selected column-direction wiring until the amount of electron emission from the element group is saturated, and the saturation value is set. The multi-electron source according to claim 1, characterized in that the energization activation process is performed on the element group connected to another column-direction wiring until the electron emission amount reaches the saturation value. Manufacturing equipment.
【請求項3】 前記選択された列方向配線とは、フォー
ミング電圧の給電端から最も遠い列方向配線であること
を特徴とする請求項2に記載のマルチ電子源の製造装
置。
3. The multi-electron source manufacturing apparatus according to claim 2, wherein the selected column-direction wiring is a column-direction wiring farthest from a feeding end of the forming voltage.
【請求項4】 前記活性化処理において、各素子群毎に
通電活性化処理の処理条件を変更する変更手段を更に備
えることを特徴とする請求項1に記載のマルチ電子源の
製造装置。
4. The multi-electron source manufacturing apparatus according to claim 1, further comprising a changing unit that changes a processing condition of the energization activation process for each element group in the activation process.
【請求項5】 前記活性化手段は、 前記形成手段における通電フォーミングの給電端に近い
順に列方向配線を選択して通電活性化処理を実行し、 選択された列方向配線が給電端より遠ざかるのに従って
ガス圧を上昇することを特徴とする請求項1に記載のマ
ルチ電子源の製造装置。
5. The activating means selects column-direction wirings in an order closer to a feeding end of energization forming in the forming means and executes energization activation processing, and the selected column-direction wirings are moved away from the feeding end. The multi-electron source manufacturing apparatus according to claim 1, wherein the gas pressure is increased according to the above.
【請求項6】 前記活性化手段におけるガス圧の上昇
は、有機ガスを注入することで行うことを特徴とする請
求項5に記載のマルチ電子源の製造装置。
6. The multi-electron source manufacturing apparatus according to claim 5, wherein the gas pressure in the activating means is increased by injecting an organic gas.
【請求項7】 複数の電子源、複数の行方向配線及び列
方向配線でマトリクス回路を形成してなるマルチ電子源
の製造方法であって、 前記複数の行方向配線の各行方向配線に接続された素子
群を単位として、各素子に所定の通電フォーミング処理
を施し、各素子に電子放出部を形成する形成工程と、 前記形成工程で電子放出部が形成された各素子を、前記
複数の列方向配線の各列方向配線に接続された素子群を
単位として、各素子に通電活性化処理を施す活性化工程
とを備えることを特徴とするマルチ電子源の製造方法。
7. A method of manufacturing a multi-electron source, comprising a matrix circuit formed of a plurality of electron sources, a plurality of row-direction wirings, and a column-direction wiring, the method being connected to each row-direction wiring of the plurality of row-direction wirings. Each element is subjected to a predetermined energization forming process to form an electron-emitting portion in each element, and each element in which the electron-emitting portion is formed in the forming step is divided into a plurality of columns. A method for manufacturing a multi-electron source, comprising: an activation step of performing energization activation treatment on each element in units of an element group connected to each column direction wiring of the direction wiring.
【請求項8】 前記活性化工程は、 選択された列方向配線に接続された素子群に対して、該
素子群からの電子放出量が飽和するまで通電活性化処理
を施してその飽和値を獲得し、 、他の列方向配線に接続された素子群に対して、その電
子放出量が前記飽和値に達するまで通電活性化処理を行
うことを特徴とする請求項7に記載のマルチ電子源の製
造方法。
8. In the activation step, an energization activation process is performed on an element group connected to a selected column-direction wiring until the amount of electron emission from the element group is saturated, and the saturation value is set. 8. The multi electron source according to claim 7, wherein the element group connected to the other column-direction wirings is energized and activated until the electron emission amount reaches the saturation value. Manufacturing method.
【請求項9】 前記選択された列方向配線とは、フォー
ミング電圧の給電端から最も遠い列方向配線であること
を特徴とする請求項8に記載のマルチ電子源の製造方
法。
9. The method of manufacturing a multi-electron source according to claim 8, wherein the selected column-direction wiring is a column-direction wiring farthest from a feeding end of the forming voltage.
【請求項10】 前記活性化処理において、各素子群毎
に通電活性化処理の処理条件を変更する変更工程を更に
備えることを特徴とする請求項7に記載のマルチ電子源
の製造方法。
10. The method of manufacturing a multi electron source according to claim 7, further comprising a changing step of changing the processing condition of the energization activation processing for each element group in the activation processing.
【請求項11】 前記活性化工程は、 前記形成工程における通電フォーミングの給電端に近い
順に列方向配線を選択して通電活性化処理を実行し、 選択された列方向配線が給電端より遠ざかるのに従って
ガス圧を上昇することを特徴とする請求項7に記載のマ
ルチ電子源の製造方法。
11. In the activation step, a column-direction wiring is selected in an order closer to a feeding end of energization forming in the forming step and an energization activation process is executed, and the selected column-direction wiring is moved away from the feeding end. The method according to claim 7, wherein the gas pressure is increased according to the method.
【請求項12】 前記活性化工程におけるガス圧の上昇
は、有機ガスを注入することで行うことを特徴とする請
求項11に記載のマルチ電子源の製造方法。
12. The method of manufacturing a multi-electron source according to claim 11, wherein the gas pressure is raised in the activation step by injecting an organic gas.
【請求項13】 複数の電子源、複数の行方向配線及び
列方向配線でマトリクス回路を形成してなるマルチ電子
源と、該マルチ電子源からの電子ビームの照射により発
光する蛍光体とを備えた画像表示装置を製造する製造方
法であって、 請求項7乃至請求項12のいずれかの製造方法でマルチ
電子源を製造してマルチ電子源を提供する工程と、 前記マルチ電子源を用いて表示部を形成する工程とを備
えることを特徴とする画像表示装置の製造方法。
13. A multi-electron source comprising a matrix circuit formed of a plurality of electron sources, a plurality of row-direction wirings and a plurality of column-direction wirings, and a phosphor that emits light when irradiated with an electron beam from the multi-electron source. A method of manufacturing an image display device according to any one of claims 7 to 12, wherein a multi-electron source is manufactured by the manufacturing method according to any one of claims 7 to 12 to provide a multi-electron source, and the multi-electron source is used. And a step of forming a display unit.
JP25605195A 1995-10-03 1995-10-03 Method for manufacturing multi-electron source and method for manufacturing image display device Expired - Fee Related JP3320280B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25605195A JP3320280B2 (en) 1995-10-03 1995-10-03 Method for manufacturing multi-electron source and method for manufacturing image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25605195A JP3320280B2 (en) 1995-10-03 1995-10-03 Method for manufacturing multi-electron source and method for manufacturing image display device

Publications (2)

Publication Number Publication Date
JPH0997560A true JPH0997560A (en) 1997-04-08
JP3320280B2 JP3320280B2 (en) 2002-09-03

Family

ID=17287227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25605195A Expired - Fee Related JP3320280B2 (en) 1995-10-03 1995-10-03 Method for manufacturing multi-electron source and method for manufacturing image display device

Country Status (1)

Country Link
JP (1) JP3320280B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552362B1 (en) * 2001-03-29 2006-02-20 가부시끼가이샤 도시바 Method of manufacturing field-emission electron emitters and method of manufacturing substrates having a matrix electron emitter array formed thereon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552362B1 (en) * 2001-03-29 2006-02-20 가부시끼가이샤 도시바 Method of manufacturing field-emission electron emitters and method of manufacturing substrates having a matrix electron emitter array formed thereon

Also Published As

Publication number Publication date
JP3320280B2 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JP3299096B2 (en) Method of manufacturing electron source and image forming apparatus, and method of activating electron source
JP3387768B2 (en) Electron generator and method of manufacturing image forming apparatus
US6246178B1 (en) Electron source and image forming apparatus using the electron source
JP3320280B2 (en) Method for manufacturing multi-electron source and method for manufacturing image display device
JP3472016B2 (en) Drive circuit for multi-electron beam source and image forming apparatus using the same
JP3323706B2 (en) Method and apparatus for manufacturing electron source and method for manufacturing image display device
JPH11288246A (en) Picture display device and display control method for the device
JPH11352923A (en) Image display method and device
JP3423600B2 (en) Image display method and apparatus
JP2000243242A (en) Manufacture of electron source and image display device
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JP3408044B2 (en) Electron beam generator and image forming apparatus using the same
JPH0922672A (en) Image display device
JPH09297556A (en) Picture image forming device, its drive circuit and electron beam generating device, driving method of its electron emission source
JP3450571B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JPH09213224A (en) Manufacture of image forming panel, its degassing device, and image forming device using the image forming panel
JPH11233005A (en) Electron source, image forming device and their manufacturing method and manufacturing device
JPH09106753A (en) Electron beam generating device and image formation device using it
JPH09265925A (en) Image forming device
JPH11162338A (en) Electron emitting part formation and electron source and image forming apparatus
JPH09190763A (en) Electron beam generating device and image forming device using electron beam generating device
JPH08190878A (en) Driving device of electron source, and image forming device using the electron source
JPH09230819A (en) Image forming device, method and circuit for driving it
JPH0973278A (en) Driving method and device for multielectron source and picture forming device using the above

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees