JPH0982865A - Chip diode with lead terminal and solar cell module using this - Google Patents

Chip diode with lead terminal and solar cell module using this

Info

Publication number
JPH0982865A
JPH0982865A JP7231108A JP23110895A JPH0982865A JP H0982865 A JPH0982865 A JP H0982865A JP 7231108 A JP7231108 A JP 7231108A JP 23110895 A JP23110895 A JP 23110895A JP H0982865 A JPH0982865 A JP H0982865A
Authority
JP
Japan
Prior art keywords
solder
solar cell
diode
particles
chip diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7231108A
Other languages
Japanese (ja)
Inventor
Koji Tsuzuki
幸司 都築
Kenji Takada
健司 高田
Katsuhiko Inoue
勝彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7231108A priority Critical patent/JPH0982865A/en
Publication of JPH0982865A publication Critical patent/JPH0982865A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To lessen the generation of heat from a chip diode with lead terminals and to make a stable solder bonding, which has not a squeeze-out of a solder and a bonding failure, of the chip device possible also from the viewpoint of manufacture by a method wherein conductive particles having a conductivity higher than that of the solder are mixed in the solder. SOLUTION: A chip diode 101, copper foils 102 and a solder paste 103 are respectively prepared. Here, the paste 103 is one made by a method wherein 10vol.% of copper particles are mixed in a creamy solder and after the particles are mixed with the solder in an earthenware mortar for 30 minutes, the mixure is passed through three rolling mills three times. When the amount of the copper particles to be mixed in the solder is too little, the effect of an increase in the conductivity of the particles and the effect of the inhibition of the fluidity of the particles can not be expected and when the amount of the particles is too much, a bonding force for bonding the coils 102 to the diode 101 is weakened. Then, the paste 103 is subjected to screen printing on the point parts of the foils 102 and the diode 102. Thereby, a chip diode with lead terminals of a stable solder bonding, which has not a squeeze-out of the solder and a bonding failure, from the viewpoint of manufacture can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はリード端子付きチップダ
イオード、及びこれをバイパスダイオードとして用いた
太陽電池モジュールに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip diode with a lead terminal and a solar cell module using the chip diode as a bypass diode.

【0002】[0002]

【従来の技術】近年、CO2の増加による温室効果で地
球の温暖化が生じることが予測され、CO2を排出しな
いクリーンなエネルギーの要求がますます高まってい
る。また、CO2を排出しない原子力発電も放射性廃棄
物の問題が解決されておらず、より安全性の高いクリー
ンなエネルギーが望まれている。このような期待されて
いるクリーンなエネルギーの中でも、特に太陽電池は、
そのクリーンさと安全性と取扱い易さといった点から非
常に注目されている。
In recent years, is expected to global warming greenhouse of increased CO 2 occurs, clean energy requirements that do not emit CO 2 is increasingly. In addition, nuclear power generation that does not emit CO 2 has not solved the problem of radioactive waste, and clean energy with higher safety is desired. Among such expected clean energy, solar cells are especially
It has received a great deal of attention because of its cleanliness, safety, and ease of handling.

【0003】各種太陽電池の中でも、アモルファスシリ
コン太陽電池は、変換効率こそ結晶系の太陽電池に及ば
ないものの、大面積化が容易で、かつ光吸収係数が大き
く、また薄膜で動作するなどの、結晶系太陽電池にはな
い優れた特徴をもっており、将来を有望視されている太
陽電池の1つである。
Among various solar cells, the amorphous silicon solar cell has a conversion efficiency which is lower than that of a crystalline solar cell, but it is easy to increase the area, has a large light absorption coefficient, and operates in a thin film. It has one of the most promising future solar cells because it has excellent features not found in crystalline solar cells.

【0004】ところで、バッテリー対応型の太陽電池
は、1枚の太陽電池セルだけでは出力電圧が不足してい
る。このため、通常は、複数個の太陽電池セルを直列に
接続して使用する場合が多い。
By the way, the output voltage of a solar cell corresponding to a battery is insufficient with only one solar cell. Therefore, usually, a plurality of solar cells are usually connected in series and used.

【0005】上記のように複数個のセルを直列接続して
動作させる場合において最大の難点は、建物の影や降雪
などにより、セルの一部が太陽光から遮られて発電しな
くなった場合、正常に発電している他の素子からの総発
生電圧が逆方向電圧という形で直接印加されることであ
る。そして、このような逆方向電圧が素子の耐圧を越え
る値になった場合には、素子の破壊が起きる可能性があ
る。そこで、このような素子の破壊を避けるためには、
直列接続した各素子ごとに、素子と並列で逆の方向にダ
イオードを結線する必要がある。このようなダイオード
は一般的にバイパスダイオードと呼ばれる。
The biggest difficulty in operating a plurality of cells connected in series as described above is that when a part of the cells is blocked from sunlight due to the shadow of a building, snowfall, etc. That is, the total generated voltage from other elements that are normally generating power is directly applied in the form of a reverse voltage. When such a reverse voltage exceeds the breakdown voltage of the element, the element may be destroyed. Therefore, in order to avoid such destruction of the device,
For each element connected in series, it is necessary to connect a diode in parallel with the element in the opposite direction. Such a diode is generally called a bypass diode.

【0006】上記のようなバイパスダイオードは、一般
には汎用品として、その周囲にカバー樹脂を設けたモー
ルドパッケージのダイオードが使用されていた。ところ
が、これらのダイオードは比較的大きな厚みを有してい
る。このため、例えば後工程でEVA(エチレンビニル
アセテート)などのような充填材で太陽電池素子を封入
した際、バイパスダイオードの部分だけが表面から盛り
上がり、太陽電池モジュールの平面性を悪くしてしま
う。また、このようなバイパスダイオードを完全に充填
しようとすると、EVAの厚みも厚くする必要があり、
コストアップにつながってしまう。
The bypass diode as described above is generally used as a general-purpose product, and a diode of a mold package in which a cover resin is provided around it is used. However, these diodes have a relatively large thickness. Therefore, for example, when the solar cell element is encapsulated with a filler such as EVA (ethylene vinyl acetate) in the subsequent step, only the portion of the bypass diode rises from the surface, which deteriorates the flatness of the solar cell module. Further, if it is attempted to completely fill such a bypass diode, it is necessary to increase the thickness of EVA,
This will lead to higher costs.

【0007】こうした背景から、例えば特開平5−29
1602号公報に記載されたように、比較的厚みの薄い
チップダイオードをモールドパッケージ樹脂無しで使用
する構成が取られることがある。図5にこのようなダイ
オードの一例を示した。この例では、チップダイオード
501の表面と裏面に、鉛錫系の半田503により、リ
ード端子としての銅箔502がそれぞれ接続されてい
る。このように構成されるリード端子付きチップダイオ
ードの総厚みは、チップダイオード501の厚さを30
0μm、銅箔503の厚さを100μm、半田503の
厚さを50μm強とすると、約600〜700μm程度
であり、従来のモールドパッケージのダイオードが2〜
3mmあったことを考えるとかなり薄くなっている。
From such a background, for example, Japanese Patent Laid-Open No. 5-29
As described in Japanese Patent No. 1602, there is a case where a relatively thin chip diode is used without a mold package resin. FIG. 5 shows an example of such a diode. In this example, a copper foil 502 as a lead terminal is connected to the front surface and the back surface of the chip diode 501 by a lead-tin solder 503, respectively. The total thickness of the chip diode with lead terminals constructed in this way is 30 times that of the chip diode 501.
Assuming that the thickness of the copper foil 503 is 0 μm, the thickness of the copper foil 503 is 100 μm, and the thickness of the solder 503 is a little over 50 μm, it is about 600 to 700 μm.
Considering that it was 3 mm, it is quite thin.

【0008】このリード端子付きチップダイオードの作
成手順は次の通りである。まずチップダイオード上に半
田ペレットを載置し、その上に銅箔を載置して、適当な
圧力を印加しながら半田の溶融する温度を加える。これ
により、チップダイオードと銅箔を半田接合され、一定
厚みのダイオードが作成できる。なお、半田ペレットの
他にも、スクリーン印刷により半田を供給する場合もあ
る。
The procedure for producing this chip diode with lead terminals is as follows. First, a solder pellet is placed on the chip diode, a copper foil is placed thereon, and a temperature at which the solder melts is applied while applying an appropriate pressure. As a result, the chip diode and the copper foil are solder-bonded, and a diode having a constant thickness can be created. In addition to solder pellets, screen printing may be used to supply solder.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記の
リード端子付きチップダイオードをバイパスダイオード
として太陽電池素子に設置し、EVAなどの充填材で充
填して、太陽電池モジュールを作成して、このバイパス
ダイオードに適宜な電流を流す場合において、バイパス
ダイオードの発熱によりEVAに気泡が生じ、白濁して
外観を損なう現象が生じる。さらに発熱がひどい場合に
は、バイパスダイオード近傍の太陽電池素子を熱により
破壊してしまうという問題が生じていた。これは、周囲
をモールドパッケージ樹脂で覆ったダイオードでは見ら
れず、リード端子付きチップダイオードを使った場合に
起こる新しい現象である。
However, the above chip diode with lead terminals is installed as a bypass diode in a solar cell element and filled with a filling material such as EVA to prepare a solar cell module. When a suitable current is applied to the EVA, air bubbles are generated in the EVA due to the heat generated by the bypass diode, and a phenomenon occurs in which the white turbidity deteriorates the appearance. Further, when the heat generation is severe, there is a problem that the solar cell element near the bypass diode is destroyed by heat. This is a new phenomenon that occurs when a chip diode with lead terminals is used, which is not seen in a diode whose periphery is covered with mold package resin.

【0010】この原因については、リード端子付きチッ
プダイオードの半田部での発熱が大きいことが原因であ
ることが分かった。すなわち、通常はダイオードのPN
ジャンクション部で発生した熱は、半田部を通って、導
電性のよい銅箔に移行して放熱していくのだが、半田部
は抵抗が大きく、しかも厚みが50μm以上もあって厚
いために、熱がこもってEVAなどに悪影響を与えてし
まうのである。
It has been found that this is due to the large heat generation in the solder portion of the chip diode with lead terminals. That is, normally the PN of the diode
The heat generated at the junction section passes through the solder section and is transferred to the copper foil with good conductivity to radiate heat. However, the solder section has a large resistance and is thicker than 50 μm, The heat accumulates and adversely affects EVA and the like.

【0011】このため、リード端子付きチップダイオー
ドにおける半田部分をできるだけ薄く作成する方が望ま
しい。これは、EVAの厚みの削減やコストダウンの意
味からも望ましい。このように半田部の厚みを薄くする
方法としては、半田溶融時に圧力を上げることによって
半田部を薄くする方法、あるいは半田量を少なくするこ
とが考えられる。
Therefore, it is desirable to make the solder portion of the chip diode with lead terminals as thin as possible. This is also desirable in terms of reducing the thickness of EVA and reducing costs. As a method of reducing the thickness of the solder portion in this manner, it is conceivable to increase the pressure when the solder is melted to reduce the thickness of the solder portion, or to reduce the amount of solder.

【0012】しかしながら、圧力を上げて半田を溶融し
た場合には、図6に示したように、チップダイオード5
01の部分から半田503がはみ出してしまう。特には
み出し量が多い場合には、2枚のリード端子が短絡して
しまい、製造上の歩留を悪化させてしまう。そしてこの
ようなダイオードを太陽電池素子に接続した場合には、
太陽電池自体が短絡して機能を果たさない。
However, when the pressure is increased to melt the solder, as shown in FIG.
The solder 503 overflows from the area 01. In particular, when the amount of protrusion is large, the two lead terminals are short-circuited and the manufacturing yield is deteriorated. And when connecting such a diode to the solar cell element,
The solar cell itself short-circuits and does not function.

【0013】また、半田量を少なくした場合には、図7
に示したように、接触部の全域に半田503がいきわた
らない。このため、接着面積が少なくなって接着力が弱
くなると共に、逆に抵抗がアップして発熱が大きくなっ
てしまい、上記と同様の問題を生じてしまう。
Further, when the amount of solder is reduced, as shown in FIG.
As shown in, the solder 503 does not spread over the entire contact portion. For this reason, the adhesive area is reduced and the adhesive force is weakened, and conversely, the resistance is increased and the heat generation is increased, which causes the same problem as described above.

【0014】以上のような問題に鑑み、本発明は、発熱
が少なく、製造上においても半田のはみ出しや接合不良
のない安定した半田接合が可能なリード端子付きチップ
ダイオード、並びにこれをバイパスダイオードして用い
た太陽電池モジュールを提供することを目的としてい
る。
In view of the above-mentioned problems, the present invention provides a chip diode with a lead terminal capable of stable solder joining with less heat generation and no solder bleeding or joint failure in manufacturing, and a bypass diode for this chip diode. It is intended to provide a solar cell module used as the above.

【0015】[0015]

【課題を解決するための手段】本発明のリード端子付き
チップダイオードは、チップダイオードにリード端子が
半田接合された構成において、該半田中に半田よりも高
導電性の導電性粒子が混在されていることを特徴とす
る。
A chip diode with lead terminals according to the present invention has a structure in which a lead terminal is soldered to a chip diode, wherein conductive particles having a higher conductivity than solder are mixed in the solder. It is characterized by being

【0016】また、導電性粒子の半田に対する体積百分
率は、好ましくは5乃至50%である。さらに、導電性
粒子は、好ましくは、Ag、Cu、Al、Zn、Sbか
ら選択される少なくとも1種の金属からなる。
The volume percentage of the conductive particles with respect to the solder is preferably 5 to 50%. Further, the conductive particles are preferably made of at least one metal selected from Ag, Cu, Al, Zn and Sb.

【0017】また、本発明の太陽電池モジュールは、複
数個の太陽電池素子が直列に接続された太陽電池モジュ
ールにおいて、上記のリード端子付きチップダイオード
が並列に接続されたこと特徴とする。
Further, the solar cell module of the present invention is characterized in that, in a solar cell module in which a plurality of solar cell elements are connected in series, the above chip diodes with lead terminals are connected in parallel.

【0018】[0018]

【発明の実施の形態】上記記載の導電性粒子の形状とし
ては、球状粉であっても燐片状であってもよく、特に限
定はなく、これらの混合物であってもよい。また大きさ
についても、一定の大きさの粒子を混入してもよいし、
分布を形成していてもよい。
BEST MODE FOR CARRYING OUT THE INVENTION The conductive particles described above may be in the form of spherical powder or flakes, and are not particularly limited, and may be a mixture thereof. Regarding the size, particles of a certain size may be mixed,
It may form a distribution.

【0019】半田中に混入する導電性粒子の量として
は、少なすぎると導電性アップの効果と流動性抑制の効
果があまり期待できず、多すぎると半田の相対量が少な
くなるために銅箔とチップダイオードを接合する接合力
が弱くなってしまう。これらの兼ね合いから、体積百分
率で5〜50%混入するのが望ましい。より好ましく
は、体積百分率で10〜30%混入する場合が、最も効
果が現れる。
When the amount of the conductive particles mixed in the solder is too small, the effect of increasing the conductivity and the effect of suppressing the fluidity cannot be expected so much, and when the amount is too large, the relative amount of the solder becomes small, so that the copper foil is reduced. The joining force for joining the chip diode and the chip diode will be weakened. From these tradeoffs, it is desirable to mix 5 to 50% by volume. More preferably, the effect is most remarkable when 10 to 30% by volume is mixed.

【0020】ここで、導電性粒子の種類としては、具体
的には、半田の体積抵抗率(1×10-5Ωcm)よりも
低い導電性の良好なAu、Ag、Cu、Ni、Al、F
e、Zn、Sbなどの各種金属粒子を使用することがで
きる。この中でも、特に半田との相性がよく、流動性の
抑制に効果の大きいAg、Cu、Al、Zn、Sbが好
適に用いられる。
Here, as the kind of the conductive particles, specifically, Au, Ag, Cu, Ni, Al, which has good conductivity lower than the volume resistivity (1 × 10 −5 Ωcm) of the solder, F
Various metal particles such as e, Zn and Sb can be used. Among these, Ag, Cu, Al, Zn, and Sb, which have a good compatibility with solder and a large effect of suppressing fluidity, are preferably used.

【0021】リード端子としては、体積抵抗率が低く工
業的に安定して供給されている材料が用いられるが、加
工性が良く、安価な銅箔が好適に用いられる。
As the lead terminal, a material having a low volume resistivity and being supplied industrially stably is used, but a copper foil, which has good workability and is inexpensive, is preferably used.

【0022】また、銅箔を用いる場合には、腐食防止、
酸化防止などの目的で、表面に薄い金属層を設けてもよ
い。このような表面金属層としては、銀、パラジウム、
パラジウムと銀の合金、金などの腐食されにくい貴金属
や、ニッケル、錫、半田などの耐食性のよい金属が挙げ
られる。
When copper foil is used, corrosion prevention,
A thin metal layer may be provided on the surface for the purpose of preventing oxidation. As such a surface metal layer, silver, palladium,
Examples include alloys of palladium and silver, precious metals such as gold that are not easily corroded, and metals with good corrosion resistance such as nickel, tin, and solder.

【0023】また、表面金属層の形成方法としては、作
成が比較的容易な蒸着法、メッキ法、クラッド法が好適
に用いられる。
As a method of forming the surface metal layer, a vapor deposition method, a plating method or a clad method, which are relatively easy to make, are preferably used.

【0024】リード端子の厚みとしては、70μm以上
で150μm以下が望ましい。70μm以上とすること
で、電流密度に十分対応できるだけの断面積を確保でき
るとともに、実質上機械的結合部材として使用でき、か
つ接続作業がリード端子に与える破損などの悪影響を防
止することができる。一方、リード端子は厚くするほど
抵抗損失を小さくすることができるが、150μm以下
とすることで表面被覆材によるなだらかな被覆が可能と
なる。このようになだらかな被覆ができれば段差を小さ
くすることができる。そして、段差が小さいほど表面被
覆材の厚みを薄くでき、被覆材料を節約することができ
る。
The thickness of the lead terminal is preferably 70 μm or more and 150 μm or less. When the thickness is 70 μm or more, it is possible to secure a cross-sectional area that can sufficiently cope with the current density, it can be practically used as a mechanical coupling member, and it is possible to prevent adverse effects such as damage to the lead terminals caused by the connecting work. On the other hand, the thicker the lead terminal is, the smaller the resistance loss can be made. However, when the lead terminal is 150 μm or less, the surface coating material can be smoothly coated. If such a gentle coating is achieved, the step difference can be reduced. And, the smaller the step is, the thinner the surface coating material can be made, and the coating material can be saved.

【0025】また、このようなリード端子付きチップダ
イオードをバイパスダイオードとして接続する太陽電池
素子の一例の説明を図8を用いて説明する。ここで、本
発明で用いられる太陽電池素子は、単結晶、多結晶ある
いはアモルファスシリコン系太陽電池に適用できる以外
に、シリコン以外の半導体を用いた太陽電池、ショット
キー接合型などの太陽電池に適用できるが、以下には代
表としてアモルファスシリコン太陽電池の場合について
説明する。
An example of a solar cell element in which such a chip diode with lead terminals is connected as a bypass diode will be described with reference to FIG. Here, the solar cell element used in the present invention is applicable to a solar cell using a semiconductor other than silicon, a solar cell such as a Schottky junction type, in addition to being applicable to a single crystal, polycrystal or amorphous silicon solar cell. However, the case of an amorphous silicon solar cell will be described below as a representative.

【0026】基板801はアモルファスシリコンのよう
な薄膜の太陽電池の場合に、半導体層803を機械的に
支持する部材であり、また、電極としても用いられる場
合もある。基板801は、半導体層803を成膜する時
の加熱温度に耐える耐熱性が要求されるが導電性のもの
でも電気絶縁性のものでもよい。
The substrate 801 is a member that mechanically supports the semiconductor layer 803 in the case of a thin film solar cell such as amorphous silicon, and may also be used as an electrode. The substrate 801 is required to have heat resistance to withstand a heating temperature at the time of forming the semiconductor layer 803, but may be conductive or electrically insulating.

【0027】導電性の材料としては、具体的には、N
i、Cr、Al、Mo、Au、Nb、Ta、V、Ti、
Pt、Pbなどの金属またはこれらの合金、例えば真ち
ゅう、ステンレス鋼などの薄板及びその複合体やカーボ
ンシート、亜鉛メッキ鋼板が挙げられる。また、電気絶
縁性材料としては、ポリエステル、ポリエチレン、ポリ
カーボネート、セルロースアセテート、ポリプロピレ
ン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレ
ン、ポリアミド、ポリイミド、エポキシなどの耐熱性合
成樹脂のフィルムまたはシートまたはこれらとガラスフ
ァイバー、カーボンファイバー、ホウ素ファイバー、金
属繊維などとの複合体、及びこれらの金属の薄板、樹脂
シートなどの表面に異種材質の金属薄膜及び/またはS
iO2、Si34、Al23、ITNなどの絶縁性薄膜
をスパッタ法、蒸着法、鍍金法などにより表面コーディ
ング処理を行ったものおよび、ガラス、セラミックスな
どが挙げられる。
As the conductive material, specifically, N
i, Cr, Al, Mo, Au, Nb, Ta, V, Ti,
Examples thereof include metals such as Pt and Pb or alloys thereof, for example, thin plates such as brass and stainless steel and their composites, carbon sheets, and galvanized steel plates. Further, as the electrically insulating material, a film or sheet of heat-resistant synthetic resin such as polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide and epoxy, or these and glass fiber , A composite of carbon fiber, boron fiber, metal fiber, etc., and a metal thin film and / or S of a different material on the surface of a thin plate or a resin sheet of these metals.
Examples thereof include those obtained by subjecting an insulating thin film such as iO 2 , Si 3 N 4 , Al 2 O 3 and ITN to a surface coating treatment by a sputtering method, a vapor deposition method, a plating method, glass, ceramics and the like.

【0028】下部電極802は、半導体層803で発生
した電力を取り出すための一方の電極であり、半導体層
803に対してはオーミックコンタクトとなるような仕
事関数を持つことが要求される。下部電極802の材料
としては、Al、Ag、Pt、Au、Ni、Ti、M
o、Fe、V、Cr、Cu、ステンレス、真ちゅう、ニ
クロム、SnO2、In23、ZnO、ITOなどのい
わゆる金属単体または合金、及び透明導電性酸化物(T
CO)などが用いられる。
The lower electrode 802 is one electrode for taking out electric power generated in the semiconductor layer 803, and is required to have a work function that makes an ohmic contact with the semiconductor layer 803. The material of the lower electrode 802 is Al, Ag, Pt, Au, Ni, Ti, M.
o, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 , ZnO, so-called metal simple substance or alloy such as ITO, and transparent conductive oxide (T
CO) or the like is used.

【0029】また、下部電極802の表面は平滑である
ことが好ましいが、光の乱反射を起こさせる場合にはテ
クスチャー化してもよい。また、基板801が導電性で
あるときは下部電極802は特に設ける必要はない。下
部電極802の作成方法は、メッキ、蒸着、スパッタな
どの方法を用いられる。
Although the surface of the lower electrode 802 is preferably smooth, it may be textured if it causes irregular reflection of light. Further, when the substrate 801 is conductive, the lower electrode 802 need not be provided. As a method of forming the lower electrode 802, a method such as plating, vapor deposition, sputtering or the like is used.

【0030】本発明に用いられる太陽電池の半導体層8
03としては、薄膜太陽電池として一般に使用される公
知の半導体物質を使用することができる。具体的には、
例えば、pin接合非晶質シリコン層、pn接合多結晶
シリコン層、CuInSe2/CdSなどの化合物半導
体層が挙げられる。半導体層803の形成方法として
は、非晶質シリコン層の場合は、シランガスなどのフィ
ルムを形成する原材料ガスにプラズマ放電を発生させる
プラズマCVDなどにより形成することができる。ここ
で、上記のpn接合多結晶シリコン層は、例えば溶融シ
リコンからフィルムを形成するフィルム形成法によって
形成される。また、上記のCuInSe2/CdSに関
しては電子ビーム蒸着法、スパッタリング法、電析法な
どの方法で形成される。
The semiconductor layer 8 of the solar cell used in the present invention
As 03, a known semiconductor material generally used as a thin film solar cell can be used. In particular,
Examples thereof include a pin-junction amorphous silicon layer, a pn-junction polycrystalline silicon layer, and a compound semiconductor layer such as CuInSe 2 / CdS. As a method for forming the semiconductor layer 803, in the case of an amorphous silicon layer, it can be formed by plasma CVD or the like in which plasma discharge is generated in a raw material gas such as a silane gas which forms a film. Here, the pn junction polycrystalline silicon layer is formed by, for example, a film forming method of forming a film from molten silicon. Further, the above CuInSe 2 / CdS is formed by a method such as an electron beam vapor deposition method, a sputtering method and an electrodeposition method.

【0031】上部電極804は、半導体層803で発生
した起電力を取り出すための電極であり、下部電極80
2と対をなすものである。上部電極804は、アモルフ
ァスシリコンのようにシート抵抗が高い半導体の場合に
必要であり、結晶系の太陽電池ではシート抵抗が低いた
め特に必要としない。
The upper electrode 804 is an electrode for taking out the electromotive force generated in the semiconductor layer 803, and the lower electrode 80
It forms a pair with 2. The upper electrode 804 is necessary in the case of a semiconductor having a high sheet resistance such as amorphous silicon, and is not particularly necessary in a crystalline solar cell because it has a low sheet resistance.

【0032】また、上部電極804は、光入射側に位置
するため、透明であることが必要で、透明電極とも呼ば
れている。上部電極804は、太陽や白色蛍光灯などか
らの光を半導体層内に効率よく吸収させるために光の透
過率が85%以上であることが望ましく、さらに、電気
的には光で発生した電流を半導体層に対し横方向に流れ
るようにするためにシート抵抗値は100Ω/□以下で
あることが望ましい。このような特性を備えた材料とし
て、SnO2、In23、ZnO、CdO、CdSn
4、ITO(In23+SnO2)などの金属酸化物が
挙げられる。
Since the upper electrode 804 is located on the light incident side, it needs to be transparent and is also called a transparent electrode. The upper electrode 804 preferably has a light transmittance of 85% or more in order to efficiently absorb light from the sun, a white fluorescent lamp, or the like in the semiconductor layer. Further, electrically, a current generated by light is used. It is desirable that the sheet resistance value is 100 Ω / □ or less in order to allow the liquid crystal to flow laterally with respect to the semiconductor layer. Materials having such characteristics include SnO 2 , In 2 O 3 , ZnO, CdO, and CdSn.
Examples thereof include metal oxides such as O 4 and ITO (In 2 O 3 + SnO 2 ).

【0033】本発明で用いる集電電極805は、一般的
には櫛状に形成され、半導体層803や上部電極804
のシート抵抗の値から好適な幅やピッチが決定される。
集電電極805は比抵抗が低く太陽電池の直列抵抗とな
らないことが要求され、好ましい比抵抗としては10-2
Ωcm〜10-6Ωcmである。集電電極805の材料と
しては、Ti、Cr、Mo、W、Al、Ag、Ni、C
u、Sn、Ptなどの金属またはこれらの合金や半田が
用いられる。一般的には、金属粉末と高分子樹脂バイン
ダーがペースト状になった金属ペーストが用いられてい
るが、これに限られない。例えば、金属ワイヤーなどを
用いたものでも良い。
The collector electrode 805 used in the present invention is generally formed in a comb shape, and has a semiconductor layer 803 and an upper electrode 804.
The suitable width and pitch are determined from the sheet resistance value of.
The collector electrode 805 is required to have a low specific resistance so as not to be a series resistance of the solar cell, and a preferable specific resistance is 10 -2.
Ωcm to 10 −6 Ωcm. The material of the collecting electrode 805 is Ti, Cr, Mo, W, Al, Ag, Ni, C.
A metal such as u, Sn, or Pt, an alloy thereof, or solder is used. Generally, a metal paste in which a metal powder and a polymer resin binder are in a paste form is used, but the present invention is not limited to this. For example, one using a metal wire or the like may be used.

【0034】本発明で用いられるバスバー電極806
は、集電電極805を流れる電流を更に一端に集めるた
めの電極である。その電極材料としては、Ag、Pt、
Cuなどの金属やこれらの合金からなるものを用いるこ
とができ、形態としてはワイヤー状、箔状のものを貼り
つけたりしている。箔状のものとしては例えば銅箔や、
あるいは銅箔に錫メッキしたもので、場合によっては接
着剤付きのものが用いられる。また、設ける場所につい
ても、太陽電池素子の中央でなくてもよく、太陽電池素
子周辺であっても構わない。
Busbar electrode 806 used in the present invention
Is an electrode for further collecting the current flowing through the collector electrode 805 at one end. As the electrode material, Ag, Pt,
A metal such as Cu or an alloy thereof can be used, and a wire-shaped or foil-shaped one is attached as a form. Examples of foil-shaped products include copper foil,
Alternatively, a copper foil tin-plated with an adhesive is used in some cases. Also, the place where it is provided does not have to be in the center of the solar cell element, and may be in the vicinity of the solar cell element.

【0035】なお、図8において、807は導電性接着
材であり、集電電極805とバスバー電極806との接
続を確実にするためのものである。
In FIG. 8, reference numeral 807 denotes a conductive adhesive material for ensuring the connection between the collector electrode 805 and the bus bar electrode 806.

【0036】次に、太陽電池素子全体を覆うパッケージ
ング材料について説明する。このパッケージング材料の
基本的な構成は、図9に示すように、最表面材901、
表面封止材902、裏面封止材903などに分類され
る。
Next, the packaging material that covers the entire solar cell element will be described. The basic structure of this packaging material is as shown in FIG.
The surface sealing material 902 and the back surface sealing material 903 are classified.

【0037】表面封止材902は、光起電力素子の凹凸
を樹脂で被覆し、素子を温度変化、湿度、衝撃などの過
酷な外部環境から守りかつ最表面材と素子との接着を確
保するために必要である。したがって、耐候性、接着
性、充填性、耐熱性、耐寒性、耐衝撃性が要求される。
The surface sealing material 902 covers the irregularities of the photovoltaic element with a resin, protects the element from a harsh external environment such as temperature change, humidity, and shock, and secures the adhesion between the outermost surface material and the element. Is necessary for. Therefore, weather resistance, adhesion, filling properties, heat resistance, cold resistance, and impact resistance are required.

【0038】これらの要求を満たす樹脂としては、エチ
レン−酢酸ビニル共重合体(EVA)、エチレン−アク
リル酸メチル共重合体(EMA)、エチレン−アクリル
酸エチル共重合体(EEA)、ポリビニルブチラール樹
脂などのポリオレフィン系樹脂、ウレタン樹脂、シリコ
ーン樹脂、フッ素樹脂などが挙げられる。中でも、EV
Aは太陽電池用途としてバランスのとれた物性を有して
おり、好んで用いられる。ただ、そのままでは熱変形温
度が低いために容易に高温使用下で変形やクリープを呈
するので、架橋して耐熱性を高めておくことが望まし
い。
Resins satisfying these requirements include ethylene-vinyl acetate copolymer (EVA), ethylene-methyl acrylate copolymer (EMA), ethylene-ethyl acrylate copolymer (EEA), polyvinyl butyral resin. Examples include polyolefin resins, urethane resins, silicone resins, fluororesins, and the like. Among them, EV
A has well-balanced physical properties for use in solar cells and is preferably used. However, since the heat deformation temperature is low as it is, it easily deforms and creeps under high temperature use. Therefore, it is desirable to increase the heat resistance by crosslinking.

【0039】最表面材901としては、太陽電池モジュ
ールの最表層に位置するため耐候性、耐汚染性、機械強
度をはじめとして、太陽電池モジュールの屋外暴露にお
ける長期信頼性を確保するための性能が必要である。好
適に用いられる材料としては、フッ素樹脂、アクリル樹
脂などがある。なかでもフッ素樹脂は耐候性、耐汚染性
に優れているため好んで用いられる。
Since the outermost surface material 901 is located on the outermost surface layer of the solar cell module, it has weather resistance, stain resistance, mechanical strength, and other properties for ensuring long-term reliability in outdoor exposure of the solar cell module. is necessary. Materials that are preferably used include fluororesin and acrylic resin. Among them, fluororesins are preferably used because of their excellent weather resistance and stain resistance.

【0040】具体的には、ポリフッ化ビニリデン樹脂、
ポリフッ化ビニル樹脂あるは四フッ化エチレン−エチレ
ン共重合体などがある。耐候性の観点では、ポリフッ化
ビニリデン樹脂が優れているが、耐候性および機械的強
度の両立と透明性では四フッ化エチレン−エチレン共重
合体が優れている。また最表面材901としては、樹脂
に限ることなく、例えばガラスを用いたとしても何など
問題はない。
Specifically, polyvinylidene fluoride resin,
Examples include polyvinyl fluoride resin and tetrafluoroethylene-ethylene copolymer. From the viewpoint of weather resistance, the polyvinylidene fluoride resin is excellent, but the tetrafluoroethylene-ethylene copolymer is excellent in terms of both weather resistance and mechanical strength and transparency. Further, the outermost surface material 901 is not limited to resin, and even if glass is used, there is no problem.

【0041】次に、裏面封止材903としては、基板と
充分な接着性が確保でき、しかも長期耐久性に優れた材
料が好ましい。好適に用いられる材料としては、EV
A、ポリビニルブチラールなどのホットメルト材、両面
テープ、柔軟性を有するエポキシ接着剤が挙げられる。
また、裏面封止材903の外側には、太陽電池モジュー
ルの機械的強度を増すために、あるいは、温度変化によ
る歪、ソリを防止するために、補強板を張り付けても構
わない。例えば、鋼板、プラスチック板、FRP(ガラ
ス繊維強化プラスチック)板が好ましい。加熱圧着の方
法としては従来公知である真空ラミネーション、ロール
ラミネーションなどを種々選択して用いることができ
る。
Next, as the back surface sealing material 903, it is preferable to use a material capable of ensuring sufficient adhesiveness to the substrate and excellent in long-term durability. As a material preferably used, EV
A, a hot melt material such as polyvinyl butyral, a double-sided tape, and an epoxy adhesive having flexibility.
In addition, a reinforcing plate may be attached to the outside of the back surface sealing material 903 in order to increase the mechanical strength of the solar cell module or prevent distortion and warpage due to temperature change. For example, a steel plate, a plastic plate, or an FRP (glass fiber reinforced plastic) plate is preferable. Various known methods such as vacuum lamination and roll lamination can be used as the thermocompression bonding method.

【0042】リード端子付きチップダイオードにおい
て、半田中に導電性のよい導電性粒子を混入することに
より、半田自身の体積抵抗率を下げることができるこれ
により、半田部での発熱を従来よりも抑制することがで
き、EVAなどの樹脂に気泡を生じなくさせることがで
きる。また、導電性粒子を混入することは、半田の流動
性をも抑制することができる。よって、圧力をかけなが
ら半田を溶融した際に半田が流動せず、そのままの位置
で固化できるため、半田のはみ出しや接合不良がなく、
安定した製造が可能となる。
In the chip diode with lead terminals, the volume resistivity of the solder itself can be lowered by mixing the conductive particles having good conductivity into the solder, whereby heat generation in the solder portion can be suppressed as compared with the conventional case. It is possible to prevent bubbles from being generated in the resin such as EVA. Further, mixing the conductive particles can also suppress the fluidity of the solder. Therefore, when the solder is melted while applying pressure, the solder does not flow and can be solidified at the position as it is, so that there is no solder squeeze-out or joint failure,
Stable manufacturing becomes possible.

【0043】また、このリード端子付きチップダイオー
ドを太陽電池モジュールの各太陽電池素子に並列に接続
した場合には、ダイオードの発熱によって充填材の白濁
や素子を破壊することがない太陽電池モジュールを供給
することができる。
When this chip diode with lead terminals is connected in parallel to each solar cell element of the solar cell module, a solar cell module which does not cloud the filling material or destroy the element due to heat generation of the diode is supplied. can do.

【0044】[0044]

【実施例】【Example】

(実施例1)以下に本発明の第1の実施例について説明
する。まず、図1(a)に示すように、チップダイオー
ド101(4.5mm角、280μm厚シリコンPNダ
イオード)、銅箔102(軟質銅100μm厚)、半田
ペースト103をそれぞれ用意した。ここで、半田ペー
スト103は、クリーム半田(RX363:日本はんだ
社製)中に銅粒子(球状粉、直径約1μm)を体積百分
率で10%混入し、すり鉢の中で30分間混合した後、
3本ロールミルで3回パスしたものである。次に銅箔1
02の先端部とチップダイオード101の上に、半田ペ
ースト103をスクリーン印刷機にてスクリーン印刷
し、図1(c)に示すような順序で載置した。
(Embodiment 1) A first embodiment of the present invention will be described below. First, as shown in FIG. 1A, a chip diode 101 (4.5 mm square, 280 μm thick silicon PN diode), a copper foil 102 (soft copper 100 μm thick), and a solder paste 103 were prepared. Here, the solder paste 103 was prepared by mixing 10% by volume of copper particles (spherical powder, diameter of about 1 μm) into cream solder (RX363: manufactured by Nippon Solder Co., Ltd.) and mixing in a mortar for 30 minutes.
It was passed three times with a three-roll mill. Next, copper foil 1
The solder paste 103 was screen-printed on the tip portion of No. 02 and the chip diode 101 by a screen printing machine and placed in the order shown in FIG.

【0045】これらを200℃のヒーター上にのせ、図
中矢印の方向におもりで一定圧力を加えながら半田を溶
融し、部材101、102を半田接合した。この時点
で、総厚は約580μmであり、目視においては半田の
はみ出しや接合不良は観察されなかった。
These were placed on a heater at 200 ° C., the solder was melted while applying a constant pressure with a weight in the direction of the arrow in the figure, and the members 101 and 102 were solder-bonded. At this point, the total thickness was about 580 μm, and no solder squeeze-out or defective joining was visually observed.

【0046】上記のようなリード端子付きチップダイオ
ードのサンプルを10ケ作製し、図1(c)に示すよう
な銅箔102直上に、CA熱電対104を設置し、EV
A105でラミネーションを行った。さらに、図1
(d)で示すような回路を形成し、チップダイオードの
順方向に、実際の太陽電池素子で流れる可能性のある
3.8Aの定電流を30分間流し、温度の安定した30
分後にデジタルボルトメーターによって温度を読み取っ
た。以下に10サンプルの膜厚と温度のデータを示し
た。
Ten samples of the chip diode with lead terminals as described above were prepared, and the CA thermocouple 104 was placed directly on the copper foil 102 as shown in FIG.
Lamination was performed with A105. Furthermore, FIG.
A circuit as shown in (d) is formed, and a constant current of 3.8 A that may flow in an actual solar cell element is passed in the forward direction of the chip diode for 30 minutes to keep the temperature stable at 30 ° C.
The temperature was read by a digital voltmeter after a minute. The data of film thickness and temperature of 10 samples are shown below.

【0047】[0047]

【表1】 [Table 1]

【0048】すなわち、10サンプルの平均膜厚は57
9.6μm、平均温度は105.7℃であった。また、
10サンプルとも半田のはみ出し等は観察されなかっ
た。よって、半田中に銅粒子等の金属微粒子を混入させ
ることで、半田のはみ出し等のない安定したアセンブリ
ダイオードを作製することができる。
That is, the average film thickness of 10 samples is 57
The average temperature was 105.7 ° C. Also,
No solder protrusion or the like was observed in any of the 10 samples. Therefore, by mixing fine metal particles such as copper particles into the solder, it is possible to fabricate a stable assembly diode without the solder protruding.

【0049】(比較例1)比較の為に、半田ペースト中
に銅粒子を入れないこと以外は、実施例1と全く同様に
してサンプルを10ケ作製した。10サンプル中1サン
プルは、半田のはみ出しにより、銅箔同士で短絡を起こ
してしまった。以下に、残りの9サンプルの膜厚と温度
のデータを示す。
Comparative Example 1 For comparison, 10 samples were prepared in exactly the same manner as in Example 1 except that copper particles were not added to the solder paste. One of the 10 samples caused a short circuit between the copper foils due to the solder squeeze out. Below, the data of the film thickness and temperature of the remaining 9 samples are shown.

【0050】[0050]

【表2】 [Table 2]

【0051】つまり、9サンプルの平均膜厚は579.
7μm、平均温度は121.1℃であった。これらを実
施例1と比較した場合、膜厚はほとんど変わらないもの
の、温度が約15℃上昇した。このことから、半田中に
銅粒子を混入したことで、導電性が向上により発熱が抑
制できたものと考えられる。
That is, the average film thickness of the 9 samples is 579.
It was 7 μm and the average temperature was 121.1 ° C. When these were compared with Example 1, the film thickness was almost unchanged, but the temperature increased by about 15 ° C. From this, it is considered that by mixing the copper particles in the solder, the conductivity was improved and the heat generation was suppressed.

【0052】(実施例2)以下に本発明の第2の実施例
について説明する。実施例1と同様の分散方法で、クリ
ーム半田(RX363:日本はんだ社製)中にAl粒子
(球状粉、平均直径約5μm)を体積百分率で2%、5
%、10%、20%、30%、50%、80%混入した
半田ペーストA、B、C、D、E、F、Cを作製した。
(Second Embodiment) A second embodiment of the present invention will be described below. By the same dispersion method as in Example 1, 2% by volume of Al particles (spherical powder, average diameter of about 5 μm) in cream solder (RX363: manufactured by Nippon Solder Co., Ltd.) were used.
%, 10%, 20%, 30%, 50%, 80% mixed solder pastes A, B, C, D, E, F, C were prepared.

【0053】これらの半田ペーストを溶融した時の体積
抵抗率を測定すると、図2のような結果が得られた。ま
た、図3には半田溶融後の、リード銅箔とチップダイオ
ードの180度剥離試験の結果を示した。
When the volume resistivities of these solder pastes when melted were measured, the results shown in FIG. 2 were obtained. Further, FIG. 3 shows the result of the 180 ° peel test of the lead copper foil and the chip diode after melting the solder.

【0054】体積抵抗率に関しては、Al粒子を混入し
ていく程下がっていく傾向が見られ、10%以上混入し
た場合にはほとんど飽和してしまった。また、剥離力に
関しては、30%までは、何も混入しない0%の場合と
剥離力に変化はないが、50%混入あたりから徐々に下
がり始め、80%に至ってはかなり弱くなってしまう。
これは、Al粒子が多い場合には半田による接合力がほ
とんど働かないためであると考えられる。
The volume resistivity tends to decrease as the Al particles are mixed, and it is almost saturated when the Al particles are mixed in an amount of 10% or more. With respect to the peeling force, up to 30%, there is no change in the peeling force as compared with the case of 0% in which nothing is mixed, but the peeling force starts to gradually decrease from about 50% mixing, and becomes considerably weak up to 80%.
It is considered that this is because the joining force of the solder hardly works when the Al particles are large.

【0055】さらに、これらの7種類の半田ペーストを
用いて、実施例1と同様のサンプルを作製し、温度測定
を行ったところ、以下の結果が得られた。なお、それぞ
れの結果は、3サンプルの平均である。さらに、サンプ
ルAに関しては、短絡はしなかったが半田のはみ出しが
目視で確認された。
Further, using these seven kinds of solder pastes, a sample similar to that of Example 1 was prepared and the temperature was measured. The following results were obtained. Each result is an average of 3 samples. Further, with respect to Sample A, no short circuit was found, but solder protrusion was visually confirmed.

【0056】[0056]

【表3】 上記温度測定の結果は、ほぼ半田の体積抵抗率の結果と
一致しており、金属粒子を混入するほど下がってくる傾
向が得られた。
[Table 3] The result of the above temperature measurement was almost in agreement with the result of the volume resistivity of the solder, and the tendency was lowered as the metal particles were mixed.

【0057】以上のように、180度剥離の結果、及び
目視検査の結果を考えると、半田のはみ出しがなくて、
かつ強度的にも強いアセンブリダイオードを提供するに
は、金属微粒子の混入量が体積百分率で5〜50%が最
適である。さらに、この条件においては、半田部の発熱
の抑制に十分な効果が得られた。
As described above, considering the result of 180 degree peeling and the result of visual inspection, there is no solder protrusion,
In order to provide an assembly diode that is also strong in terms of strength, the amount of the metal fine particles mixed is optimally 5 to 50% by volume. Furthermore, under these conditions, a sufficient effect of suppressing heat generation of the solder part was obtained.

【0058】(実施例3)次に、本発明の第3の実施例
について説明する。本実施例では、基板としてステンレ
ス基板を用いた非晶質シリコン太陽電池に、上記のリー
ド端子付きチップダイオードを接続した構成とした。こ
れを図4を用いて具体的に説明する。ここで、図4
(a)は太陽電池素子を光入射面側から見た概略図、図
4(b)は作製したリード端子付きチップダイオードか
らなるバイパスダイオードの概略図、図4(c)は
(a)の太陽電池素子にこのバイパスダイオードを接続
した概略を示した図である。
(Embodiment 3) Next, a third embodiment of the present invention will be described. In this embodiment, the above-mentioned chip diode with lead terminals is connected to an amorphous silicon solar cell using a stainless steel substrate as a substrate. This will be specifically described with reference to FIG. Here, FIG.
4A is a schematic view of the solar cell element as seen from the light incident surface side, FIG. 4B is a schematic view of a bypass diode composed of the chip diode with a lead terminal produced, and FIG. 4C is the sun of FIG. 4A. It is the figure which showed the outline which connected this bypass diode to the battery element.

【0059】まず、太陽電池素子用の基板として、表面
を洗浄した厚さ0.1mmのステンレススチール箔から
なるロール状ステンレス基板を用意した。次にこのステ
ンレス基板の表面上に、複数個の太陽電池素子400を
同時に形成した。この太陽電池素子400は、下表に示
した多層膜を有する構造体である。
First, as a substrate for a solar cell element, a roll-shaped stainless substrate made of a stainless steel foil having a thickness of 0.1 mm and having a cleaned surface was prepared. Next, a plurality of solar cell elements 400 were simultaneously formed on the surface of this stainless steel substrate. This solar cell element 400 is a structure having a multilayer film shown in the table below.

【0060】[0060]

【表4】 [Table 4]

【0061】上記のプロセスにより多層膜が形成された
ロール状ステンレス基板は、切断加工により、各太陽電
池素子に分割した。このようにして、図4(a)に示す
太陽電池素子400を10個作製した(図中には3個の
み示す)。
The roll-shaped stainless steel substrate on which the multilayer film was formed by the above process was divided into solar cell elements by cutting. In this way, 10 solar cell elements 400 shown in FIG. 4A were manufactured (only 3 are shown in the figure).

【0062】この太陽電池素子400に対して、以下の
(1)〜(9)の処理を順番に行い、太陽電池素子群A
を作製した。
The following processes (1) to (9) are sequentially performed on the solar cell element 400 to obtain the solar cell element group A.
Was produced.

【0063】(1)太陽電池素子400の上に、ITO
のエッチング材(FeCl3)含有ペーストを401の
パターンにスクリーン印刷した後、純水洗浄することに
より、ITO層の一部を除去し上部電極と下部電極の電
気的な分離を確実にした。
(1) ITO on the solar cell element 400
After the etching material (FeCl 3 ) containing paste of ( 1 ) was screen-printed on the pattern of 401, it was washed with pure water to remove a part of the ITO layer and ensure the electrical separation between the upper electrode and the lower electrode.

【0064】(2)各太陽電池素子の非有効発電領域の
一部のITO層、a−Si層及び下部電極層をグライン
ダーで除去して、ステンレス基板面402を露出させて
下部電極からの取り出し部とした。
(2) Part of the ITO layer, a-Si layer and lower electrode layer in the non-effective power generation region of each solar cell element is removed by a grinder to expose the stainless substrate surface 402 and take it out from the lower electrode. Part and

【0065】(3)ITO上に、0.3mm幅の集電電
極403を、銀ペーストをスクリーン印刷し、オープン
で焼成することにより形成した。
(3) A 0.3 mm wide collector electrode 403 was formed on ITO by screen-printing a silver paste and firing it open.

【0066】(4)後述するパスバー電極405と下部
電極との絶縁を確実にするために、基板露出面と隣接し
てポリイミドの絶縁テープ(厚み100μm)408を
貼付した。
(4) In order to ensure the insulation between the pass bar electrode 405 and the lower electrode, which will be described later, a polyimide insulating tape (thickness 100 μm) 408 was attached adjacent to the exposed surface of the substrate.

【0067】(5)絶縁テープ404を貼付した後、バ
スバー電極405を図示したように載置し、バスバー電
極405の上から、銀ペースト406をドッティングし
てオーブンで焼成し、集電電極403とバスバー電極4
05の接続を行った。これにより、バスバー電極405
は太陽電池素子の一方の取り出し電極となる。
(5) After attaching the insulating tape 404, the bus bar electrode 405 is placed as shown in the figure, the silver paste 406 is put on the bus bar electrode 405 and baked in the oven to collect the current. And bus bar electrode 4
05 connections were made. Thereby, the bus bar electrode 405
Serves as one of the extraction electrodes of the solar cell element.

【0068】(6)次に、実施例2で述べた半田ペース
トEを用い、図4(b)で示すような形状のアセンブリ
ダイオード409を作製した。ここで、チップダイオー
ド408としては大きさ4.5mm角で280μm厚の
シリコンPNダイオードを、また銅箔407としては1
00μm厚の軟質銅をそれぞれ用いた。
(6) Next, using the solder paste E described in Example 2, an assembly diode 409 having a shape as shown in FIG. 4B was produced. Here, the chip diode 408 is a silicon PN diode having a size of 4.5 mm square and a thickness of 280 μm, and the copper foil 407 is 1
Soft copper with a thickness of 00 μm was used.

【0069】(7)厚み100μmの銅箔410を図4
(c)に示す位置に載置し、バスバー電極405との交
差部分と基板露出面404との接触部分を半田付けによ
り電気的に接続した。こうして10直列の太陽電池素子
が接続した。
(7) A copper foil 410 having a thickness of 100 μm is shown in FIG.
It was placed at the position shown in (c), and the intersecting portion with the bus bar electrode 405 and the contacting portion with the substrate exposed surface 404 were electrically connected by soldering. In this way, 10 series solar cell elements were connected.

【0070】(8)さらに、図4(b)で示したダイオ
ードを図4(c)で示す位置に載置し、銅箔410との
接触部分を半田付けしにより電気的に接続した。こうし
て各素子に並列にダイオードの接続が完成した。
(8) Further, the diode shown in FIG. 4 (b) was placed at the position shown in FIG. 4 (c), and the contact portion with the copper foil 410 was electrically connected by soldering. In this way, the diode connection was completed in parallel with each element.

【0071】(9)(1)〜(8)までの工程を、金属
微粒子を全く混入しない半田ペースト(RX363)を
使用する以外は全く同様にして、太陽電池素子群Bを作
製した。
(9) A solar cell element group B was manufactured in the same manner as in steps (1) to (8) except that a solder paste (RX363) containing no fine metal particles was used.

【0072】上述のように作製した太陽電池素子群A、
Bに対して、以下に述べる処理を行った。太陽電池素子
群のの受光面側にEVAシート(スプリングボーンラボ
ラトリーズ社製、商品名フォトキャップ、厚さ460μ
m)と片面をコロナ放電処理した一軸延伸のETFEフ
ィルム(デュポン社製、商品名 テフゼルT2フィル
ム、厚さ38μm)を、裏側にEVAシート(スプリン
グボーンラボラトリーズ社製、商品名フォトキャップ、
厚さ460μm)とナイロンフィルム(デュポン社製、
商品名 ダーテック、厚さ63.5μm)と黒色に塗装
したガルバリウム鋼板(亜鉛メッキ鋼板、厚さ0.27
mm)をETFE/EVA/太陽電池素子群/EVA/
ナイロン/EVA/鋼板という順に重ね、真空ラミネー
ト装置を用いて加圧脱気しながら150℃で30分加熱
することにより太陽電池モジュールA、Bを得た。
The solar cell element group A manufactured as described above,
The following processing was performed on B. EVA sheet (made by Springborn Laboratories, product name Photocap, thickness 460μ on the light receiving surface side of the solar cell element group)
m) and a uniaxially stretched ETFE film (manufactured by DuPont, trade name Tefzel T2 film, thickness: 38 μm) whose one side is subjected to corona discharge treatment, and an EVA sheet (manufactured by Springborn Laboratories, trade name Photo Cap) on the back side.
Thickness 460 μm) and nylon film (Dupont,
Product name: DATEC, thickness 63.5μm) and black painted galvalume steel plate (galvanized steel plate, thickness 0.27)
mm) to ETFE / EVA / Solar cell element group / EVA /
Nylon / EVA / steel sheets were layered in this order, and solar cell modules A and B were obtained by heating at 150 ° C. for 30 minutes while depressurizing and using a vacuum laminating apparatus.

【0073】なお、ここで用いたEVAシートは太陽電
池の封止材として広く用いられているものであり、EV
A樹脂(酢酸ビニル含有率33%)100重量部に対し
て架橋剤1.5重量部、紫外線吸収剤0.3重量部、光
安定化剤0.1重量部、酸化防止剤0.2重量部、シラ
ンカップリング剤0.25重量部を配合したものであ
る。出力端子はあらかじめ光起電力素子裏面にまわして
おき、ラミネート後、ガルバリウム鋼板に予め開けてお
いた端子取り出し口から出力が取り出せるようにした。
The EVA sheet used here is widely used as a sealing material for solar cells.
1.5 parts by weight of cross-linking agent, 0.3 part by weight of ultraviolet absorber, 0.1 part by weight of light stabilizer, 0.2 part by weight of antioxidant per 100 parts by weight of resin A (vinyl acetate content 33%). Parts, and 0.25 parts by weight of a silane coupling agent. The output terminal was previously turned on the back surface of the photovoltaic element, and after lamination, the output could be taken out from the terminal take-out opening previously opened in the galvalume steel plate.

【0074】上記のようにして作製した太陽電池モジュ
ールA、Bを、室温85度、湿度85%の室内に設置
し、ダイオードの順方向に実際の太陽電池素子で流れる
可能性のある3.8Aの定電流を1000時間流して加
速試験を行った。
The solar cell modules A and B produced as described above are placed in a room having a room temperature of 85 ° C. and a humidity of 85%, and 3.8 A which may flow in the forward direction of the diode with an actual solar cell element. The constant current was applied for 1000 hours to perform an acceleration test.

【0075】1000時間後に、太陽電池モジュールを
外観観察すると、太陽電池モジュールAでは少し黄変す
る以外は外観上何等変化が生じなかった。これに対し、
太陽電池モジュールBでは、ダイオード付近のEVAか
ら気泡が生じ、ダイオードが見えないくらいの白濁が生
じていた。さらに、樹脂の熱劣化と思われる黄変が観察
された。
When the appearance of the solar cell module was observed after 1000 hours, no change was observed in the appearance of the solar cell module A except that it slightly yellowed. In contrast,
In the solar cell module B, bubbles were generated from EVA near the diode, and cloudiness was generated to the extent that the diode could not be seen. Furthermore, yellowing, which is considered to be due to heat deterioration of the resin, was observed.

【0076】以上の結果から、金属微粒子を混入した半
田ペーストを使用して作製したダイオードでは、半田部
での発熱が少なくなる効果により、太陽電池の外観を損
なうことがなくなる。
From the above results, the diode manufactured by using the solder paste mixed with the metal fine particles does not spoil the appearance of the solar cell due to the effect of reducing heat generation in the solder portion.

【0077】[0077]

【発明の効果】以上の通り、本発明によれば、半田中に
高導電性の金属微粒子を混入することによって、製造上
半田のはみ出しや接合不良のない安定した接合のリード
端子付きダイオードを得ることができる。そして、この
リード端子付きダイオードを太陽電池モジュールのバイ
パスダイオードとして使用することで、外観を損ねない
ダイオードを提供することができる。
As described above, according to the present invention, by mixing the highly conductive metal fine particles in the solder, a diode with a lead terminal can be obtained which is stable and does not squeeze out of the solder or is defective in manufacturing. be able to. Then, by using the diode with the lead terminal as a bypass diode of the solar cell module, it is possible to provide a diode that does not impair the appearance.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)〜(d)は本発明の実施例1の説明図で
ある。
1A to 1D are explanatory views of a first embodiment of the present invention.

【図2】本発明の実施例2において、半田中の一粒子量
と体積抵抗率の関係を示すグラフである。
FIG. 2 is a graph showing the relationship between the amount of one particle in solder and the volume resistivity in Example 2 of the present invention.

【図3】本発明の実施例2において、半田中のAl粒子
量と剥離力の関係を示すグラフである。
FIG. 3 is a graph showing the relationship between the amount of Al particles in solder and the peeling force in Example 2 of the present invention.

【図4】(a)〜(c)は本発明の実施例3の説明図で
ある。
4A to 4C are explanatory views of a third embodiment of the present invention.

【図5】従来のチップダイオードの概略図である。FIG. 5 is a schematic view of a conventional chip diode.

【図6】本発明の課題の説明図である。FIG. 6 is an explanatory diagram of a problem of the present invention.

【図7】本発明の課題の説明図である。FIG. 7 is an explanatory diagram of a problem of the present invention.

【図8】本発明で使用する太陽電池素子の説明図であ
る。
FIG. 8 is an explanatory diagram of a solar cell element used in the present invention.

【図9】本発明で使用するパッケージング材料の説明図
である。
FIG. 9 is an explanatory diagram of a packaging material used in the present invention.

【符号の説明】[Explanation of symbols]

101、108、501 チップダイオード、 102、407、502 リード端子、 103、503 半田、 104 熱電対、 105 EVA、 400 太陽電池素子、 401 エッチングライン、 402 基板露出部分、 403、805 集電電極、 404 絶縁テープ、 405、806 バスバー電極、 406、807 導電性接着材、 409 アセンブリダイオード、 410 銅箔、 801 基板、 802 下部電極層、 803 半導体層、 804 上部電極層、 901 最表面材、 902 表面封止材、 903 裏面封止材。 101, 108, 501 chip diode, 102, 407, 502 lead terminal, 103, 503 solder, 104 thermocouple, 105 EVA, 400 solar cell element, 401 etching line, 402 substrate exposed portion, 403, 805 current collecting electrode, 404 Insulating tape, 405, 806 bus bar electrode, 406, 807 conductive adhesive, 409 assembly diode, 410 copper foil, 801 substrate, 802 lower electrode layer, 803 semiconductor layer, 804 upper electrode layer, 901 outermost surface material, 902 surface sealing Stopping material, 903 Backside sealing material.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 31/042 H01L 31/10 A 31/10 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 31/042 H01L 31/10 A 31/10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 チップダイオードにリード端子が半田接
合されたリード端子付きチップダイオードにおいて、該
半田中に半田よりも高導電性の導電性粒子が混在されて
いることを特徴とするリード端子付きチップダイオー
ド。
1. A chip diode with a lead terminal, in which a lead terminal is solder-bonded to a chip diode, wherein conductive particles having a higher conductivity than solder are mixed in the solder. diode.
【請求項2】 該導電性粒子の半田に対する体積百分率
が5乃至50%であることを特徴とする請求項1に記載
のリード端子付きチップダイオード。
2. The chip diode with lead terminal according to claim 1, wherein the volume percentage of the conductive particles with respect to the solder is 5 to 50%.
【請求項3】 該導電性粒子がAg、Cu、Al、Z
n、Sbから選択される少なくとも1種の金属からなる
ことを特徴とする請求項1乃至2のいずれか1項に記載
のリード端子付きチップダイオード。
3. The conductive particles are Ag, Cu, Al, Z.
3. The chip diode with lead terminal according to claim 1, wherein the chip diode with lead terminal is made of at least one metal selected from n and Sb.
【請求項4】 複数個の太陽電池素子が直列に接続され
た太陽電池モジュールにおいて、前記各太陽電池素子に
請求項1乃至3のいづれか1項に記載のリード端子付き
チップダイオードが並列に接続されていること特徴とす
る太陽電池モジュール。
4. In a solar cell module in which a plurality of solar cell elements are connected in series, the chip diode with a lead terminal according to claim 1 is connected in parallel to each of the solar cell elements. The solar cell module is characterized by
JP7231108A 1995-09-08 1995-09-08 Chip diode with lead terminal and solar cell module using this Pending JPH0982865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7231108A JPH0982865A (en) 1995-09-08 1995-09-08 Chip diode with lead terminal and solar cell module using this

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7231108A JPH0982865A (en) 1995-09-08 1995-09-08 Chip diode with lead terminal and solar cell module using this

Publications (1)

Publication Number Publication Date
JPH0982865A true JPH0982865A (en) 1997-03-28

Family

ID=16918433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7231108A Pending JPH0982865A (en) 1995-09-08 1995-09-08 Chip diode with lead terminal and solar cell module using this

Country Status (1)

Country Link
JP (1) JPH0982865A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11106589A (en) * 1997-08-29 1999-04-20 Dyneon Llc Fluoropolymer sealant for solar battery module
EP0917211A2 (en) * 1997-11-17 1999-05-19 Canon Kabushiki Kaisha Moldless semiconductor device and photovoltaic device module making use of the same
JP2001237358A (en) * 2000-02-21 2001-08-31 Rohm Co Ltd Structure of packaged two-terminal semicnoductor device
JP2002246628A (en) * 2001-02-14 2002-08-30 Showa Shell Sekiyu Kk Solar cell module integrally sealed with by-pass diode and method of manufacturing the module thereof
JP2008137077A (en) * 2006-11-13 2008-06-19 Sulzer Metco Us Inc Material and method of manufacture of solder joint with high thermal conductivity and high electrical conductivity
WO2011162470A2 (en) * 2010-06-21 2011-12-29 Kim Jae Ku Diode package having improved lead wire and manufacturing method therefor
WO2012053471A1 (en) * 2010-10-22 2012-04-26 シャープ株式会社 Solar battery cell

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11106589A (en) * 1997-08-29 1999-04-20 Dyneon Llc Fluoropolymer sealant for solar battery module
EP0917211A2 (en) * 1997-11-17 1999-05-19 Canon Kabushiki Kaisha Moldless semiconductor device and photovoltaic device module making use of the same
US6316832B1 (en) 1997-11-17 2001-11-13 Canon Kabushiki Kaisha Moldless semiconductor device and photovoltaic device module making use of the same
JP2001237358A (en) * 2000-02-21 2001-08-31 Rohm Co Ltd Structure of packaged two-terminal semicnoductor device
JP2002246628A (en) * 2001-02-14 2002-08-30 Showa Shell Sekiyu Kk Solar cell module integrally sealed with by-pass diode and method of manufacturing the module thereof
JP2013144314A (en) * 2006-11-13 2013-07-25 Sulzer Metco Us Inc Material and method for producing solder joint with high thermal conductivity and high electrical conductivity
JP2008137077A (en) * 2006-11-13 2008-06-19 Sulzer Metco Us Inc Material and method of manufacture of solder joint with high thermal conductivity and high electrical conductivity
WO2011162470A2 (en) * 2010-06-21 2011-12-29 Kim Jae Ku Diode package having improved lead wire and manufacturing method therefor
WO2011162470A3 (en) * 2010-06-21 2012-02-16 Kim Jae Ku Diode package having improved lead wire and manufacturing method therefor
US9065030B2 (en) 2010-06-21 2015-06-23 Gne Tech Co., Ltd. Diode package having improved lead wire and manufacturing method thereof
WO2012053471A1 (en) * 2010-10-22 2012-04-26 シャープ株式会社 Solar battery cell
JP5639657B2 (en) * 2010-10-22 2014-12-10 シャープ株式会社 Solar cells
US9236503B2 (en) 2010-10-22 2016-01-12 Sharp Kabushiki Kaisha Solar cell

Similar Documents

Publication Publication Date Title
JP3352252B2 (en) Solar cell element group, solar cell module and method of manufacturing the same
KR100242852B1 (en) Photovoltaic cell and method of making the same
US6121542A (en) Photovoltaic device
JP3548246B2 (en) Photovoltaic element and method for manufacturing the same
US6586270B2 (en) Process for producing a photovoltaic element
JP3658160B2 (en) Molding machine
US6184457B1 (en) Photovoltaic device module
JPH09107119A (en) Solar cell module and its manufacture
JP2008135654A (en) Solar battery module
JPH10173210A (en) Electrode, its formation, and photovoltaic element using it
JP5739076B2 (en) Solar cell module and manufacturing method thereof
US20090250109A1 (en) Acrylic pressure sensitive adhesive composition, double coated adhesive sheet, and photovoltaic device
JPH0621501A (en) Solar cell module and manufacture thereof
JPH07302923A (en) Photovoltaic device
JPH08330615A (en) Series solar cell and manufacture thereof
JP2651121B2 (en) Solar cell module and method of installing the same
JP2005217148A (en) Solar cell module
JPH0982865A (en) Chip diode with lead terminal and solar cell module using this
JP2002252362A (en) Solar battery module
JP2000216421A (en) Semiconductor device and photoelectromotive force element module using the same, solar battery module, and building material
JPH07176775A (en) Solar cell module
JP3006711B2 (en) Solar cell module
JP4585652B2 (en) Photovoltaic element and method for producing photovoltaic element
JP3548379B2 (en) Photovoltaic device and manufacturing method thereof
JPH0888388A (en) Solar battery module