JPH0981510A

JPH0981510A - 拡張カード入出力制御装置

Info

Publication number: JPH0981510A
Application number: JP7240054A
Authority: JP
Inventors: Tokai Morino; 東海森野; Kazutoshi Kato; 和利加藤; Tomohisa Kohiyama; 智久小檜山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-09-19
Filing date: 1995-09-19
Publication date: 1997-03-28

Abstract

(57)【要約】【目的】ＰＣカードの入出力バッファのオーバーフロ
ーまたはアンダーフローを大幅に減少させ得る、拡張カ
ード入出力制御装置を提供すること。【構成】ＣＰＵ１と、ＣＰＵからアクセスが可能なシ
ステムバス４と、システムバス４に接続されたＰＣカー
ドバスブリッジ１０と、ＰＣカード１３にアクセスする
手段と、システムバス４に接続されたメモリ２２と、メ
モリ２２からシステムバス４経由でアクセスする手段
と、ＰＣカード１３からシステムバスを経由しないでメ
モリ２２にアクセスする手段とにより、ＰＣシステム内
にＰＣカードの大容量の入出力バッファを設け、バッフ
ァのオーバーフローまたはアンダーフローを大幅に減少
させることを可能とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ（以下、ＰＣと称する）、特にノート型パーソナルコ
ンピュータ（以下、ノートＰＣと称す）に用いて好適な
拡張カード入出力制御装置に関する。

【０００２】

【従来の技術】従来、ＰＣはデスクトップ型，タワー型
等の様に、持ち歩くには困難な大きさであったが、液晶
デバイス，部品の小型化や、実装技術の向上により、持
ち歩きが可能なノートＰＣが普及してきた。また、ノー
トＰＣに於いても、デスクトップＰＣ並の周辺機器の拡
張性が求められ、カード型の拡張ボード（ＰＣカード）
の標準化の規格としてＪＥＩＤＡとＰＣＭＣＩＡの仕様
が決められ、これらの２つの仕様を統合して「ＰＣＣ
ＡＲＤＳＴＡＮＤＡＲＤ（１９９５）」が纏まった。
また、雑誌「インターフェース」（ＣＱ出版社）；Ｊｕ
ｎｅ，１９９５の６０頁〜１３９頁には、ＰＣカードの
概要が記載されている。これにより、ノートＰＣでも、
ファックスモデム，拡張ＨＤＤ，拡張メモリなど、様々
な拡張周辺機器が利用できるようになってきた。

【０００３】図２の例を用いて、ＰＣカードにアクセス
する動作を説明する。ＣＰＵ１はシステムバス・メモリ
コントローラ３を介して、主記憶２や、システムバス４
にあるＰＣカード１２，ハードディスクドライブ７，表
示装置５等の周辺機器に対してアクセスできる。

【０００４】次に、ＣＰＵ１がＰＣカード１２に対して
リードアクセスする場合を詳細に説明する。ＣＰＵ１
は、システムバス・メモリコントローラ３に対して、リ
ード命令とＰＣカードのアドレスを送る。システムバス
・メモリコントローラ３は、ＣＰＵ１からのリード命令
を受けてそのアドレスからアクセス先がシステムバス４
上にあると解ると、システムバス４のアクセス権を要求
する。システムバス４がアイドル状態ならば即座にアク
セス権を獲得して、ＰＣカードバスブリッジ１０にアク
セスにいく。もし、システムバス４がほかのデバイスに
よって使用されていると、システムバス４のアクセス権
を要求してアービトレーションでアクセス権が獲得でき
るまで、ＰＣカードバスブリッジ１０にアクセスができ
ない、つまり待たされることになる。

【０００５】ＰＣカードバスブリッジ１０はリード命令
を受け取ると、ＰＣカードコネクタ１１を通してＰＣカ
ード１２からリードデータを読み出し、システムバス４
上にリードデータを送出する。システムバス・メモリコ
ントローラ３は、システムバス４からリードデータを読
みとってシステムバス上のアクセスを終了させ、ＣＰＵ
１にリードデータを渡し、リードアクセスを終了する。

【０００６】また、ライトアクセスの場合は同様に、Ｃ
ＰＵ１は、システムバス・メモリコントローラ３に対し
て、ライト命令とライトデータとＰＣカードのアドレス
を送る。システムバス・メモリコントローラ３は、シス
テムバス４のアクセス権を獲得してＰＣカードバスブリ
ッジ１０にライトデータを渡し、システムバスのアクセ
スを終了させる。ＰＣカードバスブリッジ１０は、ＰＣ
カード１２にライトデータを渡し、ライトアクセスを終
了する。

【０００７】

【発明が解決しようとする課題】従来のＰＣカードイン
タフェースを持ったシステムでは、上述のようにＰＣカ
ードにアクセスするのに必ずシステムバスを経由しなけ
ればならない。従って、システムバスのアクセス権を獲
得するのに、待たされる可能性がある。また、ウインド
ウ環境で複数のプログラムを実行させる場合には、他の
プログラムの処理や、優先度の高い割込処理などで、Ｐ
Ｃカードにアクセスするのが待たされる可能性がある。

【０００８】そこで、ＰＣカード側では、ＰＣカードが
ＣＰＵに対して要求を出してからＣＰＵがＰＣカードに
アクセスにいくまでの間、アンダーフローもしくはオー
バーフローしないように、十分な量の入出力バッファを
持つ必要がある。例えば、出力バッファを十分に持って
ないＰＣカードのファックスモデムで、ファックスデー
タを受信している場合、ＣＰＵはファックスモデムの出
力バッファのデータを一定の時間内にリードすることが
出来ずに、出力バッファがオーバフローしてしまい、通
信エラーで受信が中断してしまう。

【０００９】デスクトップシステムの拡張ボードは、物
理的にある程度の大きさを持っているため、入出力バッ
ファに安価な低容量のメモリを複数使うことによって、
十分な容量の入出力バッファを構築する事ができる。と
ころが、ＰＣカードは、名刺程度の大きさで、厚みも数
ミリ程度しかないので、大容量のバッファを持つために
は、集積度が高くパッケージの小さいメモリを使う必要
があるが、このようなメモリは高価である。

【００１０】このように、入出力バッファを小さくする
と、ＰＣカードの価格は低く抑えられるが、アンダーフ
ローもしくはオーバーフローする可能性があり、逆に、
入出力バッファを大きくすると、ＰＣカードの価格が上
がってしまうという問題があった。

【００１１】従って、本発明の解決すべき技術的課題は
上記した従来技術の持つ問題点を解消することにあり、
その目的とするところは、ＰＣカードの入出力バッファ
のオーバーフローまたはアンダーフローを大幅に減少さ
せ得る、拡張カード入出力制御装置を提供することにあ
る。

【００１２】

【課題を解決するための手段】上記した目的を達成する
ため、本発明による拡張カード入出力制御装置は、中央
処理装置と、中央処理装置からアクセスが可能なシステ
ムバスと、システムバスに接続された拡張カードのイン
タフェースと、ＰＣカードにアクセスする手段と、シス
テムバスに接続された記憶装置と、中央処理装置が記憶
装置にシステムバス経由でアクセスする手段と、ＰＣカ
ードからシステムバスを経由しないで記憶装置にアクセ
スする手段と、記憶装置の空き容量を検知して中央処理
装置に通知する手段とを具備し、ＰＣカード入出力バッ
ファがオーバーフローまたはアンダーフローしないよう
に構成したものである。

【００１３】

【作用】ＰＣカードがシステムバスを経由しないで記憶
装置にアクセスする手段を設けたことにより、システム
バスのトラフィックに関係なくＰＣシステム内の大容量
の記憶装置にアクセスができ、入出力バッファがオーバ
ーフローまたはアンダーフローするのを大幅に減少させ
ることができる。また、ＰＣシステム内の大容量の記憶
装置にアクセスできるので、ＰＣカード内に入出力バッ
ファが必要なくなり、部品点数を減らすことができる。

【００１４】

【実施例】以下、本発明の詳細を図示した実施例によっ
て説明する。図１は、本発明の１実施例に係るＰＣカー
ドインタフェースを持ったコンピュータシステム（ノー
トＰＣシステム）の概要を示すブロック図である。同図
において、１は中央処理演算ユニット（ＣＰＵ）、２は
主記憶、３はシステムバス・メモリコントローラ、４は
ＰＣＩやＩＳＡ等のシステムバス、５は表示装置、６は
液晶などのディスプレイ、７はハードディスクドライブ
（ＨＤＤ）、８はキーボード、９はマウス、１０はＰＣ
カードバスブリッジ、１１はＰＣカードコネクタ、１３
はファックスモデムＰＣカード、２１はメモリインタフ
ェース、２０はＰＣカードバスブリッジ１０とメモリイ
ンタフェース２１を結ぶＰＣカードメモリバス、２２は
メモリである。

【００１５】本実施例においては、図１に示すように、
ファックスモデムＰＣカード１３からメモリ２２にデー
タをライト出来るように、ＰＣカードバスブリッジ１０
とメモリインタフェース２１を結ぶＰＣカードメモリバ
ス２０を設けてある。また、メモリインタフェース２１
は、システムバス４からメモリ２２の内容をリード出来
るようにしておき、メモリ２２の空き容量を検出してあ
る程度少なくなるとＣＰＵ１に対して割込を発生できる
ようにすると、次の様な動作が可能になる。

【００１６】まず、ファックスモデムＰＣカード１３は
ファックスモデムであり、公衆回線に接続してファック
スのデータを受信しているとする。ファックスモデムＰ
Ｃカード１３は、受信データを受信しＡ／Ｄ変換をして
ディジタルデータを出力し、ＰＣカードバスブリッジ１
０を介して、メモリインタフェース２１にライトデータ
を渡し、メモリインタフェース２１は、メモリ２２にデ
ータを書き込む。そして、メモリ２２にデータがある程
度溜まってから、ＣＰＵ１に対して割り込みを発生さ
せ、メモリ２２に受信データが溜まっていることを通知
する。これにより、ＣＰＵ１はメモリインタフェース２
１に対してリード命令を発行して、受信データを読み出
す。

【００１７】この様にすることにより、出力バッファを
ＰＣ内部に取り込める。つまり、ＰＣカード内には出力
バッファを持つ必要がなくなり、ＰＣカードの価格を低
く抑えることが出来る。また、ＰＣカード内にバッファ
を持つのに比べ、ＰＣシステム内にバッファを持つので
物理空間的にも余裕があり、比較的容易に大容量のバッ
ファを持つことが出来る。

【００１８】次に、ＰＣカードバスブリッジ１０の構成
について、図３を用いて説明する。図３に示すように、
ＰＣカードバスブリッジ１０は、システムバス４とＰＣ
カードバスのインタフェースを相互に変換するインタフ
ェース変換部４０と、アクセスのモードを決定するモー
ドレジスタ４１と、アクセスのモードを切り替えるモー
ド切替部４２とから構成される。

【００１９】また、メモリインタフェース２１にアクセ
スするために用いる信号線は、たとえば、ＰＣカードバ
スのアドレス信号線がＮビットあるとすると、その上位
ビットのｍ本（Ｎ＞ｍである）を使用し、このｍ本の信
号をアクセスモードによって切り替えることで、メモリ
インタフェース２１にアクセスが出来るようにする。ま
た、アドレス線の上位だけを使うので、ＰＣカードは、
（Ｎ−ｍ）ビットで表せるアドレス空間へのアクセスに
は応答する事ができ、このアドレス空間にファックスモ
デムＰＣカード１３の動作を設定するレジスタを割り当
てることにより、ファックスモデムＰＣカード１３がメ
モリインタフェース２１にアクセスしているときでも、
ＣＰＵ１からファックスモデムＰＣカード１３の動作を
制御することができる。

【００２０】つまり、ｍ本のアドレス信号線だけがメモ
リインタフェース２１へのアクセスに用いられるだけで
あるので、（Ｎ−ｍ）本のアドレスと制御信号はそのま
まファックスモデムＰＣカード１３に接続されるので、
システムバス４からのアクセスを制御することができ、
アクセス出来る範囲が減少するだけである。

【００２１】実際の動作は、次の様になる。通常にシス
テムバス４のアクセスを受け付けるときは、ＣＰＵ１が
モードレジスタ４１に通常のアクセスを示す値を設定
し、モード切替部４２をインタフェース変換部４０側に
する。従来との互換性を保つために初期化をして、モー
ド切替部４２は、システムバス４からのアクセスを受け
付けるモードとする。同様に、ファックスモデムＰＣカ
ード１３がメモリインタフェース２１にアクセスすると
きには、ＣＰＵ１がモードレジスタ４１にメモリインタ
フェース２１へのアクセスを示す値を設定し、モード切
替部４２をメモリインタフェース２１側に接続する。こ
の様な構成にすることにより、従来からあるＰＣカード
バスのピン仕様のＰＣカードバスブリッジ１０を変更す
ることなく、互換性を保ったまま機能を拡張することが
出来る。

【００２２】また、図４に示す構成にした場合には次の
ようになる。図４では、モード切替部４２の代わりにモ
ード出力制御部４３を設け、ファックスモデムＰＣカー
ド１３がメモリインタフェース２１にアクセスするとき
に、メモリインタフェース２１にアクセスするために用
いる信号線を、モードレジスタ４１の値に対応してハイ
インピーダンス状態にする。こうすることにより、ファ
ックスモデムＰＣカード１３より出ているメモリインタ
フェース２１にアクセスするために用いる信号線を、直
接メモリインタフェース２１に接続することができ、Ｐ
Ｃカードバスブリッジ１０のピン数を減らすことができ
る。これにより、ＰＣカードバスブリッジ１０のパッケ
ージを小さくでき、価格を抑えることができる。

【００２３】図５は、ＰＣカードがビデオデコーダＰＣ
カード１４の場合の構成を示すブロック図である。図５
では、図１，図３，図４のメモリインタフェース２１を
表示装置５のグラフィックスインタフェース５０に、メ
モリ２２をビデオメモリ５１に置き換えたものである。

【００２４】ここで、ビデオデコードＰＣカード１４
は、ビデオデコーダカード、つまりＮＴＳＣ信号（ビデ
オ信号）をディジタイズして表示ディスプレイに表示す
るカードであるとする。ＮＴＳＣ信号は、６４０×４８
０ドット、１ドットあたり２バイトで、３０フレーム／
秒で表示するとすると、データレートは約１８Ｍバイト
／秒となる。仮に、このデータをシステムバス４を通し
て転送するようになすと、システムバス４の転送バンド
幅のかなりの部分を占めてしまうことになり、他のアプ
リケーションの動作に支障をきたすことになる。

【００２５】図５のグラッフィックスインタフェース５
０は、ＣＰＵ１からビデオメモリ５１に表示データをラ
イトしたり、表示データをビデオメモリ５１からリード
したりすることができるので、一種のメモリインタフェ
ースと言うことが出来る。図５の構成のように、つまり
矢印のようにＰＣカードは、表示データ（画像データ）
を、ＰＣカードバスブリッジ１０，グラフィックスイン
タフェース５０を介して、直接ビデオメモリ５１にライ
トすれば、システムバス４のトラフィックを全く使わず
に表示することが出来る。また、ＰＣカード内に出力バ
ッファを持つ必要もない。この場合、ビデオデコードＰ
Ｃカード１４が表示データをビデオメモリ５１に書き込
めば、表示ができるので、ＣＰＵ１に対する割込を発生
させる必要がない。つまり、ＣＰＵ１は、表示データを
主記憶２に取り込む必要がない。このようにすると、Ｃ
ＰＵ１の処理能力もほとんど必要にしないので、表示以
外の処理についても十分行うことができる、つまりＴＶ
などを表示しながら、他のアプリケーションを実行する
ことができる。

【００２６】なお、図５のビデオデコードＰＣカード１
４中において、１５はコントロールインタフェース、１
６はビデオデコーダ、７５はモードレジスタ、７６はカ
ード情報記録装置である。

【００２７】図６は、ＰＣカードがビデオエンコーダＰ
Ｃカード１７の場合の構成を示すブロック図である。ビ
デオエンコーダＰＣカード１７は、ビデオメモリ５１内
の表示データ（画像データ）をＤ／Ａ変換して、ＮＴＳ
Ｃの様なビデオ信号に変換して出力するカードである。
この構成では、表示データを順次ＰＣカードメモリバス
２０を介してリードして、ビデオエンコーダ１８でアナ
ログ信号に変換する。この場合も、図５の場合と同様
に、表示データをシステムバス４からリードすると、シ
ステムバス４のバンド幅のかなりの部分を占有してしま
うことになる。従って、ＰＣカードメモリバス２０を介
して表示データをリードすることで、ＣＰＵ１の処理を
ほとんど使わないで表示データをリードすることがで
き、この処理をしている間も他のアプリケーションを実
行することができる。また、表示データは、常にビデオ
メモリ５１に格納してあり、ビデオエンコーダＰＣカー
ド１７の内部には、大容量の入力バッファの様なメモリ
デバイスを実装する必要がなくなる。

【００２８】図７は、ファックスモデムＰＣカード１３
が、全二重通信でデータ転送を行っている場合である。
この場合には、ＰＣカードメモリバス２０のデータは双
方向の転送になる。つまり、受信データは、ＰＣカード
メモリバス２０を介してライトデータとしてメモリイン
タフェース２１に送られ、メモリ２２にライトされる。
一方、送信データは、メモリ２２からＰＣカードメモリ
バス２０を介してＰＣカード１３に、リードデータとし
て渡される。

【００２９】上述までの例では、データの流れは、リー
ドもしくはライトの一方向のみであったが、本例の場合
はデータの方向は双方向となる。データの方向を双方向
にすることにより、ＰＣカードの種類により限定される
ことが少なくなり、より多くのＰＣカードでこのメモリ
２２を利用できることになり、汎用性が増すことにな
る。つまり、汎用に入力バッファ及び出力バッファがＰ
Ｃのシステム内に存在することになり、ＰＣカード内に
用意する入出力バッファは、従来に比べ激減させること
が可能となり、ＰＣカードの低価格化にもつながる。ま
た、入出力バッファのためのメモリチップも必要ないの
で、実装の面でも従来に比べ有利である。

【００３０】次に、図７を用いて動作の説明を行う。ま
ず、初期化の手順について述べる。図８は、初期化の手
順を示したフローチャートである。

【００３１】最初に、ステップＳＴ１でＣＰＵ１は、フ
ァックスモデムＰＣカード１３内にあるカード情報記憶
装置７６の内容を読み出す。そして、ステップＳＴ２で
ＣＰＵ１は、ファックスモデムＰＣカード１３がＰＣカ
ードメモリバス２０を介してデータをメモリ２２にアク
セスするかどうかを、カード情報記憶装置７６の内容を
見て判断する。もし、ファックスモデムＰＣカード１３
が、ＰＣカードメモリバス２０を介してデータをメモリ
２２にアクセスしない場合には、処理を終了する。

【００３２】ここで、ファックスモデムＰＣカード１３
が、ＰＣカードメモリバス２０を介してデータをメモリ
２２にアクセスする場合には、ステップＳＴ３でＣＰＵ
１は、ＰＣカードバスブリッジ１０内のモードレジスタ
４１の値を、ＰＣカードメモリバス２０を通してアクセ
スするモードに設定する。次に、ステップＳＴ４でＣＰ
Ｕ１は、ＰＣカードブリッジ１０を介して、ファックス
モデムＰＣカード１３内のモードレジスタ７５に、ＰＣ
カードメモリバス２０を介してデータをメモリ２２にア
クセスを行うことを示す値を設定し、コントロールイン
タフェース７０に対して、アドレス線ｍ本をＰＣカード
メモリバス２０を介してデータをメモリ２２にアクセス
を行うバスに設定する。次に、ステップＳＴ５でＣＰＵ
１は、メモリインタフェース２１内にあるライトポイン
タ６１，リードポインタ６２に初期値を設定して、ステ
ップＳＴ６で、メモリインタフェース２１内にあるモー
ドレジスタ６０も同様に、ＰＣカードメモリバス２０を
通してアクセスが可能となるように設定する。

【００３３】こうすることにより、ファックスモデムＰ
Ｃカード１３から、ＰＣカードメモリバス２０を介して
メモリ２２にアクセスすることが可能となる。

【００３４】この様に初期化されたファックスモデムＰ
Ｃカード１３は、次のような動作を行う。受信データは
公衆回線より、Ａ／Ｄ変換部７４を通してディジタルデ
ータに変換され、ライト制御部７２によりＰＣカードメ
モリバス２０を介してメモリインタフェース２１に渡さ
れ、ライトポインタ６１の示すアドレスのメモリ２２に
ライトされる。そのとき、メモリインタフェース２１内
のライトポインタ６１を同時に更新する。このようにす
ることで、ライトデータを受け取る毎に、自動的にライ
トするアドレスを更新することができる。

【００３５】一方、送信データを得るには、ＰＣカード
メモリバス２０を介してメモリインタフェース２１にリ
ード命令を送り、メモリインタフェース２１は、リード
ポインタ６２の示すメモリ２２のアドレスから、データ
をリードしてリードデータとして返す。このデータをリ
ード制御部７１が受け取り、Ｄ／Ａ変換部７３でアナロ
グデータに変換して、公衆回線に送出する。

【００３６】ライトとリードで同じ信号線を使用してい
るため、全二重通信を行っている場合、ライト制御部７
２とリード制御部７１から同時にライト命令とリード命
令が出される可能性があり、ライト制御部７２とリード
制御部７１でアクセスを排他的に制御する必要がある。

【００３７】次に、メモリ２２に対するアドレス生成方
法の詳細な説明を、図９を用いて行う。まず、ＰＣカー
ドメモリバス２０を介してメモリ２２にライトアクセス
があった場合、データ入出力制御部６７は、ライトデー
タとライトポインタ６１のデータを、メモリアクセス制
御部６３に送る。ここで、ライトポインタ６１に格納さ
れている値をメモリ２２のアドレスと同じ値にすること
により、メモリ２２のアドレス生成を簡素化できる。デ
ータ入出力制御部６７は、ライトデータとライトポイン
タをメモリアクセス制御部６３に送った後、インクリメ
ント回路１０１に制御信号を送りライトポインタ６１の
更新を行う。この様な動作を行うことにより、ライトポ
インタ６１を自動的に更新でき、メモリ２２のアドレス
を更新できる。リードアクセスがあった場合は、リード
データとリードポインタ６２のデータをメモリアクセス
部６３に送り、インクリメント回路１０２でリードポイ
ンタ６２の更新を行い、同様の動作を行うことができ
る。

【００３８】また、メモリ２２内の受信データ及び送信
データは、そのままにしておくとそれぞれオーバーフロ
ー及びアンダーフローを起こしてしまうので、ライトポ
インタ６１，リードポインタ６２の値を割込制御部６４
で常に監視しておき、ある程度受信データが溜まった
り、送信データがなくなったりすると、ＣＰＵ１に対し
て割り込みを発生させるようにしておくと、ＣＰＵ１は
その割り込みを受けてメモリインタフェース２１内のス
テータスを読み出し、メモリ２２に対して受信データを
リードしたり、送信データをライトしたりすることが出
来る。ここで、メモリ２２の容量は、ＰＣカード内に比
べて物理的に余裕があるので十分にとることができ、Ｐ
Ｃカード内に入出力バッファを持ったときより時間的に
余裕を持つことが出来る。

【００３９】次に、割込制御部の詳細な説明を図１０を
用いて行う。ライト割込位置９１とライトポインタ６１
の値を比較器９３で比較して、ライトポインタ６１の値
の方が大きければＣＰＵ１対して割込信号８０を発行す
る。同様に、リード割込位置９２とリードポインタ６２
の値を比較器９４で比較して、リードポインタ６２の値
の方が大きければＣＰＵ１対して割込信号８０を発行す
る。また、ＣＰＵ１は、割込に対してライト側かリード
側なのかわからないので、どちらが割込を発生したのか
をステータスレジスタ９０に格納しておく。この様にす
ることで、ＣＰＵ１は割込に対して、まずステータスレ
ジスタ９０をリードしてライト側かリード側を判断し
て、メモリ２２に対して受信データをリードするか、送
信データをライトする。また、ライト割込位置９１，リ
ード割込位置９２には、ＣＰＵ１があらかじめ、メモリ
２２の容量や、ＣＰＵ１が割込に反応できる時間や、フ
ァックスモデムＰＣカード１３がメモリ２２に入出力す
る単位時間当たりのデータ量などを考慮して、適切な値
を設定しておく。

【００４０】図７のように、メモリインタフェース２１
をＰＣカード専用に持つことも考えられるが、一般にＰ
Ｃシステム内には、図５，図６で示したグラッフィクス
インタフェースとビデオメモリを持っているので、これ
らを、メモリインタフェース２１とメモリ２２の代わり
にすることも可能である。つまり、ビデオメモリは、一
般的に表示領域の表示データを格納するより多くの容量
を持っているので、この表示に使われない領域（一般に
はオフスクリーン領域と呼ばれる）に、ＰＣカードの入
出力バッファを割り当てることが可能である。このよう
な構成をとることにより、システムのリソースを最大限
に活用することが出来、ＰＣカードだけでなく、本発明
によるＰＣカードインターフェースを持ったＰＣシステ
ムの価格も低く抑えることができる。

【００４１】

【発明の効果】以上のように本発明によれば、ＰＣシス
テム内の大容量の記憶装置をＰＣカードの入出力バッフ
ァとして使用することが可能となり、バッファのオーバ
ーフローやアンダーフローを大幅に減少させ、アプリケ
ーションもスムーズに動作させることができることにつ
け加え、ＰＣカード内に入出力バッファを持つ必要がな
くなり、部品数が減り実装にも余裕ができ、より低価格
な製品を作ることができる。

【図面の簡単な説明】

【図１】本発明の１実施例に係るＰＣカードバスインタ
フェースを持つＰＣシステムの概要を示すブロック図で
ある。

【図２】従来のＰＣカードバスインタフェースを持つＰ
Ｃシステムの概要を示すブロック図である。

【図３】図１中のＰＣカードバスブリッジの構成の１例
を示すブロック図である。

【図４】図１中のＰＣカードバスブリッジの構成の他の
１例を示すブロック図である。

【図５】本発明の実施例において、ＰＣカードにビデオ
デコーダＰＣカードを用いたときの要部構成を示すブッ
ロク図である。

【図６】本発明の実施例において、ＰＣカードにビデオ
エンコーダＰＣカードを用いたときの要部構成を示すブ
ッロク図である。

【図７】本発明の実施例において、バッファに双方向転
送を行う場合の要部構成の１例を示すブロック図であ
る。

【図８】本発明の実施例によるＰＣカードの初期化のフ
ローチャート図である。

【図９】図７中のメモリインタフェース内に設けられる
アドレス生成回路の１例を示すブロック図である。

【図１０】図７中のメモリインタフェース内の割込制御
部の構成の１例を示すブロック図である。

【符号の説明】

１中央処理演算ユニット（ＣＰＵ）２主記憶３システムバス・メモリコントローラ４システムバス５表示装置６液晶ディスプレイ７ハードディスクドライブ（ＨＤＤ）８キーボード９マウス１０ＰＣカードバスブリッジ１１ＰＣカードコネクタ１２ＰＣカード１３ファックスモデムＰＣカード１４ビデオデコードＰＣカード１５コントロールインタフェース１６ビデオデコーダ１７ビデオエンコードＰＣカード１８ビデオエンコーダ２０ＰＣカードメモリバス２１メモリインタフェース２２メモリ４０インタフェース変換部４１モードレジスタ４２モード切替部４３モード出力制御部５０グラフィックスインタフェース５１ビデオメモリ６０モードレジスタ６１ライトポインタ６２リードポインタ６３メモリアクセス制御部６４割込制御部６７データ入出力制御部７０コントロールインタフェース７１リード制御部７２ライト制御部７３Ｄ／Ａ変換部７４Ａ／Ｄ変換部７５モードレジスタ７６カード情報記憶装置８０割込信号９０ステータスレジスタ９１ライト割込位置９２リード割込位置９３，９４比較器１０１，１０２インクリメント回路

Claims

【特許請求の範囲】

【請求項１】中央処理装置と、前記中央処理装置から
アクセスが可能なシステムバスと、前記システムバスに
接続された拡張カードのインタフェースと、前記拡張カ
ードにアクセスする手段と、前記システムバスに接続さ
れた記憶装置と、前記記憶装置から前記システムバス経
由でデータを読み出す手段と、前記拡張カードから前記
システムバスを経由しないで前記記憶装置にデータを書
き込む手段とを、具備することを特徴とする拡張カード
入出力制御装置。
【請求項２】中央処理装置と、前記中央処理装置から
アクセスが可能なシステムバスと、前記システムバスに
接続された拡張カードのインタフェースと、前記拡張カ
ードにアクセスする手段と、前記システムバスに接続さ
れた記憶装置と、前記記憶装置から前記システムバス経
由でデータを書き込む手段と、前記拡張カードから前記
システムバスを経由しないで前記記憶装置からデータを
読み出す手段とを、具備することを特徴とする拡張カー
ド入出力制御装置。
【請求項３】中央処理装置と、前記中央処理装置から
アクセスが可能なシステムバスと、前記システムバスに
接続された拡張カードのインタフェースと、前記拡張カ
ードにアクセスする手段と、前記システムバスに接続さ
れた記憶装置と、前記記憶装置から前記システムバス経
由でデータを読み出す手段と、前記記憶装置から前記シ
ステムバス経由でデータを書き込む手段と、前記拡張カ
ードから前記システムバスを経由しないで前記記憶装置
にデータを書き込む手段と、前記拡張カードから前記シ
ステムバスを経由しないで前記記憶装置からデータを読
み出す手段と、前記拡張カードから前記システムバスを
経由しないで前記記憶装置にデータの書き込みアクセス
と前記拡張カードから前記システムバスを経由しないで
前記記憶装置からデータの読み出しアクセスを排他制御
する手段とを、具備することを特徴とする拡張カード入
出力制御装置。
【請求項４】請求項１または２または３記載におい
て、前記拡張カードから前記システムバスを経由しないで前
記記憶装置にデータを書き込むことを許可または禁止す
る手段を、具備することを特徴とする拡張カード入出力
制御装置。
【請求項５】請求項１または２または３または４記載
において、前記記憶装置の空き容量を検知して前記中央処理装置に
通知する手段を、具備することを特徴とする拡張カード
入出力制御装置。
【請求項６】請求項１または２または３または４また
は５記載において、前記前記システムバスに接続された記憶装置がグラフィ
ックスの表示データを格納する記憶装置であることを特
徴とする拡張カード入出力制御装置。
【請求項７】ノート型パーソナルコンピュータシステ
ムに、請求項１乃至請求項６の何れか１つに記載の拡張
カード入出力制御装置が具備されることを特徴とする拡
張カード入出力制御装置。