JPH0980477A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH0980477A
JPH0980477A JP23399995A JP23399995A JPH0980477A JP H0980477 A JPH0980477 A JP H0980477A JP 23399995 A JP23399995 A JP 23399995A JP 23399995 A JP23399995 A JP 23399995A JP H0980477 A JPH0980477 A JP H0980477A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
video
analog switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23399995A
Other languages
Japanese (ja)
Other versions
JP3228399B2 (en
Inventor
Yasuhiro Matsushima
康浩 松島
Toshihiro Yamashita
俊弘 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23399995A priority Critical patent/JP3228399B2/en
Publication of JPH0980477A publication Critical patent/JPH0980477A/en
Application granted granted Critical
Publication of JP3228399B2 publication Critical patent/JP3228399B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the deterioration in display quality due to potential fluctuation of a video line by constituting so that a wiring part from an output of a shift register or a buffer constituting a source drive circuit to a control input of an analog switch is provided without intersecting part with a video line. SOLUTION: The source drive circuit 133 arranges an analog switch array 139 between the arrangement area of the shift register 33a and the buffer 33b and the arrangement area 138 of respective video lines 212, 214, 216. That is, output wiring 203 from the buffer 33b is connected to a gate of a TFT constituting the analog switch 211 without intersecting with the video lines 212, 214, 216, and the wiring 209 from the drain of the TFT as the analog switch 211 to a source bus line 2 intersects with the video lines 212, 214, 216. Thus, the potential fluctuation on the video lines due to an output signal from the shift register or the buffer of the source drive circuit is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に、TFTアレイと、ビデオ信号等のアナログデ
ータ信号のサンプリングを行うためのアナログスイッチ
を有するソース駆動回路とを一体に搭載した液晶表示装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which a TFT array and a source drive circuit having an analog switch for sampling an analog data signal such as a video signal are integrally mounted. It is about.

【0002】[0002]

【従来の技術】従来から、液晶ディスプレイの小型化、
低コスト化を目的として周辺回路を液晶表示部分と一体
化させる技術がある。
2. Description of the Related Art Conventionally, miniaturization of liquid crystal displays,
There is a technique for integrating a peripheral circuit with a liquid crystal display portion for the purpose of cost reduction.

【0003】図3はこのような構成のドライバ一体型液
晶表示装置の平面模式図を示す。図において、200は
ドライバ一体型液晶表示装置で、そのガラス基板または
石英基板31上には、ゲート駆動回路32、ソース駆動
回路33、及びTFTアレイ部24が形成されている。
該TFTアレイ部24には、ゲート駆動回路32から延
びる多数の平行なゲートバスライン1が配設され、ソー
ス駆動回路33から延びる多数のソースバスライン2が
該ゲートバスライン1に直交して配設されている。そし
て各ゲートバスライン1の近傍にはこれと平行して付加
容量共通配線3が配設されている。
FIG. 3 is a schematic plan view of a driver integrated liquid crystal display device having such a configuration. In the figure, reference numeral 200 denotes a driver-integrated liquid crystal display device, in which a gate drive circuit 32, a source drive circuit 33, and a TFT array section 24 are formed on a glass substrate or a quartz substrate 31.
A large number of parallel gate bus lines 1 extending from the gate drive circuit 32 are arranged in the TFT array section 24, and a large number of source bus lines 2 extending from the source drive circuit 33 are arranged orthogonally to the gate bus lines 1. It is set up. In addition, in the vicinity of each gate bus line 1, an additional capacitance common line 3 is arranged in parallel therewith.

【0004】また、隣接する2本のゲートバスライン1
と、ソースバスライン2及び付加容量共通配線3とによ
り囲まれた矩形の領域のそれぞれには、絵素用TFT3
5、絵素36、及び付加容量37が設けられている。T
FT35のゲート電極は、ゲートバスライン1に接続さ
れ、そのソース電極はソースバスライン2に接続されて
いる。また、TFT35のドレイン電極に接続された絵
素電極と対向基板上の対向電極との間に液晶が封入さ
れ、上記絵素36が構成されている。また、付加容量共
通配線3は対向電極と同じ電位の電極に接続されてい
る。
Two adjacent gate bus lines 1
And the pixel area TFT 3 in each of the rectangular regions surrounded by the source bus line 2 and the additional capacitance common line 3.
5, a pixel 36, and an additional capacitor 37 are provided. T
The gate electrode of the FT 35 is connected to the gate bus line 1, and its source electrode is connected to the source bus line 2. Further, liquid crystal is filled between the picture element electrode connected to the drain electrode of the TFT 35 and the counter electrode on the counter substrate to form the picture element 36. Further, the additional capacitance common line 3 is connected to an electrode having the same potential as the counter electrode.

【0005】ここで、ゲート駆動回路32は、シフトレ
ジスタ32aとバッファ32bとから構成されている。
また、ソース駆動回路33は、シフトレジスタ33a
と、バッファ33bと、各ビデオライン52,54,5
6と、ビデオ信号のサンプリングを行うアナログスイッ
チアレイ39とからなり、バッファ33bからの出力は
アナログスイッチ39aのゲートに入力するようになっ
ている。なお38は上記各ビデオラインの配置部であ
る。ここで、バッファ33bは必ずしも必要ではなく、
シフトレジスタ33aの出力がそのままアナログスイッ
チ39aのゲートに入力するようにしてもよい。
Here, the gate drive circuit 32 is composed of a shift register 32a and a buffer 32b.
Further, the source drive circuit 33 includes a shift register 33a.
, The buffer 33b, and the video lines 52, 54, 5
6 and an analog switch array 39 for sampling a video signal, and the output from the buffer 33b is input to the gate of the analog switch 39a. Reference numeral 38 is an arrangement portion of the above video lines. Here, the buffer 33b is not always necessary,
The output of the shift register 33a may be directly input to the gate of the analog switch 39a.

【0006】[0006]

【発明が解決しようとする課題】以下、従来の液晶表示
装置における問題点について説明する。
The problems in the conventional liquid crystal display device will be described below.

【0007】図4(a)は、図3におけるアナログスイ
ッチ及びビデオラインの配置部分のレイアウトを示す図
である。ただし、図4(a)では、図3とは上下の位置
関係が逆になっている。また、図4(b)は、図4
(a)におけるf−f線部分の断面構造を示す図であ
り、この部分の製造プロセスを簡単に説明する。
FIG. 4A is a diagram showing the layout of the arrangement portion of the analog switches and video lines in FIG. However, in FIG. 4A, the vertical positional relationship is opposite to that in FIG. In addition, FIG.
It is a figure which shows the cross-section of the ff line part in (a), and demonstrates the manufacturing process of this part briefly.

【0008】まず、絶縁基板31上に多結晶シリコン薄
膜41を形成し、その後CVD法やスパッタリングを用
いて全面にゲート絶縁膜42を形成する。次に、上記バ
ッファ33bからアナログスイッチ39aヘの入力配線
部43及びゲート電極43a、及びビデオライン52、
54、56からアナログスイッチ51のソースへの信号
入力配線44をAl等の金属や多結晶シリコンを用いて
形成する。次に、ゲート電極上部からP+の注入を行
い、ゲート電極下部にノンドープのチャンネル領域45
を形成する。その後、第1の層間絶縁膜46を全面に形
成し、コンタクトホール47を形成した後、電極48、
49及びビデオライン52、54、56を形成する。該
電極49は、ソースバスラインに接続されている。その
後、全面に第2の層間絶縁膜50を形成する。なお、上
記信号入力配線44の一端は、コンタクトホール55を
介して、対応するビデオラインに接続されている。
First, a polycrystalline silicon thin film 41 is formed on an insulating substrate 31, and then a gate insulating film 42 is formed on the entire surface by using a CVD method or sputtering. Next, the input wiring portion 43 and the gate electrode 43a from the buffer 33b to the analog switch 39a, and the video line 52,
The signal input wiring 44 from 54 and 56 to the source of the analog switch 51 is formed by using metal such as Al or polycrystalline silicon. Next, P + is injected from the upper part of the gate electrode, and the non-doped channel region 45 is formed below the gate electrode.
To form After that, a first interlayer insulating film 46 is formed on the entire surface, a contact hole 47 is formed, and then an electrode 48,
49 and video lines 52, 54 and 56 are formed. The electrode 49 is connected to the source bus line. After that, the second interlayer insulating film 50 is formed on the entire surface. One end of the signal input wiring 44 is connected to the corresponding video line through the contact hole 55.

【0009】図3及び図4に示されるように、ソースド
ライバ33のバッフア33bからの出力配線43は、ビ
デオライン52,54,56を跨いでアナログスイッチ
の制御入力,つまりアドレススイッチを構成するTFT
のゲートに至るようになっている。従って、この出力配
線43と、ビデオラインとの交差部58では、容量Cg
vが発生する。また、ビデオラインには、このビデオラ
インに信号を入力するための端子などによる寄生容量C
videoが存在する。
As shown in FIGS. 3 and 4, the output wiring 43 from the buffer 33b of the source driver 33 crosses the video lines 52, 54 and 56 and is a control input of an analog switch, that is, a TFT which constitutes an address switch.
It is supposed to reach the gate. Therefore, at the intersection 58 of the output line 43 and the video line, the capacitance Cg
v occurs. Further, the video line has a parasitic capacitance C due to a terminal or the like for inputting a signal to the video line.
video exists.

【0010】これらの容量により、バッフア33bから
の出力パルスの立上がり時、及び立ち下がり時に、ビデ
オラインの電位変動△Vvideoが生じることとな
る。この△Vvideoは、バッファ33bからの出力
電圧をVbとすれば、 △Vvideo=VbxCgv/(Cgv+Cvide
o) で表わされる。
Due to these capacitances, the potential variation ΔVvideo of the video line occurs at the rising and falling edges of the output pulse from the buffer 33b. This ΔVvideo is ΔVvideo = VbxCgv / (Cgv + Cvideo), where Vb is the output voltage from the buffer 33b.
o).

【0011】図5は、上記出力電圧Vbと、該出力電圧
Vbに対応した電位変動△Vvideoとの関係を概略
的に示している。通常、バッファ33bはその出力電圧
Vbとして約18Vの出力パルスが出力していることも
あり、ビデオラインには、20mV程度の電位変動△V
videoが生じている。このようにビデオラインの電
位変動が起こると、電位変動したタイミングT1におい
ては、変動したビデオ信号のサンプリングが行われるた
め正確な映像信号が絵素に書き込まれなくなり、特に中
間調を表示するときにはこの電位変動により表示品位が
落ちることになる。
FIG. 5 schematically shows the relationship between the output voltage Vb and the potential fluctuation ΔVvideo corresponding to the output voltage Vb. Normally, the buffer 33b may output an output pulse of about 18V as its output voltage Vb, and the potential fluctuation ΔV of about 20 mV is output to the video line.
Video is occurring. When the potential of the video line fluctuates in this manner, the fluctuating video signal is sampled at the timing T1 when the potential fluctuates, so that an accurate video signal cannot be written in the picture element, and especially when displaying a halftone. The display quality is degraded due to the potential fluctuation.

【0012】なお、ビデオラインのノイズを低減させる
方法としては、たとえば特開平6−11684号公報に
は、寄生容量の発生するおそれのある箇所にシールド配
線を設ける方法が記載されているが、この方法では十分
とは言えず、また、シールド配線を形成するプロセスが
必要となる。
As a method of reducing noise on the video line, for example, Japanese Patent Laid-Open No. 6-11684 discloses a method of providing a shield wiring at a place where parasitic capacitance may occur. The method is not sufficient, and a process for forming shield wiring is required.

【0013】本発明は上記のような問題点を解決するた
めになされたもので、ソース駆動回路のシフトレジスタ
あるいはバッファからの出力信号によるビデオラインで
の電位変動を、簡単な構成により回避あるいは低減する
ことができる液晶表示装置を得ることを目的とする。
The present invention has been made to solve the above problems, and avoids or reduces potential fluctuations in a video line due to an output signal from a shift register or a buffer of a source drive circuit with a simple structure. An object of the present invention is to obtain a liquid crystal display device that can be manufactured.

【0014】[0014]

【課題を解決するための手段】この発明(請求項1)に
係る液晶表示装置は、少なくとも絵素及び絵素用TFT
をマトリクス状に配置してなるTFTアレイと、該TF
Tアレイと一体に形成された、アナログデータ信号のサ
ンプリングを行うためのアナログスイッチを有するソー
ス駆動回路とを備えたドライバー一体型液晶表示装置で
ある。該液晶表示装置は、該ソース駆動回路を構成する
シフトレジスタもしくはバッファの近傍に配置され、該
アナログデータ信号としてのビデオ信号を伝送するビデ
オラインと、該シフトレジスタもしくはバッファの出力
から該アナログスイッチの制御入力までの配線部とを備
えている。そして、該配線部はこれと該ビデオラインと
の交差部を有しないものとなっている。そのことにより
上記目的が達成される。
A liquid crystal display device according to the present invention (claim 1) includes at least a pixel and a pixel TFT.
And a TFT array in which the TFs are arranged in a matrix.
A liquid crystal display device integrated with a driver, which includes a source drive circuit having an analog switch for sampling an analog data signal, which is formed integrally with a T array. The liquid crystal display device is arranged in the vicinity of a shift register or a buffer which constitutes the source driving circuit, and a video line for transmitting a video signal as the analog data signal and an output of the shift register or the buffer to the analog switch. It has a wiring section up to the control input. Further, the wiring portion does not have a crossing portion between the wiring portion and the video line. Thereby, the above object is achieved.

【0015】この発明(請求項2)は、請求項1記載の
液晶表示装置において、前記ビデオラインを、前記TF
Tアレイ内に配設されているソースバスラインと同一材
料で構成したものである。
According to a second aspect of the present invention, in the liquid crystal display device according to the first aspect, the video line is connected to the TF.
It is made of the same material as the source bus lines arranged in the T array.

【0016】この発明(請求項3)は、請求項1または
2記載の液晶表示装置において、前記配線部を、前記ア
ナログスイッチを構成するTFT及び絵素用TFTのゲ
ート電極として用いる電極材料により構成したものであ
る。
According to a third aspect of the present invention, in the liquid crystal display device according to the first or second aspect, the wiring portion is made of an electrode material used as a gate electrode of the TFT constituting the analog switch and the pixel TFT. It was done.

【0017】この発明(請求項4)は、請求項1ないし
3のいずれかに記載の液晶表示装置において、前記アナ
ログスイッチを構成するTFTのドレインからソースバ
スラインまでの配線部を、該ソースバスラインの形成以
降のプロセスで使用される金属材料により構成したもの
である。
According to a fourth aspect of the present invention, in the liquid crystal display device according to any one of the first to third aspects, a wiring portion from a drain of the TFT constituting the analog switch to a source bus line is provided with the source bus. It is made of a metal material used in the process after the line is formed.

【0018】この発明(請求項5)に係る液晶表示装置
は、少なくとも絵素及び絵素用TFTをマトリクス状に
配置してなるTFTアレイと、該TFTアレイと一体に
形成された、アナログデータ信号のサンプリングを行う
ためのアナログスイッチを有するソース駆動回路とを備
えたドライバー一体型液晶表示装置である。該液晶表示
装置は、該ソース駆動回路を構成するシフトレジスタも
しくはバッファの近傍に配置され、該アナログデータ信
号としてのビデオ信号を伝送するビデオラインと、該シ
フトレジスタもしくはバッファの出力からアナログスイ
ッチの制御入力までの配線部とを備えている。そして、
該ビデオラインは、分離部を有するビデオライン本体
と、該分離部を電気的に接続するビデオライン接続部と
からなり、該配線部とは該分離部にて交差するよう構成
されている。そのことにより上記目的が達成される。
A liquid crystal display device according to the present invention (claim 5) is a TFT array in which at least picture elements and TFTs for picture elements are arranged in a matrix, and an analog data signal formed integrally with the TFT array. Is a driver-integrated liquid crystal display device including a source drive circuit having an analog switch for sampling. The liquid crystal display device is arranged in the vicinity of a shift register or a buffer which constitutes the source drive circuit, and a video line for transmitting a video signal as the analog data signal, and an analog switch control from the output of the shift register or the buffer. It has a wiring section up to the input. And
The video line is composed of a video line main body having a separating portion and a video line connecting portion electrically connecting the separating portion, and is configured so as to intersect the wiring portion at the separating portion. Thereby, the above object is achieved.

【0019】この発明(請求項6)は、請求項5記載の
液晶表示装置において、前記TFTアレイ内に、各絵素
にビデオ信号を供給するソースバスラインを設け、前記
ビデオライン本体を、該ソースバスラインと同一材料に
より構成し、かつ前記ビデオライン接続部を、ソースバ
スラインの形成工程以降の工程で用いられる導電性材料
から構成したものである。
According to a sixth aspect of the present invention, in the liquid crystal display device according to the fifth aspect, a source bus line for supplying a video signal to each picture element is provided in the TFT array, and the video line main body is provided with the source bus line. It is made of the same material as the source bus line, and the video line connecting portion is made of a conductive material used in the steps after the step of forming the source bus line.

【0020】この発明(請求項7)は、請求項5または
6記載の液晶表示装置において、前記シフトレジスタも
しくはバッファ出力からアナログスイッチの制御入力ま
での配線部を、前記アナログスイッチを構成するTFT
及び絵素用TFTのゲート電極として用いる電極材料に
より構成したものである。
According to a seventh aspect of the present invention, in the liquid crystal display device according to the fifth or sixth aspect, the wiring section from the shift register or buffer output to the control input of the analog switch is a TFT which constitutes the analog switch.
And an electrode material used as the gate electrode of the pixel TFT.

【0021】この発明(請求項8)に係る液晶表示装置
は、少なくとも絵素及び絵素用TFTをマトリクス状に
配置してなるTFTアレイと、該TFTアレイと一体に
形成された、アナログデータ信号のサンプリングを行う
ためのアナログスイッチを有するソース駆動回路とを備
えたドライバー一体型液晶表示装置である。該液晶表示
装置は、該ソース駆動回路を構成するシフトレジスタも
しくはバッファの近傍に配置され、該アナログデータ信
号としてのビデオ信号を伝送するビデオラインと、該ソ
ース駆動回路を構成するシフトレジスタもしくはバッフ
ァの出力からアナログスイッチの制御入力までの配線と
を備えている。そして、該ビデオラインは、これと該配
線との交差部ではその他の部分にくらべて配線幅が狭く
なっている。そのことにより上記目的が達成される。
A liquid crystal display device according to the present invention (claim 8) is a TFT array in which at least picture elements and TFTs for picture elements are arranged in a matrix, and an analog data signal formed integrally with the TFT array. Is a driver-integrated liquid crystal display device including a source drive circuit having an analog switch for sampling. The liquid crystal display device is arranged in the vicinity of a shift register or a buffer forming the source drive circuit, and includes a video line for transmitting a video signal as the analog data signal and a shift register or a buffer forming the source drive circuit. The wiring from the output to the control input of the analog switch is provided. The video line has a narrower wiring width at the intersection between the video line and the wiring than in other portions. Thereby, the above object is achieved.

【0022】この発明(請求項9)は、請求項8記載の
液晶表示装置において、前記TFTアレイ内に、各絵素
にビデオ信号を供給するソースバスラインを設け、前記
ビデオラインを、該ソースバスラインと同一材料で構成
したものである。
According to the present invention (claim 9), in the liquid crystal display device according to claim 8, a source bus line for supplying a video signal to each picture element is provided in the TFT array, and the video line is connected to the source line. It is made of the same material as the bus line.

【0023】この発明(請求項10)は、請求項8また
は9記載の液晶表示装置において、前記シフトレジスタ
もしくはバッファの出力からアナログスイッチの制御入
力までの配線部を、前記アナログスイッチを構成するト
ランジスタ及び絵素用TFTのゲート電極として用いる
電極材料により構成したものである。
According to the present invention (claim 10), in the liquid crystal display device according to claim 8 or 9, the wiring portion from the output of the shift register or the buffer to the control input of the analog switch is a transistor forming the analog switch. And an electrode material used as the gate electrode of the pixel TFT.

【0024】以下、作用について説明する。The operation will be described below.

【0025】本発明(請求項1)においては、ソース駆
動回路を構成するシフトレジスタもしくはバッファの出
力からアナログスイッチの制御入力までの配線部を、ビ
デオラインとの間で交差部を有しない構成としたので、
ソース駆動回路のシフトレジスタあるいはバッファから
の出力信号によるビデオラインでの電位変動が生ずるこ
とがなくなり、該電位変動による表示品位の低下を防止
できる。また、アナログスイッチとビデオラインの配置
変更等の簡単な仕様変更により、上記配線部を、ビデオ
ラインとの交差部を有しない構成とすることができる。
According to the present invention (claim 1), the wiring portion from the output of the shift register or the buffer constituting the source driving circuit to the control input of the analog switch does not have an intersection with the video line. Because I did
It is possible to prevent the potential change in the video line due to the output signal from the shift register or the buffer of the source drive circuit from occurring, and it is possible to prevent the display quality from deteriorating due to the potential change. Further, the wiring portion can be configured to have no intersection with the video line by a simple specification change such as a layout change of the analog switch and the video line.

【0026】また、該TFTアレイと該ソース駆動回路
とは一体構成であるため、液晶表示装置の小型化を図れ
るとともに、TFTアレイとソース駆動回路とで、多く
の部分をまとめて形成することにより、プロセスの簡略
化を図れる。
Further, since the TFT array and the source drive circuit are integrally formed, the liquid crystal display device can be downsized, and by forming many parts of the TFT array and the source drive circuit together. , The process can be simplified.

【0027】この発明(請求項2)においては、上記液
晶表示装置において、前記ビデオラインを、前記TFT
アレイ内に配設されているソースバスラインと同一材料
で構成しているので、ビデオライン及びソースバスライ
ンを同一の導電性膜のパターニングにより同時に形成で
き、製造プロセスの簡略化を図ることができる。
In the present invention (claim 2), in the liquid crystal display device, the video line is connected to the TFT.
Since the source bus line arranged in the array is made of the same material, the video line and the source bus line can be simultaneously formed by patterning the same conductive film, and the manufacturing process can be simplified. .

【0028】この発明(請求項3)においては、前記配
線部を、前記アナログスイッチを構成するTFT及び絵
素用TFTのゲート電極として用いる電極材料により構
成しているので、該配線部を、工程の増加を招くことな
く、各TFTのゲート電極の形成工程により形成するこ
とができる。
In the present invention (Claim 3), the wiring portion is formed of an electrode material used as a gate electrode of the TFT and the pixel TFT forming the analog switch. It can be formed by the step of forming the gate electrode of each TFT without increasing the number of pixels.

【0029】この発明(請求項4)においては、前記ア
ナログスイッチを構成するトランジスタのドレインから
ソースバスラインまでの配線部を、該ソースバスライン
の形成以降のプロセスで使用される金属材料により構成
しているので、該配線部を、ソースバスラインの形成工
程以降の他の配線形成工程にて形成できる。
In the present invention (claim 4), the wiring portion from the drain of the transistor forming the analog switch to the source bus line is made of a metal material used in the process after the formation of the source bus line. Therefore, the wiring portion can be formed in another wiring forming step after the step of forming the source bus line.

【0030】この発明(請求項5)においては、ビデオ
ラインを、分離部を有するビデオライン本体と、該分離
部を電気的に接続するビデオライン接続部とからなり、
シフトレジスタもしくはバッファの出力からアナログス
イッチの制御入力までの配線部とは該分離部にて交差す
るよう構成したので、該配線部とビデオラインとの交差
部では、これらの間に介在する絶縁膜の層厚を厚くでき
る。これにより交差部での容量を低減して、ビデオライ
ンの電位変動を抑えることができ、表示品位の低下を抑
えることができる。また、該TFTアレイと該ソース駆
動回路とは一体構成であるため、上記請求項1の発明と
同様、液晶表示装置の小型化、及びプロセスの簡略化を
図れる。
According to the present invention (claim 5), the video line comprises a video line main body having a separating portion, and a video line connecting portion electrically connecting the separating portion,
Since the wiring portion from the output of the shift register or the buffer to the control input of the analog switch is configured to intersect at the separation portion, at the intersection portion of the wiring portion and the video line, the insulating film interposed therebetween is formed. The layer thickness can be increased. As a result, the capacitance at the intersection can be reduced, the potential fluctuation of the video line can be suppressed, and the deterioration of display quality can be suppressed. Further, since the TFT array and the source drive circuit are integrally configured, the liquid crystal display device can be downsized and the process can be simplified as in the case of the first aspect of the invention.

【0031】この発明(請求項6)においては、ビデオ
ライン本体を、ソースバスラインと同一材料により構成
し、かつビデオライン接続部を、ソースバスラインの形
成工程以降の工程で用いられる導電性材料から構成して
いるので、ビデオライン本体を、ソースバスラインの形
成工程にて、また、ビデオライン接続部を、ソースバス
ラインの形成工程以降の他の配線形成工程にて形成でき
る。
In the present invention (claim 6), the video line main body is made of the same material as the source bus line, and the video line connecting portion is made of a conductive material used in the steps after the step of forming the source bus line. Therefore, the video line main body can be formed in the source bus line forming step, and the video line connecting portion can be formed in another wiring forming step after the source bus line forming step.

【0032】この発明(請求項7)においては、シフト
レジスタもしくはバッファの出力からアナログスイッチ
の制御入力までの配線部を、アナログスイッチを構成す
るTFT及び絵素用TFTのゲート電極として用いる電
極材料により構成しているので、該配線部を、工程の増
加を招くことなく、各TFTのゲート電極の形成工程に
より形成することができる。
In the present invention (claim 7), the wiring portion from the output of the shift register or the buffer to the control input of the analog switch is made of an electrode material used as the gate electrode of the TFT and the pixel TFT which constitute the analog switch. Since it is configured, the wiring portion can be formed by the step of forming the gate electrode of each TFT without increasing the number of steps.

【0033】この発明(請求項8)においては、ビデオ
ラインを、ソース駆動回路のシフトレジスタもしくはバ
ッファの出力からアナログスイッチの制御入力までの配
線との交差部では、その他の部分にくらべて配線幅が狭
い構造としているので、ビデオラインの、該配線と対向
する部分の面積が低減することとなる。これにより該交
差部での容量を低減して、ビデオラインの電位変動を抑
えることができ、表示品位の低下を抑えることができ
る。また、該TFTアレイと該ソース駆動回路とは一体
構成であるため、上記請求項1の発明と同様、液晶表示
装置の小型化、及びプロセスの簡略化を図れる。
In the present invention (claim 8), the wiring width of the video line at the intersection with the wiring from the output of the shift register or buffer of the source drive circuit to the control input of the analog switch is larger than that of the other portions. Has a narrow structure, the area of the portion of the video line facing the wiring is reduced. As a result, the capacitance at the intersection can be reduced, the potential fluctuation of the video line can be suppressed, and the deterioration of display quality can be suppressed. Further, since the TFT array and the source drive circuit are integrally configured, the liquid crystal display device can be downsized and the process can be simplified as in the case of the first aspect of the invention.

【0034】この発明(請求項9)においては、ビデオ
ラインを、ソースバスラインと同一材料で構成している
ので、ビデオライン及びソースバスラインを同一の導電
性膜のパターニングにより同時に形成でき、製造プロセ
スの簡略化を図ることができる。
In the present invention (claim 9), since the video line and the source bus line are made of the same material, the video line and the source bus line can be simultaneously formed by patterning the same conductive film, and the manufacturing The process can be simplified.

【0035】この発明(請求項10)においては、シフ
トレジスタもしくはバッファの出力からアナログスイッ
チの制御入力までの配線部を、アナログスイッチを構成
するTFT及び絵素用TFTのゲート電極として用いる
電極材料により構成しているので、該配線部を、工程の
増加を招くことなく、各TFTのゲート電極の形成工程
により形成することができる。
In the present invention (claim 10), the wiring portion from the output of the shift register or the buffer to the control input of the analog switch is made of an electrode material used as a gate electrode of the TFT and the pixel TFT constituting the analog switch. Since it is configured, the wiring portion can be formed by the step of forming the gate electrode of each TFT without increasing the number of steps.

【0036】[0036]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(実施の形態1)図1は本発明の実施形態1による液晶
表示装置の構成を説明するための模式図であり、図にお
いて、図3と同一符号は従来の液晶表示装置と同一のも
のを示している。100は本実施形態1の液晶表示装置
で、この液晶表示装置100を構成するソース駆動回路
133では、シフトレジスタ33a及びバッファ33b
の配置領域と、各ビデオライン212,214,216
の配置領域138との間に、アナログスイッチアレイ1
39が配置されている。つまり、本実施形態1では、図
1に示すように、バッファ33bからの出力配線203
は、ビデオライン212,214,216と交差するこ
となく、アナログスイッチ211を構成するTFTのゲ
ート43aにつながっており、アナログスイッチ211
としてのTFTのドレインからソースバスライン2まで
の配線209がビデオライン212,214,216と
交差している。
(Embodiment 1) FIG. 1 is a schematic diagram for explaining the structure of a liquid crystal display device according to Embodiment 1 of the present invention. In the figure, the same reference numerals as those in FIG. Shows. Reference numeral 100 denotes the liquid crystal display device according to the first embodiment. In the source drive circuit 133 which constitutes the liquid crystal display device 100, the shift register 33a and the buffer 33b are provided.
Placement area and each video line 212, 214, 216
Of the analog switch array 1 between
39 are arranged. That is, in the first embodiment, as shown in FIG. 1, the output wiring 203 from the buffer 33b is
Is connected to the gate 43a of the TFT constituting the analog switch 211 without crossing the video lines 212, 214, 216.
The wiring 209 from the drain of the TFT to the source bus line 2 intersects the video lines 212, 214, 216.

【0037】図2(a)は、図1のソースドライバ部
(ソース駆動回路)における、バッファの出力配線、ア
ナログスイッチ、及びビデオラインのレイアウトを示す
図、図2(b)は図2(a)におけるg−g線部分の断
面構造を示している。図において、図4(a),(b)
と同一符号は、従来のものと同一のものを示している。
上記アナログスイッチ211のソース及びドレイン電極
が電極48及び49を介して、ゲート電極43aと同一
材料からなる配線44a,44bに接続されている。
FIG. 2A is a diagram showing the layout of the output wiring of the buffer, the analog switch, and the video line in the source driver section (source driving circuit) of FIG. 1, and FIG. ) Shows a cross-sectional structure of a line g-g in FIG. In the figure, FIG. 4 (a), (b)
The same reference numerals as in FIG.
The source and drain electrodes of the analog switch 211 are connected via electrodes 48 and 49 to wirings 44a and 44b made of the same material as the gate electrode 43a.

【0038】ソースドライバ133のバッファ33bか
らの出力配線203は、ビデオライン212,214,
216と交差せずにアナログスイッチ211の制御入
力,つまり該アナログスイッチを構成するTFTのゲー
ト43aにつながっており、TFTのゲート電極材料に
より形成されている。
The output wiring 203 from the buffer 33b of the source driver 133 is connected to the video lines 212, 214,
It is connected to the control input of the analog switch 211, that is, the gate 43a of the TFT that constitutes the analog switch without crossing 216, and is formed of the gate electrode material of the TFT.

【0039】また、アナログスイッチ211のソースに
ビデオ信号を供給しているビデオライン212,21
4,216は、TFTアレイ部24におけるソースバス
ライン2と同一材料で形成されている。通常は、ビデオ
ラインの構成材料には、その遅延を防ぐために低抵抗の
Alが使用される。
Also, the video lines 212 and 21 supplying the video signal to the source of the analog switch 211.
4, 216 are made of the same material as the source bus line 2 in the TFT array section 24. Usually, a low resistance Al is used as a constituent material of the video line in order to prevent the delay.

【0040】上記ビデオラインがソースバスラインと同
一材料で形成されるため、基板上面から見てビデオライ
ンを跨ぐように形成される、アナログスイッチのドレイ
ンからソースバスラインまでの配線209は、ゲート電
極と同一材料により形成されている。該配線209の一
端は、上記配線44bに接続され、その他端は、表示部
近傍においてコンタクトホールを介してソースバスライ
ンに接続されている。また、アナログスイッチのソース
からビデオラインまでの配線204の一端は、上記配線
44aに接続され、その他端は、コンタクトホール20
1を介して対応するビデオラインに接続されている。
Since the video line is made of the same material as the source bus line, the wiring 209 from the drain of the analog switch to the source bus line, which is formed so as to straddle the video line when viewed from the top surface of the substrate, is a gate electrode. It is made of the same material as. One end of the wiring 209 is connected to the wiring 44b, and the other end is connected to the source bus line via a contact hole near the display portion. Further, one end of the wiring 204 from the source of the analog switch to the video line is connected to the wiring 44a, and the other end is connected to the contact hole 20.
1 to the corresponding video line.

【0041】ここで、配線204及び209は、ソース
バスライン形成以降の工程で使用される金属(たとえば
TiW)により形成することも可能である。
Here, the wirings 204 and 209 can also be formed of a metal (for example, TiW) used in the steps after forming the source bus line.

【0042】上記アナログスイッチ211でサンプリン
グされたビデオ信号は、ビデオラインを乗り越えて配線
209により表示部のTFTアレイ24のソースバスラ
イン2に供給され、その後絵素に書き込まれるようにな
っている。
The video signal sampled by the analog switch 211 passes over the video line and is supplied to the source bus line 2 of the TFT array 24 of the display section by the wiring 209, and then written in the picture element.

【0043】ここで、上記バッファ33bからの出力電
圧は18V程度であり、該バッファ33bの出力配線が
ビデオラインと交差したレイアウトとすると、前述した
理由でビデオラインにノイズがのってしまい、この影響
で表示品位が落ちることになる。
Here, the output voltage from the buffer 33b is about 18V, and if the layout is such that the output wiring of the buffer 33b intersects with the video line, the video line will be noisy for the reason described above, and this will cause a noise. As a result, the display quality will drop.

【0044】その代わりに、上記のようにアナログスイ
ッチのドレイン電極からソースバスラインヘの配線20
9と、ビデオラインとを交差させたレイアウトとするこ
とにより、アナログスイッチのドレイン部からの出力配
線とビデオラインとの交差部218に容量Cdv、及び
アナログスイッチのソース部からの配線とビデオライン
との間に容量Csv(=Cdv)が発生するが、ビデオ
ラインの電圧は、(中心電圧)±4Vとバッファからの
出力電圧に比べて電位変動が小さいのでビデオラインに
は、ほとんどノイズがのらない。よって、表示部には、
正確なビデオ信号を供給することができる。
Instead, the wiring 20 from the drain electrode of the analog switch to the source bus line is used as described above.
9 and the video line are crossed, a capacitance Cdv is provided at the intersection 218 between the output line from the analog switch drain and the video line, and the line from the analog switch source is connected to the video line. A capacitance Csv (= Cdv) is generated between the two lines, but the voltage of the video line is (center voltage) ± 4 V, and the potential fluctuation is smaller than the output voltage from the buffer, so that the video line is almost noisy. Absent. Therefore, on the display,
An accurate video signal can be supplied.

【0045】従って、製造プロセスの増加もなく、単な
るレイアウトの変更のみで表示品位の高い液晶表示装置
が実現できる。
Therefore, a liquid crystal display device of high display quality can be realized by simply changing the layout without increasing the manufacturing process.

【0046】なお、上記実施の形態1では、シフトレジ
スタの出力をバッファを介してアナログスイッチの制御
入力に供給する場合を示したが、場合によっては、シフ
トレジスタの出力(その電圧は18V程度である。)
を、直接アナログスイッチに供給するようにしてもよ
く、この場合も上記実施の形態1と同様の効果が得られ
る。
In the first embodiment, the case where the output of the shift register is supplied to the control input of the analog switch via the buffer has been described. However, in some cases, the output of the shift register (the voltage is about 18V). is there.)
May be directly supplied to the analog switch, and in this case, the same effect as that of the first embodiment can be obtained.

【0047】(実施の形態2)図6(a)は本発明の実
施形態2による液晶表示装置におけるアナログスイッ
チ,及びビデオラインのレイアウトを示す図である。こ
の場合、液晶表示装置の等価回路及びその各回路部分の
基板上での配置としては、図3に示す従来のものと同様
になる。また、図6(b)は、図6(a)におけるh−
h線部分の断面構造を示しており、図6中、図4と同一
符号は従来の液晶表示装置と同一のものを示している。
(Second Embodiment) FIG. 6A is a diagram showing a layout of analog switches and video lines in a liquid crystal display device according to a second embodiment of the present invention. In this case, the equivalent circuit of the liquid crystal display device and the arrangement of each circuit portion thereof on the substrate are the same as those of the conventional one shown in FIG. Further, FIG. 6B shows h− in FIG.
6 shows a cross-sectional structure of the h-line portion, and in FIG. 6, the same reference numerals as those in FIG. 4 denote the same parts as in the conventional liquid crystal display device.

【0048】本実施形態2においては、ビデオライン5
2、54、56それぞれを、分離部91aを有するビデ
オライン本体91と、該分離部91aを電気的に接続す
る接続部93とから構成し、ビデオライン分離部におい
てバッファ33bからの出力配線43とビデオライン5
2,54,56とが交差するようにしている。ここで、
出力配線43はゲート電極材料により構成されている。
In the second embodiment, the video line 5
2, 54, and 56 each include a video line main body 91 having a separating portion 91a and a connecting portion 93 that electrically connects the separating portion 91a, and an output wiring 43 from the buffer 33b in the video line separating portion. Video line 5
2, 54 and 56 are made to intersect. here,
The output wiring 43 is made of a gate electrode material.

【0049】本実施形態において、ビデオライン本体9
1は、従来の液晶表示装置におけるビデオラインと同じ
金属材料、つまり、ソースバスラインを構成する金属材
料により形成されている。また該ビデオライン本体91
は、その上にデポジションされた第2の層間絶縁膜50
により覆われており、該本体91の分離部91aは、第
2の層間絶縁膜50に設けたコンタクトホール50aを
通してビデオライン接続部93により電気的に接続され
ている。このビデオライン接続部93は、第2の層間絶
縁膜50のデポジション後に形成される金属膜により構
成されている。図7は、本実施形態2の液晶表示装置の
TFTアレイ部における絵素用TFTの断面構造を示
す。この絵素用TFTの形成プロセスは、ソースドレイ
ン電極48、49を形成した後、第2の層間絶縁膜50
を形成するまでは、アナログスイッチを構成するTFT
の形成プロセスと同様であるが、絵素用TFTの場合
は、第2の層間絶縁膜にさらにコンタクトホール80を
形成し、その後ITOなどの透明導電膜を用いて絵素電
極82を形成している。また、ドレイン電極49と絵素
電極82のオーミックコンタクトをとるために、これら
の間には通常TiWなどの金属81を介在させている。
In this embodiment, the video line body 9
1 is formed of the same metal material as the video line in the conventional liquid crystal display device, that is, the metal material forming the source bus line. Also, the video line body 91
Is the second interlayer insulating film 50 deposited thereon.
The separating portion 91a of the main body 91 is electrically connected by the video line connecting portion 93 through the contact hole 50a formed in the second interlayer insulating film 50. The video line connecting portion 93 is composed of a metal film formed after the deposition of the second interlayer insulating film 50. FIG. 7 shows a cross-sectional structure of the pixel TFT in the TFT array section of the liquid crystal display device of the second embodiment. In the process of forming the pixel TFT, the source / drain electrodes 48 and 49 are formed, and then the second interlayer insulating film 50 is formed.
TFTs that make up analog switches until
In the case of a pixel TFT, a contact hole 80 is further formed in the second interlayer insulating film, and then a pixel electrode 82 is formed using a transparent conductive film such as ITO. There is. Further, in order to establish ohmic contact between the drain electrode 49 and the pixel electrode 82, a metal 81 such as TiW is usually interposed between them.

【0050】従って、ビデオライン接続部93は、金属
81もしくは絵素電極82と同材料により形成すること
ができるが、絵素電極82よりも金属81のほうが低抵
抗であるので金属81によりビデオライン接続部93を
形成したほうが望ましい。
Therefore, the video line connection portion 93 can be formed of the same material as the metal 81 or the picture element electrode 82. However, since the metal 81 has a lower resistance than the picture element electrode 82, the metal 81 makes the video line connection. It is preferable to form the connecting portion 93.

【0051】本実施形態においては、バッファ33bか
らの出力配線43とビデオライン接続部93との間に2
つの層間絶縁膜46,50を有するので、仮に2つの層
間絶縁膜の膜厚が同一であったとしても、交差部58に
おけるバッファ33bからの出力配線43とビデオライ
ンとの間に形成される容量は、従来の構成に比べて1/
2に低減される。これにより、ビデオラインの電位変動
による表示品位の低下を抑制できる。
In this embodiment, two lines are provided between the output wiring 43 from the buffer 33b and the video line connecting portion 93.
Since the two interlayer insulating films 46 and 50 are provided, even if the two interlayer insulating films have the same film thickness, the capacitance formed between the output wiring 43 from the buffer 33b and the video line at the intersection 58. Is 1 / compared to the conventional configuration
It is reduced to 2. As a result, it is possible to suppress the deterioration of display quality due to the potential fluctuation of the video line.

【0052】また、この実施形態2では、ビデオライン
52、54、56それぞれを、分離部91aを有するビ
デオライン本体と、該分離部91aを電気的に接続する
接続部93とから構成し、該分離部においてバッファか
らの出力配線とビデオラインとが交差するようにしてい
るので、製造プロセスの増加もなく、アナログスイッチ
やビデオラインのレイアウトの変更もなく、ビデオライ
ンの断面構造の変更のみで表示品位の高い液晶表示装置
が実現できる。
In the second embodiment, each of the video lines 52, 54 and 56 is composed of a video line main body having a separating portion 91a and a connecting portion 93 for electrically connecting the separating portion 91a. Since the output wiring from the buffer and the video line intersect at the separation part, there is no increase in the manufacturing process, no change in the layout of the analog switch or video line, and only the change in the cross-sectional structure of the video line. A high-quality liquid crystal display device can be realized.

【0053】(実施の形態3)図8は、本発明の実施の
形態3によるアナログスイッチ,及びビデオラインのレ
イアウトを示す。図において、図4(a)と同一符号は
従来の液晶表示装置と同一のものを示している。52
a、54a、56aは本実施形態3におけるビデオライ
ンで、ソースバスラインと同一材料により構成されてい
る。また、ここでは、バッファ33bからの出力配線4
3とこれらのビデオラインとの間に生ずる容量を低減す
るために、これらの交差部58におけるビデオラインの
幅を、該交差部以外の部分の幅の1/2としている。な
お、本実施形態においても、上記出力配線43は、ゲー
ト電極材料により構成されている。
(Third Embodiment) FIG. 8 shows a layout of analog switches and video lines according to a third embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 4A indicate the same parts as those of the conventional liquid crystal display device. 52
Reference numerals a, 54a and 56a are video lines in the third embodiment, which are made of the same material as the source bus lines. Further, here, the output wiring 4 from the buffer 33b is used.
In order to reduce the capacitance generated between 3 and these video lines, the width of the video line at these intersections 58 is set to 1/2 of the width of the portions other than the intersections. Also in this embodiment, the output wiring 43 is made of a gate electrode material.

【0054】上記ビデオラインは通常低抵抗のAlなど
を用いて形成されるので、上記のように交差部58でそ
の幅が他の部分の1/2になったとしても抵抗の問題は
無い。
Since the above-mentioned video line is usually formed by using Al or the like having a low resistance, there is no problem of resistance even if the width of the intersection 58 becomes half of that of the other portion as described above.

【0055】このようにビデオラインを、バッファ33
bからの出力配線43との交差部にて細くすることによ
り、交差部58の容量を低減とすることができ、出力配
線43に出力されるパルスの、ビデオラインへの影響を
小さくすることができる。
In this way, the video line is transferred to the buffer 33.
By thinning the intersection from b to the output wiring 43, the capacitance of the intersection 58 can be reduced, and the influence of the pulse output to the output wiring 43 on the video line can be reduced. it can.

【0056】また、上記交差部58において、出力配線
43の幅を小さくすれば、該出力配線43とビデオライ
ンとの交差部で形成される容量をさらに低減することが
できる。
Further, if the width of the output wiring 43 is reduced at the intersection 58, the capacitance formed at the intersection of the output wiring 43 and the video line can be further reduced.

【0057】この実施の形態3では、製造プロセスの増
加もなく、アナログスイッチやビデオラインのレイアウ
トの変更もなく、ビデオラインの配線幅を選択的に狭く
することにより表示品位の高い液晶表示装置が実現でき
る。
In the third embodiment, there is no increase in manufacturing process, no change in the layout of analog switches or video lines, and a liquid crystal display device of high display quality by selectively narrowing the wiring width of video lines. realizable.

【0058】なお、上記実施形態2及び3では、シフト
レジスタの出力をバッファを介してアナログスイッチの
制御入力に供給する場合を示したが、場合によっては、
シフトレジスタの出力(その電圧は18V程度であ
る。)を、直接アナログスイッチに供給するようにして
もよく、この場合も上記実施の形態と同様の効果が得ら
れる。
In the second and third embodiments, the output of the shift register is supplied to the control input of the analog switch via the buffer.
The output of the shift register (the voltage is about 18 V) may be directly supplied to the analog switch, and in this case, the same effect as that of the above-described embodiment can be obtained.

【0059】また、上述した本発明の各実施形態におい
ては、片チャンネル(NMOSもしくはPMOS)のT
FTからなるアナログスイッチが示されているが、本発
明は、CMOS構成のアナログスイッチにも適用でき
る。
Further, in each of the above-described embodiments of the present invention, the T of one channel (NMOS or PMOS) is used.
Although an analog switch composed of FT is shown, the present invention can be applied to an analog switch having a CMOS structure.

【0060】[0060]

【発明の効果】以上のように、本発明によれば、ソース
駆動回路を構成するシフトレジスタもしくはバッファの
出力からアナログスイッチの制御入力までの配線部を、
ビデオラインとの間で交差部を有しない構成としたの
で、ソース駆動回路のシフトレジスタもしくはバッファ
からの高電圧の出力によるビデオラインの電位変動が生
じることがなくなり、これにより、該ビデオラインの電
位変動による表示品位の低下を防止することができる。
As described above, according to the present invention, the wiring portion from the output of the shift register or buffer constituting the source drive circuit to the control input of the analog switch is
Since there is no intersection with the video line, the potential of the video line does not fluctuate due to the output of a high voltage from the shift register or the buffer of the source driver circuit. It is possible to prevent the display quality from deteriorating due to fluctuations.

【0061】本発明によれば、ソース駆動回路における
シフトレジスタもしくはバッファの出力からアナログス
イッチの制御入力までの配線部を、アナログスイッチを
構成するTFT及び絵素用TFTのゲート電極として用
いる電極材料により構成しているので、該配線部を、工
程の増加を招くことなく、各TFTのゲート電極の形成
工程により形成することができる。
According to the present invention, the wiring portion from the output of the shift register or the buffer in the source drive circuit to the control input of the analog switch is made of the electrode material used as the gate electrode of the TFT and the pixel TFT which constitute the analog switch. Since it is configured, the wiring portion can be formed by the step of forming the gate electrode of each TFT without increasing the number of steps.

【0062】本発明によれば、ビデオラインを、分離部
を有するビデオライン本体と、該分離部を電気的に接続
するビデオライン接続部とから構成し、ビデオライン分
離部においてバッファからの出力配線とビデオラインと
が交差するようにしているので、上記交差部では、配線
部とビデオラインとの間での絶縁膜の層厚の増大によ
り、該交差部で形成される配線部とビデオラインの間の
容量を低減させることができ、これによりビデオライン
の電位変動を抑えて、表示品位の低下を抑制できる。し
かも、この際、製造プロセスの増加、アナログスイッチ
やビデオラインのレイアウトの変更の必要もない。
According to the present invention, the video line is composed of the video line main body having the separating portion and the video line connecting portion electrically connecting the separating portion, and the output wiring from the buffer is provided in the video line separating portion. And the video line intersect with each other, the increase in the layer thickness of the insulating film between the wiring portion and the video line causes the wiring portion and the video line formed at the intersection to intersect with each other. It is possible to reduce the capacitance between them, thereby suppressing the potential fluctuation of the video line and suppressing the deterioration of display quality. Moreover, in this case, there is no need to increase the manufacturing process and change the layout of analog switches and video lines.

【0063】本発明によれば、ビデオラインを、ソース
駆動回路のシフトレジスタもしくはバッファの出力から
アナログスイッチの制御入力までの配線との交差部で
は、その他の部分にくらべて配線幅が狭い構造としてい
るので、ビデオラインの、該配線と対向する部分の面積
が低減することとなる。これにより該交差部での容量を
低減して、ビデオラインの電位変動を抑えることがで
き、結果として、表示品位の低下を抑えることができ
る。
According to the present invention, the video line has a structure in which the wiring width is narrower at the intersection with the wiring from the output of the shift register or buffer of the source drive circuit to the control input of the analog switch than at other portions. Therefore, the area of the portion of the video line facing the wiring is reduced. As a result, it is possible to reduce the capacitance at the intersection and suppress the potential fluctuation of the video line, and as a result, it is possible to suppress the deterioration of display quality.

【0064】このように本発明に係る液晶表示装置は、
特に中間調の表示を行う液晶表示装置の表示品位を向上
させることができる効果がある。
As described above, the liquid crystal display device according to the present invention is
In particular, there is an effect that the display quality of a liquid crystal display device that performs halftone display can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態1による液晶表示装置の概略
構成を説明するための図であり、TFTアレイ部、アナ
ログスイッチ、及びビデオラインについての等価回路を
示している。
FIG. 1 is a diagram for explaining a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention, showing an equivalent circuit for a TFT array section, an analog switch, and a video line.

【図2】図2(a)は、上記実施形態1の液晶表示装置
におけるアナログスイッチ及びビデオラインのレイアウ
トを示す図、図2(b)は、図2(a)のg−g線部分
の断面構造を示す図である。
FIG. 2A is a diagram showing a layout of analog switches and video lines in the liquid crystal display device of the above-described Embodiment 1, and FIG. 2B is a view taken along line gg of FIG. 2A. It is a figure which shows a cross-section.

【図3】従来の液晶表示装置の概略構成を説明するため
の図であり、TFTアレイ部、アナログスイッチ、及び
ビデオラインについての等価回路を示している。
FIG. 3 is a diagram for explaining a schematic configuration of a conventional liquid crystal display device, showing an equivalent circuit for a TFT array section, an analog switch, and a video line.

【図4】図4(a)は、従来の液晶表示装置におけるア
ナログスイッチ及びビデオラインのレイアウトを示す
図、図4(b)は、図4(a)のf−f線部分の断面構
造を示す図である。
4 (a) is a diagram showing a layout of analog switches and video lines in a conventional liquid crystal display device, and FIG. 4 (b) is a sectional structure of a line ff of FIG. 4 (a). FIG.

【図5】従来の液晶表示装置のシフトレジスタからの出
力パルスと、該出力パルスの影響を受けたビデオ信号と
について、概略波形を示す図である。
FIG. 5 is a diagram showing schematic waveforms of an output pulse from a shift register of a conventional liquid crystal display device and a video signal affected by the output pulse.

【図6】図6(a)は、本発明の実施形態2の液晶表示
装置におけるアナログスイッチ及びビデオラインのレイ
アウトを示す図、図6(b)は、図6(a)のh−h線
部分の断面構造を示す図である。
6A is a diagram showing a layout of analog switches and video lines in the liquid crystal display device according to the second embodiment of the present invention, and FIG. 6B is a line hh of FIG. 6A. It is a figure which shows the cross-section of a part.

【図7】上記実施形態2の液晶表示装置における絵素部
TFTの断面構造を示す図である。
FIG. 7 is a diagram showing a cross-sectional structure of a picture element portion TFT in the liquid crystal display device of the second embodiment.

【図8】本発明の実施形態3による液晶表示装置におけ
るアナログスイッチ及びビデオラインのレイアウトを示
す図である。
FIG. 8 is a view showing a layout of analog switches and video lines in a liquid crystal display device according to Embodiment 3 of the present invention.

【符号の説明】[Explanation of symbols]

1 ゲートバスライン 2 ソースバスライン 3 付加容量共通配線 24 TFTアレイ 31 絶縁基板 32 ゲートドライバ 32a,33a シフトレジスタ 32b,33b バッファ 33,133 ソースドライバ 35 絵素用TFT 36 絵素 37 付加容量 38,138 ビデオライン配置部 39,139 アナログスイッチアレイ 39a,211 アナログスイッチ 43,203 出力配線 52,54,56,212,214,216 ビデオラ
イン 91 ビデオライン本体 91a 分離部 93 ビデオライン接続部 100 液晶表示装置
1 gate bus line 2 source bus line 3 additional capacitance common wiring 24 TFT array 31 insulating substrate 32 gate driver 32a, 33a shift register 32b, 33b buffer 33, 133 source driver 35 picture element TFT 36 picture element 37 additional capacity 38, 138 Video line placement unit 39,139 Analog switch array 39a, 211 Analog switch 43,203 Output wiring 52,54,56,212,214,216 Video line 91 Video line body 91a Separation unit 93 Video line connection unit 100 Liquid crystal display device

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも絵素及び絵素用TFTをマト
リクス状に配置してなるTFTアレイと、該TFTアレ
イと一体に形成された、アナログデータ信号のサンプリ
ングを行うためのアナログスイッチを有するソース駆動
回路とを備えたドライバー一体型液晶表示装置であっ
て、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの近傍に配置され、該アナログデータ信号として
のビデオ信号を伝送するビデオラインと、 該シフトレジスタもしくはバッファの出力から該アナロ
グスイッチの制御入力までの配線部とを備え、 該配線部は、これと該ビデオラインとの交差部を有しな
いものである液晶表示装置。
1. A source drive having a TFT array in which at least picture elements and TFTs for picture elements are arranged in a matrix, and an analog switch formed integrally with the TFT array for sampling an analog data signal. A liquid crystal display device integrated with a driver including a circuit, the video line being arranged near a shift register or a buffer which constitutes the source driving circuit and transmitting a video signal as the analog data signal; Alternatively, a liquid crystal display device comprising a wiring section from the output of the buffer to the control input of the analog switch, the wiring section having no intersection with the video line.
【請求項2】 前記TFTアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、
前記ビデオラインは、該ソースバスラインと同一材料で
構成されている請求項1記載の液晶表示装置。
2. A source bus line for supplying a video signal to each picture element is provided in the TFT array,
The liquid crystal display device according to claim 1, wherein the video line is made of the same material as the source bus line.
【請求項3】 前記配線部は、前記アナログスイッチを
構成するTFT及び絵素用TFTのゲート電極として用
いる電極材料により構成されている請求項1または2記
載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the wiring portion is made of an electrode material used as a gate electrode of the TFT and the pixel TFT that form the analog switch.
【請求項4】 前記TFTアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、 前記アナログスイッチを構成するTFTのドレインから
該ソースバスラインまでの配線部は、 該ソースバスラインの形成以降のプロセスで使用される
金属材料により構成されている請求項1ないし3のいず
れかに記載の液晶表示装置。
4. A source bus line for supplying a video signal to each picture element is provided in the TFT array, and a wiring portion from the drain of the TFT constituting the analog switch to the source bus line is The liquid crystal display device according to claim 1, wherein the liquid crystal display device is made of a metal material used in a process after the formation of the source bus line.
【請求項5】 少なくとも絵素及び絵素用TFTをマト
リクス状に配置してなるTFTアレイと、該TFTアレ
イと一体に形成された、アナログデータ信号のサンプリ
ングを行うためのアナログスイッチを有するソース駆動
回路とを備えたドライバー一体型液晶表示装置であっ
て、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの近傍に配置され、該アナログデータ信号として
のビデオ信号を伝送するビデオラインと、 該シフトレジスタもしくはバッファの出力からアナログ
スイッチの制御入力までの配線部とを備え、 該ビデオラインは、分離部を有するビデオライン本体
と、該分離部を電気的に接続するビデオライン接続部と
からなり、該配線部とは該分離部にて交差するよう構成
されている液晶表示装置。
5. A source drive having a TFT array in which at least picture elements and TFTs for picture elements are arranged in a matrix and an analog switch formed integrally with the TFT array for sampling analog data signals. A liquid crystal display device integrated with a driver including a circuit, the video line being arranged near a shift register or a buffer which constitutes the source driving circuit and transmitting a video signal as the analog data signal; Alternatively, a wiring section from the output of the buffer to the control input of the analog switch is provided, and the video line is composed of a video line main body having a separation section and a video line connection section electrically connecting the separation section. A liquid crystal display device configured to intersect the wiring portion at the separation portion.
【請求項6】 前記TFTアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、 前記ビデオライン本体は、該ソースバスラインと同一材
料により構成されており、かつ前記ビデオライン接続部
は、該ソースバスラインの形成工程以降の工程で用いら
れる導電性材料から構成されている請求項5記載の液晶
表示装置。
6. A source bus line for supplying a video signal to each pixel is provided in the TFT array, and the video line body is made of the same material as the source bus line, and The liquid crystal display device according to claim 5, wherein the video line connection portion is made of a conductive material used in a step subsequent to the step of forming the source bus line.
【請求項7】 前記シフトレジスタもしくはバッファの
出力からアナログスイッチの制御入力までの配線部は、 前記アナログスイッチを構成するTFT及び絵素用TF
Tのゲート電極として用いる電極材料により構成されて
いる請求項5または6記載の液晶表示装置。
7. The wiring section from the output of the shift register or the buffer to the control input of the analog switch includes a TFT and a TF for picture elements which constitute the analog switch.
7. The liquid crystal display device according to claim 5, which is made of an electrode material used as a T gate electrode.
【請求項8】 少なくとも絵素及び絵素用TFTをマト
リクス状に配置してなるTFTアレイと、該TFTアレ
イと一体に形成された、アナログデータ信号のサンプリ
ングを行うためのアナログスイッチを有するソース駆動
回路とを備えたドライバー一体型液晶表示装置であっ
て、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの近傍に配置され、該アナログデータ信号として
のビデオ信号を伝送するビデオラインと、 該ソース駆動回路を構成するシフトレジスタもしくはバ
ッファの出力からアナログスイッチの制御入力までの配
線とを備え、 該ビデオラインは、これと該配線との交差部ではその他
の部分にくらべて配線幅が狭くなっている液晶表示装
置。
8. A source drive having a TFT array in which at least picture elements and TFTs for picture elements are arranged in a matrix and an analog switch formed integrally with the TFT array for sampling an analog data signal. A driver integrated liquid crystal display device comprising a circuit, a video line for transmitting a video signal as the analog data signal, which is arranged in the vicinity of a shift register or a buffer constituting the source drive circuit, and the source drive circuit. The wiring from the output of the shift register or the buffer that constitutes the circuit to the control input of the analog switch is provided, and the wiring width of the video line is narrower at the intersections of the video line and other portions than at other portions. Liquid crystal display device.
【請求項9】 前記TFTアレイ内には、各絵素にビデ
オ信号を供給するソースバスラインが設けられており、 前記ビデオラインは、該ソースバスラインと同一材料で
形成されている請求項8記載の液晶表示装置。
9. The source bus line for supplying a video signal to each pixel is provided in the TFT array, and the video line is formed of the same material as the source bus line. The described liquid crystal display device.
【請求項10】 前記シフトレジスタもしくはバッファ
の出力からアナログスイッチの制御入力までの配線部
は、 前記アナログスイッチを構成するTFT及び絵素用TF
Tのゲート電極として用いる電極材料により構成されて
いる請求項8または9記載の液晶表示装置。
10. The wiring section from the output of the shift register or the buffer to the control input of the analog switch includes a TFT and a TF for picture elements which constitute the analog switch.
The liquid crystal display device according to claim 8 or 9, which is made of an electrode material used as a gate electrode of T.
JP23399995A 1995-09-12 1995-09-12 Liquid crystal display Expired - Fee Related JP3228399B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23399995A JP3228399B2 (en) 1995-09-12 1995-09-12 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23399995A JP3228399B2 (en) 1995-09-12 1995-09-12 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH0980477A true JPH0980477A (en) 1997-03-28
JP3228399B2 JP3228399B2 (en) 2001-11-12

Family

ID=16963973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23399995A Expired - Fee Related JP3228399B2 (en) 1995-09-12 1995-09-12 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3228399B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002530719A (en) * 1998-11-20 2002-09-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix liquid crystal display device
US6979839B2 (en) 2000-05-19 2005-12-27 Seiko Epson Corporation Electro-optical device, method for making the same, and electronic apparatus
US7675583B2 (en) 1997-04-15 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
JP2012185504A (en) * 2000-02-22 2012-09-27 Semiconductor Energy Lab Co Ltd Display device and electronic apparatus
JP2014162143A (en) * 2013-02-26 2014-09-08 Kyocera Corp Thermal head and thermal printer
JP2018128693A (en) * 2007-06-29 2018-08-16 株式会社半導体エネルギー研究所 Display device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576348B2 (en) 1997-04-15 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
US7675583B2 (en) 1997-04-15 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
US8031284B2 (en) 1997-04-15 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
US8405789B2 (en) 1997-04-15 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
JP2002530719A (en) * 1998-11-20 2002-09-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix liquid crystal display device
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2012185504A (en) * 2000-02-22 2012-09-27 Semiconductor Energy Lab Co Ltd Display device and electronic apparatus
US7113245B2 (en) 2000-05-19 2006-09-26 Seiko Epson Corporation Electro-optical device comprising a precharge circuit
US6999150B2 (en) 2000-05-19 2006-02-14 Seiko Epson Corporation Electro-optical device, method for making the same, and electronic apparatus
US6979839B2 (en) 2000-05-19 2005-12-27 Seiko Epson Corporation Electro-optical device, method for making the same, and electronic apparatus
JP2018128693A (en) * 2007-06-29 2018-08-16 株式会社半導体エネルギー研究所 Display device
JP2014162143A (en) * 2013-02-26 2014-09-08 Kyocera Corp Thermal head and thermal printer

Also Published As

Publication number Publication date
JP3228399B2 (en) 2001-11-12

Similar Documents

Publication Publication Date Title
JP3122003B2 (en) Active matrix substrate
US6292237B1 (en) Active-matrix liquid-crystal display device and substrate therefor
US11281058B2 (en) Display device
US4955697A (en) Liquid crystal display device and method of driving the same
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
JPH0814669B2 (en) Matrix type display device
JPH10319431A (en) Thin film transistor array substrate
JPH08234239A (en) Display device
RU2066074C1 (en) Active display matrix for liquid crystal screens
US5615028A (en) Liquid crystal display apparatus
US6246460B1 (en) Active matrix liquid crystal display devices
US5952675A (en) Thin film transistor element array
JP3228399B2 (en) Liquid crystal display
JPH06104434A (en) Film transistor element and active matrix display and image sensor
JPH04326329A (en) Liquid crystal display device and its manufacture
JP3251401B2 (en) Semiconductor device
JPS60192369A (en) Thin film transistor
JPH1185058A (en) Signal transmission path for display and display device
JP2939043B2 (en) Active matrix substrate
JPH10206823A (en) Xy address type display device
JP2002122883A (en) Method of manufacturing liquid crystal display device
JPH10307543A (en) Driving circuit integrated display device
JPH07114045A (en) Liquid crystal display device
JPH0566420A (en) Structure for active matrix driving circuit
JPH07191337A (en) Liquid crystal display device and its manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees