JPH0974746A - Switching power supply device - Google Patents

Switching power supply device

Info

Publication number
JPH0974746A
JPH0974746A JP7226193A JP22619395A JPH0974746A JP H0974746 A JPH0974746 A JP H0974746A JP 7226193 A JP7226193 A JP 7226193A JP 22619395 A JP22619395 A JP 22619395A JP H0974746 A JPH0974746 A JP H0974746A
Authority
JP
Japan
Prior art keywords
transformer
switching element
voltage
capacitor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7226193A
Other languages
Japanese (ja)
Inventor
Fumiaki Hashimoto
文明 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7226193A priority Critical patent/JPH0974746A/en
Publication of JPH0974746A publication Critical patent/JPH0974746A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply device for reducing a switching loss and for reducing switching noise. SOLUTION: An input voltage is applied to a primary coil winding 4a of a transformer 4 via a switching element 5 which repeats on-and-off and a capacitor 6 and a diode 5a connected in parallel with the switching element 5 and an energy stored in the transformer 4 is supplied as an output voltage via a rectification smoothing means consisting of a field effect transistor 8 and a capacitor 9 by a secondary coil winding 4c of the transformer 4. Then, an output voltage obtained via the current smoothing means is applied to a secondary coil winding 4c of the transformer 4 via the field effect transistor 8, thus regenerating an energy stored in the transformer 4 to an input voltage via the primary coil winding 4a of the transformer 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は産業用や民生用の電子機
器に直流安定化電圧を供給するスイッチング電源装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device for supplying a regulated DC voltage to industrial and consumer electronic devices.

【0002】[0002]

【従来の技術】従来、この種のスイッチング電源装置は
図4に示すような構成であった。
2. Description of the Related Art Conventionally, this type of switching power supply device has a structure as shown in FIG.

【0003】図4において、1は直流電源で商用交流電
源を整流平滑することでもしくは電池などで構成される
ものであり、入力端子2−3に入力電圧を供給しプラス
電圧を入力端子2に接続し、マイナス電圧を入力端子3
に接続している。4はトランスであり、第1の一次巻線
4aの一端を入力端子2に接続し他端をスイッチング素
子5を介して入力端子3に接続し、二次巻線4cの一端
を出力端子13に接続し他端を整流平滑回路22に接続
し、第2の一次巻線4bの一端を入力端子3に接続し他
端を同期発振制御回路7に接続している。
In FIG. 4, reference numeral 1 denotes a DC power supply which is formed by rectifying and smoothing a commercial AC power supply or is composed of a battery or the like. An input voltage is supplied to an input terminal 2-3 and a positive voltage is supplied to the input terminal 2. Connect and connect negative voltage to input terminal 3
Connected to Reference numeral 4 denotes a transformer, one end of the first primary winding 4a is connected to the input terminal 2 and the other end is connected to the input terminal 3 via the switching element 5, and one end of the secondary winding 4c is connected to the output terminal 13. The other end is connected to the rectifying / smoothing circuit 22, one end of the second primary winding 4b is connected to the input terminal 3, and the other end is connected to the synchronous oscillation control circuit 7.

【0004】前記スイッチング素子5は制御端子に印加
される同期発振制御回路7のオン・オフ信号によりオン
・オフし直流入力電圧を前記トランス4の第1の一次巻
線4aに印加したり遮断したりする。20はコンデンサ
であり21は抵抗であり、このコンデンサ20と抵抗2
1の直列回路はスイッチング素子5の両端に接続されス
イッチング素子5がオフする時に両端に印加されるトラ
ンス4の第1の一次巻線4aと二次巻線4cのリーケー
ジインダクタンスにより発生するスパイク電圧を吸収し
スイッチング素子5を保護するスナバーである。
The switching element 5 is turned on / off by an on / off signal of a synchronous oscillation control circuit 7 applied to a control terminal, and a DC input voltage is applied to or cut off from a first primary winding 4a of the transformer 4. Or 20 is a capacitor and 21 is a resistor. This capacitor 20 and resistor 2
The series circuit of 1 is connected to both ends of the switching element 5, and when the switching element 5 is turned off, the spike voltage generated by the leakage inductance of the first primary winding 4a and the secondary winding 4c of the transformer 4 is applied. It is a snubber that absorbs and protects the switching element 5.

【0005】同期発振制御回路7は誤差増幅器10によ
る絶縁信号伝達手段15を介しての信号によりスイッチ
ング素子5のオン期間を変化させ、オフ期間をトランス
4の第2の一次巻線4bの電圧の極性が反転するまで持
続するように動作し、この繰返しにより発振を続けるも
のである。
The synchronous oscillation control circuit 7 changes the ON period of the switching element 5 in accordance with a signal from the error amplifier 10 via the insulation signal transmission means 15, and changes the ON period of the voltage of the second primary winding 4b of the transformer 4 to the OFF period. The operation is continued until the polarity is reversed, and the oscillation is continued by repeating this operation.

【0006】整流平滑回路22は、アノードをトランス
4の二次巻線4cの一端に接続し、カソードを出力端子
12に接続した整流ダイオード23と出力端子12−1
3間に並列に接続された平滑コンデンサ24からなり、
トランス4の二次巻線4cの誘起電圧を整流平滑して出
力電圧として出力端子12−13へ出力し負荷14に直
流電力として供給する。10は誤差増幅器で出力端子1
2−13間の出力電圧と基準電圧11との誤差分を比較
増幅し絶縁信号伝達手段15を介して信号を同期発振制
御回路7に出力する。
The rectifying / smoothing circuit 22 has an anode connected to one end of the secondary winding 4c of the transformer 4 and a cathode connected to the output terminal 12 and a rectifying diode 23 and an output terminal 12-1.
Consisting of a smoothing capacitor 24 connected in parallel between
The induced voltage in the secondary winding 4c of the transformer 4 is rectified and smoothed and output as an output voltage to the output terminal 12-13 to be supplied to the load 14 as DC power. 10 is an error amplifier and output terminal 1
The error between the output voltage between 2 and 13 and the reference voltage 11 is compared and amplified, and the signal is output to the synchronous oscillation control circuit 7 via the insulating signal transmission means 15.

【0007】以下に上記構成の従来例の動作について説
明する。入力端子2−3間に接続された直流電源1より
供給された入力電圧は、同期発振制御回路7のオン信号
でスイッチング素子5がオンし、オン期間にトランス4
の第1の一次巻線4aに印加され、一次電流が流れトラ
ンス4に磁束が発生しエネルギーが蓄積される。この
時、トランス4の二次巻線4cに誘起電圧が発生するが
整流ダイオード23を逆バイアスする方向に電圧が印加
されるように構成されている。
The operation of the conventional example having the above configuration will be described below. The input voltage supplied from the DC power supply 1 connected between the input terminals 2-3 turns on the switching element 5 by the ON signal of the synchronous oscillation control circuit 7, and turns on the transformer 4 during the ON period.
Is applied to the first primary winding 4a, a primary current flows, a magnetic flux is generated in the transformer 4, and energy is accumulated. At this time, an induced voltage is generated in the secondary winding 4c of the transformer 4, but the voltage is applied in a direction in which the rectifier diode 23 is reversely biased.

【0008】次に、同期発振制御回路7のオフ信号によ
りスイッチング素子5がオフするとトランス4の第1の
一次巻線4aにフライバック電圧が発生する同時に、ト
ランス4の二次巻線4cにもフライバック電圧が発生し
整流ダイオード23を順バイアスする方向に電圧が印加
されるため、トランス4に蓄積されてエネルギーがトラ
ンス4の二次巻線4cを介して二次電流として放出され
平滑コンデンサ24に出力電圧として出力端子12−1
3間に供給される。
Next, when the switching element 5 is turned off by the off signal of the synchronous oscillation control circuit 7, a flyback voltage is generated in the first primary winding 4a of the transformer 4, and at the same time, in the secondary winding 4c of the transformer 4. Since a flyback voltage is generated and a voltage is applied in a direction that forward biases the rectifier diode 23, energy is accumulated in the transformer 4 and is discharged as a secondary current via the secondary winding 4c of the transformer 4, and the smoothing capacitor 24 Output terminal 12-1
Supplied between 3

【0009】トランス4に蓄積されたエネルギーがすべ
て放出されるとトランス4の第1の一次巻線4a、二次
巻線4cのフライバック電圧はなくなり、各巻線のイン
ダクタンスと分布容量により決定される共振電圧でリン
ギングが発生しトランス4の第2の一次巻線4bにも同
様な電圧が発生しフライバック電圧の極性から逆の極性
へと変化する。この極性の変化は同期発振制御回路7に
伝達され再びスイッチング素子5をオンさせる。これら
の動作が繰返されることで出力電圧は連続的に出力端子
12−13間より供給される。
When all the energy stored in the transformer 4 is released, the flyback voltage of the first primary winding 4a and the secondary winding 4c of the transformer 4 disappears, which is determined by the inductance and distributed capacitance of each winding. Resonance voltage causes ringing and a similar voltage is generated in the second primary winding 4b of the transformer 4, and the polarity of the flyback voltage changes to the opposite polarity. This change in polarity is transmitted to the synchronous oscillation control circuit 7 to turn on the switching element 5 again. By repeating these operations, the output voltage is continuously supplied from between the output terminals 12-13.

【0010】さらに出力電圧が安定に制御される動作に
ついて、図5を参照にして説明する。
Further, the operation of stably controlling the output voltage will be described with reference to FIG.

【0011】図5において(a)はスイッチング素子5
の両端電圧波形VDSを示し、(b)はスイッチング素子
5を流れる電流波形IDSを示し、(c)は同期発振制御
回路7のスイッチング素子5への出力波形VGを示し、
(d)はトランス4の二次巻線4cに流れる二次電流波
形Ioを示し、実線は負荷14のインピーダンスが低く
出力端子12−13より出力電流IOUTが多く流れ出し
ている時(重負荷時)であり、点線は負荷14のインピ
ーダンスが高く出力電流IOUTが少なく流れ出している
時(軽負荷時)の各部の動作波形を示している。
In FIG. 5, (a) shows the switching element 5
Shows the voltage waveform VDS at both ends, (b) shows the current waveform IDS flowing through the switching element 5, (c) shows the output waveform VG of the synchronous oscillation control circuit 7 to the switching element 5,
(D) shows the secondary current waveform Io flowing through the secondary winding 4c of the transformer 4, and the solid line shows the case where the impedance of the load 14 is low and the output current IOUT is flowing out from the output terminals 12-13 (at heavy load). The dotted line shows the operation waveform of each part when the impedance of the load 14 is high and the output current IOUT is flowing out (light load).

【0012】出力電流IOUTは、 IOUT=1/2・1/Ls・(Ns/Np)・VIN・TON2/T で表わされ、出力電圧VOUTは、 VOUT=(Ns/Np)・VIN・TON/TOFF で表わされ、スイッチング周波数fは、 f=1/(TON+TOFF)=1/T で表わされる。ここで、Nsはトランス4の二次巻線4
cの巻線数であり、Npはトランス4の第1の一次巻線
4aの巻線数であり、Lsはトランス4の二次巻線4c
のインダクタンス値であり、Lpはトランス4の第1の
一次巻線4aのインダクタンス値であり、VINは直流電
源1より供給される入力電圧値であり、TONはスイッチ
ング素子5のオン期間であり、TOFFはスイッチング素
子5のオフ期間であり、Tは発振周期である。
The output current IOUT is expressed by IOUT = 1 / 21 / Ls (Ns / Np) VINTON 2 / T, and the output voltage VOUT is VOUT = (Ns / Np) VIN It is represented by TON / TOFF, and the switching frequency f is represented by f = 1 / (TON + TOFF) = 1 / T. Here, Ns is the secondary winding 4 of the transformer 4.
c is the number of windings of the transformer 4, Np is the number of windings of the first primary winding 4a of the transformer 4, and Ls is the secondary winding 4c of the transformer 4.
, Lp is an inductance value of the first primary winding 4a of the transformer 4, VIN is an input voltage value supplied from the DC power supply 1, TON is an ON period of the switching element 5, and TOFF is the off period of the switching element 5, and T is the oscillation period.

【0013】出力電圧VOUTは、誤差増幅器10により
基準電圧11と比較増幅され絶縁信号伝達手段15を介
して同期発振制御回路7に伝達されスイッチング素子5
のオン期間を制御するため一定に制御されており前述の
出力電流IOUT及び入力電圧VINの変動によってもスイ
ッチング素子5のオン期間が変化して一定に保たれるこ
とになる。
The output voltage VOUT is compared and amplified with the reference voltage 11 by the error amplifier 10 and is transmitted to the synchronous oscillation control circuit 7 through the insulating signal transmission means 15 to be transmitted to the switching element 5.
The ON period of the switching element 5 is controlled to be constant so as to control the ON period of the switching element 5, and the ON period of the switching element 5 is changed and kept constant due to the fluctuations of the output current IOUT and the input voltage VIN.

【0014】[0014]

【発明が解決しようとする課題】上述のような従来の構
成では、スイッチング素子5のターンオン及びターンオ
フ時に印加される電圧波形と電流波形が同時にスイッチ
ング素子5の応答スピードで決まる傾きによりクロスし
ながら変化するためにスイッチング損失が大きく発生
し、しかもスイッチング素子5の応答スピードを早くす
ることでスイッチング損失を少なくさせると電圧波形、
電流波形が共により急竣になりスイッチングノイズ及び
スイッチング素子5に印加される電圧、電流波形のスパ
イクが増加し、 ・機器のノイズ障害防止のため入出力端子に挿入される
ノイズフィルターが大型化する。 ・必要以上の大きな定格のスイッチング素子5が必要と
なる。といった課題があり、これを解決するために、コ
ンデンサ20と抵抗21の直列接続により構成されるス
ナバー回路のコンデンサ20の容量を大きくして電圧波
形の急竣な変化を抑制すると、 ・コンデンサ20の充放電電流が大きくなり抵抗21の
損失が非常に大きくなるとともにコンデンサ20の充放
電電流はスイッチング素子5がターンオンする時に流れ
込むためスパイク電流が増加しターンオン損失が大幅に
増加し、効率が著しく悪化する。といった課題があっ
た。
In the conventional structure as described above, the voltage waveform and the current waveform applied when the switching element 5 is turned on and off are changed while crossing due to the inclination determined by the response speed of the switching element 5. Therefore, a large switching loss occurs, and if the switching loss is reduced by increasing the response speed of the switching element 5, the voltage waveform,
The current waveform is rapidly completed together with the switching noise and the voltage applied to the switching element 5 and the spike of the current waveform are increased, and the noise filter inserted in the input / output terminal is increased in size in order to prevent noise disturbance of the equipment. . -A switching element 5 having a rating higher than necessary is required. In order to solve this, if the capacitance of the capacitor 20 of the snubber circuit configured by connecting the capacitor 20 and the resistor 21 in series is increased to suppress the sudden change of the voltage waveform, The charging / discharging current becomes large, the loss of the resistor 21 becomes very large, and the charging / discharging current of the capacitor 20 flows when the switching element 5 is turned on, so that the spike current increases, the turn-on loss increases significantly, and the efficiency significantly deteriorates. . There was a problem such as.

【0015】本発明はこのような課題を解決するための
もので、スイッチング損失を低減できしかもスイッチン
グノイズを低減することが可能となり、小型化が可能と
なるスイッチング電源装置を提供することを目的とする
ものである。
The present invention is intended to solve such a problem, and an object of the present invention is to provide a switching power supply device capable of reducing switching loss, reducing switching noise, and downsizing. To do.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するため
に本発明は、入力電圧がオン・オフを繰返すスイッチン
グ素子を前記スイッチング素子と並列に接続されたコン
デンサとを介したトランスの一次巻線に印加され、前記
トランスに貯えられたエネルギーを前記トランスの二次
巻線より電界効果トランジスタとコンデンサからなる整
流平滑手段を介して出力電圧として供給し、前記整流平
滑手段を介して得られた出力電圧を前記電界効果トラン
ジスタを介して前記トランスの二次巻線に印加すること
で前記トランスに貯えられたエネルギーを前記トランス
の一次巻線を介して前記入力電圧に回生する構成にした
ものである。
In order to solve the above problems, the present invention provides a primary winding of a transformer through a switching element in which an input voltage repeatedly turns on and off, and a capacitor connected in parallel with the switching element. The energy stored in the transformer is supplied as an output voltage from the secondary winding of the transformer via a rectifying / smoothing means composed of a field effect transistor and a capacitor, and the output obtained via the rectifying / smoothing means. By applying a voltage to the secondary winding of the transformer via the field effect transistor, the energy stored in the transformer is regenerated to the input voltage via the primary winding of the transformer. .

【0017】[0017]

【作用】上記構成により、スイッチング素子のオン期間
にトランスに貯えられたエネルギーの一部をオフ期間中
に二次巻線を介して出力に二次電流として放出したエネ
ルギーのうち一部のエネルギーを再び二次巻線に流れる
逆方向の二次電流としてトランスに貯え一次巻線を介し
てスイッチング素子に並列に接続されたコンデンサを放
電して直流電源に回生することによりスイッチング素子
のターンオン時にスパイク電流が流れることを防止でき
さらに前記コンデンサによりスイッチング素子のターン
オフ時の電圧波形の急竣な上昇を防止させることでスイ
ッチング損失とスイッチングノイズを減少させるもので
ある。
With the above structure, a part of the energy stored in the transformer during the ON period of the switching element is released as a secondary current to the output through the secondary winding during the OFF period. Storing as a secondary current in the opposite direction that flows in the secondary winding again in the transformer, discharging the capacitor connected in parallel with the switching element via the primary winding and regenerating it to the DC power supply, causing a spike when the switching element turns on. The current can be prevented from flowing and the capacitor can prevent a rapid rise of the voltage waveform when the switching element is turned off, thereby reducing the switching loss and the switching noise.

【0018】[0018]

【実施例】以下、本発明の実施例を図1、図2を参照に
して説明する。
Embodiments of the present invention will be described below with reference to FIGS.

【0019】図1は本発明の一実施例によるスイッチン
グ電源装置の回路構成図である。図1において、図5と
同じものについては同一の符合を記し説明は省略する。
1は直流電源であり、2−3は入力端子であり、4はト
ランスで4aは第1の一次巻線、4bは第2の一次巻
線、4cは二次巻線より構成されており、5はスイッチ
ング素子であり、7は同期発振制御回路であり、9は平
滑コンデンサであり、10は誤差増幅器であり、11は
基準電圧であり、12−13は出力端子であり、14は
負荷であり、15は絶縁信号伝達手段である。
FIG. 1 is a circuit diagram of a switching power supply device according to an embodiment of the present invention. In FIG. 1, the same components as those in FIG. 5 are designated by the same reference numerals and the description thereof will be omitted.
Reference numeral 1 is a DC power source, 2-3 is an input terminal, 4 is a transformer, 4a is a first primary winding, 4b is a second primary winding, and 4c is a secondary winding. 5 is a switching element, 7 is a synchronous oscillation control circuit, 9 is a smoothing capacitor, 10 is an error amplifier, 11 is a reference voltage, 12-13 is an output terminal, 14 is a load. Yes, 15 is an insulation signal transmission means.

【0020】5aはダイオードでトランス4に貯えられ
たエネルギーがトランス4の第1の一次巻線4aを介し
て直流電源1に電力を回生する時に、スイッチング素子
5がオフしている時でもトランス4の第1の一次巻線4
aの回生電流を流すことができるようにスイッチング素
子5と並列に接続され、アノードを入力端子3に、カソ
ードを前記スイッチング素子5の一端と前記トランス4
の第1の一次巻線4aの一端に接続したものであり、6
はコンデンサで同期発振制御回路7のオフ信号でスイッ
チング素子5がオフするとトランス4の第1の一次巻線
4aにフライバック電圧が発生するがスイッチング素子
5に印加されるフライバック電圧の急竣な上昇を抑制し
ターンオフ損失を低減されるためスイッチング素子5に
並列に接続したものであり、8はNチャンネル電界効果
トランジスタでスイッチング素子5のオン期間に貯えら
れたトランス4のエネルギーをスイッチング素子5のオ
フ期間にトランス4の二次巻線4cを介して寄生ダイオ
ード8aから平滑コンデンサ9へ放出した後、今後は逆
に平滑コンデンサ9からNチャンネル電界効果トランジ
スタ8の寄生ダイオード8aの逆回復時間(以下逆流期
間)だけトランス4の二次巻線4cに逆方向の二次電流
を流すものでソース端子とゲート端子はトランス4の二
次巻線4cの一端に接続されドレイン端子は出力端子1
2と平滑コンデンサ9の一端に接続する。
Reference numeral 5a is a diode, and when the energy stored in the transformer 4 is regenerated to the DC power source 1 through the first primary winding 4a of the transformer 4, the transformer 4 is turned off even when the switching element 5 is turned off. First primary winding 4 of
It is connected in parallel with the switching element 5 so that the regenerative current of a can flow, the anode is the input terminal 3, the cathode is one end of the switching element 5 and the transformer 4.
Is connected to one end of the first primary winding 4a of
Is a capacitor, a flyback voltage is generated in the first primary winding 4a of the transformer 4 when the switching element 5 is turned off by the off signal of the synchronous oscillation control circuit 7, but the flyback voltage applied to the switching element 5 is rapidly completed. In order to suppress the rise and reduce the turn-off loss, the switching element 5 is connected in parallel, and 8 is an N-channel field effect transistor, and the energy of the transformer 4 stored in the ON period of the switching element 5 is stored in the switching element 5. After being discharged from the parasitic diode 8a to the smoothing capacitor 9 through the secondary winding 4c of the transformer 4 in the off period, the reverse recovery time of the parasitic diode 8a of the N-channel field effect transistor 8 from the smoothing capacitor 9 (hereinafter The secondary current in the reverse direction flows through the secondary winding 4c of the transformer 4 only during the reverse current period). And gate terminals are drain terminals connected to one end of the secondary winding 4c of the transformer 4 is an output terminal 1
2 and one end of the smoothing capacitor 9.

【0021】以下に上記構成の動作について説明する。
入力端子2−3間に接続された直流電源1より供給され
た入力電圧は、同期発振制御回路7のオン信号でスイッ
チング素子5がオンし、オン期間にトランス4の第1の
一次巻線4aに印加され、一次電流が流れトランス4に
磁束が発生しエネルギーが蓄積される。この時、トラン
ス4の二次巻線4cに誘起電圧が発生するがNチャンネ
ル電界効果トランジスタ8の寄生ダイオード8aを逆バ
イアスする方向に電圧が印加されるようにトランス4の
巻線は構成されさらにNチャンネル電界効果トランジス
タ8はゲート端子とソース端子が短絡接続されているた
めオフとなっている。
The operation of the above configuration will be described below.
The input voltage supplied from the DC power supply 1 connected between the input terminals 2-3 turns on the switching element 5 by the ON signal of the synchronous oscillation control circuit 7, and during the ON period, the first primary winding 4a of the transformer 4 is turned on. Is applied to the transformer 4, a primary current flows, a magnetic flux is generated in the transformer 4, and energy is accumulated. At this time, the induced voltage is generated in the secondary winding 4c of the transformer 4, but the winding of the transformer 4 is configured so that the voltage is applied in the direction of reverse biasing the parasitic diode 8a of the N-channel field effect transistor 8. The N-channel field effect transistor 8 is off because the gate terminal and the source terminal are short-circuited.

【0022】次に、同期発振制御回路7のオフ信号によ
りスイッチング素子5がオフするとトランス4の第1の
一次巻線4aにフライバック電圧が発生するが、コンデ
ンサ6によりフライバック電圧の上昇は比較的ゆるやか
になりスイッチング素子5に印加される電圧の急竣な上
昇を抑制しターンオフ損失を減少させると同時に、トラ
ンス4の二次巻線4cにもフライバック電圧が発生しN
チャンネル電界効果トランジスタ8の寄生ダイオード8
aを順バイアスする方向に電圧が印加されるため、トラ
ンス4に蓄積されてエネルギーがトランス4の二次巻線
4cを介して二次電流として放出され平滑コンデンサ9
に出力電圧として出力端子12−13間に供給される。
Next, when the switching element 5 is turned off by the off signal of the synchronous oscillation control circuit 7, a flyback voltage is generated in the first primary winding 4a of the transformer 4, but the rise of the flyback voltage is compared by the capacitor 6. The flyback voltage is generated in the secondary winding 4c of the transformer 4 at the same time as the turn-off loss is reduced by suppressing the sudden rise of the voltage applied to the switching element 5 and the N is generated.
Parasitic diode 8 of channel field effect transistor 8
Since a voltage is applied in the direction of forward biasing a, energy is accumulated in the transformer 4 and is discharged as a secondary current through the secondary winding 4c of the transformer 4, and the smoothing capacitor 9
Is supplied as an output voltage between the output terminals 12 and 13.

【0023】トランス4に蓄積されたエネルギーがすべ
て放出されトランス4の二次巻線4cより放出される二
次電流がゼロになると今度はNチャンネル電界効果トラ
ンジスタ8の寄生ダイオード8aの逆流期間だけ平滑コ
ンデンサ9よりトランス4の二次巻線4cに向かって逆
方向の二次電流が流れトランス4には前記とは逆方向の
磁束は発生しエネルギーが蓄積される。この状態ではト
ランス4の各巻線に発生する誘起電圧の極生は変化せず
トランス4の第2の一次巻線4bの電圧も変化しないた
め同期発振制御回路7はスイッチング素子5のオフ期間
を維持させる。
When all the energy accumulated in the transformer 4 is released and the secondary current emitted from the secondary winding 4c of the transformer 4 becomes zero, the smoothing is performed only for the reverse current period of the parasitic diode 8a of the N-channel field effect transistor 8. A secondary current flows in the opposite direction from the capacitor 9 toward the secondary winding 4c of the transformer 4, and a magnetic flux in the opposite direction is generated in the transformer 4 to accumulate energy. In this state, the regeneration of the induced voltage generated in each winding of the transformer 4 does not change and the voltage of the second primary winding 4b of the transformer 4 does not change, so that the synchronous oscillation control circuit 7 maintains the OFF period of the switching element 5. Let

【0024】前記逆流期間後、前記逆方向の二次電流が
急速に減少し、トランス4の各巻線に発生する誘起電圧
の極性が反転するためトランス4の二次巻線4cに発生
する誘起電圧はNチャンネル電界効果トランジスタ8の
寄生ダイオード8aを逆バイアスし、トランス4の第1
の一次巻線4aに発生する誘起電圧はコンデンサ6との
接続端を負電圧に、入力端子2との接続端を正電圧にす
る方向に発生してコンデンサ6のすでに蓄積された電荷
を放電する方向にすなわち、一次電流が直流電源1充電
する方向に流れ、前記逆流期間に蓄積されたエネルギー
を直流電源1に電力回生を行う。
After the reverse current period, the secondary current in the reverse direction is rapidly reduced, and the polarity of the induced voltage generated in each winding of the transformer 4 is inverted, so that the induced voltage generated in the secondary winding 4c of the transformer 4 is reversed. Reversely biases the parasitic diode 8a of the N-channel field effect transistor 8 and
The induced voltage generated in the primary winding 4a is generated in such a direction that the connection end with the capacitor 6 becomes a negative voltage and the connection end with the input terminal 2 becomes a positive voltage, and the electric charge already accumulated in the capacitor 6 is discharged. Direction, that is, the primary current flows in the direction in which the DC power supply 1 is charged, and the energy accumulated in the reverse current period is regenerated to the DC power supply 1.

【0025】この動作によりコンデンサ6の両端電圧は
低下してゼロ電圧になるとダイオード5aを介してさら
に前記逆流期間に蓄積されたエネルギーがなくなるまで
一次電流は流れ続ける。この期間を回生期間とする。こ
の時、トランス4の第2の一次巻線4bに発生する誘起
電圧の極生も反転するため同期発振制御回路7はスイッ
チング素子5をオンさせるが一次電流はどちらを流れて
も動作上変化はない。トランス4に蓄積されたエネルギ
ーがゼロになるとすでにオンしているスイッチング素子
5を介して直流電源1より前記とは逆方向の一次電流が
流れてトランス4に磁束が発生しエネルギーが蓄積され
る。前記回生期間にすでにコンデンサ6の両端電圧はゼ
ロのためスイッチング素子5のオン時はゼロクロスイッ
チングとなっておりターンオン損失は発生しない。
By this operation, when the voltage across the capacitor 6 drops to zero voltage, the primary current continues to flow through the diode 5a until the energy stored in the reverse flow period is exhausted. This period is called the regeneration period. At this time, the regenerative of the induced voltage generated in the second primary winding 4b of the transformer 4 is also reversed, so that the synchronous oscillation control circuit 7 turns on the switching element 5, but the primary current does not change in operation regardless of which one flows. Absent. When the energy stored in the transformer 4 becomes zero, a primary current in the opposite direction to the above flows from the DC power supply 1 through the switching element 5 which is already turned on, and a magnetic flux is generated in the transformer 4 to store energy. Since the voltage across the capacitor 6 is already zero during the regeneration period, zero switching occurs when the switching element 5 is on, and no turn-on loss occurs.

【0026】以上の動作が繰返されることで出力電圧は
出力端子12−13より負荷14へ供給される。
By repeating the above operation, the output voltage is supplied from the output terminal 12-13 to the load 14.

【0027】次に出力電圧が安定に制御される動作につ
いて図2を参照にして説明する。図2において(a)は
スイッチング素子5の両端電圧波形VDSを示し、(b)
はスイッチング素子5とダイオード5aに流れる電流波
形IDSを示し、(c)は同期発振制御回路7のスイッチ
ング素子5への出力波形VGを示し、(d)はトランス
4の二次巻線4cに流れる二次電流波形Ioを示し、
(e)はコンデンサ6に流れる電流波形ICを示してい
る。さらに実線は負荷14のインピーダンスが低く出力
端子12−13より出力電流IOUTが多く流れ出してい
る時(重負荷時)の各部の波形であり、点線は負荷14
のインピーダンスが高く出力電流IOUTが少なく流れ出
している時(軽負荷時)の各部の波形を示している。
Next, the operation of stably controlling the output voltage will be described with reference to FIG. In FIG. 2, (a) shows the voltage waveform VDS across the switching element 5, (b)
Shows the current waveform IDS flowing through the switching element 5 and the diode 5a, (c) shows the output waveform VG of the synchronous oscillation control circuit 7 to the switching element 5, and (d) flows through the secondary winding 4c of the transformer 4. Shows the secondary current waveform Io,
(E) shows the current waveform IC flowing through the capacitor 6. Furthermore, the solid line is the waveform of each part when the impedance of the load 14 is low and a large amount of output current IOUT is flowing out from the output terminal 12-13 (during heavy load), and the dotted line is the load 14
Shows the waveform of each part when the impedance is high and the output current IOUT is low and flows out (light load).

【0028】出力電流IOUTは、 IOUT=1/2・1/Ls・(Ns/Np)・VIN{TON・(TON
−2T′ON)}/T で表わされ、出力電圧VOUTは、 VOUT=(Ns/Np)・VIN(TON−T′ON)/(TOFF
−T′OFF) で表わされ、スイッチング周波数fは、 f=1/(TON+TOFF)=1/T で表わされる。ここで、Nsはトランス4の二次巻線4
cの巻線数であり、Npはトランス4の第1の一次巻線
4aの巻線数であり、Lsはトランス4の二次巻線4c
のインダクタンス値であり、Lpはトランス4の第1の
一次巻線4aのインダクタンス値であり、VINは直流電
源1より供給される入力電圧値であり、TONはスイッチ
ング素子5のオン期間であり、TOFFはスイッチング素
子5のオフ期間であり、T′ONは回生期間であり、T′
OFFは逆流期間であり、Tは発振周期である。
The output current IOUT is calculated as follows: IOUT = 1 / 2.1 / Ls. (Ns / Np) .VIN {TON. (TON
-T = ON)} / T, and the output voltage VOUT is VOUT = (Ns / Np) .VIN (TON-T'ON) / (TOFF
-T'OFF) and the switching frequency f is expressed as f = 1 / (TON + TOFF) = 1 / T. Here, Ns is the secondary winding 4 of the transformer 4.
c is the number of windings of the transformer 4, Np is the number of windings of the first primary winding 4a of the transformer 4, and Ls is the secondary winding 4c of the transformer 4.
, Lp is an inductance value of the first primary winding 4a of the transformer 4, VIN is an input voltage value supplied from the DC power supply 1, TON is an ON period of the switching element 5, and TOFF is the off period of the switching element 5, T'ON is the regeneration period, and T '
OFF is the backflow period, and T is the oscillation period.

【0029】出力電圧VOUTは、誤差増幅器10により
基準電圧11と比較増幅され絶縁信号伝達手段15を介
して同期発振制御回路7に伝達されスイッチング素子5
のオン期間を制御するため一定に制御されており前述の
出力電流IOUT及び入力電圧VINの変動によってもスイ
ッチング素子5のオン期間が変化して一定に保たれるこ
とになる。
The output voltage VOUT is compared and amplified with the reference voltage 11 by the error amplifier 10 and is transmitted to the synchronous oscillation control circuit 7 through the insulating signal transmission means 15 to be transmitted to the switching element 5.
The ON period of the switching element 5 is controlled to be constant so as to control the ON period of the switching element 5, and the ON period of the switching element 5 is changed and kept constant due to the fluctuations of the output current IOUT and the input voltage VIN.

【0030】さらに電界効果トランジスタ8の寄生ダイ
オード8aの逆回復時間にトランス4の二次巻線4cに
逆方向の二次電流が流れる動作について図3を参照に説
明する。
The operation in which a reverse secondary current flows through the secondary winding 4c of the transformer 4 during the reverse recovery time of the parasitic diode 8a of the field effect transistor 8 will be described with reference to FIG.

【0031】図3は、本発明の実施例の図1の回路構成
において本発明者が行った実験データであり電界効果ト
ランジスタ8を流れるトランス4の二次巻線4cから平
滑コンデンサ9へ流れる順方向電流Io及び出力電流IO
UTと平滑コンデンサ9からトランス4の二次巻線4cへ
流れる逆方向電流−Ioの特性を示したものである。
FIG. 3 shows experimental data obtained by the present inventor in the circuit configuration of FIG. 1 of the embodiment of the present invention, and is the order in which the secondary winding 4c of the transformer 4 flowing through the field effect transistor 8 flows to the smoothing capacitor 9. Directional current Io and output current IO
The characteristics of the reverse current −Io flowing from the UT and the smoothing capacitor 9 to the secondary winding 4c of the transformer 4 are shown.

【0032】但し、VIN=130[V]、VOUT=15
[V]、Lp=300[μH]、Ls=15[μH]であ
り、図3(a)は電界効果トランジスタ8が2SK10
18(富士電機(株))、図3(b)はIRFP450
(INTERNATIONAL RECTIFIER)の特性図である。
However, VIN = 130 [V], VOUT = 15
[V], Lp = 300 [μH], Ls = 15 [μH], and the field effect transistor 8 is 2SK10 in FIG.
18 (Fuji Electric Co., Ltd.), FIG. 3 (b) shows IRFP450
It is a characteristic view of (INTERNATIONAL RECTIFIER).

【0033】図3で明らかなように、出力電流IOUTが
流れるとすなわち順方向電流Ioが流れると逆方向電流
−Ioが必ず流れることが解る。これは、電界効果トラ
ンジスタ8の寄生ダイオード8cの逆回復時間によるも
のである。
As is apparent from FIG. 3, when the output current IOUT flows, that is, when the forward current Io flows, the reverse current −Io always flows. This is due to the reverse recovery time of the parasitic diode 8c of the field effect transistor 8.

【0034】さらに逆方向電流−Ioの値はある出力電
流IOUTすなわち、順方向電流Io以上ではほぼ一定であ
るため前述のように出力電圧VOUTは、出力電流IOUT及
び入力電圧VINの変動によってもスイッチング素子5の
オン期間が変化して一定に保たれることになる。
Further, since the value of the reverse current −Io is substantially constant above a certain output current IOUT, that is, the forward current Io, the output voltage VOUT is switched by the fluctuations of the output current IOUT and the input voltage VIN as described above. The ON period of the device 5 changes and is kept constant.

【0035】また、逆方向電流−Ioの値はある出力電
流IOUTすなわち、ある順方向電流Io以下では減少する
ため、前述のようにスイッチング素子5のゼロクロスス
イッチングにならない場合もあるが出力電圧VOUTは、
誤差増幅器10により基準電圧11と比較増幅され絶縁
信号伝達手段15を介して同期発振制御回路7に伝達さ
れスイッチング素子5のオン期間を制御するため一定に
制御されており前述の出力電流IOUT及び入力電圧VIN
の変動によってもスイッチング素子5のオン期間が変化
して一定に保たれることになる。この場合、スイッチン
グ電源装置の出力電力としては小さく、損失及びノイズ
は特に問題とはならない。
Further, since the value of the reverse current −Io decreases at a certain output current IOUT, that is, at a certain forward current Io or less, the zero crossing switching of the switching element 5 may not occur as described above, but the output voltage VOUT becomes ,
The error amplifier 10 compares and amplifies with the reference voltage 11 and transmits it to the synchronous oscillation control circuit 7 through the insulation signal transmission means 15 and controls it to be constant to control the ON period of the switching element 5. Voltage VIN
Also, the ON period of the switching element 5 changes and is kept constant due to the fluctuation of. In this case, the output power of the switching power supply device is small, and loss and noise are not a problem.

【0036】上記のように、トランス4の二次巻線4c
に逆方向の二次電流を流す手段として電界効果トランジ
スタ8の寄生ダイオード8aの逆回復時間特性を利用し
ていることから電界効果トランジスタ8を寄生ダイオー
ド8aの逆回復時間特性のように充分な逆回復時間を持
つ整流素子、特にPN接合ダイオードとしても同じ効果
が得られることは明らかである。
As described above, the secondary winding 4c of the transformer 4
Since the reverse recovery time characteristic of the parasitic diode 8a of the field effect transistor 8 is used as a means for flowing a secondary current in the reverse direction, the field effect transistor 8 is sufficiently reversed like the reverse recovery time characteristic of the parasitic diode 8a. It is clear that the same effect can be obtained as a rectifying device having a recovery time, especially as a PN junction diode.

【0037】さらに、スイッチング素子5に印加される
サージ電圧値、スイッチングノイズをある規定値に抑制
したり、入出力端子から放出されるノイズレベルをある
規定値に抑制するためにコンデンサ6の容量値を変えて
も適切な逆回復時間特性を持つ電界効果トランジスタ8
又はPN接合ダイオードを用いればスイッチング素子5
のゼロクロススイッチングが可能であることは明らかで
ある。
Further, in order to suppress the surge voltage value and switching noise applied to the switching element 5 to a certain specified value, and the noise level emitted from the input / output terminals to a certain specified value, the capacitance value of the capacitor 6 is set. Field-effect transistor 8 with appropriate reverse recovery time characteristics
Alternatively, if a PN junction diode is used, the switching element 5
It is clear that zero-cross switching of is possible.

【0038】さらにスイッチング電源装置として損失及
びスイッチングノイズの低減を行うために電界効果トラ
ンジスタ8又は、充分な逆回復時間を持つ整流素子の両
端に並列にコンデンサを接続することにより前記逆流期
間後、前記逆方向の二次電流が急速に減少し、トランス
4の各巻線に発生する誘起電圧の極性が反転しトランス
4の二次巻線4cに発生する誘起電圧は電界効果トラン
ジスタ8の寄生ダイオード8a又は、充分な逆回復時間
を持つ整流素子を逆バイアスする時にトランス4の二次
巻線4cと第1の一次巻線4aのリーケージインダクタ
ンスにより発生するスパイク電圧を吸収し急竣な電圧変
化を防止するためスイッチングノイズの低減ができ、さ
らには電界効果トランジスタ8の寄生ダイオード8a又
は、充分な逆回復時間を持つ整流素子の逆回復損失を低
減することもできる。
Further, in order to reduce loss and switching noise as a switching power supply device, a field effect transistor 8 or a rectifying element having a sufficient reverse recovery time is connected in parallel to both ends of the capacitor by connecting a capacitor in parallel, and after the reverse current period, The secondary current in the reverse direction rapidly decreases, the polarity of the induced voltage generated in each winding of the transformer 4 is reversed, and the induced voltage generated in the secondary winding 4c of the transformer 4 is the parasitic diode 8a of the field effect transistor 8 or , When reverse biasing a rectifying element having a sufficient reverse recovery time, absorbs a spike voltage generated by the leakage inductance of the secondary winding 4c of the transformer 4 and the first primary winding 4a to prevent a sudden voltage change. Therefore, switching noise can be reduced, and further, the parasitic diode 8a of the field effect transistor 8 or sufficient reverse recovery can be achieved. It is also possible to reduce the reverse recovery loss of the rectifying element having between.

【0039】尚、図1においてトランス4の二次巻線4
cの一端を出力端子12に接続し、他端を電界効果トラ
ンジスタ8のドレインに接続し、電界効果トランジスタ
8のゲート及びソースを出力端子13に接続した構成と
しても上述と同じ動作であり、効果も同じとなる。この
構成の場合も電界効果トランジスタ8を充分な逆回復時
間を持つ整流素子としてもよい。
The secondary winding 4 of the transformer 4 in FIG.
Even if the configuration is such that one end of c is connected to the output terminal 12, the other end is connected to the drain of the field effect transistor 8, and the gate and source of the field effect transistor 8 are connected to the output terminal 13, the same operation as described above is performed. Will be the same. Also in this configuration, the field effect transistor 8 may be a rectifying element having a sufficient reverse recovery time.

【0040】[0040]

【発明の効果】以上のように本発明によれば、従来と同
一の制御範囲を維持し、簡単な構成でスイッチング素子
のターンオン及びターンオフ損失を大幅に低減でき、同
時にスイッチング素子に印加されるスパイク電圧、スパ
イク電流も大幅に低減され、さらにスイッチングノイズ
も低減できるなど、スイッチング電源装置の高効率化及
び低ノイズ化が可能となりさらに高周波化も可能となる
など大きな効果が得られる。
As described above, according to the present invention, the same control range as the conventional one can be maintained, the turn-on and turn-off losses of the switching element can be greatly reduced with a simple structure, and the spike applied to the switching element at the same time. The voltage and spike current are greatly reduced, and switching noise is also reduced. For example, high efficiency and low noise of the switching power supply device can be achieved, and further high frequency can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例によるスイッチング電源装置
を示す回路構成図
FIG. 1 is a circuit configuration diagram showing a switching power supply device according to an embodiment of the present invention.

【図2】図1の回路構成図の動作波形を示す説明図FIG. 2 is an explanatory diagram showing operation waveforms of the circuit configuration diagram of FIG.

【図3】電界効果トランジスタの特性を示す特性図FIG. 3 is a characteristic diagram showing characteristics of a field effect transistor.

【図4】従来のスイッチング電源装置を示す回路構成図FIG. 4 is a circuit configuration diagram showing a conventional switching power supply device.

【図5】図4の回路構成図の動作波形を示す説明図5 is an explanatory diagram showing operation waveforms of the circuit configuration diagram of FIG. 4;

【符号の説明】[Explanation of symbols]

1 直流電源 2−3 入力端子 4 トランス 5 スイッチング素子 5a ダイオード 6 コンデンサ 7 同期発振制御回路 8 電界効果トランジスタ 9 平滑コンデンサ 10 誤差増幅器 11 基準電圧 12−13 出力端子 14 負荷 15 絶縁信号伝達手段 DESCRIPTION OF SYMBOLS 1 DC power supply 2-3 Input terminal 4 Transformer 5 Switching element 5a Diode 6 Capacitor 7 Synchronous oscillation control circuit 8 Field effect transistor 9 Smoothing capacitor 10 Error amplifier 11 Reference voltage 12-13 Output terminal 14 Load 15 Insulation signal transmission means

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力電圧がオン・オフを繰返すスイッチ
ング素子を介してトランスの一次巻線に印加され、前記
トランスに貯えられたエネルギーを前記トランスの二次
巻線より電界効果トランジスタとコンデンサからなる整
流平滑手段を介して出力電圧として供給し、前記整流平
滑手段を介して得られた出力電圧を前記電界効果トラン
ジスタを介して前記トランスの二次巻線に印加すること
で前記トランスに貯えられたエネルギーを前記トランス
の一次巻線を介して前記入力電圧に回生する構成にした
スイッチング電源装置。
1. An input voltage is applied to a primary winding of a transformer through a switching element that repeatedly turns on and off, and the energy stored in the transformer is formed from a secondary winding of the transformer by a field effect transistor and a capacitor. It is stored as an output voltage through the rectifying and smoothing means, and the output voltage obtained through the rectifying and smoothing means is applied to the secondary winding of the transformer through the field effect transistor and stored in the transformer. A switching power supply device configured to regenerate energy to the input voltage via the primary winding of the transformer.
【請求項2】 入力電圧がオン・オフを繰返すスイッチ
ング素子を介してトランスの一次巻線に印加され、前記
トランスに貯えられたエネルギーを前記トランスの二次
巻線より充分な逆回復時間を持つ整流素子とコンデンサ
からなる整流平滑手段を介して出力電圧として供給し、
前記整流平滑手段を介して得られた出力電圧を前記充分
な逆回復時間を持つ整流素子を介して前記トランスの二
次巻線に印加することで前記トランスに貯えられたエネ
ルギーを前記トランスの一次巻線を介して前記入力電圧
に回生する構成にしたスイッチング電源装置。
2. An input voltage is applied to a primary winding of a transformer through a switching element that repeatedly turns on and off, and energy stored in the transformer has a sufficient reverse recovery time from a secondary winding of the transformer. It is supplied as an output voltage via a rectifying and smoothing means consisting of a rectifying element and a capacitor,
By applying the output voltage obtained through the rectifying / smoothing means to the secondary winding of the transformer through the rectifying element having the sufficient reverse recovery time, the energy stored in the transformer is transferred to the primary winding of the transformer. A switching power supply device configured to regenerate the input voltage via a winding.
【請求項3】 充分な逆回復時間を持つ整流素子を充分
な逆回復時間を持つPN接合ダイオードとした請求項2
記載のスイッチング電源装置。
3. The rectifying device having a sufficient reverse recovery time is a PN junction diode having a sufficient reverse recovery time.
A switching power supply as described.
【請求項4】 スイッチング素子の両端にコンデンサを
並列接続した請求項1または2記載のスイッチング電源
装置。
4. The switching power supply device according to claim 1, wherein a capacitor is connected in parallel to both ends of the switching element.
【請求項5】 電界効果トランジスタの両端にコンデン
サを並列接続した請求項1記載のスイッチング電源装
置。
5. The switching power supply device according to claim 1, wherein a capacitor is connected in parallel to both ends of the field effect transistor.
【請求項6】 充分な逆回復時間を持つ整流素子の両端
にコンデンサを並列接続した請求項2記載のスイッチン
グ電源装置。
6. The switching power supply device according to claim 2, wherein a capacitor is connected in parallel to both ends of a rectifying element having a sufficient reverse recovery time.
JP7226193A 1995-09-04 1995-09-04 Switching power supply device Pending JPH0974746A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7226193A JPH0974746A (en) 1995-09-04 1995-09-04 Switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7226193A JPH0974746A (en) 1995-09-04 1995-09-04 Switching power supply device

Publications (1)

Publication Number Publication Date
JPH0974746A true JPH0974746A (en) 1997-03-18

Family

ID=16841354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7226193A Pending JPH0974746A (en) 1995-09-04 1995-09-04 Switching power supply device

Country Status (1)

Country Link
JP (1) JPH0974746A (en)

Similar Documents

Publication Publication Date Title
CA2019525C (en) Switching power supply device
JP2773195B2 (en) Switching power supply
US6388897B1 (en) DC-to-DC converter and method for converting direct current to direct current
JP3201324B2 (en) Switching power supply
US6587358B1 (en) Switching power supply circuit
US5307005A (en) Zero current switching reverse recovery circuit
US20070183172A1 (en) Flyback dc/dc converter using clamp diode
US6930896B2 (en) Power regeneration circuit and power conversion system
US6487093B1 (en) Voltage regulator
JPH05207740A (en) Dc/dc converter circuit
JP2996014B2 (en) DC-DC converter
JP3159261B2 (en) Snubber circuit and switching power supply using the same
JP3354454B2 (en) Switching power supply
JPH0974746A (en) Switching power supply device
JPH05260739A (en) Forward converter
JP2715746B2 (en) Power circuit
JPH07284271A (en) Switching power supply apparatus
JPH0412665A (en) Switching power supply
JPH0340757A (en) Switching power source device
JP3129037B2 (en) Switching power supply
JP3666882B2 (en) Switching power supply
JPH114578A (en) Voltage converter device
JP2803176B2 (en) Switching power supply
JPH11155283A (en) Switching power supply
JPH0851777A (en) Self-excited switching power supply

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100723

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110723

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110723

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120723

LAPS Cancellation because of no payment of annual fees