JPH0973286A - Liquid crystal displaying device - Google Patents
Liquid crystal displaying deviceInfo
- Publication number
- JPH0973286A JPH0973286A JP25456195A JP25456195A JPH0973286A JP H0973286 A JPH0973286 A JP H0973286A JP 25456195 A JP25456195 A JP 25456195A JP 25456195 A JP25456195 A JP 25456195A JP H0973286 A JPH0973286 A JP H0973286A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- circuit
- crystal display
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にマトリクス型の液晶表示パネルにおける走査電
極に発生するスパイクノイズの低減が可能な液晶表示装
置を提供することにある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device capable of reducing spike noise generated in scanning electrodes in a matrix type liquid crystal display panel.
【0002】[0002]
【従来の技術】従来の単純マトリクス型の液晶表示装置
は、複数の走査電極(コモン電極)と複数の信号電極
(セグメント電極)とが液晶層を挟んで互いに直交する
方向に対向配置されて格子状をなしており、信号電極を
駆動する信号側駆動回路と走査電極を駆動する走査側駆
動回路とを備えている。2. Description of the Related Art In a conventional simple matrix type liquid crystal display device, a plurality of scanning electrodes (common electrodes) and a plurality of signal electrodes (segment electrodes) are arranged to face each other in a direction orthogonal to each other with a liquid crystal layer interposed therebetween. And has a signal side driving circuit for driving the signal electrodes and a scanning side driving circuit for driving the scanning electrodes.
【0003】上記のような液晶表示装置にあっては、従
来、例えば電圧平均化法が用いられており、中間調を表
示する場合は、1走査電極の選択期間内のある期間、つ
まり表示データに対応した期間だけオン電圧(選択電
圧)の走査駆動信号を印加し、残り期間オフ電圧(非選
択電圧)の走査駆動信号を印加するようなパルス幅変調
方式(PWM)が採用されている。In the liquid crystal display device as described above, for example, a voltage averaging method has been conventionally used, and when displaying a halftone, a certain period within the selection period of one scanning electrode, that is, display data. The pulse width modulation method (PWM) is applied such that the scan drive signal of the ON voltage (selection voltage) is applied only for the period corresponding to the above, and the scan drive signal of the OFF voltage (non-selection voltage) is applied for the remaining period.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、この従
来の液晶表示装置により液晶表示パネルを駆動すると、
図7に示すように、信号電極Ynに印加される表示駆動
信号の立ち上がり時及び立ち下がり時の微分により走査
電極Xm上にスパイクノイズAが発生する。However, when a liquid crystal display panel is driven by this conventional liquid crystal display device,
As shown in FIG. 7, the spike noise A is generated on the scan electrode Xm due to the differentiation of the display drive signal applied to the signal electrode Yn at the rising and falling edges.
【0005】このように、液晶表示パネルの表示制御を
行なう表示駆動信号は、走査電極の走査駆動信号に上記
スパイクノイズを発生させて、これによって表示駆動信
号と走査駆動信号との間の実効電圧に影響を与え、表示
画面上では、いわゆる「糸引き」と呼ばれる画質の低下
を招く。As described above, the display driving signal for controlling the display of the liquid crystal display panel causes the spike noise to be generated in the scanning driving signal of the scanning electrodes, whereby the effective voltage between the display driving signal and the scanning driving signal is generated. On the display screen, so-called "stringing" is caused and the image quality is degraded.
【0006】ここで、例えば4ビット(「0」〜「1
5」階調)の階調再現が可能な液晶表示装置にあって
は、図7に示すように、「1」〜「14」階調のもの
は、1水平走査期間(1H)に、極性の互いに異なる一
組のスパイクノイズが存在しており、これらスパイクノ
イズは互いに相殺されることになり、前記した「糸引
き」の発生原因とはならない。Here, for example, 4 bits (“0” to “1”)
In a liquid crystal display device capable of reproducing gradations of 5 "gradations, as shown in FIG. 7, those having gradations of" 1 "to" 14 "have polarities during one horizontal scanning period (1H). There is a pair of spike noises different from each other, and these spike noises cancel each other out, which does not cause the above-mentioned "stringing".
【0007】しかるに、「0」階調(最低階調)及び
「15」階調(最高階調)においては、1水平走査期間
(1H)でスパイクノイズを互いに相殺することができ
ないため、階調レベルが「0」又は「15」階調の信号
線が多いとコモン電圧波形にスパイクノイズが生じ、表
示画面上では、いわゆる「糸引き」と呼ばれる画質の低
下を招くという問題がある。However, in the "0" gradation (minimum gradation) and the "15" gradation (maximum gradation), the spike noises cannot be offset in one horizontal scanning period (1H), so the gradation If there are many signal lines of which the level is "0" or "15", spike noise occurs in the common voltage waveform, and there is a problem that the so-called "stringing" deteriorates the image quality on the display screen.
【0008】本発明は、上記問題に鑑みてなされたもの
であって、比較的簡単な回路構成で、走査電極に発生す
るスパイクノイズによる画質の低下の防止が可能な液晶
表示装置を提供することを目的とする。The present invention has been made in view of the above problems, and provides a liquid crystal display device capable of preventing deterioration of image quality due to spike noise generated in scan electrodes with a relatively simple circuit configuration. With the goal.
【0009】[0009]
【課題を解決するための手段】請求項1記載の液晶駆動
装置は、一対の基板間に液晶が封入され、一方の基板に
形成された複数の走査電極と他方の基板に形成された信
号電極とが格子状に配設された液晶表示パネルを走査側
駆動手段及び信号側駆動手段によって駆動する液晶表示
装置であって、前記信号側駆動手段は、階調レベルを示
す階調データと階調制御用パルスとに基づいて、当該階
調データに対応したパルス幅を有するPWM信号を生成
するPWM信号生成手段と、前記PWM信号を1水平走
査期間毎にリセットせしめるリセット信号を生成するリ
セット信号生成手段と、前記PWM信号を前記リセット
信号により1水平走査期間毎にリセットさせて、全階調
において、1水平走査期間内における立ち上がりと立ち
下がりをそれぞれ同一回数有する表示駆動信号を生成し
て、前記信号電極に印加せしめる表示駆動信号生成手段
と、を備えることにより前記課題を解決する。According to another aspect of the present invention, there is provided a liquid crystal driving device, wherein liquid crystal is sealed between a pair of substrates, and a plurality of scanning electrodes formed on one substrate and signal electrodes formed on the other substrate. Is a liquid crystal display device in which a liquid crystal display panel arranged in a grid pattern is driven by a scanning side driving means and a signal side driving means, wherein the signal side driving means comprises grayscale data indicating a grayscale level and grayscale data. PWM signal generation means for generating a PWM signal having a pulse width corresponding to the gradation data based on the control pulse, and reset signal generation for generating a reset signal for resetting the PWM signal every horizontal scanning period. Means for resetting the PWM signal for each horizontal scanning period by the reset signal so that the rising edge and the falling edge within one horizontal scanning period in all gradations, respectively. And it generates a display drive signal having a first number of times, to solve the above problems by providing a display drive signal generating means allowed to apply to the signal electrodes.
【0010】即ち、請求項1記載の液晶表示装置によれ
ば、一対の基板間に液晶が封入され、一方の基板に形成
された複数の走査電極と他方の基板に形成された信号電
極とが格子状に配設された液晶表示パネルを走査側駆動
手段及び信号側駆動手段によって駆動する液晶表示装置
において、当該信号側駆動手段は、階調レベルを示す階
調データと階調制御用パルスとに基づいて、当該階調デ
ータに対応したパルス幅を有するPWM信号を生成し、
当該PWM信号をリセット信号により1水平走査期間毎
にリセットさせて、全階調において、1水平走査期間内
における立ち上がりと立ち下がりをそれぞれ同一回数有
する表示駆動信号を生成し、当該信号電極に印加する。That is, according to the liquid crystal display device of the first aspect, the liquid crystal is sealed between the pair of substrates, and the plurality of scanning electrodes formed on one substrate and the signal electrodes formed on the other substrate are provided. In a liquid crystal display device in which a liquid crystal display panel arranged in a grid pattern is driven by a scanning-side driving unit and a signal-side driving unit, the signal-side driving unit includes grayscale data indicating a grayscale level and grayscale control pulses. Generate a PWM signal having a pulse width corresponding to the gradation data,
The PWM signal is reset by a reset signal every horizontal scanning period to generate a display drive signal having the same number of rising edges and falling edges within one horizontal scanning period in all gradations, and applying the display driving signal to the signal electrode. .
【0011】従って、全階調において、走査電極に、1
水平走査期間内に極性の互いに異なる同じ大きさの少な
くとも1組のスパイクノイズを発生させることができる
ため、走査電極に発生するスパイクノイズを完全に相殺
することができ、表示駆動信号と走査駆動信号との間の
実効電圧の変化を抑制し画質の低下を防止することがで
きる。Therefore, in all gradations, the scanning electrode has 1
Since it is possible to generate at least one pair of spike noises having the same magnitude and different polarities in the horizontal scanning period, it is possible to completely cancel the spike noises generated in the scan electrodes, and to suppress the display drive signal and the scan drive signal. It is possible to suppress the change in the effective voltage between and and prevent the deterioration of the image quality.
【0012】また、この場合、請求項2記載の液晶駆動
装置の如く、前記表示駆動信号は、最低階調及び最高階
調において、それぞれ前記液晶の透過率に影響を与えな
い程度のパルス幅を有することにしても良い。Further, in this case, as in the liquid crystal drive device according to the second aspect, the display drive signal has a pulse width that does not affect the transmittance of the liquid crystal at the lowest gradation and the highest gradation. You may decide to have it.
【0013】即ち、請求項2記載の液晶駆動装置によれ
ば、表示駆動信号は、最低階調及び最高階調において、
それぞれ前記液晶の透過率に影響を与えない程度のパル
ス幅を有する。That is, according to the liquid crystal drive device of the second aspect, the display drive signal has a minimum gradation and a maximum gradation.
Each has a pulse width that does not affect the transmittance of the liquid crystal.
【0014】従って、階調再現性に影響を与えることな
く、「糸引き」等による画質の低下を防止することがで
きる。Therefore, it is possible to prevent deterioration of image quality due to "stringing" without affecting the gradation reproducibility.
【0015】また、この場合、請求項3記載の液晶表示
装置の如く、前記表示駆動信号生成手段は、更に、各信
号電極に印加する前記表示駆動信号の電圧極性を走査電
極毎に交互に反転駆動させる極性反転手段を含むことに
しても良い。Further, in this case, as in the liquid crystal display device according to the third aspect, the display drive signal generating means further inverts the voltage polarity of the display drive signal applied to each signal electrode alternately for each scanning electrode. It is also possible to include a polarity reversing means for driving.
【0016】即ち、請求項4記載の液晶表示装置によれ
ば、各信号電極に印加する表示駆動信号の電圧極性を走
査電極毎に反転させる。That is, according to the liquid crystal display device of the fourth aspect, the voltage polarity of the display drive signal applied to each signal electrode is inverted for each scanning electrode.
【0017】従って、スパイクノイズの生じる位置を分
散させることができ、画質の低下をより防止することが
可能となる。Therefore, it is possible to disperse the positions where the spike noise is generated and prevent the deterioration of the image quality.
【0018】[0018]
【発明の実施の形態】以下、本発明の液晶表示装置を実
施の形態に基づいて説明する。BEST MODE FOR CARRYING OUT THE INVENTION A liquid crystal display device of the present invention will be described below based on embodiments.
【0019】(第1の実施の形態)図1は、本発明の液
晶表示装置の構成例を示すブロック図である。(First Embodiment) FIG. 1 is a block diagram showing a structural example of a liquid crystal display device of the present invention.
【0020】図3は、図1の信号側駆動回路4の動作タ
イミングを示すタイミングチャートである。FIG. 3 is a timing chart showing the operation timing of the signal side drive circuit 4 of FIG.
【0021】図4は、液晶表示装置2の信号電圧(セグ
メント電圧)波形及び走査電圧(コモン電圧)波形の一
例を示す波形図である。FIG. 4 is a waveform diagram showing an example of a signal voltage (segment voltage) waveform and a scanning voltage (common voltage) waveform of the liquid crystal display device 2.
【0022】図1において、液晶表示装置1は、液晶表
示パネル2と、走査側駆動回路3と、信号側駆動回路4
と、駆動電源発生回路5と、階調データ作成回路6と、
タイミング信号発生回路7と、及び、基本信号発生回路
8等から構成されている。In FIG. 1, the liquid crystal display device 1 includes a liquid crystal display panel 2, a scanning side drive circuit 3, and a signal side drive circuit 4.
A drive power supply generation circuit 5, a gradation data generation circuit 6,
It is composed of a timing signal generation circuit 7, a basic signal generation circuit 8 and the like.
【0023】上記駆動電源発生回路5は、信号側制御回
路4に正側表示駆動電圧V1C及び負側表示駆動電圧V3
を供給すると共に、走査側駆動回路3に正側選択駆動電
圧V2及び負側選択電圧V4を供給する。The drive power supply generation circuit 5 includes a positive side display drive voltage V1C and a negative side display drive voltage V3 for the signal side control circuit 4.
And a positive side selection drive voltage V2 and a negative side selection voltage V4 to the scanning side drive circuit 3.
【0024】基本信号発生回路8は、例えば、図示しな
い信号源から供給される同期信号に含まれる水平同期信
号(Hsync)及び垂直同期信号(Vsync)に基
づいて、基本クロックCK1及びCK2を生成して、夫
々タイミング信号生成回路7及び階調データ作成回路6
に供給する。The basic signal generation circuit 8 generates basic clocks CK1 and CK2 based on, for example, a horizontal synchronizing signal (Hsync) and a vertical synchronizing signal (Vsync) included in a synchronizing signal supplied from a signal source (not shown). And a timing signal generation circuit 7 and a gradation data generation circuit 6 respectively.
To supply.
【0025】タイミング信号生成回路7は、基本信号発
生回路8から供給される基本クロックCK1に基づい
て、図3(B)に示すようなデータサンプリング信号C
KS、図3(C)に示すようなデータ出力信号CKN、
図3(D)〜(G)に示すような階調作成信号P1〜P
4、図3(H)に示すようなリセット信号CR、各信号
電極に印加する表示駆動信号の電圧極性を走査電極毎に
反転させるための図4(A)に示すようなフレーム交流
化信号FCR、ゼロバイアス制御信号ECB等の各種タ
イミング信号及び制御信号を生成して、信号側駆動回路
4に供給する。The timing signal generating circuit 7 is based on the basic clock CK1 supplied from the basic signal generating circuit 8 and outputs the data sampling signal C as shown in FIG. 3B.
KS, a data output signal CKN as shown in FIG.
Gradation creation signals P1 to P as shown in FIGS.
4, a reset signal CR as shown in FIG. 3 (H), and a frame alternating signal FCR as shown in FIG. 4 (A) for inverting the voltage polarity of the display drive signal applied to each signal electrode for each scanning electrode. , And various timing signals such as the zero bias control signal ECB and control signals are generated and supplied to the signal side drive circuit 4.
【0026】また、タイミング信号発生回路7は、基本
信号発生回路8から供給される基本クロックCK2に基
づいて走査側駆動制御信号CCKを生成して走査側駆動
回路3に供給する。The timing signal generation circuit 7 also generates a scanning side drive control signal CCK based on the basic clock CK2 supplied from the basic signal generation circuit 8 and supplies it to the scanning side drive circuit 3.
【0027】上記階調データ作成回路6は、入力された
R、G、B(レッド、グリーン、ブルー)の表示データ
に基づいて、図3(A)に示すような、4ビットの階調
データ信号D1〜D4を生成して信号側駆動回路4に供給
する。なお、上記入力R,G,B信号がアナログ信号の
場合には、このデータ作成回路6内に4ビットのA/D
変換回路を含ませるようにしても良い。The gradation data creating circuit 6 is based on the input display data of R, G, B (red, green, blue) and has a 4-bit gradation data as shown in FIG. The signals D1 to D4 are generated and supplied to the signal side drive circuit 4. When the input R, G, B signals are analog signals, a 4-bit A / D is provided in the data creating circuit 6.
A conversion circuit may be included.
【0028】上記液晶表示パネル2は、例えばガラス板
で構成された2枚の透明基板間にTN液晶を封入し各基
板の対向面にITOからなる信号電極(セグメント電
極)Y1〜Ynと走査電極(コモン電極)X1〜Xmと
をそれぞれ直交方向に格子状に配置した単純マトリック
ス型の液晶表示パネルが使用されており、後述する走査
側駆動回路3及び信号側駆動回路4によって順次走査電
極X1〜Xm及び信号電極Y1〜Ynが選択駆動され
て、表示データに応じた階調表示がなされる。In the liquid crystal display panel 2, TN liquid crystal is enclosed between two transparent substrates made of, for example, glass plates, and signal electrodes (segment electrodes) Y1 to Yn made of ITO and scanning electrodes are formed on the opposing surfaces of the substrates. A simple matrix type liquid crystal display panel in which (common electrodes) X1 to Xm are arranged in a grid pattern in orthogonal directions is used, and a scanning side drive circuit 3 and a signal side drive circuit 4 described later sequentially scan electrodes X1 to X1. Xm and the signal electrodes Y1 to Yn are selectively driven, and gradation display according to display data is performed.
【0029】走査側駆動回路3は、上記タイミング信号
発生回路7から供給される走査側駆動制御信号CCKに
基づいて表示駆動信号を生成して、液晶表示パネル2の
複数の走査電極Xmに順次供給して選択状態とし、上記
信号電極Ynと交差する各画素位置の液晶に所定の電圧
を印加して液晶を駆動させる。The scanning side driving circuit 3 generates a display driving signal based on the scanning side driving control signal CCK supplied from the timing signal generating circuit 7 and sequentially supplies it to the plurality of scanning electrodes Xm of the liquid crystal display panel 2. Then, the selected state is set, and a predetermined voltage is applied to the liquid crystal at each pixel position intersecting the signal electrode Yn to drive the liquid crystal.
【0030】より具体的には、上記走査側駆動回路3、
液晶表示パネル2の右側に配設されており、液晶表示パ
ネル2の走査電極X1〜Xmが接続されている。More specifically, the scanning side drive circuit 3,
It is arranged on the right side of the liquid crystal display panel 2, and the scan electrodes X1 to Xm of the liquid crystal display panel 2 are connected to it.
【0031】そして、走査側駆動回路3には、走査側制
御信号CCK及び負側選択電圧V4、正側選択電圧V2が
入力され、走査側駆動回路3は、走査側制御信号CCK
に基づいて負側選択電圧V4または正側選択電圧V2を選
択して、走査駆動信号として順次走査電極X1〜Xmに
出力することにより、走査電極X1〜Xmを順次走査駆
動する。Then, the scanning side control signal CCK and the negative side selection voltage V4 and the positive side selection voltage V2 are input to the scanning side drive circuit 3, and the scanning side drive circuit 3 receives the scanning side control signal CCK.
The negative side selection voltage V4 or the positive side selection voltage V2 is selected based on the above, and sequentially output to the scan electrodes X1 to Xm as a scan drive signal, whereby the scan electrodes X1 to Xm are sequentially scan driven.
【0032】上記信号側駆動回路4は、上記階調データ
作成回路6から供給される4ビットの階調データおよび
駆動電源発生回路5から供給される正側表示駆動電圧V
1C及び負側表示駆動電圧V3を受けて、液晶を交流駆動
するのに適した電圧波形を有する液晶駆動パルス(表示
駆動信号)を生成して液晶表示パネル2の各信号電極Y
nに所定のタイミングで印加することにより16段階の
階調表示を行なわせる。The signal side drive circuit 4 has the 4-bit grayscale data supplied from the grayscale data generation circuit 6 and the positive side display drive voltage V supplied from the drive power supply generation circuit 5.
Receiving 1C and the negative side display drive voltage V3, a liquid crystal drive pulse (display drive signal) having a voltage waveform suitable for AC driving the liquid crystal is generated to generate each signal electrode Y of the liquid crystal display panel 2.
By applying to n at a predetermined timing, gradation display of 16 steps is performed.
【0033】具体的には、上記信号側駆動回路4は、液
晶表示パネル2の上側に配設されており、液晶表示パネ
ル2の信号電極Y1〜Ynに接続されている。Specifically, the signal side drive circuit 4 is arranged above the liquid crystal display panel 2 and is connected to the signal electrodes Y1 to Yn of the liquid crystal display panel 2.
【0034】そして、この信号側駆動回路4には、各種
タイミング及び制御信号、正側表示駆動電圧V1C、並び
に負側表示駆動電圧V3が入力されており、信号側駆動
回路4は、各種タイミング及び制御信号に基づいて表示
データに対応した正側表示駆動電圧V1Cと負側表示駆動
電圧V3を選択して各信号電極Y1〜Ynに表示駆動信
号として出力する。Various timing and control signals, a positive side display drive voltage V1C, and a negative side display drive voltage V3 are input to the signal side drive circuit 4, and the signal side drive circuit 4 receives various timing and control signals. Based on the control signal, the positive side display drive voltage V1C and the negative side display drive voltage V3 corresponding to the display data are selected and output to the respective signal electrodes Y1 to Yn as display drive signals.
【0035】すなわち、信号側駆動回路4と走査側駆動
回路3は、液晶表示パネル2を交流駆動し、この交流駆
動に応じて、正側表示駆動電圧V1Cと負側表示駆動電圧
V3及び正側選択電圧V2と負側選択電圧V4を選択する
とともに、補正非選択電圧を適宜選択して、液晶表示パ
ネル2の信号電極Y1〜Yn及び走査電極X1〜Xmに
出力する。That is, the signal side drive circuit 4 and the scanning side drive circuit 3 drive the liquid crystal display panel 2 with an alternating current, and in response to this alternating drive, the positive side display drive voltage V1C, the negative side display drive voltage V3 and the positive side. In addition to selecting the selection voltage V2 and the negative selection voltage V4, the correction non-selection voltage is appropriately selected and output to the signal electrodes Y1 to Yn and the scan electrodes X1 to Xm of the liquid crystal display panel 2.
【0036】ここに、図2は、信号側駆動回路4の回路
構成例である。FIG. 2 is a circuit configuration example of the signal side drive circuit 4.
【0037】図2において、信号側駆動回路4は、ラッ
チ回路(D型フリップフロップ)41a1〜41a4,4
2a1〜42a4、ORゲート43a1〜43a4、AND
ゲート44と、RSフリップフロップ46(NORゲー
ト46a及び46b)、EXORゲート47、NORゲ
ート48、レベルシフター49、及びトランスファーゲ
ート回路50とから構成されいる。そして、ラッチ回路
(D型フリップフロップ)41a1〜41a4,42a1
〜42a4、ORゲート43a1〜43a4、及びAND
ゲート44は、階調データに応じたPWM信号を生成す
るPWM信号生成部40を構成する。In FIG. 2, the signal side drive circuit 4 includes a latch circuit (D type flip-flop) 41a1 to 41a4, 4a.
2a1 to 42a4, OR gates 43a1 to 43a4, AND
It comprises a gate 44, an RS flip-flop 46 (NOR gates 46a and 46b), an EXOR gate 47, a NOR gate 48, a level shifter 49, and a transfer gate circuit 50. The latch circuits (D-type flip-flops) 41a1 to 41a4, 42a1
To 42a4, OR gates 43a1 to 43a4, and AND
The gate 44 constitutes the PWM signal generation unit 40 that generates a PWM signal according to the grayscale data.
【0038】先ず、ラッチ回路(D型フリップフロッ
プ)41a1〜41a4の各D端子には、図3(A)に
示すような4ビット階調データの各ビットデータD1
(最下位ビット)〜D4(最上位ビット)が夫々入力す
る一方、その各CK端子には図3(B)に示すようなデ
ータサンプリング信号CKSが夫々入力し、ラッチ回路
(D型フリップフロップ)41a1〜41a4は、デー
タサンプリング信号CKSの立ち上がり時の各ビットデ
ータD1〜D4の論理値を夫々ラッチし、各Q端子から
かかるラッチした信号を次段のラッチ回路(D型フリッ
プフロップ)42a1〜42a4の各D端子に夫々供給
する。First, at each D terminal of the latch circuits (D type flip-flops) 41a1 to 41a4, each bit data D1 of 4-bit gradation data as shown in FIG.
(Least significant bit) to D4 (most significant bit) are input respectively, while the data sampling signals CKS as shown in FIG. 3 (B) are input to each CK terminal thereof, and the latch circuit (D type flip-flop) is input. 41a1 to 41a4 latch the logical values of the respective bit data D1 to D4 at the rising of the data sampling signal CKS, and latch the latched signals from the Q terminals to the next stage latch circuits (D type flip-flops) 42a1 to 42a4. To each D terminal of the.
【0039】ラッチ回路(D型フリップフロップ)42
a1〜42a4は、その各CK端子に供給される図3
(C)に示すようなデータ出力信号CKNの立ち上がり
時における、ラッチ回路(D型フリップフロップ)41
a1〜41a4から供給されるラッチ信号の論理値を夫
々ラッチし、各Q端子からかかるラッチした信号を次段
のORゲート43a1〜43a4に夫々供給する。Latch circuit (D type flip-flop) 42
a1 to 42a4 are supplied to the respective CK terminals.
A latch circuit (D-type flip-flop) 41 at the rising edge of the data output signal CKN as shown in (C)
The logic values of the latch signals supplied from a1 to 41a4 are respectively latched, and the latched signals are supplied from the respective Q terminals to the OR gates 43a1 to 43a4 of the next stage.
【0040】ORゲート43a1〜43a4の一方の各入
力端子には、ラッチ回路(D型フリップフロップ)41
a1〜41a4からラッチ信号が供給される一方、他方
の各入力端子には、図3(G)〜(D)に示すような、
各々1水平走査期間(1H)の開始時は「L]レベルで
かつ終了時が「H」レベルである階調作成信号P1〜P
4が供給され、ORゲート43a1〜43a4は、これら
ラッチ信号及び階調作成信号P1〜P4のOR出力を夫
々次段のANDゲート44に供給する。A latch circuit (D-type flip-flop) 41 is connected to one input terminal of each of the OR gates 43a1 to 43a4.
While the latch signal is supplied from a1 to 41a4, each of the other input terminals is supplied with a latch signal as shown in FIGS.
Each of the grayscale generation signals P1 to P has an "L" level at the start of one horizontal scanning period (1H) and an "H" level at the end.
4 is supplied, and the OR gates 43a1 to 43a4 respectively supply the OR outputs of the latch signal and the gradation creating signals P1 to P4 to the AND gate 44 of the next stage.
【0041】ANDゲート44は、ORゲート43a1
〜43a4から夫々供給されるOR出力のAND出力即
ち階調データに応じたPWM信号を次段のRSフリップ
フロップ46のS端子(NORゲート46bの入力端)
に供給する。The AND gate 44 is the OR gate 43a1.
To 43a4, the AND output of the OR output, that is, the PWM signal corresponding to the gradation data, is applied to the S terminal of the RS flip-flop 46 at the next stage (the input end of the NOR gate 46b).
To supply.
【0042】RSフリップフロップ46のS端子には、
ANDゲート44からPWM信号が供給される一方、そ
のR端子(NORゲート46aの入力端)には、図3
(H)に示すような、1H毎にパルスの立ち下がりタイ
ミングを与えるリセット信号CRが供給され、RSフリ
ップフロップ46は、Q端子からPWM信号を1H毎に
リセットした(1Hの開始時を「L」レベルとする)信
号を次段のEXORゲート47に供給する。At the S terminal of the RS flip-flop 46,
While the PWM signal is supplied from the AND gate 44, its R terminal (the input end of the NOR gate 46a) is supplied with the PWM signal shown in FIG.
As shown in (H), the reset signal CR that gives the pulse falling timing every 1H is supplied, and the RS flip-flop 46 resets the PWM signal from the Q terminal every 1H (at the start of 1H, "L" Signal) (to the "level") is supplied to the EXOR gate 47 of the next stage.
【0043】EXORゲート47は、RSフリップフロ
ップ回路46から供給される信号と、各信号電極に印加
する表示駆動信号の電圧極性を走査電極毎に反転させる
ための図4(A)に示すような、1H単位で極性が切り
替わるフレーム交流化信号FCR信号とのEXOR出力
を次段のNORゲート48に供給する。The EXOR gate 47 is for inverting the voltage polarity of the signal supplied from the RS flip-flop circuit 46 and the display drive signal applied to each signal electrode, as shown in FIG. 4A. The EXOR output with the frame alternating signal FCR signal whose polarity is switched in 1H units is supplied to the NOR gate 48 of the next stage.
【0044】NORゲート回路48は、EXORゲート
47から供給される出力と、かかるEXORゲート47
から供給される出力を基準レベルに合わせるためのゼロ
バイアス制御信号ECBとのNOR出力を次段のレベル
シフター回路49に供給し、レベルシフタ−回路49
は、供給されるNOR出力を所望の電圧レベルに変換し
た後、次段のトランスファーゲート50に供給する。The NOR gate circuit 48 outputs the output supplied from the EXOR gate 47 and the EXOR gate 47.
The NOR output with the zero bias control signal ECB for adjusting the output supplied from the reference level to the reference level is supplied to the level shifter circuit 49 of the next stage, and the level shifter circuit 49 is supplied.
Converts the supplied NOR output to a desired voltage level and then supplies it to the transfer gate 50 in the next stage.
【0045】トランスファーゲート50は、インバータ
ー回路501、N型MOS502a及びP型MOS50
2bが組み合わされてなるCMOS502、並びに、N
型MOS503から構成されており、CMOS502の
ソース側には、駆動電源回路5から正側駆動電圧V1Cが
供給されると共に、NMOS503のソース側には、駆
動電源回路5から負側駆動電圧V3が供給される。ここ
で、NMOSはゲートがHighの場合、PMOS50
2PはゲートがLowの場合に導通状態となる。The transfer gate 50 includes an inverter circuit 501, an N-type MOS 502a and a P-type MOS 50.
CMOS 502 formed by combining 2b and N
The source side of the CMOS 502 is supplied with the positive drive voltage V1C from the drive power supply circuit 5, and the source side of the NMOS 503 is supplied with the negative drive voltage V3 from the drive power supply circuit 5. To be done. Here, the NMOS is a PMOS 50 when the gate is High.
2P becomes conductive when the gate is low.
【0046】従って、トランスファーゲート50は、レ
ベルシフト回路49から「H」レベルの信号が供給され
る場合は、CMOS502から正側駆動電圧V1Cを、レ
ベルシフト回路49から「L」レベルの信号が供給され
る場合には、NMOS503から負側駆動電圧V3を表
示駆動信号として信号電極Ynに印加する。ここで、例
えば、階調データが「0」、「1」、「14」及び「1
5」階調である時には、図3(I)〜(L)に示される
ような駆動波形の表示駆動信号を夫々信号電極Ynに供
給する。Therefore, the transfer gate 50 supplies the positive drive voltage V1C from the CMOS 502 and the "L" level signal from the level shift circuit 49 when the "H" level signal is supplied from the level shift circuit 49. In this case, the negative drive voltage V3 is applied from the NMOS 503 to the signal electrode Yn as a display drive signal. Here, for example, the gradation data is “0”, “1”, “14” and “1”.
When the gradation is 5 ", display drive signals having drive waveforms as shown in FIGS. 3I to 3L are supplied to the signal electrodes Yn, respectively.
【0047】図3(I)〜(L)にその一例を示すよう
に、全ての階調(0階調から15階調)で1水平走査期
間(1H)内において、表示駆動信号の駆動波形には立
ち上がりと立ち下がりが各々1回づつ設けられている。
具体的には、信号電極Ynに「0」階調、「1」階調、
「14」階調、及び「15」階調データが印加される場
合には、夫々、1水平走査期間(1H)に立ち上がりと
立ち下がり(a0とb0、a1とb1、a14とb14、及びa
15とb15)の両方のエッジを有している。As shown in one example in FIGS. 3I to 3L, the drive waveform of the display drive signal in one horizontal scanning period (1H) at all gradations (0 gradation to 15 gradations). Has a rising edge and a falling edge.
Specifically, the signal electrode Yn has “0” gradation, “1” gradation,
When "14" grayscale data and "15" grayscale data are applied, rising and falling (a0 and b0, a1 and b1, a14 and b14, and a) in one horizontal scanning period (1H), respectively.
It has both edges 15 and b15).
【0048】図4は、図3(I)〜(L)に示すような
駆動波形の表示駆動信号を信号電極Ynに印加した時
の、走査電極Xnの駆動波形を示している。FIG. 4 shows the drive waveforms of the scan electrodes Xn when the display drive signals having the drive waveforms shown in FIGS. 3I to 3L are applied to the signal electrodes Yn.
【0049】図4(B)〜(E)に示すように、信号電
極Ymに印加される各階調の表示駆動信号の駆動波形の
立ち上がり及び立ち下がり時には、図に示すような微分
波形が夫々生じて、走査電極Xnには、1水平走査期間
(1H)に極性が逆の1組のスパイクノイズが夫々生じ
る。具体的には、「0」階調、「1」階調、「14」階
調、及び「15」階調時の表示駆動信号の立ち上がり及
び立ち下がり(a0とb0、a1とb1、a14とb14、及び
a15とb15)に対応して、走査電極には極性の互いに異
なる1組のスパイクノイズ(c0とd0、c1とd1、c14
とd14、及びc15とd15)が生じることになる。As shown in FIGS. 4B to 4E, when the drive waveform of the display drive signal of each gradation applied to the signal electrode Ym rises and falls, differential waveforms as shown in the figure respectively occur. As a result, a pair of spike noises having opposite polarities are generated in the scan electrodes Xn during one horizontal scanning period (1H). Specifically, the rising and falling edges (a0 and b0, a1 and b1, a14) of the display drive signal at the "0" gradation, the "1" gradation, the "14" gradation, and the "15" gradation. b14 and a15 and b15), a pair of spike noises (c0 and d0, c1 and d1, c14) having different polarities are provided on the scan electrodes.
And d14, and c15 and d15) will occur.
【0050】従って、全階調レベルにおいて、1水平走
査期間(1H)間で、スパイクノイズが相殺されて、液
晶に印加される実効電圧はスパイクノイズの影響を受け
なくなり、画質の低下を防止することができるようにな
る。Therefore, in all the gradation levels, the spike noise is canceled during one horizontal scanning period (1H), the effective voltage applied to the liquid crystal is not affected by the spike noise, and the deterioration of the image quality is prevented. Will be able to.
【0051】よって、前記した如く、従来の液晶表示装
置においては、階調レベルが「0」または「15」の信
号電極の数が多いと共通電圧波形のスパイクノイズを完
全に相殺することができないという不具合があったが、
本実施例においては、「0」階調及び「15」階調の信
号電極が多い場合でも、走査電圧波形のスパイクノイズ
を完全に相殺することが可能となり、良好な画像品質を
得ることができる。Therefore, as described above, in the conventional liquid crystal display device, the spike noise of the common voltage waveform cannot be completely canceled when the number of signal electrodes having the gradation level of "0" or "15" is large. There was a problem,
In the present embodiment, even when there are many signal electrodes of "0" gradation and "15" gradation, it is possible to completely cancel the spike noise of the scanning voltage waveform and obtain a good image quality. .
【0052】尚、上記した本実施例において、図3
(I)及び(L)に夫々示される、表示駆動信号の最低
階調(「0」階調)及び最高階調(「16」階調)のパ
ルス幅t1及びt2は、液晶のオン、オフすなわち透過率
に影響を与えない程度の値になるように設定するのが望
ましい。ただし、液晶表示パネル2に使用される液晶が
TN液晶のような場合、その輝度特性は、図6に示すよ
うに、完全にリニアな特性を有しておらず、しきい値V
offとVonの近傍で曲線の傾きが小さくなっている
ので、上記パルス間隔t1,t2は極端に小さなものと
しなくても良い。It should be noted that in the above-described embodiment, as shown in FIG.
The pulse widths t1 and t2 of the lowest gradation (“0” gradation) and the highest gradation (“16” gradation) of the display drive signal shown in (I) and (L) respectively indicate that the liquid crystal is on or off. That is, it is desirable to set the value so that it does not affect the transmittance. However, when the liquid crystal used for the liquid crystal display panel 2 is a TN liquid crystal, the luminance characteristic thereof does not have a completely linear characteristic as shown in FIG.
Since the slope of the curve is small in the vicinity of off and Von, the pulse intervals t1 and t2 do not have to be extremely small.
【0053】なお、上記実施例においは、表示駆動信号
のパルス幅を、階調数に対してリニアな特性としても良
いが、液晶表示パネル2に使用される液晶の輝度特性
は、前述したように、完全にリニアな特性を有していな
いので、それを考慮して輝度特性に応じた特性としても
良い。In the above embodiment, the pulse width of the display drive signal may have a linear characteristic with respect to the number of gradations, but the luminance characteristic of the liquid crystal used in the liquid crystal display panel 2 is as described above. In addition, since it does not have a completely linear characteristic, a characteristic corresponding to the luminance characteristic may be taken into consideration.
【0054】次に、本発明に係る実施の形態の動作を説
明する。Next, the operation of the embodiment according to the present invention will be described.
【0055】本実施の形態の液晶表示装置1の図示しな
い主電源がONされると、図1に示した各ブロックに電
源電圧が供給されて、各ブロックの動作が開始されると
共に、図示しない信号源から階調データ及び同期信号が
夫々駆動電源発生回路5及び基本信号発生回路8に供給
される。When the main power source (not shown) of the liquid crystal display device 1 of the present embodiment is turned on, the power source voltage is supplied to each block shown in FIG. 1 to start the operation of each block and at the same time, not shown. The gradation data and the sync signal are supplied from the signal source to the drive power supply generation circuit 5 and the basic signal generation circuit 8, respectively.
【0056】駆動電源発生回路5では、負側表示駆動電
圧V3及び正側表示駆動電圧V1Cが生成されて信号側駆
動回路4に供給されると共に、負側選択駆動電圧V4及
び正側選択電圧V2が生成されて走査側駆動回路3に供
給される。In the drive power supply generation circuit 5, the negative side display drive voltage V3 and the positive side display drive voltage V1C are generated and supplied to the signal side drive circuit 4, and the negative side selection drive voltage V4 and the positive side selection voltage V2 are generated. Is generated and supplied to the scanning side drive circuit 3.
【0057】基本信号発生回路8では、図示しない信号
源から供給される同期信号に含まれる水平同期信号(H
sync)及び垂直同期信号(Vsync)に基づい
て、基本クロックCK1及びCK2が生成されて、タイ
ミング信号生成回路7及び階調データ作成回路6に供給
される。In the basic signal generation circuit 8, the horizontal sync signal (H) included in the sync signal supplied from a signal source (not shown) is used.
sync) and the vertical synchronization signal (Vsync), basic clocks CK1 and CK2 are generated and supplied to the timing signal generation circuit 7 and the gradation data generation circuit 6.
【0058】タイミング信号発生回路7では、基本信号
発生回路8から供給される基本クロックCK1に基づい
て、図3(B)に示すようなデータサンプリング信号C
KS、図3(C)に示すようなデータ出力信号CKN、
図3(D)〜(G)に示すような階調作成信号P1〜P
4、図3(H)に示すようなリセット信号CR、液晶表
示パネル2の走査電極毎に信号電極に印加される電圧を
反転駆動させるためのフレーム交流化信号FCR、及び
ゼロバイアス制御信号ECB等の各種タイミング信号及
び制御信号が生成されて、信号側駆動回路4に供給され
る。In the timing signal generating circuit 7, the data sampling signal C as shown in FIG. 3B is generated based on the basic clock CK1 supplied from the basic signal generating circuit 8.
KS, a data output signal CKN as shown in FIG.
Gradation creation signals P1 to P as shown in FIGS.
4, a reset signal CR as shown in FIG. 3 (H), a frame alternating signal FCR for inverting and driving the voltage applied to the signal electrode for each scanning electrode of the liquid crystal display panel 2, a zero bias control signal ECB, etc. Various timing signals and control signals are generated and supplied to the signal side drive circuit 4.
【0059】また、タイミング信号発生回路7では、基
本信号発生回路8から供給される基本クロックに基づい
て走査側駆動制御信号CCKが生成されて走査側駆動回
路3に供給される。In the timing signal generating circuit 7, the scanning side drive control signal CCK is generated based on the basic clock supplied from the basic signal generating circuit 8 and is supplied to the scanning side driving circuit 3.
【0060】走査側駆動回路3では、上記タイミング信
号発生回路7から供給される走査側駆動制御信号CCK
に基づいて、駆動電源発生回路5から供給される負側選
択電圧V4または正側選択電圧V2が選択されて得られる
走査駆動信号が、順次走査電極X1〜Xmに出力される
ことにより、走査電極X1〜Xmが順次走査駆動され
る。In the scanning side drive circuit 3, the scanning side drive control signal CCK supplied from the timing signal generating circuit 7 is supplied.
Based on the above, the scanning drive signal obtained by selecting the negative side selection voltage V4 or the positive side selection voltage V2 supplied from the drive power generation circuit 5 is sequentially output to the scanning electrodes X1 to Xm, thereby X1 to Xm are sequentially scanned and driven.
【0061】信号側駆動回路4(図2にその具体的構成
が示される)では、タイミング信号発生回路7から図3
(B)に示すようなデータサンプリング信号CKS、図
3(C)に示すようなデータ出力信号CKN、図3
(D)〜(G)に示すような階調作成信号P1〜P4、
図3(H)に示すようなリセット信号CR、液晶パネル
2の各信号電極Ynに印加する表示駆動信号を走査電極
Yn毎に反転駆動させるためのフレーム交流化信号FC
R、及びゼロバイアス制御信号ECB、並びに、駆動電
源発生回路5から供給される負側表示駆動電圧V3及び
正側表示駆動電圧V1Cが、夫々そのラッチ回路(D型フ
リップフロップ)41a1〜41a4,42a1〜42a
4、ORゲート43a1〜43a4、ANDゲート44
と、RSフリップフロップ46(NORゲート46a、
46b)、EXORゲート47、及びNORゲート4
8、レベルシフター49、トランスファーゲート50に
供給されて、トランスファーゲート50からは、表示デ
ータの階調データに対応した、例えば図3(I)〜
(L)に示されるような、全ての階調(0階調から15
階調)において、1水平走査期間(1H)に立ち上がり
と立ち下がりが各々1回づつ設けられ、かつ、走査電極
毎に極性が反転した表示駆動信号が信号電極Y1〜Yn
に供給される。In the signal side drive circuit 4 (its specific configuration is shown in FIG. 2), the timing signal generation circuit 7 to FIG.
A data sampling signal CKS as shown in FIG. 3B, a data output signal CKN as shown in FIG.
Gradation creation signals P1 to P4 as shown in (D) to (G),
A reset signal CR as shown in FIG. 3H and a frame alternating signal FC for inverting and driving a display drive signal applied to each signal electrode Yn of the liquid crystal panel 2 for each scanning electrode Yn.
R, the zero bias control signal ECB, and the negative side display drive voltage V3 and the positive side display drive voltage V1C supplied from the drive power supply generation circuit 5 are latch circuits (D-type flip-flops) 41a1 to 41a4, 42a1 respectively. ~ 42a
4, OR gates 43a1 to 43a4, AND gate 44
And the RS flip-flop 46 (NOR gate 46a,
46b), EXOR gate 47, and NOR gate 4
8, the level shifter 49, and the transfer gate 50, and from the transfer gate 50, corresponding to the gradation data of the display data, for example, FIG.
All gradations (0 to 15
(Gradation), a rising edge and a falling edge are provided once in one horizontal scanning period (1H), and the display drive signals whose polarities are inverted for each scanning electrode are signal electrodes Y1 to Yn.
Is supplied to.
【0062】液晶表示パネル2では、走査側駆動回路3
及び信号側駆動回路4から供給される走査側駆動信号及
び表示駆動信号により、順次走査電極X1〜Xm及び信
号電極Y1〜Ynが選択駆動されて図5に示すような駆
動波形となり、表示データに応じた階調表示がなされ
る。In the liquid crystal display panel 2, the scanning side drive circuit 3
And the scan side drive signal and the display drive signal supplied from the signal side drive circuit 4, the scan electrodes X1 to Xm and the signal electrodes Y1 to Yn are selectively driven to form a drive waveform as shown in FIG. The corresponding gradation display is performed.
【0063】上記した実施の形態においては、液晶表示
パネル2の信号電極Ynを駆動する表示駆動信号の駆動
波形は、全ての階調(0階調から15階調)で1水平走
査期間(1H)内において、立ち上がりと立ち下がりを
各々1回づつ有する構成である。In the above-mentioned embodiment, the drive waveform of the display drive signal for driving the signal electrode Yn of the liquid crystal display panel 2 is one horizontal scanning period (1H) for all the gradations (0 gradation to 15 gradations). In (), there is one rise and one fall.
【0064】従って、図4に示されるように、全階調に
おいて、走査電極に、1水平走査期間内に極性の互いに
異なる同じ大きさの少なくとも1組のスパイクノイズを
発生させることができるため、走査電極に発生するスパ
イクノイズを完全に相殺することができ、表示駆動信号
と走査駆動信号との間の実効電圧の変化を抑制し画質の
低下を防止することができる。Therefore, as shown in FIG. 4, at all gray levels, at least one set of spike noises having the same magnitude but different polarities can be generated in the scan electrodes within one horizontal scanning period. Spike noise generated in the scan electrodes can be completely canceled out, change in effective voltage between the display drive signal and the scan drive signal can be suppressed, and deterioration of image quality can be prevented.
【0065】また、上記した実施の形態においては、表
示駆動信号は、最低階調及び最高階調において、それぞ
れ前記液晶の透過率に影響を与えない程度のパルス幅を
有する故、階調再現性に影響を与えることなく、「糸引
き」等による画質の低下を防止することができる。Further, in the above-described embodiment, the display drive signal has a pulse width that does not affect the transmittance of the liquid crystal at the lowest gradation and the highest gradation. It is possible to prevent deterioration of image quality due to "stringing" or the like without affecting the above.
【0066】更に、上記した実施の形態においては、各
信号電極に印加する表示駆動信号のの電圧極性を1走査
電極毎に反転させている故、スパイクノイズの生じる位
置を分散させることができ、画質の低下をより防止する
ことが可能となる。Furthermore, in the above-described embodiment, since the voltage polarity of the display drive signal applied to each signal electrode is inverted for each scanning electrode, the positions where spike noise is generated can be dispersed. It is possible to further prevent deterioration of image quality.
【0067】尚、上記した実施の形態においては、液晶
表示パネルにTN型液晶を用いたがSTN型液晶を用い
ても良い。Although the TN type liquid crystal is used for the liquid crystal display panel in the above-mentioned embodiment, the STN type liquid crystal may be used.
【0068】(第2の実施の形態)図6は、本発明の液
晶表示装置を適用して好適なシステムの一例としての液
晶テレビ11の構成を示す。(Second Embodiment) FIG. 6 shows a configuration of a liquid crystal television 11 as an example of a system suitable for applying the liquid crystal display device of the present invention.
【0069】図6における液晶テレビ11は、アンテナ
12、チューナ13、受信回路14、同期回路15、A
/D変換器16、階調制御回路17、コントローラ1
9、インターフェース回路20などからなる表示制御系
と、信号側駆動回路4、走査側駆動回路3、液晶表示パ
ネル2などからなる液晶モジュール21とにより構成さ
れている。The liquid crystal television 11 in FIG. 6 has an antenna 12, a tuner 13, a receiving circuit 14, a synchronizing circuit 15, and an A
/ D converter 16, gradation control circuit 17, controller 1
9, a display control system including an interface circuit 20 and the like, and a liquid crystal module 21 including a signal side driving circuit 4, a scanning side driving circuit 3, a liquid crystal display panel 2, and the like.
【0070】図1における階調データ作成回路6が図6
における階調制御回路17に相当し、図1における駆動
電源発生回路5とタイミング信号発生回路7と基本信号
発生回路8が図6におけるコントローラ19ないしはイ
ンターフェース回路20に相当する。The gradation data creating circuit 6 in FIG.
6, and the drive power supply generation circuit 5, the timing signal generation circuit 7, and the basic signal generation circuit 8 in FIG. 1 correspond to the controller 19 or the interface circuit 20 in FIG.
【0071】アンテナ12は、受信電波をチューナ13
に供給し、チューナ13は、コントローラ19から入力
されるチューニング制御信号TCに従って指定チャネル
を選択して、アンテナ12から供給される受信電波を中
間周波数信号に変換して受信回路14に出力する。The antenna 12 transmits the received radio wave to the tuner 13
The tuner 13 selects a designated channel in accordance with the tuning control signal TC input from the controller 19, converts the reception radio wave supplied from the antenna 12 into an intermediate frequency signal, and outputs the intermediate frequency signal to the reception circuit 14.
【0072】受信回路14は、中間周波数増幅回路、映
像検波回路、映像増幅回路、クロマ回路等から構成され
ており、チューナ13から入力される中間周波信号を映
像検波回路により映像検波を行なってカラー映像信号を
取り出し、このカラー映像信号の中から音声信号を取り
出して図示しない音声回路に出力するとともに、映像増
幅回路によりカラー映像信号を増幅してクロマ回路に渡
し、クロマ回路において、受信カラー映像信号からR,
G,Bの各色映像信号を分離してA/D変換器16に出
力する。The receiving circuit 14 is composed of an intermediate frequency amplifying circuit, a video detecting circuit, a video amplifying circuit, a chroma circuit, and the like. The intermediate frequency signal input from the tuner 13 is subjected to video detection by the video detecting circuit to perform color detection. The video signal is taken out, the audio signal is taken out from this color video signal and output to an audio circuit (not shown), and the video amplifier circuit amplifies the color video signal and passes it to the chroma circuit. At the chroma circuit, the received color video signal is received. To R,
The G and B color image signals are separated and output to the A / D converter 16.
【0073】同期回路15は、受信カラー映像信号の中
から水平同期信号Hsyncと垂直同期信号Vsync
を取り出してコントローラ19に出力する。The synchronizing circuit 15 receives the horizontal synchronizing signal Hsync and the vertical synchronizing signal Vsync from the received color video signals.
Is output to the controller 19.
【0074】A/D変換器16は、図示しないサンプリ
ング回路とコンパレータ回路とエンコーダ回路等から構
成されている。機能的にはR,G,Bのアナログ信号を
サンプリングしてコンパレータにより基準電圧と比較す
ることでA/D変換(RHH〜RLLの範囲で等分)した
後、エンコーダ回路で例えばR,G,B各3ビットのデ
ジタル表示データに変換する。The A / D converter 16 is composed of a sampling circuit, a comparator circuit, an encoder circuit and the like (not shown). Functionally, analog signals of R, G, and B are sampled and compared with a reference voltage by a comparator to perform A / D conversion (equal division in the range of RHH to RLL), and then, for example, R, G, and B Convert to digital display data of 3 bits each.
【0075】コントローラ19は、CPU(Central Pr
ocessing Unit )が内蔵されていて、液晶テレビ11全
体の動作を制御するもので、例えば、水平同期信号(H
sync)と垂直同期信号(Vsync)とに基づいて
液晶表示パネル2に画像表示させたり、サンプリングク
ロックを生成してA/D変換器16に供給したり、階調
制御回路17等内部回路に対する基本クロックCK1、
CK2や制御信号を形成して供給する。The controller 19 is a CPU (Central Pr
, which controls the operation of the liquid crystal television 11 as a whole. For example, a horizontal synchronizing signal (H
sync) and the vertical synchronization signal (Vsync) to display an image on the liquid crystal display panel 2, generate a sampling clock and supply the sampling clock to the A / D converter 16, and a basic circuit for the internal circuits such as the gradation control circuit 17. Clock CK1,
CK2 and control signals are formed and supplied.
【0076】インターフェース回路20は、コントロー
ラ19から入力される水平同期信号と垂直同期信号と
を、液晶モジュール21の信号側駆動回路4と走査側駆
動回路3にそれぞれ供給して、液晶パネル2の走査電極
を順次走査しながら信号線を駆動して液晶表示パネル2
に画像表示させる。The interface circuit 20 supplies the horizontal synchronizing signal and the vertical synchronizing signal input from the controller 19 to the signal side driving circuit 4 and the scanning side driving circuit 3 of the liquid crystal module 21, respectively, to scan the liquid crystal panel 2. The liquid crystal display panel 2 by driving the signal lines while sequentially scanning the electrodes
Display the image on.
【0077】尚、上記した第2の実施の形態において
は、本発明の応用例として液晶テレビについて説明した
が、本発明はこれに限定されるものではなく、これ以外
の液晶表示装置に広く適用することができる。Although the liquid crystal television has been described as an application example of the present invention in the above-described second embodiment, the present invention is not limited to this and is widely applied to other liquid crystal display devices. can do.
【0078】[0078]
【発明の効果】以上、説明したように、請求項1記載の
液晶表示装置は、液晶表示パネルの信号電極を駆動する
表示駆動信号の駆動波形は、全ての階調で1水平走査期
間(1H)内において、立ち上がりと立ち下がりが各々
1回づつ有する構成である。As described above, in the liquid crystal display device according to the first aspect, the drive waveform of the display drive signal for driving the signal electrodes of the liquid crystal display panel is one horizontal scanning period (1H) at all gradations. In (), the rising and falling edges are provided once each.
【0079】従って、全階調において、走査電極に1水
平走査期間内に極性の互いに異なる同じ大きさの少なく
とも1組のスパイクノイズを発生させることができるた
め、走査電極に発生するスパイクノイズを完全に相殺す
ることができ、表示駆動信号と走査駆動信号との間の実
効電圧の変化を抑制し画質の低下を防止することができ
る。Therefore, in all the gradations, at least one set of spike noises having the same magnitude but different polarities can be generated in the scan electrodes within one horizontal scanning period, so that the spike noises generated in the scan electrodes can be completely eliminated. Therefore, it is possible to suppress the change in the effective voltage between the display drive signal and the scan drive signal and prevent the deterioration of the image quality.
【0080】また、請求項2記載の液晶表示装置によれ
ば、表示駆動信号は、最低階調及び最高階調において、
それぞれ前記液晶の透過率に影響を与えない程度のパル
ス幅を有する構成である故、階調再現性に影響を与える
ことなく、走査電極にスパイクノイズが発生するのを防
止することができる。According to another aspect of the liquid crystal display device of the present invention, the display drive signal has a minimum gradation and a maximum gradation.
Since each has a pulse width that does not affect the transmittance of the liquid crystal, spike noise can be prevented from occurring in the scan electrodes without affecting the gradation reproducibility.
【0081】また、請求項3記載の液晶表示装置によれ
ば、各信号電極に印加する表示データの電圧極性を1走
査電極毎に反転させている故、スパイクノイズの生じる
位置を分散させることができ、画質の低下をより防止す
ることが可能となる。According to the liquid crystal display device of the third aspect, since the voltage polarity of the display data applied to each signal electrode is inverted for each scanning electrode, the positions where spike noise is generated can be dispersed. Therefore, it is possible to further prevent deterioration of image quality.
【図1】本発明の第1の実施の形態に係る液晶表示装置
の構成例を示すブロック図である。FIG. 1 is a block diagram showing a configuration example of a liquid crystal display device according to a first embodiment of the present invention.
【図2】図1の信号側駆動回路の具体的構成例を示す図
である。FIG. 2 is a diagram showing a specific configuration example of a signal side drive circuit in FIG.
【図3】図1の信号側駆動回路の動作タイミングを示す
タイミングチャートである。3 is a timing chart showing the operation timing of the signal side drive circuit of FIG.
【図4】図1の液晶表示装置の信号電圧(セグメント電
圧)波形及び走査電圧(コモン電圧)波形の一例を示す
波形図である。4 is a waveform diagram showing an example of a signal voltage (segment voltage) waveform and a scanning voltage (common voltage) waveform of the liquid crystal display device of FIG.
【図5】TN液晶に印加される実効電圧と輝度との関係
を示す輝度特性図である。FIG. 5 is a brightness characteristic diagram showing the relationship between the effective voltage applied to the TN liquid crystal and the brightness.
【図6】本発明の第2の実施の形態に係わる液晶テレビ
の構成例を示すブロック図である。FIG. 6 is a block diagram showing a configuration example of a liquid crystal television according to a second embodiment of the present invention.
【図7】従来の液晶表示装置における信号電圧(セグメ
ント電圧)波形及び走査電圧(コモン電圧)波形を示す
波形図である。FIG. 7 is a waveform diagram showing a signal voltage (segment voltage) waveform and a scanning voltage (common voltage) waveform in a conventional liquid crystal display device.
1 液晶表示装置 2 液晶表示パネル 3 走査側駆動回路 4 信号側駆動回路 40 PWM信号生成部 41a1〜41a4 ラッチ回路 42a1〜41a4 ラッチ回路 43a1〜43a4 ORゲート 44 アンドゲート 46 RSフリップフロップ 47 EXORゲート 48 NORゲート 49 レベルシフター 50 トランスゲート回路 5 駆動電源発生回路 6 階調データ作成回路 7 タイミング信号発生回路 8 基本信号発生回路 11 液晶テレビ 12 アンテナ 13 チューナ 14 受信回路 15 同期回路 16 A/D変換器 17 階調制御回路 19 コントローラ 20 インターフェース回路 21 液晶モジュール DESCRIPTION OF SYMBOLS 1 liquid crystal display device 2 liquid crystal display panel 3 scanning side drive circuit 4 signal side drive circuit 40 PWM signal generation part 41a1 to 41a4 latch circuit 42a1 to 41a4 latch circuit 43a1 to 43a4 OR gate 44 AND gate 46 RS flip flop 47 EXOR gate 48 NOR Gate 49 Level shifter 50 Transgate circuit 5 Driving power supply generation circuit 6 Grayscale data generation circuit 7 Timing signal generation circuit 8 Basic signal generation circuit 11 Liquid crystal television 12 Antenna 13 Tuner 14 Reception circuit 15 Synchronization circuit 16 A / D converter 17th floor Adjustment control circuit 19 Controller 20 Interface circuit 21 Liquid crystal module
Claims (3)
板に形成された複数の走査電極と他方の基板に形成され
た信号電極とが格子状に配設された液晶表示パネルを走
査側駆動手段及び信号側駆動手段によって駆動する液晶
表示装置であって、 前記信号側駆動手段は、 表示データの階調レベルを示す階調データと階調制御用
パルスとに基づいて、当該階調データに対応したパルス
幅を有するPWM信号を生成するPWM信号生成手段
と、 前記PWM信号を1水平走査期間毎にリセットせしめる
リセット信号を生成するリセット信号生成手段と、 前記PWM信号を前記リセット信号により1水平走査期
間毎にリセットさせて、全階調において、1水平走査期
間内に立ち上がりと立ち下がりをそれぞれ同一回数有す
る表示駆動信号を生成して、前記信号電極に印加せしめ
る表示駆動信号生成手段と、 を有することを特徴とする液晶表示装置。1. A liquid crystal display panel in which liquid crystal is sealed between a pair of substrates, and a plurality of scanning electrodes formed on one substrate and signal electrodes formed on the other substrate are arranged in a grid pattern to scan. A liquid crystal display device driven by a side driving unit and a signal side driving unit, wherein the signal side driving unit is based on gradation data indicating a gradation level of display data and a gradation control pulse. PWM signal generation means for generating a PWM signal having a pulse width corresponding to data, reset signal generation means for generating a reset signal for resetting the PWM signal every horizontal scanning period, and the PWM signal by the reset signal By resetting every horizontal scanning period, a display drive signal having the same number of rising edges and falling edges within one horizontal scanning period is generated for all gray levels, A liquid crystal display device, comprising: a display drive signal generating unit which is applied to the signal electrode.
調において、それぞれ前記液晶の透過率に影響と与えな
い程度のパルス幅を有することを特徴とする請求項1記
載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the display drive signal has a pulse width that does not affect the transmittance of the liquid crystal at the lowest gradation and the highest gradation. .
に印加する前記表示駆動信号の電圧極性を走査電極毎に
交互に反転駆動させる極性反転手段を含むことを特徴と
する請求項1又は2記載の液晶表示装置。3. The signal side driving means further includes a polarity reversing means for reversing the voltage polarity of the display driving signal applied to each signal electrode alternately for each scanning electrode. Or the liquid crystal display device according to item 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25456195A JPH0973286A (en) | 1995-09-05 | 1995-09-05 | Liquid crystal displaying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25456195A JPH0973286A (en) | 1995-09-05 | 1995-09-05 | Liquid crystal displaying device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0973286A true JPH0973286A (en) | 1997-03-18 |
Family
ID=17266766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25456195A Pending JPH0973286A (en) | 1995-09-05 | 1995-09-05 | Liquid crystal displaying device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0973286A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005043859A (en) * | 2003-07-25 | 2005-02-17 | Hynix Semiconductor Inc | Image display apparatus of multi-gradation using pulse width modulation driving system |
JP2008139393A (en) * | 2006-11-30 | 2008-06-19 | Casio Comput Co Ltd | Liquid crystal display apparatus, and driving device and method of liquid crystal display apparatus |
CN104347047A (en) * | 2014-11-11 | 2015-02-11 | 深圳市华星光电技术有限公司 | Array substrate, display equipment and driving method thereof |
-
1995
- 1995-09-05 JP JP25456195A patent/JPH0973286A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005043859A (en) * | 2003-07-25 | 2005-02-17 | Hynix Semiconductor Inc | Image display apparatus of multi-gradation using pulse width modulation driving system |
JP4564747B2 (en) * | 2003-07-25 | 2010-10-20 | マグナチップセミコンダクター有限会社 | Multi-tone image display device using pulse width modulation drive system |
JP2008139393A (en) * | 2006-11-30 | 2008-06-19 | Casio Comput Co Ltd | Liquid crystal display apparatus, and driving device and method of liquid crystal display apparatus |
CN104347047A (en) * | 2014-11-11 | 2015-02-11 | 深圳市华星光电技术有限公司 | Array substrate, display equipment and driving method thereof |
CN104347047B (en) * | 2014-11-11 | 2016-09-07 | 深圳市华星光电技术有限公司 | Array base palte, display device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3288142B2 (en) | Liquid crystal display device and driving method thereof | |
US6628253B1 (en) | Picture display device and method of driving the same | |
US8941574B2 (en) | Liquid crystal display and method of controlling dot inversion thereof | |
US7321352B2 (en) | Liquid crystal display and method for driving the same | |
JP3277121B2 (en) | Intermediate display drive method for liquid crystal display | |
JPH04346390A (en) | Liquid crystal display device and method and apparatus for driving display device | |
JPH06189232A (en) | Liquid crystal driving method and liquid crystal display device | |
JPH08211853A (en) | Active matrix type display device and driving method therefor | |
JPH03132692A (en) | Method for driving liquid crystal display device and its driving circuit | |
JP2000194325A (en) | Liquid crystal display device and signal processing method therefor | |
JPH0973286A (en) | Liquid crystal displaying device | |
JP3721602B2 (en) | Liquid crystal drive method | |
JPH11352933A (en) | Liquid crystal display device | |
JPH0458036B2 (en) | ||
JP2000029437A (en) | Display driving circuit | |
JP3610074B2 (en) | Driving method of active matrix type liquid crystal display device | |
JPH06167951A (en) | Driving circuit for display device | |
JP3102488B2 (en) | Driving method of liquid crystal display device | |
JP3567568B2 (en) | LCD driving method | |
JPH03235918A (en) | Liquid crystal display device | |
JPS63304294A (en) | Liquid crystal display device | |
JPH08340505A (en) | Liquid crystal drive method and liquid crystal display device | |
JPH0725829Y2 (en) | Liquid crystal drive | |
JPH04184485A (en) | Driving circuit for liquid crystal display device | |
JPH0414769B2 (en) |