JPH0965130A - Picture data processor - Google Patents
Picture data processorInfo
- Publication number
- JPH0965130A JPH0965130A JP7217695A JP21769595A JPH0965130A JP H0965130 A JPH0965130 A JP H0965130A JP 7217695 A JP7217695 A JP 7217695A JP 21769595 A JP21769595 A JP 21769595A JP H0965130 A JPH0965130 A JP H0965130A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- circuit
- data
- error
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Character Input (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は画像データ処理装置
に係り、詳しくは、誤差拡散法を用いて多階調画像を含
む画像データを二値データに変換する画像データ処理装
置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data processing device, and more particularly to an image data processing device for converting image data including a multi-tone image into binary data by using an error diffusion method.
【０００２】[0002]
【従来の技術】近年、自然で高品位な画像表示に対する
要望の高まりに伴い、白黒の二値画像のみの表示に代え
て、中間調を含む多階調画像の表示が要求されている。
ここで、二値表示系（黒または白の二値しか印字できな
いプリンタなど）を使用して多階調画像を表示する場合
には、二値画像による疑似階調処理技術を利用しなけれ
ばならない。高性能な疑似階調処理技術としては、誤差
拡散法がよく知られている。2. Description of the Related Art In recent years, with the increasing demand for natural and high-quality image display, it has been required to display multi-tone images including halftones, instead of displaying only black and white binary images.
Here, when a multi-gradation image is displayed using a binary display system (such as a printer that can print only black or white binary), a pseudo gradation processing technique using a binary image must be used. . The error diffusion method is well known as a high-performance pseudo gradation processing technique.
【０００３】誤差拡散法は、任意の画素点について画像
表示すべき濃度の値と、全白（フルスケール白）または
全黒（フルスケール白）の表示を決定するために予め定
められた閾値とのズレ（誤差）を、その画素点の周辺の
画素点のデータに加減することで、多階調画像の疑似的
な表示を実現する。具体的には、式（１）で表されるよ
うに、ｘ行ｙ列の画素点について画像表示すべき濃度ｇ
（ｘ，ｙ）から、実際に表示する濃度（表示値）Ｐを引
いて誤差Ｅ（ｘ，ｙ）を生成する。そして、誤差Ｅ
（ｘ，ｙ）を適当な分割比で分割し、ｘ行ｙ列の画素点
の周辺の画素点に加算処理する。In the error diffusion method, a density value to be displayed as an image for an arbitrary pixel point and a predetermined threshold value for determining display of all white (full scale white) or all black (full scale white). By adding or subtracting the deviation (error) from the data of the pixel points around the pixel point, a pseudo display of the multi-tone image is realized. Specifically, as represented by the equation (1), the density g to be image-displayed at the pixel point of x row and y column
An error E (x, y) is generated by subtracting the actually displayed density (display value) P from (x, y). And the error E
(X, y) is divided at an appropriate division ratio, and addition processing is performed on the pixel points around the pixel point of x row and y column.
【０００４】 Ｅ（ｘ，ｙ）＝ｇ（ｘ，ｙ）−Ｐ ………（１） 誤差拡散法を用いれば、巨視的には解像度が犠牲になる
ものの、二値表示系を使用した場合でも、人が視覚的に
多階調画像を感じられる表示が可能になる。E (x, y) = g (x, y) −P (1) When the error diffusion method is used, the resolution is sacrificed macroscopically, but when the binary display system is used. However, it is possible to provide a display in which a person can visually perceive a multi-tone image.
【０００５】図３に、誤差拡散法を用いた従来の画像デ
ータ処理装置のブロック回路を示す。画像データ処理装
置１１は、数値変換回路１６、加算器・ラッチ１２，１
３、二値化回路１４、誤差算出回路１５から構成され、
入力データ（画像データ）を出力データ（二値データ）
に変換する。画像データは前記したｘ行ｙ列の画素点に
ついて画像表示すべき濃度ｇ（ｘ，ｙ）に対応し、二値
データは前記表示値Ｐに対応する。FIG. 3 shows a block circuit of a conventional image data processing apparatus using the error diffusion method. The image data processing device 11 includes a numerical conversion circuit 16, adder / latch 12, 1
3, a binarization circuit 14 and an error calculation circuit 15,
Input data (image data) output data (binary data)
Convert to The image data corresponds to the density g (x, y) to be image-displayed at the pixel point of the above-described x-row and y-column, and the binary data corresponds to the above-mentioned display value P.
【０００６】入力された画像データは多階調画像を表す
ディジタルデータであり、画素点の濃度のアナログデー
タをＡ／Ｄコンバータ（図示略）を用いてＡ／Ｄ変換し
たものである。尚、入力された画像データの数値は符号
ビットを含まないオフセットバイナリで扱われている。
例えば、画素点の濃度のアナログデータの低電位側を
黒、高電位側を白とすると、そのアナログデータを６ビ
ットＡ／Ｄコンバータを用いてＡ／Ｄ変換した場合、オ
フセットバイナリで扱われている画像データのコードが
００Ｈのときが最も黒く（全黒）、コードが大きくなる
に従って段々と白っぽくなり、３ＦＨのときが最も白く
（全白）なる。The input image data is digital data representing a multi-tone image, and is analog data of the density of pixel points A / D converted using an A / D converter (not shown). The numerical value of the input image data is handled as an offset binary that does not include a sign bit.
For example, if the low potential side of the analog data of the density of the pixel point is black and the high potential side is white, when the analog data is A / D converted using a 6-bit A / D converter, it is treated as an offset binary. When the code of the existing image data is 00H, it is the blackest (all black), gradually becomes whitish as the code becomes larger, and when it is 3FH, it is the most white (all white).
【０００７】入力された画像データは、数値変換回路１
６から各加算器・ラッチ１２，１３を順次介して二値化
回路１４へ転送される。つまり、１番目に入力された画
像データが二値化回路１４へ転送された時点で、加算器
・ラッチ１３には２番目に入力された画像データがラッ
チされ、加算器・ラッチ１２には３番目に入力された画
像データがラッチされることになる。The input image data is converted into a numerical value conversion circuit 1.
6 is sequentially transferred to the binarization circuit 14 through the adders / latches 12 and 13. That is, at the time when the first input image data is transferred to the binarization circuit 14, the adder / latch 13 latches the second input image data, and the adder / latch 12 outputs 3 The image data input the second time will be latched.
【０００８】符号ビット付加回路１６は、オフセットバ
イナリで扱われている画像データの最上位に符号ビット
を付加してビット数を拡張する。すなわち、図４に示す
ように、０〜（＋２X −１）の表現数値幅で表されるＸ
ビットの画像データは、最上位に符号ビットＳが付加さ
れ、−２X 〜（＋２X −１）の表現数値幅を有する（Ｘ
＋１）ビットの画像データとなる。但し、画像データの
内容自体は変化しないため、符号ビット付加回路１６の
入力時点でも画像データは−２X 〜−１の範囲はとらな
い。The sign bit adding circuit 16 expands the number of bits by adding a sign bit to the highest rank of the image data handled by the offset binary. That is, as shown in FIG. 4, X represented by an expression numerical width of 0 to (+2 X −1)
The bit image data has a sign bit S added to the most significant bit and has a representation numerical value width of −2 X to (+2 X −1) (X
It becomes +1) bit image data. However, since the content itself of the image data does not change, the image data does not fall within the range of −2 X to −1 even at the time of input to the sign bit adding circuit 16.
【０００９】二値化回路１４は、予め定められた閾値と
符号ビットが付加された画像データとを比較して二値化
を行う。すなわち、符号ビットが付加された画像データ
が閾値未満であれば全黒に対応する二値データを生成
し、２の補数に変換された画像データが閾値以上であれ
ば全白に対応する二値データを生成する。通常、閾値は
画像データの表現数値幅の半分の値に設定されるため、
閾値は（＋２X −１）となる。例えば、オフセットバイ
ナリで扱われている画像データが６ビットの場合、その
表現数値幅は０〜＋６３（＝＋２6 −１）となり、閾値
は３１（＝２5 −１）となる。The binarization circuit 14 performs binarization by comparing a predetermined threshold value with the image data to which the sign bit is added. That is, if the image data to which the sign bit is added is less than the threshold value, binary data corresponding to all black is generated, and if the image data converted into 2's complement is greater than or equal to the threshold value, binary data corresponding to all white is generated. Generate data. Normally, the threshold value is set to half the width of the numerical representation of the image data, so
The threshold is (+2 X -1). For example, when the image data handled by the offset binary is 6 bits, the represented numerical value width is 0 to +63 (= + 2 6 -1) and the threshold value is 31 (= 2 5 -1).
【００１０】誤差算出回路１５は、二値化回路１４にお
ける二値化処理で生成された二値データと画像データと
のズレ（誤差データ）を算出し、その誤差データに適宜
な重み付けを行って各加算器・ラッチ１２，１３へ分配
する。この誤差データは前記式（１）の誤差Ｅ（ｘ，
ｙ）に対応する。The error calculation circuit 15 calculates the deviation (error data) between the binary data generated by the binarization processing in the binarization circuit 14 and the image data, and weights the error data appropriately. Distribute to each adder / latch 12, 13. This error data is the error E (x,
y).
【００１１】ここで、画像データが閾値より大きい場
合、画像データが全白を表す画像データを越えたときに
誤差データはマイナスとなり、画像データが全白を表す
画像データを下回ったときに誤差データはプラスとな
る。そして、画像データが閾値より小さい場合、画像デ
ータが全黒を表す画像データを越えたときに誤差データ
はマイナスとなり、画像データが全黒を表す画像データ
を下回ったときに誤差データはプラスとなる。二値化回
路１４で取り扱われる画像データは、誤差データが加算
されたものであるため、全白を表す画像データを越える
ことや、全黒を表す画像データを下回ることが起こり得
る。Here, when the image data is larger than the threshold value, the error data becomes negative when the image data exceeds the image data representing all white, and the error data becomes when the image data falls below the image data representing all white. Is a plus. When the image data is smaller than the threshold value, the error data becomes negative when the image data exceeds the image data representing all black, and the error data becomes positive when the image data falls below the image data representing all black. . Since the image data handled by the binarization circuit 14 is the sum of error data, it may exceed the image data representing all white or fall below the image data representing all black.
【００１２】また、誤差データの分配比率（誤差拡散比
率）は、例えば、各加算器・ラッチ１２に対しては誤差
データの１／４、各加算器・ラッチ１２に対しては誤差
データの３／４といった具合に，その合計が１になるよ
うに設定されている。The distribution ratio (error diffusion ratio) of the error data is, for example, 1/4 of the error data for each adder / latch 12 and 3 of the error data for each adder / latch 12. The sum is set to 1 such as / 4.
【００１３】各加算器・ラッチ１２，１３はそれぞれ、
分配された誤差データをラッチしていた画像データに加
算する。つまり、誤差データは、各加算器・ラッチ１
２，１３にラッチされている画像データに対して拡散
（誤差拡散）される。Each adder / latch 12, 13 is
The distributed error data is added to the latched image data. In other words, the error data is calculated by each adder / latch 1
The image data latched by 2 and 13 are diffused (error diffusion).
【００１４】従って、符号ビット付加回路１６から入力
される画像データが閾値未満であっても、各加算器・ラ
ッチ１２，１３においてプラスの誤差データが加算され
ることで閾値以上になれば、二値化回路１４は、その画
像データを全白に対応する二値データに変換する。逆
に、画像データが閾値以上であっても、各加算器・ラッ
チ１２，１３においてマイナスの誤差データが加算され
ることで閾値未満になれば、二値化回路１４は、その画
像データを全黒に対応する二値データに変換する。つま
り、オフセットバイナリで扱われている画像データの値
が大きいほど二値データによる白表示の密度が高くな
り、小さいほど黒表示の密度が高くなる。その結果、白
表示の密度の違いで原画像データの灰色（グレイスケー
ル）を近似することが可能になり、滑らかな階調を得る
ことができる。Therefore, even if the image data input from the sign bit adding circuit 16 is less than the threshold value, if plus error data is added in each adder / latch 12 and 13 and becomes more than the threshold value, two The binarization circuit 14 converts the image data into binary data corresponding to all white. On the contrary, even if the image data is equal to or more than the threshold value, if the error data is less than the threshold value due to the addition of the negative error data in each of the adders / latches 12 and 13, the binarization circuit 14 outputs all the image data Convert to binary data corresponding to black. That is, the larger the value of the image data handled by the offset binary, the higher the density of white display by binary data, and the smaller the value of black display, the higher the density of black display. As a result, the gray (gray scale) of the original image data can be approximated by the difference in the density of white display, and a smooth gradation can be obtained.
【００１５】ところで、符号ビット付加回路１６が備え
られているのは、前記したように、誤差算出回路１５に
おいてマイナスの誤差データが発生するためである。す
なわち、各加算器・ラッチ１２，１３における加算処理
ではマイナスの誤差データを用いるため、画像データに
符号ビットを付加して扱うようにしている。The sign bit adding circuit 16 is provided because, as described above, negative error data is generated in the error calculating circuit 15. That is, since negative error data is used in the addition process in each adder / latch 12, 13, the sign bit is added to the image data for handling.
【００１６】[0016]
【発明が解決しようとする課題】図３に示すように、数
値変換回路１６において２の補数に変換された画像デー
タの表現数値領域は、正の数側に偏っている。そのた
め、各加算器・ラッチ１２，１３において、プラスの誤
差データを２の補数に変換された画像データに加算した
際に、加算後の画像データは正の数側でオーバーフロー
しやすい。従って、各加算器・ラッチ１２，１３のビッ
ト幅は、そのオーバーフローの分を見込んで予め大きく
設定しておく必要がある。その結果、各加算器・ラッチ
１２，１３の回路規模が増大するという問題があった。As shown in FIG. 3, the representation numerical value region of the image data converted into the two's complement in the numerical conversion circuit 16 is biased toward the positive number side. Therefore, in each of the adders / latches 12 and 13, when the plus error data is added to the image data converted into the two's complement, the added image data easily overflows on the positive number side. Therefore, the bit width of each adder / latch 12, 13 must be set large in advance in consideration of the overflow. As a result, there is a problem that the circuit scale of each adder / latch 12, 13 increases.
【００１７】加えて、加算後の画像データの表現数値領
域も正の数側に偏っており、負の数側はほとんど用いら
れないため、大きなビット幅に設定されていることと相
まって、各加算器・ラッチ１２，１３の利用効率は極め
て低いものになってしまう。In addition, since the representation numerical value area of the image data after addition is also biased toward the positive number side and the negative number side is rarely used, the addition of a large bit width contributes to each addition. The utilization efficiency of the container / latch 12, 13 is extremely low.
【００１８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、誤差拡散処理を行う演
算回路の利用効率を向上させると共に、その演算回路の
回路規模を必要最小限にすることが可能な画像データ処
理装置を提供することにある。The present invention has been made to solve the above problems, and an object thereof is to improve the utilization efficiency of an arithmetic circuit for performing error diffusion processing and to minimize the circuit scale of the arithmetic circuit. It is an object of the present invention to provide an image data processing device capable of achieving the following.
【００１９】[0019]
【課題を解決するための手段】請求項１に記載の発明
は、符号ビットを含まない適数ビットの２進表示で扱わ
れる画像データに符号ビットを付加し、その画像データ
の表現数値幅の１／２だけ負の方向にシフトする数値変
換手段と、数値変換された上記画像データに誤差拡散処
理を施して二値データを生成する誤差拡散処理手段とを
備えたことをその要旨とする。According to a first aspect of the present invention, a sign bit is added to image data handled in binary display of a proper number of bits not including the sign bit, and the representation numerical width of the image data is changed. The gist of the present invention is to include numerical conversion means for shifting in the negative direction by 1/2 and error diffusion processing means for performing binary error data by performing error diffusion processing on the numerically converted image data.
【００２０】請求項２に記載の発明は、請求項１に記載
の画像データ処理装置において、上記変換手段は、上記
画像データの最上位ビットを反転し、且つ、反転した最
上位ビットと同一数値を符号ビットとして付加すること
をその要旨とする。According to a second aspect of the present invention, in the image data processing apparatus according to the first aspect, the conversion means inverts the most significant bit of the image data and has the same numerical value as the inverted most significant bit. Is added as a sign bit.
【００２１】[0021]
【発明の実施の形態】以下、本発明を具体化した一実施
形態を図１および図２に従って説明する。尚、本実施形
態において、図３および図４に示した従来の形態と同じ
構成部材については符号を等しくしてその詳細な説明を
省略する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to FIGS. In the present embodiment, the same components as those of the conventional embodiment shown in FIGS. 3 and 4 have the same reference numerals, and detailed description thereof will be omitted.
【００２２】本実施形態において、従来の形態と異なる
のは、符号ビット付加回路１６を数値変換回路１７に置
き代えたところにある。そして、二値化回路１４に設定
する閾値を０としたことにある。本実施形態の数値変換
回路１７は、オフセットバイナリで扱われている画像デ
ータに符号ビットを付加すると共に、画像データを１／
２だけ負の方向にシフトする。すなわち、図２に示すよ
うに、０〜（＋２X −１）の表現数値幅で表されるＸビ
ットの画像データは、最上位ビットが反転されてＸｔビ
ットとなり、その上位に符号ビットＳが付加されること
で、−２X 〜（＋２X −１）の表現数値幅を有する（Ｘ
＋１）ビットの画像データとなる。但し、入力される画
像データが実際に取りうる数値幅は、−２X-1 〜（＋２
X-1 −１）となる。The present embodiment differs from the conventional one in that the sign bit adding circuit 16 is replaced with a numerical value converting circuit 17. The threshold value set in the binarization circuit 14 is set to 0. The numerical conversion circuit 17 of the present embodiment adds a sign bit to the image data handled by the offset binary,
Shift in the negative direction by 2. That is, as shown in FIG. 2, in the X-bit image data represented by the expression numerical width of 0 to (+2 X −1), the most significant bit is inverted to become Xt bits, and the sign bit S is placed above it. By being added, it has an expression value width of -2 X to (+2 X -1) (X
It becomes +1) bit image data. However, the numerical range that the input image data can actually take is -2 X-1 to (+2
X-1 -1).
【００２３】例えば、オフセットバイナリで扱われてい
る画像データが６ビットの場合、その表現数値幅は０〜
＋６３（＝＋２6 −１）となる。そして、数値変換回路
１７により変換された画像データは符号ビットＳが付加
されて７ビットとなり、その表現数値幅は−６４（＝−
２6 ）〜＋６３（＝＋２6 −１）となる。このうち、画
像データが実際に取りうる範囲は、−３２（＝−２5 ）
〜＋３１（＝＋２5 −１）となる。そこで、二値化回路
１４においては、この画像データの表現数値幅に対応し
て閾値を０に設定している。For example, when the image data handled by the offset binary is 6 bits, the expressed numerical value width is 0 to
It becomes +63 (= + 2 6 -1). Then, the sign bit S is added to the image data converted by the numerical value conversion circuit 17 to become 7 bits, and the expressed numerical value width is -64 (=-
2 6 ) to +63 (= + 2 6 -1). Among them, a range in which image data can actually take is -32 (= - 2 5)
A ~ + 31 (= + 2 5 -1). Therefore, in the binarization circuit 14, the threshold value is set to 0 corresponding to the expressed numerical value width of the image data.
【００２４】上記のように構成された本実施形態によれ
ば、以下の作用および効果を得ることができる。 オフセットバイナリで扱われている画像データの最上
位ビットを反転させた上で、符号ビットを付加すること
により、画像データを表現数値幅の１／２だけ負の方向
にシフトさせる。その結果、数値変換回路１７において
変換された画像データの取りうる範囲は、正の数側と負
の数側で均等になる。そのため、各加算器・ラッチ１
２，１３において、プラスの誤差データを画像データに
加算した際でも、加算後の画像データは正の数側でオー
バーフローしなくなる。従って、各加算器・ラッチ１
２，１３のビット幅は必要最小限に設定しておけばよく
なり、各加算器・ラッチ１２，１３の回路規模を必要最
小限にすることができる。According to the present embodiment constructed as described above, the following actions and effects can be obtained. By inverting the most significant bit of the image data handled by the offset binary and adding the sign bit, the image data is shifted in the negative direction by 1/2 of the expressed numerical value width. As a result, the range of the image data converted by the numerical conversion circuit 17 is equal on the positive side and the negative side. Therefore, each adder / latch 1
In Nos. 2 and 13, even when the plus error data is added to the image data, the added image data does not overflow on the positive number side. Therefore, each adder / latch 1
It suffices to set the bit widths of 2 and 13 to the necessary minimum, and the circuit scale of each adder / latch 12 and 13 can be minimized.
【００２５】加算後の画像データの表現数値領域も正
の数側と負の数側で均等になるため、必要最小限のビッ
ト幅に設定されていることと相まって、各加算器・ラッ
チ１２，１３の利用効率を極めて高いものにすることが
できる。Representation of image data after addition Since the numerical value area is also equal on the positive number side and the negative number side, the addition of each adder / latch 12, The utilization efficiency of 13 can be made extremely high.
【００２６】各回路１２〜１５における処理について
は従来の形態と同様であり、各加算器・ラッチ１２，１
３がオーバーフローし難くなるため、正確な誤差拡散処
理を行うことができる。The processing in each of the circuits 12 to 15 is the same as in the conventional form, and each adder / latch 12, 1
Since it becomes difficult for 3 to overflow, accurate error diffusion processing can be performed.
【００２７】尚、上記実施形態は、画像データ処理装置
１１よりもさらに複雑な誤差拡散処理（例えば、二次元
の誤差拡散処理）を行う画像データ処理装置に適用す
る。そのような誤差拡散処理方法は、（R.FLOYD ＆
L.STEINBERG;SID75.Dig,pp36-37）、特開昭６３−１
０２４７３号公報（IPC;H04N1/40,G06K9/38 ）などに開
示されている。The above-described embodiment is applied to an image data processing apparatus that performs more complicated error diffusion processing (for example, two-dimensional error diffusion processing) than the image data processing apparatus 11. Such an error diffusion processing method is (R.FLOYD &
L.STEINBERG; SID75.Dig, pp36-37), JP-A-63-1
No. 02473 (IPC; H04N1 / 40, G06K9 / 38) and the like.
【００２８】ところで、本明細書において、発明の構成
に係る部材は実施の形態における以下の部材から構成さ
れる。 （ａ）誤差拡散処理手段は、加算器・ラッチ１２，１
３、二値化回路１４、誤差算出回路１５から構成され
る。By the way, in this specification, the members according to the constitution of the invention are constituted by the following members in the embodiment. (A) The error diffusion processing means is the adder / latch 12, 1
3, a binarization circuit 14 and an error calculation circuit 15.
【００２９】（ｂ）数値変換手段は数値変換回路１７か
ら構成される。(B) The numerical conversion means comprises a numerical conversion circuit 17.
【００３０】[0030]
【発明の効果】以上詳述したように本発明によれば、誤
差拡散処理を行う演算回路の利用効率を向上させると共
に、その演算回路の回路規模を必要最小限にすることが
可能な画像データ処理装置を提供することができる。As described above in detail, according to the present invention, it is possible to improve the utilization efficiency of the arithmetic circuit for performing the error diffusion process and to reduce the circuit scale of the arithmetic circuit to the necessary minimum. A processing device can be provided.
【図１】一実施形態のブロック回路図。FIG. 1 is a block circuit diagram of one embodiment.
【図２】一実施形態の作用を説明するための説明図。FIG. 2 is an explanatory diagram for explaining the operation of one embodiment.
【図３】従来の形態のブロック回路図。FIG. 3 is a block circuit diagram of a conventional form.
【図４】従来の形態の作用を説明するための説明図。FIG. 4 is an explanatory view for explaining the operation of the conventional form.
１１…画像データ処理装置 １２，１３…加算器・ラッチ １４…二値化回路 １５…誤差算出回路 １６…符号ビット付加回路 １７…数値変換回路 11 ... Image data processing device 12, 13 ... Adder / latch 14 ... Binarization circuit 15 ... Error calculation circuit 16 ... Sign bit addition circuit 17 ... Numerical value conversion circuit
Claims (2)
表示で扱われる画像データに符号ビットを付加し、その
画像データの表現数値幅の１／２だけ負の方向にシフト
する数値変換手段と、 数値変換された上記画像データに誤差拡散処理を施して
二値データを生成する誤差拡散処理手段とを備えた画像
データ処理装置。1. A numerical value conversion means for adding a sign bit to image data handled by binary display of an appropriate number of bits not including the sign bit, and shifting the image data in the negative direction by 1/2 of the expressed numerical value width of the image data. And an error diffusion processing unit that performs error diffusion processing on the numerically converted image data to generate binary data.
位ビットを反転し、且つ、反転した最上位ビットと同一
数値を符号ビットとして付加する請求項１に記載の画像
データ処理装置。2. The image data processing device according to claim 1, wherein the conversion means inverts the most significant bit of the image data and adds the same numerical value as the inverted most significant bit as a sign bit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21769595A JP3249348B2 (en) | 1995-08-25 | 1995-08-25 | Image data processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21769595A JP3249348B2 (en) | 1995-08-25 | 1995-08-25 | Image data processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0965130A true JPH0965130A (en) | 1997-03-07 |
| JP3249348B2 JP3249348B2 (en) | 2002-01-21 |
Family
ID=16708281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21769595A Expired - Fee Related JP3249348B2 (en) | 1995-08-25 | 1995-08-25 | Image data processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249348B2 (en) |
-
1995
- 1995-08-25 JP JP21769595A patent/JP3249348B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249348B2 (en) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830561B2 (en) | Error diffusion method, error diffusion system, and error generation method | |
| JP3863203B2 (en) | Error diffusion method, error diffusion system, and error generation method | |
| JP2909333B2 (en) | Method and system for performing a multiplication-free discrete cosine transform | |
| EP0734153B1 (en) | Image processing apparatus for performing random mask process | |
| JPH0614194A (en) | Image processor | |
| EP0506946B1 (en) | High speed digital error diffusion process for continuous tone image-to-binary image conversion | |
| JP2003338928A (en) | Error diffusion processing circuit of image signal | |
| JPH0965130A (en) | Picture data processor | |
| JPH0393354A (en) | Pseudo gradation generator | |
| EP0604759B1 (en) | Method of and apparatus for processing digital image data | |
| JPH06297775A (en) | Method and apparatus for converting gradation of image data | |
| KR950009679B1 (en) | Method for correcting blockwise transmitted discrete values | |
| JPH0354511B2 (en) | ||
| JP4196060B2 (en) | Image processing device | |
| KR100264957B1 (en) | Calculating the average of two integer numbers rounded away from zero in a single instruction cycle | |
| US7539715B2 (en) | Method and system for saturating a left shift result using a standard shifter | |
| JP2570890B2 (en) | Image processing device | |
| JPH0965131A (en) | Picture data processor | |
| JPH0954571A (en) | Gradation controller | |
| JPH1188693A (en) | Pseudo-gradation processing unit | |
| JP3774523B2 (en) | Image processing apparatus and control method thereof | |
| JP2866129B2 (en) | Image processing device | |
| KR970028989A (en) | Error diffusion method and apparatus in color image output device | |
| JP4548060B2 (en) | Error diffusion processing circuit | |
| JPH0818783A (en) | Picture processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |