JPH0964086A - Connecting pad - Google Patents

Connecting pad

Info

Publication number
JPH0964086A
JPH0964086A JP7221656A JP22165695A JPH0964086A JP H0964086 A JPH0964086 A JP H0964086A JP 7221656 A JP7221656 A JP 7221656A JP 22165695 A JP22165695 A JP 22165695A JP H0964086 A JPH0964086 A JP H0964086A
Authority
JP
Japan
Prior art keywords
pad
substrate
wiring
terminal
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7221656A
Other languages
Japanese (ja)
Inventor
Hirotoshi Usui
弘敏 臼井
Koji Okada
浩治 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7221656A priority Critical patent/JPH0964086A/en
Publication of JPH0964086A publication Critical patent/JPH0964086A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily connect a plurality of printed circuits on a substrate at one time with small manufacture cost increase when they must be connected in the middle of the manufacturing process and allow small characteristic change after manufacture. SOLUTION: A connecting pad is provided for connecting a plurality of wires B which are patterned on a substrate, and is composed of a plurality of pad pieces A which are arranged closely without making contact with one another around the center point.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】本願発明は、基板上にパターン形成された
複数の配線を最終的に相互に接続するための結線用パッ
ドに関する。
TECHNICAL FIELD The present invention relates to a wiring pad for finally connecting a plurality of wiring patterns formed on a substrate to each other.

【0002】[0002]

【従来技術】たとえば、簡易な情報記憶用デバイスとし
て、E2 PROMチップを基板に搭載して構成する場合
がある。一般的に、E2 PROMチップには、グランド
(GND)用端子パッドと、ロジック電源(VDD)用端
子パッドと、クロック信号(CLK)用端子パッドと、
データイン・アウト(DIN,OUT)用端子パッドと、複数
のアドレス(A0 ,A1 )用端子パッドと、テスト(T
EST)用端子パッドとが設けられる。しかしながら、
デバイスとしての簡略化を図るために、上記すべての端
子パッドに各々導通するすべての配線を基板の外部接続
用端子に導くのではなく、基板に設ける外部接続用端子
数を減らす場合がある。
2. Description of the Related Art For example, an E 2 PROM chip may be mounted on a substrate as a simple information storage device. Generally, an E 2 PROM chip includes a ground (GND) terminal pad, a logic power supply (V DD ) terminal pad, a clock signal (CLK) terminal pad,
Data in / out (D IN, OUT ) terminal pads, a plurality of address (A 0 , A 1 ) terminal pads, and a test (T
EST) terminal pads are provided. However,
For simplification as a device, the number of external connection terminals provided on the substrate may be reduced instead of guiding all the wirings that are electrically connected to all the terminal pads to the external connection terminals of the substrate.

【0003】たとえば、図15に示すように、アドレス
(A0 ,A1 )用端子パッドおよびグランド(GND)
用端子パッドにそれぞれ導通する配線を同一の外部接続
用端子に接続して使用する場合がある。なお、図15に
示す例においては、テスト(TEST)用端子パッドに
導通する配線もまた、上記グランド用の外部接続用端子
に共通接続している。この場合、入力されるデータの格
納アドレスは、データ列の先頭または途中に挿入される
コマンドおよびこれに続くデータによって規定すること
ができる。
For example, as shown in FIG. 15, address (A 0 , A 1 ) terminal pads and ground (GND).
In some cases, the wirings that are electrically connected to the respective terminal pads are connected to the same external connection terminal for use. In the example shown in FIG. 15, the wiring that conducts to the test (TEST) terminal pad is also commonly connected to the external connection terminal for ground. In this case, the storage address of the input data can be defined by the command inserted at the beginning or in the middle of the data string and the data following the command.

【0004】従来、上記のように基板上に搭載した素子
チップの端子パッドを外部接続用端子に共通接続する場
合、図15にも表れているように、基板に設けた配線パ
ターンに共通接続部を設けているにすぎなかった。
Conventionally, when the terminal pads of the element chips mounted on the substrate are commonly connected to the external connection terminals as described above, as shown in FIG. 15, the common connection portion is formed on the wiring pattern provided on the substrate. Was only provided.

【0005】この場合、上記情報記憶デバイスの製造過
程において、各基板に搭載されたチップ、すなわち、図
15に示す例においてはE2 PROMチップが正常に機
能するかどうかのチェックを簡便に行うことが困難とな
っていた。すなわち、図15に示す例においては、2つ
のアドレス端子(A0 ,A1 )がグランド端子(GN
D)に共通接続されているため、アドレス端子を介した
機能チェックを簡便に行うことが困難であった。
In this case, in the manufacturing process of the information storage device, it is possible to easily check whether or not the chip mounted on each substrate, that is, the E 2 PROM chip in the example shown in FIG. 15 functions normally. Was difficult. That is, in the example shown in FIG. 15, the two address terminals (A 0 , A 1 ) are connected to the ground terminal (GN).
Since it is commonly connected to D), it is difficult to easily perform the function check via the address terminal.

【0006】この問題を解決するために、2つのアドレ
ス端子(A0 ,A1 )およびグランド端子(GND)を
共通接続せずに、E2 PROMチップの機能チェックを
行い、その後に、ジャンパ線あるいはスイッチなどを介
してそれらを共通接続することが考えられる。
In order to solve this problem, the function check of the E 2 PROM chip is performed without connecting the two address terminals (A 0 , A 1 ) and the ground terminal (GND) in common, and then the jumper wire is used. Alternatively, it is conceivable to connect them in common via a switch or the like.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、ジャン
パ線あるいはスイッチを用いて共通接続する場合、ジャ
ンパ線あるいはスイッチ自体のコストが余計に必要であ
るばかりか、各ジャンパ線の両端をパッドに半田接続し
たりスイッチを基板にマウントするための工程が余計に
必要になり、このために製造コストが大幅に増加すると
いう課題があった。しかも、ジャンパ線の劣化やスイッ
チの故障などにより、製造後に特性が変化する可能性が
あった。
However, when the common connection is made by using jumper wires or switches, not only the cost of the jumper wires or the switch itself is required, but also both ends of each jumper wire are connected to the pads by soldering. There is a problem in that an extra step for mounting the switch on the substrate is required, which significantly increases the manufacturing cost. Moreover, there is a possibility that the characteristics may change after manufacturing due to deterioration of the jumper wire, failure of the switch, or the like.

【0008】本願発明は、上記のような事情のもとで考
え出されたものであって、基板上の複数のプリント配線
を製造過程の途中で共通接続する必要がある場合に、製
造コストをほとんど上昇させることなく容易に共通接続
でき、しかも製造後の特性変化をほとんど生じないよう
にすることをその課題としている。
The present invention has been devised under the circumstances as described above, and reduces the manufacturing cost when a plurality of printed wirings on a board need to be commonly connected during the manufacturing process. The problem is to make it possible to easily connect the common connections with almost no increase and to prevent the characteristics from being changed after manufacturing.

【0009】[0009]

【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
DISCLOSURE OF THE INVENTION In order to solve the above problems, the present invention employs the following technical means.

【0010】すなわち、本願発明の第1の側面によって
提供される結線用パッドは、基板上にパターン形成され
た複数の配線を最終的に相互に接続するための結線用パ
ッドであって、基板上に相互に接することなく近接配置
され、1回の半田付けにより半田を介して相互に連結可
能な、複数のパッド片からなることを特徴としている。
That is, the wiring pad provided by the first aspect of the present invention is a wiring pad for finally connecting a plurality of wiring patterns formed on the substrate to each other, and It is characterized in that it is composed of a plurality of pad pieces which are arranged close to each other without being in contact with each other and can be connected to each other via solder by one soldering.

【0011】複数のパッド片は、基板上に相互に接する
ことなく近接配置されているので、これらを半田付けに
より共通接続する前に、素子の機能チェックなどを簡便
に行うことができる。しかも、複数のパッド片は、1回
の半田付けにより半田を介して相互に連結可能であるの
で、1回の半田付けを行うだけで、各パッド片に接続さ
れた全部の配線を容易に共通接続できる。このため、ジ
ャンパ線やスイッチなどが不要であり、しかもそれらの
半田付けやマウントも不要であるので、製造コストをほ
とんど上昇させることがない。さらには、ジャンパ線の
劣化やスイッチの故障などが発生せず、製造後の特性変
化を生じることもない。
Since the plurality of pad pieces are arranged close to each other on the substrate without making contact with each other, it is possible to easily perform a function check of the element before they are commonly connected by soldering. Moreover, since the plurality of pad pieces can be connected to each other through the solder by one soldering, all the wirings connected to each pad piece can be easily shared by only one soldering. Can be connected. For this reason, jumper wires, switches, etc. are not necessary, and soldering and mounting thereof are not necessary, so that the manufacturing cost is hardly increased. Further, the deterioration of the jumper wire, the failure of the switch, etc. do not occur, and the characteristic change after manufacturing does not occur.

【0012】また、本願発明の第2の側面によって提供
される結線用パッドは、基板上にパターン形成された複
数の配線を最終的に相互に接続するための結線用パッド
であって、基板上に、1点を中心として、その中心点の
周囲に相互に接することなく近接配置された、複数のパ
ッド片からなることを特徴としている。
The wiring pad provided by the second aspect of the present invention is a wiring pad for finally connecting a plurality of wiring patterns formed on the substrate to each other, and In addition, it is characterized in that it is composed of a plurality of pad pieces that are arranged in proximity to each other around the center point without touching each other.

【0013】複数のパッド片は、基板上に、1点を中心
として、その中心点の周囲に相互に接することなく近接
配置されているので、これらを半田などの導電性材料を
塗布することにより共通接続する前に、素子の機能チェ
ックなどを簡便に行うことができ、しかも、1回の半田
付けなどの導電性材料の塗布作業を行うだけで、各パッ
ド片に接続された全部の配線を共通接続することが可能
である。このため、ジャンパ線やスイッチなどが不要で
あり、しかもそれらの半田付けやマウントも不要である
ので、製造コストをほとんど上昇させることがない。さ
らには、ジャンパ線の劣化やスイッチの故障などが発生
せず、製造後の特性変化を生じることもない。
Since the plurality of pad pieces are arranged close to each other around the center point around the center point on the substrate without contacting each other, they are coated with a conductive material such as solder. It is possible to easily check the functions of the elements before making a common connection. In addition, all the wiring connected to each pad piece can be performed only by applying the conductive material such as soldering once. Common connection is possible. For this reason, jumper wires, switches, etc. are not necessary, and soldering and mounting thereof are not necessary, so that the manufacturing cost is hardly increased. Further, the deterioration of the jumper wire, the failure of the switch, etc. do not occur, and the characteristic change after manufacturing does not occur.

【0014】好ましい実施態様では、複数のパッド片
が、全体としてほぼ円形を構成している。たとえば、3
個のパッド片からなる結線用パッドの場合、各パッド片
はほぼ120度の扇形であり、結線用パッド全体として
見れば、薄い円板を半径方向に沿う120度おきの3本
の所定幅のスリットで分割したような形状である。
In a preferred embodiment, the plurality of pad pieces form a generally circular shape. For example, 3
In the case of a connection pad composed of individual pad pieces, each pad piece has a fan shape of approximately 120 degrees, and when viewed as the connection pad as a whole, a thin disk has three predetermined widths along the radial direction at intervals of 120 degrees. It is shaped like a slit.

【0015】また、本願発明の第3の側面によって提供
される結線用パッドは、基板上にパターン形成された複
数の配線を最終的に相互に接続するための結線用パッド
であって、基板上に、1点を中心として、その中心点の
周囲に相互に接することなく近接配置され、中心点から
放射状に形成されたスリットを有する複数のパッド片
と、各パッド片に接することなく、中心点から各パッド
片のスリット内に向けて放射状に延びる放射状導体とか
らなることを特徴としている。
The connection pad provided by the third aspect of the present invention is a connection pad for finally connecting a plurality of wiring patterns formed on the substrate to each other. , A plurality of pad pieces having slits radially formed from the center point, which are arranged close to each other around the center point without touching each other. And a radial conductor that extends radially toward the inside of the slit of each pad piece.

【0016】放射状導体は、各パッド片に接することな
く、中心点から各パッド片のスリット内に向けて放射状
に延びるので、隣接パッド片を互いに連結する導電性材
料ばかりでなく、各パッド片と放射状導体とを連結する
導電性材料によっても各パッド片が相互に接続されるの
で、半田付けなどの導電性材料の塗布作業を容易に行
え、各パッド片を相互に確実に接続できる。
Since the radial conductors extend radially from the center point into the slits of the respective pad pieces without contacting the respective pad pieces, not only the conductive material for connecting the adjacent pad pieces to each other but also the respective pad pieces. Since the pad pieces are also connected to each other by the conductive material that connects the radial conductors, the application work of the conductive material such as soldering can be easily performed, and the pad pieces can be surely connected to each other.

【0017】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって明らか
となろう。
Other features and advantages of the present invention will be apparent from the detailed description given below with reference to the accompanying drawings.

【0018】[0018]

【発明の実施の形態】図1は、本願発明の結線用パッド
の平面図であって、この結線用パッドは、3個の扇形の
パッド片Aからなり、基板上に配線Bとともにエッチン
グなどの方法によりパターン形成されたものである。各
パッド片Aの直線状の端縁は、隣接するパッド片Aの直
線状の端縁と所定間隔をあけて相対向しており、結線用
パッド全体として見れば、薄い円板を半径方向に沿う1
20度おきの3本の所定幅のスリットで分割したような
形状である。
1 is a plan view of a wire connection pad according to the present invention. The wire connection pad is composed of three fan-shaped pad pieces A, and is formed on a substrate together with wiring B by etching or the like. The pattern is formed by the method. The linear edge of each pad piece A opposes the linear edge of the adjacent pad piece A at a predetermined interval, and when viewed as a whole connection pad, a thin disk is arranged in the radial direction. Along 1
The shape is such that it is divided by three slits each having a predetermined width at intervals of 20 degrees.

【0019】図2は、本願発明の結線用パッドを備えた
電子部品製造用基板の一面側の形態を示しており、図3
は他面側の形態を示している。この製造用基板1は、所
定形状をした単位基板10が橋絡部2を介して複数連結
されたような形態をもっており、ガラスエポキシ等の基
板材料の一面側および他面側にそれぞれ所定の配線、端
子ないし各種のパッドを形成したのち、各単位基板10
を区画するためのスリット3を橋絡部2を残して打ち抜
くことによって得られる。上記配線、端子ないしパッド
は、基板材料の表面にたとえば銅などの金属導体層を蒸
着等によって形成したのち、不要部分をエッチングによ
って除去するという手法によって形成することができ
る。
FIG. 2 shows a form of one surface side of the electronic component manufacturing substrate provided with the connection pad of the present invention, and FIG.
Shows the form of the other side. The manufacturing substrate 1 has a form in which a plurality of unit substrates 10 each having a predetermined shape are connected via a bridging portion 2, and a predetermined wiring is provided on one surface side and the other surface side of a substrate material such as glass epoxy. After forming terminals or various pads, each unit substrate 10
It is obtained by punching out a slit 3 for partitioning the substrate, leaving the bridging portion 2. The wiring, terminals or pads can be formed by a method in which a metal conductor layer such as copper is formed on the surface of the substrate material by vapor deposition and then unnecessary portions are removed by etching.

【0020】以下、単位基板10に注目する。各単位基
板10は、矩形状本体部11から細状延長部12を延出
させたような平面形状をもっている。上記矩形状本体部
11は、後述する素子を搭載するに必要充分な大きさで
よく、たとえば数mmないし十数mm角の大きさとされる。
The unit substrate 10 will be focused below. Each unit substrate 10 has a planar shape such that a thin extension 12 extends from a rectangular main body 11. The rectangular main body 11 may have a size necessary and sufficient for mounting an element to be described later, for example, a size of several mm to ten and several mm square.

【0021】上記単位基板10の一面側延長部12aに
は、4つの外部接続用端子161,162,163,1
64が形成されている。各端子161,162,16
3,164は、スルーホール171,172,173,
174により、基板他面側にパターン形成された所定の
配線に接続される。端子を構成する金属導体層の厚み
は、たとえば20〜30μmである。さらに、上記単位
基板10の矩形状本体部11の上辺部近傍には、3つの
検査用パッド181,182,183が形成されてお
り、各検査用パッド181,182,183につながる
配線181a,182a,183aは、スルーホール1
91,192,193により、基板他面側にパターン形
成された所定の配線26e,26f,26gに接続され
る。図に示す実施形態においては、上記単位基板10の
矩形状本体部11の一面側中央部に、上記外部接続用端
子161〜164および検査用パッド181,182,
183の形成と同時に形成された金属導体層による矩形
の捨てパターン20が形成される。そうして、この単位
基板10の一面側は、上記各外部接続用端子161,1
62,163,164および各検査用パッド181,1
82,183を残して、グリーンレジスト等の絶縁層2
1(図6)で覆われる。その結果、図6に示すように、
単位基板10の一面側の矩形状本体部11の中央部に
は、導体層の厚み分に相当する膨出部22が形成され
る。
The four external connection terminals 161, 162, 163, 1 are provided on the one-side extended portion 12a of the unit substrate 10.
64 are formed. Each terminal 161, 162, 16
3, 164 are through holes 171, 172, 173,
By 174, it is connected to a predetermined wiring pattern-formed on the other surface side of the substrate. The thickness of the metal conductor layer forming the terminal is, for example, 20 to 30 μm. Further, three inspection pads 181, 182, 183 are formed near the upper side of the rectangular main body 11 of the unit substrate 10, and wirings 181a, 182a connected to the inspection pads 181, 182, 183 are formed. , 183a are through holes 1
91, 192, and 193 connect to predetermined wirings 26e, 26f, and 26g that are patterned on the other surface side of the substrate. In the embodiment shown in the drawings, the external connection terminals 161-164 and the inspection pads 181, 182 are provided at the central portion on one surface side of the rectangular main body 11 of the unit substrate 10.
A rectangular sacrificial pattern 20 is formed by the metal conductor layer formed simultaneously with the formation of 183. Then, the one surface side of the unit substrate 10 has the external connection terminals 161 and 1 connected thereto.
62, 163, 164 and inspection pads 181, 1
Insulating layer 2 such as green resist leaving 82 and 183
1 (FIG. 6). As a result, as shown in FIG.
A bulging portion 22 corresponding to the thickness of the conductor layer is formed in the central portion of the rectangular main body portion 11 on one surface side of the unit substrate 10.

【0022】一方、図3に表れているように、上記単位
基板10の他面側には、所定の配線26a〜26gない
しパッド25a〜25g,27a,27e,27f、が
パターン形成、すなわち、基板材料に形成された金属導
体層の不要部分をエッチングによって除去するという手
法により形成される。パッド27a,27e,27f
は、それぞれ図1のパッド片Aに相当するものであり、
パッド27a,27e,27fにより結線用パッドが構
成されている。図3に示すように、単位基板10の矩形
状本体部11の他面側中央領域には、素子搭載領域23
が設定され、この領域23には、E2 PROMチップ1
5aがボンディングされる。素子搭載領域23を囲むよ
うにして、E2 PROMチップ15a上の端子パッドと
の間をワイヤボンディングするためのボンディングパッ
ド25a,25b,25c,25d,25e,25f,
25gが形成される。E2 PROMチップ15aの上面
には、図4に詳示するように、グランド(GND)用端
子パッド24aと、ロジック電源(VDD)用端子パッド
24bと、クロック信号(CLK)用端子パッド24c
と、データイン・アウト(DIN,OUT)用端子パッド24
dと、2つのアドレス(A0 ,A1 )用端子パッド24
e,24fと、テスト(TEST)用端子パッド24g
とが配置されており、これらの各端子パッドと対応する
ようにして、上記ボンディングパッド25a,25b,
25c,25d,25e,25f,25gが基板上に配
置される。
On the other hand, as shown in FIG. 3, predetermined wirings 26a to 26g or pads 25a to 25g, 27a, 27e and 27f are patterned on the other surface of the unit substrate 10, that is, the substrate. It is formed by a method of removing an unnecessary portion of the metal conductor layer formed on the material by etching. Pads 27a, 27e, 27f
Respectively correspond to the pad piece A of FIG. 1,
The pads 27a, 27e, and 27f form a connection pad. As shown in FIG. 3, the element mounting region 23 is formed in the central region of the rectangular main body 11 of the unit substrate 10 on the other surface side.
Is set, and in this area 23, the E 2 PROM chip 1
5a is bonded. Bonding pads 25a, 25b, 25c, 25d, 25e, 25f for wire bonding with the terminal pads on the E 2 PROM chip 15a so as to surround the element mounting region 23.
25 g are formed. On the upper surface of the E 2 PROM chip 15a, as shown in detail in FIG. 4, a ground (GND) terminal pad 24a, a logic power (V DD ) terminal pad 24b, and a clock signal (CLK) terminal pad 24c.
And a terminal pad 24 for data in / out (D IN, OUT )
d and two address (A 0 , A 1 ) terminal pads 24
e, 24f, and test (TEST) terminal pad 24g
And the bonding pads 25a, 25b, and
25c, 25d, 25e, 25f and 25g are arranged on the substrate.

【0023】E2 PROMチップ15a上のグランド
(GND)用端子パッド24aと対応する基板上のボン
ディングパッド25aにつながるグランド用配線26a
は、基板他面上をグランド用外部接続用端子161の裏
面側まで取り回され、スルーホール171によって上記
グランド用外部接続端子161に接続されている。ロジ
ック電源(VDD)用端子パッド24bと対応するボンデ
ィングパッド25bにつながるロジック電源用配線26
bは、基板他面上をロジック電源用外部接続端子162
の裏面側まで取り回され、スルーホール172によって
上記ロジック電源用外部接続端子162に接続されてい
る。クロック信号(CLK)用端子パッド24cと対応
するボンディングパッド25cにつながるクロック信号
用配線26cもまた、基板他面上をクロック信号用外部
接続端子163の裏面側まで取り回され、スルーホール
173によって上記クロック信号用外部接続端子163
に接続されている。さらに、データイン・アウト(D
IN,OUT)用端子パッド24dと対応するボンディングパ
ッド25dにつながるデータ用配線26dもまた、基板
他面上をデータ用接続端子164の裏面側まで取り回さ
れ、スルーホール174によってデータ用外部接続端子
164に接続されている。
A ground wiring 26a connected to a ground (GND) terminal pad 24a on the E 2 PROM chip 15a and a corresponding bonding pad 25a on the substrate.
Are routed on the other surface of the substrate to the back surface side of the external connection terminal 161 for ground, and are connected to the external connection terminal 161 for ground by the through hole 171. Logic power supply wiring 26 connected to the bonding pad 25b corresponding to the logic power supply (V DD ) terminal pad 24b
b is the external connection terminal 162 for logic power supply on the other surface of the substrate.
Is routed to the back surface side of and is connected to the logic power source external connection terminal 162 by a through hole 172. The clock signal wiring 26c connected to the bonding pad 25c corresponding to the clock signal (CLK) terminal pad 24c is also routed to the back surface side of the clock signal external connection terminal 163 on the other surface of the substrate, and the through hole 173 is used to form the above. External connection terminal 163 for clock signal
It is connected to the. In addition, data in / out (D
The data wiring 26d connected to the bonding pad 25d corresponding to the ( IN, OUT ) terminal pad 24d is also routed on the other side of the substrate to the back side of the data connecting terminal 164, and the through hole 174 is used to connect the data external connecting terminal. 164 is connected.

【0024】一方、E2 PROMチップ15a上の第1
のアドレス(A0 )用端子パッド24eと対応する基板
上のボンディングパッド25eにつながる第1アドレス
用配線26eの他端部には、120°の中心角を有する
扇形の共通接続用補助パッド27eが設けられており、
この第1アドレス用配線26eの中間部は、スルーホー
ル191を介して、基板一面側に形成した上記の検査用
パッド181に配線181aを介して連絡させられてい
る。また、素子上の第2のアドレス(A1 )用端子パッ
ド24fと対応する基板上のボンディングパッド25f
につながる第2アドレス用配線26fの他端部は、上記
第1アドレス用配線26eの他端部に形成した共通接続
用補助パッド27の近傍まで引き回され、120°の中
心角を有する扇形の共通接続用補助パッド27fが設け
られており、この第2アドレス用配線26fの中間部
は、スルーホール192を介して、基板一面側に形成し
た上記の検査用パッド182に配線182aを介して連
絡させられている。さらに、上記グランド用配線26a
の中間部に形成された枝分かれ部の先端部には、上記第
1および第2アドレス配線用の各共通接続用補助パッド
27e,27fと協働して全体として円形の結線用パッ
ドを形成するように、120°の中心角を有する扇形の
共通接続用補助パッド27aが形成されている。すなわ
ち、既に述べたように、共通接続用補助パッド27a,
27e,27fはそれぞれ図1のパッド片Aに対応して
おり、これら共通接続用補助パッド27a,27e,2
7fにより結線用パッドが構成されている。さらに、E
2 PROMチップ15a上のテスト(TEST)用端子
パッド24gと対応する基板上のボンディングパッド2
5gにつながるテスト用配線26gは、スルーホール1
93を介して基板一面側に形成した検査用パッド183
に配線183aを介して連絡されている。
On the other hand, the first on the E 2 PROM chip 15a
At the other end of the first address wiring 26e connected to the bonding pad 25e on the substrate corresponding to the address (A 0 ) terminal pad 24e, a fan-shaped common connection auxiliary pad 27e having a central angle of 120 ° is formed. Is provided,
The middle portion of the first address wiring 26e is connected to the above-described inspection pad 181 formed on the one surface side of the substrate via the through hole 191 via the wiring 181a. In addition, the second address (A 1 ) terminal pad 24f on the device and the bonding pad 25f on the substrate corresponding to the terminal pad 24f.
The other end portion of the second address wiring 26f connected to is connected to the common connection auxiliary pad 27 formed at the other end portion of the first address wiring 26e, and has a fan shape having a central angle of 120 °. A common connection auxiliary pad 27f is provided, and an intermediate portion of the second address wiring 26f communicates with the above-described inspection pad 182 formed on the one surface side of the substrate through the through hole 192 through the wiring 182a. Has been made. Further, the ground wiring 26a
In order to form a circular connection pad as a whole at the tip of the branch portion formed in the middle part of the above, in cooperation with the common connection auxiliary pads 27e and 27f for the first and second address wirings. In addition, a fan-shaped auxiliary pad 27a for common connection having a central angle of 120 ° is formed. That is, as described above, the common connection auxiliary pad 27a,
27e and 27f respectively correspond to the pad piece A of FIG. 1, and these common connection auxiliary pads 27a, 27e and 2 are provided.
7f constitutes a connection pad. Furthermore, E
2 Bond pads 2 on the substrate corresponding to the test (TEST) terminal pads 24g on the PROM chip 15a
The test wiring 26g connected to 5g has a through hole 1
Inspection pad 183 formed on one surface of the substrate via 93
To the wiring via a wire 183a.

【0025】その結果、基板他面側において、グランド
用配線26a、ロジック電源用配線26b、クロック信
号用配線26cおよびデータ用配線26dは、基板一面
側の各外部接続用端子161,162,163,164
にそれぞれ連結される一方、2つのアドレス用配線26
e,26fおよびテスト用配線26fはそれぞれ基板一
面側の各検査用パッド181,182,183に連結さ
れ、さらに、上記グランド用配線26aと2つのアドレ
ス用配線26e,26fには、互いに近接配置されて結
線用パッドを構成する共通接続用補助パッド27a,2
7e,27fが形成されることになる。この基板他面側
においては、素子搭載領域23および共通接続用補助パ
ッド27a,27e,27fを残して、グリーンレジス
ト等の絶縁層29(図6)で覆われる。
As a result, on the other surface of the substrate, the ground wiring 26a, the logic power wiring 26b, the clock signal wiring 26c and the data wiring 26d are connected to the external connection terminals 161, 162, 163 on the one surface of the substrate. 164
While being connected to each of the two address wirings 26
e, 26f and the test wiring 26f are connected to the respective test pads 181, 182, 183 on the one surface side of the substrate, and are further arranged close to the ground wiring 26a and the two address wirings 26e, 26f. Auxiliary pads 27a, 2 for common connection that form a pad for connection
7e and 27f will be formed. The other surface of the substrate is covered with an insulating layer 29 (FIG. 6) such as a green resist, leaving the element mounting region 23 and the common connection auxiliary pads 27a, 27e and 27f.

【0026】上記の配線、端子およびパッドが各単位基
板10に形成された集合基板1を使用してE2 PROM
チップ15aを用いた簡易な情報記憶デバイスを製造す
る手順について説明する。
An E 2 PROM using the collective substrate 1 in which the above wiring, terminals and pads are formed on each unit substrate 10 is used.
A procedure for manufacturing a simple information storage device using the chip 15a will be described.

【0027】まず、各単位基板10の基板搭載領域23
には、E2 PROMチップ15aがボンディングされ、
このチップ上の端子パッド24a,24b,24c,2
4d,24e,24f,24gとそれぞれ対応するボン
ディングパッド25a,25b,25c,25d,25
e,25f,25g間がワイヤボンディングによって結
線される。そして、E2 PROMチップ15aおよびワ
イヤボンディング部は、熱硬化性樹脂を塗布し、かつ硬
化させることによって形成される保護層28(図6)に
よって覆われる。この状態において、上記集合配置され
た共通接続用補助パッド27a,27e,27fは互い
に分離しているので、チップ上に形成された7つの端子
パッド24a,24b,24c,24d,24e,24
f,24gへの電気的連絡は、4つの外部接続用端子1
61,162,163,164および3つの検査用パッ
ド181,183,184に測定端子を接触させること
により、基板一面側から行うことができる。したがっ
て、E2 PROMチップ15a上のすべての端子パッド
に関連する検査を問題なく行うことができ、この時点
で、不良のチップを特定することができる。
First, the board mounting area 23 of each unit board 10
The E 2 PROM chip 15a is bonded to the
Terminal pads 24a, 24b, 24c, 2 on this chip
Bonding pads 25a, 25b, 25c, 25d and 25 corresponding to 4d, 24e, 24f and 24g, respectively.
The wires e, 25f and 25g are connected by wire bonding. Then, the E 2 PROM chip 15a and the wire bonding portion are covered with a protective layer 28 (FIG. 6) formed by applying and curing a thermosetting resin. In this state, since the common connection auxiliary pads 27a, 27e, 27f arranged in a group are separated from each other, the seven terminal pads 24a, 24b, 24c, 24d, 24e, 24 formed on the chip are formed.
Electrical connection to f, 24g, 4 external connection terminals 1
The measurement can be performed from the one surface side of the substrate by bringing the measurement terminals into contact with 61, 162, 163, 164 and the three inspection pads 181, 183, 184. Therefore, the inspection related to all the terminal pads on the E 2 PROM chip 15a can be performed without any problem, and the defective chip can be specified at this point.

【0028】次に、集合配置された共通接続用補助パッ
ド27a,27e,27fからなる結線用パッド上にた
とえば半田付けなどの方法で導電性材料を塗布すること
により、2つのアドレス用配線26e,26f,ひいて
は、E2 PROMチップ15a上の2つのアドレス用端
子パッド24e,24fを、グランド用配線26aに共
通接続することができる。こうして、製造用基板1にお
いて各単位基板10について上述の工程を施した後は、
橋絡部2を打ち抜き切除することにより、図5および図
6に示すような単位デバイスが得られる。
Next, a conductive material is applied to the connection pads composed of the auxiliary pads for common connection 27a, 27e, and 27f collectively arranged by a method such as soldering to form two address wirings 26e, 26f, and by extension, the two address terminal pads 24e and 24f on the E 2 PROM chip 15a can be commonly connected to the ground wiring 26a. In this way, after performing the above-mentioned steps for each unit substrate 10 in the manufacturing substrate 1,
By punching out the bridge portion 2, a unit device as shown in FIGS. 5 and 6 is obtained.

【0029】すでに述べたように、既存の一般的なE2
PROMチップ15aを用い、アドレス端子をグランド
端子に共通接続することにより、外部接続端子数を減ら
した簡易な情報記憶素子が実現される。この場合、入力
されるべきデータを格納するべきアドレスは、データ列
においてコマンドによって特定されたアドレスデータに
よって決定されることになる。
As already mentioned, the existing general E 2
By using the PROM chip 15a and commonly connecting the address terminal to the ground terminal, a simple information storage element with a reduced number of external connection terminals can be realized. In this case, the address for storing the data to be input is determined by the address data specified by the command in the data string.

【0030】図7は、上記構成を有する情報記憶デバイ
スDを取付け対象物に取付けた状態を示している。取付
け対象物としては、たとえば、ビデオ・テープ・カセッ
トケース30が選択される。このようなカセットケース
は、下部材30aと上部材30bと合わせて内部空間を
規定し、この内部空間にテープ・リールのほか、機能部
品が組み込まれる構成をとるが、この下部材または上部
材の縁部に、カセット・ケース30としての外面32に
略平行なスリット31が形成される。
FIG. 7 shows a state in which the information storage device D having the above configuration is attached to an attachment target. As the object to be attached, for example, the video tape cassette case 30 is selected. In such a cassette case, an internal space is defined by combining the lower member 30a and the upper member 30b, and in addition to the tape reel, functional components are incorporated in the internal space. A slit 31 that is substantially parallel to the outer surface 32 of the cassette case 30 is formed at the edge portion.

【0031】上記スリット31は、図8および図9によ
く表れているように、カケット・ケース外面32に近
く、かつカセット・ケース外面と平行な第1内壁311
と、この第1内壁311と対向する第2内壁312とを
有する。
As shown in FIGS. 8 and 9, the slit 31 is close to the outer surface 32 of the casing case and the first inner wall 311 parallel to the outer surface of the cassette case.
And a second inner wall 312 facing the first inner wall 311.

【0032】上記スリット31の第1内壁311は、平
面状としてあり、その一部には、カセット・ケース外面
32に貫通する開口窓33が切り欠き形成されている。
後述するように、第1内壁311は、上記スリット31
に上記情報記憶デバイスDが挿入されたとき、その一面
側の膨出部22を受支する。また、上記開口窓33は、
挿入された上記デバイスDの外部接続用端子161,1
62,163,164をカセット・ケース外面に臨ませ
る。
The first inner wall 311 of the slit 31 has a flat shape, and an opening window 33 penetrating the cassette case outer surface 32 is cut out in a part thereof.
As will be described later, the first inner wall 311 has the slit 31
When the information storage device D is inserted into the, the bulging portion 22 on the one surface side is supported. Further, the opening window 33 is
External connection terminals 161, 1 of the inserted device D
The 62, 163 and 164 are exposed to the outer surface of the cassette case.

【0033】上記スリット31の第2内壁312は、挿
入された上記デバイスDの他面側素子部(E2 PROM
搭載部)を収容する凹部312aと、この凹部312a
の両側において、上記デバイスの基板の他面側両端部を
それぞれ受支する基板受支面312b,312bとを有
する。この基板受支面312bと第1内壁311との間
の間隔L1 (図9)は、自然状態における上記デバイス
の基板他面から上記膨出部22の頂部までの寸法L
2 (図6)よりも、若干小寸に設定される。
The second inner wall 312 of the slit 31 is provided on the other surface side element portion (E 2 PROM) of the inserted device D.
A concave portion 312a for accommodating the mounting portion) and the concave portion 312a
On both sides of the device, there are substrate receiving surfaces 312b and 312b for receiving the other ends of the device on the other surface side. A distance L 1 (FIG. 9) between the substrate receiving / supporting surface 312b and the first inner wall 311 is a dimension L from the other surface of the substrate of the device to the top of the bulging portion 22 in a natural state.
It is set slightly smaller than 2 (Fig. 6).

【0034】図10は、上記のスリット31に上記の薄
板状情報記憶デバイスDを挿入した状態を示す。前述し
たように、スリット31の第2内壁312における基板
受支面312bと第1内壁311との間の間隔L1 (図
9)が自然状態における上記デバイスDの基板他面から
上記膨出部22の頂部までの寸法L2 (図6)よりも若
干小寸に設定されていることから、このスリット31に
挿入された上記デバイスDは、若干弾性的に撓み変形さ
せられ、上記膨出部22が上記第1内壁311に、基板
他面側両端部が上記第2内壁312の基板受支面312
b,312bに、それぞれ弾性的に当接させられる。し
たがって、このような弾性当接によって生じる摩擦抵抗
力により、スリット31内に挿入された上記薄板状情報
記憶デバイスDは、がたつきなく、かつ不用意な脱落を
防止しつつ、安定的に保持される。そうして、この薄板
状情報記憶デバイスDの取付け作業は、単に上記のスリ
ット31に挿入するだけでよく、きわめて簡便である。
ビデオ・テープ・カセット・ケース30のたとえば下部
材30aのスリット31に上記のようにして薄板状情報
記憶デバイスが挿入保持された後のスリット31の部品
挿入方向端部開口は、ビデオ・テープ・カセット・ケー
ス30の上部材30bによって閉じられる。
FIG. 10 shows a state in which the thin plate information storage device D is inserted into the slit 31. As described above, the gap L 1 (FIG. 9) between the substrate receiving surface 312b of the second inner wall 312 of the slit 31 and the first inner wall 311 is the bulging portion from the other surface of the substrate of the device D in the natural state. Since it is set to be slightly smaller than the dimension L 2 up to the top of 22 (FIG. 6), the device D inserted in the slit 31 is elastically flexibly deformed, and the bulging portion is formed. Reference numeral 22 denotes the first inner wall 311, and both end portions on the other surface side of the substrate are substrate support surfaces 312 of the second inner wall 312.
b and 312b are elastically brought into contact with each other. Therefore, due to the frictional resistance force generated by such elastic contact, the thin plate-shaped information storage device D inserted into the slit 31 is stably held without rattling and preventing accidental disengagement. To be done. Then, the work of attaching the thin plate-shaped information storage device D may be simply inserted into the slit 31 and is extremely simple.
After the thin plate information storage device is inserted and held in the slit 31 of the lower member 30a of the video tape cassette case 30 as described above, the end opening of the slit 31 in the component insertion direction is a video tape cassette. -Closed by the upper member 30b of the case 30.

【0035】その結果、ビデオ・テープ・カセット・ケ
ース30の適部に所定の記憶容量をもったE2 PROM
等の情報記憶デバイスが適正に組み込まれ、かつ、デー
タの書き込みまたは読み出しに使用される端子部が、上
記ビデオ・テープ・カセット・ケース30の選択された
外面に適正に臨むことになる。
As a result, an E 2 PROM having a predetermined storage capacity in an appropriate portion of the video tape cassette case 30.
An information storage device such as the above is properly incorporated, and the terminal portion used for writing or reading data properly faces the selected outer surface of the video tape cassette case 30.

【0036】たとえば、ビデオ・テープ・レコーダに、
上記のようにビデオ・テープ・カセット・ケース30が
挿入された場合に上記端子161,162,163,1
64に接触することができるデータ書き込みまたは読み
出し用端子を設けておき、たとえば、録画開始時に、適
宜、上記デバイス素子に、テープ走行カウンタ数ととも
に日付、タイトル等のインデックス情報が書き込まれる
ように構成する。また、適宜、デバイス素子に記憶され
た内容を読み出し、ビデオ画面上に表示するように構成
する。このようにすれば、たとえば、デジタル・ビデオ
・テープ・レコーダの使用に際し、長時間録画が可能な
デジタル・ビデオ・テープ・カセットに録画された内容
の検索がきわめて容易になる。
For example, in a video tape recorder,
The terminals 161, 162, 163, 1 when the video tape cassette case 30 is inserted as described above.
A data writing or reading terminal capable of contacting 64 is provided so that, for example, index information such as the date and title together with the tape running counter number is appropriately written in the device element at the start of recording. . Further, the contents stored in the device element are read out appropriately and displayed on the video screen. In this way, for example, when the digital video tape recorder is used, it becomes extremely easy to search the contents recorded in the digital video tape cassette capable of recording for a long time.

【0037】このようなE2 PROM等の情報記憶デバ
イスは、ビデオ・テープ・カセット・ケース30ばかり
でなく、たとえばデジタル・テープ・レコーダなどに組
み込んで、テープの記録内容のインデックスなどを記憶
させることもできる。
The information storage device such as the E 2 PROM is incorporated in not only the video tape cassette case 30 but also, for example, a digital tape recorder to store the index of the recorded contents of the tape. You can also

【0038】なお、本願発明の結線用パッドは、図1に
示すような構成に限るものではない。たとえば、図11
に示すように、全体としてドーナツ形であってもよい。
また図12に示すように、4個のパッド片Aからなるも
のであってもよい。もちろん、2個あるいは5個以上の
パッド片からなるものであってもよい。さらには、図1
3に示すように、全体として矩形であってもよい。もち
ろん、3角形あるいは5角形以上の多角形であってもよ
い。
The connection pad of the present invention is not limited to the structure shown in FIG. For example, FIG.
As shown in FIG. 3, it may have a donut shape as a whole.
Further, as shown in FIG. 12, it may be composed of four pad pieces A. Of course, it may be composed of two or five or more pad pieces. Furthermore, FIG.
As shown in FIG. 3, it may be rectangular as a whole. Of course, it may be a triangle or a polygon having five or more sides.

【0039】さらには、図14に示すように、各パッド
片Aに、結線用パッドの中心点から放射状に形成された
スリットSを形成し、各パッド片Aに接することなく、
結線用パッドの中心点から各パッド片AのスリットS内
に向けて放射状に延びる放射状導体Cを備えた結線用パ
ッドとしてもよい。このようにすれば、隣接パッド片
A,Aを互いに連結する導電性材料ばかりでなく、各パ
ッド片Aと放射状導体Cとを連結する導電性材料によっ
ても各パッド片Aが相互に接続されるので、半田付けな
どの導電性材料の塗布作業を容易に行え、各パッド片A
を相互に確実に接続できる。このような構成は、結線用
パッドのサイズが大きい場合に特に効果的である。
Further, as shown in FIG. 14, slits S formed radially from the center point of the connection pad are formed in each pad piece A without contacting each pad piece A.
The connection pad may include a radial conductor C that extends radially from the center of the connection pad into the slit S of each pad piece A. In this way, the pad pieces A are connected to each other not only by the conductive material that connects the adjacent pad pieces A and A to each other, but also by the conductive material that connects the pad pieces A and the radial conductors C. Therefore, the application work of the conductive material such as soldering can be easily performed, and each pad piece A
Can be reliably connected to each other. Such a configuration is particularly effective when the size of the connection pad is large.

【0040】また、本願発明の結線用パッドは、E2
ROM等の素子のテスト用に限らず、基板上にパターン
形成された複数の配線を最終的に相互に接続する必要が
ある場合に、広く利用できるものである。
The connection pad of the present invention is E 2 P
It can be widely used not only for testing an element such as a ROM but also when it is necessary to finally connect a plurality of wiring patterns formed on a substrate to each other.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願発明の結線用パッドの平面図である。FIG. 1 is a plan view of a connection pad of the present invention.

【図2】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスを製造するための集合基板の
一面側部分平面図である。
FIG. 2 is a partial plan view of one side of a collective substrate for manufacturing an information storage device, which is an example of an electronic component including a connection pad of the present invention.

【図3】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスを製造するための集合基板の
他面側部分平面図である。
FIG. 3 is a partial plan view on the other surface side of the collective substrate for manufacturing an information storage device which is an example of an electronic component provided with the connection pad of the present invention.

【図4】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスの製造に使用するE2 PRO
Mチップ上の端子パッドの配置図である。
FIG. 4 is an E 2 PRO used for manufacturing an information storage device which is an example of an electronic component provided with a connection pad of the present invention.
It is a layout view of terminal pads on the M chip.

【図5】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスの一面側平面図である。
FIG. 5 is a plan view of one side of an information storage device which is an example of an electronic component including the connection pad of the present invention.

【図6】図5のV−V線に沿う断面図である。6 is a cross-sectional view taken along the line VV of FIG.

【図7】取付け対象の一例としてのビデオ・テープ・カ
セットに、上記情報記憶デバイスを取付けた状態を示す
外観斜視図である。
FIG. 7 is an external perspective view showing a state in which the information storage device is attached to a video tape cassette as an example of an attachment target.

【図8】図7に示すカセットの下部材に取付け用スリッ
トが形成されている状態を示す説明図である。
8 is an explanatory diagram showing a state in which a mounting slit is formed in a lower member of the cassette shown in FIG.

【図9】上記スリットの詳細図である。FIG. 9 is a detailed view of the slit.

【図10】図9に示されるスリットに上記情報記憶デバ
イスが挿入保持されている状態の説明図である。
10 is an explanatory diagram showing a state in which the information storage device is inserted and held in the slit shown in FIG.

【図11】本願発明の別の実施態様における結線用パッ
ドの平面図である。
FIG. 11 is a plan view of a connection pad according to another embodiment of the present invention.

【図12】本願発明のさらに別の実施態様における結線
用パッドの平面図である。
FIG. 12 is a plan view of a connection pad according to still another embodiment of the present invention.

【図13】本願発明のさらに別の実施態様における結線
用パッドの平面図である。
FIG. 13 is a plan view of a connection pad according to still another embodiment of the present invention.

【図14】本願発明のさらに別の実施態様における結線
用パッドの平面図である。
FIG. 14 is a plan view of a connection pad according to still another embodiment of the present invention.

【図15】従来例の説明図である。FIG. 15 is an explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

27a,27e,27f 共通接続用補助パッド A パッド片 C 放射状導体 27a, 27e, 27f Common connection auxiliary pad A Pad piece C Radial conductor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板上にパターン形成された複数の配線
を最終的に相互に接続するための結線用パッドであっ
て、 前記基板上に相互に接することなく近接配置され、1回
の半田付けにより半田を介して相互に連結可能な、複数
のパッド片からなることを特徴とする、結線用パッド。
1. A wiring connection pad for finally connecting a plurality of wiring patterns formed on a substrate to each other, which are closely arranged on the substrate without contacting each other and soldered once. A wire connection pad comprising a plurality of pad pieces which can be connected to each other via solder.
【請求項2】 基板上にパターン形成された複数の配線
を最終的に相互に接続するための結線用パッドであっ
て、 前記基板上に、1点を中心として、その中心点の周囲に
相互に接することなく近接配置された、複数のパッド片
からなることを特徴とする、結線用パッド。
2. A wiring connecting pad for finally connecting a plurality of wirings patterned on a substrate to each other, wherein one point is a center on the substrate, and the wirings are connected to each other around the center point. A connection pad, characterized in that it is composed of a plurality of pad pieces arranged in close proximity to each other without contacting with.
【請求項3】 複数のパッド片が、全体としてほぼ円形
を構成することを特徴とする、請求項2に記載の結線用
パッド。
3. The connection pad according to claim 2, wherein the plurality of pad pieces form a substantially circular shape as a whole.
【請求項4】 基板上にパターン形成された複数の配線
を最終的に相互に接続するための結線用パッドであっ
て、 前記基板上に、1点を中心として、その中心点の周囲に
相互に接することなく近接配置され、前記中心点から放
射状に形成されたスリットを有する複数のパッド片と、 前記各パッド片に接することなく、前記中心点から前記
各パッド片のスリット内に向けて放射状に延びる放射状
導体と、 からなることを特徴とする、結線用パッド。
4. A connection pad for finally connecting a plurality of wiring patterns formed on a substrate to each other, wherein one point is a center on the substrate, and the wiring pads are connected to each other around the center point. A plurality of pad pieces having slits radially formed from the center point, which are arranged in proximity to each other without contacting with, and radially from the center point into the slits of the pad pieces without contacting the pad pieces. A connection pad, comprising: a radial conductor extending to the.
JP7221656A 1995-08-30 1995-08-30 Connecting pad Pending JPH0964086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7221656A JPH0964086A (en) 1995-08-30 1995-08-30 Connecting pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7221656A JPH0964086A (en) 1995-08-30 1995-08-30 Connecting pad

Publications (1)

Publication Number Publication Date
JPH0964086A true JPH0964086A (en) 1997-03-07

Family

ID=16770202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7221656A Pending JPH0964086A (en) 1995-08-30 1995-08-30 Connecting pad

Country Status (1)

Country Link
JP (1) JPH0964086A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097710A (en) * 2014-12-19 2017-08-28 마이론 워커 Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
US10530821B2 (en) 2016-02-26 2020-01-07 Fujitsu Limited Distribution and reception method, and system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097710A (en) * 2014-12-19 2017-08-28 마이론 워커 Spoked solder pad to improve solderability and self-alignment of integrated circuit packages
US10530821B2 (en) 2016-02-26 2020-01-07 Fujitsu Limited Distribution and reception method, and system

Similar Documents

Publication Publication Date Title
KR100503977B1 (en) Flexible wiring board pieces and wiring sheets
US4949158A (en) Semiconductor device
KR100225104B1 (en) Magnetic disk drive
JPH01166543A (en) Vlsi package
JPH0199894A (en) Manufacture of electronic module
KR970003991B1 (en) Double sided memory board and memory module using the board
US5397864A (en) Wiring board and a method for producing the same
JPH01310598A (en) Electronic circuit housing
JP2005503625A (en) Electronic label and manufacturing method thereof
US7317246B2 (en) Package for electronic device and method for manufacturing electronic device
US20020153619A1 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JPH0964086A (en) Connecting pad
JP3471978B2 (en) Electronic component, electronic component manufacturing substrate, and electronic component manufacturing method
KR20020002498A (en) Surface mount ic stacking method and device
JP3740197B2 (en) Electronic component, substrate for manufacturing electronic component, and method for manufacturing electronic component
SE470501B (en) A method of mounting to a substrate of a TAB circuit, wherein the connections of the TAB structure are an electrically conductive connection pattern produced on a film strip and which is connected to the semiconductor circuit board of the TAB structure.
JP3440172B2 (en) Electronic component, article incorporating the electronic component, and method of manufacturing electronic component
JPS5825292A (en) Printed circuit board
KR100785975B1 (en) Tape circuit substrate having connected test wiring and method for examining thereof
JP2008159918A (en) Printed wiring board, printed circuit board, and electronic equipment equipped with printed circuit board
JPH0639479Y2 (en) Printed wiring board
JP4229086B2 (en) Semiconductor device
JPH09129991A (en) Manufacture of electronic part, and divider of printed-circuit board
JP3573989B2 (en) Method of manufacturing circuit board for semiconductor device and circuit board for semiconductor device provided with circuit pattern for semiconductor device used for the same
JP4412437B2 (en) Semiconductor device identification method