JPH0963467A - Cold electron emitting element, and manufacture of it - Google Patents

Cold electron emitting element, and manufacture of it

Info

Publication number
JPH0963467A
JPH0963467A JP21709195A JP21709195A JPH0963467A JP H0963467 A JPH0963467 A JP H0963467A JP 21709195 A JP21709195 A JP 21709195A JP 21709195 A JP21709195 A JP 21709195A JP H0963467 A JPH0963467 A JP H0963467A
Authority
JP
Japan
Prior art keywords
emitter
electrode
current control
insulating layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21709195A
Other languages
Japanese (ja)
Inventor
Takayuki Hirano
貴之 平野
Junji Ito
順司 伊藤
Masatake Kanamaru
正剛 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Kobe Steel Ltd filed Critical Agency of Industrial Science and Technology
Priority to JP21709195A priority Critical patent/JPH0963467A/en
Publication of JPH0963467A publication Critical patent/JPH0963467A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a cold electron emitting element, and the manufacture of the cold electron emitting element excellent in the working accuracy of the acute end of an emitter protruded part, and the uniformity of structure, and also capable of emitting a stable electric current. SOLUTION: An emitter base part 34b composed of an (n) type semiconductor, a protruded part 34, and a source region 37b are formed on a part of a (p) type silicone substrate 38; a source electrode 37a is formed on the source region 37b; electric current control electrodes 35 via first insulating layers 32 is formed onto the emitter base part 34b and the substrate including a part of the source region 37b; and extraction electrodes 36 via second insulating layers 33 is formed onto the electrodes 35. About manufacture, at first, the emitter protruded part is formed onto a (p) type silicone substrate; the first insulating layer and the electric current control electrode is formed onto the emitter base part and the substrate including the source region; and then the second insulating layer and the electrodes 36 is formed onto the electric current control electrode; finally, an (n) type impurity is formed on the emitter base part and the source region; and after that, the source electrode is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はフラットパネルディスプ
レイ等の画像表示装置、電子顕微鏡、電子ビーム露光装
置、超高速電子デバイス、又は各種センサー等の電子装
置への応用が期待され、放出電流が安定であると共に、
高性能な冷電子放出素子及びその製造方法に関する。
INDUSTRIAL APPLICABILITY The present invention is expected to be applied to an image display device such as a flat panel display, an electron microscope, an electron beam exposure device, an ultra high speed electronic device, or an electronic device such as various sensors, and the emission current is stable And
The present invention relates to a high-performance cold electron emission device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】電界放出型の微小な電子放出素子は、画
像表示装置、電子顕微鏡及び電子ビーム露光装置等の電
子装置への応用が期待されている。そして、従来の電子
放出素子には、単結晶シリコンを使用したものが報告さ
れている(K.Betui,TechnicalDigest of 4th Int.Vacuu
m Microelectronics Conference,Nagahama,Japan,1991,
p.26)。
2. Description of the Related Art Microscopic field emission type electron emitting devices are expected to be applied to electronic devices such as image display devices, electron microscopes and electron beam exposure devices. A conventional electron-emitting device using single crystal silicon has been reported (K.Betui, Technical Digest of 4th Int. Vacuu.
m Microelectronics Conference, Nagahama, Japan, 1991,
p.26).

【0003】図6は単結晶シリコンを使用した冷電子放
出素子を示す模式的断面図である。先ず、図6に示すよ
うに、単結晶シリコン層からなるエミッタの基部51
に、高さが数μm程度の円錐形(コーン型)のエミッタ
突起部54が形成されている。そして、単結晶シリコン
層上に、エミッタ突起部54を取り囲むように、直径が
数μmである開口部を設けた絶縁層52及び引き出し電
極53が形成されている。
FIG. 6 is a schematic sectional view showing a cold electron emitting device using single crystal silicon. First, as shown in FIG. 6, a base 51 of an emitter made of a single crystal silicon layer.
Further, a cone-shaped (cone-shaped) emitter protrusion 54 having a height of about several μm is formed. Then, on the single crystal silicon layer, an insulating layer 52 and an extraction electrode 53 each having an opening having a diameter of several μm are formed so as to surround the emitter protrusion 54.

【0004】このように構成された冷電子放出素子にお
いては、引き出し電極53に数十ボルト程度の電圧を印
加すると、エミッタ突起部54の先鋭端54cに107
V/cm以上の強い電界が誘起される。その結果、量子
力学的トンネル現象よりエミッタ突起部54の先鋭端5
4cから、エミッタの基部51に垂直の方向に電子e-
が放出される。
In the cold electron emission device having such a structure, when a voltage of several tens of volts is applied to the extraction electrode 53, 10 7 is applied to the sharp end 54c of the emitter projection 54.
A strong electric field of V / cm or more is induced. As a result, due to the quantum mechanical tunnel phenomenon, the sharp tip 5 of the emitter protrusion 54 is
4c, electrons e − in the direction perpendicular to the base 51 of the emitter.
Is released.

【0005】このコーン型のエミッタ突起部54は、ド
ライエッチング及び熱酸化を組み合わせた加工法により
単結晶シリコン基板から加工され、その先鋭端54cは
曲率半径が約5nm程度となるまで先鋭化することがで
きる。このように、単結晶基板を使用することにより加
工精度が良好となり、再現性が優れたコーン型のエミッ
タを加工することができる。この点においては、金属材
料を真空蒸着することにより形成されたスピント型のエ
ミッタに対して、単結晶基板を使用するコーン型のエミ
ッタが優れている。
The cone-shaped emitter protrusion 54 is processed from a single crystal silicon substrate by a processing method combining dry etching and thermal oxidation, and the sharp end 54c thereof is sharpened until the radius of curvature becomes about 5 nm. You can As described above, by using the single crystal substrate, the processing accuracy becomes good, and the cone type emitter having excellent reproducibility can be processed. In this respect, the cone type emitter using the single crystal substrate is superior to the Spindt type emitter formed by vacuum-depositing a metal material.

【0006】また、前記スピント型の各エミッタに直列
に抵抗を接続することにより、出力電流の安定化を図る
ことが提案されている(R.Meyer,Technical Digest of
4thInt.Vacuum Microelectronics Confernce,Nagahama,
Japan,1991,p.6 )。
Further, it has been proposed to stabilize the output current by connecting a resistor in series to each of the Spindt-type emitters (R. Meyer, Technical Digest of
4thInt.Vacuum Microelectronics Confernce, Nagahama,
Japan, 1991, p.6).

【0007】図7はスピント型のエミッタに直列に抵抗
を接続した冷電子放出素子を示す模式的断面図である。
図7に示すように、導電性の基板68の表面に抵抗層6
6が形成され、その上に、モリブデン等の金属材料を真
空蒸着することによって、スピント型のエミッタ64が
設けられている。そして、図5と同様に、抵抗層66上
に、エミッタ64を取り囲むようにエミッタ64を中心
とする開口部を設けた絶縁層62及び引き出し電極63
が形成されている。
FIG. 7 is a schematic sectional view showing a cold electron emission device in which a resistor is connected in series to a Spindt-type emitter.
As shown in FIG. 7, the resistive layer 6 is formed on the surface of the conductive substrate 68.
6 is formed, and a Spindt-type emitter 64 is provided thereon by vacuum-depositing a metal material such as molybdenum. Then, similarly to FIG. 5, the insulating layer 62 and the extraction electrode 63 in which an opening centering on the emitter 64 is provided on the resistance layer 66 so as to surround the emitter 64.
Are formed.

【0008】このように構成されたエミッタ64は、直
列抵抗として抵抗層66が接続されているので、エミッ
タ64に電流が流れた際に抵抗層66にて電圧降下が発
生する。その結果、エミッタの電流が増大するとエミッ
タ64とゲート(引き出し電極63)との間の電圧が低
下し、エミッタの電流が減少するとエミッタとゲートと
の間の電圧が増加することより、電流の安定化を図るこ
とができるという効果がある。
In the thus configured emitter 64, the resistance layer 66 is connected as a series resistance, so that when a current flows through the emitter 64, a voltage drop occurs in the resistance layer 66. As a result, when the current of the emitter increases, the voltage between the emitter 64 and the gate (extractor electrode 63) decreases, and when the current of the emitter decreases, the voltage between the emitter and the gate increases, thereby stabilizing the current. The effect is that it can be realized.

【0009】また、抵抗の代わりに電界効果トランジス
タ(FET)を使用することにより、出力電流を更に一
層安定化することが提案されている(K.Yokoo,他,Proc.
4thInt.Vacuum Microelectronics Conference,Grenobl
e,France,1994,p.58)。図8はFETによる電流制御部
及び電子放出素子部を有する基板を示す模式的断面図で
ある。図8に示すように、p型半導体基板78の表面に
は、少なくとも2箇所のn型半導体領域77a及び77
bが形成されており、一方のn型半導体領域77a上に
エミッタ突起部74と、このエミッタ突起部74を取り
囲むように開口部を設けた絶縁層72とこの絶縁層72
上の引き出し電極73とが形成されて、電子放出素子部
79を構成している。また、ドレイン電極76は、エミ
ッタ突起部74の近傍にて、絶縁層72に設けたコンタ
クトホール内に形成され、n型半導体領域77aに接触
している。絶縁層72aはn型半導体領域77a及び7
7bの一部を含む基板78上に形成されており、絶縁層
72a上にゲート電極75が形成されている。そして、
ソース電極71がn型半導体領域77b上に形成された
絶縁層72のコンタクトホール内に形成されていて、こ
れらがFETとして電流制御部を構成している。
Further, it has been proposed to further stabilize the output current by using a field effect transistor (FET) instead of a resistor (K. Yokoo, et al., Proc.
4thInt.Vacuum Microelectronics Conference, Grenobl
e, France, 1994, p.58). FIG. 8 is a schematic cross-sectional view showing a substrate having a current control section by an FET and an electron emission element section. As shown in FIG. 8, at least two n-type semiconductor regions 77a and 77 are provided on the surface of the p-type semiconductor substrate 78.
b, the emitter protrusion 74 is formed on one of the n-type semiconductor regions 77a, the insulating layer 72 having an opening so as to surround the emitter protrusion 74, and the insulating layer 72.
The upper extraction electrode 73 is formed to form an electron-emitting device portion 79. The drain electrode 76 is formed in the contact hole provided in the insulating layer 72 near the emitter protrusion 74 and is in contact with the n-type semiconductor region 77a. The insulating layer 72a is formed of the n-type semiconductor regions 77a and 7a.
It is formed on the substrate 78 including a part of 7b, and the gate electrode 75 is formed on the insulating layer 72a. And
The source electrode 71 is formed in the contact hole of the insulating layer 72 formed on the n-type semiconductor region 77b, and these constitute the current control unit as the FET.

【0010】このように構成された基板において、ゲー
ト電極75に正の電圧を印加すると、絶縁層72aを介
してp型半導体基板78における絶縁層72aとの界面
にn型チャネルが形成され、ソース電極71とドレイン
電極76との間に電流が流れることにより、エミッタ7
4に電流が供給されると共に、ゲート電極75への電圧
印加を調整することにより、エミッタ電流が制御され
る。従って、FETのドレイン電流をエミッタ電流より
も十分小さくすることにより、エミッタに抵抗を接続し
た図7に示す場合より電子を安定に放出することができ
る。
When a positive voltage is applied to the gate electrode 75 in the substrate thus constructed, an n-type channel is formed at the interface with the insulating layer 72a in the p-type semiconductor substrate 78 via the insulating layer 72a, and the source is formed. The current flowing between the electrode 71 and the drain electrode 76 causes the emitter 7
4 is supplied with a current, and the emitter current is controlled by adjusting the voltage application to the gate electrode 75. Therefore, by making the drain current of the FET sufficiently smaller than the emitter current, electrons can be emitted more stably than in the case shown in FIG. 7 in which a resistor is connected to the emitter.

【0011】他に、エミッタを取り囲む絶縁層及び電極
が上下に2枚ずつ形成された構造の冷電子放出型能動素
子が提案されている(特公平7−38438)。図9は
上下に2枚の電極が形成された冷電子放出型能動素子を
示す模式的断面図である。図9に示すように、単結晶シ
リコン層からなる基板98に円錐形のエミッタ突起部9
4が形成されており、基板98上にエミッタ突起部を取
り囲むように、開口部を設けた絶縁層92及びゲート電
極95が形成されている。そして、ゲート電極95上に
絶縁層92と同様に開口部を設けた絶縁層93及びドレ
イン電極96が形成されている。
In addition, a cold electron emission type active device having a structure in which two insulating layers surrounding the emitter and two electrodes are formed one above the other has been proposed (Japanese Patent Publication No. 7-38438). FIG. 9 is a schematic cross-sectional view showing a cold electron emission type active element in which two electrodes are formed on the upper and lower sides. As shown in FIG. 9, a conical emitter protrusion 9 is formed on a substrate 98 made of a single crystal silicon layer.
4 is formed, and an insulating layer 92 having an opening and a gate electrode 95 are formed on the substrate 98 so as to surround the emitter protrusion. Then, an insulating layer 93 having an opening and a drain electrode 96 are formed on the gate electrode 95 similarly to the insulating layer 92.

【0012】このように構成された冷電子放出型能動素
子においては、下部にあるゲート電極95及び上部のド
レイン電極96をゲート及びコレクタとする真空3極管
として使用することが目的であるために、ゲート電極9
5はエミッタ突起部94の先鋭端94cと同程度の高さ
に調整され、図6に示す冷電子放出素子と同様にゲート
電極95が引き出し電極として機能することを特徴とし
ている。
In the cold electron emission type active device thus constructed, the purpose is to use the lower gate electrode 95 and the upper drain electrode 96 as a vacuum triode having a gate and a collector. , Gate electrode 9
5 is adjusted to the same height as the sharp end 94c of the emitter protrusion 94, and the gate electrode 95 functions as a lead electrode similarly to the cold electron emission device shown in FIG.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、エミッ
タに単結晶シリコンを使用する図6に示す素子では、構
造の再現性が良好なエミッタ突起部を得ることはできる
が、電流の安定化については改善されていない。電界放
射を使用して真空中に電子を放出する素子においては、
真空中でエミッタ表面に吸着した分子の運動等により原
理的に電流が不安定になりやすいという問題点がある。
However, in the device shown in FIG. 6 in which single crystal silicon is used for the emitter, it is possible to obtain an emitter protrusion having good structure reproducibility, but improvement in current stabilization is achieved. It has not been. In devices that use field emission to emit electrons into a vacuum,
In principle, the current tends to become unstable due to the movement of molecules adsorbed on the emitter surface in a vacuum.

【0014】この問題点を解決するために提案されたエ
ミッタに抵抗を接続する図7に示す素子では、直列抵抗
による電圧降下を利用しているので、直列抵抗の抵抗値
を大きくすることによりエミッタからの放出電流の変動
を低減することはできるが、本質的に放出電流の安定化
を図るものではなく、この効果には限界がある。
In the element shown in FIG. 7 in which a resistor is connected to the emitter, which is proposed to solve this problem, the voltage drop due to the series resistance is used. Therefore, by increasing the resistance value of the series resistance, the emitter is increased. Although it is possible to reduce the fluctuation of the emission current from, the emission current is not essentially stabilized, and this effect is limited.

【0015】これに対して、エミッタにFETを接続す
る図8に示す素子では、FETの安定な放出電流を利用
することにより、エミッタ電流を安定化する顕著な効果
が期待できるが、FETを接続するための工程によっ
て、エミッタを作成する工程数が倍増するために歩留ま
りが低下するという問題点がある。更に、各エミッタに
FETを基板面内に離間して形成するので、FETを接
続することによりエミッタ1個に対する所要面積が倍増
し、エミッタの集積化を困難にするという問題点もあ
る。
On the other hand, in the element shown in FIG. 8 in which the FET is connected to the emitter, a remarkable effect of stabilizing the emitter current can be expected by utilizing the stable emission current of the FET, but the FET is connected. However, there is a problem that the yield is reduced because the number of steps for forming the emitter is doubled due to the steps for doing so. Further, since the FETs are formed separately on the substrate surface for each emitter, connecting the FETs doubles the required area for one emitter, making it difficult to integrate the emitters.

【0016】また、2段電極を有する図9に示す素子で
は、下部のゲート電極95がエミッタ突起部94の先鋭
端94cに近接して形成され、引き出し電極として機能
するために、このゲート電極に印加される電圧によって
エミッタ先鋭端94cの周辺の電界強度が変化し、エミ
ッタ先鋭端94cからの放出電流も変化する。従って、
このような構造においても、エミッタ基部91からエミ
ッタ突起部94への電流供給量を制御することはできな
い。
In the device shown in FIG. 9 having a two-stage electrode, the lower gate electrode 95 is formed close to the sharp end 94c of the emitter protrusion 94 and functions as a lead electrode, so that the gate electrode 95 is formed on this gate electrode. The electric field strength around the sharp tip 94c of the emitter changes depending on the applied voltage, and the emission current from the sharp tip 94c of the emitter also changes. Therefore,
Even in such a structure, the amount of current supplied from the emitter base 91 to the emitter protrusion 94 cannot be controlled.

【0017】本発明はかかる問題点に鑑みてなされたも
のであって、エミッタ突起部の加工精度及び構造の均一
化が優れていると共に、電流を安定して放出することが
できる冷電子放出素子及びその製造方法を提供すること
を目的とする。
The present invention has been made in view of the above problems, and is excellent in the processing accuracy of the emitter protrusion and the uniformity of the structure, and at the same time, it is possible to stably emit a current. And its manufacturing method.

【0018】[0018]

【課題を解決するための手段】本発明に係る冷電子放出
素子は、p型半導体領域からなる基部及びこの基部から
突出する突起部を備えこの突起部には少なくとも1つ以
上の先鋭端が設けられたエミッタと、前記基部上に選択
的に形成された第1絶縁層と、この第1絶縁層上に形成
された電流制御電極と、この電流制御電極上に形成され
た第2絶縁層と、この第2絶縁層上に形成されその電圧
印加により前記エミッタの前記突起部から電子を放出さ
せる引き出し電極と、を有することを特徴とする。
A cold electron emission device according to the present invention comprises a base made of a p-type semiconductor region and a projection protruding from the base, and the projection has at least one sharp end. An emitter, a first insulating layer selectively formed on the base, a current control electrode formed on the first insulation layer, and a second insulating layer formed on the current control electrode. And a lead-out electrode formed on the second insulating layer and emitting electrons from the protruding portion of the emitter by applying a voltage thereto.

【0019】また、本発明に係る他の冷電子放出素子
は、p型半導体基板と、このp型半導体基板の表面に形
成されたn型半導体領域からなる基部及びこの基部から
突出する突起部を備えこの突起部には少なくとも1つ以
上の先鋭端が設けられたエミッタと、前記基板上に設け
られたn型半導体からなるソース領域と、前記エミッタ
の基部及びソース領域の一部を含む基板上に形成された
第1絶縁層と、この第1絶縁層上に形成された電流制御
電極と、この電流制御電極上に形成された第2絶縁層
と、この第2絶縁層上に形成されその電圧印加により前
記エミッタの前記突起部から電子を放出させる引き出し
電極とを有することを特徴とする。
Further, another cold electron emission device according to the present invention comprises a p-type semiconductor substrate, a base formed of an n-type semiconductor region formed on the surface of the p-type semiconductor substrate, and a protrusion protruding from the base. On the substrate including an emitter provided with at least one sharp end on the protrusion, a source region made of an n-type semiconductor provided on the substrate, and a base of the emitter and a part of the source region. A first insulating layer formed on the first insulating layer, a current control electrode formed on the first insulating layer, a second insulating layer formed on the current control electrode, and a second insulating layer formed on the second insulating layer. An extraction electrode for emitting electrons from the protrusion of the emitter by applying a voltage.

【0020】このとき、電流制御電極と引き出し電極と
の距離は基部と電流制御電極との距離よりも大きい方が
好ましい。
At this time, the distance between the current control electrode and the extraction electrode is preferably larger than the distance between the base and the current control electrode.

【0021】この電流制御電極及び引き出し電極が相互
に直交するようにストライプ状に複数本形成されてお
り、前記電流制御電極と前記引き出し電極との平面視で
の交点位置に前記エミッタの突起部が配置されていて、
特定の電流制御電極と引き出し電極に所定の電圧を印加
することにより、前記特定の電流制御電極と引き出し電
極との平面視での交点に位置するエミッタのみが動作す
るものであってもよい。
A plurality of the current control electrodes and the extraction electrodes are formed in a stripe shape so as to be orthogonal to each other, and the protrusion of the emitter is provided at the intersection of the current control electrode and the extraction electrode in plan view. Has been placed,
By applying a predetermined voltage to the specific current control electrode and the extraction electrode, only the emitter located at the intersection of the specific current control electrode and the extraction electrode in plan view may operate.

【0022】また、前記ソース領域上には、ショットキ
接合を有する金属電極からなるソース電極を形成するこ
とができる。
A source electrode made of a metal electrode having a Schottky junction can be formed on the source region.

【0023】更に、エミッタの突起部は金属材料又は単
結晶シリコンにより形成することができる。
Further, the protruding portion of the emitter can be formed of a metal material or single crystal silicon.

【0024】本発明に係る冷電子放出素子の製造方法
は、p型半導体領域からなる基部上に先鋭端が設けられ
た突起部を形成する工程と、前記突起部を除く前記基部
上に第1絶縁層を形成する工程と、前記第1絶縁層上に
電流制御電極を形成する工程と、前記電流制御電極上に
第2絶縁層を形成する工程と、前記第2絶縁層上に引き
出し電極を形成する工程と、を有することを特徴とす
る。
In the method of manufacturing a cold electron emission device according to the present invention, a step of forming a projection having a sharp end on a base made of a p-type semiconductor region and a first step on the base excluding the projection are provided. Forming an insulating layer, forming a current control electrode on the first insulating layer, forming a second insulating layer on the current control electrode, and forming a lead electrode on the second insulating layer. And a forming step.

【0025】また、本発明に係る他の冷電子放出素子の
製造方法は、p型半導体基板上に基部及び先鋭端が設け
られた突起部からなるエミッタを形成する工程と、前記
基板上にソース領域を形成する工程と、前記エミッタの
基部及びソース領域の一部を含む前記基板上に第1絶縁
層を形成する工程と、前記第1絶縁層上に電流制御電極
を形成する工程と、前記電流制御電極上に第2絶縁層を
形成する工程と、前記第2絶縁層上に引き出し電極を形
成する工程と、前記エミッタ基部及び前記ソース領域に
n型不純物を導入してn型のエミッタ及びn型のソース
領域を形成する工程と、を有することを特徴とする
Another method of manufacturing a cold electron emission device according to the present invention is a step of forming an emitter consisting of a base portion and a projection portion having a sharp end on a p-type semiconductor substrate, and a source on the substrate. Forming a region, forming a first insulating layer on the substrate including the base of the emitter and a part of the source region, forming a current control electrode on the first insulating layer, Forming a second insulating layer on the current control electrode; forming an extraction electrode on the second insulating layer; and introducing an n-type impurity into the emitter base and the source region to form an n-type emitter and and a step of forming an n-type source region.

【0026】[0026]

【作用】本願発明者が前記課題を解決するために鋭意研
究を重ねた結果、基板内にFET機能を内蔵することに
より、エミッタ電流の安定化を図ることができることを
見い出した。即ち、FETによりエミッタに供給される
固体中の電子を制限して、放出電流の変動を抑制すると
いう顕著な効果を得るものである。
As a result of intensive studies conducted by the inventor of the present application to solve the above-mentioned problems, it has been found that the emitter current can be stabilized by incorporating the FET function in the substrate. That is, the remarkable effect of suppressing the fluctuation of the emission current by limiting the electrons in the solid supplied to the emitter by the FET is obtained.

【0027】本願発明の請求項1に係る第1の発明にお
いては、エミッタ基部にp型半導体シリコンを使用し、
この基部上にエミッタ突起部を取り囲むように開口部を
設けた第1絶縁層、電流制御電極、第2絶縁層及び引き
出し電極を形成する。この上部電極である引き出し電極
に電圧が印加されている状態で、下部電極である電流制
御電極に正の電圧を印加することにより、前記エミッタ
の表面にn型反転層(nチャネル)が誘起される。この
電流制御電極に印加する電圧の大きさによって、nチャ
ネルコンダクタンスが変化するので、エミッタ基部から
突起部に流れる電流が制御され、エミッタ突起部の先鋭
端から真空に放出される電流を安定化することができ
る。
In the first aspect of the present invention according to claim 1, p-type semiconductor silicon is used for the emitter base,
A first insulating layer, an electric current control electrode, a second insulating layer, and an extraction electrode having an opening so as to surround the emitter protrusion are formed on the base. By applying a positive voltage to the current control electrode that is the lower electrode while a voltage is applied to the extraction electrode that is the upper electrode, an n-type inversion layer (n channel) is induced on the surface of the emitter. It Since the n-channel conductance changes depending on the magnitude of the voltage applied to the current control electrode, the current flowing from the emitter base to the protrusion is controlled, and the current emitted from the sharp end of the emitter protrusion to the vacuum is stabilized. be able to.

【0028】また、本願発明の請求項2に係る第2の発
明においては、基板にp型半導体を使用し、この基板上
にn型半導体の基部及び突起部からなるエミッタとn型
半導体のソース領域とを形成し、エミッタ突起部及びソ
ース領域を除く基板上に第1絶縁層、電流制御電極、第
2絶縁層及び引き出し電極を形成する。
According to a second aspect of the present invention, a p-type semiconductor is used for a substrate, and an n-type semiconductor source and an n-type semiconductor source are provided on the substrate. A region, and a first insulating layer, a current control electrode, a second insulating layer, and a lead electrode are formed on the substrate excluding the emitter protrusion and the source region.

【0029】この電流制御電極の部分には、電界効果ト
ランジスタ(FET)の基本構成であるMOS(Metal-
Oxide-Semiconductor )が形成されることになり、エミ
ッタにFETを接続したときと同一原理で同一の効果を
得ることができ、エミッタ電流を制御することができ
る。即ち、エミッタ先鋭端から放出される電子は量子力
学的トンネル現象によるものだけではなく、p型半導体
基板と第1絶縁層との界面に誘起される電子の量で制限
されるため、図8における従来技術と同様に、安定な放
出電流を与える効果が極めて高く、単純な構造で高性能
な冷電子放出素子を得ることができる。また、下部電極
である電流制御電極をエミッタ先鋭端よりも低い位置
で、可能な限り基板に近接して配置することにより、電
流制御電極に印加する電圧は数ボルト程度の低い電圧で
電子の供給を制御することができると共に、引き出し電
極がエミッタ突起部に印加する電界を電流制御電極が遮
蔽するという問題点も解決することができる。
In this current control electrode portion, a MOS (Metal-) which is a basic structure of a field effect transistor (FET) is provided.
Oxide-Semiconductor) is formed, the same effect can be obtained by the same principle as when the FET is connected to the emitter, and the emitter current can be controlled. That is, the electrons emitted from the sharp tip of the emitter are limited not only by the quantum mechanical tunnel phenomenon but also by the amount of electrons induced at the interface between the p-type semiconductor substrate and the first insulating layer. Similar to the prior art, the effect of giving a stable emission current is extremely high, and a high-performance cold electron emission device with a simple structure can be obtained. Also, by arranging the current control electrode, which is the lower electrode, at a position lower than the sharp tip of the emitter and as close to the substrate as possible, the voltage applied to the current control electrode is a voltage as low as a few volts. It is also possible to solve the problem that the current control electrode shields the electric field applied to the emitter protrusion by the extraction electrode.

【0030】また、本発明においては、FETを基板面
上に離間して形成する図8に示した従来技術と比較し
て、その構造を簡素化でき、エミッタ1個に対する冷電
子放出素子の所要面積を低減できると共に、極めて少な
い工程数で形成することができる。更に、本発明は、引
き出し電極と電流制御電極とを第2絶縁層を介して上下
に重ねた構造であるため、例えば1方向に延びるように
形成された複数本のストライプ状の引き出し電極と、こ
れらの引き出し電極に直交するように形成された複数本
のストライプ状の電流制御電極を容易に配線することが
できる。そして、これらの電極の平面視での交点位置に
開口部を設けてエミッタを配置することにより、容易に
特定のエミッタのみを動作(マトリックス駆動)させる
ことができる。
Further, in the present invention, compared with the prior art shown in FIG. 8 in which FETs are formed separately on the substrate surface, the structure thereof can be simplified, and a cold electron emission element for one emitter is required. The area can be reduced, and it can be formed by an extremely small number of steps. Furthermore, since the present invention has a structure in which the extraction electrode and the current control electrode are vertically stacked via the second insulating layer, for example, a plurality of striped extraction electrodes formed so as to extend in one direction, It is possible to easily wire a plurality of stripe-shaped current control electrodes formed so as to be orthogonal to these extraction electrodes. Then, by arranging the emitters by providing openings at the intersections of these electrodes in plan view, it is possible to easily operate (matrix drive) only specific emitters.

【0031】[0031]

【実施例】以下、本発明の実施例について添付の図面を
参照して具体的に説明する。図1は本発明の第1の実施
例に係る冷電子放出素子の製造方法を工程順に示す模式
的断面図である。先ず、図1(a)に示すように、p型
シリコンからなるエミッタの基部18の表面を熱酸化す
ることによりシリコン酸化膜を形成し、これをフォトリ
ソグラフィとウエットエッチングにより円盤状のシリコ
ン酸化膜11に成形する。
Embodiments of the present invention will be specifically described below with reference to the accompanying drawings. 1A to 1C are schematic cross-sectional views showing a method of manufacturing a cold electron emission device according to the first embodiment of the present invention in the order of steps. First, as shown in FIG. 1A, a silicon oxide film is formed by thermally oxidizing the surface of the base 18 of the emitter made of p-type silicon, and the silicon oxide film is formed into a disk shape by photolithography and wet etching. Mold to 11.

【0032】次に、図1(b)に示すように、円盤状の
シリコン酸化膜11をマスクにしてエミッタ基部18を
ドライエッチングすることにより、エミッタ基部18の
一部をエミッタ形状に成形する。
Next, as shown in FIG. 1B, the emitter base 18 is dry-etched by using the disk-shaped silicon oxide film 11 as a mask to form a part of the emitter base 18 into an emitter shape.

【0033】その後、図1(c)に示すように、このエ
ミッタ形状の先端を先鋭化するために、基部18の表面
を熱酸化して酸化膜12を形成する。このとき、電極及
び絶縁層の開口部を設けるために、円盤状のシリコン酸
化膜11を残存させた状態で熱酸化する。
Thereafter, as shown in FIG. 1C, the surface of the base 18 is thermally oxidized to form an oxide film 12 in order to sharpen the tip of the emitter shape. At this time, in order to provide the openings of the electrodes and the insulating layer, thermal oxidation is performed with the disk-shaped silicon oxide film 11 left.

【0034】次いで、図1(d)に示すように、酸化膜
12及び円盤状のシリコン酸化膜11上に下部電極材料
である金属膜15a及び15bを蒸着する。このとき、
エミッタ突起部14を覆っている部分の酸化膜12上
は、円盤状のシリコン酸化膜11によってマスクされて
いるために、金属膜は形成されない。そして、これらの
金属膜に所定の配線加工を施した後に、金属膜15a及
び15b上に絶縁層13a及び13b並びに上部電極材
料である金属膜16a及び16bを蒸着する。
Next, as shown in FIG. 1D, metal films 15a and 15b, which are lower electrode materials, are deposited on the oxide film 12 and the disk-shaped silicon oxide film 11. At this time,
The metal film is not formed on the oxide film 12 in the portion covering the emitter protrusion 14 because it is masked by the disk-shaped silicon oxide film 11. Then, after subjecting these metal films to predetermined wiring processing, insulating layers 13a and 13b and metal films 16a and 16b which are upper electrode materials are vapor-deposited on the metal films 15a and 15b.

【0035】その後、図1(e)に示すように、フッ酸
溶液等により金属膜16aをマスクとして、この金属膜
16aに覆われていない部分のシリコン酸化膜12を選
択的に除去する。このとき、円盤状のシリコン酸化膜1
1及びその下方のシリコン酸化膜12の部分も除去さ
れ、円錐状のエミッタ突起部14が形成される。これに
より、エミッタの基部18上に残存した酸化膜12は第
1絶縁層12aとなる。このようにして基部上の第1絶
縁層12aを介した電流制御電極となる金属膜15a
と、この上の第2絶縁層13aを介した引き出し電極と
なる金属膜16aとからなる2段電極を有するエミッタ
構造を形成する。そして、電極としての配線加工等を施
すことにより、冷電子放出素子が完成する。
After that, as shown in FIG. 1E, the silicon oxide film 12 in the portion not covered with the metal film 16a is selectively removed by using the metal film 16a as a mask with a hydrofluoric acid solution or the like. At this time, the disk-shaped silicon oxide film 1
1 and the portion of the silicon oxide film 12 therebelow are also removed, and a conical emitter protrusion 14 is formed. As a result, the oxide film 12 remaining on the base 18 of the emitter becomes the first insulating layer 12a. In this way, the metal film 15a serving as the current control electrode via the first insulating layer 12a on the base is formed.
Then, an emitter structure having a two-step electrode composed of a metal film 16a serving as an extraction electrode via the second insulating layer 13a formed thereon is formed. Then, the cold electron emission device is completed by performing wiring processing or the like as an electrode.

【0036】図1に示すように、第1の実施例に係る冷
電子放出素子の製造工程は、図4に示す従来技術と同様
に容易に作成することができる。即ち、電極の開口部を
エミッタ形成時のエッチングマスクそのもので加工する
ことより、エミッタを形成する工程を簡素化できるだけ
ではなく、電極及び絶縁層の積層を理想的な高精度で形
成することができる。
As shown in FIG. 1, the manufacturing process of the cold electron emission device according to the first embodiment can be easily made as in the prior art shown in FIG. That is, by processing the opening of the electrode with the etching mask itself at the time of forming the emitter, not only the step of forming the emitter can be simplified, but also the stack of the electrode and the insulating layer can be formed with ideal high precision. .

【0037】図2は前記第1の実施例に係る冷電子放出
素子の構造を拡大して示す模式的断面図である。前述の
如く、エミッタの基部18上にエミッタ突起部14が形
成されており、このエミッタ突起部14を除く基部18
上に絶縁層12aを介して金属膜15aが形成されてお
り、この金属膜15a上に絶縁層13aを介して金属膜
16aが形成されている。また、本実施例に係る冷電子
放出素子の構造は、図4に示す従来の冷電子放出素子の
構造と比較して上下の2段の電極の位置が異なり、エミ
ッタ突起部14の先鋭端14cの高さは、上層の金属膜
16aと同程度の高さになるように設定されている。
FIG. 2 is an enlarged schematic cross-sectional view showing the structure of the cold electron emission device according to the first embodiment. As described above, the emitter protrusion 14 is formed on the emitter base 18, and the base 18 excluding the emitter protrusion 14 is formed.
A metal film 15a is formed on top of the insulating layer 12a, and a metal film 16a is formed on the metal film 15a via an insulating layer 13a. Further, the structure of the cold electron emitting device according to the present embodiment is different from the structure of the conventional cold electron emitting device shown in FIG. Is set to have the same height as the upper metal film 16a.

【0038】このように構成された本実施例の冷電子放
出素子においては、引き出し電極に相当する金属膜16
aに電圧を印加しつつ、電流制御電極となる金属膜15
aに対しても金属膜16aに印加した電圧とは別の電圧
を印加することにより、下層の電極である金属膜15a
の下部のp型シリコンからなる基部18の表面に対して
も電圧が印加されることによって、基部18表面の絶縁
層12aとの界面に反転層(nチャネル)が誘起され
る。このとき、反転層にはその下に形成されている空乏
層中にて熱又は光によって励起された電子が供給され
る。従って、エミッタ突起部14に供給される電圧が制
御され、先鋭端14cから放出される電流が安定化す
る。
In the cold electron emission device of this embodiment having the above structure, the metal film 16 corresponding to the extraction electrode is formed.
While applying a voltage to a, the metal film 15 to be the current control electrode
By applying a voltage different from the voltage applied to the metal film 16a also to a, the metal film 15a which is the lower electrode
An inversion layer (n channel) is induced at the interface with the insulating layer 12a on the surface of the base 18 by applying a voltage also to the surface of the base 18 made of p-type silicon below. At this time, electrons excited by heat or light in the depletion layer formed therebelow are supplied to the inversion layer. Therefore, the voltage supplied to the emitter protrusion 14 is controlled, and the current emitted from the sharp tip 14c is stabilized.

【0039】図3は本発明の第2の実施例に係る冷電子
放出素子を示す模式的断面図である。図3に示すよう
に、エミッタの基底部であるp型シリコン基板38上の
一部にn型半導体からなるエミッタ基部34b及び突起
部34とソース領域37bとが形成され、ソース領域3
7b上にはソース電極37aが形成されており、エミッ
タ基部34b及びソース領域37bの一部を含む基板3
8上に、第1絶縁層32を介して電流制御電極35と、
この電流制御電極35上に第2絶縁層33を介して引き
出し電極36とが形成されている。このとき第1絶縁層
32は薄く形成され、電流制御電極35はp型シリコン
基板38上に近接して形成されている。
FIG. 3 is a schematic sectional view showing a cold electron-emitting device according to the second embodiment of the present invention. As shown in FIG. 3, an emitter base portion 34b and a protrusion portion 34 made of an n-type semiconductor and a source region 37b are formed on a part of the p-type silicon substrate 38 which is the base portion of the emitter.
The source electrode 37a is formed on the substrate 7b, and the substrate 3 including the emitter base 34b and a part of the source region 37b is formed.
8 and the current control electrode 35 via the first insulating layer 32,
An extraction electrode 36 is formed on the current control electrode 35 with a second insulating layer 33 interposed therebetween. At this time, the first insulating layer 32 is formed thin, and the current control electrode 35 is formed on the p-type silicon substrate 38 in close proximity thereto.

【0040】これは、図1に示す第1の実施例と同様の
製造工程の後に、エミッタ基部34b及び突起部34並
びにソース領域に、イオン注入法又は拡散法等により所
定のドナー型不純物元素(典型的にはリン又はヒ素)を
導入する工程と、ソース電極の配線を加工する工程とを
追加することにより、製造することができる。
This is because after the manufacturing process similar to that of the first embodiment shown in FIG. 1, a predetermined donor-type impurity element (ion-implantation method or diffusion method) is applied to the emitter base portion 34b, the protruding portion 34, and the source region. It can be manufactured by adding a step of typically introducing phosphorus or arsenic) and a step of processing the wiring of the source electrode.

【0041】このように先鋭化されたエミッタ及び電極
を有した構造に対しても、イオン注入又はアニール処理
を施すことにより所望の半導体特性を形成することがで
きる。
Even for the structure having the emitter and the electrode which are sharpened as described above, desired semiconductor characteristics can be formed by performing ion implantation or annealing.

【0042】このように構成された第2の実施例に係る
冷電子放出素子については、引き出し電極36に電圧を
印加しつつ、電流制御電極35にも電圧を印加すること
により、第1絶縁層32を介して相対するp型シリコン
基板38に対しても電圧が印加され、p型シリコン基板
38表面の絶縁層12との界面にn型反転層が誘起され
る。従って、このn型反転層を介してソース電極37a
からの電子がエミッタ基部34b及び突起部34に供給
され、印加電圧を制御することによりエミッタ突起部3
4には安定した電流が供給される。
In the cold electron emission device according to the second embodiment having such a configuration, the voltage is applied to the extraction electrode 36 and the voltage is also applied to the current control electrode 35, so that the first insulating layer is formed. A voltage is also applied to the p-type silicon substrate 38 which is opposed via 32, and an n-type inversion layer is induced at the interface with the insulating layer 12 on the surface of the p-type silicon substrate 38. Therefore, the source electrode 37a is formed through the n-type inversion layer.
Electrons are supplied to the emitter base portion 34b and the projection portion 34, and the applied voltage is controlled to control the emitter projection portion 3
A stable current is supplied to 4.

【0043】本実施例は、素子中にn型半導体のソース
領域及びソース電極を形成することにより、図8に示し
た従来技術と同様の電界効果トランジスタを内蔵してい
るので、極めて小さな構造のものを容易に形成すること
ができるため、電流の制御範囲をより一層広くすること
ができると共に、高速のスイッチング動作が可能にな
り、更に高集積化することができる。
In this embodiment, the field effect transistor similar to that of the prior art shown in FIG. 8 is built in by forming the source region and the source electrode of the n-type semiconductor in the element, so that the structure is extremely small. Since an object can be easily formed, the current control range can be further widened, high-speed switching operation can be performed, and further high integration can be achieved.

【0044】図4は本発明の第3の実施例に係る冷電子
放出素子を示す模式的断面図である。本実施例が図3に
示す第2の実施例と異なる点は、エミッタ突起部34が
半導体ではなく、モリブデン等の金属材料によるエミッ
タ突起部39を形成している点であり、その他の構成は
第2の実施例と同一であるので、図4において図3と同
一物には同一符号を付して、その詳細な説明は省略す
る。
FIG. 4 is a schematic sectional view showing a cold electron-emitting device according to the third embodiment of the present invention. The present embodiment is different from the second embodiment shown in FIG. 3 in that the emitter protrusion 34 is not a semiconductor but an emitter protrusion 39 made of a metal material such as molybdenum. Since this is the same as the second embodiment, the same parts as those in FIG. 3 are designated by the same reference numerals in FIG. 4 and their detailed description is omitted.

【0045】このように構成された冷電子放出素子にお
いても、第2の実施例と同様の効果によりエミッタ突起
部への電流制御が可能となる。また、本発明に係る第2
及び第3の実施例については、ソース領域37b上にソ
ース電極37aが形成されてショットキ接合を構成して
いるが、この金属材料からなるソース電極37aは必ず
しも必要であるものではなく、n型半導体からなるソー
ス領域37bが形成されているのみでもよい。更に、ソ
ース電極37aを形成する場合には、ソース領域37b
をn型半導体にしなくても、同様の効果が得られる。
Also in the cold electron emission device having such a structure, it is possible to control the current to the emitter protrusion by the same effect as that of the second embodiment. The second aspect of the present invention
In addition, in the third embodiment, the source electrode 37a is formed on the source region 37b to form the Schottky junction, but the source electrode 37a made of this metal material is not always necessary, and the n-type semiconductor is not necessary. The source region 37b may be formed only. Further, when forming the source electrode 37a, the source region 37b
Even if is not an n-type semiconductor, the same effect can be obtained.

【0046】図5は本発明の第4の実施例に係る冷電子
放出素子を示す斜視図である。基板48上に配列された
複数個のエミッタ44を連結するように、1方向に延び
る複数本の帯状の電流制御電極(下部電極)47が、基
板48上に第1絶縁層を介して形成されている。この電
流制御電極47には、エミッタ44の突起部を取り囲む
ように開口部が設けられている。同様に、前記複数本の
電流制御電極47に対して直交する方向に延びる帯状の
引き出し電極(上部電極)43が、エミッタ44を連結
するように形成されており、この引き出し電極43に
も、エミッタ44の突起部を取り囲む開口部が設けられ
ている。電流制御電極47と引き出し電極43との間に
は第2絶縁層が介在していて、両者が接触しないように
なっている。
FIG. 5 is a perspective view showing a cold electron emitting device according to the fourth embodiment of the present invention. A plurality of strip-shaped current control electrodes (lower electrodes) 47 extending in one direction are formed on the substrate 48 via a first insulating layer so as to connect the plurality of emitters 44 arranged on the substrate 48. ing. The current control electrode 47 is provided with an opening so as to surround the protrusion of the emitter 44. Similarly, a strip-shaped lead electrode (upper electrode) 43 extending in a direction orthogonal to the plurality of current control electrodes 47 is formed so as to connect the emitter 44. An opening is provided surrounding the protrusion of 44. A second insulating layer is interposed between the current control electrode 47 and the extraction electrode 43 so that they do not come into contact with each other.

【0047】このように構成された冷電子放出素子は、
電流制御電極(下部電極)47をエミッタ44のスイッ
チング電極として使用し、引き出し電極(上部電極)4
3と組み合わせて夫々の電極に所定の電圧を印加するこ
とにより、簡素な製造工程でエミッタ素子のマトリック
ス動作を可能にすることができる。例えば、電流制御電
極47に負の電圧を印加すると、この電極に相対する基
板48の表面からは電子が遠ざけられ、引き出し電極4
3に電圧を印加してもエミッタ部分に電子が供給されな
い。このようにして、電流制御電極(下部電極)47を
エミッタ44のスイッチング電極として使用することが
できる。
The cold electron emission device having the above structure is
The current control electrode (lower electrode) 47 is used as a switching electrode of the emitter 44, and the extraction electrode (upper electrode) 4
By applying a predetermined voltage to each electrode in combination with 3, it is possible to enable the matrix operation of the emitter element with a simple manufacturing process. For example, when a negative voltage is applied to the current control electrode 47, electrons are moved away from the surface of the substrate 48 facing this electrode, and the extraction electrode 4
Even if a voltage is applied to 3, the electrons are not supplied to the emitter part. In this way, the current control electrode (lower electrode) 47 can be used as the switching electrode of the emitter 44.

【0048】また、複数の電流制御電極47の内の特定
の電流制御電極と、複数の引き出し電極43の内の特定
の引き出し電極とに所定の電圧を印加することにより、
電圧が印加された夫々の電極の平面視での交点に位置す
るエミッタ44のみを動作(マトリックス駆動)するこ
とができる。このようなマトリックス駆動のエミッタア
レイは、平面型ディスプレイ等の用途に対して極めて有
効である。
By applying a predetermined voltage to a specific current control electrode of the plurality of current control electrodes 47 and a specific extraction electrode of the plurality of extraction electrodes 43,
It is possible to operate (matrix drive) only the emitters 44 located at the intersections of the respective electrodes to which a voltage is applied in plan view. Such a matrix-driven emitter array is extremely effective for applications such as a flat panel display.

【0049】[0049]

【発明の効果】以上詳述したように本発明によれば、エ
ミッタ基部にp型半導体を使用し、基部と引き出し電極
との間に電流制御電極を形成するだけで、安定した電流
を放出する高性能な冷電子放出素子を得ることができ
る。また、基板上にソース領域を形成し、エミッタ及び
ソース領域にn型不純物を導入し、このエミッタ及びソ
ース領域の一部を含む基板上に引き出し電極及び電流制
御電極が形成されていると共に、素子そのものにFET
機能を内蔵した構造を有するため、エミッタの集積化が
容易になると共に、放出電流が安定化する。また、エミ
ッタを単結晶シリコンで形成すると、その加工精度が高
い冷電子放出素子を得ることができる。更に本発明方法
においては、少ない工程で電極を形成することができる
ので、その製造が容易であり歩留まりが高い。
As described in detail above, according to the present invention, a p-type semiconductor is used for the emitter base and a stable current is emitted only by forming a current control electrode between the base and the extraction electrode. A high-performance cold electron-emitting device can be obtained. In addition, a source region is formed on a substrate, n-type impurities are introduced into the emitter and source regions, an extraction electrode and a current control electrode are formed on the substrate including a part of the emitter and source regions, and an element is formed. FET in itself
Since the structure has a built-in function, the integration of the emitter is facilitated and the emission current is stabilized. Further, when the emitter is formed of single crystal silicon, a cold electron emitting device with high processing accuracy can be obtained. Further, in the method of the present invention, since the electrode can be formed in a small number of steps, its production is easy and the yield is high.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係る冷電子放出素子の
製造方法を工程順に示す模式的断面図である。
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a cold electron emission device according to a first embodiment of the present invention in the order of steps.

【図2】本発明の第1の実施例に係る冷電子放出素子の
構造を拡大して示す模式的断面図である。
FIG. 2 is an enlarged schematic cross-sectional view showing the structure of the cold electron emission device according to the first embodiment of the present invention.

【図3】本発明の第2の実施例に係る冷電子放出素子を
示す模式的断面図である。
FIG. 3 is a schematic cross-sectional view showing a cold electron emission device according to a second embodiment of the present invention.

【図4】本発明の第3の実施例に係る冷電子放出素子を
示す模式的断面図である。
FIG. 4 is a schematic sectional view showing a cold electron emitting device according to a third embodiment of the present invention.

【図5】本発明の第4の実施例に係る冷電子放出素子を
示す斜視図である。
FIG. 5 is a perspective view showing a cold electron emitting device according to a fourth embodiment of the present invention.

【図6】単結晶シリコンを使用した冷電子放出素子を示
す模式的断面図である。
FIG. 6 is a schematic cross-sectional view showing a cold electron-emitting device using single crystal silicon.

【図7】スピント型エミッタに直列に抵抗を導入した冷
電子放出素子を示す模式的断面図である。
FIG. 7 is a schematic cross-sectional view showing a cold electron-emitting device in which a resistance is introduced in series with a Spindt-type emitter.

【図8】FETによる電流制御部及び電子放出素子部を
有する基板を示す模式的断面図である。
FIG. 8 is a schematic cross-sectional view showing a substrate having a current control section by an FET and an electron-emitting device section.

【図9】上下に2枚の電極が形成された冷電子放出型能
動素子を示す模式的断面図である。
FIG. 9 is a schematic cross-sectional view showing a cold electron emission type active device in which two electrodes are formed on the upper and lower sides.

【符号の説明】[Explanation of symbols]

11、12;酸化膜 12a、13a、13b、32、33、52、62、7
2、72a、92、93;絶縁層 14、34、39、54、94;突起部 14c、54c、64c、94c;先鋭端 15a、15b、16a、16b;金属膜 18、34b、51;基部 37a、71;ソース電極 37b;ソース領域 38、48、68、78、98;基板 43、53、63、73、36;引き出し電極 44、57、64、74;エミッタ 47、35;電流制御電極 66;抵抗層 75、95;ゲート電極 76、96;ドレイン電極 77a、77b;n型半導体領域 79;電子放出素子部
11, 12; oxide films 12a, 13a, 13b, 32, 33, 52, 62, 7
2, 72a, 92, 93; insulating layer 14, 34, 39, 54, 94; protrusion 14c, 54c, 64c, 94c; sharp end 15a, 15b, 16a, 16b; metal film 18, 34b, 51; base 37a , 71; source electrode 37b; source region 38, 48, 68, 78, 98; substrate 43, 53, 63, 73, 36; extraction electrode 44, 57, 64, 74; emitter 47, 35; current control electrode 66; Resistive layers 75 and 95; gate electrodes 76 and 96; drain electrodes 77a and 77b; n-type semiconductor region 79; electron-emitting device section

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 順司 茨城県つくば市梅園1−1−4 工業技術 院電子技術総合研究所内 (72)発明者 金丸 正剛 茨城県つくば市梅園1−1−4 工業技術 院電子技術総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Junji Ito 1-1-4 Umezono, Tsukuba-shi, Ibaraki Industrial Technology Research Institute of Electronic Technology (72) Inventor Masago Kanemaru 1-1-4 Umezono, Tsukuba-shi, Ibaraki Institute of Electronic Technology, Institute of Technology

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 p型半導体領域からなる基部及びこの基
部から突出する突起部を備えこの突起部には少なくとも
1つ以上の先鋭端が設けられたエミッタと、前記基部上
に選択的に形成された第1絶縁層と、この第1絶縁層上
に形成された電流制御電極と、この電流制御電極上に形
成された第2絶縁層と、この第2絶縁層上に形成されそ
の電圧印加により前記エミッタの前記突起部から電子を
放出させる引き出し電極と、を有することを特徴とする
冷電子放出素子。
1. An emitter having a base made of a p-type semiconductor region and a protrusion protruding from the base, the protrusion having at least one sharp end, and the emitter selectively formed on the base. A first insulating layer, a current control electrode formed on the first insulating layer, a second insulating layer formed on the current control electrode, and a voltage applied on the second insulating layer. And a lead-out electrode that emits electrons from the protruding portion of the emitter.
【請求項2】 p型半導体基板と、このp型半導体基板
の表面に形成されたn型半導体領域からなる基部及びこ
の基部から突出する突起部を備えこの突起部には少なく
とも1つ以上の先鋭端が設けられたエミッタと、前記基
板上に設けられたn型半導体からなるソース領域と、前
記エミッタの基部及びソース領域の一部を含む基板上に
形成された第1絶縁層と、この第1絶縁層上に形成され
た電流制御電極と、この電流制御電極上に形成された第
2絶縁層と、この第2絶縁層上に形成されその電圧印加
により前記エミッタの前記突起部から電子を放出させる
引き出し電極とを有することを特徴とする冷電子放出素
子。
2. A p-type semiconductor substrate, a base formed of an n-type semiconductor region formed on the surface of the p-type semiconductor substrate, and a protrusion protruding from the base, the protrusion having at least one sharpened tip. An emitter provided with an end, a source region made of an n-type semiconductor provided on the substrate, a first insulating layer formed on the substrate including a base of the emitter and a part of the source region, The current control electrode formed on the first insulation layer, the second insulation layer formed on the current control electrode, and the second insulation layer formed on the second insulation layer are applied with voltage to generate electrons from the protrusions of the emitter. A cold electron-emitting device having an extraction electrode for emitting light.
【請求項3】 前記電流制御電極及び前記引き出し電極
は相互に直交するようにストライプ状に複数本形成され
ており、前記電流制御電極と前記引き出し電極との平面
視での交点位置に前記エミッタの突起部が配置されてい
て、特定の電流制御電極と引き出し電極に所定の電圧を
印加することにより、前記特定の電流制御電極と引き出
し電極との平面視での交点に位置するエミッタのみが動
作するものであることを特徴とする請求項1又は2に記
載の冷電子放出素子。
3. A plurality of the current control electrodes and the extraction electrodes are formed in a stripe shape so as to be orthogonal to each other, and the current control electrodes and the extraction electrodes are formed at the intersections of the current control electrodes and the extraction electrodes in a plan view. When the protrusion is arranged and a predetermined voltage is applied to the specific current control electrode and the extraction electrode, only the emitter located at the intersection of the specific current control electrode and the extraction electrode in plan view operates. The cold electron emission device according to claim 1, wherein the cold electron emission device is one.
【請求項4】 前記ソース領域上に金属電極からなるソ
ース電極が形成されていることを特徴とする請求項2又
は3に記載の冷電子放出素子。
4. The cold electron emission device according to claim 2, wherein a source electrode made of a metal electrode is formed on the source region.
【請求項5】 前記エミッタの突起部は金属材料により
形成されていることを特徴とする請求項1乃至4のいず
れか1項に記載の冷電子放出素子。
5. The cold electron emission device according to claim 1, wherein the protrusion of the emitter is made of a metal material.
【請求項6】 前記エミッタの突起部は単結晶シリコン
により形成されていることを特徴とする請求項1乃至4
のいずれか1項に記載の冷電子放出素子。
6. The projection of the emitter is formed of single crystal silicon.
The cold electron-emitting device according to any one of 1.
【請求項7】 前記電流制御電極と前記引き出し電極と
の距離は前記基部と前記電流制御電極との距離よりも大
きいことを特徴とする請求項2乃至6のいずれか1項に
記載の冷電子放出素子。
7. The cold electron according to claim 2, wherein a distance between the current control electrode and the extraction electrode is larger than a distance between the base portion and the current control electrode. Emissive element.
【請求項8】 前記第1絶縁層は、前記基部を構成する
シリコンの熱酸化膜であることを特徴とする請求項1乃
至7のいずれか1項に記載の冷電子放出素子。
8. The cold electron emission device according to claim 1, wherein the first insulating layer is a thermal oxide film of silicon that constitutes the base portion.
【請求項9】 p型半導体領域からなる基部上に先鋭端
が設けられた突起部を形成する工程と、前記突起部を除
く前記基部上に第1絶縁層を形成する工程と、前記第1
絶縁層上に電流制御電極を形成する工程と、前記電流制
御電極上に第2絶縁層を形成する工程と、前記第2絶縁
層上に引き出し電極を形成する工程と、を有することを
特徴とする冷電子放出素子の製造方法。
9. A step of forming a protrusion having a sharp end on a base made of a p-type semiconductor region, a step of forming a first insulating layer on the base excluding the protrusion, and the first step.
A step of forming a current control electrode on the insulating layer; a step of forming a second insulating layer on the current control electrode; and a step of forming a lead electrode on the second insulating layer. Method for manufacturing cold electron emission device.
【請求項10】 p型半導体基板上に基部及び先鋭端が
設けられた突起部からなるエミッタを形成する工程と、
前記基板上にソース領域を形成する工程と、前記エミッ
タの基部及びソース領域の一部を含む前記基板上に第1
絶縁層を形成する工程と、前記第1絶縁層上に電流制御
電極を形成する工程と、前記電流制御電極上に第2絶縁
層を形成する工程と、前記第2絶縁層上に引き出し電極
を形成する工程と、前記エミッタ基部及び前記ソース領
域にn型不純物を導入してn型のエミッタ及びn型のソ
ース領域を形成する工程と、を有することを特徴とする
冷電子放出素子の製造方法。
10. A step of forming an emitter on a p-type semiconductor substrate, the emitter having a base and a protrusion provided with a sharp end,
Forming a source region on the substrate, and forming a first region on the substrate including the base of the emitter and a part of the source region.
Forming an insulating layer, forming a current control electrode on the first insulating layer, forming a second insulating layer on the current control electrode, and forming a lead electrode on the second insulating layer. And a step of forming an n-type emitter and an n-type source region by introducing an n-type impurity into the emitter base and the source region. .
【請求項11】 前記エミッタの突起部を金属材料によ
り形成することを特徴とする請求項9又は10に記載の
冷電子放出素子の製造方法。
11. The method of manufacturing a cold electron emission device according to claim 9, wherein the protrusion of the emitter is formed of a metal material.
【請求項12】 前記エミッタの突起部を単結晶シリコ
ンにより形成することを特徴とする請求項9又は10に
記載の冷電子放出素子の製造方法。
12. The method of manufacturing a cold electron emission device according to claim 9, wherein the protrusion of the emitter is formed of single crystal silicon.
【請求項13】 前記n型のソース領域上に金属材料か
らなるソース電極を形成することを特徴とする請求項9
乃至12のいずれか1項に記載の冷電子放出素子の製造
方法。
13. The source electrode made of a metal material is formed on the n-type source region.
13. The method for manufacturing a cold electron emission device according to any one of items 1 to 12.
JP21709195A 1995-08-25 1995-08-25 Cold electron emitting element, and manufacture of it Pending JPH0963467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21709195A JPH0963467A (en) 1995-08-25 1995-08-25 Cold electron emitting element, and manufacture of it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21709195A JPH0963467A (en) 1995-08-25 1995-08-25 Cold electron emitting element, and manufacture of it

Publications (1)

Publication Number Publication Date
JPH0963467A true JPH0963467A (en) 1997-03-07

Family

ID=16698703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21709195A Pending JPH0963467A (en) 1995-08-25 1995-08-25 Cold electron emitting element, and manufacture of it

Country Status (1)

Country Link
JP (1) JPH0963467A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224595A (en) * 1998-02-06 1999-08-17 Toppan Printing Co Ltd Cold electron emission element and its manufacture
WO1999049491A1 (en) * 1998-03-23 1999-09-30 Matsushita Electric Industrial Co., Ltd. Field-emission electron source
JP2007157523A (en) * 2005-12-06 2007-06-21 Nippon Hoso Kyokai <Nhk> Cold cathode array and field emission type display
US7348722B2 (en) 2004-02-20 2008-03-25 Samsung Electronics Co., Ltd. Field emission device with focusing control electrode and field emission display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224595A (en) * 1998-02-06 1999-08-17 Toppan Printing Co Ltd Cold electron emission element and its manufacture
WO1999049491A1 (en) * 1998-03-23 1999-09-30 Matsushita Electric Industrial Co., Ltd. Field-emission electron source
US6818915B1 (en) 1998-03-23 2004-11-16 Matsushita Electric Industrial Co., Ltd. Field-emission electron source
US7348722B2 (en) 2004-02-20 2008-03-25 Samsung Electronics Co., Ltd. Field emission device with focusing control electrode and field emission display
JP2007157523A (en) * 2005-12-06 2007-06-21 Nippon Hoso Kyokai <Nhk> Cold cathode array and field emission type display

Similar Documents

Publication Publication Date Title
JP3135823B2 (en) Cold electron-emitting device and method of manufacturing the same
US5382867A (en) Field-emission type electronic device
JP3519800B2 (en) Electrostatically shielded field emission microelectronic device
JP2763248B2 (en) Method for manufacturing silicon electron-emitting device
JP2782587B2 (en) Cold electron emission device
JP2809078B2 (en) Field emission cold cathode and method of manufacturing the same
JPH0963467A (en) Cold electron emitting element, and manufacture of it
JPH09219145A (en) Mosfet integrated fieled emitter array and its manufacture
JP3320603B2 (en) Field emission cold cathode device and method of manufacturing the same
US6771011B2 (en) Design structures of and simplified methods for forming field emission microtip electron emitters
JP3170585B2 (en) Cold electron emission device
JP2763219B2 (en) Field emission type electronic device
JPH10255645A (en) Cold-electron emitting element
US20050001536A1 (en) Field emission electron source
US6456014B1 (en) Field emission device
JP3502883B2 (en) Cold electron-emitting device and method of manufacturing the same
JP3581878B2 (en) Cold electron-emitting device and method of manufacturing the same
JP3282950B2 (en) Field emission type electronic device and method of manufacturing the same
JP4529011B2 (en) Cold electron-emitting device and manufacturing method thereof
JP2001160355A (en) Electron-emitting element and image display device
JPH1012129A (en) Cold cathode field emission electron source and manufacture thereof
KR100222436B1 (en) Field emission amplifying device with self inner vacuum and manufacturing method thereof
JP2000090811A (en) Cold electron emitting element and manufacture thereof
JP3870300B6 (en) Cold electron emitter
JP3402301B2 (en) Light-emitting display device