JPH0955934A - Picture/sound compression device - Google Patents

Picture/sound compression device

Info

Publication number
JPH0955934A
JPH0955934A JP7204225A JP20422595A JPH0955934A JP H0955934 A JPH0955934 A JP H0955934A JP 7204225 A JP7204225 A JP 7204225A JP 20422595 A JP20422595 A JP 20422595A JP H0955934 A JPH0955934 A JP H0955934A
Authority
JP
Japan
Prior art keywords
codec
communication
compression
information
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7204225A
Other languages
Japanese (ja)
Inventor
Tomoyuki Kurashige
知行 倉重
Hiroshi Sakurai
博 桜井
Hiroshi Chiba
浩 千葉
Hiroyasu Otsubo
宏安 大坪
Yoshimichi Kudo
善道 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP7204225A priority Critical patent/JPH0955934A/en
Publication of JPH0955934A publication Critical patent/JPH0955934A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the whole number of chips and the number of parts in a camera and VTR with built-in CODEC, and to make a picture/sound compression device small in size and light in weight by providing a memory controller for picture compression and a memory controller for a communication function on the same semiconductor substrate of CODEC-LSI. SOLUTION: A video signal from a camera part 101 is inputted to a memory chip 103 via the memory controller 102 constituted in CODEC-LSI100. The information is returned to CODEC-LSI100 at appropriate time, is encoded by a compression processing circuit 104 and is inputted to MPU 107 via a system bus 106. In MPU 107, data is stored in a recording medium at the time of recording, and the signal is returned to CODEC-LSI100 after a prescribed processing is added in the case of transmission. The signal is converted by a parallel/serial converter 112 provided for a communication part 109 and is outputted via a FIFO memory 111 controlled by the memory controller 110.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像圧縮機能を有する装
置に係り、特に、圧縮された画像情報をビットストリー
ムに変換して出力する機能を有した画像圧縮装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device having an image compression function, and more particularly to an image compression device having a function of converting compressed image information into a bit stream and outputting the bit stream.

【0002】[0002]

【従来の技術】画像圧縮技術、およびLSI技術の進歩
により、ITU_T勧告のH.261,MPEG I,IIなど
の規格に準拠した画像情報圧縮伸張装置(エンコーダ/
デコーダ)が一般的に普及しつつある。
2. Description of the Related Art Due to the progress of image compression technology and LSI technology, the H.264 standard recommended by ITU_T. H.261, MPEG I, II, etc. standard image information compression / expansion device (encoder /
Decoders) are becoming popular.

【0003】これら画像情報圧縮伸張装置を一般にCO
DEC、およびこのための信号処理LSIをCODEC
_LSIというが、マルチメディアのキーデバイスの一
つとして、CODEC_LSIの小型低価格化が推進さ
れている。
Generally, these image information compression / decompression devices are CO
DEC and signal processing LSI for this purpose are codec
_LSI is being promoted as one of multimedia key devices to reduce the size and cost of CODEC_LSI.

【0004】CODECにより圧縮された情報は、圧縮
されたデータのビットストリームの形で光ディスク等の
蓄積メディアに格納したり、ISDN回線およびATM
通信網等を用いて伝送されて利用されることが考えられ
ている。このためITU_Tでは、H.221勧告や、M
PEG II勧告の1部などで蓄積ないし伝送に関する規定を
与えており、特に後者に関してはTV学会誌Vol.4
9 No.5(’95年4月号)pp480〜489吉村
他“システム”等で解説されている。
The information compressed by the CODEC is stored in a storage medium such as an optical disk in the form of a bit stream of compressed data, or is stored in an ISDN line or ATM.
It is considered to be transmitted and used by using a communication network or the like. Therefore, in ITU_T, H.221 recommendation and M
Part 1 of the PEG II Recommendation provides for storage or transmission. Especially, regarding the latter, Vol.
9 No. 5 (April 1995 issue) pp. 480-489 Yoshimura et al.

【0005】[0005]

【発明が解決しようとする課題】上記したCODECを
カメラやVTR等のAV機器に内蔵した場合には、従来
アナログ信号の送受信により行っていた映像音声情報等
の交換、移動といった処理を、圧縮情報のビットストリ
ーム通信により行うことが自然である。
When the above-mentioned CODEC is built in an AV device such as a camera or a VTR, the compressed information is used for the processing such as the exchange and movement of the video and audio information which is conventionally performed by transmitting and receiving an analog signal. It is natural to do this by bitstream communication.

【0006】そのためCODEC機能を有するAV装置
には、画像情報の圧縮伸張機能と合わせて、圧縮された
映像情報を他のCODEC機器に出力したり、逆に他の
CODEC機器から入力されたビットストリームから画
像音声情報を伸張再生することのできるように、通信機
能を持たせることが望ましい。
Therefore, the AV device having the CODEC function outputs the compressed video information to another CODEC device together with the compression / expansion function of the image information, and conversely, the bit stream input from the other CODEC device. It is desirable to have a communication function so that the video and audio information can be expanded and reproduced.

【0007】ところでこのような装置間の通信に用いら
れるビットストリームは、伝送路の種類や信頼性、接続
形態等によって、従来例に示されたような画像音声情報
のCODEC処理に必要な情報以外の、例えば送信端、
受信端のアドレス情報などが付加されて伝送される場合
がほとんどであり、当然ながらこれらはCODEC処理
に必要な情報とは分離して管理されなければならない。
従って装置外部との通信機能を持ったCODEC機器
は、(1)CODEC部分 (2)装置に入出力される
ビットストリームを生成解釈する部分 (3)実際のビ
ットストリームの入出力を行う通信部分 の三つの部分
が必要であるが、従来これらの各部分、特に(2)
(3)にたいして(1)は独立に構成されており、小型
軽量化のための充分な考慮がなされていなかった。
By the way, the bit stream used for the communication between such devices is other than the information necessary for the CODEC processing of the image / audio information as shown in the conventional example, depending on the type of the transmission path, the reliability, the connection form and the like. Of the sending end,
In most cases, the address information of the receiving end is added and transmitted, and of course, these must be managed separately from the information necessary for CODEC processing.
Therefore, the CODEC device having a communication function with the outside of the device has (1) a CODEC part, (2) a part for generating and interpreting a bitstream input / output to / from the device, and (3) a communication part for actually inputting / outputting a bitstream. Three parts are required, but conventionally each of these parts, especially (2)
In contrast to (3), (1) is configured independently, and sufficient consideration has not been given to size reduction and weight reduction.

【0008】[0008]

【課題を解決するための手段】上記したCODEC装
置、すなわち、これに内蔵されたCODEC_LSIに
は、画像データの直交変換などのために用いるメモリと
メモリコントローラが必須である。また通信機能でも、
CODECで生成されるビットストリームのビットレー
トと異なるビットレートでのリアルタイム通信を行った
り、何らかの原因で伝送路に発生するジッタへ対応させ
るなどの理由から、同じくメモリとメモリコントローラ
が必要となり、それぞれは同様の半導体プロセスで実現
されるものである。
In the above-mentioned CODEC device, that is, in the CODEC_LSI incorporated therein, a memory and a memory controller used for orthogonal transformation of image data are essential. Also in the communication function,
A memory and a memory controller are also required for real-time communication at a bit rate different from the bit rate of the bit stream generated by CODEC, and to cope with the jitter generated on the transmission path for some reason. It is realized by a similar semiconductor process.

【0009】そこで本発明では、以下の手段のいずれか
ないし複数を用いる。
Therefore, in the present invention, any one or more of the following means are used.

【0010】(1)CODEC_LSIの同一半導体基
板上に、画像圧縮のためのメモリコントローラと、通信
機能のためのメモリコントローラの両者を設ける。
(1) Both a memory controller for image compression and a memory controller for communication function are provided on the same semiconductor substrate of CODEC_LSI.

【0011】(2)CODEC_LSIの同一半導体基
板上には、画像圧縮のためのメモリと、通信機能のため
のメモリの両者を生成する。
(2) On the same semiconductor substrate of CODEC_LSI, both a memory for image compression and a memory for communication function are generated.

【0012】(3)CODEC_LSIに接続されたメ
モリチップのアドレスの一部分を圧縮のために用い、他
の部分を通信用に用いる。
(3) A part of the address of the memory chip connected to the CODEC_LSI is used for compression, and the other part is used for communication.

【0013】(4)CODEC_LSIの同一半導体基
板上に、画像圧縮のためのメモリコントローラと、通信
機能のためのメモリコントローラ、および通信機能のた
めのメモリを生成する。
(4) A memory controller for image compression, a memory controller for communication function, and a memory for communication function are generated on the same semiconductor substrate of CODEC_LSI.

【0014】[0014]

【作用】上記手段のいずれかないし複数を用いれば、圧
縮部と通信部を独立に構成する必要が無くなり、COD
ECを内蔵したカメラやVTR等のAV機器の全体のチ
ップ数を削減し、小型軽量化を達成する事が出来る。さ
らに上記構成で圧縮部と通信部を共通の発振子より生成
されたクロックパルスで駆動すれば、独立な発振子を設
ける必要が無くなり、さらに小型軽量化を達成する事が
出来る。
If any one or more of the above means are used, it is not necessary to separately configure the compression section and the communication section.
It is possible to reduce the total number of chips of AV devices such as cameras and VTRs with a built-in EC, and achieve size and weight reduction. Further, if the compression unit and the communication unit are driven by the clock pulse generated by the common oscillator in the above configuration, it is not necessary to provide an independent oscillator, and the size and weight can be reduced.

【0015】[0015]

【実施例】以下に本発明の1実施例を図1を用いて説明
する。本実施例では画像圧縮装置にシリアル信号の送受
信機能を持たせた例について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG. In this embodiment, an example will be described in which the image compression device has a serial signal transmission / reception function.

【0016】まず同図(a)を用いて、画像情報を圧縮
し、圧縮情報を装置外部に伝送する過程について説明す
る。
First, the process of compressing image information and transmitting the compressed information to the outside of the apparatus will be described with reference to FIG.

【0017】カメラ部101より出力された映像信号
は、CODEC_LSI100に構成されたメモリコン
トローラ102を経由してメモリチップ103に入力さ
れる(A)。この情報は適当な時刻に再びCODEC_
LSIに戻され(B)、圧縮処理回路104でエンコー
ド(圧縮)された後、システムバス105を経由してM
PU106に入力される(C)。MPUでは、これを記
録する場合には、たとえば記録時刻等の記録に必要な情
報を付加して記録媒体107に格納し(D)、これを伝
送する場合には、たとえば一定長の通信パケットを生成
し、そのデータ部にエンコード信号を分割挿入するなど
の処理を加えた後、信号をシステムバスを経由してCO
DEC_LSIに返す(E)。CODEC_LSIで
は、これを通信部109に設けられたパラシリ変換器1
12によりパラシリ変換した後に、メモリコントローラ
110で制御されるFIFOメモリ111を経由して出
力する。
The video signal output from the camera unit 101 is input to the memory chip 103 via the memory controller 102 included in the CODEC_LSI 100 (A). This information will be returned to CODEC_ at the appropriate time.
After being returned to the LSI (B) and encoded (compressed) by the compression processing circuit 104, M is passed through the system bus 105.
It is input to the PU 106 (C). When recording this, the MPU adds information necessary for recording, such as recording time, and stores it in the recording medium 107 (D). When transmitting this, for example, a communication packet of a certain length is transmitted. After generating and adding processing such as dividing and inserting the encoded signal into the data part, the signal is sent to the CO via the system bus.
Return to DEC_LSI (E). In the CODEC_LSI, the parallel-serial converter 1 provided in the communication unit 109
After P / S conversion by 12, the data is output via the FIFO memory 111 controlled by the memory controller 110.

【0018】つぎに同図(b)を用いて、圧縮された画
像情報を受信してこれを伸張(デコード)する過程につ
いて説明する。
Next, the process of receiving the compressed image information and decompressing (decoding) it will be described with reference to FIG.

【0019】受信の場合は、逆にFIFOバッファ11
1で入力した後にシリパラ変換しシステムバスを経由し
てMPUに入力する(F)。MPUはこの受信信号を解
釈し、例えば、圧縮映像信号情報を含んだ受信情報であ
るならば、これに関わる部分をシステムバス、メモリコ
ントローラ、を介してメモリチップ103に入力(H)
した後、同じくメモリコントローラを介して適切なタイ
ミングでCODEC_LSIに返され(I)、伸張処理
回路105でデコードされる。
In the case of reception, on the contrary, the FIFO buffer 11
After inputting at 1, it is converted to serial-parallel and input to the MPU via the system bus (F). The MPU interprets this received signal and, for example, if it is received information including compressed video signal information, inputs the portion related to this to the memory chip 103 via the system bus and memory controller (H)
After that, it is also returned to the CODEC_LSI at an appropriate timing via the memory controller (I) and decoded by the expansion processing circuit 105.

【0020】以上の処理で、メモリチップのコントロー
ル、および通信用FIFOメモリの制御はCODEC_
LSIに構成されたそれぞれのメモリコントローラ10
2、110が行うが、両者はCODEC_LSIに接続
された発振子103から生成されたクロックパルスによ
り駆動される。
With the above processing, the control of the memory chip and the control of the communication FIFO memory are controlled by CODEC_.
Each memory controller 10 configured in the LSI
2 and 110, both are driven by the clock pulse generated from the oscillator 103 connected to the CODEC_LSI.

【0021】このようにすれば、通信用メモリとそのコ
ントローラそのほかをCODEC_LSIとは別個に設
ける必要がなく、また独立な発振子を設置する必要もな
いので、CODECを内蔵したカメラやVTR等のAV
機器の全体のチップ数、部品数を削減し、小型軽量化を
達成する事が出来る。
With this configuration, it is not necessary to separately provide the communication memory, its controller, and the like, separately from the CODEC_LSI, and it is not necessary to install an independent oscillator. Therefore, it is not necessary to install a CODEC in an AV such as a camera or a VTR.
It is possible to reduce the total number of chips and parts of the device, and achieve size and weight reduction.

【0022】なお、以上のように本例では通信用FIF
OメモリをCODEC_LSIに構成し、圧縮処理用メ
モリは別チップとしているが、この構成は、通信用FI
FOメモリが一般的にキロbitオーダーの規模のもの
で良いのに対して、圧縮処理用メモリはメガbitオー
ダーを必要とすることを考慮したもので、当然ながら近
い将来のLSI集積度向上により両者をCODEC_L
SI上に構成する事も考えられる。
As described above, in this example, the communication FIF is used.
Although the O memory is configured in CODEC_LSI and the compression processing memory is a separate chip, this configuration is used for communication FI.
The FO memory is generally of the order of kilobits, whereas the memory for compression processing needs to be on the order of megabits. To CODEC_L
It is also possible to configure on SI.

【0023】さらに、特にパケット化したビットストリ
ーム情報を高速伝送する場合、パケットの最終位置にC
RC(Cyclic Redunduncy Check)ビット等の誤り検出
情報を挿入して伝送することが一般的に行われており、
このための回路をCODEC_LSIの通信部に持たせ
てもよい。例えばCRC誤り検出回路は、一般的に知ら
れているように簡単な帰還型シフトレジスタと論理和
(Exclusive Or)回路で実現出来る。
Further, when packetized bitstream information is transmitted at high speed, C is added at the final position of the packet.
It is generally performed to insert and transmit error detection information such as RC (Cyclic Redunduncy Check) bits,
A circuit for this may be provided in the communication section of the CODEC_LSI. For example, the CRC error detection circuit can be realized by a simple feedback shift register and an exclusive OR circuit as is generally known.

【0024】以上に本発明の別の1実施例を図2を用い
て説明する。同図では画像情報を圧縮し、圧縮情報を装
置外部に伝送する過程について説明する。
Another embodiment of the present invention will be described above with reference to FIG. The process of compressing image information and transmitting the compressed information to the outside of the apparatus will be described with reference to FIG.

【0025】本実施例ではCODEC_LSIに接続さ
れたメモリチップのアドレスの一部分を圧縮のために用
い、他の部分を通信用に用いる例である。
In this embodiment, a part of the address of the memory chip connected to the CODEC_LSI is used for compression and the other part is used for communication.

【0026】前記実施例に於いて通信用のFIFOメモ
リをCODEC_LSI上に構成する例について述べた
が、本実施例ではCODEC_LSIとは別チップのメ
モリのアドレス上のある部分を圧縮伸張用に用い、他の
部分を通信用に用いる。
In the above embodiment, an example of constructing the communication FIFO memory on the CODEC_LSI has been described. In this embodiment, a part of the memory address of the chip different from the CODEC_LSI is used for compression / expansion, The other part is used for communication.

【0027】カメラ部201より出力された映像信号
は、CODEC_LSI200に構成されたメモリコン
トローラ202を経由して、メモリチップ203に入力
されるが、ここでメモリチップにはあらかじめ圧縮伸張
用のアドレスエリアXが設けてあり、入力はこのエリア
内に行われる(A)。この情報は適当な時刻に再びCO
DEC_LSIに戻され(B)、エンコード(圧縮)さ
れた後、システムバス206を経由してMPU207に
入力される。MPUでは、これを記録する場合には、た
とえば記録時刻等の記録に必要な情報を付加して記録媒
体208に格納し、これを伝送する場合には、たとえば
一定長の通信パケットを生成し、そのデータ部にエンコ
ード信号を分割挿入するなどの処理を加えた後、再び信
号を、システムバスを経由してCODEC_LSIに返
す。CODEC_LSIでは、信号を再度メモリコント
ローラ202を介してメモリチップ203の、あらかじ
め定められた、圧縮伸張用エリアと一致しない通信用の
アドレスエリアYに書き込んだ後、通信に適した周波数
で読み出しを行う。
The video signal output from the camera unit 201 is input to the memory chip 203 via the memory controller 202 formed in the CODEC_LSI 200. Here, the memory chip has an address area X for compression / expansion in advance. Is provided, and input is performed in this area (A). This information will be returned to CO at the appropriate time.
The data is returned to DEC_LSI (B), encoded (compressed), and then input to the MPU 207 via the system bus 206. When recording this, the MPU adds information necessary for recording such as recording time and stores it in the recording medium 208, and when transmitting this, for example, generates a communication packet of a certain length, After adding processing such as dividing and inserting the encoded signal to the data portion, the signal is returned to the CODEC_LSI via the system bus again. In the CODEC_LSI, the signal is written again to the communication address area Y of the memory chip 203, which is predetermined and does not match the compression / expansion area, via the memory controller 202, and then read at a frequency suitable for communication.

【0028】[0028]

【発明の効果】本発明によれば、圧縮伸張用メモリと通
信用メモリ、およびそれらのコントローラをCODEC
_LSIとは別個に設ける必要がなく、CODECを内
蔵したカメラやVTR等のAV機器の全体のチップ数、
部品数を削減し、小型軽量化する事が出来る。
According to the present invention, the compression / expansion memory, the communication memory, and their controllers are provided in the CODEC.
It is not necessary to provide it separately from _LSI, and the total number of chips of AV equipment such as cameras and VTRs with built-in CODEC,
The number of parts can be reduced and the size and weight can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1実施例の画像圧縮伸張装置のブロッ
ク図。
FIG. 1 is a block diagram of an image compression / decompression device according to an embodiment of the present invention.

【図2】本発明の別の1実施例の画像圧縮伸張装置のブ
ロック図。
FIG. 2 is a block diagram of an image compression / decompression device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

100…CODEC−LSI、 101…カメラ部、 102…メモリコントローラ、 103…メモリ、 104…圧縮処理回路、 105…伸張処理回路、 106…システムバス、 107…MPU、 108…蓄積メディア、 109…通信部、 110…メモリコントローラ、 111…FIFOメモリ、 112…パラシリ変換器、 113…発振子。 100: CODEC-LSI, 101: camera unit, 102: memory controller, 103: memory, 104: compression processing circuit, 105: decompression processing circuit, 106: system bus, 107: MPU, 108: storage medium, 109: communication unit Reference numeral 110: memory controller 111: FIFO memory 112: parallel-serial converter 113: oscillator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 千葉 浩 茨城県ひたちなか市稲田1410番地株式会社 日立製作所パーソナルメディア機器事業部 内 (72)発明者 大坪 宏安 茨城県ひたちなか市稲田1410番地株式会社 日立製作所パーソナルメディア機器事業部 内 (72)発明者 工藤 善道 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Hiroshi Chiba 1410 Inada, Hitachinaka City, Ibaraki Prefecture, Hitachi, Ltd., Personal Media Equipment Division (72) Inventor Hiroyasu Otsubo 1410 Inada, Hitachinaka City, Ibaraki Hitachi, Ltd. Personal Media Equipment Division (72) Inventor Yoshimichi Kudo 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi, Ltd. Multimedia System Development Headquarters

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】画像ないし音声情報の圧縮あるいは伸張を
行う機能と、圧縮された画像ないし音声情報を装置外部
と通信しうる機能を具備した画像音声圧縮装置におい
て、前記画像ないし音声情報の圧縮あるいは伸張を行う
ためのLSIと同一半導体基板上に、前記装置外部との
通信のための制御回路、あるいは通信用バッファメモリ
を構成したことを特徴とする画像音声圧縮装置。
1. An image-sound compression apparatus having a function of compressing or expanding image or sound information, and a function of communicating the compressed image or sound information with the outside of the apparatus. An image / sound compression apparatus comprising a control circuit for communication with the outside of the apparatus or a communication buffer memory on the same semiconductor substrate as an LSI for decompression.
【請求項2】情報通信回路と、情報通信に関わる伝送誤
りの検出、ないし誤り訂正回路と、画像音声データの圧
縮ないし伸張回路を、同一半導体基板上に構成した請求
項1記載の画像音声圧縮装置。
2. An image and sound compression system according to claim 1, wherein the information communication circuit, the transmission error detection or error correction circuit related to the information communication, and the image and sound data compression or expansion circuit are formed on the same semiconductor substrate. apparatus.
【請求項3】画像ないし音声情報の圧縮伸張を行うCO
DEC機能を実現するための回路と、圧縮された画像な
いし音声情報を装置外部と通信しうる機能を実現するた
めの回路を具備した画像音声圧縮装置において、前記装
置外部との通信回路のすくなくとも1部に供給するクロ
ックパルスと、前記CODEC機能を実現するための回
路のすくなくとも1部に供給するクロックパルスとが、
共通の発信子から生成されたクロックパルスであること
を特徴とする画像音声圧縮装置。
3. A CO for compressing and expanding image or audio information.
In a video / audio compression apparatus equipped with a circuit for realizing a DEC function and a circuit for realizing a function capable of communicating compressed image or audio information with the outside of the apparatus, at least a communication circuit for communicating with the outside of the apparatus is at least 1 A clock pulse supplied to a part and a clock pulse supplied to at least a part of a circuit for realizing the CODEC function,
A video / audio compression device characterized in that it is a clock pulse generated from a common transmitter.
JP7204225A 1995-08-10 1995-08-10 Picture/sound compression device Pending JPH0955934A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7204225A JPH0955934A (en) 1995-08-10 1995-08-10 Picture/sound compression device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7204225A JPH0955934A (en) 1995-08-10 1995-08-10 Picture/sound compression device

Publications (1)

Publication Number Publication Date
JPH0955934A true JPH0955934A (en) 1997-02-25

Family

ID=16486917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7204225A Pending JPH0955934A (en) 1995-08-10 1995-08-10 Picture/sound compression device

Country Status (1)

Country Link
JP (1) JPH0955934A (en)

Similar Documents

Publication Publication Date Title
JP3427149B2 (en) Decoding circuit for coded signal, synchronization control method thereof, synchronization detection circuit and synchronization detection method
US6272149B1 (en) Digital serial data interface
US6137949A (en) Apparatus and method for transmitting variable rate data according to multiple storage state indicators
US20010028789A1 (en) Method of and apparatus for data recording, method of and apparatus for data reproduction, recording medium, and method of and apparatus for data transmission
US6754239B2 (en) Multiplexing apparatus and method, transmitting apparatus and method, and recording medium
JP4069472B2 (en) Data transmitting apparatus, data transmitting method, data receiving apparatus, and data receiving method
JPH0955934A (en) Picture/sound compression device
US6289427B1 (en) Controlling a read address or a write address based on the quantity of data read from or written into a memory
JP3438259B2 (en) Block data transmission method and block data transmission device
JPH1118071A (en) Slow reproduction system
JPH0750648A (en) Multiple channels asynchronous signal multiplex transmitter
JPH10313448A (en) Moving image transmitter and receiver
JPH10224782A (en) Image/voice compression device and semiconductor integrated circuit for image/voice compression
US6434162B1 (en) PCM data outputting method and PCM data output device enabling output of PCM group information and PCM data correctly correlated with each other
JPH1051771A (en) Image compression method and image compressor
JPH10154939A (en) Decoding clock generator by coding rate and its method
JPH09130269A (en) Error correction code frame constitution system
JPH07274112A (en) Digital information reproducing device
JPH09284726A (en) Signal delay device and signal processing device
JPH08322018A (en) Reproducing device for video/audio data
JPH10257499A (en) Device and method for encoding moving image
JP2001110125A (en) Recording/reproducing device and recording/reproducing method
KR100191314B1 (en) Reproducer of multi-channel audio signal
JPH08274813A (en) Method and device for multiplexing data
KR0144836B1 (en) Decoding method and apparatus