JPH0954625A - Reference voltage generating circuit and semiconductor device using same - Google Patents

Reference voltage generating circuit and semiconductor device using same

Info

Publication number
JPH0954625A
JPH0954625A JP21073895A JP21073895A JPH0954625A JP H0954625 A JPH0954625 A JP H0954625A JP 21073895 A JP21073895 A JP 21073895A JP 21073895 A JP21073895 A JP 21073895A JP H0954625 A JPH0954625 A JP H0954625A
Authority
JP
Japan
Prior art keywords
npn
current
collector
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21073895A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Arimura
一義 有村
Yoshiaki Sano
芳昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP21073895A priority Critical patent/JPH0954625A/en
Publication of JPH0954625A publication Critical patent/JPH0954625A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce variation in reference voltage with a supplied current. SOLUTION: Resistances R1 and R2 are equal in resistance value to each other, the rate of the current density of the collector current of an NPN type transistor(TR) Q2 to the current value of the collector current of an NPN TR Q1 is >=1, and NPN type TRs Q3 and Q4 have the same characteristics. An output voltage VRR = (baseemitter voltage of Q3)+(R2/R3).(difference between the base-emitter voltage of Q2 and the base emitter voltage of Q1) is equalized to the energy gap of a semiconductor. The current IB4 which flows from the resistance R1 to the base of the NPN type TR Q4 and the current IB3 which flows from the resistance R2 to the base of the NPN type TR Q3 become equal to each other and the NPN type TR Q3 performs feedback control so as to make the currents I1 and I2 constant, so even if a current I0 varies, the output voltage VRR becomes constant.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ベース・エミッタ間電
圧の差の正温度係数とベース・エミッタ間電圧の負温度
係数とを相殺させて温度ドリフトを低減する基準電圧生
成回路及びこれを用いた半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit for canceling a positive temperature coefficient of a base-emitter voltage difference and a negative temperature coefficient of a base-emitter voltage to reduce temperature drift, and a reference voltage generating circuit using the same. Related semiconductor device.

【0002】[0002]

【従来の技術】図5は、従来の基準電圧生成回路を示
す。抵抗R3の端子間電圧ΔVBEは、NPN型トラン
ジスタQ2のベース・エミッタ間電圧と、NPN型トラ
ンジスタQ1のベース・エミッタ間電圧の差である。N
PN型トランジスタQ1のコレクタ電流IC1とNPN
型トランジスタQ2のコレクタ電流IC2とが互いに等
しく、かつ、NPN型トランジスタQ2のコレクタ電流
密度がNPN型トランジスタQ1のコレクタ電流密度の
N倍(N>1)である場合、 ΔVBE=(kT/q)lnN ・・・(1) となり、温度係数が正になる。ここに、qは電子の電
荷、Tは絶対温度、kはボルツマン定数、lnは自然対
数である。一方、NPN型トランジスタのベース・エミ
ッタ間電圧の温度係数は負である。NPN型トランジス
タQ13のベース・エミッタ間電圧をVBE(Q13)
と表すと、出力電圧VRRは、 VRR=VBE(Q13)+(R2/R3)ΔVBE ・・・(2) となり、理論的に温度に依存しなくなる(温度ドリフト
が0になる)条件が存在し、この条件は、出力電圧VR
Rが、トランジスタを形成している半導体のバンドギャ
ップ電圧、シリコンの場合1.2Vに等しいときであ
る。
2. Description of the Related Art FIG. 5 shows a conventional reference voltage generating circuit. The terminal voltage ΔVBE of the resistor R3 is the difference between the base-emitter voltage of the NPN transistor Q2 and the base-emitter voltage of the NPN transistor Q1. N
PN transistor Q1 collector current IC1 and NPN
ΔVBE = (kT / q) when the collector current IC2 of the n-type transistor Q2 is equal to each other and the collector current density of the NPN-type transistor Q2 is N times (N> 1) the collector current density of the NPN-type transistor Q1. lnN (1) and the temperature coefficient becomes positive. Here, q is the charge of the electron, T is the absolute temperature, k is the Boltzmann constant, and ln is the natural logarithm. On the other hand, the temperature coefficient of the base-emitter voltage of the NPN transistor is negative. The base-emitter voltage of the NPN transistor Q13 is VBE (Q13)
Then, the output voltage VRR becomes: VRR = VBE (Q13) + (R2 / R3) ΔVBE (2), and there is a condition that theoretically does not depend on temperature (temperature drift becomes 0). , This condition is output voltage VR
R is equal to the band gap voltage of the semiconductor forming the transistor, which is 1.2 V in the case of silicon.

【0003】NPN型トランジスタQ1、Q2及びQ1
3には、定電流源10からの電流I0が分配されて供給
される。しかし、半導体基板の温度変動等により電流I
0が変化し、NPN型トランジスタQ13のベース電流
IB13が変化すると、コレクタ電流IC1とコレクタ
電流IC2との間に差が生じて、上式(1)が成立しな
くなり、出力電圧VRRが変化する。
NPN type transistors Q1, Q2 and Q1
The current I0 from the constant current source 10 is distributed and supplied to 3. However, due to the temperature fluctuation of the semiconductor substrate, the current I
When 0 changes and the base current IB13 of the NPN transistor Q13 changes, a difference occurs between the collector current IC1 and the collector current IC2, the above equation (1) is not satisfied, and the output voltage VRR changes.

【0004】この問題を解決するために、図6に示すよ
うな基準電圧生成回路が提案されている(特開平3−8
004号公報)。この回路では、抵抗R15の端子間電
圧、VBE(Q2)+(R12/R3)ΔVBEをバン
ッドギャップ電圧に等しくすることにより、この電圧を
{1+(R14/R15)}倍した出力配線VRRの温
度ドリフトが0になる。ここに、VBE(Q2)はNP
N型トランジスタQ2のベース・エミッタ間電圧であ
る。図中、11及び12はカレントミラー回路であり、
Q13、Q15及びQ16はNPN型トランジスタであ
り、Dはダイオードである。
In order to solve this problem, a reference voltage generating circuit as shown in FIG. 6 has been proposed (Japanese Patent Laid-Open No. 3-8).
004 publication). In this circuit, the voltage across terminals of the resistor R15, VBE (Q2) + (R12 / R3) ΔVBE, is made equal to the bandgap voltage, so that the temperature of the output wiring VRR multiplied by {1+ (R14 / R15)} The drift becomes zero. Here, VBE (Q2) is NP
This is the base-emitter voltage of the N-type transistor Q2. In the figure, 11 and 12 are current mirror circuits,
Q13, Q15 and Q16 are NPN type transistors, and D is a diode.

【0005】[0005]

【発明が解決しようとする課題】しかし、図6の回路に
おいても、半導体基板の温度変動等により基準電圧生成
回路に供給される電流I0が変化すると、ベース電流I
B13が変化し、NPN型トランジスタQ1のコレクタ
側とNPN型トランジスタQ2のコレクタ側との接続の
非対称性により、コレクタ電流I1Cとコレクタ電流I
2Cとの間に差が生じて、図5の場合と同様に出力電圧
VRRが変化する。また、カレントミラー回路11及び
12を用いていることによりトランジスタ段数が多くな
って抵抗R14の抵抗値を0にすることができず、出力
電圧VRRがバンドギャプ電圧よりも高くなる。半導体
集積回路の低消費電力化等のために電源電圧VCCが低
くされ、これに伴い、出力電圧VRRもより低い値が要
求されている。
However, even in the circuit of FIG. 6, when the current I0 supplied to the reference voltage generating circuit changes due to temperature fluctuations of the semiconductor substrate, the base current I0 is changed.
B13 changes, and due to the asymmetry of the connection between the collector side of the NPN type transistor Q1 and the collector side of the NPN type transistor Q2, the collector current I1C and the collector current I
2C and a difference occurs, and the output voltage VRR changes as in the case of FIG. Further, since the current mirror circuits 11 and 12 are used, the number of transistor stages increases, and the resistance value of the resistor R14 cannot be set to 0, and the output voltage VRR becomes higher than the band gap voltage. The power supply voltage VCC is lowered in order to reduce the power consumption of the semiconductor integrated circuit, and accordingly, a lower output voltage VRR is required.

【0006】本発明の目的は、このような問題点に鑑
み、供給電流の変化に対する基準電圧の変化を低減する
ことができる基準電圧生成回路及びこれを用いた半導体
装置を提供することにある。
In view of the above problems, it is an object of the present invention to provide a reference voltage generation circuit capable of reducing the change in the reference voltage with respect to the change in the supply current, and a semiconductor device using the reference voltage generation circuit.

【0007】[0007]

【課題を解決するための手段及びその作用効果】第1発
明の基準電圧生成回路では、例えば図1に示す如く、第
1NPN型トランジスタQ1のコレクタ及び第2NPN
型トランジスタQ2のコレクタがそれぞれ第1抵抗R1
及び第2抵抗R2を介して共に第1配線VRRに接続さ
れ、該第1NPN型トランジスタQ1のエミッタ及び該
第2NPN型トランジスタQ2のエミッタがそれぞれ直
接及び第3抵抗R3を介して共に第3NPN型トランジ
スタQ3のコレクタに接続され、該第3NPN型トラン
ジスタQ3のエミッタ及びベースがそれぞれ第2配線V
SS及び該第2NPN型トランジスタQ2のコレクタに
接続され、第4NPN型トランジスタQ4のエミッタ及
びベースがそれぞれ該第2配線VSS及び該第1NPN
型トランジスタQ1のコレクタに接続され、該第4NP
N型トランジスタQ4のコレクタが第4抵抗R4及びR
5を介して該第1配線VRRに接続され、該第1NPN
型トランジスタQ1のベースと該第2NPN型トランジ
スタQ2のベースとが略一定の同電位にされ、該第1配
線に略一定の電流を供給する電流供給手段が接続され、
該第1抵抗R1と該第2抵抗R2の抵抗値が互いに略等
しく、該第2NPN型トランジスタQ2のコレクタ電流
の電流密度と該第1NPN型トランジスタQ1のコレク
タ電流の電流密度との比が1より大きく、該第3NPN
型トランジスタQ3と該第4NPN型トランジスタQ4
の特性が互いに略等しく、該第1配線VRRと該第2配
線VSSとの間に、該第1、第2及び第3のNPN型ト
ランジスタQ1、Q2及びQ3を形成する半導体のエネ
ルギーギャップに略等しい電圧を基準電圧として出力す
る。
In the reference voltage generating circuit of the first invention, for example, as shown in FIG. 1, the collector of the first NPN transistor Q1 and the second NPN transistor are connected.
The collector of the transistor Q2 has a first resistor R1
And an emitter of the first NPN type transistor Q1 and an emitter of the second NPN type transistor Q2 are directly connected to each other and a third NPN type transistor via a third resistor R3. It is connected to the collector of Q3 and the emitter and base of the third NPN transistor Q3 are respectively connected to the second wiring V.
SS and the collector of the second NPN transistor Q2, and the emitter and base of the fourth NPN transistor Q4 are the second wiring VSS and the first NPN, respectively.
Type transistor Q1 is connected to the collector of the fourth NP
The collector of the N-type transistor Q4 has fourth resistors R4 and R4.
5 is connected to the first wiring VRR via
The base of the second transistor Q1 and the base of the second NPN transistor Q2 are set to substantially the same potential, and a current supply means for supplying a substantially constant current is connected to the first wiring,
The resistance values of the first resistor R1 and the second resistor R2 are substantially equal to each other, and the ratio of the collector current current density of the second NPN transistor Q2 to the collector current current density of the first NPN transistor Q1 is 1 or less. Large, the third NPN
Type transistor Q3 and the fourth NPN type transistor Q4
Characteristics are substantially equal to each other and substantially equal to the energy gap of the semiconductor forming the first, second and third NPN transistors Q1, Q2 and Q3 between the first wiring VRR and the second wiring VSS. The same voltage is output as the reference voltage.

【0008】この第1発明では、電流供給手段により供
給される電流I0の変化により、電流I1及びI2が変
化しても、第1抵抗R1から第4NPN型トランジスタ
Q4のベースに流れる電流IB4と第2抵抗R2から第
3NPN型トランジスタQ3のベースに流れる電流IB
3とが互いに略等しくなるので、第1NPN型トランジ
スタQ1のコレクタ電流I1Cと第2NPN型トランジ
スタQ2のコレクタ電流I2Cとが互いに略等しくな
り、第1配線VRRと第2配線VSSとの間の出力電圧
が略一定になる。また、第3NPN型トランジスタQ3
により、電流I1及びI2が略一定になるようにフィー
ドバック制御されるので、該出力電圧がより一定にな
る。
In the first aspect of the invention, even if the currents I1 and I2 change due to the change of the current I0 supplied by the current supply means, the current IB4 flowing from the first resistor R1 to the base of the fourth NPN transistor Q4 and The current IB flowing from the second resistor R2 to the base of the third NPN type transistor Q3
3 becomes substantially equal to each other, the collector current I1C of the first NPN transistor Q1 and the collector current I2C of the second NPN transistor Q2 become substantially equal to each other, and the output voltage between the first wiring VRR and the second wiring VSS. Becomes almost constant. Also, the third NPN transistor Q3
By this, the currents I1 and I2 are feedback-controlled so as to be substantially constant, so that the output voltage becomes more constant.

【0009】第1発明の第1態様では、例えば図1に示
す如く、上記第4NPN型トランジスタQ4のコレクタ
が上記第4抵抗R5の一端に接続され、該第4抵抗R5
の他端が、一方では上記第1及び第2のNPN型トラン
ジスタQ1及びQ2のベースに接続され、他方では第5
抵抗R4を介して上記第2配線VRRに接続されてい
る。
In the first aspect of the first invention, for example, as shown in FIG. 1, the collector of the fourth NPN transistor Q4 is connected to one end of the fourth resistor R5, and the fourth resistor R5 is connected.
The other end of which is connected to the bases of the first and second NPN transistors Q1 and Q2 on the one hand, and the fifth on the other hand.
It is connected to the second wiring VRR through the resistor R4.

【0010】この第1態様では、第1及び第2のNPN
型トランジスタQ1及びQ2のベースが第4抵抗R5の
他端に接続されているので、構成が簡単になる。第1発
明の第2態様では、例えば図3に示す如く、上記電流供
給手段は、コレクタ及びエミッタがそれぞれ電源供給線
VCC及び上記第1配線VRRに接続された第5NPN
型トランジスタQ5と、該電源供給線VCCと該第5N
PN型トランジスタQ5のベースとの間に接続され、制
御信号Sによりオン/オフされる定電流源10Aと、コ
レクタ、エミッタ及びベースがそれぞれ該第5NPN型
トランジスタQ5のベース、上記第2配線VSS及び上
記第4NPN型トランジスタQ4のコレクタに接続され
た第6NPN型トランジスタQ6とを有する。
In this first aspect, the first and second NPN
Since the bases of the type transistors Q1 and Q2 are connected to the other end of the fourth resistor R5, the structure is simplified. In the second aspect of the first aspect of the invention, for example, as shown in FIG. 3, the current supply means includes a fifth NPN whose collector and emitter are connected to the power supply line VCC and the first wiring VRR, respectively.
Type transistor Q5, the power supply line VCC and the fifth N
A constant current source 10A connected between the base of the PN transistor Q5 and turned on / off by a control signal S, and a collector, an emitter and a base of the fifth NPN transistor Q5, the second wiring VSS, and And a sixth NPN transistor Q6 connected to the collector of the fourth NPN transistor Q4.

【0011】この第2態様によれば、制御信号Sにより
定電流源10Aをオフにすると、第5NPN型トランジ
スタQ5のベース電流及びコレクタ電流I5が0にな
り、省電力化が達成される。第1発明の第3態様では、
例えば図4に示す如く、上記定電流源10Aは、第1電
流に比例した第2電流を上記第5NPN型トランジスタ
Q5のベース及び上記第6NPN型トランジスタQ6の
コレクタに供給するカレントミラー回路13と、制御信
号Sにより該第1電流がオン/オフされ、オンのときに
該第1電流を略一定にさせるスイッチ回路14とを有す
る。
According to the second aspect, when the constant current source 10A is turned off by the control signal S, the base current and collector current I5 of the fifth NPN transistor Q5 become 0, and power saving is achieved. In the third aspect of the first invention,
For example, as shown in FIG. 4, the constant current source 10A includes a current mirror circuit 13 that supplies a second current proportional to the first current to the base of the fifth NPN transistor Q5 and the collector of the sixth NPN transistor Q6. The first current is turned on / off by the control signal S, and the switch circuit 14 keeps the first current substantially constant when turned on.

【0012】第2発明の半導体装置では、上記いずれか
の基準電圧生成回路を有する。
The semiconductor device of the second invention has any one of the above reference voltage generation circuits.

【0013】[0013]

【実施例】以下、図面に基づいて本発明の実施例を説明
する。 [第1実施例]図1は、第1実施例の基準電圧生成回路
を示す。この基準電圧生成回路は、例えば携帯電話器等
に用いられる半導体集積回路の一部である。
Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 shows a reference voltage generating circuit according to the first embodiment. The reference voltage generating circuit is a part of a semiconductor integrated circuit used in, for example, a mobile phone.

【0014】NPN型トランジスタQ1のコレクタ及び
NPN型トランジスタQ2のコレクタはそれぞれ、抵抗
R1及びR2を介して出力配線VRRに接続されてい
る。NPN型トランジスタQ1のエミッタ及びNPN型
トランジスタQ2のエミッタはそれぞれ、直接及び抵抗
R3を介してNPN型トランジスタQ3のコレクタに接
続されている。NPN型トランジスタQ3のエミッタ及
びベースはそれぞれ、グランド線VSS及びNPN型ト
ランジスタQ2のコレクタに接続されている。
The collector of the NPN transistor Q1 and the collector of the NPN transistor Q2 are connected to the output wiring VRR via resistors R1 and R2, respectively. The emitter of the NPN type transistor Q1 and the emitter of the NPN type transistor Q2 are connected to the collector of the NPN type transistor Q3 directly and via the resistor R3, respectively. The emitter and base of the NPN type transistor Q3 are connected to the ground line VSS and the collector of the NPN type transistor Q2, respectively.

【0015】出力電圧VRRは、 VRR=VBE(Q3)+(R2/R3)ΔVBE ・・・(3) となる。ここに、ΔVBEは、NPN型トランジスタQ
2のベース・エミッタ間電圧と、NPN型トランジスタ
Q1のベース・エミッタ間電圧との差であり、VBE
(Q3)は、NPN型トランジスタQ3のベース・エミ
ッタ間電圧である。NPN型トランジスタQ1のコレク
タ電流I1Cの電流密度とNPN型トランジスタQ2の
コレクタ電流I2Cの電流密度との比Nが1より大きく
かつ一定である場合に、出力電圧VRRをバンッドギャ
ップ電圧に等しくすることにより、出力電圧VRRの温
度ドリフトが理論的に0になる。
The output voltage VRR is VRR = VBE (Q3) + (R2 / R3) ΔVBE (3) Where ΔVBE is the NPN transistor Q
VBE is the difference between the base-emitter voltage of 2 and the base-emitter voltage of the NPN transistor Q1.
(Q3) is the base-emitter voltage of the NPN transistor Q3. By making the output voltage VRR equal to the bandgap voltage when the ratio N of the collector current I1C of the NPN transistor Q1 and the collector current I2C of the NPN transistor Q2 is greater than 1 and constant. , The temperature drift of the output voltage VRR theoretically becomes zero.

【0016】出力配線VRRと電源供給線VCCとの間
には、定電流源10が接続され、定電流源10から本体
部20へ一定の電流I0が供給され、抵抗R1及びR2
に流れる電流I1及びI2は一定になる。しかし、半導
体基板の温度変動等により電流I0が変化すると、電流
I1及びI2が変化し、NPN型トランジスタQ3のベ
ース電流IB3も変化し、コレクタ電流I1Cとコレク
タ電流I2Cとの間に差が生じて、上記電流密度比Nが
変化し、出力電圧VRRが変化する原因となる。
A constant current source 10 is connected between the output wiring VRR and the power supply line VCC, a constant current I0 is supplied from the constant current source 10 to the main body 20, and resistors R1 and R2 are provided.
The currents I1 and I2 flowing through are constant. However, when the current I0 changes due to the temperature change of the semiconductor substrate, the currents I1 and I2 change, the base current IB3 of the NPN transistor Q3 also changes, and a difference occurs between the collector current I1C and the collector current I2C. The current density ratio N changes, which causes the output voltage VRR to change.

【0017】そこで、電流I0が変化してもIC1=I
2Cを成立させるために、R1=R2とし、NPN型ト
ランジスタQ3と同一特性のNPN型トランジスタQ4
のベースを、NPN型トランジスタQ1のコレクタに接
続し、NPN型トランジスタQ4のエミッタをグランド
線VSSに接続し、NPN型トランジスタQ4のコレク
タを、抵抗R5及びR6を介して出力配線VRRに接続
している。また、NPN型トランジスタQ1のベースと
NPN型トランジスタQ2のベースとを共に抵抗R4と
抵抗R5との接続点に接続し、NPN型トランジスタQ
3に流れる電流がNPN型トランジスタQ4に流れる電
流に等しくなるように、抵抗R4及びR5の抵抗値を定
めている。
Therefore, even if the current I0 changes, IC1 = I
In order to establish 2C, R1 = R2 and NPN transistor Q4 having the same characteristics as NPN transistor Q3.
Of the NPN transistor Q1 is connected to the collector of the NPN transistor Q1, the emitter of the NPN transistor Q4 is connected to the ground line VSS, and the collector of the NPN transistor Q4 is connected to the output wiring VRR via the resistors R5 and R6. There is. Further, the base of the NPN transistor Q1 and the base of the NPN transistor Q2 are both connected to the connection point of the resistors R4 and R5, and the NPN transistor Q is connected.
The resistance values of the resistors R4 and R5 are determined so that the current flowing in 3 becomes equal to the current flowing in the NPN transistor Q4.

【0018】NPN型トランジスタQ3は、電流I1及
びI2が一定になるように機能する。すなわち、電流I
2が増加すると、NPN型トランジスタQ1のエミッタ
電位が低下して電流I1も増加する。また、電流I1が
増加してNPN型トランジスタQ4のベース電位VRR
−I1・R1が低下すると、NPN型トランジスタQ4
のコレクタ電流I4が減少し、NPN型トランジスタQ
1及びQ2のベース電位VRR−I4・R4が上昇して
電流I1及びI2が増加する。しかし、NPN型トラン
ジスタQ3のベース電位VRR−I2・R2が低下し
て、NPN型トランジスタQ3のコレクタ電流が減少
し、電流I1及びI2が低下するので、電流I1及びI
2が一定になるようにフィードバック制御される。
The NPN transistor Q3 functions so that the currents I1 and I2 are constant. That is, the current I
When 2 increases, the emitter potential of the NPN transistor Q1 decreases and the current I1 also increases. In addition, the current I1 increases to increase the base potential VRR of the NPN transistor Q4.
-When I1 and R1 decrease, NPN transistor Q4
Collector current I4 of the NPN transistor Q
The base potentials VRR-I4.R4 of 1 and Q2 rise and the currents I1 and I2 increase. However, since the base potential VRR-I2 · R2 of the NPN transistor Q3 decreases, the collector current of the NPN transistor Q3 decreases, and the currents I1 and I2 decrease, the currents I1 and I2 decrease.
Feedback control is performed so that 2 becomes constant.

【0019】本第1実施例では、本体部20に供給され
る電流I0の変化により、電流I1及びI2が変化して
も、抵抗R1からNPN型トランジスタQ4のベースに
流れる電流IB4と抵抗R2からNPN型トランジスタ
Q3のベースに流れる電流IB3とが互いに等しくなる
ので、NPN型トランジスタQ1のコレクタ電流I1C
とNPN型トランジスタQ2のコレクタ電流I2Cとが
互いに等しくなり、上記電流密度比Nが一定になって、
出力電圧VRRが一定になる。また、上記フィードバッ
ク制御により、出力電圧VRRがより一定になるように
制御される。
In the first embodiment, even if the currents I1 and I2 change due to the change in the current I0 supplied to the main body 20, the current IB4 flowing from the resistor R1 to the base of the NPN transistor Q4 and the resistor R2 change. Since the current IB3 flowing through the base of the NPN type transistor Q3 becomes equal to each other, the collector current I1C of the NPN type transistor Q1.
And the collector current I2C of the NPN transistor Q2 become equal to each other, and the current density ratio N becomes constant,
The output voltage VRR becomes constant. Further, the output voltage VRR is controlled to be more constant by the feedback control.

【0020】[第2実施例]図2は、第2実施例の基準
電圧生成回路を示す。この本体部20Aでは、NPN型
トランジスタQ4のコレクタが抵抗R6を介して出力配
線VRRに接続され、出力配線VRRとグランド線VS
Sとの間に直列接続された抵抗R4と抵抗R5との分圧
が、NPN型トランジスタQ1のベース及びNPN型ト
ランジスタQ3のベースに供給されている。他の点は、
図1と同一構成であり、明らかに図1の場合と同じ効果
が得られる。
[Second Embodiment] FIG. 2 shows a reference voltage generating circuit according to a second embodiment. In the main body 20A, the collector of the NPN transistor Q4 is connected to the output wiring VRR via the resistor R6, and the output wiring VRR and the ground line VS are connected.
The voltage division between the resistor R4 and the resistor R5 connected in series with S is supplied to the base of the NPN transistor Q1 and the base of the NPN transistor Q3. Other points are
The configuration is the same as that of FIG. 1, and obviously the same effect as in the case of FIG. 1 is obtained.

【0021】[第3実施例]図3は、第3実施例の基準
電圧生成回路を示す。この回路では、スタンバイモード
の時に本体部20に供給する電流を0にして省電力化を
図るため、NPN型トランジスタQ5のコレクタ及びエ
ミッタがそれぞれ電源供給線VCC及び出力配線VRR
に接続され、電源供給線VCCとNPN型トランジスタ
Q5のベースとの間に、制御信号Sによりオン・オフす
る定電流源10Aが接続されている。また、定電流源1
0Aの余分な出力電流をグランド線VSS側に流し、か
つ、この電流が出力電圧VRRに影響しないようにする
ために、NPN型トランジスタQ6のコレクタ、エミッ
タ及びベースがそれぞれNPN型トランジスタQ5のベ
ース、グランド線VSS及びNPN型トランジスタQ4
のコレクタに接続されている。
[Third Embodiment] FIG. 3 shows a reference voltage generating circuit according to a third embodiment. In this circuit, in order to save power by setting the current supplied to the main body 20 to 0 in the standby mode, the collector and the emitter of the NPN transistor Q5 are connected to the power supply line VCC and the output line VRR, respectively.
A constant current source 10A that is turned on / off by a control signal S is connected between the power supply line VCC and the base of the NPN transistor Q5. In addition, the constant current source 1
In order to pass an extra output current of 0 A to the ground line VSS side and prevent this current from affecting the output voltage VRR, the collector, emitter and base of the NPN transistor Q6 are respectively the base of the NPN transistor Q5, Ground line VSS and NPN type transistor Q4
Connected to the collector.

【0022】上記構成において、制御信号Sにより定電
流源10Aをオフにすると、NPN型トランジスタQ5
のベース電流及びコレクタ電流I5が0になり、省電力
化が達成される。また、電流I0の変化により電流I5
が変化しても、上記第1実施例で述べた理由により、出
力電圧VRRの変動が防止される。 [第4実施例]図4は、第4実施例の基準電圧生成回路
を示す。
In the above configuration, when the constant current source 10A is turned off by the control signal S, the NPN transistor Q5
The base current and collector current I5 of 0 become 0, and power saving is achieved. Also, due to the change in the current I0, the current I5
Even if the value of VRR changes, the output voltage VRR is prevented from fluctuating due to the reason described in the first embodiment. [Fourth Embodiment] FIG. 4 shows a reference voltage generating circuit according to the fourth embodiment.

【0023】この回路では、定電流源10Aが、カレン
トミラー回路13と、スイッチ回路14とで構成されて
いる。カレントミラー回路13は、PNP型トランジス
タQ7とPNP型トランジスタQ8とからなり、スイッ
チ回路14は、ダーリントン接続されたNPN型トラン
ジスタQ9及びQ10と、入力インピーダンスを高くす
るための抵抗R6と、NPN型トランジスタQ10にベ
ース電圧を与えるための抵抗R7とからなる。また、N
PN型トランジスタQ6のコレクタ・エミッタ間には、
位相補償して発振を防止するためのキャパシタCが接続
されている。他の点は、上記第3実施例と同一である。
In this circuit, the constant current source 10A is composed of a current mirror circuit 13 and a switch circuit 14. The current mirror circuit 13 includes a PNP type transistor Q7 and a PNP type transistor Q8, and a switch circuit 14 has Darlington-connected NPN type transistors Q9 and Q10, a resistor R6 for increasing the input impedance, and an NPN type transistor. It comprises a resistor R7 for applying a base voltage to Q10. Also, N
Between the collector and emitter of the PN transistor Q6,
A capacitor C for compensating the phase and preventing oscillation is connected. The other points are the same as in the third embodiment.

【0024】上記構成において、制御信号Sを高レベル
にすると、NPN型トランジスタQ9及びQ10がオン
になり、PNP型トランジスタQ7に一定のコレクタ電
流が流れ、これに比例したコレクタ電流がPNP型トラ
ンジスタQ8に流れる。制御信号Sを低レベルにする
と、NPN型トランジスタQ9及びQ10がオフにな
り、PNP型トランジスタQ7、Q8及びNPN型トラ
ンジスタQ5もオフになって、I0=0となる。
In the above structure, when the control signal S is set to a high level, the NPN type transistors Q9 and Q10 are turned on, a constant collector current flows in the PNP type transistor Q7, and a collector current proportional to this is generated in the PNP type transistor Q8. Flow to. When the control signal S is set to a low level, the NPN type transistors Q9 and Q10 are turned off, the PNP type transistors Q7 and Q8 and the NPN type transistor Q5 are also turned off, and I0 = 0.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の基準電圧生成回路を示す
図である。
FIG. 1 is a diagram showing a reference voltage generation circuit according to a first embodiment of the present invention.

【図2】本発明の第2実施例の基準電圧生成回路を示す
図である。
FIG. 2 is a diagram showing a reference voltage generation circuit according to a second embodiment of the present invention.

【図3】本発明の第3実施例の基準電圧生成回路を示す
図である。
FIG. 3 is a diagram showing a reference voltage generation circuit according to a third embodiment of the present invention.

【図4】本発明の第4実施例の基準電圧生成回路を示す
図である。
FIG. 4 is a diagram showing a reference voltage generation circuit according to a fourth embodiment of the present invention.

【図5】従来の基準電圧生成回路を示す図である。FIG. 5 is a diagram showing a conventional reference voltage generation circuit.

【図6】従来の他の基準電圧生成回路を示す図である。FIG. 6 is a diagram showing another conventional reference voltage generation circuit.

【符号の説明】[Explanation of symbols]

10、10A 定電流源 20、20A 本体部 13 カレントミラー回路 14 スイッチ回路 10, 10A constant current source 20, 20A main body 13 current mirror circuit 14 switch circuit

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1NPN型トランジスタのコレクタ及
び第2NPN型トランジスタのコレクタがそれぞれ第1
抵抗及び第2抵抗を介して共に第1配線に接続され、該
第1NPN型トランジスタのエミッタ及び該第2NPN
型トランジスタのエミッタがそれぞれ直接及び第3抵抗
を介して共に第3NPN型トランジスタのコレクタに接
続され、該第3NPN型トランジスタのエミッタ及びベ
ースがそれぞれ第2配線及び該第2NPN型トランジス
タのコレクタに接続され、 第4NPN型トランジスタのエミッタ及びベースがそれ
ぞれ該第2配線及び該第1NPN型トランジスタのコレ
クタに接続され、該第4NPN型トランジスタのコレク
タが第4抵抗を介して該第1配線に接続され、 該第1NPN型トランジスタのベースと該第2NPN型
トランジスタのベースとが略一定の同電位にされ、 該第1配線に略一定の電流を供給する電流供給手段が接
続され、 該第1抵抗と該第2抵抗の抵抗値が互いに略等しく、該
第2NPN型トランジスタのコレクタ電流の電流密度と
該第1NPN型トランジスタのコレクタ電流の電流密度
との比が1より大きく、該第3NPN型トランジスタと
該第4NPN型トランジスタの特性が互いに略等しく、 該第1配線と該第2配線との間に、該第1、第2及び第
3のNPN型トランジスタを形成する半導体のエネルギ
ーギャップに略等しい電圧を基準電圧として出力するこ
とを特徴とする基準電圧生成回路。
1. The collector of the first NPN type transistor and the collector of the second NPN type transistor are respectively the first
A resistor and a second resistor are both connected to the first wiring, and the emitter of the first NPN transistor and the second NPN are connected.
The emitter of the N-type transistor is connected directly and via the third resistor to the collector of the third NPN-type transistor, and the emitter and base of the third NPN-type transistor are connected to the second wiring and the collector of the second NPN-type transistor, respectively. An emitter and a base of the fourth NPN transistor are connected to the second wiring and a collector of the first NPN transistor, respectively, and a collector of the fourth NPN transistor is connected to the first wiring through a fourth resistor, The base of the first NPN-type transistor and the base of the second NPN-type transistor are set to a substantially constant same potential, and a current supply means for supplying a substantially constant current is connected to the first wiring, and the first resistor and the first resistor are connected. The resistance values of the two resistors are substantially equal to each other, and the collector current of the second NPN transistor is the current. The ratio of the density to the current density of the collector current of the first NPN type transistor is greater than 1, the characteristics of the third NPN type transistor and the fourth NPN type transistor are substantially equal to each other, and the first wiring and the second wiring are In the meantime, a reference voltage generating circuit, which outputs a voltage substantially equal to an energy gap of a semiconductor forming the first, second and third NPN transistors as a reference voltage.
【請求項2】 前記第4NPN型トランジスタのコレク
タが前記第4抵抗の一端に接続され、該第4抵抗の他端
が、一方では前記第1及び第2のNPN型トランジスタ
のベースに接続され、他方では第5抵抗を介して前記第
2配線に接続されていることを特徴とする請求項1記載
の基準電圧生成回路。
2. The collector of the fourth NPN transistor is connected to one end of the fourth resistor, and the other end of the fourth resistor is connected to the bases of the first and second NPN transistors on the one hand, On the other hand, the reference voltage generation circuit according to claim 1, wherein the reference voltage generation circuit is connected to the second wiring via a fifth resistor.
【請求項3】 前記電流供給手段は、 コレクタ及びエミッタがそれぞれ電源供給線及び前記第
1配線に接続された第5NPN型トランジスタと、 該電源供給線と該第5NPN型トランジスタのベースと
の間に接続され、制御信号によりオン/オフされる定電
流源と、 コレクタ、エミッタ及びベースがそれぞれ該第5NPN
型トランジスタのベース、前記第2配線及び前記第4N
PN型トランジスタのコレクタに接続された第6NPN
型トランジスタとを有することを特徴とする請求項1又
は2記載の基準電圧生成回路。
3. The current supplying means includes a fifth NPN transistor having a collector and an emitter connected to a power supply line and the first wiring, respectively, and between the power supply line and the base of the fifth NPN transistor. A constant current source that is connected and is turned on / off by a control signal, and a collector, an emitter, and a base are each the fifth NPN.
-Type transistor base, the second wiring and the fourth N
A sixth NPN connected to the collector of a PN transistor
3. The reference voltage generation circuit according to claim 1, further comprising a type transistor.
【請求項4】 前記定電流源は、 第1電流に比例した第2電流を前記第5NPN型トラン
ジスタのベース及び前記第6NPN型トランジスタのコ
レクタに供給するカレントミラー回路と、 制御信号により該第1電流がオン/オフされ、オンのと
きに該第1電流を略一定にさせるスイッチ回路とを有す
ることを特徴とする請求項3記載の基準電圧生成回路。
4. The constant current source includes a current mirror circuit for supplying a second current proportional to the first current to the base of the fifth NPN transistor and the collector of the sixth NPN transistor, and the first mirror according to a control signal. 4. The reference voltage generation circuit according to claim 3, further comprising a switch circuit that turns on / off the current and makes the first current substantially constant when the current is on.
【請求項5】 請求項1乃至4のいずれか1つに記載の
基準電圧生成回路を有することを特徴とする半導体装
置。
5. A semiconductor device comprising the reference voltage generation circuit according to claim 1. Description:
JP21073895A 1995-08-18 1995-08-18 Reference voltage generating circuit and semiconductor device using same Withdrawn JPH0954625A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21073895A JPH0954625A (en) 1995-08-18 1995-08-18 Reference voltage generating circuit and semiconductor device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21073895A JPH0954625A (en) 1995-08-18 1995-08-18 Reference voltage generating circuit and semiconductor device using same

Publications (1)

Publication Number Publication Date
JPH0954625A true JPH0954625A (en) 1997-02-25

Family

ID=16594301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21073895A Withdrawn JPH0954625A (en) 1995-08-18 1995-08-18 Reference voltage generating circuit and semiconductor device using same

Country Status (1)

Country Link
JP (1) JPH0954625A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525596B2 (en) 1999-09-13 2003-02-25 Toko, Inc. Series regulator having a power supply circuit allowing low voltage operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525596B2 (en) 1999-09-13 2003-02-25 Toko, Inc. Series regulator having a power supply circuit allowing low voltage operation

Similar Documents

Publication Publication Date Title
US4350904A (en) Current source with modified temperature coefficient
US3893018A (en) Compensated electronic voltage source
US4506208A (en) Reference voltage producing circuit
JPH0561558A (en) Reference voltage generating circuit
US4578633A (en) Constant current source circuit
JPH0365716A (en) Constant voltage circuit
JPS604611B2 (en) Bias current supply circuit
GB2355552A (en) Electronic circuit for supplying a reference current
JPH0954625A (en) Reference voltage generating circuit and semiconductor device using same
JP3347896B2 (en) Constant voltage source circuit
JPH08339232A (en) Reference voltage circuit
JPH08185236A (en) Reference voltage generating circuit
JP3529601B2 (en) Constant voltage generator
JPH0527139B2 (en)
JPS62182819A (en) Power supply circuit
JPH04245313A (en) Constatn voltage cirucit
JPH01288911A (en) Bicmos reference voltage generator
JP2836339B2 (en) Constant voltage generator
JPH08314553A (en) Constant voltage circuit
JP4163861B2 (en) Semiconductor device
JPH04223509A (en) Constant voltage circuit
JP2591817Y2 (en) Constant voltage generation circuit
JP3024026B2 (en) Band gap type constant voltage generator
JPH0420209B2 (en)
JPH07183737A (en) Current source circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105