JPH0939296A - Led head - Google Patents
Led headInfo
- Publication number
- JPH0939296A JPH0939296A JP21257995A JP21257995A JPH0939296A JP H0939296 A JPH0939296 A JP H0939296A JP 21257995 A JP21257995 A JP 21257995A JP 21257995 A JP21257995 A JP 21257995A JP H0939296 A JPH0939296 A JP H0939296A
- Authority
- JP
- Japan
- Prior art keywords
- data
- current
- light
- light emission
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の利用分野】この発明はLEDヘッドに関し、特
に発光体単位や、発光体のブロック単位のばらつきを補
正し、さらに階調印画を行うようにしたLEDヘッドに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LED head, and more particularly to an LED head which corrects variations in units of light emitters and in units of blocks of light emitters and further performs gradation printing.
【0002】[0002]
【従来技術】特公平6−30891号公報はサーマルヘ
ッドについて、各ドット毎にカウンタを設けて階調印画
データをカウンタにプリセットし、エネーブルクロック
でカウンタを1ビットずつ減算し、カウンタの値が0に
なるまで印画することを提案している。しかしながらこ
の手法は、発光体のばらつきの著しいLEDヘッドには
適用できない。LEDヘッドでは複数の発光体からなる
発光体のブロック、例えばLEDアレイ、毎のばらつき
が著しく、これを補正する必要がある。またブロック内
での個別の発光体毎のばらつきも著しい。そこでこれら
を全て発光時間の制御で処理しようとすると、発光体を
駆動する前に、ブロック単位のばらつき補正データと発
光体毎のばらつき補正データと、階調印画データとを加
算して、発光時間を求める必要がある。このような処理
は大量の演算を必要とし、LEDヘッドを高価格化する
と共に、高速印画の妨げとなる。2. Description of the Related Art Japanese Patent Publication No. 6-30891 discloses a thermal head in which a counter is provided for each dot to preset gradation printing data in the counter, and the counter is subtracted by one bit with an enable clock. It proposes to print until it reaches 0. However, this method cannot be applied to the LED head in which the variation of the light emitter is remarkable. In the LED head, there is a considerable variation in each block of the light emitters including a plurality of light emitters, for example, the LED array, and it is necessary to correct this. In addition, the variation among individual light emitters within the block is remarkable. Therefore, if all of these are to be processed by controlling the light emission time, the variation correction data in units of blocks, the variation correction data for each light emission body, and the gradation printing data are added before driving the light emission body to obtain the light emission time. Need to ask. Such processing requires a large amount of calculation, makes the LED head expensive, and hinders high-speed printing.
【0003】[0003]
【発明の課題】この発明の課題は、LEDヘッドのばら
つき補正と階調印画を単純な回路で正確に行うことにあ
る。SUMMARY OF THE INVENTION It is an object of the present invention to accurately correct variations in an LED head and print a gradation with a simple circuit.
【0004】[0004]
【発明の構成】この発明はLEDヘッドの、各発光体毎
のばらつき補正データを記憶するための第1のメモリ
と、LEDヘッドでの複数の発光体からなるブロック毎
のばらつき補正データを記憶するための第2のメモリ
と、LEDヘッドの各発光体毎の階調印画データを記憶
するための第3のメモリと、前記各メモリから前記各デ
ータを読み出すための読み出し手段と、前記各発光体に
発光電流を供給するための、出力可変電流源と、読み出
した第1及び第2のメモリのデータに従って前記出力可
変電流源を制御し、発光電流を変化させるための発光電
流制御手段と、読み出した第3のメモリのデータに従っ
て前記出力可変電流源からの発光電流の持続時間を制御
するための発光時間制御手段、とを設けたことを特徴と
する。According to the present invention, a first memory for storing variation correction data for each light emitting body of an LED head and variation correction data for each block composed of a plurality of light emitting bodies in the LED head are stored. A second memory for storing the gradation print data for each light emitter of the LED head, a reading means for reading each data from each memory, and each light emitter. An output variable current source for supplying a light emission current, a light emission current control means for controlling the output variable current source according to the read data of the first and second memories, and changing the light emission current; And a light emission time control means for controlling the duration of the light emission current from the output variable current source according to the data of the third memory.
【0005】好ましくは、前記第1〜第3の各メモリを
前記各データをBCDコード化して記憶するように構成
し、前記読み出し手段を前記各データをメモリ毎に時分
割してビット毎に読み出すように構成し、前記出力可変
電流源をその発光電流が前記BCDコードの各ビットに
応じた重みで変化するように構成して、読み出した第1
及び第2のメモリの各ビットに同期して、発光電流制御
手段で出力可変電流源からの発光電流を変化させ、さら
に前記発光時間制御手段を、読み出した第3のメモリの
各ビット毎に、その重みに応じた幅のパルスを発生させ
るパルス発生回路で構成し、各パルス幅の間、出力可変
電流源からほぼ一定の発光電流を発生させるようにす
る。Preferably, each of the first to third memories is configured to store each of the data in a BCD code, and the reading means reads each of the data by time division in each memory. And the read-out first variable current source is configured to change its light emission current with a weight corresponding to each bit of the BCD code, and read the first variable current source.
And in synchronization with each bit of the second memory, the light emission current control means changes the light emission current from the output variable current source, and further, the light emission time control means, for each bit of the read third memory, The pulse generation circuit is configured to generate a pulse having a width corresponding to the weight, and the output variable current source generates a substantially constant light emission current during each pulse width.
【0006】[0006]
【発明の作用】請求項1の発明では、第1のメモリに発
光体毎のばらつき補正データを、第2のメモリにブロッ
ク毎のばらつき補正データを、第3のメモリに階調印画
データを記憶させる。そして発光体毎のばらつき補正デ
ータとブロック毎のばらつき補正データに従って、出力
可変電流源を制御し、発光電流を制御する。また階調印
画データに従って、発光時間を制御する。このためばら
つきの補正と階調印画は別個に行え、またブロックばら
つきの補正と発光体毎のばらつき補正も別個に行うこと
ができ、ばらつきの補正データと階調印画データの合成
演算を必要としない。According to the invention of claim 1, the first memory stores the variation correction data for each light emitter, the second memory stores the variation correction data for each block, and the third memory stores the gradation printing data. Let Then, the output variable current source is controlled according to the variation correction data for each light emitter and the variation correction data for each block to control the light emission current. The light emission time is controlled according to the gradation print data. Therefore, the variation correction and the gradation printing can be performed separately, and the block variation correction and the variation correction for each light emitter can also be performed separately, and a synthetic calculation of the variation correction data and the gradation printing data is not required. .
【0007】請求項2の発明では、発光体毎のばらつき
補正とブロック毎のばらつき補正と階調印画とを、文字
通り別個に時分割で行う。ばらつきの補正は、ばらつき
補正データのBCDコードでの各ビットの重みに応じ
て、発光電流を変化させることで行い、階調印画は、階
調印画データのBCDコードでの各ビットの重みに応じ
たパルス幅で、発光時間を制御することで行う。According to the second aspect of the present invention, the variation correction for each light emitter, the variation correction for each block, and the gradation printing are performed in a time-divided manner, literally separately. The variation is corrected by changing the light emission current according to the weight of each bit in the BCD code of the variation correction data, and the gradation printing is performed according to the weight of each bit in the BCD code of the gradation printing data. The pulse width is controlled by controlling the light emission time.
【0008】[0008]
【実施例】図1〜図4に実施例とその変形とを示す。図
1において、2は個別の発光体で、発光体2は例えば6
4〜128個単位でLEDアレイを構成し、各LEDア
レイを1つのブロックと呼び、例えば40ブロック用い
る。LEDヘッドでは各ブロック毎や各発光体2毎の出
力ばらつきが著しく、階調制御にはこれらのばらつき補
正が必要である。LEDヘッドはスタチックドライブで
もダイナミックドライブでも良いが、ブロック単位のば
らつきと発光体2単位のばらつきを別個に処理するの
で、この発明はダイナミックドライブに適している。4
はカソードドライブトランジスタで、LEDアレイを1
ブロックずつ順次駆動する。6はカソード駆動ICで、
複数のカソードドライブトランジスタ4を1個ずつ順次
オンさせる。カソード駆動IC6は、プリンタ本体から
のクロックCLOCKをカウントし、クロックのカウン
ト値からブロックの変更を検出して、トランジスタ4を
制御する。Embodiments FIGS. 1 to 4 show an embodiment and its modification. In FIG. 1, 2 is an individual light emitter, and the light emitter 2 is, for example, 6
An LED array is configured in units of 4 to 128, and each LED array is called one block, and for example, 40 blocks are used. In the LED head, the output variation for each block and each light emitting body 2 is remarkable, and it is necessary to correct these variations for gradation control. The LED head may be a static drive or a dynamic drive, but the present invention is suitable for a dynamic drive because the variation in units of blocks and the variation in units of light emitters 2 are processed separately. Four
Is a cathode drive transistor, 1 LED array
The blocks are sequentially driven. 6 is a cathode drive IC,
The plurality of cathode drive transistors 4 are sequentially turned on one by one. The cathode drive IC 6 counts the clock CLOCK from the printer main body, detects a block change from the count value of the clock, and controls the transistor 4.
【0009】8はシフトレジスタからなる第1のメモリ
で、各発光体2毎のばらつき補正データDATA1をB
CDコード化して、例えば5ビット長の32段階で記憶
する。10はシフトレジスタからなる第2のメモリで、
各ブロック毎のばらつき補正データDATA2をBCD
コード化し、例えば5ビット32段階で記憶する。ブロ
ックばらつき補正データは不変なので、シフトレジスタ
10に変えてEPROM等の不揮発性メモリに記憶させ
ても良い。12はシフトレジスタからなる第3のメモリ
で、各発光体2毎の階調印画データDATA3を同様に
BCDコード化し、例えば5ビット32階調で記憶す
る。14はラッチ回路で、シフトレジスタ8,12のデ
ータの転送を受け、A1〜A10は発光体2毎のアンド
ゲート、16はオアゲート、20は発光体2毎のミラー
定電流回路である。Reference numeral 8 is a first memory composed of a shift register, which stores the variation correction data DATA1 for each light-emitting body 2 in B
It is CD-coded and stored in 32 steps of 5 bits in length, for example. 10 is a second memory including a shift register,
The variation correction data DATA2 for each block is BCD
It is encoded and stored in 32 steps of 5 bits, for example. Since the block variation correction data is unchanged, it may be stored in a non-volatile memory such as an EPROM instead of the shift register 10. Reference numeral 12 denotes a third memory including a shift register, which similarly BCD-codes the gradation print data DATA3 for each light-emitting body 2 and stores it in 5 bits and 32 gradations, for example. A latch circuit 14 receives data from the shift registers 8 and 12, A1 to A10 are AND gates for each light emitter 2, 16 is an OR gate, and 20 is a mirror constant current circuit for each light emitter 2.
【0010】22,24,26,28は例えば各5ビッ
トのシフトレジスタで、シフトレジスタ22,24はス
トローブ信号SCLK1で駆動され、この信号で出力デ
ータビットが1ビットずつ順にシフトし、出力ビットの
持続時間は共通である。またシフトレジスタ26はスト
ローブ信号SCLK2で駆動され、この信号でデータビ
ットが1ビットずつシフトし、出力ビットの持続時間は
共通である。シフトレジスタ28はDFFとゲートを用
いた分周回路からなり、通常の分周回路との違いは上位
のビットにデータがあると、それよりも下位のビットの
出力をブロックすることである。上位ビットを左側に示
すものとして、例えば分周回路の内部出力が(0,1,
1,1,1)の場合、上から2番目のビットに1のデー
タがあるので、外部出力は(0,1,0,0,0)とな
る。シフトレジスタ28はストローブ信号SCLK3で
駆動され、最下位ビットからの出力時間を1とすると、
ビット毎の出力時間は1:2:4:8:16の5段階に
変化し、ビットの重みに応じた出力時間を持つ。シフト
レジスタ28がパルス発生回路に対応する。Reference numerals 22, 24, 26, and 28 are, for example, 5-bit shift registers, and the shift registers 22 and 24 are driven by a strobe signal SCLK1. With this signal, output data bits are sequentially shifted one bit at a time, and the output bits are shifted. The duration is common. Further, the shift register 26 is driven by the strobe signal SCLK2, the data bit is shifted by one bit by this signal, and the duration of the output bit is common. The shift register 28 is composed of a frequency dividing circuit using a DFF and a gate. The difference from the normal frequency dividing circuit is that when there is data in the upper bit, the output of the lower bit is blocked. If the upper bits are shown on the left side, for example, if the internal output of the frequency divider is (0, 1,
In the case of (1, 1, 1), since there is data of 1 in the second bit from the top, the external output is (0, 1, 0, 0, 0). The shift register 28 is driven by the strobe signal SCLK3, and when the output time from the least significant bit is 1,
The output time for each bit changes in 5 steps of 1: 2: 4: 8: 16, and has an output time according to the bit weight. The shift register 28 corresponds to the pulse generation circuit.
【0011】S1〜S5はスイッチ、30はオアゲー
ト、32は基準電流発生回路で、スイッチS1〜S5に
より内蔵の基準抵抗の値を切り替えて基準電流を切り替
え、基準電流値は例えば1mA,2mA,4mA,8m
A,16mAの5段階に変化する。これはシフトレジス
タ8,10でのBCDコード化したデータの重みに対応
する。ミラー定電流回路20は、基準電流発生回路32
からの基準電流と等しい値の発光電流を各発光体2に加
え、そのオンオフはオアゲート16で制御する。S1 to S5 are switches, 30 is an OR gate, and 32 is a reference current generating circuit. The switches S1 to S5 switch the value of a built-in reference resistor to switch the reference current. The reference current values are, for example, 1 mA, 2 mA, and 4 mA. , 8m
There are 5 levels of A and 16mA. This corresponds to the weight of the BCD coded data in the shift registers 8 and 10. The mirror constant current circuit 20 includes a reference current generation circuit 32.
A light emitting current having a value equal to the reference current from is applied to each light emitting body 2, and its on / off is controlled by the OR gate 16.
【0012】A11〜A15はアンドゲートで、シフト
レジスタ10に接続され、各ブロック毎に5個のアンド
ゲートA11〜A15がある。アンドゲートA11〜A
15は駆動IC6からの信号でブロック毎に動作し、現
在駆動中のブロックに対応するブロックばらつき補正デ
ータをシフトレジスタ10から読み出す。OR1〜OR
5はオアゲートで、オアゲートOR1はアンドゲートA
11からの各ブロックの最下位の信号を合成し、同様に
オアゲートOR2は下から2番目の位の信号を合成し、
以下順に信号を合成する。A16〜A20はアンドゲー
トで、オアゲートOR1〜OR5の信号をシフトレジス
タ26からの信号にアンド演算で同期させる。32はオ
アゲートで、アンドゲートA16〜A20の出力をオア
演算し、ブロックばらつきの補正の間、オアゲート16
をオンさせる。AND gates A11 to A15 are connected to the shift register 10, and there are five AND gates A11 to A15 for each block. AND gate A11-A
A signal 15 from the drive IC 6 operates for each block, and reads out block variation correction data corresponding to the currently driven block from the shift register 10. OR1-OR
5 is an OR gate, OR gate OR1 is AND gate A
The lowest signal of each block from 11 is combined, and similarly, the OR gate OR2 combines the signal of the second place from the bottom,
The signals are combined in the following order. AND gates A16 to A20 synchronize the signals of the OR gates OR1 to OR5 with the signal from the shift register 26 by AND operation. Reference numeral 32 is an OR gate, which performs an OR operation on the outputs of the AND gates A16 to A20, and during the correction of the block variation, the OR gate 16
Turn on.
【0013】図1のLEDヘッドは図2のように変更で
き、図2には変更部のみを示す。40はパラレルイン・
シリアルアウトのシフトレジスタで、OR6はオアゲー
ト、42はアンドゲートで、シフトクロックSCLK1
やシフトレジスタ28の出力信号を用いて、シフトレジ
スタ40のデータを1ビットずつ順に左シフトさせ、最
下位のデータから読み出す。このようにすればアンドゲ
ートA1〜A10を用いずに、シフトレジスタ40を用
いて、シフトレジスタ8の発光体毎のばらつき補正デー
タと、シフトレジスタ12の階調印画データを、1ビッ
トずつスライスして読み出すことができる。The LED head of FIG. 1 can be modified as shown in FIG. 2, and FIG. 2 shows only the modified part. 40 is parallel in
A serial-out shift register, OR6 is an OR gate, 42 is an AND gate, and a shift clock SCLK1
The output signal of the shift register 28 is used to sequentially shift the data in the shift register 40 to the left one bit at a time, and the lowest data is read. In this way, the shift register 40 is used without using the AND gates A1 to A10, and the variation correction data for each light emitter of the shift register 8 and the gradation printing data of the shift register 12 are sliced bit by bit. Can be read out.
【0014】同様に、シフトレジスタ10をシフトクロ
ックSCLK2で1ビットずつ左シフトする循環型のシ
フトレジスタとし、最下位のビットのみを読み出せば、
アンドゲートA11〜A15やオアゲートOR1〜OR
5は不要になる。この場合、アンドゲートA16〜A2
0には例えば全て、シフトレジスタ10の最下位の信号
を入力し、シフトレジスタ26の信号とアンドゲートA
16〜A20で同期させて、ビット毎の信号を取り出せ
ば良い。Similarly, the shift register 10 is a cyclic shift register that shifts to the left by 1 bit by the shift clock SCLK2, and if only the least significant bit is read,
AND gates A11 to A15 and OR gates OR1 to OR
5 becomes unnecessary. In this case, AND gates A16 to A2
For example, the lowest signal of the shift register 10 is all input to 0, and the signal of the shift register 26 and the AND gate A are input.
The signal for each bit may be taken out in synchronization with 16 to A20.
【0015】図3に実施例の動作を示す。シフトレジス
タ8には発光体2毎のばらつき補正データが入力され、
シフトレジスタ12には階調印画データが入力される。
またシフトレジスタ10にはブロック毎のばらつきの補
正データが入力される。これらのデータはいずれもBC
Dコード化して入力される。シフトレジスタ8,12に
は1ブロック分のデータ入力され、図示しないラッチ信
号によりラッチ回路14に転送される。FIG. 3 shows the operation of the embodiment. Variation correction data for each light emitter 2 is input to the shift register 8,
Grayscale print data is input to the shift register 12.
Further, the shift register 10 is supplied with correction data for variations in each block. All of these data are BC
D-coded and input. One block of data is input to the shift registers 8 and 12 and transferred to the latch circuit 14 by a latch signal (not shown).
【0016】図3は1ブロック分の動作波形を示し、最
初にシフトクロックSCLK1がシフトレジスタ22,
24に5クロック送られる。最初の1クロックではアン
ドゲートA1とスイッチS1がオンし、発光体毎のばら
つき補正データの最下位ビットに応じて基準電流発生回
路32が動作し、基準電流は1mAとなる。個々のミラ
ー定電流回路20は、発光体毎のばらつき補正データの
最下位ビットの値に応じてオアゲート16でオンオフ
し、オンの場合発光電流は1mAである。次のクロック
で基準電流は2mAとなり、ミラー定電流回路20は発
光体毎のばらつき補正データの下から2番目のビットの
値によりオンオフし、オンの場合、発光電流2mAとな
る。以下順に基準電流は4mA,8mA,16mAと変
化し、これに同期して発光体毎のばらつき補正データで
の各ビットの値に応じてオアゲート16がオンオフす
る。このように、シフトレジスタ24とスイッチS1〜
S5を用いて、基準電流発生回路32の基準電流値を変
化させ、これに同期してアンドゲートA1〜A5とシフ
トレジスタ22を用いて、発光体毎のばらつき補正デー
タを1ビットずつスライスして読み出し、基準電流の変
化に同期してオアゲート16をオンオフさせる。FIG. 3 shows operation waveforms for one block. First, the shift clock SCLK1 is input to the shift register 22,
5 clocks are sent to 24. In the first one clock, the AND gate A1 and the switch S1 are turned on, the reference current generating circuit 32 operates according to the least significant bit of the variation correction data for each light emitter, and the reference current becomes 1 mA. Each mirror constant current circuit 20 is turned on / off by the OR gate 16 according to the value of the least significant bit of the variation correction data for each light emitter, and when it is on, the light emission current is 1 mA. At the next clock, the reference current becomes 2 mA, and the mirror constant current circuit 20 is turned on / off according to the value of the second bit from the bottom of the variation correction data for each light emitter, and when it is on, the light emission current is 2 mA. In the following, the reference current changes to 4 mA, 8 mA, and 16 mA, and in synchronization with this, the OR gate 16 is turned on / off according to the value of each bit in the variation correction data for each light emitter. In this way, the shift register 24 and the switches S1 to S1
The reference current value of the reference current generating circuit 32 is changed using S5, and in synchronization with this, the AND gates A1 to A5 and the shift register 22 are used to slice the variation correction data for each light emitter one bit at a time. The OR gate 16 is turned on / off in synchronization with the reading and the change of the reference current.
【0017】次に、シフトクロックSCLK2をシフト
レジスタ26に5クロック送り、ブロックばらつきを補
正する。アンドゲートA11〜A15を用いて駆動中の
ブロックに対するブロックばらつき補正データを読み出
し、オアゲートOR1〜OR5を介して取り出す。取り
出した信号を、アンドゲートA16〜A20でシフトレ
ジスタ26の出力に同期させ、スイッチS1〜S5に送
る。このようにシフトレジスタ26とアンドゲートA1
6〜A20等により、シフトレジスタ10のデータを1
ビットずつスライスして読み出し、それに応じて基準電
流発生回路32の基準電流が変化する。アンドゲートA
16〜A20の出力をオアゲート34でオア演算し、そ
の出力Fでオアゲート16をオンさせ、ミラー定電流回
路20を基準電流発生回路32で定まる電流値で動作さ
せる。Next, the shift clock SCLK2 is sent to the shift register 26 for 5 clocks to correct the block variation. The block variation correction data for the block being driven is read using the AND gates A11 to A15, and is taken out via the OR gates OR1 to OR5. The fetched signal is synchronized with the output of the shift register 26 by the AND gates A16 to A20 and sent to the switches S1 to S5. Thus, the shift register 26 and the AND gate A1
6 to A20, etc. to set the data in the shift register 10 to 1
The data is sliced and read bit by bit, and the reference current of the reference current generation circuit 32 changes accordingly. And Gate A
The outputs of 16 to A20 are ORed by the OR gate 34, the OR gate 16 is turned on by the output F, and the mirror constant current circuit 20 is operated at the current value determined by the reference current generation circuit 32.
【0018】発光体毎のばらつき補正と、ブロック毎の
ばらつき補正が終了すると、階調印画を行う。このため
にシフトクロックSCLK3を5クロック用いて、シフ
トレジスタ28からパルス幅が1:2:4:8:16の
出力パルスを取り出す。このパルスでアンドゲートA6
〜A10を動作させ、シフトレジスタ12からの階調印
画データに応じた時間、オアゲート16をオンさせる。
階調印画データでの駆動時の発光電流は一定で、1〜1
6mAのいずれでも良いが、ここでは16mAとした。When the variation correction for each light emitter and the variation correction for each block are completed, gradation printing is performed. For this purpose, the shift clock SCLK3 is used for 5 clocks to output the output pulse having the pulse width of 1: 2: 4: 8: 16 from the shift register 28. With this pulse, AND gate A6
.About.A10 are operated, and the OR gate 16 is turned on for a time corresponding to the gradation print data from the shift register 12.
The emission current during driving with gradation print data is constant,
Although it may be 6 mA, it is 16 mA here.
【0019】図4に、実施例でのばらつき補正と階調印
画の原理を示す。LEDヘッドではブロックの平均発光
出力に対する発光体2毎の出力ばらつきが例えば±30
%程度存在し、ブロック毎のばらつきはさらに大きく、
例えば±100%程度存在する。そこでブロック間のば
らつきを補正するように発光電流を△i1だけ変化さ
せ、発光体2毎のばらつきを補正するように発光電流を
△i2だけ変化させ、ばらつきを補正する。このために
基準電流発生回路32の基準電流を1mAから16mA
へと変化させ、それに同期してばらつき補正データを1
ビットずつ取り出し、ばらつき補正データに従ってミラ
ー定電流回路20をオンオフさせる。そして階調制御は
シフトレジスタ28を用いたパルス幅制御で行い、パル
ス幅制御の間発光電流は一定とする。FIG. 4 shows the principle of correction of variations and gradation printing in the embodiment. In the LED head, the output variation of each light emitter 2 with respect to the average light emission output of the block is, for example, ± 30.
%, There is even greater variation between blocks,
For example, about ± 100% exists. Therefore, the light emission current is changed by Δi1 so as to correct the variation between the blocks, and the light emission current is changed by Δi2 so as to correct the variation for each light emitter 2, and the variation is corrected. Therefore, the reference current of the reference current generating circuit 32 is set to 1 mA to 16 mA.
Change to 1
The data is taken out bit by bit, and the mirror constant current circuit 20 is turned on / off according to the variation correction data. The gradation control is performed by pulse width control using the shift register 28, and the light emission current is kept constant during the pulse width control.
【0020】実施例の効果を示すと、ばらつきの補正と
階調印画を別個に処理するので、演算量が少なく、簡単
な駆動回路を用いることができ、かつ高速印画に適す
る。ばらつきの補正は、発光体毎のばらつきとブロック
単位のばらつきに分割して行うので、ブロック単位のば
らつき補正データは不変で、その分データ転送や処理が
簡単になる。発光電流の制御は基準電流発生回路32と
ミラー定電流回路20を用いるので、基準電流を変える
だけで良い。階調印画はパルス幅制御で行い、ばらつき
補正とは分離して行える。またデータの取り出しはアン
ドゲートA1〜A20等により簡単に行え、ビット毎に
カウンタを設ける必要が無い。The effects of the embodiment are shown. Since the correction of variations and the gradation printing are processed separately, the amount of calculation is small, a simple drive circuit can be used, and it is suitable for high-speed printing. Since the variation correction is divided into the variation for each light emitter and the variation for each block, the variation correction data for each block does not change, and the data transfer and processing become simpler. Since the control of the light emission current uses the reference current generation circuit 32 and the mirror constant current circuit 20, it is sufficient to change the reference current. Gradation printing is performed by pulse width control and can be performed separately from variation correction. Further, data can be taken out easily by AND gates A1 to A20, etc., and it is not necessary to provide a counter for each bit.
【0021】[0021]
【発明の効果】この発明では、LEDヘッドでのばらつ
き補正と階調印画とを単純な回路で正確に行うことがで
きる。特に、発光体毎のばらつき補正とブロック毎のば
らつき補正と、階調印画とを別個に処理できる。According to the present invention, the variation correction and the gradation printing in the LED head can be accurately performed by a simple circuit. In particular, the variation correction for each light emitter, the variation correction for each block, and the gradation printing can be processed separately.
【図1】 実施例のLEDヘッドの要部回路図FIG. 1 is a circuit diagram of a main part of an LED head according to an embodiment.
【図2】 変形例のLEDヘッドの要部回路図FIG. 2 is a circuit diagram of a main part of a modified LED head.
【図3】 実施例の動作波形図FIG. 3 is an operation waveform diagram of the embodiment.
【図4】 実施例での階調印画と発光体ばらつき並び
にブロックばらつきの補正原理を示す特性図FIG. 4 is a characteristic diagram showing a principle of correction of gradation printing, light emitter variation, and block variation in the embodiment.
2 発光体 4 カソードドライブトランジスタ 6 カソード駆動IC 8〜12 シフトレジスタ 14 ラッチ回路 A1〜A20 アンドゲート OR1〜OR6 オアゲート 20 ミラー定電流回路 22〜28 シフトレジスタ S1〜S5 スイッチ 30 オアゲート 32 基準電流発生回路 40 シフトレジスタ 42 アンドゲート 2 light emitter 4 cathode drive transistor 6 cathode drive IC 8 to 12 shift register 14 latch circuit A1 to A20 AND gate OR1 to OR6 OR gate 20 mirror constant current circuit 22 to 28 shift register S1 to S5 switch 30 OR gate 32 reference current generation circuit 40 Shift register 42 AND gate
Claims (2)
補正データを記憶するための第1のメモリと、LEDヘ
ッドでの複数の発光体からなるブロック毎のばらつき補
正データを記憶するための第2のメモリと、LEDヘッ
ドの各発光体毎の階調印画データを記憶するための第3
のメモリと、 前記各メモリから前記各データを読み出すための読み出
し手段と、 前記各発光体に発光電流を供給するための、出力可変電
流源と、 読み出した第1及び第2のメモリのデータに従って前記
出力可変電流源を制御し、発光電流を変化させるための
発光電流制御手段と、 読み出した第3のメモリのデータに従って前記出力可変
電流源からの発光電流の持続時間を制御するための発光
時間制御手段、とを設けたことを特徴とするLEDヘッ
ド。1. A first memory for storing variation correction data for each light emitter of the LED head, and a first memory for storing variation correction data for each block of a plurality of light emitters in the LED head. And a third memory for storing gradation printing data for each light emitter of the LED head.
Memory, a reading means for reading the respective data from the respective memories, an output variable current source for supplying a light emitting current to the respective light emitters, and a read data of the first and second memories. Light emission current control means for controlling the output variable current source to change the light emission current, and light emission time for controlling the duration of the light emission current from the output variable current source according to the read data of the third memory. An LED head provided with a control means and.
タをBCDコード化して記憶するように構成し、前記読
み出し手段を前記各データをメモリ毎に時分割してビッ
ト毎に読み出すように構成し、 前記出力可変電流源をその発光電流が前記BCDコード
の各ビットに応じた重みで変化するように構成して、読
み出した第1及び第2のメモリの各ビットに同期して、
発光電流制御手段で出力可変電流源からの発光電流を変
化させ、 さらに前記発光時間制御手段を、読み出した第3のメモ
リの各ビット毎に、その重みに応じた幅のパルスを発生
させるパルス発生回路で構成し、各パルス幅の間、出力
可変電流源からほぼ一定の発光電流を発生させるように
したことを特徴とする、請求項1のLEDヘッド。2. The first to third memories are configured to store the respective data in a BCD code, and the reading means reads the respective data by time division for each memory. The output variable current source is configured so that its light emission current changes with a weight corresponding to each bit of the BCD code, and is synchronized with each bit of the read first and second memories,
The light emission current control means changes the light emission current from the variable output current source, and the light emission time control means generates a pulse having a width corresponding to the weight of each bit of the read third memory. 2. The LED head according to claim 1, wherein the LED head is constituted by a circuit, and a substantially constant light emitting current is generated from the variable output current source during each pulse width.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21257995A JP3582901B2 (en) | 1995-07-28 | 1995-07-28 | LED head |
US08/675,287 US6166757A (en) | 1995-06-30 | 1996-07-01 | Led head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21257995A JP3582901B2 (en) | 1995-07-28 | 1995-07-28 | LED head |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0939296A true JPH0939296A (en) | 1997-02-10 |
JP3582901B2 JP3582901B2 (en) | 2004-10-27 |
Family
ID=16625043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21257995A Expired - Fee Related JP3582901B2 (en) | 1995-06-30 | 1995-07-28 | LED head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3582901B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006007763A (en) * | 2004-05-27 | 2006-01-12 | Canon Inc | Substrate for recording head, recording head, head cartridge, and recorder |
JP2018030336A (en) * | 2016-08-26 | 2018-03-01 | 富士ゼロックス株式会社 | Exposure control device and image formation apparatus |
-
1995
- 1995-07-28 JP JP21257995A patent/JP3582901B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006007763A (en) * | 2004-05-27 | 2006-01-12 | Canon Inc | Substrate for recording head, recording head, head cartridge, and recorder |
JP4681943B2 (en) * | 2004-05-27 | 2011-05-11 | キヤノン株式会社 | Printhead substrate, inkjet printhead, and head cartridge |
JP2018030336A (en) * | 2016-08-26 | 2018-03-01 | 富士ゼロックス株式会社 | Exposure control device and image formation apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP3582901B2 (en) | 2004-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8705135B2 (en) | Display control apparatus and method of creating look-up table | |
JP2708746B2 (en) | LCD control circuit | |
KR102108516B1 (en) | Device with mip(memory inside pixel) display | |
US6476839B1 (en) | Thermal printer and heat history control method | |
US6166757A (en) | Led head | |
JPH0939296A (en) | Led head | |
US4424513A (en) | Method and apparatus for controlling a dynamic or static type digital display device | |
JP3568001B2 (en) | LED head | |
JPH0468152B2 (en) | ||
US6930659B1 (en) | Light emitting indicator drive circuit | |
JPH11138890A (en) | Drive controller for print head | |
JPH11233828A (en) | Light emitting element driving circuit and its driving method | |
US6222510B1 (en) | Display unit | |
JPH024547A (en) | Driver for light emitting element | |
JP2002091379A (en) | Method for driving capacitive light emitting element display and control device therefor | |
JPH0720711B2 (en) | Light emitting element drive | |
JPH06234238A (en) | Led array drive circuit | |
JPH04276467A (en) | Led printer | |
JPH0637608A (en) | Pulse width modulating circuit | |
JPS62227767A (en) | Thermal head | |
KR910001315B1 (en) | Circuit for controlling light emitting of led printer head | |
JPH10235929A (en) | Light emission controller and printer employing it | |
JPS6231893A (en) | Driving circuit for light emitting element and light quantity controlling element | |
JP2545830Y2 (en) | LED display | |
JPH078215Y2 (en) | Light emitting diode print head drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |