JPH0936512A - Printed circuit device - Google Patents
Printed circuit deviceInfo
- Publication number
- JPH0936512A JPH0936512A JP18432195A JP18432195A JPH0936512A JP H0936512 A JPH0936512 A JP H0936512A JP 18432195 A JP18432195 A JP 18432195A JP 18432195 A JP18432195 A JP 18432195A JP H0936512 A JPH0936512 A JP H0936512A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- chip
- circuit device
- circuit board
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、プリント回路装
置に関し、特に、プリント回路基板から集積回路チップ
を突出することなくしてプリント回路装置のスペースフ
ァクタを改善し、集積回路チップの耐候性および耐衝撃
性その他の特性を向上したプリント回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit device, and more particularly to improving the space factor of the printed circuit device without projecting the integrated circuit chip from the printed circuit board, and improving the weather resistance and impact resistance of the integrated circuit chip. And a printed circuit device having improved characteristics.
【０００２】[0002]
【従来の技術】従来例を図５を参照して説明する。雑音
電磁界に曝されてこの雑音に妨害される電子回路装置
は、一般に、シールドケースにより包囲して電磁的に遮
蔽される。電子回路装置がプリント回路装置である場合
においても同様であり、プリント回路基板１に回路接続
して固定された集積回路チップ２はシールドケース３に
より包囲してこれを電磁的に遮蔽する。このプリント回
路基板１には一般的にプリント回路パターン１１が印刷
形成されている。集積回路チップ２のリード線２１はこ
の回路パターン１１の内の信号回路パターンに電気的に
接続される。この集積回路チップ２はプリント回路基板
１に取り付けられたシールドケース３により包囲され、
電磁的に遮蔽されている。このシールドケース３は回路
パターン１１の内の接地回路パターンを介してＧＮＤ線
１２に電気的に接続して接地されている。ところで、図
５により図示説明されるプリント回路装置のシールドケ
ース３はプリント回路基板１から突出している。シール
ドケース３がプリント回路基板１から突出していると、
プリント回路装置を積層して電子回路装置全体を高密度
化する場合の妨げとなることは言うまでもない。2. Description of the Related Art A conventional example will be described with reference to FIG. An electronic circuit device exposed to a noise electromagnetic field and disturbed by this noise is generally surrounded by a shield case and electromagnetically shielded. The same is true when the electronic circuit device is a printed circuit device, and the integrated circuit chip 2 which is circuit-connected to and fixed to the printed circuit board 1 is surrounded by the shield case 3 to electromagnetically shield it. A printed circuit pattern 11 is generally formed by printing on the printed circuit board 1. The lead wire 21 of the integrated circuit chip 2 is electrically connected to the signal circuit pattern in the circuit pattern 11. The integrated circuit chip 2 is surrounded by a shield case 3 attached to the printed circuit board 1,
It is electromagnetically shielded. The shield case 3 is electrically connected to the GND line 12 via the ground circuit pattern in the circuit pattern 11 and grounded. By the way, the shield case 3 of the printed circuit device illustrated and described with reference to FIG. 5 projects from the printed circuit board 1. When the shield case 3 projects from the printed circuit board 1,
It goes without saying that it becomes an obstacle when the printed circuit devices are stacked to increase the density of the entire electronic circuit device.
【０００３】そして、図６を参照するに、プリント回路
基板１に集積回路チップ２を接続固定した電子回路装置
については、基板１上に突出している集積回路チップ２
にエポキシ樹脂その他の熱硬化性合成樹脂より成るポッ
ティング剤７を適用してこれをポッティング剤７中に埋
設した状態とし、電子回路装置の信頼性を向上すること
が行われている。この様に、集積回路チップ２をポッテ
ィング剤７中に埋設した状態とすることにより、集積回
路チップ２の耐候性および耐衝撃性は向上し、結局電子
回路装置の信頼性は向上するに到る。しかし、集積回路
チップ２をポッティング剤７中に埋設した状態とするに
は、集積回路チップ２に熱硬化性合成樹脂より成るポッ
ティング剤を適用し、ポッティング剤を加熱処理して硬
化させる加熱工程を必要とする。エポキシ樹脂その他の
熱硬化性合成樹脂はポッティング剤として好適な材料で
はあるが、これを硬化させる加熱工程において集積回路
チップ２に熱衝撃を与え、これを劣化させる場合もあ
る。そして、ポッティング剤７中に埋設した状態の集積
回路チップ２はプリント回路基板１から突出しているの
で、プリント回路装置を積層して電子回路装置全体を高
密度化する場合の妨げとなることは言うまでもない。Then, referring to FIG. 6, for an electronic circuit device in which an integrated circuit chip 2 is connected and fixed to a printed circuit board 1, the integrated circuit chip 2 protruding on the board 1 is shown.
A potting agent 7 made of an epoxy resin or other thermosetting synthetic resin is applied to the above to be embedded in the potting agent 7 to improve the reliability of the electronic circuit device. By thus embedding the integrated circuit chip 2 in the potting agent 7, the weather resistance and impact resistance of the integrated circuit chip 2 are improved, and eventually the reliability of the electronic circuit device is improved. . However, in order to embed the integrated circuit chip 2 in the potting agent 7, a heating step of applying a potting agent made of a thermosetting synthetic resin to the integrated circuit chip 2 and heating the potting agent to cure the potting agent is performed. I need. Epoxy resin and other thermosetting synthetic resins are suitable materials as the potting agent, but in the heating step of curing the same, thermal shock may be applied to the integrated circuit chip 2 to deteriorate it. Further, since the integrated circuit chip 2 embedded in the potting agent 7 projects from the printed circuit board 1, it goes without saying that it becomes an obstacle when stacking the printed circuit devices to densify the entire electronic circuit device. Yes.
【０００４】また、図７を参照すると、図６におけると
同様に、プリント回路基板１上に突出している集積回路
チップ２にエポキシ樹脂その他の熱硬化性合成樹脂より
成るポッティング剤７を適用してこれをポッティング剤
７中に埋設した状態とし、電子回路装置の信頼性を向上
することが行われている。この場合の集積回路チップ２
はサブのプリント回路基板１７にリード部材としてハン
ダボール２３を取り付け、このプリント回路基板１７に
対してバンプ２２を介して接続されるベアチップを複数
具備するマルチチップモジュール２である。マルチチッ
プモジュール２の場合も、ポッティング剤７中に埋設し
た状態とすることにより耐候性および耐衝撃性は向上
し、結局電子回路装置全体の信頼性は向上する。そし
て、マルチチップモジュール２もポッティング剤を硬化
させる加熱工程において熱衝撃を与えられて劣化する場
合もある。Further, referring to FIG. 7, as in FIG. 6, a potting agent 7 made of epoxy resin or other thermosetting synthetic resin is applied to the integrated circuit chip 2 protruding on the printed circuit board 1. By embedding this in the potting agent 7, the reliability of the electronic circuit device is improved. Integrated circuit chip 2 in this case
Is a multi-chip module 2 having a plurality of bare chips to which solder balls 23 are attached as lead members on the sub printed circuit board 17 and which are connected to the printed circuit board 17 via bumps 22. Also in the case of the multi-chip module 2, the weather resistance and impact resistance are improved by embedding it in the potting agent 7, and eventually the reliability of the entire electronic circuit device is improved. Then, the multi-chip module 2 may also be deteriorated by being given a thermal shock in the heating process of curing the potting agent.
【０００５】[0005]
【発明が解決しようとする課題】この発明は、プリント
回路基板１に集積回路チップ２を電気機械的に接続した
プリント回路装置を、プリント回路基板１から集積回路
チップ２を突出することなくしてプリント回路装置のス
ペースファクタを改善し、集積回路チップ２の耐候性お
よび耐衝撃性その他の特性を向上したプリント回路装置
を提供するものである。SUMMARY OF THE INVENTION According to the present invention, a printed circuit device in which an integrated circuit chip 2 is electromechanically connected to a printed circuit board 1 is printed without protruding the integrated circuit chip 2 from the printed circuit board 1. A printed circuit device in which the space factor of the circuit device is improved and the weather resistance and impact resistance of the integrated circuit chip 2 and other characteristics are improved.
【０００６】[0006]
【課題を解決するための手段】プリント回路基板１に集
積回路チップ２を回路接続して固定したプリント回路装
置において、プリント回路基板１に凹部１３を形成し、
集積回路チップ２を凹部１３に収容して遮蔽板５により
遮蔽したプリント回路装置を構成した。そして、凹部１
３は側壁に段部１５を形成したプリント回路装置を構成
した。In a printed circuit device in which an integrated circuit chip 2 is circuit-connected and fixed to a printed circuit board 1, a recess 13 is formed in the printed circuit board 1.
A printed circuit device was constructed in which the integrated circuit chip 2 was housed in the recess 13 and shielded by the shield plate 5. And the recess 1
3 constituted a printed circuit device in which a step portion 15 was formed on the side wall.
【０００７】また、遮蔽板５は下面に電磁的遮蔽をする
メッキ５１を施したものであるプリント回路装置を構成
した。更に、凹部１３に収容される集積回路チップ２は
サブのプリント回路基板１７にリード部材としてハンダ
ボール２３を取り付け、このプリント回路基板１７に対
してバンプ２２を介して接続されるベアチップを複数具
備するマルチチップモジュール２であるプリント回路装
置を構成した。Further, the shield plate 5 constitutes a printed circuit device in which the lower surface is plated with electromagnetic shield 51. Further, the integrated circuit chip 2 accommodated in the recess 13 has a plurality of bare chips to which solder balls 23 are attached as lead members on the sub printed circuit board 17 and which are connected to the printed circuit board 17 via bumps 22. A printed circuit device, which is the multichip module 2, was constructed.
【０００８】また、マルチチップモジュール２はベアチ
ップを下向きにしてサブのプリント回路基板１７を段部
１５に載置して収容したものであるプリント回路装置を
構成した。更に、先のプリント回路装置において、遮蔽
板５はプリント配線が形成されたものであるプリント回
路装置を構成した。Further, the multi-chip module 2 constitutes a printed circuit device in which the sub printed circuit board 17 is placed and accommodated on the step portion 15 with the bare chip facing downward. Further, in the above-mentioned printed circuit device, the shield plate 5 constitutes a printed circuit device in which printed wiring is formed.
【０００９】[0009]
【発明の実施の形態】この発明の実施の形態を図１の実
施例を参照して説明する。１はプリント回路基板であ
る。このプリント回路基板１には、プリント回路パター
ン１１が一般的に印刷形成されている。１３はプリント
回路基板１に形成された凹部である。この凹部１３はそ
の上端部に遮蔽板接合部１４が形成されている。この実
施例においては、電磁的に遮蔽されるべき集積回路チッ
プ２はこの凹部１３内に収容取り付けられる。凹部１３
内に収容取り付けられた集積回路チップ２のリード線２
１は、回路パターン１１の内の信号回路パターンに直接
に電気的に接続されている。凹部１３内に収容取り付け
られた電磁的に遮蔽されるべき集積回路チップ２は遮蔽
板５により遮蔽される。即ち、この遮蔽板５の下面には
電磁的遮蔽をするメッキ５１が施されており、このメッ
キ５１により凹部１３内の集積回路チップ２を外部電磁
界から遮蔽することができる。遮蔽板５は凹部１３の上
端部に形成される遮蔽板接合部１４に載置され、最終的
には導電性接着剤６により遮蔽板接合部１４に接合固定
される。遮蔽板５が最終的に導電性接着剤６により遮蔽
板接合部１４に接合固定されたところで、遮蔽板５のメ
ッキ５１は導電性接着剤６、接地回路パターン１１、Ｇ
ＮＤ線１２を介して接地される。遮蔽板５には、更に、
回路パターンも形成されている。この遮蔽板５の回路パ
ターンもプリント回路基板１の回路パターン１１と関連
接続して協動し、回路設計を容易にする。この様に、プ
リント回路基板１に形成された凹部１３に集積回路チッ
プ２を収容取り付け接続することにより集積回路チップ
２が突出することなくしてプリント回路装置全体の高密
度化に好適である。そして、凹部１３内に収容保持され
ると共に遮蔽板５により遮蔽されるところから、集積回
路チップ２は外部電磁界から遮蔽されると共に耐候性お
よび耐衝撃性は向上する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described with reference to the example of FIG. 1 is a printed circuit board. A printed circuit pattern 11 is generally printed and formed on the printed circuit board 1. Reference numeral 13 is a recess formed in the printed circuit board 1. The recess 13 has a shield plate joint 14 formed on the upper end thereof. In this embodiment, the integrated circuit chip 2 to be electromagnetically shielded is housed and mounted in this recess 13. Recess 13
Lead wire 2 of integrated circuit chip 2 housed and mounted in
1 is directly electrically connected to the signal circuit pattern in the circuit pattern 11. The integrated circuit chip 2 housed and mounted in the recess 13 and to be electromagnetically shielded is shielded by the shield plate 5. That is, the lower surface of the shield plate 5 is plated with electromagnetic shielding 51, and the integrated circuit chip 2 in the recess 13 can be shielded from the external electromagnetic field by the plating 51. The shield plate 5 is placed on the shield plate joint portion 14 formed on the upper end portion of the recess 13, and is finally joined and fixed to the shield plate joint portion 14 by the conductive adhesive 6. When the shield plate 5 is finally joined and fixed to the shield plate joint portion 14 by the conductive adhesive 6, the plating 51 of the shield plate 5 is covered with the conductive adhesive 6, the ground circuit pattern 11, and G.
It is grounded through the ND line 12. The shield plate 5 further includes
Circuit patterns are also formed. The circuit pattern of the shield plate 5 is also connected to and cooperates with the circuit pattern 11 of the printed circuit board 1 to facilitate circuit design. In this way, the integrated circuit chip 2 is accommodated and connected to the recess 13 formed in the printed circuit board 1 so that the integrated circuit chip 2 does not project and is suitable for increasing the density of the entire printed circuit device. Since the integrated circuit chip 2 is housed and held in the recess 13 and is shielded by the shield plate 5, the integrated circuit chip 2 is shielded from the external electromagnetic field and the weather resistance and impact resistance are improved.
【００１０】そして、図２を参照するに、１はプリント
回路基板である。１３はプリント回路基板１に形成され
た凹部である。この凹部１３はその上端部に遮蔽板接合
部１４が形成されている。この実施例においては、耐候
性および耐衝撃性を向上されるべき集積回路チップ２は
この凹部１３内に収容取り付けられている。次いで、凹
部１３内に収容取り付けられた集積回路チップ２は遮蔽
板５により遮蔽される。この遮蔽板５の下面にはメッキ
５１が施されており、凹部１３の上端部に形成される遮
蔽板接合部１４に載置され、最終的には導電性接着剤６
により遮蔽板接合部１４に接合固定される。この接合固
定は、遮蔽板接合部１４の全周に亘ってハンダシール６
１を施し、これに遮蔽板５の下面のメッキ５１を接合す
ることにより達成される。この様に、プリント回路基板
１に形成された凹部１３に集積回路チップ２を収容取り
付け接続することにより、集積回路チップ２が突出する
ことなくしてプリント回路装置全体の高密度化に好適で
あると共に、凹部１３内に収容保持されて遮蔽板５によ
り遮蔽されるところから、集積回路チップ２の耐候性お
よび耐衝撃性も向上する。Further, referring to FIG. 2, reference numeral 1 is a printed circuit board. Reference numeral 13 is a recess formed in the printed circuit board 1. The recess 13 has a shield plate joint 14 formed on the upper end thereof. In this embodiment, the integrated circuit chip 2 to be improved in weather resistance and impact resistance is housed and mounted in the recess 13. Next, the integrated circuit chip 2 housed and mounted in the recess 13 is shielded by the shield plate 5. Plating 51 is applied to the lower surface of the shield plate 5, and is placed on the shield plate joint portion 14 formed on the upper end portion of the recess 13, and finally the conductive adhesive 6 is applied.
Is bonded and fixed to the shield plate joint portion 14. This joining and fixing is performed with the solder seal 6 over the entire circumference of the shielding plate joining portion 14.
It is achieved by applying No. 1 and bonding the plating 51 on the lower surface of the shielding plate 5 to this. In this way, by accommodating and mounting the integrated circuit chip 2 in the recess 13 formed in the printed circuit board 1, the integrated circuit chip 2 does not project and is suitable for increasing the density of the entire printed circuit device. The weather resistance and the impact resistance of the integrated circuit chip 2 are also improved because the integrated circuit chip 2 is housed and held in the recess 13 and shielded by the shield plate 5.
【００１１】凹部１３は図３に示される如く形成するこ
とができる。即ち、凹部１３内壁に段部１５を形成す
る。この実施例の場合、集積回路チップ２は凹部１３の
底部１６に載置接続されると共に、段部１５にも載置し
て接続される。ここで、集積回路チップ２としては、外
装の施されていないベアチップ２が収容されており、マ
ザーボードであるプリント回路基板１に対するリード部
材はリード線２１の代わりにバンプ２２を使用したもの
である。バンプ２２は例えばＡｇ或はＰｂより成る小さ
な金属のボールであり、ベアチップ２の回路からＡｌよ
り成る引き出し端子にこれらのバンプ２２を接合し、こ
れを介してプリント回路基板１の回路パターン１１に接
続する。この様に、プリント回路基板１に形成された凹
部１３に段部１５を複数段構成し、ここにリード部材と
してバンプ２２を使用したベアチップ２を複数個取り付
け接続することにより、プリント回路装置の高密度化は
増大すると共に、ベアチップ２は凹部１３内に収容保持
されるところから、その耐候性および耐衝撃性は向上す
る。The recess 13 can be formed as shown in FIG. That is, the step portion 15 is formed on the inner wall of the recess 13. In the case of this embodiment, the integrated circuit chip 2 is mounted and connected to the bottom 16 of the recess 13 and also mounted and connected to the step 15. Here, as the integrated circuit chip 2, the bare chip 2 which is not provided with the exterior is housed, and the lead member for the printed circuit board 1 which is the mother board uses the bump 22 instead of the lead wire 21. The bumps 22 are small metal balls made of, for example, Ag or Pb, and these bumps 22 are joined to the lead terminals made of Al from the circuit of the bare chip 2 and connected to the circuit pattern 11 of the printed circuit board 1 via the bumps 22. To do. As described above, a plurality of steps 15 are formed in the recess 13 formed in the printed circuit board 1, and a plurality of bare chips 2 using the bumps 22 as lead members are attached and connected to the steps 15, thereby improving the performance of the printed circuit device. As the densification increases, the bare chip 2 is housed and held in the recess 13, so that its weather resistance and impact resistance are improved.
【００１２】図４を参照するに、この図においても、図
３と同様に凹部１３内壁には段部１５が形成されてい
る。マルチチップモジュール２は、上述した通り、サブ
のプリント回路基板１７にリード部材としてハンダボー
ル２３を取り付け、このプリント回路基板１７に対して
バンプ２２を介して接続されるベアチップを複数具備す
るものであるが、これを凹部１３に収容取り付け接続す
るに際して、ベアチップをした側にしてサブのプリント
回路基板１７を段部１５に載置する。この様にすること
により、マルチチップモジュール２を構成するベアチッ
プは、凹部１３内に収容されると共にモジュール２自身
のサブのプリント回路基板１７により遮蔽されるところ
から、格別の遮蔽板を準備することなしにその耐候性お
よび耐衝撃性を保証される。Referring to FIG. 4, also in this figure, a step portion 15 is formed on the inner wall of the recess 13 as in FIG. As described above, the multi-chip module 2 is provided with a plurality of bare chips in which the solder balls 23 are attached as lead members to the sub printed circuit board 17 and are connected to the printed circuit board 17 via the bumps 22. However, when this is accommodated in the recess 13 and connected, the sub printed circuit board 17 is placed on the step 15 with the bare chip side. By doing so, the bare chip that constitutes the multi-chip module 2 is housed in the recess 13 and is shielded by the sub printed circuit board 17 of the module 2 itself, so that a special shield plate is prepared. Guaranteed its weather resistance and impact resistance without.
【００１３】[0013]
【発明の効果】以上の通りであって、この発明は、プリ
ント回路基板１に凹部１３を形成して集積回路チップ２
を凹部１３に収容し、遮蔽板５により遮蔽する構成を採
用することにより、プリント回路基板１に集積回路チッ
プ２を電気機械的に接続したプリント回路装置をプリン
ト回路基板１から集積回路チップ２を突出することなく
してプリント回路装置のスペースファクタを改善、高密
度化し、集積回路チップ２の耐候性および耐衝撃性その
他の特性を向上したプリント回路装置を構成することが
できる。As described above, according to the present invention, the recess 13 is formed in the printed circuit board 1 to form the integrated circuit chip 2.
Is housed in the recess 13 and is shielded by the shield plate 5, so that the printed circuit device in which the integrated circuit chip 2 is electromechanically connected to the printed circuit board 1 is transferred from the printed circuit board 1 to the integrated circuit chip 2. It is possible to form a printed circuit device in which the space factor of the printed circuit device is improved and the density is increased without protruding, and the weather resistance and impact resistance of the integrated circuit chip 2 and other characteristics are improved.
【００１４】そして、プリント回路基板１に形成された
凹部１３に段部１５を複数段構成したことにより、プリ
ント回路装置の高密度化は増大するに到る。また、凹部
１３に段部１５を複数段構成したプリント回路基板１に
マルチチップモジュール２を収容することにより、プリ
ント回路装置の高密度化は更に増大する。ここで、ベア
チップを下向きにしてサブのプリント回路基板１７を段
部１５に載置してマルチチップモジュール２を収容する
ことにより、自身のサブのプリント回路基板１７により
遮蔽がなされるところから、格別の遮蔽板を準備するこ
となしにその耐候性および耐衝撃性を保証することがで
きる。Further, by forming a plurality of steps 15 in the recess 13 formed in the printed circuit board 1, it is possible to increase the density of the printed circuit device. Further, by accommodating the multi-chip module 2 in the printed circuit board 1 having a plurality of steps 15 in the concave portion 13, the density of the printed circuit device is further increased. Here, by placing the sub printed circuit board 17 on the step portion 15 with the bare chip facing downward to accommodate the multi-chip module 2, the sub printed circuit board 17 is shielded by the sub printed circuit board 17 itself. It is possible to guarantee its weather resistance and impact resistance without preparing a shielding plate.
【００１５】更に、遮蔽板５の下面には電磁的遮蔽をす
るメッキ５１が施されており、シールドケースを突出す
ることなく電磁的遮蔽をすることができる。遮蔽板５に
は、更に、回路パターンも形成されているので、この遮
蔽板５の回路パターンもプリント回路基板１の回路パタ
ーン１１と関連接続して協動し、回路パターンの設計を
容易にする。Furthermore, the lower surface of the shield plate 5 is plated with electromagnetic shielding 51, so that the electromagnetic shielding can be achieved without protruding the shield case. Since a circuit pattern is also formed on the shield plate 5, the circuit pattern of the shield plate 5 is also connected to and cooperates with the circuit pattern 11 of the printed circuit board 1 to facilitate the design of the circuit pattern. .
【図１】実施例を説明する図。FIG. 1 is a diagram illustrating an example.
【図２】他の実施例を説明する図。FIG. 2 is a diagram illustrating another embodiment.
【図３】更に他の実施例を説明する図。FIG. 3 is a diagram illustrating still another embodiment.
【図４】他の実施例を説明する図。FIG. 4 is a diagram illustrating another embodiment.
【図５】従来例を説明する図。FIG. 5 is a diagram illustrating a conventional example.
【図６】他の従来例を説明する図。FIG. 6 is a diagram illustrating another conventional example.
【図７】更に他の従来例を説明する図。FIG. 7 is a diagram illustrating still another conventional example.
１ プリント回路基板 ２ 集積回路チップ ５ 遮蔽板 １３ 凹部 １５ 段部 １７ サブのプリント回路基板 ２２ バンプ ２３ ハンダボール ５１ メッキ DESCRIPTION OF SYMBOLS 1 Printed circuit board 2 Integrated circuit chip 5 Shielding plate 13 Recessed part 15 Step part 17 Sub printed circuit board 22 Bump 23 Solder ball 51 Plating
Claims (6)
路接続して固定したプリント回路装置において、プリン
ト回路基板に凹部を形成し、集積回路チップを凹部に収
容して遮蔽板により遮蔽したことを特徴とするプリント
回路装置。1. A printed circuit device in which an integrated circuit chip is circuit-connected and fixed to a printed circuit board, wherein a recess is formed in the printed circuit board, and the integrated circuit chip is housed in the recess and shielded by a shielding plate. Printed circuit device.
において、凹部は側壁に段部を形成したものであること
を特徴とするプリント回路装置。2. The printed circuit device according to claim 1, wherein the recess has a step portion formed on a side wall thereof.
されるプリント回路装置において、遮蔽板は下面に電磁
的遮蔽をするメッキを施したものであることを特徴とす
るプリント回路装置。3. The printed circuit device according to claim 1 or 2, wherein the shield plate has a lower surface plated with an electromagnetic shield.
において、凹部に収容される集積回路チップはサブのプ
リント回路基板にハンダボールを取り付け、サブのプリ
ント回路基板に対してバンプを介して接続されるベアチ
ップを複数具備するマルチチップモジュールであること
を特徴とするプリント回路装置。4. The printed circuit device according to claim 2, wherein the integrated circuit chip housed in the recess has solder balls attached to the sub printed circuit board and is connected to the sub printed circuit board via bumps. A printed circuit device, which is a multi-chip module including a plurality of bare chips described above.
において、マルチチップモジュールはベアチップを下向
きにしてサブのプリント回路基板を段部に載置して収容
したものであることを特徴とするプリント回路装置。5. The printed circuit device according to claim 4, wherein the multi-chip module is one in which a sub printed circuit board is placed and housed on a stepped portion with a bare chip facing downward. Circuit device.
されるプリント回路装置において、遮蔽板はプリント配
線が形成されたものであることを特徴とするプリント回
路装置。6. The printed circuit device according to claim 1, wherein the shield plate has a printed wiring formed thereon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18432195A JPH0936512A (en) | 1995-07-20 | 1995-07-20 | Printed circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18432195A JPH0936512A (en) | 1995-07-20 | 1995-07-20 | Printed circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936512A true JPH0936512A (en) | 1997-02-07 |
Family
ID=16151293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18432195A Withdrawn JPH0936512A (en) | 1995-07-20 | 1995-07-20 | Printed circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936512A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004572A1 (en) * | 2003-07-02 | 2005-01-13 | Siemens Aktiengesellschaft | Shielding for emi-endangered electronic components and/or circuits of electronic devices |
| JP2009206302A (en) * | 2008-02-28 | 2009-09-10 | Fujitsu Ltd | Printed board unit |
| JP2010258370A (en) * | 2009-04-28 | 2010-11-11 | Omron Corp | Electronic component mounting device, and method of manufacturing the same |
-
1995
- 1995-07-20 JP JP18432195A patent/JPH0936512A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004572A1 (en) * | 2003-07-02 | 2005-01-13 | Siemens Aktiengesellschaft | Shielding for emi-endangered electronic components and/or circuits of electronic devices |
| US7269032B2 (en) | 2003-07-02 | 2007-09-11 | Siemens Aktiengesellschaft | Shielding for EMI-sensitive electronic components and or circuits of electronic devices |
| CN100386010C (en) * | 2003-07-02 | 2008-04-30 | 西门子公司 | Shielding for EMI-endangered electronic components and/or circuits of electronic devices |
| KR100851683B1 (en) * | 2003-07-02 | 2008-08-11 | 지멘스 악티엔게젤샤프트 | Shielding for emi-endangered electronic components and/or circuits of electronic device |
| JP2009206302A (en) * | 2008-02-28 | 2009-09-10 | Fujitsu Ltd | Printed board unit |
| JP2010258370A (en) * | 2009-04-28 | 2010-11-11 | Omron Corp | Electronic component mounting device, and method of manufacturing the same |
| US9093282B2 (en) | 2009-04-28 | 2015-07-28 | Omron Corporation | Electronic component mounting device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI251916B (en) | Semiconductor assembled heat sink structure for embedding electronic components | |
| US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US7327015B2 (en) | Semiconductor device package | |
| US5220489A (en) | Multicomponent integrated circuit package | |
| US5668406A (en) | Semiconductor device having shielding structure made of electrically conductive paste | |
| KR100694739B1 (en) | Ball grid array package with multiple power/ground planes | |
| US6359341B1 (en) | Ball grid array integrated circuit package structure | |
| US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
| KR100734816B1 (en) | Optimized lid mounting for electronic device carriers | |
| US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
| US20020113306A1 (en) | Semiconductor packages | |
| KR20060080549A (en) | Semiconductor device | |
| CN205542769U (en) | Electronic device and electronic apparatus | |
| KR100194747B1 (en) | Semiconductor device | |
| JP2002510148A (en) | Semiconductor component having a plurality of substrate layers and at least one semiconductor chip and a method for manufacturing the semiconductor component | |
| US6201298B1 (en) | Semiconductor device using wiring tape | |
| KR100788858B1 (en) | Structure and assembly method of integrated circuit package | |
| US20040070948A1 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JPH0936512A (en) | Printed circuit device | |
| JP2003031728A (en) | Ic chip and attaching structure therefor | |
| JP2008078164A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2004128356A (en) | Semiconductor device | |
| JP2696122B2 (en) | Semiconductor device | |
| JPH012399A (en) | semiconductor equipment | |
| KR102378155B1 (en) | Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |