JPH0936103A - Etching of semiconductor wafer and resist removing method and device - Google Patents

Etching of semiconductor wafer and resist removing method and device

Info

Publication number
JPH0936103A
JPH0936103A JP18737296A JP18737296A JPH0936103A JP H0936103 A JPH0936103 A JP H0936103A JP 18737296 A JP18737296 A JP 18737296A JP 18737296 A JP18737296 A JP 18737296A JP H0936103 A JPH0936103 A JP H0936103A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
plasma
processing
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18737296A
Other languages
Japanese (ja)
Inventor
Eru Baashin Richiyaado
エル バーシン リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPH0936103A publication Critical patent/JPH0936103A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963End-point detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the speed of etching and removal of resist by a method wherein RF plasma is generated above a wafer, the free radical grown by microwave plasma is ionized, and ionized radical is generated by combining the above-mentioned treatments. SOLUTION: Gas is introduced from a gas source 5, a mirowave generator 7 is brought into an active state, and free radical high concentration reactive gas 9, which is discharged from a microwave plasma 8, is grown. The free radical in the reactive gas is ionized by generating RF plasma 14 in the reactive gas 9 grown by microwaves. Then, when the RF plasma 14 is started in the discharge gas, the ions generated as a result becomes CF4 having no discharge of microwaves, and the plasma 14 of oxygen gas is different from the CF4, having no discharge of microwaves, and the RF plasma 14 of oxygen gas together with the ions in the microwave discharge gas itself. The ashing speed of this plasma can be increased sharply when etching or resist removal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハを処
理するための方法及び装置、特に半導体ウェハのエッチ
ング及びレジスト除去のための方法並びに装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for processing a semiconductor wafer, and more particularly to a method and an apparatus for etching a semiconductor wafer and removing resist.

【0002】[0002]

【従来の技術】半導体ウェハの処理においては、半導体
材料の層をある所望のパターンに形成することを望む場
合が多い。所望パターンを形成するには、ウェハ面上に
層を析出し、次いでこの所望のパターンにレジスト、す
なわち使用するエッチング剤に対して耐性の材料で被覆
を行う。次にウェハをエッチング剤にさらし、レジスト
で被覆されていない層部分をエッチング除去することに
より、所望パターンの層を残す。初期の目的を果たした
レジストは、ウェハの表面からレジスト除去処理により
除去される。
In the processing of semiconductor wafers, it is often desirable to form a layer of semiconductor material in a desired pattern. To form the desired pattern, a layer is deposited on the surface of the wafer and then the desired pattern is coated with a resist, ie a material that is resistant to the etchant used. The wafer is then exposed to an etchant and the portions of the layer not covered by resist are etched away, leaving a layer of the desired pattern. The resist that has served the initial purpose is removed from the surface of the wafer by a resist removal process.

【0003】析出層のエッチングとレジストの除去との
両方に利用可能な装置が、米国特許第5228052号
に記載されており、その教示内容は参照によって本明細
書中に取り込まれる。上記米国特許に記載された装置は
ウェハ処理室を有する。この処理室中で、ウェハは水平
な加熱手段の上方に昇降装置によって支持されており、
この昇降装置は、加熱手段を通り、基板電極内の開口を
貫通して上向きに延びているピンを有している。ウェハ
は、昇降装置によって、基板電極に接する位置から、基
板電極上方1mmの位置まで上昇され、下降される。ウ
ェハは、これを処理室へ装入し又は取出す際には、基板
電極上方のさらに高い位置にまで上昇させることができ
るが、しかし従来の装置はこの高い位置で処理できるよ
うには、設計されていない。
An apparatus that can be used for both etching deposited layers and removing resist is described in US Pat. No. 5,228,052, the teachings of which are incorporated herein by reference. The apparatus described in the above U.S. patent has a wafer processing chamber. In this processing chamber, the wafer is supported above the horizontal heating means by a lifting device,
This elevating device has a pin which passes through the heating means and extends upward through the opening in the substrate electrode. The wafer is lifted and lowered by a lifting device from a position in contact with the substrate electrode to a position 1 mm above the substrate electrode. The wafer can be raised to a higher position above the substrate electrode when loading or unloading it into the process chamber, but conventional equipment is designed to handle this higher position. Not not.

【0004】導入管が処理室内へ延びており、その導入
管によって処理ガスが装入される。処理ガスは典型的な
場合、少なくとも酸素(O2)ガス、及びN2ガス、H2
ガス又はN2+H2ガスのような形成ガスを含有する。処
理ガスには、必須ではないが、さらにCF4も含有させ
ることができる。エッチング処理ガスにCF4を含有さ
せる場合には、ガスには低濃度の酸素と高濃度のCF4
とを含有させて、主にフッ素ラジカル又はイオンを発生
させるようにする。レジスト除去処理用としては、ガス
には高濃度の酸素と低濃度のCF4を含有させて、主に
酸素ラジカル又はイオンを発生させるようにする。これ
らの処理は、CF4なしに、O2ガス及びN2ガス、H2ガ
ス又はN2+H2ガスで実施することができるが、この場
合には、加熱手段からの熱によってエネルギーを補給す
る。
An introduction pipe extends into the processing chamber, and the processing gas is charged by the introduction pipe. The processing gas is typically at least oxygen (O2) gas, and N2 gas, H2
Gas or a forming gas such as N2 + H2 gas. Although not essential, CF4 may be contained in the processing gas. When the etching processing gas contains CF4, the gas contains low concentration oxygen and high concentration CF4.
And are included to mainly generate fluorine radicals or ions. For resist removal treatment, the gas contains a high concentration of oxygen and a low concentration of CF4 to mainly generate oxygen radicals or ions. These treatments can be carried out with O2 gas and N2 gas, H2 gas or N2 + H2 gas without CF4, but in this case, energy is replenished by heat from the heating means.

【0005】従来技術の装置では、エッチング又はレジ
スト除去用の処理ガスを次の2つの方法のいずれかで使
用する。即ち、(1)処理ガスをウェハ上方でイオン化
する反応性イオンエッチング(RIE)法、又は(2)
処理ガスのラジカルを導入管でマイクロ波プラズマから
放電させるラジカル法である。これらの処理により、ウ
ェハ上の層がエッチングされ、またレジストがアッシン
グされる。エッチング又はレジスト除去の速度はアッシ
ング速度として知られており、このアッシング速度は典
型的にはÅ/分を単位として測定される。
Prior art devices use a process gas for etching or resist removal in one of two ways. That is, (1) a reactive ion etching (RIE) method of ionizing a processing gas above the wafer, or (2)
This is a radical method in which radicals of a processing gas are discharged from a microwave plasma through an introduction tube. These processes etch the layers on the wafer and ash the resist. The rate of etching or resist removal is known as the ashing rate, which is typically measured in units of Å / min.

【0006】RIE法によれば、高周波(RF)電圧源
によりプラズマを発生させ、このプラズマはウェハ上方
に酸素又はフッ素のイオンを生じさせる。RF源はウェ
ハ上方に設置された対向電極及び基板電極(ホットプレ
ート)に連結されている。上記米国特許に記載されたよ
うに、対向電極及び基板電極はダブルカソードとして働
き、イオンの生成を促進する。これらのイオンはウェハ
に引き寄せられ、層のエッチング及びレジストの除去を
行う。
According to the RIE method, a plasma is generated by a radio frequency (RF) voltage source, and this plasma produces oxygen or fluorine ions above the wafer. The RF source is connected to a counter electrode and a substrate electrode (hot plate) installed above the wafer. As described in the above U.S. patents, the counter electrode and the substrate electrode act as double cathodes, facilitating the production of ions. These ions are attracted to the wafer, etching the layer and removing the resist.

【0007】ラジカル法では、導入管に連結されたマイ
クロ波発生源を作動させて、酸素又はフッ素のラジカル
を生じるマイクロ波プラズマを発生させ、プラズマから
処理室内へ、この酸素又はフッ素のラジカルを放電させ
るようにする。これらのラジカルはレジスト又は他の層
と反応し、これを分解し、他のガスに変え、次いで、こ
れらのガスは、真空ポンプに連結された排気管を通って
排出される。真空ポンプはまた処理室内の気圧を低く、
典型的には約50〜500mT(ミリトール)に保つ。
この処理では、使用する処理ガスに応じて加熱手段(ホ
ットプレート)による熱の補給を必要としたり、しなか
ったりする。
In the radical method, a microwave generation source connected to an introduction pipe is operated to generate a microwave plasma which produces oxygen or fluorine radicals, and the oxygen or fluorine radicals are discharged from the plasma into the processing chamber. I will let you. These radicals react with the resist or other layers and decompose them into other gases, which are then exhausted through an exhaust connected to a vacuum pump. The vacuum pump also lowers the atmospheric pressure in the processing chamber,
Typically kept at about 50-500 mT (millitorr).
This process may or may not require supplementation of heat by the heating means (hot plate) depending on the process gas used.

【0008】これらの2通りの方法は、どちらか一方だ
けを、あるいは両者を連続して行うことができるが、し
かし高周波発生源とマイクロ波発生源との間はインター
ロックが施されているので、一度には、2方法のうちの
一方しか操作することができない。これらの方法をレジ
スト除去処理に連続して適用する場合には、一般にRI
E法を最初に行う。ウェハをホットプレート上方の高い
位置に配置し、導入管を経て処理ガスを導入する。ウェ
ハ上方に生成したRFプラズマから、エッチング又はレ
ジスト除去のためのエネルギーを有するイオンが発生す
る。このRIE法はレジストの硬化部を除去するのに特
に有用である。
In these two methods, either one of them or both of them can be continuously performed, but since the high frequency source and the microwave source are interlocked. , Only one of the two methods can be operated at a time. When these methods are continuously applied to resist removal processing, RI is generally used.
Method E is performed first. The wafer is placed at a high position above the hot plate, and the processing gas is introduced through the introduction pipe. Ions having energy for etching or resist removal are generated from the RF plasma generated above the wafer. This RIE method is particularly useful for removing the hardened portion of the resist.

【0009】RFプラズマを使用してしまったら、RF
源を切る。この時もしCF4 を使用していなければ、ウ
ェハを、加熱したホットプレートの所まで下げて熱を補
給するが、CF4を使用していれば、ウェハは1mm高
い位置に保持できる。ここでの説明はCF4が使用され
ているものと仮定して行っている。処理ガスを導入し、
マイクロ波発生源により、導入管内にプラズマを発生さ
せる。このプラズマは酸素及びフッ素のラジカルを生じ
ており、このラジカルはマイクロ波発生源から下流に向
かって放電される。レジストは典型的にはCxHyNzで
構成されており、これがフッ素ラジカルと反応してHF
を形成する。この反応によってエネルギーが放出され、
このエネルギーは、酸素ラジカルがレジストをCO2、
NO2、H2Oに分解するのを助ける。フッ素はこのよう
に触媒として作用する。この分解反応によって生じたガ
スは排気管を経て処理室の外へ排出される。
If RF plasma is used, RF
Turn off the source. At this time, if CF4 is not used, the wafer is lowered to the heated hot plate to supply heat, but if CF4 is used, the wafer can be held at a position 1 mm higher. The description here is given assuming that CF4 is used. Introduce processing gas,
Plasma is generated in the introduction tube by the microwave generation source. This plasma produces radicals of oxygen and fluorine, which are discharged downstream from the microwave source. The resist is typically composed of CxHyNz, which reacts with fluorine radicals to generate HF.
To form This reaction releases energy,
This energy is generated by oxygen radicals
Helps decompose into NO2 and H2O. Fluorine thus acts as a catalyst. The gas generated by this decomposition reaction is discharged to the outside of the processing chamber through the exhaust pipe.

【0010】[0010]

【発明が解決しようとする課題】ラジカルのみを用いる
エッチング処理においては、エッチングは等方的に、す
なわち全方向に同じ速度で生じる。しかし、異方的な壁
面傾斜の形成、すなわちウェハを深さ方向にはより大き
く、横方法にはより小さくエッチングして、急斜面の壁
面の形成を望む場合も多い。このような異方性は、ごく
低い圧力(約1〜10mT)及び強力なエッチング剤の
使用により腐食壁の傾斜を制御する異方的エッチングシ
ステムにおいて達成できる。エッチング剤の強力な腐食
性のゆえに、典型的な異方的エッチングシステムでは部
材が耐食性の材料で構成されており、このためシステム
が高価なものとなるので、高度の異方性を必要としない
処理用としては経済的でない。上記の装置においてRI
Eプラズマ法を用いることにより、ある程度の異方性を
達成することはできるが、RIE法はホットプレート上
方1mmの位置でしか実施できないことから、ユーザー
は異方性の度合いをほとんど制御することができない。
In an etching process using only radicals, the etching occurs isotropically, that is, at the same rate in all directions. However, it is often desired to form an anisotropic wall slope, that is, to form a steeply sloped wall surface by etching the wafer larger in the depth direction and smaller in the lateral direction. Such anisotropy can be achieved in an anisotropic etching system that controls the slope of the corroded wall by using very low pressure (about 1-10 mT) and a strong etchant. Due to the strongly corrosive nature of the etchant, a typical anisotropic etching system does not require a high degree of anisotropy as the components are composed of corrosion resistant materials, which makes the system expensive. Not economical for processing. RI in the above device
Although some degree of anisotropy can be achieved by using the E plasma method, since the RIE method can be performed only at a position 1 mm above the hot plate, the user can almost control the degree of anisotropy. Can not.

【0011】本発明の目的の一つは、エッチング及びレ
ジスト除去の速度を向上させるための方法及び装置を提
供することである。
One of the objects of the present invention is to provide a method and apparatus for improving the rate of etching and resist removal.

【0012】本発明の別の目的は、ウェハの処理におい
て、ユーザーに、より大きな自由度を与える方法及び装
置を提供することである。
Another object of the present invention is to provide a method and apparatus that gives the user more freedom in processing wafers.

【0013】[0013]

【課題を解決するための手段】本発明によれば、マイク
ロ波プラズマを活性化してフリーラジカルを有するガス
を放電させる。同時に、ウェハ上方にRFプラズマを発
生させて、マイクロ波プラズマにより生成されたフリー
ラジカルをイオン化する。これらの処理を組み合わせて
イオン化ラジカルを発生させることにより、プラズマで
レジスト又はウェハ上の層を、これらの処理を個別に行
った場合よりもずっと高速で、アッシングすることがで
きる。
According to the present invention, microwave plasma is activated to discharge a gas having free radicals. At the same time, RF plasma is generated above the wafer to ionize the free radicals generated by the microwave plasma. By combining these processes to generate ionized radicals, the plasma can ash the resist or layers on the wafer much faster than if these processes were performed individually.

【0014】本発明はまた、制御器により運転されるモ
ーターを有する、ウェハをセットするための昇降装置を
含み、ウェハは典型的にはホットプレートからの高さで
表される複数の異なる処理位置のうちの一つに据えられ
る。制御器は、異なる複数の位置を設定でき、望むなら
後で変更できるようにプログラム可能である。様々な処
理位置で処理できるために、各段階において又は段階間
で処理温度を変えたり、イオンの電界の制御により異方
性の程度を変えてエッチングできる等、処理におけるユ
ーザーの自由度が増す。これらの異なる処理位置は上記
の組合せ処理と共に用いて、レジスト又はその他の層を
迅速にアッシングすることができる。
The present invention also includes an elevating device for setting a wafer having a motor driven by a controller, the wafer typically having a plurality of different processing positions, represented in height from a hot plate. Installed in one of the The controller is programmable so that different positions can be set and later changed if desired. Since processing can be performed at various processing positions, the processing temperature can be changed at each step or between steps, and etching can be performed by changing the degree of anisotropy by controlling the electric field of ions. These different processing locations can be used with the combined processing described above to quickly ash resist or other layers.

【0015】その他の目的、特徴及び利点は、以下の詳
細な説明、図面及び特許請求の範囲から明らかになるで
あろう。
Other objects, features and advantages will be apparent from the following detailed description, drawings and claims.

【0016】[0016]

【発明の実施の形態】図1を参照すると、処理される半
導体ウェハ1は、密閉された処理室2内に、水平に配置
されたホットプレート3の上方に置かれる。ウェハ1
(これは典型的には直径が4〜8インチの扁平な円板で
ある)は、ホットプレート3に開けた開口を貫通して厚
み方向に延びている支持ピン4上に、水平に載置されて
いる。したがって、ウェハ1とホットプレート3とは、
互いに平行な平面内に存在する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Referring to FIG. 1, a semiconductor wafer 1 to be processed is placed in a sealed processing chamber 2 above a horizontally arranged hot plate 3. Wafer 1
The plate (which is typically a flat disc with a diameter of 4 to 8 inches) is mounted horizontally on a support pin 4 extending through the opening formed in the hot plate 3 in the thickness direction. Has been done. Therefore, the wafer 1 and the hot plate 3 are
It exists in planes parallel to each other.

【0017】処理ガスは、ガス源5から導入管6を経由
して処理室2に導入される。導入管6に設置したマイク
ロ波発生源7により導入管でマイクロ波プラズマ8を形
成させ、かくして、活性フリーラジカルを高濃度で含有
する反応性ガス9を放電せしまる。反応性ガス9は、ウ
ェハ上方に取り付けられ、前記米国特許に記載したよう
な構成を有する対向電極10に設けた開口(図示せず)
を通過する。適切な条件下では、これらの活性なフリー
ラジカルは、ウェハ1上のレジストのガス化によりレジ
スト皮膜を分解、気化させる。真空系11は、これらの
ガスを排気管12を経て真空排気し、また、処理室内の
圧力を50〜500mTのオーダーに維持する。
The processing gas is introduced into the processing chamber 2 from the gas source 5 via the introduction pipe 6. The microwave plasma 8 is formed in the introduction tube by the microwave generation source 7 installed in the introduction tube 6, and thus the reactive gas 9 containing a high concentration of active free radicals is discharged. The reactive gas 9 is attached above the wafer and has an opening (not shown) provided in the counter electrode 10 having the structure described in the above-mentioned US patent.
Pass through. Under appropriate conditions, these active free radicals decompose and vaporize the resist film by gasifying the resist on the wafer 1. The vacuum system 11 evacuates these gases through the exhaust pipe 12 and maintains the pressure in the processing chamber on the order of 50 to 500 mT.

【0018】高周波(RF)発生源13は対向電極10
とホットプレート3とに電気的に結合されており、この
ためホットプレートは基板電極として働く。両電極10
及び3はこのようにダブルカソードを形成する。RF発
生源13からの高周波電圧によってウェハ1の上方に高
周波(RF)プラズマ14が発生する。RFプラズマ1
4は反応性イオンを発生し、これがレジストをアッシン
グしてウェハ1から除去する。
The radio frequency (RF) source 13 is the counter electrode 10.
Are electrically coupled to the hot plate 3 and thus the hot plate acts as a substrate electrode. Both electrodes 10
And 3 thus form a double cathode. A high frequency (RF) plasma 14 is generated above the wafer 1 by the high frequency voltage from the RF generation source 13. RF plasma 1
4 generates reactive ions, which ash the resist and remove it from the wafer 1.

【0019】透明なカバー15及び終点検知器16を用
いて、RFプラズマによるアッシングの開始点及び終点
を検知する。終点検知器16は、フィルターと光学検知
器とで構成され、OHラジカルが励起されて水になる時
に、RFプラズマ中に放出されるフォトンを検出する。
The transparent cover 15 and the end point detector 16 are used to detect the start point and the end point of the ashing by the RF plasma. The end point detector 16 is composed of a filter and an optical detector, and detects photons emitted into the RF plasma when the OH radical is excited to become water.

【0020】本発明によれば、ガス源5からガスを導入
し、また、マイクロ波発生源7をアクティブな状態にし
て、マイクロ波プラズマから放電されたフリーラジカル
高濃度含有反応性ガス9を生成する。マイクロ波により
生成された反応性ガス9中でRFプラズマを発生させ
て、その中のフリーラジカルをイオン化する。例えば、
ガス源5からの処理ガス中にCF4及び酸素が含有され
ている場合には、マイクロ波プラズマからの放電された
ガスは、ウェハ上方のガス中に、それぞれフッ素及び酸
素のラジカルを高濃度で含有する。次いで、RFプラズ
マをこの放電ガス中で開始すれば、その結果生じるイオ
ンは、マイクロ波放電ガス自体中のイオンとも、またマ
イクロ波放電のないCF4及び酸素のガスのRFプラズ
マとも異なる。この異種のプラズマは、エッチング又は
レジスト除去のどちらにおいても、アッシング速度を大
幅に増すことが見出された。
According to the present invention, the gas is introduced from the gas source 5 and the microwave generation source 7 is activated to generate the reactive gas 9 containing a high concentration of free radicals discharged from the microwave plasma. To do. RF plasma is generated in the reactive gas 9 generated by the microwave to ionize the free radicals therein. For example,
When CF4 and oxygen are contained in the processing gas from the gas source 5, the discharged gas from the microwave plasma contains fluorine and oxygen radicals at high concentrations in the gas above the wafer. To do. If an RF plasma is then started in this discharge gas, the resulting ions are different from the ions in the microwave discharge gas itself, and from the RF plasma of CF4 and oxygen gas without microwave discharge. This heterogeneous plasma has been found to significantly increase the ashing rate in both etching and resist removal.

【0021】ある実験において、レジストで被覆したウ
ェハを、ホットプレート上方の高い位置にまで上昇させ
た。導入した処理ガスには、酸素、CF4、H2、N2及
びH2+N2等のガスの一般に既知の組合せを含有させ
た。マイクロ波で発生させたラジカルのみを用いた場合
は、アッシング速度は18000Å/分であり、RFプ
ラズマによるRIE法のみを用いた場合は、アッシング
速度は14000Å/分であった。しかし、上記のよう
に、これらの2つの方法を同時に実施した場合には、5
8000Å/分というアッシング速度が測定された。経
験によると、このオーダーのアッシング速度は、このタ
イプの装置でどちらか一方の処理法のみを用いては、ホ
ットプレートの温度や各プラズマの出力レベルをいくら
にしようと、達成できないことが分かった。このような
アッシング速度は、マイクロ波プラズマから放電された
反応性の高いフリーラジカルで既に高度に味付けされた
(seasoned)混合ガス中でプラズマを発生させる併合処
理においてのみ得られた。これらの両処理法を一つの処
理室内で併合実施しアッシング速度を向上させることに
より、アッシングのための全処理時間が短縮される。別
の実験において、紫外線処理により架橋された多量にイ
オン注入を受けたフォトレジストを、エッチングのため
にホットプレート上にセットした。ラジカル法とRIE
法とを併合してエッチングを行うと、RIE法に続いて
ラジカル法を行う2段階法に比べて、全処理時間は30
%減少した。
In one experiment, the resist-coated wafer was raised to a high position above the hot plate. The process gas introduced contained a generally known combination of gases such as oxygen, CF4, H2, N2 and H2 + N2. When only radicals generated by microwaves were used, the ashing rate was 18,000 Å / min, and when only the RIE method using RF plasma was used, the ashing rate was 14,000 Å / min. However, as mentioned above, when these two methods are performed simultaneously,
An ashing rate of 8000Å / min was measured. Experience has shown that ashing rates of this order cannot be achieved with either type of equipment in this type of equipment, regardless of the hot plate temperature or power level of each plasma. . Such ashing rates were already highly seasoned with highly reactive free radicals discharged from the microwave plasma.
(seasoned) Obtained only in the combined process of generating plasma in mixed gas. By combining both of these processing methods in one processing chamber to improve the ashing rate, the total processing time for ashing is reduced. In another experiment, heavily ion-implanted photoresist cross-linked by UV treatment was set on a hot plate for etching. Radical method and RIE
When the etching is performed in combination with the method, the total processing time is 30 compared with the two-step method in which the radical method is performed after the RIE method.
%Diminished.

【0022】アッシング工程における熱、フッ素及びR
Fプラズマにより生起された電界はいずれも製造される
電気部品を損傷する危険性があることから、このような
アッシング時間の短縮は、重要である。アッシング時間
の短縮によって、これらの危険性を減ずることができ
る。さらに処理量を高めることができ、またこれにより
製造コストを大幅に減少できる。
Heat, fluorine and R in the ashing process
The reduction of the ashing time is important because any electric field generated by the F plasma has a risk of damaging the electric components to be manufactured. Reducing ashing time can reduce these risks. Further, the throughput can be increased and the manufacturing cost can be greatly reduced.

【0023】本発明の装置にはさらに、ホットプレート
及び対向電極10に対するウェハ1の相対位置を変えら
れる機構17が設けられる。これらの位置は、典型的に
は、ホットプレート3からの高さの異なる多数の処理位
置として表される。この機構は、ギヤ(図示せず)によ
り棒18を垂直に昇降させるモーター19を有し、棒1
8は水平台20によりピン4と連結されている。この機
構17は制御器21で制御され、この制御器21により
ホットプレートからの高さが規定され、プリセットされ
る。これらのプリセット位置はさらに、ユーザーがこの
制御器で再設定し、新たな位置を規定して、プリセット
することができる。一つの具体例を挙げると、ウェハ
は、ホットプレート自体の上に、並びにホットプレート
から上方に1mm、2mm、3mm、5mm、7mm及
び13mmの位置にセットできる。処理はこれらの位置
のいずれにおいても実施できる。このように処理位置の
高さが変えられることは、ユーザーに、処理操作におい
て様々な面でより大きな自由度を与えるものである。
The apparatus of the present invention is further provided with a mechanism 17 capable of changing the relative position of the wafer 1 with respect to the hot plate and the counter electrode 10. These positions are typically represented as a number of processing positions having different heights from the hot plate 3. This mechanism has a motor 19 for vertically moving the rod 18 vertically by a gear (not shown).
8 is connected to the pin 4 by a horizontal base 20. This mechanism 17 is controlled by a controller 21, which regulates the height from the hot plate and presets it. These preset positions can be further reset by the user with this controller to define and preset new positions. In one embodiment, the wafer can be set on the hot plate itself as well as 1 mm, 2 mm, 3 mm, 5 mm, 7 mm and 13 mm above the hot plate. Processing can be performed at any of these locations. The variable height of the processing position in this way gives the user greater freedom in various aspects of the processing operation.

【0024】ピンの高さを調整できることにより、エッ
チング層壁の傾斜の制御に自由度が得られる。図2
(a)及び2(b)を参照して以下説明する。等方的エ
ッチングの例を示す図2(a)によれば、ウェハは、基
板31の上に形成されたパターン化される層32と、層
32の上に形成されたレジスト33とを有する。レジス
トには開口34が設けられており、ここからエッチング
剤が供給される。図示したように、エッチングは全方向
に生じるので、エッチングが層32の厚さに達する時ま
でには、オーバーハング35が生じている。
By adjusting the height of the pin, a degree of freedom can be obtained in controlling the inclination of the wall of the etching layer. FIG.
A description will be given below with reference to (a) and 2 (b). According to FIG. 2 (a), which shows an example of isotropic etching, the wafer has a patterned layer 32 formed on a substrate 31 and a resist 33 formed on the layer 32. The resist is provided with an opening 34, from which an etching agent is supplied. As shown, the etching occurs omnidirectionally, so that by the time the etching reaches the thickness of layer 32, overhangs 35 have occurred.

【0025】本発明の装置では、エッチングを制御する
重要なパラメータを全て独立して制御することができ
る。混合ガス中の活性なフリーラジカルの数は、マイク
ロ波発生源及び得られた下流に向けての放電によって制
御され、プラズマ中のイオンの割合はRFプラズマの出
力レベルによって制御される。また、最も重要なことで
あるが、イオンのエネルギーの制御は、プラズマ中にあ
るホットプレート上方のウェハの位置によって、即ち、
イオンの電界を制御することによって行われる。
The apparatus of the present invention can independently control all the important parameters for controlling etching. The number of active free radicals in the gas mixture is controlled by the microwave source and the resulting downstream discharge, and the proportion of ions in the plasma is controlled by the power level of the RF plasma. Also, and most importantly, the control of the energy of the ions depends on the position of the wafer above the hot plate in the plasma:
This is done by controlling the electric field of the ions.

【0026】異方的エッチングの例を示す図2(b)に
ついて言うと、装置をエッチングに用いてRFプラズマ
を活性化する時には、イオンをウェハ表面へと向ける電
界を制御することにより、側壁に急傾斜を形成すること
ができる。これらのイオンのエネルギーと反応性混合ガ
ス中のイオンの割合とが、基板31上に形成された層3
6(この上にレジスト33を有する)におけるエッチン
グ処理によりもたらされた側壁37の異方性の度合いを
決定する。このようなシステムで、傾斜が70゜〜80
゜の側壁が達成できる。
Referring to FIG. 2 (b) showing an example of anisotropic etching, when the apparatus is used for etching to activate the RF plasma, by controlling the electric field that directs the ions to the wafer surface, A steep slope can be formed. The energy of these ions and the proportion of ions in the reactive mixed gas are the layers 3 formed on the substrate 31.
6 determines the degree of anisotropy of the sidewalls 37 caused by the etching process (with the resist 33 on it). With such a system, the inclination is 70 ° -80
A side wall of ° can be achieved.

【0027】ウェハをホットプレート表面上に置いた時
に、イオンエネルギーは最高となり、ウェハをホットプ
レートから離して上方に置くと、イオンエネルギーは減
少する。このような、ホットプレートからのウェハの高
さとイオンエネルギーとの関係を図3に曲線で示す。こ
の図には、ウェハ表面からの二酸化ケイ素のスパッタエ
ッチング速度が、ウェハのホットプレートからの高さの
関数として示されている。イオン衝撃エネルギーから直
接計測されるスパッタエッチング速度は、ウェハが持ち
上げられるにつれて急速に低下する。しかし、この関係
には、相対立する課題が内在している。熱と高エネルギ
ーとは製造される電気部品を損なう可能性はあるが、同
時にこれらは、アッシング工程の促進に寄与するので、
工程時間が短縮されまた損傷の危険のいくらかが軽減さ
れる。
The ion energy is highest when the wafer is placed on the hot plate surface and decreases when the wafer is placed above the hot plate. Such a relationship between the height of the wafer from the hot plate and the ion energy is shown by a curve in FIG. The figure shows the sputter etch rate of silicon dioxide from the wafer surface as a function of wafer height from the hot plate. The sputter etch rate, measured directly from the ion bombardment energy, drops rapidly as the wafer is lifted. However, there are inherent challenges in this relationship. Heat and high energy can impair the electrical components being manufactured, but at the same time they contribute to the acceleration of the ashing process,
The process time is reduced and some of the risk of damage is reduced.

【0028】マイクロ波発生源とRF発生源とを併用す
ることにより、また、ウェハの高さをピン昇降機構で調
整することにより、所望の度合いの異方性を与えるよう
にエッチングを制御できる。さらに、ウェハの高さ、し
たがって電界を、一工程段階中に又は引き続く複数の工
程段階の間に変えることにより、層壁を所望の形状に合
わせることができる。
Etching can be controlled so as to give a desired degree of anisotropy by using a microwave generation source and an RF generation source together and by adjusting the height of the wafer by a pin elevating mechanism. Furthermore, the height of the wafer and thus the electric field can be varied during one process step or during several subsequent process steps to adapt the layer walls to the desired shape.

【0029】ウェハの高さをある位置範囲で調整できる
ことにより、ユーザーは、ウェハの温度調節においてよ
り大きな自由度を得る。温度が高くなることはウェハ上
に形成される回路に電気的な損傷を与える危険を増すこ
とから、このような温度制御が重要になることがある。
処理室内の圧力が低いことから、熱は、一般には、あま
り伝導や対流による熱伝達によらず、輻射によりホット
プレートからウェハに伝達される。この結果、ウェハと
ホットプレートとが近いことが、温度決定の上で極めて
重要となる。
The ability to adjust the height of the wafer over a range of positions gives the user more freedom in adjusting the temperature of the wafer. Such temperature control can be important because higher temperatures increase the risk of electrical damage to the circuitry formed on the wafer.
Due to the low pressure in the process chamber, heat is generally transferred from the hot plate to the wafer by radiation, rather than by heat transfer by conduction or convection. As a result, the closeness of the wafer and the hot plate is extremely important for temperature determination.

【0030】ウェハをホットプレート上方の高い位置に
保持することにより、アッシングを、RIE法により比
較的低温で実施できる。ホットプレート温度を260℃
とすると、ウェハの温度は長い間低温に維持される。1
00mTの処理室内で260℃のホットプレートの上方
1mmに置いた8インチのウェハについて、温度対時間
曲線を図4に示す。この図に示されているように、温度
は60秒以上の間、120℃以下に保たれているが、こ
れは典型的な半導体ウェハ処理においては、かなり低い
温度だと考えられる。
By holding the wafer at a high position above the hot plate, ashing can be performed at a relatively low temperature by the RIE method. Hot plate temperature is 260 ℃
Then, the temperature of the wafer is kept low for a long time. 1
The temperature versus time curve is shown in FIG. 4 for an 8 inch wafer placed 1 mm above a 260 ° C. hot plate in a 00 mT process chamber. As shown in this figure, the temperature is kept below 120 ° C. for over 60 seconds, which is believed to be a fairly low temperature in typical semiconductor wafer processing.

【0031】したがって、ウェハの温度は、各処理位置
の間でウェハを移動させることにより変えることができ
る。所望量のレジストが除去されたあと、処理温度を低
温から高温に変えるには、ウェハをホットプレート近く
にまで又はホットプレート上に降下させ、ウェハの温度
を急上昇させる。高度にイオン注入を受けたフォトレジ
ストでは、ウェハが加熱される前に上面を低温でアッシ
ング除去することが望ましいので、高い位置でエッチン
グ処理してウェハを降下させる上記の方法は、このよう
なレジストの除去に特に有用である。
Therefore, the temperature of the wafer can be changed by moving the wafer between each processing position. After the desired amount of resist has been removed, the process temperature can be changed from low to high by dropping the wafer close to or on the hot plate, and rapidly increasing the temperature of the wafer. For highly ion-implanted photoresists, it is desirable to ash away the top surface at a low temperature before the wafer is heated, so the above method of etching down the wafer to lower the wafer is such a method. Is especially useful for the removal of

【0032】あるいはまた、低い位置でのRIE法を第
一工程として用い、イオンで硬化レジストをアッシング
除去させることが望ましい。次いで、第二工程として、
ウェハをホットプレートからより隔たった高い位置に上
げて、ラジカル・RIE併合方法を使用して、短時間、
例えば10秒間高速度アッシングを行う。
Alternatively, it is desirable to use the RIE method at a low position as the first step to ash away the hardened resist with ions. Then, as the second step,
Raise the wafer to a higher position further away from the hot plate and use the radical / RIE merge method for a short period of time.
For example, high speed ashing is performed for 10 seconds.

【0033】処理室内の圧力が低く、ウェハからの熱伝
導は極めて緩慢なことから、ホットプレート上で加熱さ
れたウェハを急冷することは、一般に困難である。ウェ
ハの冷却を進めるためには、ウェハを上昇させ、ホット
プレートから離し、ヘリウムを処理室へ約15秒間導入
する。ヘリウムはウェハからの熱を伝導するので、熱
を、例えば260℃から180℃へと急速に減少させ
る。
Rapid cooling of a heated wafer on a hot plate is generally difficult because the pressure in the process chamber is low and the heat transfer from the wafer is very slow. To proceed with wafer cooling, the wafer is raised, removed from the hot plate, and helium is introduced into the process chamber for about 15 seconds. Since helium conducts heat from the wafer, it rapidly reduces the heat, for example from 260 ° C to 180 ° C.

【0034】ホットプレートから比較的隔たった位置
(例えば、1mmに較べて5mm以上)で処理できるこ
とからも、ウェハ後面の処理においても自由度が得られ
る。ホットプレートからより隔たった位置では、ウェハ
の前面と後面の同時処理が、より容易になる。このよう
な両面処理は、エッチングとレジスト除去との両工程に
使用できる。ウェハが対向電極に非常に近い位置では、
処理は主にウェハの後面に対して行うことができる。
Since the processing can be performed at a position relatively distant from the hot plate (for example, 5 mm or more as compared with 1 mm), the degree of freedom in processing the rear surface of the wafer can be obtained. At locations further away from the hot plate, simultaneous processing of the front and back surfaces of the wafer becomes easier. Such double-sided treatment can be used for both the etching and resist removal steps. When the wafer is very close to the counter electrode,
Processing can be performed primarily on the backside of the wafer.

【0035】以上本発明の具体的態様を説明したが、付
帯の特許請求の範囲から逸脱することなく変更を加えら
れることは明らかであろう。例えば、エッチングやレジ
ストの除去に使用できるある種のガスについて言及した
が、別のガスも使用できる。上記説明では、基板電極は
またホットプレートであるが、このホットプレートは、
イオンランプ等、何か他の熱源を用いる場合には省略で
きる。この場合は基板電極もホットプレートとする必要
はない。
While we have described specific embodiments of the present invention, it will be apparent that modifications can be made without departing from the scope of the appended claims. For example, although some gases have been mentioned that can be used for etching or resist removal, other gases can be used. In the above description, the substrate electrode is also a hot plate, but this hot plate is
It can be omitted when using some other heat source such as an ion lamp. In this case, the substrate electrode does not have to be a hot plate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体ウェハ処理装置の截断側面
FIG. 1 is a cutaway side view of a semiconductor wafer processing apparatus according to the present invention.

【図2】(a)等方的エッチングの場合を示すウェハの
断面図 (b)異方的エッチングの場合を示すウェハの断面図
FIG. 2A is a sectional view of the wafer showing the case of isotropic etching. FIG. 2B is a sectional view of the wafer showing the case of anisotropic etching.

【図3】ホットプレートからの距離に対する電界の関係
を示すグラフ
FIG. 3 is a graph showing the relationship between the electric field and the distance from the hot plate.

【図4】ホットプレートからのある距離及びある圧力に
おいて、時間に対するウェハ温度の関係を示すグラフ
FIG. 4 is a graph showing the relationship between the wafer temperature and the time at a certain distance from the hot plate and a certain pressure.

【符号の説明】[Explanation of symbols]

1 半導体ウェハ 2 処理室 3 ホットプレート(基板電極) 4 支持ピン 6 導入管 7 マイクロ波発生源 8 マイクロ波プラズマ 9 反応性ガス 10 対向電極 13 高周波(RF)発生源 14 高周波(RF)プラズマ 17 相対位置を変える機構 19 モーター 21 制御器 31 基板 32 パターン化される層 33 レジスト 34 開口 35 オーバーハング 36 エッチング層 37 側壁 1 Semiconductor Wafer 2 Processing Chamber 3 Hot Plate (Substrate Electrode) 4 Support Pin 6 Introduction Tube 7 Microwave Source 8 Microwave Plasma 9 Reactive Gas 10 Counter Electrode 13 Radio Frequency (RF) Source 14 Radio Frequency (RF) Plasma 17 Relative Mechanism for changing position 19 Motor 21 Controller 31 Substrate 32 Patterned layer 33 Resist 34 Opening 35 Overhang 36 Etching layer 37 Sidewall

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された層及びこの層の上に
形成されたレジストを有する半導体ウェハを処理する方
法であって、(a)マイクロ波発生源を用いて、多数の
フリーラジカルを含有するマイクロ波放電ガスを発生さ
せる段階、(b)上記半導体ウェハ上方に、上記マイク
ロ波放電ガスを供給する段階、及び(c)上記半導体ウ
ェハ上方で、マイクロ波放電ガスのプラズマを発生させ
てイオンを生じさせ、上記レジスト及び上記層の一方を
アッシングして半導体ウェハから除去する段階を含み、 上記プラズマの発生に少なくとも1個の電極を用い、か
つ、上記段階(c)において、上記電極と上記半導体ウ
ェハとの間の距離を変動させることによりイオンに対す
る電界の作用を変える段階を含むことを特徴とする半導
体ウェハ処理方法。
1. A method of treating a semiconductor wafer having a layer formed on a substrate and a resist formed on this layer, comprising: (a) using a microwave source to generate a large number of free radicals. Generating microwave containing discharge gas, (b) supplying the microwave discharge gas above the semiconductor wafer, and (c) generating plasma of microwave discharge gas above the semiconductor wafer. Generating ions and ashing one of the resist and one of the layers to remove from the semiconductor wafer, using at least one electrode to generate the plasma, and in the step (c), A method of processing a semiconductor wafer, including the step of changing the action of an electric field on ions by varying the distance to the semiconductor wafer.
【請求項2】 上記段階(a)で、上記マイクロ波放電
ガスが酸素ラジカルを含有することを特徴とする請求項
1記載の半導体ウェハ処理方法。
2. The method for processing a semiconductor wafer according to claim 1, wherein in the step (a), the microwave discharge gas contains oxygen radicals.
【請求項3】 上記段階(a)で、上記マイクロ波放電
ガスがフッ素ラジカルを含有することを特徴とする請求
項1記載の半導体ウェハ処理方法。
3. The method of processing a semiconductor wafer according to claim 1, wherein in the step (a), the microwave discharge gas contains fluorine radicals.
【請求項4】 基板上に形成された層及びこの層の上に
形成されたレジストを有する半導体ウェハを処理する方
法であって、(a)マイクロ波発生源を用いて、多数の
フリーラジカルを含有するマイクロ波放電ガスを発生さ
せる段階、(b)上記半導体ウェハ上方に、上記マイク
ロ波放電ガスを供給する段階、及び(c)上記半導体ウ
ェハ上方で、マイクロ波放電ガスのプラズマを発生させ
てイオンを生じさせ、上記レジスト及び上記層の一方を
アッシングして半導体ウェハから除去する段階を含み、 上記プラズマの発生に少なくとも1個の電極を用い、か
つ、上記段階(a)に先立ち、エッチングにおいて所望
の程度の異方性を得るべく、上記半導体ウェハを、電極
に対する複数の相対位置のうちの一つにセットする段階
を含むことを特徴とする半導体ウェハ処理方法。
4. A method for treating a semiconductor wafer having a layer formed on a substrate and a resist formed on the layer, comprising: (a) using a microwave source to generate a large number of free radicals. Generating microwave containing discharge gas, (b) supplying the microwave discharge gas above the semiconductor wafer, and (c) generating plasma of microwave discharge gas above the semiconductor wafer. Generating ions and ashing one of the resist and one of the layers from the semiconductor wafer, using at least one electrode to generate the plasma, and prior to step (a), in etching. Setting the semiconductor wafer in one of a plurality of relative positions with respect to the electrodes to obtain a desired degree of anisotropy. Semiconductor wafer processing method.
【請求項5】 上記半導体ウェハを、さらに、上記複数
の相対位置のうちの別の位置に移動させ、そして上記段
階(a)〜(c)を繰り返す段階を含むことを特徴とす
る請求項4記載の半導体ウェハ処理方法。
5. The method according to claim 4, further comprising moving the semiconductor wafer to another position of the plurality of relative positions, and repeating the steps (a) to (c). A method for processing a semiconductor wafer as described.
【請求項6】 基板上に形成された層と、この層の上に
形成されたレジストとを有する半導体ウェハを処理する
ための装置であって、 処理される半導体ウェハを収容するための処理室、 上記処理室において半導体ウェハを支持するための手
段、 多数のフリーラジカルを有する放電ガスを発生させ、か
つ、上記放電ガスを上記処理室内に供給するための第一
の手段、及び上記放電ガスのプラズマを半導体ウェハの
上方で発生させ、上記多数のフリーラジカルをイオン化
し、上記層及び上記レジストの一方をアッシングして半
導体ウェハから除去するための第二の手段を有し、 上記第一及び第二の手段は同時に行えること、 上記第二の手段が一般的な水平に配置された電極及び半
導体ウェハを水平に支持する支持手段を含み、さらに、
半導体ウェハを上記電極から隔たった複数の位置間で移
動させるための手段が備えられていることを特徴とする
半導体ウェハ処理装置。
6. An apparatus for processing a semiconductor wafer having a layer formed on a substrate and a resist formed on the layer, the processing chamber containing a semiconductor wafer to be processed. A means for supporting a semiconductor wafer in the processing chamber, a first means for generating a discharge gas having a large number of free radicals and supplying the discharge gas into the processing chamber, and Plasma is generated above the semiconductor wafer to ionize the large number of free radicals, and second means for ashing one of the layer and the resist to remove from the semiconductor wafer is provided. The two means can be performed at the same time, the second means includes a generally horizontally arranged electrode and a supporting means for horizontally supporting the semiconductor wafer, and further,
A semiconductor wafer processing apparatus comprising means for moving a semiconductor wafer between a plurality of positions separated from the electrodes.
【請求項7】 上記移動手段が、上記複数の位置をある
数値に規定したり、別の数値に再規定できるように調節
できることを特徴とする請求項6記載の半導体ウェハ処
理装置。
7. The semiconductor wafer processing apparatus according to claim 6, wherein the moving means can be adjusted so that the plurality of positions can be defined in a certain numerical value or can be redefined in another numerical value.
【請求項8】 上記複数の位置が、上記電極から約1m
mから約13mmまでの範囲の距離隔たっていることを
特徴とする請求項6記載の半導体ウェハ処理装置。
8. The plurality of locations are about 1 m from the electrodes.
7. The semiconductor wafer processing apparatus according to claim 6, wherein the semiconductor wafer processing apparatus is separated by a distance ranging from m to about 13 mm.
【請求項9】 半導体ウェハを処理するための装置であ
って、 処理される半導体ウェハを収容する処理室、 反応性ガスを上記処理室へ導くための導入管、 上記処理室内に配置した水平電極を含む、上記半導体ウ
ェハの上方にて上記ガスのプラズマを生成するための手
段、及び上記ウェハを支持し、かつ、このウェハを上記
水平電極上の最初の位置から、上記水平電極上方の、処
理が実施できる複数の位置のうちの一つの位置まで上昇
させるためのウェハ支持機構を有することを特徴とする
半導体ウェハ処理装置。
9. An apparatus for processing a semiconductor wafer, comprising a processing chamber accommodating a semiconductor wafer to be processed, an introduction pipe for introducing a reactive gas into the processing chamber, and a horizontal electrode arranged in the processing chamber. Means for generating a plasma of the gas above the semiconductor wafer, and supporting the wafer, and processing the wafer from an initial position on the horizontal electrode above the horizontal electrode. 1. A semiconductor wafer processing apparatus having a wafer supporting mechanism for raising to one of a plurality of positions that can be performed.
【請求項10】 上記ウェハ支持機構が上記電極を貫通
して延びているピンを有することを特徴とする請求項9
記載の半導体ウェハ処理装置。
10. The wafer support mechanism has pins extending through the electrodes.
The semiconductor wafer processing apparatus described.
【請求項11】 上記電極がまたホットプレートでもあ
ることを特徴とする請求項9記載の半導体ウェハ処理装
置。
11. The semiconductor wafer processing apparatus according to claim 9, wherein the electrode is also a hot plate.
【請求項12】 上記ウェハ支持機構がモーター及び制
御器を有することを特徴とする請求項9記載の半導体ウ
ェハ処理装置。
12. The semiconductor wafer processing apparatus according to claim 9, wherein the wafer supporting mechanism has a motor and a controller.
【請求項13】 上記制御器が上記モーターに結合され
ており、これにより上記複数個の位置が可変的に規定で
きるようにされていることを特徴とする請求項12記載
の半導体ウェハ処理装置。
13. The semiconductor wafer processing apparatus according to claim 12, wherein the controller is coupled to the motor so that the plurality of positions can be variably defined.
JP18737296A 1995-07-18 1996-07-17 Etching of semiconductor wafer and resist removing method and device Pending JPH0936103A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50373295A 1995-07-18 1995-07-18
US08/503,732 1995-07-18

Publications (1)

Publication Number Publication Date
JPH0936103A true JPH0936103A (en) 1997-02-07

Family

ID=24003288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18737296A Pending JPH0936103A (en) 1995-07-18 1996-07-17 Etching of semiconductor wafer and resist removing method and device

Country Status (2)

Country Link
JP (1) JPH0936103A (en)
WO (1) WO1997004476A2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518740A (en) * 1999-12-21 2003-06-10 ラム リサーチ コーポレーション Method and apparatus for detecting endpoint of photoresist stripping process
KR100441457B1 (en) * 2000-11-15 2004-07-23 샤프 가부시키가이샤 Ashing method
KR100787019B1 (en) * 2000-03-30 2007-12-18 램 리써치 코포레이션 An enhanced resist strip in a dielectric etcher using downstream plasma
JP2019029561A (en) * 2017-08-01 2019-02-21 東京エレクトロン株式会社 Method for etching multilayer film

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795831A (en) * 1996-10-16 1998-08-18 Ulvac Technologies, Inc. Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5968374A (en) * 1997-03-20 1999-10-19 Lam Research Corporation Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
JP3318241B2 (en) * 1997-09-19 2002-08-26 富士通株式会社 Ashing method
WO2007067086A1 (en) * 2005-12-08 2007-06-14 Georgiy Yakovlevitch Pavlov Plasma processing device
JP7450512B2 (en) * 2020-10-07 2024-03-15 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581100A (en) * 1984-10-29 1986-04-08 International Business Machines Corporation Mixed excitation plasma etching system
US4673456A (en) * 1985-09-17 1987-06-16 Machine Technology, Inc. Microwave apparatus for generating plasma afterglows
US5226056A (en) * 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
US5228052A (en) * 1991-09-11 1993-07-13 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518740A (en) * 1999-12-21 2003-06-10 ラム リサーチ コーポレーション Method and apparatus for detecting endpoint of photoresist stripping process
JP4763955B2 (en) * 1999-12-21 2011-08-31 ラム リサーチ コーポレーション Method and apparatus for detecting the end point of a photoresist strip process
KR100787019B1 (en) * 2000-03-30 2007-12-18 램 리써치 코포레이션 An enhanced resist strip in a dielectric etcher using downstream plasma
KR100441457B1 (en) * 2000-11-15 2004-07-23 샤프 가부시키가이샤 Ashing method
JP2019029561A (en) * 2017-08-01 2019-02-21 東京エレクトロン株式会社 Method for etching multilayer film

Also Published As

Publication number Publication date
WO1997004476A3 (en) 1997-03-06
WO1997004476A2 (en) 1997-02-06

Similar Documents

Publication Publication Date Title
US5707485A (en) Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch
US8337713B2 (en) Methods for RF pulsing of a narrow gap capacitively coupled reactor
US5662770A (en) Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
KR101164829B1 (en) Methods and apparatus for tuning a set of plasma processing steps
JP2816374B2 (en) Dry etching method and apparatus for champagne contour
JP4871444B2 (en) Oxide film removing method and semiconductor manufacturing apparatus for removing oxide film
JPH05121386A (en) Plasma washing method of substrate surface, photo-resist-plasma washing method of wafer and washing device for substrate surface
JPH0336300B2 (en)
US20120108072A1 (en) Showerhead configurations for plasma reactors
JP2005236138A (en) Plasma treating apparatus and its control method
JPH0936103A (en) Etching of semiconductor wafer and resist removing method and device
JPH10125662A (en) Method and system for controlling side wall profile during etching process
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
WO2000041228A1 (en) Method of plasma processing
KR100476903B1 (en) Neutral particle beam processing apparatus with enhanced conversion performance from plasma ions to neutral particles
KR100603099B1 (en) Plasma processing method
JPH0831441B2 (en) Surface treatment method
JP3042208B2 (en) Microwave plasma processing equipment
TWI797525B (en) Manufacturing method of semiconductor device
JP2002083798A (en) Surface-processing method
JPH05347282A (en) Ashing device and method
JPH05166762A (en) Etching
JPH0794482A (en) Dry etching method
JPH08241886A (en) Plasma processing method
JPH05267245A (en) Manufacture of semiconductor device