JPH05267245A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05267245A
JPH05267245A JP6388792A JP6388792A JPH05267245A JP H05267245 A JPH05267245 A JP H05267245A JP 6388792 A JP6388792 A JP 6388792A JP 6388792 A JP6388792 A JP 6388792A JP H05267245 A JPH05267245 A JP H05267245A
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
etching
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6388792A
Other languages
Japanese (ja)
Inventor
Hisataka Hayashi
久貴 林
Masaru Hori
勝 堀
Keiji Horioka
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6388792A priority Critical patent/JPH05267245A/en
Publication of JPH05267245A publication Critical patent/JPH05267245A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To make it possible to form a silicon oxide film in a vertically specific configuration by using a heat-resistant thin film as a master mask when the silicon oxide film is etched. CONSTITUTION:After a silicon oxide film 2 and a polysilicon thin film 3 are formed on a silicon substrate 1 in that order, a photoresist 4 is formed in a desired pattern. Then, after the polysilicon thin film 3 is vertically processed with the photoresist 4 as a mask, the remaining resist 4 is removed by a down flow ashing by use of a CF4/O2, gas, for example, thereby to pattern the polysilicon thin film 3 on the silicon oxide film 2. Subsequently, while the silicon substrate 1 is kept at a given temperature of 120 deg.C or more almost constantly, the silicon oxide film 2 is etched anisotropically with the polysilicon thin film as a mask. In this way, it is possible to form the silicon oxide film 2 in a vertically specific configuration.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体集積回路等の半
導体装置の製造方法に係り、特に、半導体装置の製造工
程におけるシリコン酸化膜のドライエッチングの改良に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device such as a semiconductor integrated circuit, and more particularly to improvement of dry etching of a silicon oxide film in a process of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体集積回路の進歩に伴って素
子の微細化は進む一方であり、パターン寸法の高精度化
への要求が高まっている。一般に、半導体集積回路はシ
リコン基板等の半導体基板上に、所定のパターンのシリ
コン酸化膜などの絶縁性薄膜や、多結晶シリコンやアル
ミニウム等の導電性薄膜等を積層することによって形成
される。
2. Description of the Related Art In recent years, with the progress of semiconductor integrated circuits, the miniaturization of elements has been progressing, and the demand for higher precision of pattern dimensions is increasing. Generally, a semiconductor integrated circuit is formed by laminating an insulating thin film such as a silicon oxide film having a predetermined pattern and a conductive thin film such as polycrystalline silicon or aluminum on a semiconductor substrate such as a silicon substrate.

【0003】従来、シリコン酸化膜を所望のパターンに
加工するためには、種々の技術が用いられる。例えば、
シリコン酸化膜上に感光性のレジストを塗布した後、光
や紫外線により所望のパターンに従ってレジストを露光
し、現像して露光部または未露光部を選択的に除去する
ことによりレジストパターンを形成するリングラフィー
技術、次に、このレジストパターンをマスクとして下地
のシリコン酸化膜をエッチング加工するドライエッチン
グ技術、更に、このレジストを除去する剥離技術等であ
る。
Conventionally, various techniques have been used to process a silicon oxide film into a desired pattern. For example,
After a photosensitive resist is applied on the silicon oxide film, the resist is exposed to light or ultraviolet rays in accordance with a desired pattern, and developed to selectively remove exposed or unexposed areas to form a resist pattern. A graphic technique, a dry etching technique for etching the underlying silicon oxide film using the resist pattern as a mask, and a peeling technique for removing the resist.

【0004】しかし、半導体素子の集積度の増大にとも
ない、要求されるパターンの最小寸法および寸法精度は
小さくなる一方であり、このことはシリコン酸化膜の加
工においても例外ではない。以下に、シリコン酸化膜の
加工における問題について具体的に説明する。
However, as the degree of integration of semiconductor devices increases, the required minimum size and dimensional accuracy of patterns are becoming smaller, and this is no exception in the processing of silicon oxide films. The problem in processing the silicon oxide film will be specifically described below.

【0005】現在、微細なレジストパターンを用いて、
下地のシリコン酸化膜を加工する方法の1つとして、プ
ラズマを用いる反応性イオンエッチング(RIE)技術
が広く用いられている。この方法は、例えば一対の平行
平板電極を具備した真空容器内に被加工シリコン酸化膜
が推積された基板を収容し、容器内を真空に引いた後、
CF4 やCHF3 ガス等、ハロゲン元素を含む反応性の
ガスを導入し、高周波電力の印加により生じた放電によ
ってガスをプラズマ化し、発生したプラズマを用いて被
加工シリコン酸化膜をエッチングする方法である。
Currently, using a fine resist pattern,
A reactive ion etching (RIE) technique using plasma is widely used as one of the methods for processing the underlying silicon oxide film. In this method, for example, a substrate on which a silicon oxide film to be processed is deposited is housed in a vacuum container equipped with a pair of parallel plate electrodes, and after the inside of the container is evacuated,
A method in which a reactive gas containing a halogen element such as CF 4 or CHF 3 gas is introduced, the gas is made into plasma by the discharge generated by the application of high-frequency power, and the silicon oxide film to be processed is etched using the generated plasma. is there.

【0006】このRIEによれば、プラズマ中の各種の
粒子のうちのイオンは、電極表面のイオンシースに発生
する直流電界によって加速され、大きなエネルギーをも
って被加工膜を衝撃し、イオン促進化学反応を起こす。
このため、エッチングはイオンの入射方向に進み、アン
ダーカットの無い方向性エッチングが可能となる。
According to this RIE, ions of various particles in plasma are accelerated by a DC electric field generated in the ion sheath on the electrode surface, bombard the film to be processed with large energy, and cause an ion-promoting chemical reaction. Wake up.
Therefore, etching proceeds in the ion incident direction, and directional etching without undercut is possible.

【0007】しかし、このイオン衝撃によってあらゆる
材料が励起または活性化されるため、ラジカルだけを利
用するエッチングに比べると、物質固有の反応性の差が
でにくく、一般に材料の違いによるエッチング速度の
比、すなわち選択比が小さくなるという問題がある。こ
のため、シリコン酸化膜のエッチングでは、シリコン酸
化膜の下地であるシリコンのエッチング速度が大きく、
シリコン表面が露出した時点で精度良くエッチングを停
止させることが出来ない。
However, since all the materials are excited or activated by this ion bombardment, the difference in reactivity peculiar to the substance is less likely to occur as compared with etching using only radicals, and the etching rate ratio is generally different depending on the material. That is, there is a problem that the selection ratio becomes small. Therefore, in the etching of the silicon oxide film, the etching rate of silicon that is the base of the silicon oxide film is high,
The etching cannot be stopped accurately when the silicon surface is exposed.

【0008】従って、深さの異なる複数のコンタクトホ
ールをエッチングにより形成する場合には、浅い孔の下
地シリコンが相当量エッチングされ、デバイスとしての
特性が劣化するという問題がある。
Therefore, when a plurality of contact holes having different depths are formed by etching, there is a problem that the underlying silicon of the shallow holes is etched by a considerable amount and the device characteristics are deteriorated.

【0009】この問題を解決するために、シリコン酸化
膜のエッチングにおいて、主エッチングガスであるCH
3 ガスにCOガスを添加することによってシリコン酸
化膜とシリコンとの選択比を20以上に大きくする方法
がある。
In order to solve this problem, in etching the silicon oxide film, CH, which is the main etching gas, is used.
There is a method of increasing the selection ratio between the silicon oxide film and silicon to 20 or more by adding CO gas to F 3 gas.

【0010】また、これとは別にコンタクトホールのエ
ッチングにおいて、その孔形状の垂直化が求められてい
る。すなわち、CHF3 ガスを用いて常温でコンタクト
ホールをエッチングにより形成した場合、コンタクトホ
ール側壁には約80度のテーパがついてしまう。これは
CHF3 ガスがプラズマ中で解離し、その結果生成した
フロロカーボンがコンタクトホール側壁に推積すること
によりテーパ形状が出現するのである。
In addition to this, in etching contact holes, it is required to make the hole shape vertical. That is, when a contact hole is formed by etching using CHF 3 gas at room temperature, the side wall of the contact hole is tapered by about 80 degrees. This is because the CHF 3 gas is dissociated in the plasma, and the resulting fluorocarbon is deposited on the side wall of the contact hole, whereby a tapered shape appears.

【0011】以上のように、高集積度デバイスに用いら
れるコンタクトホールの加工に求められる条件は、シリ
コンに対する高選択比(20以上)、および加工形状の
垂直化である。
As described above, the conditions required for processing a contact hole used in a highly integrated device are a high selectivity to silicon (20 or more) and vertical processing.

【0012】シリコンに対する高選択比を保ちながら、
加工形状の垂直化を実現する方法として、基板を高温に
保ちつつエッチングする方法がある。即ち、基板を高温
にするに従い側壁の形状は垂直に近付いていく。基板温
度160℃において、シリコン酸化膜側壁のテーパー角
度は83度に達し、そのときの対シリコン選択比は35
であった。しかし、基板温度を160℃以上に上昇させ
た場合、レジストパターンが熱により変形するため、所
望のパターン寸法のパターンを高精度に加工すること
は、不可能であった。このように、垂直形状のシリコン
酸化膜をシリコンとの高選択比(20以上)を保ちつつ
形成させることは困難であった。
While maintaining a high selection ratio for silicon,
As a method of realizing the verticalization of the processed shape, there is a method of etching while keeping the substrate at a high temperature. That is, as the temperature of the substrate is increased, the shape of the side wall becomes closer to vertical. At a substrate temperature of 160 ° C., the taper angle of the side wall of the silicon oxide film reaches 83 degrees, and the selectivity ratio to silicon at that time is 35 degrees.
Met. However, when the substrate temperature is raised to 160 ° C. or higher, the resist pattern is deformed by heat, so that it is impossible to process a pattern having a desired pattern size with high accuracy. Thus, it was difficult to form a vertical silicon oxide film while maintaining a high selection ratio (20 or more) with respect to silicon.

【0013】[0013]

【発明が解決しようとする課題】以上のように、従来、
反応性イオンエッチング技術により、シリコン酸化膜を
加工する際には、次のような問題があった。
As described above, as described above,
The following problems have been encountered when processing a silicon oxide film by the reactive ion etching technique.

【0014】即ち、垂直形状のシリコン酸化膜をシリコ
ンとの高選択比(20以上)を保ちながら形成すること
は、レジストマスクの耐熱性が低いために、不可能であ
った。
That is, it is impossible to form a vertical silicon oxide film while maintaining a high selection ratio (20 or more) with respect to silicon because the resist mask has low heat resistance.

【0015】本発明は、上記事情を考慮してなされたも
ので、エッチングマスクの劣化を生ずることなく、垂直
の一定形状のシリコン酸化膜の形成を可能とする半導体
装置の製造方法を提供することを目的とする。
The present invention has been made in consideration of the above circumstances, and provides a method of manufacturing a semiconductor device capable of forming a vertical silicon oxide film having a constant shape without degrading an etching mask. With the goal.

【0016】[0016]

【課題を解決するための手段】本発明の骨子は、被加工
シリコン酸化膜上に、ドライエッチングのエッチングマ
スクとして、耐熱性薄膜パタ−ンを形成し、この耐熱性
薄膜パタ−ンをマスクとして用いて、C原子及びF原子
を含有するガスのプラズマによりシリコン酸化膜を高温
の一定温度に保持しながらドライエッチングすることに
ある。
The essence of the present invention is that a heat resistant thin film pattern is formed on a silicon oxide film to be processed as an etching mask for dry etching, and this heat resistant thin film pattern is used as a mask. It is used to dry-etch the silicon oxide film while maintaining the silicon oxide film at a high constant temperature by plasma of a gas containing C atoms and F atoms.

【0017】すなわち本発明は、表面にシリコン酸化膜
が形成された被処理基体上に耐熱性薄膜パターンを形成
する工程、及び前記被処理基体を収容する反応領域に、
C原子及びF原子を含有するガス、又はC原子及びF原
子を含有するガスと、CO、H2 、O2 及びC原子とH
原子とからなるガスからなる群から選ばれたガスとの混
合ガスを導入すると共に、放電を生ぜしめてプラズマを
形成し、前記被処理基体を120℃以上の所定の温度に
ほぼ一定に保持しつつ、前記耐熱性薄膜パターンをマス
クとして用いて前記シリコン酸化膜を異方性エッチング
する工程を具備することを特徴とする半導体装置の製造
方法を提供する。
That is, according to the present invention, a step of forming a heat-resistant thin film pattern on a substrate to be processed having a silicon oxide film formed on the surface thereof, and a reaction region containing the substrate to be processed are
Gas containing C atoms and F atoms, or gas containing C atoms and F atoms, CO, H 2 , O 2 and C atoms and H
While introducing a mixed gas with a gas selected from the group consisting of atoms and forming a plasma by causing an electric discharge, the substrate to be treated is kept substantially constant at a predetermined temperature of 120 ° C. or higher. And a step of anisotropically etching the silicon oxide film using the heat-resistant thin film pattern as a mask.

【0018】本発明の方法に使用される耐熱性薄膜パタ
ーンは、上記所定温度が160℃以上の場合、Si、S
i窒化物、Si炭化物、金属、金属酸化物、金属窒化
物、又は窒化ホウ素から選ばれるものであることが好ま
しい。なお、160℃未満の温度であれば、上記したも
のに加えて、紫外線硬化レジストをも使用可能である。
The heat-resistant thin film pattern used in the method of the present invention is made of Si, S when the predetermined temperature is 160 ° C. or higher.
It is preferably selected from i-nitride, Si carbide, metal, metal oxide, metal nitride, or boron nitride. If the temperature is less than 160 ° C., an ultraviolet curable resist can be used in addition to the above-mentioned ones.

【0019】[0019]

【作用】本発明の方法では、耐熱性薄膜パターンをマス
クとして用いてC原子及びF原子を含有するガスのプラ
ズマにより、120℃以上の高温下でシリコン酸化膜の
ドライエッチングを行なっている。そのため、エッチン
グマスクの熱による変形を問題とすることなく、垂直の
加工形状のエッチングが可能である。また、エッチング
中の温度をほぼ一定に保持しているため、加工形状も一
定の垂直な形状に維持される。
In the method of the present invention, the silicon oxide film is dry-etched at a high temperature of 120 ° C. or higher by plasma of a gas containing C atoms and F atoms using the heat-resistant thin film pattern as a mask. Therefore, the vertical processing shape can be etched without causing the deformation of the etching mask due to heat. Further, since the temperature during etching is kept substantially constant, the processed shape is also maintained to be a constant vertical shape.

【0020】なお、本発明の方法において、耐熱性薄膜
パターンをマスクとして用いたシリコン酸化膜のドライ
エッチングの特性を調べるため、反応性イオンエッチン
グ装置にて、フロンガス、又はフロンガスとCO、
2 、O2 、若しくはCとHとからなるガスとの混合ガ
スを用い、ガス流量比、基板温度を変化させ、シリコン
酸化膜、シリコン基板のエッチング速度、およびシリコ
ン酸化膜加工形状を測定したところ、ガス流量比および
基板温度を適当に選択することにより、20以上の対シ
リコン選択比で、シリコン酸化膜を垂直に加工できるこ
とがわかった。
In the method of the present invention, in order to investigate the characteristics of dry etching of the silicon oxide film using the heat-resistant thin film pattern as a mask, a CFC gas or CFC gas and CO
Using H 2 , O 2 , or a mixed gas of a gas containing C and H, the gas flow rate ratio and the substrate temperature were changed, and the silicon oxide film, the etching rate of the silicon substrate, and the processed shape of the silicon oxide film were measured. However, it has been found that the silicon oxide film can be processed vertically with a selection ratio to silicon of 20 or more by appropriately selecting the gas flow rate ratio and the substrate temperature.

【0021】[0021]

【実施例】以下、本発明の実施例について、図面を参照
して説明する。図1は、本発明の一実施例に係る半導体
装置の製造工程を示す断面図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【0022】まず、シリコン基板1上にシリコン酸化膜
2を熱酸化により1.4 μmの厚さに推積した。次いで、
ポリシリコン薄膜(膜厚250nm)3をCVD法によ
り形成した後、通常のフォトリソグラフィー技術により
所望パターンのレジスト4を形成した。
First, a silicon oxide film 2 was deposited on a silicon substrate 1 by thermal oxidation to a thickness of 1.4 μm. Then
After forming a polysilicon thin film (film thickness 250 nm) 3 by a CVD method, a resist 4 having a desired pattern was formed by a usual photolithography technique.

【0023】次いで、図1(a)に示すように、塩素ガ
スを用いたドライエッチング技術により、上記フォトレ
ジスト4(膜厚1.5 μm)をマスクとしてポリシリコン
薄膜3の垂直加工を行なった後、CF4 /O2 ガスを用
いたダウンフローアッシングにより、残存するレジスト
4を除去した。これにより、図1(b)に示すように、
シリコン酸化膜2上にポリシリコン薄膜3のパターンを
形成した。次いで、図1(c)に示すように、ドライエ
ッチング装置を用いて、シリコン酸化膜2のドライエッ
チングを行った。ここで、図1(c)の工程について詳
細に説明する。まず、図2を参照して、この実施例に用
いたドライエッチング装置について説明する。
Next, as shown in FIG. 1A, the polysilicon thin film 3 is vertically processed by a dry etching technique using chlorine gas, using the photoresist 4 (film thickness 1.5 μm) as a mask. The remaining resist 4 was removed by downflow ashing using CF 4 / O 2 gas. As a result, as shown in FIG.
A pattern of the polysilicon thin film 3 was formed on the silicon oxide film 2. Next, as shown in FIG. 1C, dry etching of the silicon oxide film 2 was performed using a dry etching apparatus. Here, the process of FIG. 1C will be described in detail. First, the dry etching apparatus used in this embodiment will be described with reference to FIG.

【0024】エッチング室20は、真空容器20aから
構成され、その中には第1の電極22が配置され、この
第1の電極22の上には被処理基板21が載置されてい
る。第1の電極22には、ブロッキングキャパシタ29
を介して高周波電源24が接続されており、この高周波
電源24から13.56 MHzの高周波電力が第1の電極2
2に印加される。また、第1の電極22は、第1の電極
22を昇温し、被処理基板21の基板温度を所望の温度
に制御するためのヒーター25を内部に具備している。
The etching chamber 20 is composed of a vacuum chamber 20a, in which a first electrode 22 is arranged, and a substrate 21 to be processed is placed on the first electrode 22. A blocking capacitor 29 is provided on the first electrode 22.
The high frequency power source 24 is connected via the high frequency power source 24, and the high frequency power of 13.56 MHz is supplied from the high frequency power source 24 to the first electrode 2.
2 is applied. Further, the first electrode 22 is internally provided with a heater 25 for raising the temperature of the first electrode 22 and controlling the substrate temperature of the target substrate 21 to a desired temperature.

【0025】真空容器20aには、CHF3 ガス供給ラ
イン28a及び一酸化炭素ガス供給ライン28bが取付
けられ、これらガス供給ライン28a及び28bから真
空容器20a内にCHF3 、COが導入される。また、
真空容器20aの内壁(上壁)は第2の電極をかねてお
り、この第2の電極と第1の電極22との間に高周波電
圧が印加されるようになっている。
A CHF 3 gas supply line 28a and a carbon monoxide gas supply line 28b are attached to the vacuum container 20a, and CHF 3 and CO are introduced into the vacuum container 20a from these gas supply lines 28a and 28b. Also,
The inner wall (upper wall) of the vacuum container 20a also serves as a second electrode, and a high frequency voltage is applied between the second electrode and the first electrode 22.

【0026】ここで、真空容器20aはアースに接続さ
れている。ガス供給ライン28a、28bは、各々バル
ブと流量調整器29a、29bとを具備し、流量および
ガス圧を所望の値に調整できるようになっている。
Here, the vacuum container 20a is connected to the ground. Each of the gas supply lines 28a and 28b is provided with a valve and a flow rate adjuster 29a and 29b so that the flow rate and the gas pressure can be adjusted to desired values.

【0027】また、真空容器20aの上方には、永久磁
石26が設置されており、モーターにより回転軸27の
まわりに偏心回転せしめられ、この永久磁石26の発す
る100〜500ガウスの磁界により10-3 Torr 台、
またはそれ以下の高真空でも高密度のプラズマを発生維
持することが可能となるように構成されている。このよ
うにして生成された高密度プラズマから大量のイオンが
引き出され、被処理基板21に照射され、エッチングが
行われる。
[0027] Above the vacuum chamber 20a, the permanent magnet 26 is installed, it is caused to rotate eccentrically around the axis of rotation 27 by a motor, by a magnetic field of 100 to 500 Gauss generated by the permanent magnets 26 10 - 3 Torr stand,
It is configured so that high-density plasma can be generated and maintained even in a high vacuum of less than that. A large amount of ions are extracted from the high-density plasma generated in this way, irradiated onto the substrate 21 to be processed, and etching is performed.

【0028】上述の図2に示すドライエッチング装置を
用いて、図1(c)に示すごとく、シリコン酸化膜2の
ドライエッチングを行った。エッチングガスとしては、
CHF3 ガスとCOガスとの混合ガスを用いた。CHF
3 ガスの流量45sccm、COガスの流量155sccm 、パワー
2.6W/cm2 、圧力40mTorr 、基板温度を50℃から50
0℃まで変化させて、エッチングを行なった。このと
き、基板温度は、エッチング中のプラズマ照射による基
板温度の上昇を防ぐため、ヒーター25の温度を設定温
度から+20℃以内におさまるように調整した。
Using the dry etching apparatus shown in FIG. 2, the silicon oxide film 2 was dry-etched as shown in FIG. 1 (c). As the etching gas,
A mixed gas of CHF 3 gas and CO gas was used. CHF
Flow rate of 3 gas 45sccm, flow rate of CO gas 155sccm, power
2.6W / cm 2 , Pressure 40mTorr, substrate temperature 50 ℃ to 50 ℃
Etching was performed by changing the temperature to 0 ° C. At this time, the substrate temperature was adjusted so that the temperature of the heater 25 was kept within + 20 ° C. from the set temperature in order to prevent the substrate temperature from rising due to plasma irradiation during etching.

【0029】図3は、基板温度を変化させてエッチング
を行なった際のシリコン酸化膜2のエッチング速度、対
シリコン選択比、およびシリコン酸化膜2のエッチング
断面形状を走査型電子顕微鏡(SEM)にて観察した際
のテーパ角度を示すグラフである。
FIG. 3 shows a scanning electron microscope (SEM) of the etching rate of the silicon oxide film 2, the selectivity to silicon, and the etching cross-sectional shape of the silicon oxide film 2 when etching is performed while changing the substrate temperature. It is a graph which shows the taper angle at the time of observing.

【0030】図3に示すグラフより、基板温度50℃に
てテーパ角度が80゜であり、基板温度175℃にてテ
ーパ角度84゜であり、基板温度270℃にてテーパ角
度90゜すなわち垂直形状となることがわかる。基板温
度270℃以上では、プラズマ中のラジカルによるシリ
コン酸化膜のエッチングが促進され、ポリシリコン薄膜
マスク下にアンダーカットが入る。従って、基板温度は
270℃未満が好ましい。シリコン酸化膜のエッチング
速度は、基板温度が上昇するに従って直線的に低下す
る。しかし、シリコンのエッチング速度は、基板温度5
0℃から500℃辺りまで、さほど低下しないので、対
Si選択比はほぼ直線的に低下することがわかる。
From the graph shown in FIG. 3, the taper angle is 80 ° when the substrate temperature is 50 ° C., the taper angle is 84 ° when the substrate temperature is 175 ° C., and the taper angle is 90 °, that is, the vertical shape when the substrate temperature is 270 ° C. It turns out that At a substrate temperature of 270 ° C. or higher, radicals in plasma accelerate etching of the silicon oxide film, resulting in undercuts under the polysilicon thin film mask. Therefore, the substrate temperature is preferably less than 270 ° C. The etching rate of the silicon oxide film decreases linearly as the substrate temperature rises. However, the etching rate of silicon is
From 0 ° C to around 500 ° C, it does not decrease so much, so that it is understood that the selection ratio to Si decreases almost linearly.

【0031】次いで、図1(d)に示すように、エッチ
ングガスとしてCF4 ガスとO2 ガスとの混合ガスを用
いたダウンフローエッチングにより、ポリシリコン薄膜
3を除去した。この結果、テーパ形状から垂直形状に至
る、シリコン酸化膜2の高精度の加工が可能となった。
Then, as shown in FIG. 1D, the polysilicon thin film 3 was removed by down-flow etching using a mixed gas of CF 4 gas and O 2 gas as an etching gas. As a result, it is possible to process the silicon oxide film 2 with a high degree of accuracy from a tapered shape to a vertical shape.

【0032】比較のため、レジストをマスクとして、前
述とまったく同一の条件にてシリコン酸化膜2のエッチ
ングを行ったところ、基板温度50℃から160℃まで
はテーパ角度80゜から83゜まで加工形状を垂直に近
づけることが可能であった。しかし、基板温度を160
℃以上に上昇させた場合、レジストパターンが熱により
変形するため、所望のパターン寸法のパターンを高精度
にて加工することは不可能であった。
For comparison, the resist was used as a mask to etch the silicon oxide film 2 under exactly the same conditions as described above. As the substrate temperature was changed from 50 ° C. to 160 ° C., the taper angle was changed from 80 ° to 83 °. It was possible to approach the vertical. However, if the substrate temperature is 160
When the temperature is raised to ℃ or more, the resist pattern is deformed by heat, so that it is impossible to process a pattern having a desired pattern size with high accuracy.

【0033】次に、エッチング中、基板の温度を制御せ
ずにシリコン酸化膜をエッチングした場合の例を示す。
図4(a)はエッチング前に基板温度を200℃に設定
し、その後、エッチングを開始した際のエッチング時間
に対する基板温度の変化を示すグラフである。プラズマ
に晒すことで基板温度が上昇し、7分後には約380℃
に達した。これに対し、図4(b)は基板温度がエッチ
ング中も一定になるようコントロールした場合の基板温
度を示すグラフである。
Next, an example in which the silicon oxide film is etched without controlling the temperature of the substrate during etching will be described.
FIG. 4A is a graph showing a change in the substrate temperature with respect to the etching time when the substrate temperature is set to 200 ° C. before the etching and then the etching is started. The substrate temperature rises when exposed to plasma, and after about 7 minutes it is about 380 ° C.
Reached On the other hand, FIG. 4B is a graph showing the substrate temperature when the substrate temperature is controlled to be constant during etching.

【0034】エッチング開始前の基板設定温度が250
℃であり、エッチング中も270℃に保たれている。基
板温度を制御しなかった場合と制御した場合のそれぞれ
に対応するシリコン酸化膜の加工形状を、図5(a)、
(b)に示す。図5(a)、(b)ともに、参照符号1
はシリコン基板、2はシリコン酸化膜、3はポリシリコ
ンマスクを示す。図5(a)は温度制御を行っていない
場合であるので、エッチング開始時と終了時での温度が
相違し、このことを反映した加工形状となっている。こ
れに対し、図5(b)は基板温度制御を行っている場合
であり、エッチング開始から終了までほぼ一定の温度
(270℃)であるので、図5(a)に示すような温度
による形状変化がなく、シリコン酸化膜上部から底部ま
で垂直に加工されている。
The substrate setting temperature before the start of etching is 250
C., and it is maintained at 270.degree. C. during etching. The processed shapes of the silicon oxide film corresponding to the case where the substrate temperature is not controlled and the case where it is controlled are shown in FIG.
It shows in (b). In both FIGS. 5A and 5B, reference numeral 1
Is a silicon substrate, 2 is a silicon oxide film, and 3 is a polysilicon mask. Since the temperature control is not performed in FIG. 5A, the temperatures at the start and end of etching are different, and the processed shape reflects this. On the other hand, FIG. 5B shows the case where the substrate temperature is controlled, and since the temperature is almost constant (270 ° C.) from the start to the end of etching, the shape according to the temperature as shown in FIG. There is no change, and the silicon oxide film is processed vertically from the top to the bottom.

【0035】以上のことより、CHF3 ガス流量45scc
m、COガス流量155sccm 、パワー 2.6W/cm2 、圧力40m
Torr の場合、シリコン酸化膜加工形状を88゜から9
0゜にした場合、図3の基板温度とテーパー角との関係
より、250℃から270℃に基板温度をエッチング中
も制御する必要があることが判明した。この制御する温
度範囲はもちろん、エッチングガス、エッチング条件に
より変わってくるが、垂直にシリコン酸化膜を加工する
ためには、エッチング中の温度をある温度範囲内に一定
に制御する必要がある。
From the above, CHF 3 gas flow rate 45scc
m, CO gas flow rate 155sccm, power 2.6W / cm 2 , Pressure 40m
In the case of Torr, the silicon oxide film processing shape is changed from 88 ° to 9
When it was set to 0 °, it was found from the relationship between the substrate temperature and the taper angle in FIG. 3 that it was necessary to control the substrate temperature from 250 ° C. to 270 ° C. even during etching. The temperature range to be controlled depends of course on the etching gas and the etching conditions, but in order to vertically process the silicon oxide film, it is necessary to control the temperature during etching to be constant within a certain temperature range.

【0036】次に、COガスを添加しない、CHF3
スのみをエッチングガスとして用い、シリコン酸化膜の
ドライエッチングを行った。CHF3 ガス流量は200scc
m で、他の条件は前述とまったく同一条件、パワー 2.6
W/cm2 、圧力40mTorr 、基板温度を50℃から500℃
まで変化させてエッチングを行った。
Next, dry etching of the silicon oxide film was performed using only CHF 3 gas as an etching gas without adding CO gas. CHF 3 gas flow rate is 200scc
m, other conditions are exactly the same as above, power 2.6
W / cm 2 , Pressure 40mTorr, substrate temperature 50 ℃ to 500 ℃
The etching was performed by changing the temperature.

【0037】その結果、CHF3 単独のガスの場合、5
0℃にてテーパー角度74゜、125℃にてテーパー角
度84゜、170℃にてテーパー角度90゜となった。
前述のCHF3 ガスにCOガスを添加した場合に比較
し、より低温で垂直形状が得られることが判明した。し
かしながら、いずれの温度においても、対シリコン選択
比はガスを添加した場合と比較してやや低かった。他に
圧力変化及びパワー変化を試みた。しかしそのどちら
も、若干、テーパー角度、対シリコン選択比に影響を与
える程度にとどまった。以上の結果より、垂直な加工形
状を得るだけでなく、垂直形状と対シリコン選択比20
以上とを両立させるには、基板温度の上昇と、対シリコ
ン選択比を向上させるための添加ガスが必要であること
が判明した。
As a result, in the case of CHF 3 gas alone, 5
The taper angle was 74 ° at 0 ° C, the taper angle was 84 ° at 125 ° C, and the taper angle was 90 ° at 170 ° C.
It was found that a vertical shape can be obtained at a lower temperature as compared with the case where CO gas is added to the CHF 3 gas described above. However, at any temperature, the selection ratio to silicon was slightly lower than that when gas was added. Other pressure and power changes were tried. However, both of them only slightly affected the taper angle and the silicon selection ratio. From the above results, it is possible to obtain not only the vertical processed shape but also the vertical shape and the silicon selection ratio 20.
In order to satisfy both of the above, it was found that an increase in substrate temperature and an additive gas for improving the selection ratio with respect to silicon are necessary.

【0038】対シリコン選択比を上昇させる添加ガスと
して、CO以外にH2 ,O2 ,及びCとHとを含むガス
が有効であった。そのいずれのガスも基板温度を上昇さ
せるとシリコン酸化膜の垂直形状が得られ、COと同等
の効果があることが確認された。
Gases containing H 2 , O 2 , and C and H in addition to CO were effective as the additive gas for increasing the selection ratio to silicon. It was confirmed that the vertical shape of the silicon oxide film was obtained by raising the substrate temperature with any of these gases, and that it had the same effect as CO.

【0039】また、シリコン酸化膜の主エッチングガス
としては、CHF3 に限らず、C,Fを含むガス、好ま
しくはC,H,Fを含むガスであれば、そのシリコン酸
化膜加工特性は、CHF3 の場合と同様である。被加工
シリコン酸化膜の側壁には、C,H,Fを含むガスを解
離したときに生成するフロロカーボンの析出物が付着
し、シリコン酸化膜側壁を保護し、それによってシリコ
ン酸化膜がテーパー形状に加工される。従って、本発明
の方法では、側壁にフロロカーボンが付着するのを防ぐ
ため、基板を高温に上げてエッチングを行い、垂直形状
を得ている。側壁に付着したフロロカーボンの重合度
は、主エッチングガスの種類により異なっており、重合
度の高いフロロカーボンの場合は、基板をより高温にし
ないと付着を防ぐことはできない。よって、主エッチン
グガス種類の違いにより、垂直形状を得られる温度は相
違し、一般に、重合度の高いガスを用いた方が、垂直形
状を得るのにより高温を必要とする。
The main etching gas for the silicon oxide film is not limited to CHF 3 , but a gas containing C, F, preferably a gas containing C, H, F, the silicon oxide film processing characteristics are The same as in the case of CHF 3 . Fluorocarbon precipitates generated when the gas containing C, H, and F is dissociated adhere to the side wall of the silicon oxide film to be processed, and protect the side wall of the silicon oxide film, whereby the silicon oxide film is tapered. Is processed. Therefore, in the method of the present invention, in order to prevent the fluorocarbon from adhering to the side wall, the substrate is heated to a high temperature and etched to obtain a vertical shape. The degree of polymerization of the fluorocarbon attached to the side wall depends on the type of the main etching gas, and in the case of fluorocarbon having a high degree of polymerization, the adhesion cannot be prevented unless the substrate is heated to a higher temperature. Therefore, the temperature at which a vertical shape can be obtained differs depending on the type of main etching gas, and in general, the use of a gas having a high degree of polymerization requires a higher temperature to obtain a vertical shape.

【0040】以上のようにシリコン酸化膜を垂直加工す
るには高温エッチングが必要であり、本発明の方法で
は、そのためのエッチングマスクとして耐熱性マスクを
用いている。耐熱性マスクとしては、高温に耐え得るマ
スクであれば、特にシリコンマスクに限るものではな
く、Si窒化膜、Si炭化膜、金属膜、金属酸化膜、金属窒
化膜、窒化ホウ素膜、及びこれらを2種以上含む膜でも
よい。また、高温エッチングの温度が160℃未満であ
れば、紫外線硬化レジストをも使用可能である。
As described above, high-temperature etching is required for vertical processing of the silicon oxide film, and in the method of the present invention, a heat resistant mask is used as an etching mask therefor. The heat-resistant mask is not particularly limited to a silicon mask as long as it can withstand high temperatures, and a Si nitride film, a Si carbide film, a metal film, a metal oxide film, a metal nitride film, a boron nitride film, and these A film containing two or more kinds may be used. Further, if the temperature of the high temperature etching is less than 160 ° C., an ultraviolet curable resist can be used.

【0041】[0041]

【発明の効果】以上説明したように、本発明の方法によ
ると、耐熱性薄膜をシリコン酸化膜エッチング時のマス
クパターンとして用いているため、従来のフォトレジス
トマスクでは成し得なかった160℃以上でのシリコン
酸化膜エッチングが可能となり、その結果として、垂直
なシリコン酸化膜加工形状でかつ、対シリコン選択比2
0以上を実現することが可能となった。従って、半導体
集積回路製造工程において、より微細なパターンを高精
度に加工することが可能である。
As described above, according to the method of the present invention, since the heat-resistant thin film is used as the mask pattern during the etching of the silicon oxide film, 160 ° C. or higher, which cannot be achieved by the conventional photoresist mask. It is possible to etch the silicon oxide film at the same time, and as a result, it has a vertical silicon oxide film processing shape and a selectivity ratio to silicon of 2
It has become possible to achieve zero or more. Therefore, a finer pattern can be processed with high accuracy in the semiconductor integrated circuit manufacturing process.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例に係るパターン形成工程を
示す断面図。
FIG. 1 is a cross-sectional view showing a pattern forming process according to an embodiment of the present invention.

【図2】 図1に示す工程に用いたエッチング装置の概
略構成を示す図。
FIG. 2 is a diagram showing a schematic configuration of an etching apparatus used in the process shown in FIG.

【図3】 基板温度を変化させたときの、テーパー角、
エッチング速度とエッチング選択比との関係を示す特性
図。
FIG. 3 shows a taper angle when the substrate temperature is changed,
FIG. 4 is a characteristic diagram showing the relationship between etching rate and etching selection ratio.

【図4】 基板温度を制御しない場合と、制御した場合
のエッチング中の温度変化を示す特性図。
FIG. 4 is a characteristic diagram showing a temperature change during etching when the substrate temperature is not controlled and when the substrate temperature is controlled.

【図5】 基板温度を制御しない場合と、制御した場合
で得られるシリコン酸化膜の形状差を示す断面図。
FIG. 5 is a cross-sectional view showing a difference in shape of a silicon oxide film obtained when the substrate temperature is not controlled and when the substrate temperature is controlled.

【符号の説明】[Explanation of symbols]

1…シリコン基板、 2…シリコン酸化膜、 3…ポリ
シリコン薄膜、 4…フォトレジスト。
1 ... Silicon substrate, 2 ... Silicon oxide film, 3 ... Polysilicon thin film, 4 ... Photoresist.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 表面にシリコン酸化膜が形成された被処
理基体上に耐熱性薄膜パターンを形成する工程、及び前
記被処理基体を収容する反応領域に、C原子及びF原子
を含有するガス、又はC原子及びF原子を含有するガス
と、CO、H2 、O2 及びC原子とH原子とからなるガ
スからなる群から選ばれたガスとの混合ガスを導入する
と共に、放電を生ぜしめてプラズマを形成し、前記被処
理基体を120℃以上の所定の温度にほぼ一定に保持し
つつ、前記耐熱性薄膜パターンをマスクとして用いて前
記シリコン酸化膜を異方性エッチングする工程を具備す
ることを特徴とする半導体装置の製造方法。
1. A step of forming a heat-resistant thin film pattern on a substrate to be processed having a silicon oxide film formed on the surface thereof, and a gas containing C atoms and F atoms in a reaction region containing the substrate to be processed, Or introducing a mixed gas of a gas containing C atoms and F atoms and a gas selected from the group consisting of CO, H 2 , O 2 and gases consisting of C atoms and H atoms, and causing discharge. A step of anisotropically etching the silicon oxide film using the heat-resistant thin film pattern as a mask while forming plasma and holding the substrate to be processed at a predetermined temperature of 120 ° C. or above substantially constant. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記耐熱性薄膜パタ−ンは、Si、Si
窒化物、Si炭化物、金属、金属酸化物、金属窒化物、
窒化ホウ素、及び紫外線硬化レジストからなる群から選
ばれる半導体装置の製造方法。
2. The heat-resistant thin film pattern is made of Si, Si
Nitride, Si carbide, metal, metal oxide, metal nitride,
A method for manufacturing a semiconductor device selected from the group consisting of boron nitride and an ultraviolet curable resist.
JP6388792A 1992-03-19 1992-03-19 Manufacture of semiconductor device Pending JPH05267245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6388792A JPH05267245A (en) 1992-03-19 1992-03-19 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6388792A JPH05267245A (en) 1992-03-19 1992-03-19 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05267245A true JPH05267245A (en) 1993-10-15

Family

ID=13242253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6388792A Pending JPH05267245A (en) 1992-03-19 1992-03-19 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05267245A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186100A (en) * 1995-12-27 1997-07-15 Nec Corp Manufacture of semiconductor device
JP2005210109A (en) * 2003-12-25 2005-08-04 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186100A (en) * 1995-12-27 1997-07-15 Nec Corp Manufacture of semiconductor device
JP2005210109A (en) * 2003-12-25 2005-08-04 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
US5302240A (en) Method of manufacturing semiconductor device
KR101427505B1 (en) Mask pattern formation method and manufacturing method for semiconductor device
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
JP6280030B2 (en) Etching process to control pattern critical dimension and integrity of multilayer masks
KR960000375B1 (en) Fabricating method of semiconductor device
KR101713330B1 (en) Method for patterning an arc layer using sf6 and a hydrocarbon gas
KR101569938B1 (en) Method for etching silicon-containing arc layer with reduced cd bias
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
US7637269B1 (en) Low damage method for ashing a substrate using CO2/CO-based process
JPS6252455B2 (en)
JPH05308062A (en) Dry etching method
JP3213803B2 (en) Method for forming slope contact hole in semiconductor using high-density plasma etching equipment
KR20090028532A (en) Method and apparatus for providing mask in semiconductor processing
EP1644776A2 (en) Methods of removing photoresist from substrates
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
JPH09129607A (en) Device and method of microwave plasma etching
US4784719A (en) Dry etching procedure
JPWO2003017343A1 (en) Dry development method
JPH05267245A (en) Manufacture of semiconductor device
WO1987000345A1 (en) Procedure for fabricating devices involving dry etching
US7585778B2 (en) Method of etching an organic low-k dielectric material
JPH0458176B2 (en)
JP2917993B1 (en) Dry etching method
JP3550276B2 (en) Method for manufacturing semiconductor device
JP2639402B2 (en) Oxide layer taper etching method