JPH09331080A - Semiconductor device with photodetector and its manufacture - Google Patents

Semiconductor device with photodetector and its manufacture

Info

Publication number
JPH09331080A
JPH09331080A JP8172952A JP17295296A JPH09331080A JP H09331080 A JPH09331080 A JP H09331080A JP 8172952 A JP8172952 A JP 8172952A JP 17295296 A JP17295296 A JP 17295296A JP H09331080 A JPH09331080 A JP H09331080A
Authority
JP
Japan
Prior art keywords
layer
conductivity
type
epitaxial layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8172952A
Other languages
Japanese (ja)
Inventor
Chihiro Arai
千広 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8172952A priority Critical patent/JPH09331080A/en
Publication of JPH09331080A publication Critical patent/JPH09331080A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a photodiode structure having a high photoreceiving sensitivity and excellent frequency characteristics while optimizing characteristics of a bipolar element mounted in mixture on the same semiconductor substrate. SOLUTION: Since a P-N junction in an anode common type photodiode forming region 2 is formed of low concentration P<-> type epitaxial layer 12 and N<-> type epitaxial layer 17, a depletion layer has a sufficiently wide width, and can lower the capacity of the depletion layer. The layer 17 is disposed on a P<+> type embedded layer 13 via a P<-> type epitaxial layer 14. In a bipolar element forming region 4, the layer 17 is disposed directly on the N<+> type embedded layer 12. The epitaxial layers of suitable thicknesses can be respectively formed in the bipolar element and the photodiode, and the characteristics required for the element and the photodiode can be simultaneously satisfied.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、少なくともフォト
ダイオード等の受光素子を含む半導体装置およびその製
造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including at least a light receiving element such as a photodiode and a manufacturing method thereof.

【0002】[0002]

【従来の技術】受光素子であるフォトダイオードは、光
信号を電気信号に変換する光センサとして、各種の光電
変換機器における制御用光センサ等に広く用いられてい
る。このようなフォトダイオードは、トランジスタ、抵
抗および容量等の他の素子と共に同一チップ上に混載し
て形成されることが多く、一般に、バイポーラIC (In
tegrated Circuit) の製造工程に従って製造されること
が多い。
2. Description of the Related Art A photodiode, which is a light receiving element, is widely used as an optical sensor for converting an optical signal into an electric signal, such as a control optical sensor in various photoelectric conversion devices. Such a photodiode is often formed together with other elements such as a transistor, a resistor and a capacitor on the same chip, and is generally formed by a bipolar IC (In
It is often manufactured according to the manufacturing process of integrated circuit).

【0003】図13は、このようなフォトダイオードと
バイポーラトランジスタとを混載した従来の半導体装置
の断面構造を表すものである。この半導体装置は、アノ
ードコモンタイプフォトダイオード形成領域200およ
びカソードコモンタイプフォトダイオード形成領域30
0からなるフォトダイオード形成領域100と、バイポ
ーラ素子形成領域400とを含んでいる。
FIG. 13 shows a sectional structure of a conventional semiconductor device in which such a photodiode and a bipolar transistor are mounted together. This semiconductor device has an anode common type photodiode formation region 200 and a cathode common type photodiode formation region 30.
A photodiode forming region 100 of 0 and a bipolar element forming region 400 are included.

【0004】このうち、アノードコモンタイプフォトダ
イオード形成領域200は、P型のシリコン基板111
上に形成された高濃度のP型埋込み層(P+ 埋込み層)
113と、このP+ 埋込み層113の上に形成された低
濃度のN型エピタキシャル層(N- エピタキシャル層)
117と、N- エピタキシャル層117の表面近傍に形
成された高濃度のN型拡散層からなるカソード取り出し
部122aと、隣接するバイポーラ素子形成領域400
およびカソードコモンタイプフォトダイオード形成領域
300との境界側の領域に、N- エピタキシャル層11
7の表面からP+ 埋込み層113にまで達するようにそ
れぞれ形成されたP+ アイソレーション層119とを含
んでいる。カソード取り出し部122aはカソード取り
出し配線124cに接続され、バイポーラ素子形成領域
400との境界領域に形成されたP+ アイソレーション
層119はアノード取り出し配線124dに接続されて
いる。
Of these, the anode common type photodiode forming region 200 is a P type silicon substrate 111.
High-concentration P-type buried layer (P + buried layer) formed on top
113 and a low-concentration N-type epitaxial layer (N epitaxial layer) formed on the P + buried layer 113
117, a cathode lead-out portion 122a formed of a high-concentration N-type diffusion layer formed near the surface of the N epitaxial layer 117, and an adjacent bipolar element formation region 400.
And the N epitaxial layer 11 is formed in the region on the boundary side with the cathode common type photodiode forming region 300.
7 and a P + isolation layer 119 respectively formed so as to reach the P + buried layer 113 from the surface of the No. 7 surface. The cathode lead-out portion 122a is connected to the cathode lead-out wiring 124c, and the P + isolation layer 119 formed in the boundary region with the bipolar element formation region 400 is connected to the anode lead-out wiring 124d.

【0005】カソードコモンタイプフォトダイオード形
成領域300は、P型のシリコン基板111上に形成さ
れた高濃度のN型埋込み層(N+ 埋込み層)112と、
このN+ 埋込み層112の上に形成されたN- エピタキ
シャル層117と、N- エピタキシャル層117の表面
近傍に形成された高濃度のP型拡散層からなるアノード
取り出し部121aと、N- エピタキシャル層117の
表面からN+ 埋込み層112にまで達するように形成さ
れたN+ プラグイン層118と、隣接領域との境界部分
にN- エピタキシャル層117の表面からP+ 埋込み層
113にまで達するように形成されたP+ アイソレーシ
ョン層119とを含んでいる。アノード取り出し部12
1aはアノード取り出し配線124aに接続され、ま
た、N+ プラグイン層118はカソード取り出し配線1
24bに接続されている。
The cathode common type photodiode forming region 300 includes a high-concentration N type buried layer (N + buried layer) 112 formed on a P type silicon substrate 111.
An epitaxial layer 117, N - - N formed on the N + buried layer 112 and the anode was taken out portion 121a formed of a high concentration P-type diffusion layer formed in the vicinity of the surface of the epitaxial layer 117, N - epitaxial layer The N + plug-in layer 118 formed so as to reach the N + buried layer 112 from the surface of the 117 and the P + buried layer 113 from the surface of the N epitaxial layer 117 at the boundary between the adjacent region. And the formed P + isolation layer 119. Anode take-out section 12
1a is connected to the anode lead-out wiring 124a, and the N + plug-in layer 118 is connected to the cathode lead-out wiring 1a.
24b.

【0006】バイポーラ素子形成領域400は、P型の
シリコン基板111上に形成されたN+ 埋込み層112
と、このN+ 埋込み層112の上に形成されたN- エピ
タキシャル層117と、N- エピタキシャル層117の
表面近傍に形成されたP型拡散層からなるベース領域1
20と、このベース領域120の表面近傍に形成された
高濃度N型拡散層からなるエミッタ122bと、ベース
領域120の表面近傍に形成された高濃度P型拡散層か
らなるベース取り出し部121bと、N- エピタキシャ
ル層117の表面からN+ 埋込み層112にまで達する
ように形成されたN+ プラグイン層118と、N+ プラ
グイン層118の表面近傍に形成された高濃度N型拡散
層からなるコレクタ取り出し部122cと、隣接領域と
の境界部分にP+ 埋込み層113に達するように形成さ
れたP+ アイソレーション層119とを含んでいる。エ
ミッタ122bはエミッタ取り出し配線124eに接続
され、ベース取り出し部121bはベース取り出し配線
124fに接続され、コレクタ取り出し部122cはコ
レクタ取り出し配線124gに接続されている。
The bipolar element forming region 400 is formed of an N + buried layer 112 formed on a P type silicon substrate 111.
And a base region 1 including an N epitaxial layer 117 formed on the N + buried layer 112 and a P-type diffusion layer formed in the vicinity of the surface of the N epitaxial layer 117.
20, an emitter 122b formed of a high-concentration N-type diffusion layer formed near the surface of the base region 120, a base extraction portion 121b formed of a high-concentration P-type diffusion layer formed near the surface of the base region 120, An N + plug-in layer 118 formed to reach the N + buried layer 112 from the surface of the N epitaxial layer 117, and a high-concentration N-type diffusion layer formed near the surface of the N + plug-in layer 118. It includes a collector extraction portion 122c and a P + isolation layer 119 formed so as to reach the P + buried layer 113 at the boundary portion with the adjacent region. The emitter 122b is connected to the emitter lead-out wiring 124e, the base lead-out portion 121b is connected to the base lead-out wiring 124f, and the collector lead-out portion 122c is connected to the collector lead-out wiring 124g.

【0007】以上の素子構造を覆うようにして、絶縁膜
としてのシリコン酸化膜125が全面に形成され、さら
にその上に第2層目配線層126が形成され、所定の形
状にパターニングされている。さらに、以上の全構造を
覆うようにしてオーバーパッシベーション膜としてのシ
リコンナイトライド膜127が形成されている。
A silicon oxide film 125 as an insulating film is formed on the entire surface so as to cover the above element structure, and a second wiring layer 126 is further formed on the silicon oxide film 125 and patterned into a predetermined shape. . Further, a silicon nitride film 127 as an overpassivation film is formed so as to cover the entire structure described above.

【0008】以上のように、アノードコモンタイプフォ
トダイオード形成領域200では、アノードがP型のシ
リコン基板111と短絡されて回路的に接地されるアノ
ードコモン構造を有し、カソードコモンタイプフォトダ
イオード形成領域300では、カソードが回路的に電源
(Vcc)に接続されるカソードコモン構造を有してい
る。
As described above, the anode common type photodiode forming region 200 has an anode common structure in which the anode is short-circuited with the P type silicon substrate 111 and grounded in a circuit manner, and the cathode common type photodiode forming region is formed. 300 has a cathode common structure in which the cathode is connected to the power supply (Vcc) in a circuit manner.

【0009】ところで、一般に、フォトダイオードの受
光感度は、空乏層内で発生したキャリアの数と、空乏層
外で発生したキャリアのうち拡散によって空乏層まで到
達するキャリアの数とによって決まる。このため、受光
感度を向上させるためには、光が吸収される部分に、空
乏層が拡がり易くかつ少数キャリアの拡散長が長い低濃
度拡散層を配置する必要があった。逆に、光が吸収され
る部分に高濃度の拡散層を配置することは、その高濃度
拡散層内で発生した少数キャリアの拡散長が短いことか
ら、受光感度を低下させる要因となる。
Generally, the photosensitivity of a photodiode is determined by the number of carriers generated in the depletion layer and the number of carriers generated outside the depletion layer that reach the depletion layer by diffusion. Therefore, in order to improve the light receiving sensitivity, it is necessary to dispose a low-concentration diffusion layer in which a depletion layer easily spreads and a diffusion length of minority carriers is long in a portion where light is absorbed. On the contrary, disposing the high-concentration diffusion layer in the portion where the light is absorbed causes a decrease in the light-receiving sensitivity because the diffusion length of the minority carriers generated in the high-concentration diffusion layer is short.

【0010】また、一般に、シリコン結晶内に侵入する
レーザ光の到達深さは光の波長に依存する。例えばCD
(コンパクトディスク)やMD(ミニディスク)等に用
いられる波長780nmのレーザ光では、光の吸収係数
は1×10-3/cm程度であり、DVD(ディジタルビ
デオディスク)等に用いられる波長650nmでは、光
の吸収係数は3×10-3/cm程度であり、さらに45
0nmの波長では、光の吸収係数は3×10-4/cm程
度である。これに対応して、吸収された光の割合が1/
eとなるシリコン−シリコン酸化膜界面からの深さ(光
の吸収長)は、780nmの波長では約10μm、65
0nmでは約3μm、450nmの波長では約0.3μ
mとなる。このような前提の下で、フォトダイオードの
十分な受光感度を得るためには、上記した光の吸収長の
2倍以上の深さで発生したキャリアを光電流として取り
出す必要がある。
Further, generally, the arrival depth of the laser light penetrating into the silicon crystal depends on the wavelength of the light. For example CD
With a laser beam of wavelength 780 nm used for (compact disc), MD (mini disc), etc., the light absorption coefficient is about 1 × 10 −3 / cm, and for the wavelength of 650 nm used for DVD (digital video disc) etc. , The light absorption coefficient is about 3 × 10 −3 / cm, and further 45
At a wavelength of 0 nm, the light absorption coefficient is about 3 × 10 −4 / cm. Correspondingly, the proportion of absorbed light is 1 /
The depth (absorption length of light) from the silicon-silicon oxide film interface that becomes e is about 10 μm at a wavelength of 780 nm, 65
It is about 3μm at 0nm and about 0.3μ at the wavelength of 450nm.
m. Under such a premise, in order to obtain sufficient light receiving sensitivity of the photodiode, it is necessary to take out carriers generated at a depth of at least twice the absorption length of light as a photocurrent.

【0011】一方、バイポーラトランジスタにおいて
は、その高速性の要求を満たすためには、図13におけ
るN+ 埋込み層12の上のN- エピタキシャル層17の
厚さは極力浅いことが望ましく、数十GHzの動作周波
数が必要とされるバイポーラトランジスタの場合には、
- エピタキシャル層17の厚さは一般に1μm程度と
される。
On the other hand, in the bipolar transistor, in order to satisfy the requirement of high speed, it is desirable that the thickness of the N epitaxial layer 17 on the N + buried layer 12 in FIG. In the case of a bipolar transistor that requires the operating frequency of
The thickness of the N epitaxial layer 17 is generally about 1 μm.

【0012】したがって、フォトダイオードを高速なバ
イポーラトランジスタと共に1チップ上に混載しようと
すると、450nmの波長の光の場合はともかく、65
0nmまたは780nmの波長の光に対しては、N-
ピタキシャル層17よりもかなり深い所で光吸収により
発生したキャリアが光電流として出力されるようにする
必要がある。しかしながら、図13に示したように、フ
ォトダイオード(アノードコモンタイプフォトダイオー
ド形成領域2)のN- エピタキシャル層17の下部には
高濃度のP+ 埋込み層13が存在しているため、このP
+ 埋込み層13内で発生したキャリアは空乏層に到達す
る前に再結合してしまい、受光感度に寄与し得ない。
Therefore, if it is attempted to mount a photodiode together with a high-speed bipolar transistor on a single chip, it will be 65 even if the wavelength of light is 450 nm.
With respect to light having a wavelength of 0 nm or 780 nm, it is necessary to allow carriers generated by light absorption to be output as a photocurrent at a position considerably deeper than the N epitaxial layer 17. However, as shown in FIG. 13, since the high-concentration P + buried layer 13 exists below the N epitaxial layer 17 of the photodiode (anode common type photodiode forming region 2), the P −
+ The carriers generated in the buried layer 13 are recombined before reaching the depletion layer and cannot contribute to the light receiving sensitivity.

【0013】このような問題に対処するものとして、従
来より、例えば図14に示したような構造のフォトダイ
オードを含む半導体装置が知られている。なお、この図
で、上記従来例(図13)と同一構成要素には同一符号
を付して適宜その説明は省略する。このフォトダイオー
ドでは、フォトダイオード形成領域100′にP+ 埋込
み層113およびN+ 埋込み層112を形成した後にN
- エピタキシャル層114を形成し、その後、バイポー
ラ素子形成領域400′のN+ 埋込み層115およびP
+ 埋込み層116を形成してから、バイポーラ素子形成
領域400′のN- エピタキシャル層117を形成する
構造となっていた。
As a means for dealing with such a problem, a semiconductor device including a photodiode having a structure shown in FIG. 14, for example, has been conventionally known. In this figure, the same components as those of the above-mentioned conventional example (FIG. 13) are designated by the same reference numerals, and the description thereof will be omitted as appropriate. In this photodiode, after the P + buried layer 113 and the N + buried layer 112 are formed in the photodiode formation region 100 ', N is buried.
- an epitaxial layer 114 was formed, then, N + buried layer 115 and P of the bipolar element forming region 400 '
After the + buried layer 116 is formed, the N epitaxial layer 117 in the bipolar element formation region 400 ′ is formed.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上記の
フォトダイオード(図14)の構造では、フォトダイオ
ード形成領域100′のP+ 埋込み層113、N+ 埋込
み層112およびN- エピタキシャル層114を形成し
た後に、バイポーラ素子形成領域400′のN+埋込み
層115、P+ 埋込み層116およびN- エピタキシャ
ル層117を形成する構造となっていたので、バイポー
ラ素子形成領域400′のN+ 埋込み層115およびP
+ 埋込み層116を形成する際における長時間の高温熱
処理によって、フォトダイオード形成部分100′のP
+ 埋込み層113およびN+ 埋込み層112がかなり上
方にまで(10μm程度)拡散してしまうという問題が
あった。このため、フォトダイオードの高感度化を図る
ためには、N- エピタキシャル層114の厚さをかなり
厚く(20μm以上)しなければならず、目的とする光
の波長に応じてP+ 埋込み層113およびN+ 埋込み層
112の埋め込み位置を制御することも困難であった。
However, in the structure of the photodiode (FIG. 14) described above, the P + buried layer 113, the N + buried layer 112 and the N epitaxial layer 114 in the photodiode forming region 100 ′ are formed. later, the bipolar element forming region 400 'N + buried layer 115, P + buried layer 116 and N - so has been a structure of forming an epitaxial layer 117, a bipolar element forming region 400' N + buried layer 115 and P
+ By the long-time high-temperature heat treatment when forming the buried layer 116, the P of the photodiode formation portion 100 'is
There is a problem that the + buried layer 113 and the N + buried layer 112 are diffused to a considerably upper portion (about 10 μm). For this reason, in order to increase the sensitivity of the photodiode, the thickness of the N epitaxial layer 114 must be made considerably thick (20 μm or more), and the P + buried layer 113 depending on the target wavelength of light. It was also difficult to control the embedded position of the N + buried layer 112.

【0015】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、同一半導体基板に混載されるバイポ
ーラ素子の特性の最適化を図りつつ、受光感度が高くか
つ周波数特性に優れたフォトダイオード構造を得ること
ができる受光素子を含む半導体装置およびその製造方法
を提供することにある。
The present invention has been made in view of the above problems, and an object thereof is to optimize the characteristics of bipolar devices mixedly mounted on the same semiconductor substrate, and at the same time, to provide a photodetector having high light-receiving sensitivity and excellent frequency characteristics. It is an object of the present invention to provide a semiconductor device including a light receiving element capable of obtaining a diode structure and a manufacturing method thereof.

【0016】[0016]

【課題を解決するための手段】本発明に係る受光素子を
含む半導体装置は、少なくとも第1導電型半導体と第2
導電型半導体との接合を有する受光素子を含む半導体装
置であって、第1導電型半導体が、第1導電型半導体基
板上に設けられた第1導電型高濃度拡散層と、この第1
導電型高濃度拡散層上に設けられた第1導電型低濃度エ
ピタキシャル層とから構成され、第2導電型半導体が、
第1導電型低濃度エピタキシャル層上に設けられた第2
導電型エピタキシャル層と、この第2導電型エピタキシ
ャル層の上部に設けられた第2導電型拡散層とから構成
されているものである。この半導体装置は、さらに、第
1導電型半導体基板上の他の領域に設けられた第2導電
型高濃度拡散層と、この第2導電型高濃度拡散層上に設
けられた第2導電型低濃度エピタキシャル層とを含んで
構成したバイポーラ素子をも備えることが可能である。
さらに、第2導電型半導体を構成する第2導電型エピタ
キシャル層の表面から第1導電型半導体を構成する第1
導電型低濃度エピタキシャル層を貫通して第1導電型高
濃度拡散層にまで達する他の第1導電型高濃度拡散層に
よって、第2導電型半導体を複数に分割するようにする
ことも可能である。
A semiconductor device including a light receiving element according to the present invention includes at least a first conductivity type semiconductor and a second conductivity type semiconductor.
A semiconductor device including a light-receiving element having a junction with a conductive type semiconductor, wherein the first conductive type semiconductor is a first conductive type high concentration diffusion layer provided on a first conductive type semiconductor substrate, and the first conductive type high concentration diffusion layer.
A first conductivity type low concentration epitaxial layer provided on the conductivity type high concentration diffusion layer, and a second conductivity type semiconductor,
Second layer provided on the first conductivity type low concentration epitaxial layer
It is composed of a conductive type epitaxial layer and a second conductive type diffusion layer provided on the second conductive type epitaxial layer. This semiconductor device further includes a second-conductivity-type high-concentration diffusion layer provided in another region on the first-conductivity-type semiconductor substrate, and a second-conductivity-type high-concentration diffusion layer provided on the second-conductivity-type high-concentration diffusion layer. It is also possible to provide a bipolar device including a low concentration epitaxial layer.
Further, the first conductive type semiconductor is formed from the surface of the second conductive type epitaxial layer forming the second conductive type semiconductor.
It is also possible to divide the second conductivity type semiconductor into a plurality of parts by another first conductivity type high concentration diffusion layer which penetrates the conductivity type low concentration epitaxial layer and reaches the first conductivity type high concentration diffusion layer. is there.

【0017】本発明に係る受光素子を含む半導体装置の
製造方法は、少なくとも、第1導電型半導体と第2導電
型半導体との接合を有する受光素子と、この受光素子の
形成された半導体基板上の他の領域に設けられたバイポ
ーラ素子とを含む半導体装置の製造方法であって、第1
導電型半導体基板上の少なくともバイポーラ素子形成領
域に、バイポーラ素子の埋込み層としての第2導電型高
濃度拡散層を選択的に形成する工程と、バイポーラ素子
の素子分離層としての第1導電型高濃度拡散層を選択的
に形成すると共に、第1導電型半導体基板上の少なくと
も受光素子形成領域に、受光素子の埋込み層としての第
1導電型高濃度拡散層を選択的に形成する工程と、全面
に第1導電型低濃度エピタキシャル層を成長させた後、
受光素子形成領域以外の第1導電型低濃度エピタキシャ
ル層を選択的に除去する工程と、全面に第2導電型低濃
度エピタキシャル層を成長させる工程と、受光素子形成
領域における第2導電型低濃度エピタキシャル層の表面
近傍領域に、少なくとも第2導電型拡散層を形成する工
程とを含むものである。
A method of manufacturing a semiconductor device including a light receiving element according to the present invention includes at least a light receiving element having a junction between a first conductivity type semiconductor and a second conductivity type semiconductor, and a semiconductor substrate on which the light reception element is formed. A method of manufacturing a semiconductor device including a bipolar element provided in another region of
A step of selectively forming a second conductivity type high-concentration diffusion layer as a buried layer of the bipolar element in at least a bipolar element formation region on the conductivity type semiconductor substrate; and a first conductivity type high concentration layer as an element isolation layer of the bipolar element. Selectively forming a concentration diffusion layer, and selectively forming a first conductivity type high concentration diffusion layer as a buried layer of the light receiving element in at least the light receiving element formation region on the first conductivity type semiconductor substrate; After growing the first conductivity type low concentration epitaxial layer on the entire surface,
A step of selectively removing the first-conductivity-type low-concentration epitaxial layer other than the light-receiving element formation region; a step of growing a second-conductivity-type low-concentration epitaxial layer on the entire surface; And a step of forming at least a second conductivity type diffusion layer in the region near the surface of the epitaxial layer.

【0018】本発明の受光素子を含む半導体装置では、
受光素子における第1導電型半導体と第2導電型半導体
との接合(すなわちPN接合)は、埋込み層としての第
1導電型高濃度拡散層上に設けられたこれと同一導電型
の第1導電型低濃度エピタキシャル層と、第2導電型半
導体の表面拡散層としての第2導電型拡散層の下部に設
けられた第2導電型エピタキシャル層とのエピタキシャ
ル層同士の接合構造を有しているので、空乏層幅を十分
拡げることができ、空乏層容量(寄生容量)を下げるこ
とができる。また、この半導体装置に、さらに、第2導
電型高濃度拡散層とこの第2導電型高濃度拡散層上に設
けられた第2導電型低濃度エピタキシャル層とを含むバ
イポーラ素子を混載して形成する場合であっても、受光
素子領域における2層エピタキシャル構造の採用によ
り、バイポーラ素子領域の第2導電型低濃度エピタキシ
ャル層の厚さに捉われることなく、少数キャリアの拡散
長が短く受光感度の低下の要因となる受光素子領域の埋
込み層(第1導電型高濃度拡散層)の深さを最適に設定
可能となる。さらに、第2導電型半導体を構成する第2
導電型エピタキシャル層の表面から第1導電型半導体を
構成する第1導電型低濃度エピタキシャル層を貫通して
第1導電型高濃度拡散層にまで達する他の第1導電型高
濃度拡散層によって第2導電型半導体を複数に分割する
ように構成した場合には、隣接する受光素子(フォトダ
イオード)の開口部に入射した光により発生したキャリ
アの大部分が分割に供された上記第1導電型高濃度拡散
層内で再結合するので、隣接する受光素子間のクロスト
ークが減少する。
In the semiconductor device including the light receiving element of the present invention,
A junction (that is, a PN junction) between the first conductivity type semiconductor and the second conductivity type semiconductor in the light receiving element is a first conductivity type of the same conductivity type provided on the first conductivity type high concentration diffusion layer as a buried layer. The low-concentration epitaxial layer and the second conductivity type epitaxial layer provided below the second conductivity type diffusion layer as the surface diffusion layer of the second conductivity type semiconductor have a junction structure between the epitaxial layers. The width of the depletion layer can be sufficiently widened, and the depletion layer capacitance (parasitic capacitance) can be reduced. Further, a bipolar element including a second-conductivity-type high-concentration diffusion layer and a second-conductivity-type low-concentration epitaxial layer provided on the second-conductivity-type high-concentration diffusion layer is mixed and formed on the semiconductor device. In this case, by adopting the two-layer epitaxial structure in the light receiving element region, the diffusion length of the minority carriers is short and the light receiving sensitivity is high without being caught by the thickness of the second conductivity type low concentration epitaxial layer in the bipolar element region. It is possible to optimally set the depth of the buried layer (first conductivity type high-concentration diffusion layer) in the light-receiving element region which causes the decrease. Further, the second conductive semiconductor
The second conductivity type high concentration diffusion layer penetrates from the surface of the conductivity type epitaxial layer to the first conductivity type high concentration diffusion layer through the first conductivity type low concentration epitaxial layer forming the first conductivity type semiconductor. When the two-conductivity type semiconductor is divided into a plurality of parts, most of the carriers generated by the light incident on the opening of the adjacent light receiving element (photodiode) are used for the division. Since they are recombined in the high-concentration diffusion layer, crosstalk between adjacent light receiving elements is reduced.

【0019】本発明の受光素子を含む半導体装置の製造
方法では、バイポーラ素子のエピタキシャル層は第2導
電型低濃度エピタキシャル層のみで形成される一方、受
光素子のエピタキシャル層のエピタキシャル層は第1導
電型低濃度エピタキシャル層および第2導電型低濃度エ
ピタキシャル層の2層で形成されるので、各素子につい
て要求されるエピタキシャル層の膜厚を別個かつ任意に
制御することができる。
In the method of manufacturing the semiconductor device including the light receiving element of the present invention, the epitaxial layer of the bipolar element is formed of only the second conductivity type low concentration epitaxial layer, while the epitaxial layer of the light receiving element is the first conductive layer. Since it is formed of two layers, the low-concentration epitaxial layer and the second-conductivity-type low-concentration epitaxial layer, the film thickness of the epitaxial layer required for each element can be controlled separately and arbitrarily.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0021】図1は、本発明の一実施の形態に係る受光
素子を含む半導体装置の断面構造を表すものである。こ
の半導体装置は、フォトダイオードおよびバイポーラト
ランジスタを同一基板上に混載して構成した半導体装置
であり、バイポーラICの製造工程に従って形成された
ものである。
FIG. 1 shows a sectional structure of a semiconductor device including a light receiving element according to an embodiment of the present invention. This semiconductor device is a semiconductor device in which a photodiode and a bipolar transistor are mixedly mounted on the same substrate, and is formed according to a manufacturing process of a bipolar IC.

【0022】この半導体装置は、アノードコモンタイプ
フォトダイオード形成領域2およびカソードコモンタイ
プフォトダイオード形成領域3からなるフォトダイオー
ド形成領域1と、バイポーラ素子形成領域4とを含んで
いる。
This semiconductor device includes a photodiode formation region 1 including an anode common type photodiode formation region 2 and a cathode common type photodiode formation region 3, and a bipolar element formation region 4.

【0023】このうち、アノードコモンタイプフォトダ
イオード形成領域2は、P型のシリコン基板11上に形
成された高濃度のP型埋込み層(P+ 埋込み層)13
と、このP+ 埋込み層13の上に形成された低濃度のP
型エピタキシャル層(P- エピタキシャル層)14と、
- エピタキシャル層14の上に形成された低濃度のN
型エピタキシャル層(N- エピタキシャル層)17と、
- エピタキシャル層17の表面近傍に形成された高濃
度のN型拡散層からなるカソード取り出し部22aと、
隣接するバイポーラ素子形成領域4およびカソードコモ
ンタイプフォトダイオード形成領域3との境界側の領域
に、N- エピタキシャル層17の表面からP+ 埋込み層
13にまで達するようにそれぞれ形成されたP+ アイソ
レーション層19とを含んでいる。カソード取り出し部
22aは、以上の素子構造を覆って形成されたシリコン
酸化膜23に選択的に開口されたコンタクトホールを介
して、第1層目の配線層からなるカソード取り出し配線
24cに接続されている。また、バイポーラ素子形成領
域4との境界領域に形成されたP+ アイソレーション層
19は、シリコン酸化膜23に選択的に開口されたコン
タクトホールを介してアノード取り出し配線24dに接
続されている。ここで、P+ 埋込み層13およびカソー
ド取り出し部22aは、寄生抵抗を低減させる目的で形
成されたものである。
Of these, the anode common type photodiode forming region 2 is a high-concentration P-type buried layer (P + buried layer) 13 formed on a P-type silicon substrate 11.
And a low concentration of P formed on the P + buried layer 13.
Type epitaxial layer (P - epitaxial layer) 14,
A low concentration of N formed on the P epitaxial layer 14
Type epitaxial layer (N epitaxial layer) 17,
A cathode lead-out portion 22a formed of a high-concentration N-type diffusion layer formed near the surface of the N epitaxial layer 17,
P + isolations are formed in the region on the boundary side between the adjacent bipolar element forming region 4 and the cathode common type photodiode forming region 3 so as to reach the P + buried layer 13 from the surface of the N epitaxial layer 17. And layer 19. The cathode lead-out portion 22a is connected to the cathode lead-out wiring 24c formed of the first wiring layer through a contact hole which is selectively opened in the silicon oxide film 23 formed so as to cover the element structure described above. There is. Further, the P + isolation layer 19 formed in the boundary region with the bipolar element formation region 4 is connected to the anode lead-out wiring 24d through a contact hole selectively opened in the silicon oxide film 23. Here, the P + buried layer 13 and the cathode extraction portion 22a are formed for the purpose of reducing parasitic resistance.

【0024】カソードコモンタイプフォトダイオード形
成領域3は、P型のシリコン基板11上に形成された高
濃度のN型埋込み層(N+ 埋込み層)12と、このN+
埋込み層12の上に形成されたN- エピタキシャル層1
7と、N- エピタキシャル層17の表面近傍に形成され
た高濃度のP型拡散層からなるアノード取り出し部21
aと、N- エピタキシャル層17の表面からN+ 埋込み
層12にまで達するように形成されたN+ プラグイン層
18と、隣接領域との境界部分にN- エピタキシャル層
17の表面からP+ 埋込み層13にまで達するように形
成されたP+ アイソレーション層19とを含んでいる。
アノード取り出し部21aは、以上の素子構造を覆って
形成されたシリコン酸化膜23に選択的に開口されたコ
ンタクトホールを介して、第1層目の配線層からなるア
ノード取り出し配線24aに接続されている。また、N
+ プラグイン層18は、シリコン酸化膜23に選択的に
開口されたコンタクトホールを介してカソード取り出し
配線24bに接続されている。ここで、N+ 埋込み層1
2およびアノード取り出し部21aは、寄生抵抗を低減
させる目的で形成されたものである。
The cathode common type photodiode forming region 3 includes a high-concentration N-type buried layer (N + buried layer) 12 formed on a P-type silicon substrate 11 and the N +.
N epitaxial layer 1 formed on the buried layer 12
7 and an anode lead-out portion 21 composed of a high-concentration P-type diffusion layer formed in the vicinity of the surface of the N epitaxial layer 17.
a and, N - and N + plug layer 18 formed so as to reach from the surface of the epitaxial layer 17 to the N + buried layer 12, N at the boundary between the adjacent areas - P + buried from the surface of the epitaxial layer 17 And a P + isolation layer 19 formed to reach the layer 13.
The anode lead-out portion 21a is connected to the anode lead-out wiring 24a formed of the first wiring layer through a contact hole selectively opened in the silicon oxide film 23 formed so as to cover the above element structure. There is. Also, N
The + plug-in layer 18 is connected to the cathode lead-out wiring 24b via a contact hole selectively opened in the silicon oxide film 23. Where N + buried layer 1
2 and the anode extraction portion 21a are formed for the purpose of reducing parasitic resistance.

【0025】バイポーラ素子形成領域4は、P型のシリ
コン基板11上に形成されたN+ 埋込み層12と、この
+ 埋込み層12の上に形成されたN- エピタキシャル
層17と、N- エピタキシャル層17の表面近傍に形成
されたP型拡散層からなるベース領域20と、このベー
ス領域20の表面近傍に形成された高濃度N型拡散層か
らなるエミッタ22bと、ベース領域20の表面近傍に
形成された高濃度P型拡散層からなるベース取り出し部
21bと、N- エピタキシャル層17の表面からN+
込み層12にまで達するように形成されたN+ プラグイ
ン層18と、N+ プラグイン層18の表面近傍に形成さ
れた高濃度N型拡散層からなるコレクタ取り出し部22
cと、隣接領域との境界部分にP+ 埋込み層13に達す
るように形成されたP+ アイソレーション層19とを含
んでいる。エミッタ22bは、以上の素子構造を覆って
形成されたシリコン酸化膜23に選択的に開口されたコ
ンタクトホールを介して、第1層目の配線層からなるエ
ミッタ取り出し配線24eに接続されている。ベース取
り出し部21bは、シリコン酸化膜23に選択的に開口
されたコンタクトホールを介してベース取り出し配線2
4fに接続されている。コレクタ取り出し部22cは、
シリコン酸化膜23に選択的に開口されたコンタクトホ
ールを介してコレクタ取り出し配線24gに接続されて
いる。
The bipolar element forming region 4, the N + buried layer 12 formed on P-type silicon substrate 11, the N + N is formed on the buried layer 12 - epitaxial layer 17, N - epitaxial A base region 20 made of a P-type diffusion layer formed near the surface of the layer 17, an emitter 22b made of a high-concentration N-type diffusion layer formed near the surface of the base region 20, and a region near the surface of the base region 20. The base lead-out portion 21b formed of the high-concentration P-type diffusion layer formed, the N + plug-in layer 18 formed so as to reach the N + buried layer 12 from the surface of the N epitaxial layer 17, and the N + plug-in A collector take-out portion 22 formed of a high-concentration N-type diffusion layer formed near the surface of the layer 18
c, and a P + isolation layer 19 formed so as to reach the P + buried layer 13 at the boundary with the adjacent region. The emitter 22b is connected to the emitter lead-out wiring 24e formed of the first wiring layer through a contact hole which is selectively opened in the silicon oxide film 23 formed so as to cover the above element structure. The base take-out portion 21b is provided with a base take-out wiring 2 through a contact hole selectively opened in the silicon oxide film 23.
It is connected to 4f. The collector take-out part 22c is
The collector lead-out wiring 24g is connected through a contact hole selectively opened in the silicon oxide film 23.

【0026】以上の素子構造を覆うようにして、絶縁膜
としてのシリコン酸化膜25が全面に形成され、さらに
その上に、アルミニウム等からなる第2層目配線層26
が形成され、所定の形状にパターニングされている。さ
らに、以上の全構造を覆うようにしてオーバーパッシベ
ーション膜としてのシリコンナイトライド膜27が形成
されている。
A silicon oxide film 25 as an insulating film is formed on the entire surface so as to cover the above element structure, and a second wiring layer 26 made of aluminum or the like is further formed thereon.
Are formed and patterned into a predetermined shape. Further, a silicon nitride film 27 as an overpassivation film is formed so as to cover the above entire structure.

【0027】上記したように、アノードコモンタイプフ
ォトダイオード形成領域2においては、シリコン基板1
1はP+ 埋込み層13に接続されており、さらにP+
込み層13は、P+ アイソレーション層19によってア
ノード取り出し配線24dに接続されている。すなわ
ち、このフォトダイオードはアノードがP型のシリコン
基板11と短絡されて回路的に接地されるアノードコモ
ン構造を有している。
As described above, in the anode common type photodiode formation region 2, the silicon substrate 1 is used.
1 is connected to the P + buried layer 13, further P + buried layer 13 is connected to the anode lead-out wires 24d by P + isolation layer 19. That is, this photodiode has an anode common structure in which the anode is short-circuited with the P-type silicon substrate 11 and is grounded in a circuit manner.

【0028】一方、カソードコモンタイプフォトダイオ
ード形成領域3においては、N+ 埋込み層12は、N+
プラグイン層18によって、電源(Vcc)に接続され
たカソード取り出し配線22bに接続されている。すな
わち、このフォトダイオードは、カソードが回路的に電
源(Vcc)に接続されるカソードコモン構造を有して
いる。
On the other hand, in the cathode common type photodiode forming region 3, the N + buried layer 12 is formed as N +.
The plug-in layer 18 is connected to the cathode lead-out wiring 22b which is connected to the power supply (Vcc). That is, this photodiode has a cathode common structure in which the cathode is connected to the power supply (Vcc) in a circuit manner.

【0029】次に、以上のような構成の受光素子を含む
半導体装置の作用を説明する。
Next, the operation of the semiconductor device including the light receiving element having the above structure will be described.

【0030】図1に示したように、この半導体装置のア
ノードコモンタイプフォトダイオード形成領域2におけ
るPN接合は、共に低濃度のP- エピタキシャル層14
およびN- エピタキシャル層17からなるので、空乏層
幅を十分拡げることができ、空乏層容量を下げることが
できる。
As shown in FIG. 1, the PN junction in the anode common type photodiode forming region 2 of this semiconductor device is a P - epitaxial layer 14 having a low concentration.
And N epitaxial layer 17, the width of the depletion layer can be sufficiently widened and the capacity of the depletion layer can be reduced.

【0031】また、図1に示したように、P+ 埋込み層
13の上には、従来のように低濃度のN- エピタキシャ
ル層17が直接配置されているのではなく、適切な厚さ
を有する低濃度のP- エピタキシャル層14を介して、
その上にN- エピタキシャル層17が配置されている。
したがって、この領域では、表面からP+ 埋込み層13
までの深さは、N- エピタキシャル層17の深さとP-
エピタキシャル層14の深さとの和によって定まる。
Further, as shown in FIG. 1, a low-concentration N - epitaxial layer 17 is not directly disposed on the P + buried layer 13 as in the conventional case, but an appropriate thickness is provided. Through the low concentration P epitaxial layer 14 having
An N epitaxial layer 17 is arranged thereon.
Therefore, in this region, the P + buried layer 13 is
Up to the depth of N epitaxial layer 17 and P
It is determined by the sum of the depth of the epitaxial layer 14.

【0032】一方、バイポーラ素子形成領域4において
は、N+ 埋込み層12の上にP- エピタキシャル層14
は存在せず、N- エピタキシャル層17が直接配置され
ている。このため、表面からN+ 埋込み層12までの深
さはN- エピタキシャル層17の厚さのみで定まる。
On the other hand, in the bipolar element forming region 4, the P epitaxial layer 14 is formed on the N + buried layer 12.
Is not present, and the N epitaxial layer 17 is directly arranged. Therefore, the depth from the surface to the N + buried layer 12 is determined only by the thickness of the N epitaxial layer 17.

【0033】したがって、バイポーラ素子形成領域4で
は、N- エピタキシャル層17の深さは、NPNバイポ
ーラトランジスタの特性を最適化させることができるよ
うな深さにすることのみを考慮し、例えば1μm程度と
いう比較的小さい値を採用することができる。一方、ア
ノードコモンタイプフォトダイオード形成領域2では、
- エピタキシャル層17が上記のように薄くても、P
- エピタキシャル層14を十分厚く形成すれば、結局P
N接合面は表面から十分深い位置に形成されることとな
り、アノードコモン型フォトダイオードの特性を最適化
させるための条件を満たすことができることとなる。
Therefore, in the bipolar element forming region 4, the depth of the N epitaxial layer 17 is, for example, about 1 μm, considering only that the characteristics of the NPN bipolar transistor can be optimized. A relatively small value can be adopted. On the other hand, in the anode common type photodiode formation region 2,
Even if the N epitaxial layer 17 is thin as described above, P
- if the epitaxial layer 14 sufficiently thick, after all P
Since the N-junction surface is formed at a position sufficiently deep from the surface, it is possible to satisfy the condition for optimizing the characteristics of the common anode photodiode.

【0034】すなわち、アノードコモンタイプフォトダ
イオード形成領域2においては、少数キャリアの拡散長
が短いことから受光感度の低下の要因となる高濃度のP
+ 埋込み層13を十分深い位置に配置したり、あるいは
受光波長に応じて最適な深さに配置することも可能であ
り、使用波長に対応した高感度かつ高速なフォトダイオ
ードを得ることができる。その一方で、バイポーラ素子
形成領域4においては、N+ 埋込み層12の上のN-
ピタキシャル層17を十分薄く設定できるので、NPN
バイポーラトランジスタの高速性を十分確保することが
可能となる。
That is, in the anode common type photodiode forming region 2, since the diffusion length of the minority carriers is short, a high concentration of P which causes a decrease in the light receiving sensitivity is obtained.
+ Buried layer 13 or to place a sufficiently deep position, or it is also possible to arrange an optimal depth depending on the light-receiving wavelength, it is possible to obtain a high sensitivity and high-speed photodiode corresponding to the wavelength used. On the other hand, in the bipolar element formation region 4, since the N epitaxial layer 17 on the N + buried layer 12 can be set sufficiently thin, the NPN
It is possible to sufficiently secure the high speed of the bipolar transistor.

【0035】このように、本実施の形態では、バイポー
ラ素子形成領域4に要求される形成条件とアノードコモ
ンタイプフォトダイオード形成領域2に要求される形成
条件とを同時に満足させることができる半導体装置が得
られる。
As described above, in the present embodiment, the semiconductor device capable of simultaneously satisfying the formation condition required for the bipolar element formation region 4 and the formation condition required for the anode common type photodiode formation region 2 is provided. can get.

【0036】次に、図2〜図8を参照して、図1に示し
た受光素子を含む半導体装置の製造方法を説明する。
A method of manufacturing a semiconductor device including the light receiving element shown in FIG. 1 will be described with reference to FIGS.

【0037】まず、図2(a)に示したように、P型の
シリコン基板11の表面に、通常の熱酸化法により例え
ば100nm程度の膜厚のシリコン酸化膜41を形成し
たのち、フォトレジストをマスクとして、バイポーラ素
子形成領域4およびカソードコモンタイプフォトダイオ
ード形成領域3に選択的にリン(P)をイオン注入し、
後述するN+ 埋込み層12の元となるイオン注入層1
2′を形成する。この場合、打込みエネルギーは例えば
50keVとし、ドーズ量は例えば8×1014/cm2
とする。さらに、フォトレジストをマスクとして、アノ
ードコモンタイプフォトダイオード形成領域2に選択的
にボロン(B)をイオン注入し、後述するP+ 埋込み層
13の元となるイオン注入層13′を形成する。この場
合、打込みエネルギーは例えば30keVとし、ドーズ
量は例えば2.5×1015/cm2とする。
First, as shown in FIG. 2A, a silicon oxide film 41 having a thickness of, for example, about 100 nm is formed on the surface of a P-type silicon substrate 11 by a normal thermal oxidation method, and then a photoresist is formed. Is used as a mask, phosphorus (P) is selectively ion-implanted into the bipolar element formation region 4 and the cathode common type photodiode formation region 3,
Ion implantation layer 1 as a source of N + buried layer 12 described later
2'is formed. In this case, the implantation energy is, for example, 50 keV, and the dose amount is, for example, 8 × 10 14 / cm 2.
And Further, using the photoresist as a mask, boron (B) is selectively ion-implanted into the anode common type photodiode formation region 2 to form an ion-implanted layer 13 'which becomes a source of a P + buried layer 13 described later. In this case, the implantation energy is, eg, 30 keV, and the dose amount is, eg, 2.5 × 10 15 / cm 2 .

【0038】次に、例えば1200°Cの窒素(N2
雰囲気中で80分程度アニール(熱処理)を行い、上記
工程でイオン注入された不純物イオンを活性化したの
ち、さらに、例えば1200°Cのウェット酸素
(O2 )雰囲気中で20分程度アニール(熱処理)を行
い、イオン注入時のダメージに起因する格子欠陥を除去
する。そして、フッ酸を用いてシリコン酸化膜41を除
去する。これにより、図2(b)に示したように、N+
埋込み層12およびP+ 埋込み層13が形成される。
Next, for example, nitrogen (N 2 ) at 1200 ° C.
Annealing (heat treatment) is performed for about 80 minutes in the atmosphere to activate the impurity ions implanted in the above step, and then annealing (heat treatment) is performed for about 20 minutes in a wet oxygen (O 2 ) atmosphere at 1200 ° C., for example. ) Is performed to remove lattice defects caused by damage at the time of ion implantation. Then, the silicon oxide film 41 is removed using hydrofluoric acid. As a result, as shown in FIG. 2B, N +
Buried layer 12 and P + buried layer 13 are formed.

【0039】次に、図3に示したように、例えば膜厚5
μm、抵抗率20Ω・cmという形成条件で、全面にP
- ピタキシャル層14を堆積形成する。このとき、同図
に示したように、N+ 埋込み層12およびP+ 埋込み層
13は、エピタキシャル成長時に加えられる熱によって
- ピタキシャル層14の内部にまで拡散(オートドー
プ)する。
Next, as shown in FIG.
P over the entire surface under the forming conditions of μm and resistivity of 20 Ω · cm.
- the epitaxial layer 14 is deposited. At this time, as shown in the same figure, the N + burying layer 12 and the P + burying layer 13 are diffused (auto-doped) to the inside of the P epitaxial layer 14 by the heat applied during the epitaxial growth.

【0040】次に、図4に示したように、フォトレジス
トをマスクとしてRIE(反応性イオンエッチング)等
の異方性エッチングを行い、アノードコモンタイプフォ
トダイオード形成領域2以外のP- ピタキシャル層14
を除去する。このとき、アノードコモンタイプフォトダ
イオード形成領域2以外の領域のP- ピタキシャル層1
4は、完全に除去する必要はなく、N+ 埋込み層12の
近傍まで除去しておけばよい。これは、その後に行うN
- エピタキシャル層17の形成の際の熱処理やバイポー
ラの素子分離を行う際の熱処理により、N+ 埋込み層1
2上に残存したP- ピタキシャル層14は、N+ 埋込み
層12からの拡散によってN+ 埋込み層12の一部に取
り込まれるからである。
Next, as shown in FIG. 4, anisotropic etching such as RIE (reactive ion etching) is carried out using the photoresist as a mask, and the P - pitaxial layer 14 other than the anode common type photodiode formation region 2 is formed.
Is removed. At this time, the P - pitaxial layer 1 in the region other than the anode common type photodiode forming region 2 is formed.
4 does not have to be completely removed, and may be removed up to the vicinity of the N + buried layer 12. This is N
- heat treatment of the thermal processing and bipolar isolation in the formation of the epitaxial layer 17, N + buried layer 1
P remaining on the 2 - epitaxial layer 14 is because incorporated in a portion of N + buried layer 12 by diffusion from the N + buried layer 12.

【0041】次に、図4に示したように、N- エピタキ
シャル層17を全面に形成する。このときの形成条件
は、例えば膜厚1.5μm、抵抗率1.0Ω・cmとす
る。
Next, as shown in FIG. 4, an N - epitaxial layer 17 is formed on the entire surface. The formation conditions at this time are, for example, a film thickness of 1.5 μm and a resistivity of 1.0 Ω · cm.

【0042】次に、図5に示したように、熱酸化法によ
り、10nm程度の膜厚のシリコン酸化膜(図示せず)
を全面に形成したのち、フォトレジストをマスクとし
て、バイポーラ素子形成領域4のコレクタ取り出し部分
およびカソードコモンタイプフォトダイオード形成領域
3のカソード取り出し部分に、選択的にリンをイオン注
入してN+ 埋込み層12に達するN型高濃度拡散層を形
成し、これをN+ プラグイン層18とする。この場合、
打込みエネルギーは例えば70keVとし、ドーズ量は
例えば5×1015/cm2 とする。
Next, as shown in FIG. 5, a silicon oxide film (not shown) having a thickness of about 10 nm is formed by a thermal oxidation method.
Of the N + buried layer by selectively ion-implanting phosphorus into the collector extraction portion of the bipolar element formation region 4 and the cathode extraction portion of the cathode common type photodiode formation region 3 using the photoresist as a mask. An N-type high-concentration diffusion layer reaching 12 is formed, and this is used as an N + plug-in layer 18. in this case,
The implantation energy is, for example, 70 keV, and the dose amount is, for example, 5 × 10 15 / cm 2 .

【0043】次に、図5に示したように、フォトレジス
トをマスクとして、バイポーラ素子形成領域4のアイソ
レーション部およびアノードコモンタイプフォトダイオ
ード形成領域2のアノード取り出し部分に選択的にボロ
ンをイオン注入し、高濃度P型拡散層からなるP+ アイ
ソレーション層19を形成する。その際、打込みエネル
ギーは例えば50keVとし、ドーズ量は例えば1×1
15/cm2 とする。その後、例えば1100°Cの窒
素雰囲気中で80分程度アニールを行い、注入した不純
物イオンの活性化を行う。
Next, as shown in FIG. 5, boron is selectively ion-implanted into the isolation portion of the bipolar element formation region 4 and the anode extraction portion of the common anode type photodiode formation region 2 using the photoresist as a mask. Then, the P + isolation layer 19 composed of the high-concentration P-type diffusion layer is formed. At that time, the implantation energy is, for example, 50 keV, and the dose amount is, for example, 1 × 1.
It is set to 0 15 / cm 2 . Then, for example, annealing is performed in a nitrogen atmosphere at 1100 ° C. for about 80 minutes to activate the implanted impurity ions.

【0044】次に、図6に示したように、フォトレジス
トをマスクとして、バイポーラ素子形成領域4のN-
ピタキシャル層17に選択的にボロンをイオン注入し、
さらに、例えば900°Cの窒素雰囲気中で30分程度
アニールを行うことにより、NPNバイポーラトランジ
スタのベース領域20を形成する。その際、打込みエネ
ルギーは例えば35keVとし、ドーズ量は例えば1×
1014/cm2 とする。
Next, as shown in FIG. 6, boron is selectively ion-implanted into the N epitaxial layer 17 in the bipolar element formation region 4 using the photoresist as a mask,
Further, the base region 20 of the NPN bipolar transistor is formed by annealing in a nitrogen atmosphere at 900 ° C. for about 30 minutes. At that time, the implantation energy is, for example, 35 keV, and the dose amount is, for example, 1 ×.
10 14 / cm 2 .

【0045】次に、同じく図6に示したように、フォト
レジストをマスクとして、カソードコモンタイプフォト
ダイオード形成領域3のN- エピタキシャル層17およ
びNPNバイポーラトランジスタのベース領域20に、
P型不純物である2フッ化ボロン(BF2 )を選択的に
イオン注入し、カソードコモンタイプフォトダイオード
のアノード取り出し部21aおよびNPNバイポーラト
ランジスタのベース取り出し部21bを形成する。その
際、打込みエネルギーは例えば60keVとし、ドーズ
量は例えば1×1015/cm2 とする。
Next, as also shown in FIG. 6, using the photoresist as a mask, the N epitaxial layer 17 in the cathode common type photodiode forming region 3 and the base region 20 of the NPN bipolar transistor are formed.
Boron difluoride (BF 2 ) which is a P-type impurity is selectively ion-implanted to form the anode extraction portion 21a of the cathode common type photodiode and the base extraction portion 21b of the NPN bipolar transistor. At that time, the implantation energy is, for example, 60 keV, and the dose amount is, for example, 1 × 10 15 / cm 2 .

【0046】次に、同じく図6に示したように、フォト
レジストをマスクとして、アノードコモンタイプフォト
ダイオード形成領域2のN- エピタキシャル層17、バ
イポーラ素子形成領域4のベース領域20およびN+
ラグイン層18に、N型不純物である砒素(As)を選
択的にイオン注入し、アノードコモンタイプフォトダイ
オードのカソード取り出し部22a、NPNバイポーラ
トランジスタのエミッタ22bおよびコレクタ取り出し
部22cを形成する。その際、打込みエネルギーは例え
ば70keVとし、ドーズ量は例えば1×1015/cm
2 とする。その後、CVD(Chemical Vapor Depositio
n) 法により、シリコン酸化膜23を500nm程度堆
積し、例えば950°Cの窒素雰囲気中で20分程度ア
ニールして活性化を行う。
Next, as also shown in FIG. 6, using the photoresist as a mask, the N epitaxial layer 17 in the anode common type photodiode forming region 2, the base region 20 in the bipolar element forming region 4 and the N + plug-in are formed. Arsenic (As), which is an N-type impurity, is selectively ion-implanted into the layer 18 to form a cathode extraction portion 22a of an anode common type photodiode, an emitter 22b and a collector extraction portion 22c of an NPN bipolar transistor. At that time, the implantation energy is, for example, 70 keV, and the dose amount is, for example, 1 × 10 15 / cm 3.
Assume 2 . After that, CVD (Chemical Vapor Depositio)
By the method n), a silicon oxide film 23 is deposited to a thickness of about 500 nm and is annealed for about 20 minutes in a nitrogen atmosphere at 950 ° C. for activation.

【0047】次に、図7に示したように、RIE法等の
異方性エッチング法により、シリコン酸化膜23を選択
的にエッチングし、シリコン基板側(アノード取り出し
部21a、N+ プラグイン層18、カソード取り出し部
22a、P+ アイソレーション層19、エミッタ22
b、ベース取り出し部21b、およびコレクタ取り出し
部22c)にそれぞれ達するコントラストホールを形成
する。次に、シリコン基板側とのオーミックコンタクト
をとるためのチタン(Ti)を30nm程度全面に形成
したのち、高融点金属であるチタンオキシナイトライド
(TiON)を70nm程度形成し、さらに、シリコン
(Si)を1%程度含んだ低融点金属であるアルミニウ
ム(Al)を600nm程度形成し、第1層目配線層2
4を得る。これらの各金属膜はいずれも、例えばスパッ
タ法によって形成する。この後、この第1層目配線層2
4のうちの不要部分をRIE法等の異方性エッチング法
によりエッチングして除去することにより、アノード取
り出し部21a、N+ プラグイン層18、カソード取り
出し部22a、P+ アイソレーション層19、エミッタ
22b、ベース取り出し部21b、およびコレクタ取り
出し部22cとそれぞれ接続する配線24a〜24gを
得る。
Next, as shown in FIG. 7, the silicon oxide film 23 is selectively etched by anisotropic etching such as RIE, and the silicon substrate side (anode extraction portion 21a, N + plug-in layer). 18, cathode extraction portion 22a, P + isolation layer 19, emitter 22
b, base take-out portion 21b, and collector take-out portion 22c) are formed. Next, titanium (Ti) for making ohmic contact with the silicon substrate side is formed on the entire surface by about 30 nm, titanium oxynitride (TiON) which is a refractory metal is formed by about 70 nm, and further, silicon (Si) is formed. ) Is formed as a low melting point metal aluminum (Al) with a thickness of about 600 nm, and the first wiring layer 2
Get 4. Each of these metal films is formed by, for example, a sputtering method. After this, the first wiring layer 2
By removing the unnecessary portion of 4 by etching by an anisotropic etching method such as RIE method, the anode lead-out portion 21a, the N + plug-in layer 18, the cathode lead-out portion 22a, the P + isolation layer 19, the emitter Wirings 24a to 24g are respectively connected to 22b, the base take-out portion 21b, and the collector take-out portion 22c.

【0048】次に、図8に示したように、上下配線層間
の層間絶縁膜25を全面に形成する。この層間絶縁膜2
5は、例えば、まずプラズマCVD法等によってシリコ
ン酸化膜を1μm程度の膜厚に形成したのち、SOG
(スピン・オン・グラス)を用いた平坦化を行い、さら
にプラズマCVD法等によってシリコン酸化膜を1.0
μm程度の膜厚に形成することで行う。
Next, as shown in FIG. 8, an interlayer insulating film 25 between the upper and lower wiring layers is formed on the entire surface. This interlayer insulating film 2
For SOG, for example, first, a silicon oxide film is formed to a thickness of about 1 μm by a plasma CVD method or the like, and then SOG is performed.
(Spin-on-glass) is used for flattening, and the silicon oxide film is further reduced to 1.0 by plasma CVD or the like.
It is performed by forming the film with a thickness of about μm.

【0049】次に、同じく図8に示したように、RIE
法等により、層間絶縁膜25に、上下配線層間を接続す
るためのコンタクトホール(図示せず)を開口したの
ち、スパッタ法等により、TiおよびAlSiをそれぞ
れ100nm,1000nm程度堆積して第2層目配線
層26を形成し、さらに、この第2配線層のうち、フォ
トダイオード形成領域1のアノード取り出し部21aお
よびカソード取り出し部22aを覆う部分をRIE法等
によってエッチングし、除去する。なお、第2配線層
は、フォトダイオード以外の領域を覆い、遮光の役割を
果たす。
Next, as also shown in FIG. 8, RIE is performed.
Method, etc., a contact hole (not shown) for connecting the upper and lower wiring layers is opened in the interlayer insulating film 25, and then Ti and AlSi are deposited to about 100 nm and 1000 nm, respectively, by a sputtering method or the like to form the second layer. The first wiring layer 26 is formed, and the portion of the second wiring layer that covers the anode extraction portion 21a and the cathode extraction portion 22a of the photodiode formation region 1 is etched and removed by the RIE method or the like. The second wiring layer covers a region other than the photodiode and plays a role of shielding light.

【0050】最後に、図1に示したように、プラズマC
VD法等により、オーバーパッシベーション膜としての
シリコンナイトライド膜27を全面に700nm程度の
膜厚に形成し、ボンディングパッド部分のシリコンナイ
トライド膜27をRIE法等によりエッチングして除去
した後、例えば400°CのFoガス(95%のN2
5%のH2 の混合ガス)雰囲気中で30分程度の熱処理
を施してシンタリングを行う。これにより、本半導体装
置の主要な製造工程が終了する。
Finally, as shown in FIG. 1, plasma C
A silicon nitride film 27 as an overpassivation film is formed on the entire surface to a thickness of about 700 nm by the VD method or the like, and the silicon nitride film 27 at the bonding pad portion is removed by etching by the RIE method or the like, and then, for example, 400 Sintering is performed by performing heat treatment for about 30 minutes in an atmosphere of Fo gas (mixed gas of 95% N 2 and 5% H 2 ) at ° C. This completes the main manufacturing process of the semiconductor device.

【0051】このように、本実施の形態に係る半導体の
製造方法では、P型のシリコン基板11上にP+ 埋込み
層13およびN+ 埋込み層12を形成した後、全面にP
- エピタキシャル層14を形成し、アノードコモンタイ
プフォトダイオード形成領域2にのみP- エピタキシャ
ル層14を残して他の領域のP- エピタキシャル層14
をエッチング除去した後、N- エピタキシャル層17を
形成するようにしたので、P- エピタキシャル層14の
膜厚をフォトダイオードの特性に最適な厚さに設定する
と共に、N- エピタキシャル層17の膜厚をバイポーラ
トランジスタの特性に最適な厚さに制御することが容易
である。
As described above, in the method of manufacturing a semiconductor according to the present embodiment, after the P + buried layer 13 and the N + buried layer 12 are formed on the P type silicon substrate 11, P is buried over the entire surface.
- epitaxial layer 14 is formed only on the anode common type photodiode formed region 2 P - leaving epitaxial layer 14 in the other region P - epitaxial layer 14
Since the N - epitaxial layer 17 is formed after the removal of P by etching, the film thickness of the P - epitaxial layer 14 is set to the optimum thickness for the characteristics of the photodiode, and the film thickness of the N - epitaxial layer 17 is set. It is easy to control the thickness to be optimum for the characteristics of the bipolar transistor.

【0052】次に、本発明の他の実施の形態を説明す
る。
Next, another embodiment of the present invention will be described.

【0053】図9は、本発明の他の実施の形態に係る受
光素子を含む半導体装置の要部断面構造を表すものであ
る。この図は図1に示した半導体装置のアノードコモン
タイプフォトダイオード形成領域2に相当するアノード
コモンタイプフォトダイオード形成領域2′のみを拡大
して表すもので、他の領域(カソードコモンタイプフォ
トダイオード形成領域3およびバイポーラ素子形成領域
4)の構造は図1と同様である。なお、この図で、上記
実施の形態(図1)と同一構成要素には同一符号を付し
て適宜その説明は省略する。
FIG. 9 shows a sectional structure of a main part of a semiconductor device including a light receiving element according to another embodiment of the present invention. This figure is an enlarged view of only the anode common type photodiode formation region 2'corresponding to the anode common type photodiode formation region 2 of the semiconductor device shown in FIG. The structures of the region 3 and the bipolar element formation region 4) are the same as those in FIG. In this figure, the same components as those of the above-described embodiment (FIG. 1) are designated by the same reference numerals, and the description thereof will be appropriately omitted.

【0054】本実施の形態では、アノードコモンタイプ
フォトダイオード形成領域2′に、P+ 埋込み層13に
まで達するP+ アイソレーション層19aが形成され、
これによりフォトダイオード2a′,2b′に分離され
ている。また、フォトダイオード2a′とフォトダイオ
ード2b′との間には、遮光用としての第2層目配線層
26が残されている。その他の構成は図1と同様であ
る。
[0054] In this embodiment, the anode-common type photodiode formed region 2 ', P + isolation layer 19a reaching the P + buried layer 13 is formed,
As a result, the photodiodes 2a 'and 2b' are separated. Further, the second wiring layer 26 for light shielding is left between the photodiodes 2a 'and 2b'. Other configurations are the same as those in FIG.

【0055】図9に示した構造では、分離部分のP-
ピタキシャル層14がエッチング除去され、P+ 埋込み
層13にまで達するP+ アイソレーション層19aによ
ってフォトダイオード間が分離されている。すなわち、
分離部分には、少数キャリアの拡散長が長い低濃度拡散
層(P- エピタキシャル層14)は存在せず、少数キャ
リアの拡散長が短い高濃度拡散層(P+ 埋込み層13)
のみが存在する。このため、フォトダイオード2a′に
光が入射した場合、そこで発生したキャリアが隣接する
フォトダイオード2b′にまで達する可能性は極めて少
なく、良好なクロストーク特性を示す。なお、フォトダ
イオード間のクロストークとは、あるフォトダイオード
が照射された場合に、隣接するフォトダイオードからも
光電流が検出される現象をいう。
[0055] In the structure shown in FIG. 9, P isolation portion - epitaxial layer 14 is etched away, between the photodiodes are separated by P + isolation layer 19a reaching the P + buried layer 13. That is,
There is no low-concentration diffusion layer (P epitaxial layer 14) having a long minority carrier diffusion length in the isolation portion, and a high-concentration diffusion layer (P + buried layer 13) having a short minority carrier diffusion length is not present.
Only exists. Therefore, when light is incident on the photodiode 2a ', it is extremely unlikely that carriers generated there will reach the adjacent photodiode 2b', and good crosstalk characteristics are exhibited. Note that the crosstalk between photodiodes refers to a phenomenon in which when a photodiode is irradiated, photocurrent is also detected from an adjacent photodiode.

【0056】図10は、図9に示した受光素子を含む半
導体装置と対比するための他の例における受光素子を含
む半導体装置の要部断面構造を表すものである。この図
は図1に示した半導体装置のアノードコモンタイプフォ
トダイオード形成領域2に相当するアノードコモンタイ
プフォトダイオード形成領域2″のみを拡大して表すも
ので、他の領域の構造は図1と同様である。なお、この
図で、上記実施の形態(図9)と同一構成要素には同一
符号を付して適宜その説明は省略する。
FIG. 10 shows a cross-sectional structure of a main part of a semiconductor device including a light receiving element in another example for comparison with the semiconductor device including the light receiving element shown in FIG. This figure shows only an anode common type photodiode formation region 2 ″ corresponding to the anode common type photodiode formation region 2 of the semiconductor device shown in FIG. 1 in an enlarged manner, and the structure of the other regions is the same as FIG. In this figure, the same components as those of the above-described embodiment (FIG. 9) are designated by the same reference numerals, and the description thereof will be omitted as appropriate.

【0057】この例では、アノードコモンタイプフォト
ダイオード形成領域2″に、P- エピタキシャル層14
にまでしか達しないP+ アイソレーション層19bが形
成され、これにより複数のフォトダイオード2a″,2
b″に分離されている。その他の構成は図9と同様であ
る。
In this example, the P epitaxial layer 14 is formed in the anode common type photodiode formation region 2 ″.
P + isolation layer 19b is formed, which reaches a plurality of photodiodes 2a ″, 2
It is separated into b ″. Other configurations are the same as in FIG.

【0058】図10に示した構造では、分離部分のP+
アイソレーション層19bの下部に少数キャリアの拡散
長が長い低濃度のP- エピタキシャル層14が存在する
ため、フォトダイオード2a″に光が入射した場合、そ
こで発生したキャリアがP-エピタキシャル層14内を
移動し、僅かではあるが隣接するフォトダイオード2
b″にまで達する。そのため、分離した隣接するフォト
ダイオード間でのクロストーク特性は良好でない。
In the structure shown in FIG. 10, P + in the separated portion
Since the low concentration P epitaxial layer 14 having a long minority carrier diffusion length is present under the isolation layer 19b, when light is incident on the photodiode 2a ″, the carriers generated therein are generated in the P epitaxial layer 14. Photodiode 2 that has moved and is slightly adjacent
It reaches up to b ″. Therefore, the crosstalk characteristic between the adjacent photodiodes separated is not good.

【0059】図11は、図9に示したフォトダイオード
における出力特性を表すものである。この図で、横軸は
フォトダイオードの平面方向の位置を表し、縦軸はフォ
トダイオードの出力を表す。この図に示したように、各
フォトダイオード2a′,2b′に光が当たった場合の
出力は、それぞれ自己の開口部(図9において第2層目
配線層26が除去されている領域)に光が当たった場合
に最大となる一方、フォトダイオード2a′とフォトダ
イオード2b′との間の領域では、第2層目配線層26
が遮光するので出力は常に0となるのが理想である。し
かしながら、実際には自己の開口部以外の部分に光が当
たった場合にも自己のフォトダイオードのPN接合部分
にキャリアが僅かに拡散してきて、微小な出力となる場
合がある。但し、このフォトダイオードでは、P+ アイ
ソレーション層19aがP+ 埋込み層13にまで達して
おり、隣接するフォトダイオードに入射した光によって
発生したキャリアが自己のフォトダイオードのPN接合
部分に侵入してくる割合が極めて少ないため、出力波形
は、破線に示したように、開口部をピークとして比較的
急峻な落ち込みを示す。このため、隣接するフォトダイ
オードからの漏れ量Aは低いレベルに抑えられる。
FIG. 11 shows the output characteristics of the photodiode shown in FIG. In this figure, the horizontal axis represents the position of the photodiode in the plane direction, and the vertical axis represents the output of the photodiode. As shown in this figure, when the photodiodes 2a 'and 2b' are exposed to light, their outputs are output to their own openings (areas where the second wiring layer 26 is removed in FIG. 9). While it becomes maximum when exposed to light, in the region between the photodiode 2a 'and the photodiode 2b', the second wiring layer 26
Ideally, the output will always be 0 because the light is blocked. However, actually, even when the light hits a portion other than its own opening, the carriers may slightly diffuse to the PN junction portion of its own photodiode, resulting in a minute output. However, in this photodiode, the P + isolation layer 19a reaches the P + buried layer 13, and the carriers generated by the light incident on the adjacent photodiode enter the PN junction portion of its own photodiode. The output waveform shows a relatively sharp dip with the peak at the opening, as indicated by the broken line, because the ratio of the peaks is extremely small. Therefore, the leakage amount A from the adjacent photodiode can be suppressed to a low level.

【0060】これに対し、図10に示したフォトダイオ
ードの場合は、図12に示したように、異なる特性を示
す。なお、この図で横軸および縦軸は図11の場合と同
じものを表す。この図に示したように、図10に示した
フォトダイオードでは、隣接するフォトダイオードに入
射した光によって発生しP- エピタキシャル層14を通
って自己のフォトダイオードのPN接合部分に侵入して
くるキャリアは、図9の場合と比べて多いので、出力波
形は、破線で示したように、開口部をピークとして比較
的緩やかな裾をひく形となる。このため、隣接するフォ
トダイオードからの漏れ量A′は高いレベルとなってし
まう。
On the other hand, the photodiode shown in FIG. 10 exhibits different characteristics as shown in FIG. In this figure, the horizontal axis and the vertical axis represent the same as in the case of FIG. As shown in this figure, in the photodiode shown in FIG. 10, carriers generated by the light incident on the adjacent photodiode and penetrating into the PN junction portion of the photodiode of its own through the P epitaxial layer 14. Is larger than in the case of FIG. 9, the output waveform has a shape with a relatively gentle skirt with a peak at the opening, as shown by the broken line. Therefore, the leakage amount A ′ from the adjacent photodiode becomes a high level.

【0061】このように、本実施の形態に係るフォトダ
イオード(図9)では、フォトダイオード領域を複数に
分割した場合における各フォトダイオード間のクロスト
ーク特性を良好にすることができる。
As described above, in the photodiode (FIG. 9) according to the present embodiment, the crosstalk characteristic between the photodiodes can be improved when the photodiode region is divided into a plurality of regions.

【0062】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れるものではなく、その均等の範囲で種々変形可能であ
る。例えば、上記実施の形態では、バイポーラトランジ
スタはイオン注入エミッタ構造のものとして説明した
が、その他、例えばポリシリコンエミッタ構造やダブル
ポリシリコン構造としてもよい。
Although the present invention has been described above with reference to some embodiments, the present invention is not limited to these embodiments, and various modifications can be made within the equivalent range. For example, in the above embodiment, the bipolar transistor has been described as having an ion-implanted emitter structure, but other structures such as a polysilicon emitter structure or a double polysilicon structure may be used.

【0063】[0063]

【発明の効果】以上説明したように、請求項1ないし請
求項3のいずれか1に記載の受光素子を含む半導体装置
によれば、受光素子における第1導電型半導体と第2導
電型半導体との接合(すなわちPN接合)は、埋込み層
としての第1導電型高濃度拡散層上に設けられたこれと
同一導電型の第1導電型低濃度エピタキシャル層と、第
2導電型半導体の表面拡散層としての第2導電型拡散層
の下部に設けられた第2導電型エピタキシャル層とから
なるエピタキシャル層同士の接合構造を有しているの
で、空乏層幅を十分に拡げることができ、空乏層容量を
下げることができる。
As described above, according to the semiconductor device including the light receiving element according to any one of claims 1 to 3, the first conductivity type semiconductor and the second conductivity type semiconductor in the light receiving element are provided. Is a first conductivity type low concentration epitaxial layer of the same conductivity type provided on the first conductivity type high concentration diffusion layer as a buried layer, and the surface diffusion of the second conductivity type semiconductor. Since it has a junction structure between the epitaxial layers including the second conductive type epitaxial layer provided under the second conductive type diffusion layer as a layer, the depletion layer width can be sufficiently widened, and the depletion layer The capacity can be reduced.

【0064】特に、請求項2記載の受光素子を含む半導
体装置のように、第2導電型高濃度拡散層とこの第2導
電型高濃度拡散層上に設けられた第2導電型低濃度エピ
タキシャル層とを含むバイポーラ素子を混載して形成す
る場合であっても、受光素子領域における2層エピタキ
シャル構造を採用することにより、バイポーラ素子領域
の第2導電型低濃度エピタキシャル層の厚さに捉われる
ことなく、少数キャリアの拡散長が短く受光感度の低下
の要因となる受光素子領域の埋込み層(第1導電型高濃
度拡散層)の深さを最適に設定することができる。この
ため、バイポーラ素子領域のエピタキシャル層の膜厚と
受光素子領域のエピタキシャル層の膜厚とをそれぞれ別
個に最適化することができる。したがって、バイポーラ
トランジスタ等の高速性を担保しつつ、フォトダイオー
ド等の高感度化および高速化を図ることができるという
効果がある。
Particularly, as in the semiconductor device including the light-receiving element according to the second aspect, the second-conductivity-type high-concentration diffusion layer and the second-conductivity-type low-concentration epitaxial layer provided on the second-conductivity-type high-concentration diffusion layer. Even when a bipolar element including a layer is formed by being mixedly mounted, by adopting the two-layer epitaxial structure in the light receiving element region, the thickness of the second conductivity type low-concentration epitaxial layer in the bipolar element region is caught. It is possible to optimally set the depth of the buried layer (first-conductivity-type high-concentration diffusion layer) in the light-receiving element region, which has a short minority carrier diffusion length and causes a decrease in light-receiving sensitivity. Therefore, the thickness of the epitaxial layer in the bipolar element region and the thickness of the epitaxial layer in the light receiving element region can be optimized separately. Therefore, it is possible to achieve high sensitivity and high speed of the photodiode and the like while ensuring high speed of the bipolar transistor and the like.

【0065】さらに、請求項3記載の受光素子を含む半
導体装置によれば、第2導電型半導体を構成する第2導
電型エピタキシャル層の表面から第1導電型半導体を構
成する第1導電型低濃度エピタキシャル層を貫通して第
1導電型高濃度拡散層にまで達する他の第1導電型高濃
度拡散層によって第2導電型半導体を複数に分割するよ
うに構成したので、隣接する受光素子(フォトダイオー
ド)の開口部に入射した光により発生したキャリアの大
部分が分割に供された上記第1導電型高濃度拡散層内で
再結合することとなり、隣接する受光素子間のクロスト
ークを効果的に低減させることができる。さらに、その
分離用の第1導電型高濃度拡散層の幅は狭くて足りるた
め、チップスペース上有利である。
Further, according to the semiconductor device including the light receiving element of the third aspect, the first conductivity type low-constant constituting the first conductivity type semiconductor is formed from the surface of the second conductivity type epitaxial layer constituting the second conductivity type semiconductor. Since the second conductivity type semiconductor is divided into a plurality of parts by another first conductivity type high concentration diffusion layer which penetrates the concentration epitaxial layer and reaches the first conductivity type high concentration diffusion layer, the adjacent light receiving element ( Most of the carriers generated by the light incident on the opening of the photodiode will be recombined in the first-conductivity-type high-concentration diffusion layer provided for the division, and the crosstalk between the adjacent light-receiving elements is effective. Can be reduced. Furthermore, the width of the first-conductivity-type high-concentration diffusion layer for separation is narrow, which is advantageous in terms of chip space.

【0066】請求項4記載の受光素子を含む半導体装置
の製造方法によれば、第1導電型半導体基板上に第1お
よび第2導電型の高濃度拡散層(埋込み層)を形成した
後、第1導電型低濃度エピタキシャル層を形成し、さら
に受光素子領域以外の他の領域の第1導電型低濃度エピ
タキシャル層をエッチング除去した後、第2導電型エピ
タキシャル層を形成するようにしたので、バイポーラ素
子のエピタキシャル層の膜厚と受光素子のエピタキシャ
ル層の膜厚とをそれぞれ別個かつ任意に制御可能とな
り、請求項1ないし請求項3のいずれか1に記載の受光
素子を含む半導体装置の構造を容易に得ることができる
という効果がある。
According to the method for manufacturing a semiconductor device including the light receiving element of the fourth aspect, after the first and second conductivity type high-concentration diffusion layers (buried layers) are formed on the first conductivity type semiconductor substrate, Since the first-conductivity-type low-concentration epitaxial layer is formed and the first-conductivity-type low-concentration epitaxial layer in regions other than the light-receiving element region is removed by etching, the second-conductivity-type epitaxial layer is formed. 4. The structure of a semiconductor device including the light-receiving element according to claim 1, wherein the film thickness of the epitaxial layer of the bipolar element and the film thickness of the epitaxial layer of the light-receiving element can be separately and arbitrarily controlled. There is an effect that can be easily obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施の形態に係る受光素子を含む半
導体装置の構造を表す断面図である。
FIG. 1 is a sectional view showing a structure of a semiconductor device including a light receiving element according to an embodiment of the present invention.

【図2】図1の受光素子を含む半導体装置の製造方法を
表す断面工程図である。
2A to 2D are cross-sectional process charts showing a method of manufacturing a semiconductor device including the light receiving element of FIG.

【図3】図2に続く断面工程図である。FIG. 3 is a sectional process drawing following FIG. 2;

【図4】図3に続く断面工程図である。FIG. 4 is a sectional process drawing following FIG. 3;

【図5】図4に続く断面工程図である。FIG. 5 is a sectional process drawing following FIG. 4;

【図6】図5に続く断面工程図である。FIG. 6 is a sectional process drawing following FIG. 5;

【図7】図6に続く断面工程図である。FIG. 7 is a sectional process drawing following FIG. 6;

【図8】図7に続く断面工程図である。FIG. 8 is a sectional process drawing following FIG. 7;

【図9】本発明の他の実施の形態に係る受光素子を含む
半導体装置の構造を表す断面図である。
FIG. 9 is a cross-sectional view showing a structure of a semiconductor device including a light receiving element according to another embodiment of the present invention.

【図10】図9の受光素子を含む半導体装置と対比する
ための他の受光素子を含む半導体装置の構造例を表す断
面図である。
10 is a cross-sectional view showing a structural example of a semiconductor device including another light receiving element for comparison with the semiconductor device including the light receiving element in FIG.

【図11】図9に示した受光素子を含む半導体装置にお
けるフォトダイオードのクロストーク特性を表す図であ
る。
11 is a diagram showing crosstalk characteristics of a photodiode in the semiconductor device including the light receiving element shown in FIG.

【図12】図10に示した受光素子を含む半導体装置に
おけるフォトダイオードのクロストーク特性を表す図で
ある。
12 is a diagram showing a crosstalk characteristic of a photodiode in the semiconductor device including the light receiving element shown in FIG.

【図13】従来の受光素子を含む半導体装置の構造を表
す断面図である。
FIG. 13 is a sectional view showing a structure of a semiconductor device including a conventional light receiving element.

【図14】従来の他の受光素子を含む半導体装置の構造
を表す断面図である。
FIG. 14 is a cross-sectional view showing a structure of a semiconductor device including another conventional light receiving element.

【符号の説明】[Explanation of symbols]

1…フォトダイオード形成領域、2,2′…アノードコ
モンタイプフォトダイオード形成領域、3…カソードコ
モンタイプフォトダイオード形成領域、4…バイポーラ
素子形成領域、11…シリコン基板(第1導電型半導体
基板)、12…N+ 埋込み層(第2導電型高濃度拡散
層)、13…P+ 埋込み層(第1導電型高濃度拡散
層)、14…P- エピタキシャル層(第1導電型低濃度
エピタキシャル層)、17…N- エピタキシャル層(第
2導電型低濃度エピタキシャル層)、18…N+ プラグ
イン層、19…P+ アイソレーション層、19a…P+
アイソレーション層(フォトダイオード間分離用の第1
導電型高濃度拡散層)、20…ベース領域、21a…ア
ノード取り出し部、21b…ベース取り出し部、22a
…カソード取り出し部(第2導電型拡散層)、22b…
エミッタ、22c…コレクタ取り出し部、23,25…
シリコン酸化膜、24…第1層目配線層、26…第2層
目配線層、27…シリコンナイトライド膜
DESCRIPTION OF SYMBOLS 1 ... Photodiode formation area, 2, 2 '... Anode common type photodiode formation area, 3 ... Cathode common type photodiode formation area, 4 ... Bipolar element formation area, 11 ... Silicon substrate (1st conductivity type semiconductor substrate), 12 ... N + buried layer (second conductivity type high-concentration diffusion layer), 13 ... P + buried layer (first conductivity type high-concentration diffusion layer), 14 ... P epitaxial layer (first conductivity type low-concentration epitaxial layer) , 17 ... N - epitaxial layer (second conductivity type low concentration epitaxial layer), 18 ... N + plug-in layer, 19 ... P + isolation layer, 19a ... P +
Isolation layer (first for isolation between photodiodes)
Conductivity type high-concentration diffusion layer), 20 ... Base region, 21a ... Anode extraction portion, 21b ... Base extraction portion, 22a
... Cathode extraction part (second conductivity type diffusion layer), 22b ...
Emitter, 22c ... collector take-out part, 23, 25 ...
Silicon oxide film, 24 ... First wiring layer, 26 ... Second wiring layer, 27 ... Silicon nitride film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも第1導電型半導体と第2導電
型半導体との接合部を有する受光素子を含む半導体装置
であって、 前記第1導電型半導体は、第1導電型半導体基板上に設
けられた第1導電型高濃度拡散層と、この第1導電型高
濃度拡散層上に設けられた第1導電型低濃度エピタキシ
ャル層とから構成され、 前記第2導電型半導体は、前記第1導電型低濃度エピタ
キシャル層上に設けられた第2導電型エピタキシャル層
と、この第2導電型エピタキシャル層の上部に設けられ
た第2導電型拡散層とから構成されていることを特徴と
する受光素子を含む半導体装置。
1. A semiconductor device including a light-receiving element having at least a junction between a first conductivity type semiconductor and a second conductivity type semiconductor, wherein the first conductivity type semiconductor is provided on a first conductivity type semiconductor substrate. And a first conductivity type low concentration epitaxial layer provided on the first conductivity type high concentration diffusion layer, wherein the second conductivity type semiconductor is the first A light receiving device comprising a second conductivity type epitaxial layer provided on the conductivity type low concentration epitaxial layer and a second conductivity type diffusion layer provided on the second conductivity type epitaxial layer. A semiconductor device including an element.
【請求項2】 さらに、前記第1導電型半導体基板上の
他の領域に設けられた第2導電型高濃度拡散層と、この
第2導電型高濃度拡散層上に設けられた第2導電型低濃
度エピタキシャル層とを含んで構成されたバイポーラ素
子をも備えたことを特徴とする請求項1記載の受光素子
を含む半導体装置。
2. A second-conductivity-type high-concentration diffusion layer provided in another region on the first-conductivity-type semiconductor substrate, and a second-conductivity provided on the second-conductivity-type high-concentration diffusion layer. A semiconductor device including a light-receiving element according to claim 1, further comprising a bipolar element configured to include a low-concentration epitaxial layer.
【請求項3】 さらに、前記第2導電型半導体は、それ
を構成する前記第2導電型エピタキシャル層の表面から
前記第1導電型半導体を構成する第1導電型低濃度エピ
タキシャル層を貫通して前記第1導電型高濃度拡散層に
まで達する他の第1導電型高濃度拡散層を備え、 前記他の第1導電型高濃度拡散層によって、前記第2導
電型半導体を複数に分割していることを特徴とする請求
項1記載の受光素子を含む半導体装置。
3. The second-conductivity-type semiconductor penetrates the first-conductivity-type low-concentration epitaxial layer that constitutes the first-conductivity-type semiconductor from the surface of the second-conductivity-type epitaxial layer that constitutes the second-conductivity-type semiconductor. Another first-conductivity-type high-concentration diffusion layer reaching the first-conductivity-type high-concentration diffusion layer is provided, and the second-conductivity-type semiconductor is divided into a plurality of parts by the other first-conductivity-type high-concentration diffusion layer. A semiconductor device including the light receiving element according to claim 1.
【請求項4】 少なくとも、第1導電型半導体と第2導
電型半導体との接合を有する受光素子と、この受光素子
の形成された半導体基板上の他の領域に設けられたバイ
ポーラ素子とを含む半導体装置の製造方法であって、 第1導電型半導体基板上の少なくともバイポーラ素子形
成領域に、バイポーラ素子の埋込み層としての第2導電
型高濃度拡散層を選択的に形成する工程と、 バイポーラ素子の素子分離層としての第1導電型高濃度
拡散層を選択的に形成すると共に、第1導電型半導体基
板上の少なくとも受光素子形成領域に、受光素子の埋込
み層としての第1導電型高濃度拡散層を選択的に形成す
る工程と、 全面に第1導電型低濃度エピタキシャル層を成長させた
後、受光素子形成領域以外の前記第1導電型低濃度エピ
タキシャル層を選択的に除去する工程と、 全面に第2導電型低濃度エピタキシャル層を成長させる
工程と、 受光素子形成領域における前記第2導電型低濃度エピタ
キシャル層の表面近傍領域に、少なくとも第2導電型拡
散層を形成する工程とを含むことを特徴とする受光素子
を含む半導体装置の製造方法。
4. A light receiving element having at least a junction between a first conductivity type semiconductor and a second conductivity type semiconductor, and a bipolar element provided in another region on a semiconductor substrate on which the light reception element is formed. A method of manufacturing a semiconductor device, comprising: a step of selectively forming a second conductivity type high concentration diffusion layer as a buried layer of a bipolar element in at least a bipolar element formation region on a first conductivity type semiconductor substrate; And selectively forming a first-conductivity-type high-concentration diffusion layer as an element isolation layer of the first-conductivity-type semiconductor substrate, and at least a first-conductivity-type high-concentration diffusion layer as a buried layer of the light-receiving element on at least the light-receiving element formation region on the first-conductivity-type semiconductor substrate A step of selectively forming a diffusion layer and, after growing a first-conductivity-type low-concentration epitaxial layer on the entire surface, selecting the first-conductivity-type low-concentration epitaxial layer other than the light-receiving element forming region Step of removing the second conductive type low concentration epitaxial layer over the entire surface, and at least a second conductive type diffusion layer in a region near the surface of the second conductive type low concentration epitaxial layer in the light receiving element formation region. A method of manufacturing a semiconductor device including a light receiving element, the method including:
JP8172952A 1996-06-12 1996-06-12 Semiconductor device with photodetector and its manufacture Pending JPH09331080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8172952A JPH09331080A (en) 1996-06-12 1996-06-12 Semiconductor device with photodetector and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8172952A JPH09331080A (en) 1996-06-12 1996-06-12 Semiconductor device with photodetector and its manufacture

Publications (1)

Publication Number Publication Date
JPH09331080A true JPH09331080A (en) 1997-12-22

Family

ID=15951413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8172952A Pending JPH09331080A (en) 1996-06-12 1996-06-12 Semiconductor device with photodetector and its manufacture

Country Status (1)

Country Link
JP (1) JPH09331080A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144317A (en) * 1999-11-15 2001-05-25 Sharp Corp Light receiving element with built-in circuit
JP2001284629A (en) * 2000-03-29 2001-10-12 Sharp Corp Circuit integrated light receiving element
JP2002141419A (en) * 2000-11-06 2002-05-17 Texas Instr Japan Ltd Semiconductor device
JP2006245180A (en) * 2005-03-02 2006-09-14 Texas Instr Japan Ltd Semiconductor device and inspection method thereof
JP2007080905A (en) * 2005-09-12 2007-03-29 Sony Corp Semiconductor device and its fabrication process
US11139326B2 (en) 2017-09-15 2021-10-05 Kabushiki Kaisha Toshiba Photodetector, photodetection device, laser imaging detection and ranging apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144317A (en) * 1999-11-15 2001-05-25 Sharp Corp Light receiving element with built-in circuit
JP2001284629A (en) * 2000-03-29 2001-10-12 Sharp Corp Circuit integrated light receiving element
JP2002141419A (en) * 2000-11-06 2002-05-17 Texas Instr Japan Ltd Semiconductor device
JP2006245180A (en) * 2005-03-02 2006-09-14 Texas Instr Japan Ltd Semiconductor device and inspection method thereof
JP2007080905A (en) * 2005-09-12 2007-03-29 Sony Corp Semiconductor device and its fabrication process
US7928511B2 (en) 2005-09-12 2011-04-19 Sony Corporation Semiconductor device and method for manufacturing semiconductor device
US11139326B2 (en) 2017-09-15 2021-10-05 Kabushiki Kaisha Toshiba Photodetector, photodetection device, laser imaging detection and ranging apparatus

Similar Documents

Publication Publication Date Title
KR100512236B1 (en) Photodiode and its manufacturing method
US7888765B2 (en) Optical semiconductor device
US7736923B2 (en) Optical semiconductor device and method for fabricating the same
JP4131059B2 (en) Semiconductor device having light receiving element, optical pickup device, and method of manufacturing semiconductor device having light receiving element
US6492702B2 (en) Circuit-incorporating light receiving device
JP2002064218A (en) Light receiving element with built-in circuit, its manufacturing method, and optical device using the same
JPH09219534A (en) Manufacture of light receiving element, photo pickup and semiconductor device
US6146957A (en) Method of manufacturing a semiconductor device having a buried region with higher impurity concentration
JPH1145988A (en) Light-receiving semiconductor device having built-in bicmos
JPH09331080A (en) Semiconductor device with photodetector and its manufacture
JP3918220B2 (en) Semiconductor device and manufacturing method thereof
JP3975515B2 (en) Semiconductor device having light receiving element and manufacturing method thereof
JP3582715B2 (en) Manufacturing method of photodetector with built-in circuit
JP4083553B2 (en) Optical semiconductor device
JP2007317975A (en) Optical semiconductor device
JP3813687B2 (en) BiCMOS built-in light receiving semiconductor device
JP3510500B2 (en) Method for manufacturing semiconductor light receiving device
JP2005019947A (en) Semiconductor device in which light-receiving element and amplifying element are integrally formed, and its manufacturing method
JP4100474B2 (en) Optical semiconductor device and manufacturing method thereof
JP2003110098A (en) Method for manufacturing circuit-including light receiving element
KR100208644B1 (en) Optical semiconductor device
JP4084555B2 (en) Manufacturing method of semiconductor device having photodiode
JP4531537B2 (en) Semiconductor device and manufacturing method thereof
JP2000156521A (en) Semiconductor device and manufacture thereof
JP3086514B2 (en) Optical semiconductor device