JPH09320930A - Pattern forming method and pattern forming device - Google Patents

Pattern forming method and pattern forming device

Info

Publication number
JPH09320930A
JPH09320930A JP13201396A JP13201396A JPH09320930A JP H09320930 A JPH09320930 A JP H09320930A JP 13201396 A JP13201396 A JP 13201396A JP 13201396 A JP13201396 A JP 13201396A JP H09320930 A JPH09320930 A JP H09320930A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
resist
pattern forming
film
humidity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13201396A
Other languages
Japanese (ja)
Inventor
Yoshiaki Yamada
善章 山田
Mutsumi Nakamura
睦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP13201396A priority Critical patent/JPH09320930A/en
Publication of JPH09320930A publication Critical patent/JPH09320930A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a pattern having high resolution and an excellent form, by heat-treating a semiconductor wafer wherein a chemical amplification type positive resist film is formed and exposure is performed, in an atmosphere to which gas containing water content equivalent to air at a specific temperature and humidity is supplied. SOLUTION: Chemical amplification type resist is made to drip on a film to be worked of a semiconductor wafer 1, and it is rotated at a number of revolution suitable for obtaining a desired film thickness. Thereby a resist coating film is formed. In order to vaporize and dry organic thinner in the resist coating film, the semiconductor wafer 1 is put on a hot plate and heat- treated. Thereby a resist film 3 having a desired thickness is formed. By a demagnification projection aligner using an excimer laser, a resist film 3 is exposed to light via a mask, and then PEB treatment is performed on a hot plate 5. The PEB treatment is performed in an atmosphere wherein air at a temperature of 23 deg.C and a humidity of 45-55% is sent to the resist film 3 surface at a given flow rate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、半導体集積回路
の製造において、半導体ウエハにパターンを形成するた
めのパターン形成方法およびパターン形成装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern forming method and a pattern forming apparatus for forming a pattern on a semiconductor wafer in manufacturing a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】半導体集積回路の製造においては、半導
体ウエハの被加工膜上に微細なパターンを形成し、この
パターンをマスクとして被加工膜をエッチングする方法
がとられる。このパターン形成工程では、通常次のよう
な操作が行われる。すなわち、まず半導体薄膜等の被加
工膜上に樹脂および感光剤を含む溶液を塗布し、それを
乾燥してレジスト膜(感光性樹脂膜)を形成する。つい
でこのレジスト膜に対して選択的に光等のエネルギーを
照射する露光処理を行う。この後、現像処理によって半
導体ウエハ上にマスクパターン(レジストパターン)を
形成する。
2. Description of the Related Art In the manufacture of semiconductor integrated circuits, a method of forming a fine pattern on a film to be processed on a semiconductor wafer and etching the film to be processed using this pattern as a mask is employed. In this pattern forming step, the following operations are usually performed. That is, first, a solution containing a resin and a photosensitizer is applied onto a film to be processed such as a semiconductor thin film and dried to form a resist film (photosensitive resin film). Then, the resist film is subjected to an exposure process of selectively irradiating energy such as light. After that, a mask pattern (resist pattern) is formed on the semiconductor wafer by a developing process.

【0003】ところで、半導体集積回路の集積度は2〜
3で4倍というスピードで高集積化しているが、これに
伴い、回路素子のパターンの寸法も年々微細化し、この
ため厳密な寸法精度が必要になってきている。従来、感
光性樹脂膜に照射する露光波長として、水銀ランプのg
線(435nm)やi線(365nm)の紫外線光が用
いられてきた。そのレジストとして、ノボラック樹脂と
ナフトキノンジアジド化合物からなるポジ型レジストが
用いられていた。
By the way, the degree of integration of a semiconductor integrated circuit is 2 to
Although 3 is highly integrated at a speed of 4 times, the dimension of the pattern of the circuit element is becoming finer year by year, and thus strict dimensional accuracy is required. Conventionally, as the exposure wavelength for irradiating the photosensitive resin film,
Line (435 nm) and i-line (365 nm) ultraviolet light has been used. A positive resist composed of a novolac resin and a naphthoquinonediazide compound has been used as the resist.

【0004】しかし、パターンの微細化に伴い、クリプ
トン、フッ素のエキシマー光(248nm)を露光光と
した、酸の触媒反応を利用する化学増幅型レジストへの
期待が強くなってきている。この化学増幅型のポジレジ
スト材料は、水酸基やカルボン酸等のアルカリ現像液可
溶な官能基をある種の化合物(保護基)で置換した樹脂
と、酸発生剤(PAG:フォトアシッドジェネレータ
ー)から構成されている。
However, with the miniaturization of patterns, expectations are growing for chemically amplified resists that utilize the catalytic reaction of acid with the exposure light of excimer light (248 nm) of krypton or fluorine. This chemically amplified positive resist material comprises a resin in which a functional group soluble in an alkali developing solution such as a hydroxyl group or a carboxylic acid is replaced with a certain compound (protecting group), and an acid generator (PAG: photo acid generator). It is configured.

【0005】このレジストの露光を行うとPAGから酸
が発生し、この酸がレジスト中で拡散して保護基と樹脂
のアルカリ可溶性官能基の分解に触媒として作用し、保
護基の樹脂からの脱離反応の進行が続いた結果、保護基
の分解が進行した領域は、現像液に対して可溶となって
パターンを形成する。
When this resist is exposed, an acid is generated from PAG, and this acid diffuses in the resist and acts as a catalyst for the decomposition of the protective group and the alkali-soluble functional group of the resin, and the protective group is removed from the resin. As a result of the progress of the elimination reaction, the region in which the decomposition of the protective group has progressed becomes soluble in the developing solution and forms a pattern.

【0006】[0006]

【発明が解決しようとする課題】ところで化学増幅型レ
ジストは、前述したように、露光によって発生した酸が
レジストマトリックス中を拡散して保護基の脱離にあず
かるが、この拡散速度と保護基の分解反応速度は、ポス
トエクスポージャーベーク(PEB)と呼ばれる露光後
の熱処理が支配している。従ってPEBを厳密に制御す
ることがパターン形成とその寸法制御に対して極めて重
要である。さらに、上述した酸の拡散と保護基の分解反
応に必要な水分の量が適切でない場合、保護基の分解反
応が具合よく進行せず、パターンの未解像や形状不良が
生じる。
As described above, in the chemically amplified resist, the acid generated by exposure diffuses in the resist matrix and participates in the elimination of the protective group. The decomposition reaction rate is governed by a heat treatment after exposure called post exposure bake (PEB). Therefore, strict control of PEB is extremely important for pattern formation and dimensional control thereof. Furthermore, when the amount of water required for the above-mentioned acid diffusion and decomposition reaction of the protecting group is not appropriate, the decomposition reaction of the protecting group does not proceed properly, resulting in unresolved patterns and poor shape.

【0007】しかしながら、現在PEB処理に用いられ
ている既存のベークオーブンは、単純な温度均一性の高
いホットプレート上の半導体ウエハを載置するのみで行
われており、PEB処理中の半導体ウエハ表面の環境に
は配慮がなされていないので、上述の酸の拡散や分解反
応に関して必ずしも適した環境にはなっておらず、解像
度が不十分であったり、形状不良が生じたりするという
問題点があった。このようなPEB処理用のベークオー
ブンでは本来のレジスト材料が有する性能を十分に発揮
できず、微細化に伴う露光波長の短波長化を行ってもせ
いぜい0.30μm程度の解像度しか得られないのが実
情であった。
However, the existing bake oven currently used for PEB processing is performed only by placing a semiconductor wafer on a hot plate having a high temperature uniformity, and the surface of the semiconductor wafer during PEB processing. Environment is not considered, the environment is not necessarily suitable for the above-mentioned acid diffusion and decomposition reaction, and there is a problem that the resolution is insufficient and defective shape occurs. It was In such a baking oven for PEB processing, the performance of the original resist material cannot be fully exerted, and even if the exposure wavelength is shortened due to miniaturization, only a resolution of about 0.30 μm can be obtained. Was the reality.

【0008】この発明は上述のような課題を解決するた
めになされたもので、ベークオーブン内の環境を適切に
することより、高い解像度と良好な形状のパターンを得
ることができるパターン形成方法および装置を提供する
ことを目的とする。
The present invention has been made to solve the above-mentioned problems, and a pattern forming method and a pattern forming method capable of obtaining a pattern having a high resolution and a good shape by adjusting an environment in a baking oven appropriately. The purpose is to provide a device.

【0009】[0009]

【課題を解決するための手段】この発明に係るパターン
形成方法は、露光された半導体ウエハを、温度23℃、
湿度45〜55%の空気と等価な水分を含む気体を供給
した雰囲気で熱処理する工程を含むものである。さら
に、上記工程に引き続き、この工程よりも水分の少ない
雰囲気で半導体ウエハを熱処理するものである。
According to the pattern forming method of the present invention, an exposed semiconductor wafer is heated at a temperature of 23.degree.
This includes a step of performing heat treatment in an atmosphere in which a gas containing moisture equivalent to air having a humidity of 45 to 55% is supplied. Further, subsequent to the above step, the semiconductor wafer is heat-treated in an atmosphere with less water than this step.

【0010】また、この発明に係るパターン形成装置
は、加熱される半導体ウエハとチャンバーの天井部との
間の空隙を1cm以内にしたものである。また、チャン
バー内に気体を供給する配管を複数系統にして、供給す
る気体の湿度の切り換えができるようにしたものであ
る。
Further, in the pattern forming apparatus according to the present invention, the gap between the semiconductor wafer to be heated and the ceiling of the chamber is within 1 cm. Further, a plurality of pipes for supplying gas into the chamber are provided so that the humidity of the supplied gas can be switched.

【0011】[0011]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1、図2はこの発明の実施の形態1に
おけるパターン形成方法の工程を示すための半導体ウエ
ハ1の断面図であり、図1に示す工程に続いて図2の工
程が実施される。図において、1aは基板、2は基板1
a上に形成された被加工膜、3は被加工膜2上に形成さ
れた化学増幅型ポジレジスト膜(以下レジスト膜と称
す)、4はパターンが描かれたマスク、5はベークオー
ブンのホットプレート、6はクーリングプレートであ
る。
Embodiment 1. 1 and 2 are cross-sectional views of a semiconductor wafer 1 showing the steps of the pattern forming method according to the first embodiment of the present invention, and the step of FIG. 2 is performed after the step of FIG. In the figure, 1a is a substrate, 2 is a substrate 1
A film to be processed formed on a, 3 is a chemically amplified positive resist film (hereinafter referred to as resist film) formed on the film to be processed 4, 4 is a mask on which a pattern is drawn, 5 is a hot bake oven The plate, 6 is a cooling plate.

【0012】まず、図1(a)のように基板1a上に被
加工膜2を形成し、さらにその上に(b)に示すように
レジスト膜3を形成する。ここでは東京応化工業製TD
UR−Pシリーズのレジストを用いたが和光純薬製WK
R−PTシリーズを用いてもよい。このようなレジスト
を半導体ウエハ1の被加工膜2上に4〜5cc滴下し、
所望の膜厚を得るに適した回転数で半導体ウエハ1を回
転させることによりレジスト塗布膜を形成し、さらにこ
のレジスト塗布膜中の有機シンナーを、蒸発乾燥させる
ために半導体ウエハ1をホットプレート(図示せず)に
載せてレジスト塗布膜を熱処理し、膜厚7600オンク゛スト
ロームのレジスト膜3を形成する。
First, a film 2 to be processed is formed on a substrate 1a as shown in FIG. 1A, and a resist film 3 is further formed thereon as shown in FIG. 1B. Here, TD made by Tokyo Ohka Kogyo
UR-P series resist was used, but WK made by Wako Pure Chemical Industries
You may use R-PT series. 4-5 cc of such a resist is dropped on the processed film 2 of the semiconductor wafer 1,
The semiconductor wafer 1 is rotated at a rotation speed suitable for obtaining a desired film thickness to form a resist coating film, and the organic thinner in the resist coating film is evaporated to dryness. The resist coating film is heat-treated by placing it on a substrate (not shown) to form a resist film 3 having a film thickness of 7600 angstroms.

【0013】本発明で用いる化学増幅型レジストは、少
なくとも酸発生剤と樹脂とを有機シンナーに溶解させて
構成されたものであり、詳しくは、電子線や紫外線等の
エネルギーを受けて分解し酸を発生する酸発生剤、ポリ
フェニールやアクリル酸等の樹脂の水酸基やカルボン酸
のような本来現像液に可溶な特性を示す官能基を、アル
キル基等の保護基で置換することによって現像液に不溶
化している樹脂、およびプロピレングリコールモノメチ
ルエーテルアセテートや2−ヘプタノン、乳酸エチル等
の有機シンナーが用いられる。さらに本発明に有効なレ
ジストとしては、化1(a)、(b)に示すポリビニル
フェノールやアクリル酸等の現像液可溶な樹脂に、化1
(c)、(d)に示すアセタール基やケタール基で置換
した樹脂が少なくとも一部を混合あるいは共重合体の形
で使用されているレジストが好ましい。なお、式中Rと
R′は同じmでなくてもよい。
The chemically amplified resist used in the present invention is constituted by dissolving at least an acid generator and a resin in an organic thinner, and more specifically, it is decomposed by receiving energy such as electron beam or ultraviolet ray to decompose the acid. The acid-generating agent that generates a carboxylic acid, a hydroxyl group of a resin such as polyphenyl or acrylic acid, or a functional group exhibiting originally-soluble characteristics such as carboxylic acid in a developing solution, is replaced with a protecting group such as an alkyl group. Resins insolubilized in, and organic thinners such as propylene glycol monomethyl ether acetate, 2-heptanone, and ethyl lactate are used. Further, as a resist effective in the present invention, a resin soluble in a developing solution such as polyvinylphenol or acrylic acid shown in Chemical formula 1 (a) or (b) is used.
A resist in which at least a part of the resin substituted with an acetal group or a ketal group shown in (c) and (d) is used in the form of a mixture or a copolymer is preferable. In the formula, R and R ′ do not have to be the same m.

【0014】[0014]

【化1】 Embedded image

【0015】図1(b)のレジスト膜3の形成に続い
て、クリプトン、フッ素の混合ガスを用いたエキシマー
レーザーの248nmの波長を用いた縮小投影露光装置
(図示せず)により、図1(c)に示すように、マスク
4を介してレジスト膜3に対して露光を行う。この時の
エネルギー量は、28mJ/cm2であった。図の3a
が露光部、3bは未露光部である。
After the resist film 3 shown in FIG. 1B is formed, a reduction projection exposure apparatus (not shown) using a wavelength of 248 nm of an excimer laser using a mixed gas of krypton and fluorine is used to form the resist film 3 shown in FIG. As shown in c), the resist film 3 is exposed through the mask 4. The amount of energy at this time was 28 mJ / cm 2 . Figure 3a
Is an exposed portion, and 3b is an unexposed portion.

【0016】その後、図2(a)に示すように、115
℃に設定されたホットプレート5上で115℃90秒の
PEB処理を行う。PEBは温度23℃、湿度(相対湿
度)45〜55%の空気を5Nl/minの流量でレジ
スト膜3表面上に送風した雰囲気で行う。このPEB処
理終了後、図2(b)に示すように、23℃に設定され
たクーリングプレート6上で半導体ウエハ1を60秒間
冷却する。さらに現像液として2.38wt%テトラメ
チルアンモニウム水溶液を用い、60秒間レジスト膜3
上にパドルを形成して現像する。このようにして、図2
(c)に示すようにレジスト膜の露光部を溶解、除去し
てレジストパターン7を形成する。
After that, as shown in FIG.
PEB treatment at 115 ° C. for 90 seconds is performed on the hot plate 5 set to ° C. PEB is performed in an atmosphere in which air having a temperature of 23 ° C. and a humidity (relative humidity) of 45 to 55% is blown onto the surface of the resist film 3 at a flow rate of 5 Nl / min. After this PEB process is completed, as shown in FIG. 2B, the semiconductor wafer 1 is cooled for 60 seconds on the cooling plate 6 set at 23 ° C. Further, a 2.38 wt% tetramethylammonium aqueous solution is used as a developing solution, and the resist film 3 is used for 60 seconds.
Form a paddle on top and develop. Thus, FIG.
As shown in (c), the exposed portion of the resist film is dissolved and removed to form a resist pattern 7.

【0017】レジストパターン7を呈示する機構を説明
すると、レーザー光等の照射によってレジスト膜3中に
発生した酸が酸触媒として機能して、PEB処理時の熱
で樹脂と保護基の結合が加水分解により脱離し、樹脂自
身の現像液に可溶な官能基が露呈するため、露光部3a
が現像液に可溶な状態になって除去され、レジストパタ
ーン7が形成されるものである。
Explaining the mechanism of presenting the resist pattern 7, the acid generated in the resist film 3 by irradiation with laser light or the like functions as an acid catalyst, and the bond between the resin and the protective group is hydrolyzed by the heat during PEB treatment. The functional group soluble in the developing solution of the resin itself is exposed by decomposing, so that the exposed portion 3a is exposed.
Is removed in a state of being soluble in the developing solution, and the resist pattern 7 is formed.

【0018】湿度を特に調整せず、クリーンルームの空
気でPEB処理を行った従来技術の場合と比較すると、
本実施の形態では解像度が向上した。例えば、0.03
μmラインアンドスペース(ライン寸法:スペース寸法
=1:1)で最適化された露光量での分離可能な微細な
ラインアンドスペースパターンが、従来技術を用いた場
合に0.24μmラインアンドスペースであったのに対
して、本実施の形態では部分的に、特にウエハ面の中心
部以外の部分で0.20μmラインアンドスペースまで
向上した。
Compared with the case of the prior art in which PEB treatment was performed with air in a clean room without adjusting the humidity,
In this embodiment, the resolution is improved. For example, 0.03
The fine line-and-space pattern that can be separated at the exposure dose optimized by the μm line-and-space (line size: space size = 1: 1) is 0.24 μm line-and-space when the conventional technique is used. On the other hand, in the present embodiment, the line and space is improved to 0.20 μm in part, particularly in the part other than the central part of the wafer surface.

【0019】加えて、レジスト寸法の半導体ウエハ面内
寸法均一性の向上が見られた。例えば、8インチの半導
体ウエハで0.30μmラインアンドスペースのライン
寸法を30箇所測定したときのばらつき(最小寸法と最
大寸法の差)が、従来技術の場合は0.036μmであ
ったのに対し、本実施の形態では0.018μmに向上
した。
In addition, an improvement in the in-plane dimension uniformity of the resist dimension of the semiconductor wafer was observed. For example, the variation (difference between the minimum dimension and the maximum dimension) when measuring the line dimension of 0.30 μm line and space at 30 points on an 8-inch semiconductor wafer is 0.036 μm in the case of the conventional technique, while In this embodiment, it is improved to 0.018 μm.

【0020】また、上記レジストとは異なるが、化学増
幅型ポジレジストとして幅広く用いられているターシャ
ルブチルオキシカルボニル基化ポリビニルフェノール樹
脂を使用したレジスト、例えばシプレイ社製APEXシ
リーズ等で上記と同様の工程を実施した場合、この種の
レジストはPEB処理温度依存性が悪いので上記向上に
比べるとその度合いは小さが、従来と比べて半導体ウエ
ハ面内寸法均一性の向上が見られた。段落0019に記
したのと同様の寸法ばらつきの測定方法では、従来技術
の場合は0.042μmであったのに対して0.032
μmに改善された。
Although different from the above resist, a resist using a tertiary butyloxycarbonyl group-containing polyvinylphenol resin which is widely used as a chemically amplified positive resist, such as the APEX series manufactured by Shipley Co., Ltd., is used. When the steps were carried out, this type of resist had a poor dependency on the PEB processing temperature, so the degree was smaller than the above improvement, but the in-plane dimensional uniformity of the semiconductor wafer was improved compared to the conventional case. In the same method of measuring the dimensional variation as described in paragraph 0019, 0.032 μm was used in the case of the conventional technique, while 0.032 μm was used.
It was improved to μm.

【0021】本発明の範囲外であるが、例えばシプレイ
社製SNR−200や東京応化工業製TDUR−N90
8等の化学増幅型ネガレジストを使って本実施の形態と
同様の工程を実施すると、図3に示したようにレジスト
表面近傍部でレジストパターンが形状異常を引き起こし
たり、さらにレジストパターンの解像度が従来技術で
0.26μmラインアンドスペース解像可能であったも
のが、上記と同様の工程を用いると0.30μmライン
アンドスペースまで劣化したりした。
Although it is outside the scope of the present invention, for example, SNR-200 manufactured by Shipley Co. or TDUR-N90 manufactured by Tokyo Ohka Kogyo Co., Ltd.
When a process similar to that of the present embodiment is performed using a chemically amplified negative resist such as No. 8 or the like, the resist pattern causes shape abnormality in the vicinity of the resist surface as shown in FIG. Although 0.26 μm line and space could be resolved by the conventional technique, it deteriorated to 0.30 μm line and space by using the same process as above.

【0022】ところで、PEB処理時に送風される気体
中の水分は、酸を触媒とした、樹脂の置換に用いられた
保護基の加水分解反応、およびレジスト膜中の酸の拡散
に寄与するとともに、酸触媒存在下において脱離した保
護基がアルカリ液可溶性を示す官能基(水酸基やカルボ
ン酸等)と再結合するのを防止することに寄与すると考
えられる。そのため、設定した湿度が23℃で40%以
下の場合はレジスト膜中での酸触媒による加水分解反応
が十分に進行しない、酸が十分にレジスト膜中を拡散し
ない、あるいは保護基の再結合反応を促進させる等の理
由で、表1に示すように、全く解像しない、あるいは微
細パターンでの解像度が悪い等の問題が生じる。
By the way, the water in the gas blown during the PEB treatment contributes to the hydrolysis reaction of the protective group used for the resin substitution using an acid as a catalyst and the diffusion of the acid in the resist film. It is considered that the protecting group eliminated in the presence of an acid catalyst contributes to prevent re-bonding with a functional group (hydroxyl group, carboxylic acid, etc.) which is soluble in an alkaline solution. Therefore, when the set humidity is 40% or less at 23 ° C., the hydrolysis reaction by the acid catalyst in the resist film does not proceed sufficiently, the acid does not diffuse sufficiently in the resist film, or the recombination reaction of the protective group. For example, as shown in Table 1, problems such as no resolution or poor resolution in a fine pattern occur for the reason of promoting the above.

【0023】逆に湿度が60%以上の場合は、レジスト
膜中で水分が酸の拡散を助長する材料として機能するた
め、本来レジストパターンとして残存してほしい部分ま
で酸の拡散および保護基の加水分解反応が進行し、解像
度等の写真製版性能の劣化、特にレジストパターンの劣
化が著しい。以上の結果から、温度23℃での湿度が4
5〜55%の空気が適している。これらの結果を表1に
示した。
On the contrary, when the humidity is 60% or more, the water functions as a material for promoting the diffusion of the acid in the resist film, so that the diffusion of the acid and the addition of the protective group to the portion which should be originally left as the resist pattern are desired. The decomposition reaction progresses, and the photolithography performance such as resolution is deteriorated, especially the resist pattern is significantly deteriorated. From the above results, the humidity at 23 ° C is 4
Air of 5 to 55% is suitable. The results are shown in Table 1.

【0024】[0024]

【表1】 [Table 1]

【0025】また、上述したような樹脂を用いたレジス
トで、露光領域の広いパターンを露光した場合に、その
領域の樹脂の保護基を分解するのに要する酸の量よりも
多量の酸が発生するために、分解して生じた反応生成物
がこの過剰な酸で重合を起こし、保護基が分解脱離した
にもかかわらず不溶化することがあり、パターン欠陥の
原因となる。このような場合でも、この実施の形態で示
したように湿度の制御された環境でPEB処理を行え
ば、この重合反応が抑制されるので、パターン欠陥に対
しても有効である。
In addition, when a resist using a resin as described above is used to expose a pattern having a wide exposed area, a larger amount of acid than the amount of acid required to decompose the protective groups of the resin in that area is generated. Therefore, the reaction product generated by decomposition may be polymerized by this excess acid, and may become insoluble even though the protective group is decomposed and removed, which causes a pattern defect. Even in such a case, if the PEB treatment is performed in an environment in which the humidity is controlled as shown in this embodiment, this polymerization reaction is suppressed, which is also effective for pattern defects.

【0026】なお、上記では温度23℃、湿度45〜5
5%の空気を送ったが、温度は23℃と異なってもよ
く、そのときは上記と等価な水分を含むように湿度の値
を上記範囲からずらす。また、送る気体は空気以外の例
えば窒素などでもよい。
In the above, the temperature is 23 ° C. and the humidity is 45 to 5
Although 5% air was sent, the temperature may be different from 23 ° C., in which case the humidity value is deviated from the range so as to contain the water equivalent to the above. Further, the gas to be sent may be nitrogen or the like other than air.

【0027】実施の形態2.実施の形態1ではPEB処
理時に温度23℃、湿度45〜55%の空気を送った
が、実施の形態2ではその空気がレジスト膜によくなじ
むように送られるものであり、図4はそのベークオーブ
ンの断面図である。図において、8は半導体ウエハ1を
載置して加熱するホットプレート5を被うように設けら
れたチャンバー、9はチャンバー8に空気などの気体を
送る配管である。チャンバー8でホットプレート5を密
閉化し、さらにレジスト膜が形成された半導体ウエハ1
とチャンバー8の天井部8aとの間の空隙の寸法sを1
cm以内にしている。
Embodiment 2. In the first embodiment, air having a temperature of 23 ° C. and a humidity of 45 to 55% was sent during PEB treatment, but in the second embodiment, the air is sent so as to fit well to the resist film, and FIG. It is sectional drawing of an oven. In the figure, 8 is a chamber provided so as to cover a hot plate 5 on which the semiconductor wafer 1 is placed and heated, and 9 is a pipe for sending gas such as air to the chamber 8. A semiconductor wafer 1 in which a hot plate 5 is sealed in a chamber 8 and a resist film is further formed
The size s of the space between the chamber and the ceiling 8a of the chamber 8 is 1
It is within cm.

【0028】配管9からチャンバー8の周辺下部に3N
l/minの流量で温度23℃、湿度45〜55%の空
気を送り、また、チャンバー8の中央上部から差圧0.
2mmH2Oで同量の排気処理を行う。これで半導体ウ
エハ1上で湿度を制御された空気がよどむことなく、半
導体ウエハ1全面にわたって均一にレジスト膜に触れ
る。このような方法で得られたレジストパターンは、実
施の形態1で得られた効果が半導体ウエハ1面内全域で
効率よく現れる。例えば、実施の形態1で解像度が0.
20μmラインアンドスペースまで、部分的に達成する
ことを示したが、この実施の形態ではウエハ面中心部を
含めてウエハ面全体で湿度制御された空気に均一的にさ
らされるので、ウエハ面全体で0.20μmラインアン
ドスペースまで解像度を向上させることができる。
From the pipe 9 to the lower part of the periphery of the chamber 8, 3N
Air having a temperature of 23 ° C. and a humidity of 45 to 55% is sent at a flow rate of 1 / min, and a differential pressure of 0.
The same amount of exhaust gas is treated with 2 mmH 2 O. As a result, the humidity-controlled air does not stagnate on the semiconductor wafer 1 and uniformly contacts the resist film over the entire surface of the semiconductor wafer 1. With the resist pattern obtained by such a method, the effect obtained in the first embodiment is efficiently exhibited in the entire area of the surface of the semiconductor wafer 1. For example, in the first embodiment, the resolution is 0.
It has been shown that the line width and space up to 20 μm are partially achieved. However, in this embodiment, the entire wafer surface including the central portion of the wafer surface is uniformly exposed to air whose humidity is controlled. The resolution can be improved up to 0.20 μm line and space.

【0029】さらに、実施の形態1で、ターシャルブチ
ルオキシカルボニル基化ポリビニルフェノール樹脂を使
用したレジストで、ウエハ面内寸法均一性がやゝ向上す
ることを示したが、この実施の形態で示したベークオー
ブンを用いると、同条件の8インチ径の半導体ウエハ面
内30箇所での0.30μmラインアンドスペースのレ
ジストパターンの線幅測定をしたときのパターン寸法ば
らつきが0.024μmとなり、さらなる改善が見られ
た。
Further, in the first embodiment, it was shown that the resist using the tert-butyloxycarbonyl-based polyvinylphenol resin slightly improved the dimensional uniformity in the wafer surface. When a baking oven is used, the line width of a 0.30 μm line-and-space resist pattern at 30 locations within the semiconductor wafer surface of an 8-inch diameter under the same conditions has a pattern dimension variation of 0.024 μm. It was observed.

【0030】なお、半導体ウエハ1とチャンバー8の天
井部8aとの間を狭める度合を緩めて、空隙の寸法sを
2cmにして試したが、レジストパターンのウエハ面内
均一性などで特に改善が見られなかった。
The degree of narrowing between the semiconductor wafer 1 and the ceiling 8a of the chamber 8 was loosened, and the size of the gap s was set to 2 cm. I couldn't see it.

【0031】実施の形態3.図5は本発明の実施の形態
3を示すベークオーブンの断面図であり、配管9は2種
類の異なる気体を切り換えてチャンバー8内へ送ること
ができるように、9a、9bの2系統の配管から成って
いる。その他は実施の形態3と同様である。この実施の
形態におけるパターン形成方法について説明する。露光
工程までは実施の形態1および2と同様である。PEB
処理で、一方の系統の配管9aから温度23℃、湿度4
5〜55%の空気をチャンバー8内へ送風しながら、半
導体ウエハ1を115℃40秒間熱処理し、続いて、一
方の系統の配管9aの空気を止めて他方の系統の配管9
bから温度23℃、湿度40%の空気をチャンバー8内
へ送風しながら、115℃40秒間熱処理を行う。この
後、クーリングプレートで半導体ウエハ1を冷却し現像
してレジストパターンを形成する。
Embodiment 3 FIG. 5 is a cross-sectional view of a bake oven showing Embodiment 3 of the present invention. The pipe 9 has two systems of pipes 9a and 9b so that two different kinds of gas can be switched and sent into the chamber 8. Made of. Others are the same as those in the third embodiment. A pattern forming method according to this embodiment will be described. The process up to the exposure step is the same as in the first and second embodiments. PEB
In the treatment, the temperature is 23 ° C and the humidity is 4
While blowing 5 to 55% of air into the chamber 8, the semiconductor wafer 1 is heat-treated at 115 ° C. for 40 seconds, and then the air in the pipe 9a of one system is stopped and the pipe 9 of the other system is stopped.
The heat treatment is performed at 115 ° C. for 40 seconds while blowing air from b to 23 ° C. and 40% humidity into the chamber 8. After that, the semiconductor wafer 1 is cooled by a cooling plate and developed to form a resist pattern.

【0032】このようなレジストパターン形成方法は、
ホールパターンを形成する場合に特に有効であり、例え
ば0.26μmホールでの焦点深度は、従来技術による
と1.2μmであったものが、この実施の形態では1.
6μmに向上した。また、0.26μmホールの最適露
光量でのホール開口最小寸法が、従来技術で0.24μ
mホールであったものが、この実施の形態では0.20
μmホールとなり解像度の向上が見られた。
Such a resist pattern forming method is
This is particularly effective when forming a hole pattern. For example, the depth of focus for a 0.26 μm hole was 1.2 μm according to the prior art, but in this embodiment, 1.
It was improved to 6 μm. Further, the minimum hole opening size at the optimum exposure amount of 0.26 μm is 0.24 μm in the conventional technique.
The number of m holes was 0.20 in this embodiment.
It was a μm hole and the resolution was improved.

【0033】なお、図6に示すように、2系統の配管9
a、9bは途中でバルブ10を介してまとめてもよい。
この場合はバルブ10の操作によりチャンバー8へ送る
気体の切り換えができる。また、上記工程では半導体ウ
エハ1とチャンバー8の天井部8aとの間の空隙を1c
m以内にしたベークオーブンを用いたが、この空隙をそ
のように狭くしていないものに、2種類の気体を切り換
えてホットプレート5上に送るように、複数の系統の配
管を設けてもレジストパターンの解像度向上の効果があ
る。
Note that, as shown in FIG.
A and 9b may be put together via the valve 10 on the way.
In this case, the gas sent to the chamber 8 can be switched by operating the valve 10. In addition, in the above process, the space between the semiconductor wafer 1 and the ceiling portion 8a of the chamber 8 is 1c.
Although a bake oven having a length of m or less was used, even if a plurality of lines of piping were provided so that two kinds of gas could be switched to be sent to the hot plate 5 in such a space that the gap was not so narrow, This has the effect of improving the pattern resolution.

【0034】[0034]

【発明の効果】この発明に係るパターン形成方法は、温
度23℃、湿度45〜55%の空気と等価な水分を含む
気体を送って半導体ウエハを熱処理するので、発生する
酸の機能する度合が適切に制御されるなどの作用をし、
レジストパターンの解像度が向上し、また形状が向上す
る効果がある。さらに、上記熱処理に引き続き上記より
も水分の少ない雰囲気で半導体ウエハを熱処理すること
により、ホットパターン形成において焦点深度および解
像度が向上する。
According to the pattern forming method of the present invention, a semiconductor wafer is heat-treated by sending a gas containing moisture equivalent to air having a temperature of 23 ° C. and a humidity of 45 to 55%. Acts properly controlled,
This has the effect of improving the resolution of the resist pattern and improving the shape. Further, the depth of focus and the resolution in hot pattern formation are improved by heat-treating the semiconductor wafer in an atmosphere containing less water than the above heat treatment.

【0035】またこの発明に係るパターン形成装置は、
半導体ウエハとチャンバー天井部との間を1cm以内に
したので、送られる気体とレジスト膜がよくなじみ、ウ
エハ全面でレジストパターンの解像度が向上し、ウエハ
面内寸法均一性が向上する。また、配管を複数系統にし
たので、熱処理時に送る気体の切り換えができて、ホー
ルパターンの焦点深度および解像度を向上させることが
できる。
The pattern forming apparatus according to the present invention is
Since the distance between the semiconductor wafer and the ceiling of the chamber is within 1 cm, the gas to be fed and the resist film are well compatible, the resolution of the resist pattern is improved over the entire surface of the wafer, and the in-plane dimensional uniformity of the wafer is improved. Further, since the piping is provided in a plurality of systems, the gas to be sent during the heat treatment can be switched, and the depth of focus and resolution of the hole pattern can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1におけるパターン形
成方法を示すための半導体ウエハの断面図である。
FIG. 1 is a sectional view of a semiconductor wafer showing a pattern forming method according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1において図1に続く
工程を示す半導体ウエハの断面図である。
FIG. 2 is a sectional view of a semiconductor wafer showing a step that follows FIG. 1 in the first embodiment of the present invention.

【図3】 化学増幅型ネガレジストでの形状異常を示す
半導体ウエハの断面図である。
FIG. 3 is a cross-sectional view of a semiconductor wafer showing a shape abnormality in a chemically amplified negative resist.

【図4】 この発明の実施の形態2におけるベークオー
ブンを示す断面図である。
FIG. 4 is a sectional view showing a bake oven according to a second embodiment of the present invention.

【図5】 この発明の実施の形態3におけるベークオー
ブンを示す断面図である。
FIG. 5 is a sectional view showing a bake oven according to a third embodiment of the present invention.

【図6】 この発明の実施の形態3における別のオーブ
ンを示す断面図である。
FIG. 6 is a sectional view showing another oven according to the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体ウエハ、3 レジスト膜、5 ホットプレー
ト、7 レジストパターン、8 チャンバー、8a 天
井部、9 配管、9a 一方の配管、9b 他方の配
管。
1 semiconductor wafer, 3 resist film, 5 hot plate, 7 resist pattern, 8 chamber, 8a ceiling, 9 pipe, 9a one pipe, 9b another pipe.

フロントページの続き (72)発明者 中村 睦 兵庫県伊丹市瑞原四丁目1番地 菱電セミ コンダクタシステムエンジニアリング株式 会社内Front Page Continuation (72) Inventor Mutsumi Nakamura 4-1, Mizuhara, Itami City, Hyogo Prefecture Ryoden Semiconductor System Engineering Co. Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 化学増幅型ポジレジスト膜が形成された
半導体ウエハに対して選択的に露光を行う第1の工程
と、上記露光された半導体ウエハを熱処理する第2の工
程と、上記熱処理された半導体ウエハを現像処理する第
3の工程とを含むパターン形成方法において、温度23
℃、湿度45〜55%の空気と等価な水分を含む気体を
供給した雰囲気で、上記第2の工程を実施することを特
徴とするパターン形成方法。
1. A first step of selectively exposing a semiconductor wafer having a chemically amplified positive resist film formed thereon, a second step of heat-treating the exposed semiconductor wafer, and the heat treatment. And a third step of developing the semiconductor wafer.
A pattern forming method, wherein the second step is carried out in an atmosphere in which a gas containing moisture equivalent to air at a temperature of 45 to 55% is supplied.
【請求項2】 第2の工程に引き続き、この第2の工程
よりも水分の少ない雰囲気で半導体ウエハの熱処理を行
うことを特徴とする請求項1記載のパターン形成方法。
2. The pattern forming method according to claim 1, wherein, following the second step, the heat treatment of the semiconductor wafer is performed in an atmosphere containing less water than in the second step.
【請求項3】 半導体ウエハを載置して加熱するホット
プレートと、このホットプレートを被うチャンバーと、
このチャンバー内に湿度制御された気体を供給する配管
とを含むベークオーブンを備えたパターン形成装置にお
いて、上記半導体ウエハと上記チャンバーの天井部との
間の空隙を1cm以内にしたことを特徴とするパターン
形成装置。
3. A hot plate for mounting and heating a semiconductor wafer, and a chamber for covering the hot plate,
In a pattern forming apparatus provided with a bake oven including a pipe for supplying a humidity-controlled gas into the chamber, a gap between the semiconductor wafer and the ceiling of the chamber is set to be within 1 cm. Pattern forming device.
【請求項4】 半導体ウエハを載置して加熱するホット
プレートと、このホットプレートを被うチャンバーと、
このチャンバー内に湿度制御された気体を供給する配管
とを含むベークオーブンを備えたパターン形成装置にお
いて、上記配管を複数系統にして、上記チャンバー内に
供給する気体の湿度の切り換えができるようにしたこと
を特徴とするパターン形成装置。
4. A hot plate for mounting and heating a semiconductor wafer, and a chamber for covering the hot plate,
In a pattern forming apparatus provided with a bake oven including a pipe for supplying a humidity-controlled gas into the chamber, the pipes have a plurality of systems so that the humidity of the gas supplied into the chamber can be switched. A pattern forming apparatus characterized by the above.
JP13201396A 1996-05-27 1996-05-27 Pattern forming method and pattern forming device Pending JPH09320930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13201396A JPH09320930A (en) 1996-05-27 1996-05-27 Pattern forming method and pattern forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13201396A JPH09320930A (en) 1996-05-27 1996-05-27 Pattern forming method and pattern forming device

Publications (1)

Publication Number Publication Date
JPH09320930A true JPH09320930A (en) 1997-12-12

Family

ID=15071500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13201396A Pending JPH09320930A (en) 1996-05-27 1996-05-27 Pattern forming method and pattern forming device

Country Status (1)

Country Link
JP (1) JPH09320930A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184682A (en) * 2000-12-19 2002-06-28 Tokyo Electron Ltd Method and device for heat treatment, and pattern formation method
US7090963B2 (en) 2003-06-25 2006-08-15 International Business Machines Corporation Process for forming features of 50 nm or less half-pitch with chemically amplified resist imaging
KR100590355B1 (en) * 1997-01-16 2006-09-06 동경 엘렉트론 주식회사 Baking Apparatus and Baking Method
US7300741B2 (en) 2006-04-25 2007-11-27 International Business Machines Corporation Advanced chemically amplified resist for sub 30 nm dense feature resolution
JP2008218866A (en) * 2007-03-07 2008-09-18 Elpida Memory Inc Pattern forming method and pattern forming apparatus
KR20170007150A (en) 2015-07-08 2017-01-18 신에쓰 가가꾸 고교 가부시끼가이샤 Pattern forming process
JP2017032658A (en) * 2015-07-29 2017-02-09 信越化学工業株式会社 Resist material and pattern forming method using the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590355B1 (en) * 1997-01-16 2006-09-06 동경 엘렉트론 주식회사 Baking Apparatus and Baking Method
JP2002184682A (en) * 2000-12-19 2002-06-28 Tokyo Electron Ltd Method and device for heat treatment, and pattern formation method
US7090963B2 (en) 2003-06-25 2006-08-15 International Business Machines Corporation Process for forming features of 50 nm or less half-pitch with chemically amplified resist imaging
US7300741B2 (en) 2006-04-25 2007-11-27 International Business Machines Corporation Advanced chemically amplified resist for sub 30 nm dense feature resolution
JP2008218866A (en) * 2007-03-07 2008-09-18 Elpida Memory Inc Pattern forming method and pattern forming apparatus
KR20170007150A (en) 2015-07-08 2017-01-18 신에쓰 가가꾸 고교 가부시끼가이샤 Pattern forming process
JP2017021092A (en) * 2015-07-08 2017-01-26 信越化学工業株式会社 Pattern forming method
US9658532B2 (en) 2015-07-08 2017-05-23 Shin-Etsu Chemical Co., Ltd. Pattern forming process
JP2017032658A (en) * 2015-07-29 2017-02-09 信越化学工業株式会社 Resist material and pattern forming method using the same

Similar Documents

Publication Publication Date Title
US6579657B1 (en) Material for forming a fine pattern and method for manufacturing a semiconductor device using the same
US6593063B1 (en) Method of manufacturing a semiconductor device having an improved fine structure
JP2919004B2 (en) Pattern formation method
JP3189773B2 (en) Method of forming resist pattern, method of manufacturing semiconductor device using the same, and semiconductor device
JPH07261393A (en) Negative resist composition
JP2002006512A (en) Fine pattern forming method, fine pattern forming material and method for producing semiconductor device using the method
JPH1073927A (en) Fine pattern forming material, manufacture of semiconductor device using same, and semiconductor device
US20040029047A1 (en) Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
US6730458B1 (en) Method for forming fine patterns through effective glass transition temperature reduction
JP2001023893A (en) Method of forming photoresist pattern
US20040072096A1 (en) Micropattern forming material and fine structure forming method
JP2004086203A (en) Fine pattern forming material and method for manufacturing electronic device
JP2000298356A (en) Production of semiconductor device using fine pattern forming material and semiconductor device
JP2000035672A (en) Production of semiconductor device and semiconductor device
JPH09320930A (en) Pattern forming method and pattern forming device
JP2008218866A (en) Pattern forming method and pattern forming apparatus
JP2994501B2 (en) Pattern formation method
US6107002A (en) Reducing resist shrinkage during device fabrication
JPH0786127A (en) Formation of resist pattern
JPH05341536A (en) Formation of resist pattern
JP2000250229A (en) Method for developing photoresist film
JPH09251210A (en) Forming method of resist pattern
US6143473A (en) Film patterning method utilizing post-development residue remover
JP2937159B2 (en) Method of forming resist pattern
JP4017231B2 (en) Method for promoting sensitivity and pattern forming method of chemically amplified resist

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20031203

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A977 Report on retrieval

Effective date: 20040730

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A02 Decision of refusal

Effective date: 20041221

Free format text: JAPANESE INTERMEDIATE CODE: A02